DE1263832B - Arrangement for converting a pure binary code into a binary decimal code - Google Patents
Arrangement for converting a pure binary code into a binary decimal codeInfo
- Publication number
- DE1263832B DE1263832B DE1965ST023816 DEST023816A DE1263832B DE 1263832 B DE1263832 B DE 1263832B DE 1965ST023816 DE1965ST023816 DE 1965ST023816 DE ST023816 A DEST023816 A DE ST023816A DE 1263832 B DE1263832 B DE 1263832B
- Authority
- DE
- Germany
- Prior art keywords
- counter
- binary
- pulses
- code
- decimal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
- Manipulation Of Pulses (AREA)
Description
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
AUSLEGESCHRIFTEDITORIAL
Int. Cl.:Int. Cl .:
H 03 kH 03 k
Deutsche Kl.: 21 al -36/20German class: 21 al -36/20
Nummer: 1 263 832Number: 1 263 832
Aktenzeichen: St 23816 VIII a/21 alFile number: St 23816 VIII a / 21 al
Anmeldetag: 13. Mai 1965Filing date: May 13, 1965
Auslegetag: 21. März 1968Open date: March 21, 1968
Bei der Entwicklung von neuen Navigationssystemen findet die Digitaltechnik zunehmend Anwendung. Um bei der Übertragung von Winkelwerten mittels Funk mit einer möglichst geringen Pulszahl auszukommen, die auch bei Endstufen mit geringem Tastverhältnis eine hohe Winkelauflösung und häufige Informationserneuerungen ermöglicht, benutzt man einen wenig redundanten Code, z. B. den reinen Binär-Code, der mit einigen Prüfschritten gesichert wird. Zur Auswertung muß dieser Code aber meist in die entsprechenden binär codierten Dezimalwerte umgesetzt werden, für die die meisten Datenverarbeitungs-Maschinen ausgelegt sind und die auf einfache Weise eine Ziffernanzeige zulassen. Besonders für Bordgeräte ist ein einfacher Aufbau eines solchen Codeumsetzers sehr wichtig. Diese Codeumsetzung ist aber nicht auf Navigationssysteme beschränkt, sondern kann überall dort verwendet werden, wo digitale Informationen umgewandelt werden müssen.Digital technology is increasingly being used in the development of new navigation systems. In order to transmit angular values by radio with the lowest possible number of pulses get by, which also has a high angular resolution and frequent output stages with a low duty cycle Allows information renewal, one uses a less redundant code, z. B. the pure Binary code that is secured with a few test steps. However, this code usually has to be used for evaluation to be converted into the appropriate binary coded decimal values, for which most data processing machines are designed and which allow a numeric display in a simple manner. Particularly A simple structure of such a code converter is very important for on-board devices. This code implementation is not limited to navigation systems, but can be used wherever digital information needs to be converted.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Umwandlung eines reinen Binär-Code in einen Binär-Dezimal-Code zu schaffen, die sehr einfach ist. Dies wird erfindungsgemäß dadurch erreicht, daß ein erster Binärzähler vorgesehen ist, dessen Zählerstand mit dem binären Eingangssignal in einer prinzipiell bekannten Vergleichseinrichtung verglichen wird, daß der Zähler entsprechend dem Vergleich über einen Taktgeber auf den Wert des anliegenden binären Signals eingestellt wird und daß parallel zu diesem ersten Zähler als zweiter Zähler ein dezimaler Zähler vorgesehen ist, dessen Codierung beliebig ist (z. B. 8-4-2-1 oder 4-2-2-1), und daß die Einstellimpulse für den ersten Zähler auch dem zweiten Zähler zugeführt werden, wobei durch logische Schaltungen Impulse in fester Reihenfolge unterdrückt bzw. anderen Zählereingängen derart zugeführt werden, daß der sich aus der Differenz der binären und dekadischen Zahlenreihen ergebende Fehler innerhalb vorgegebener Grenzen gehalten wird.The invention is based on the object of an arrangement for converting a pure binary code in creating a binary decimal code that is very simple. According to the invention, this is thereby achieved achieves that a first binary counter is provided, the counter reading with the binary input signal is compared in a basically known comparison device that the counter according to the Comparison is set via a clock to the value of the binary signal present and that A decimal counter is provided in parallel to this first counter as a second counter, the coding of which is arbitrary (z. B. 8-4-2-1 or 4-2-2-1), and that the setting pulses for the first counter also the second Counters are supplied, whereby pulses in a fixed sequence are suppressed or replaced by logic circuits. are fed to other counter inputs in such a way that the difference between the binary and decadic series of numbers resulting error is kept within specified limits.
Gemäß einer weiteren Ausbildung der Erfindung enthält die Vergleichseinrichtung zwei Vergleichsschaltungen, von denen die eine die höherwertigen
Stellen und die andere die niederwertigen Stellen prüft, und es werden bei einer Ungleichheit in den höherwertigen
Stellen die Einstellimpulse für den ersten Zähler an eine höherwertige Stelle angelegt. Es ergibt
sich dadurch der besondere Vorteil, daß die Einstellung schneller erfolgt. Vorteilhafterweise sind als
logische Schaltungen zur Unterdrückung von Impulsen Hilfszähler vorgesehen, die nur jeden «-ten
Impuls weitergeben, oder das Kriterium zur Unterdrückung eines Impulses wird aus der Stellung des
Anordnung zur Umwandlung eines reinen
Binär-Code in einen Binär-Dezimal-CodeAccording to a further embodiment of the invention, the comparison device contains two comparison circuits, one of which checks the more significant digits and the other checks the less significant digits, and if there is an inequality in the more significant digits, the setting pulses for the first counter are applied to a more significant digit. This has the particular advantage that the setting is quicker. Advantageously, auxiliary counters are provided as logic circuits for suppressing pulses, which only pass on every «th pulse, or the criterion for suppressing a pulse is derived from the position of the arrangement for converting a pure one
Binary code to binary decimal code
Anmelder:Applicant:
Standard Elektrik Lorenz Aktiengesellschaft,
7000 Stuttgart-Zuffenhausen."
Hellmuth-Hirth-Str. 42Standard Elektrik Lorenz Aktiengesellschaft,
7000 Stuttgart-Zuffenhausen. "
Hellmuth-Hirth-Str. 42
Als Erfinder benannt: :Named as inventor::
Dipl.-Ing. Manfred Böhm, 7120 BietigheimDipl.-Ing. Manfred Böhm, 7120 Bietigheim
dezimalen Zählers selbst abgeleitet. Um die Vergleichsschaltungen und die Zähler einfacher gestalten zu können, werden erfindungsgemäß beim Auftreten einer Ungleichheit die Zähler zurückgestellt und erst dann bis zur Gleichheit gesteuert. In der Vergleichseinrichtung muß also jetzt nicht unterschieden werden, ob der Zählerstand größer oder kleiner ist, und auch die Zähler müssen nicht auf Vor- oder Rückwärtsschaltung eingerichtet sein. Außerdem können Zählfehler nicht kumulieren.decimal counter itself derived. To make the comparison circuits and the counters simpler to be able to, according to the invention, when an inequality occurs, the counters are reset and only then controlled to equality. In the comparison device there is no need to distinguish between whether the count is higher or lower, and the counters do not have to switch to up or down be set up. In addition, counting errors cannot accumulate.
Die Erfindung wird nun an Hand des in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. The invention will now be explained in more detail using the exemplary embodiment shown in the drawing.
Benutzt man zur Auflösung eines Winkelbereiches von 360° ein digitales Signal mit zehn Stellen, dann kann man den ganzen Winkelbereich in 210 = 1024Teile zerlegen. Jeder Winkelwert läßt sich also mit einem Fehler von 360°: 1024 = ±21,0936' in codierter Form darstellen.If a digital signal with ten digits is used to resolve an angular range of 360 °, then the entire angular range can be broken down into 2 10 = 1024 parts. Each angle value can therefore be represented in coded form with an error of 360 °: 1024 = ± 21.0936 '.
Will man eine Auflösung mit einem Fehler von = 0,1° erreichen, dann muß man mit zwölf Stellen arbeiten. Der Codierungsfehler eines beliebigen Winkels ist nun ±360°: 4096 = ±5,2734'.If you want to achieve a resolution with an error of = 0.1 °, you have to use twelve digits work. The coding error of any angle is now ± 360 °: 4096 = ± 5.2734 '.
Im gewählten Ausführungsbeispiel wird mit zwölf Stellen gearbeitet.In the selected exemplary embodiment, twelve digits are used.
Das am Eingang E anliegende binäre Signal wird in den prinzipiell bekannten Vergleichern VgIl'und Vgl! mit der Stellung des Binärzählers Z verglichen: Dabei werden mit dem Vergleicher Vgl! die acht höherwertigen Stellen überprüft und mit dem Vergleicher Vgl 1 die vier niederwertigen Stellen. Wird in einem Vergleicher eine Ungleichheit festgestellt, so wird ein Kriterium abgegeben, das über die ODER-Schaltung 01 den Steuerkreis ST betätigt. In diesem Steuerkreis wird beim Auftreten eines solchen Kriteriums in nicht näher dargestellter Weise zuerst dieThe binary signal present at input E is used in the basically known comparators VgIl'und Vgl! compared with the position of the binary counter Z: The comparator Vgl! the eight more significant digits are checked and the four less significant digits are checked with the comparator cf. If an inequality is found in a comparator, a criterion is output which actuates the control circuit ST via the OR circuit 0 1. In this control circuit, when such a criterion occurs, first the
809 519/568809 519/568
Rückstellung aller Zähler über die Leitungen Rü veranlaßt und danach der Taktgeber TG angelassen. Wenn bei der Feststellung der Ungleichheit auch der Vergleicher VgIt betätigt wurde, d. h. die Ungleichheit nur in einer der vier niedrigsten Stellen war, so ergibt sich doch infolge der Rückstellung des Zählers bei einem anliegenden großen binären Signal, daß danach auch der Vergleicher Vgl! anspricht. Dieser Vergleicher schaltet die Torschaltung Tor so, daß die Impulse vom Taktgeber über die ODER-Schaltung O 2 gleich auf die Zählerstelle 22 des Zählers Z gelangen. Gleichzeitig werden diese Impulse auf einen dreistelligen Hilfszähler HZl und auf einen zweistelligen Hilfszähler HZ2 gegeben. Nach jedem dritten Impuls erhält man vom Hilfszähler HZ2 über die UND-Schaltung U2 einen Impuls, der über die ODER-Schaltung 06 auf die Dekade D 2 (Einer-Dekade) des Dekadenzählers DZ gelangt und diesen um eine Einheit weiterschaltet. Durch diesen Impuls wird über eine Verzögerungseinrichtung V und die ODER-Schaltung O 4 der Hilfszähler HZ2 wieder zurückgestellt und kann erneut drei Impulse abzählen. Nach jedem fünften Impuls vom Taktgeber erhält man vom Hilfszähler HZl einen Impuls über die UND-Schaltung Ul und die ODER-Schaltung 03, der auf die Zählerdekade Dl (0,1 Dekade) des Dekadenzählers DZ gelangt. Gleichzeitig wird dieser Hilfszähler über die ODER-Schaltung 05 wieder zurückgestellt. Nach jedem fünften Korrekturimpuls über die ODER-Schaltung 03 auf die Dekade Dl wird über die UND-Schaltung U3 der Impulsunterdrücker PU betätigt, der den nächsten, den sechsten Korrekturimpuls unterdrückt.All counters are reset via the lines Rü and then the clock generator TG is started. If the comparator VgIt was also activated when the inequality was determined, i. H. If the inequality was only in one of the four lowest digits, then as a result of resetting the counter when a large binary signal is present, the comparator Vgl! appeals to. This comparator switches the gate circuit gate so that the pulses from the clock through the OR circuit O 2 get equal to the counter position of the counter Z 2 2. At the same time, these pulses are sent to a three-digit auxiliary counter HZ1 and a two-digit auxiliary counter HZ2 . After every third pulse, the auxiliary counter HZ2 receives a pulse via the AND circuit U2 , which reaches the decade D 2 (one-decade) of the decade counter DZ via the OR circuit 06 and advances it by one unit. This pulse resets the auxiliary counter HZ2 via a delay device V and the OR circuit O 4 and can again count three pulses. After every fifth pulse from the clock, the auxiliary counter HZl receives a pulse via the AND circuit Ul and the OR circuit 03, which reaches the counter decade Dl (0.1 decade) of the decade counter DZ . At the same time, this auxiliary counter is reset again via the OR circuit 05. After every fifth correction pulse via the OR circuit 03 to the decade Dl , the pulse suppressor PU is actuated via the AND circuit U3 , which suppresses the next, the sixth correction pulse.
Nach elf Korrekturimpulsen, von denen zehn auf die Dekade Dl gelangt sind, gibt diese über die ODER-Schaltung 06 einen Impuls an die Dekade D 2. Die in sich binär arbeitenden Dekadenzähler sind nur schematisch dargestellt; die zur Abgabe eines Impulses nach zehn Eingangsimpulsen und zur Rückstellung erforderlichen Einzelheiten sind als bekannt vorausgesetzt und deshalb nicht dargestellt worden. Die Art des Code ist beliebig und hängt allein vom Aufbau des Dekadenzählers ab. Dargestellt ist der 8-4-2-1-Code.After eleven correction pulses, ten of which have come to the decade Dl, this is via the OR circuit 06 a pulse to the decade D 2. The binary working in itself decade counter are shown only schematically; the details required for the delivery of a pulse after ten input pulses and for resetting are assumed to be known and have therefore not been shown. The type of code is arbitrary and depends solely on the structure of the decade counter. The 8-4-2-1 code is shown.
Wenn die acht höherwertigen Stellen des Zählers Z mit den entsprechenden Stellen des Eingangssignals E übereinstimmen, gibt der Vergleicher Vgl2 kein Signal mehr ab, und der Steuerkreis ST wird nur über den Vergleicher VgIl betätigt gehalten. Da das Kriterium vom Vergleicher Vgl2 fehlt, wird jetzt die Torschaltung Tor so geschaltet, daß die Impulse vom Taktgeber auf die letzte Stelle (2°) und über ein Verzögerungsglied V auf die ODER-Schaltung O 3 und von dort über den Pulsunterdrücker PU zur Dekade Dl gelangen.When the eight more significant digits of the counter Z match the corresponding digits of the input signal E , the comparator Vgl2 no longer emits a signal, and the control circuit ST is kept actuated only via the comparator Vgl1. Since the criterion from the comparator Vgl2 is missing, the gate circuit Tor is now switched so that the pulses from the clock to the last digit (2 °) and via a delay element V to the OR circuit O 3 and from there via the pulse suppressor PU to the decade Dl arrive.
Gleichzeitig wird die UND-Schaltung U2 gesperrt, so daß keine Impulse mehr an die Dekade D 2 abgegeben werden können. Bei der Einstellung der letzten vier Stellen wird der Hilfszähler HZl über die ODER-Schaltung 02 mitbetätigt und gibt je nach seiner Einstellung noch maximal einen Impuls an die Dekade Dl ab. Sind auch die vier letzten Stellen gleich, so wird durch den Vergleicher VgIl die Anordnung stillgesetzt, und die Stellung des Dezimalzählers DZ kann in gewünschter Weise angezeigt bzw. weiterverarbeitet werden.At the same time, the AND circuit U2 is blocked so that no more pulses can be delivered to the decade D 2. When the last four digits are set, the auxiliary counter HZl is also actuated via the OR circuit 02 and, depending on its setting, emits a maximum of one pulse to the decade Dl . If the last four digits are also the same, the arrangement is stopped by the comparator VgIl , and the position of the decimal counter DZ can be displayed or further processed in the desired manner.
Bei dieser Arbeitsweise treten die nachfolgenden Fehler auf. Vor der Torumschaltung durch den Vergleicher Vgl2 wird jeder Zählimpuls mit 21,0936' bewertet. Nach jedem dritten Impuls wird in den Dekadenzähler 1 ° eingezählt. Dabei tritt also ein Fehler von 3 · 1,0936' = 3,2808' auf. Dieser Fehler wird dadurch korrigiert, daß nach je fünf Impulsen ein Korrekturimpuls auf die letzte Dekade (D 1) des Dekadenzählers gelangt.The following errors occur in this way of working. Before the gate switchover by the comparator Vgl2 , each counting pulse is weighted with 21.0936 '. After every third pulse, 1 ° is counted into the decade counter. An error of 3 · 1.0936 '= 3.2808' thus occurs. This error is corrected by a correction pulse reaching the last decade (D 1) of the decade counter after every five pulses.
Der Korrekturimpuls hat den Wert 5-1,0936' = 5,4680', elf dieser Impulse haben dann den Wert 60,148'. Da nach jedem elften Korrekturimpuls die letzte Dekade einen Impuls auf die Dekade D 2 gibt, entsteht dabei ein Fehler von —0,148'. Zur Auffüllung des Binärzählers bis zur achten Stelle sind maximal Zählimpulse erforderlich. Dabei entstehen 1020/5 = 204 Korrekturimpulse und 204/11 ^ 18 1 "-Impulse. Der maximale Fehler ist also 18 · 0,148' ^ —2,7'.The correction pulse has the value 5-1.0936 '= 5.4680', eleven of these pulses then have the value 60.148 '. Since after every eleventh correction impulse the last decade sends an impulse to decade D 2 , an error of -0.148 'arises. A maximum of counting pulses are required to fill the binary counter up to the eighth digit. This results in 1020/5 = 204 correction pulses and 204/11 ^ 18 1 "pulses. The maximum error is therefore 18 · 0.148 '^ -2.7'.
Nach der Umschaltung des Tors wird jeder Zählimpuls mit 5,2734' bewertet. Zur vollständigen Auffüllung der letzten vier Stellen sind maximal fünfzehn Impulse nötig. Nach elf Impulsen wird wiederum ein "-Impuls von der letzten Dekade abgegeben, obwohl elf Impulse nur 58' entsprechen. Es entsteht also ein Fehler von +2'.After switching the gate, each counting pulse is evaluated with 5.2734 '. For complete replenishment the last four digits require a maximum of fifteen pulses. After eleven pulses, a "-Pulse delivered from the last decade, although eleven impulses only correspond to 58 ' Error of +2 '.
Die dritte Fehlerquelle ist die letzte Dekade des Dekadenzählers. Sie erhält elf Impulse, ehe sie einen Ausgangsimpuls abgibt. Die Pulse sind aber etwas voneinander verschieden, je nachdem, ob es sich um Korrektur- oder Zählimpulse handelt. Der größte Anzeigefehler in dieser Dekade liegt bei +3,6' bzw. —2,8'. Der gesamte, bei der Umwandlung auftretende Fehler liegt also zwischen 5,6' und —5,5'. Bei einem 10-Bit-Signal ergibt sich daraus ein Fehler von etwa ^z1UBk und bei einem 12-Bit-Signal ein maximaler Fehler von etwa ±1 Bit.The third source of error is the last decade of the decade counter. It receives eleven pulses before emitting an output pulse. The pulses are somewhat different from one another, depending on whether they are correction or counting pulses. The largest display error in this decade is +3.6 'or —2.8'. The total error occurring during the conversion is thus between 5.6 'and -5.5'. With a 10-bit signal this results in an error of about ^ z 1 UBk and with a 12-bit signal a maximum error of about ± 1 bit.
Claims (5)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1965ST023816 DE1263832B (en) | 1965-05-13 | 1965-05-13 | Arrangement for converting a pure binary code into a binary decimal code |
NL6606327A NL6606327A (en) | 1965-05-13 | 1966-05-10 | |
GB2065066A GB1142658A (en) | 1965-05-13 | 1966-05-10 | Apparatus to convert a pure binary code into a binary-decimal code |
CH677566A CH452240A (en) | 1965-05-13 | 1966-05-10 | Arrangement for converting a pure binary code into a binary-decimal code |
BE680970D BE680970A (en) | 1965-05-13 | 1966-05-13 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1965ST023816 DE1263832B (en) | 1965-05-13 | 1965-05-13 | Arrangement for converting a pure binary code into a binary decimal code |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1263832B true DE1263832B (en) | 1968-03-21 |
Family
ID=7459872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1965ST023816 Pending DE1263832B (en) | 1965-05-13 | 1965-05-13 | Arrangement for converting a pure binary code into a binary decimal code |
Country Status (5)
Country | Link |
---|---|
BE (1) | BE680970A (en) |
CH (1) | CH452240A (en) |
DE (1) | DE1263832B (en) |
GB (1) | GB1142658A (en) |
NL (1) | NL6606327A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1152441B (en) * | 1961-11-22 | 1963-08-08 | Siemens Ag | Circuit arrangement for message processing systems, in particular for telephone systems, for the implementation of input information |
-
1965
- 1965-05-13 DE DE1965ST023816 patent/DE1263832B/en active Pending
-
1966
- 1966-05-10 GB GB2065066A patent/GB1142658A/en not_active Expired
- 1966-05-10 CH CH677566A patent/CH452240A/en unknown
- 1966-05-10 NL NL6606327A patent/NL6606327A/xx unknown
- 1966-05-13 BE BE680970D patent/BE680970A/xx unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1152441B (en) * | 1961-11-22 | 1963-08-08 | Siemens Ag | Circuit arrangement for message processing systems, in particular for telephone systems, for the implementation of input information |
Also Published As
Publication number | Publication date |
---|---|
NL6606327A (en) | 1966-11-14 |
BE680970A (en) | 1966-11-14 |
CH452240A (en) | 1968-05-31 |
GB1142658A (en) | 1969-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1188838B (en) | Circuit arrangement for the calculation of test characters and control of data groups with attached test characters for errors | |
DE1263832B (en) | Arrangement for converting a pure binary code into a binary decimal code | |
DE1007085C2 (en) | Electronically working counter | |
DE2244741C3 (en) | Arrangement for the digital measurement of a physical quantity by a pulse counter with a whole invariable counting base | |
DE1183723B (en) | Electronic key generator | |
DE1226642B (en) | Static counter for counting up and down pulses | |
DE2217720C2 (en) | Arrangement for generating random numbers from a total of n-numbers, for example for mathematical statistical purposes or games of chance | |
DE1211687B (en) | System for linear systematic coding | |
DE1219973B (en) | Method and circuit arrangement for reducing the number of digits required for the transmission of a coded value, in particular in PCM systems | |
DE1051540B (en) | Scanning control arrangement for mechanical counters, in particular circulating counters | |
DE2120578A1 (en) | Digital control device | |
DE1076975B (en) | Electronic calculator, mainly for decadic calculations | |
DE1212152C2 (en) | Static counter | |
DE1210041B (en) | Reversible pulse counter | |
DE3606894A1 (en) | Digital/analog converter | |
DE1918764C3 (en) | Relay chain circuit for counting pulses and displaying the count value | |
DE1549516C (en) | Circuit arrangement for calculating a test character | |
DE2411224A1 (en) | CIRCUIT ARRANGEMENT FOR A CYCLE CONTROLLED ELECTRICAL SYSTEM, IN PARTICULAR REMOTE COMMUNICATION SYSTEM | |
DE1225421B (en) | Circuit arrangement for converting a number encoded in any code into a number encoded in any other code | |
DE2009624C3 (en) | Number checking device for checking pre-calculated numbers | |
DE3300970A1 (en) | DIGITAL CODER | |
DE1171954B (en) | Frequency divider | |
DE2244709A1 (en) | NAMING DEVICE FOR TELEPHONE MACHINES | |
DE1269655B (en) | Arrangement for converting a pure binary code to a binary decimal code | |
DE1173277B (en) | Arrangement for processing values that are not linked to one another in a decade and divided into several units in data processing machines that are used to process values of the decadic system |