DE1258461B

DE1258461B - Gate circuit, consisting of a transistor switching amplifier with several inputs and one output

Info

Publication number: DE1258461B
Application number: DE1965S0097426
Authority: DE
Inventors: Dieter Engelhard
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1965-06-02
Filing date: 1965-06-02
Publication date: 1968-01-11

Description

Gatterschaltung, bestehend aus einem mehrere Eingänge und einen Ausgang aufweisenden Transistorschaltverstärker Zur Steuerung von technischen Prozessen, insbesondere von Werkzeugmaschinen, z. B. Pressen, werden unfallsichere Halbleitersteuerungen benötigt. Die hierbei verwendeten Steuerbausteine müssen so aufgebaut sein, daß nur dann Steuerbefehle verarbeitet und weitergegeben werden können, wenn die Funktionstüchtigkeit der Bausteine gewährleistet ist. Das bedeutet, daß ein Einschaltbefehl für die Inbetriebnahme eines bewegbaren Maschinenteils nur auf Grund eines entsprechenden Steuerbefehls des Steuerprogrammgebers erfolgen darf, keinesfalls aber bei Ausfall eines Bauelements, bei Drahtbruch oder Erdschluß auf den Eingangsleitungen solcher befehlverarbeitenden Bausteine. Da an den Ausgängen der Bausteine nur zwei verschiedene Signalzustände auftreten können, ist die Gefahr gegeben, daß trotz anstehendem Ausschaltbefehl für das Maschinenteil infolge eines Defektes im befehlverarbeitenden Baustein ein Einschaltbefehl aus- oder weitergegeben werden kann, der das von der Maschine bearbeitete Objekt und/oder sogar das Bedienungspersonal gefährden könnte. Um dies zu vermeiden, muß die Steuerung so aufgebaut sein, daß bei in den Steuerbausteinen oder Bausteingruppen auftretenden Fehlern -stets nur ein Steuerbefehl verausgabt werden kann, der das Steuerorgan in die sichere Betriebslage, also in den Ausschaltzustand, steuert. Ein Maschinenstillstand bzw. ein Produktionsausfall ist dann zwar störend, aber eher hinnehmbar als eine Zerstörung des bearbeitenden Gutes oder gar eine gesundleitliche Beeinträchtigung des Bedienungspersonals.Gate circuit, consisting of one several inputs and one output having transistor switching amplifier For the control of technical processes, in particular of machine tools, e.g. B. Presses, become accident-proof semiconductor controls needed. The control modules used here must be structured in such a way that Control commands can only be processed and passed on if they are functional of the building blocks is guaranteed. This means that a switch-on command for commissioning of a movable machine part only on the basis of a corresponding control command of the control programmer may take place, but not in the event of failure of a component, in the event of a wire break or earth fault on the input lines of such command processing Building blocks. Since there are only two different signal states at the outputs of the blocks can occur, there is a risk that despite the pending switch-off command for the machine part as a result of a defect in the command-processing block Switch-on command can be issued or passed on, which is processed by the machine Could endanger the object and / or even the operating personnel. To avoid this, the control must be structured in such a way that in the control modules or module groups errors that occur - only one control command can be issued that allows the Control element in the safe operating position, i.e. in the switched-off state, controls. A machine standstill or a production failure is then disruptive, but more tolerable than a destruction of the processed goods or even a healthy one Impairment of the operating personnel.

Es ist bei fehlergeschützten (eigensicheren) Und-Gatterschaltungen bekannt, die Kollektorspeisespannung für den Transistor des Schaltverstärkers aus einer der Signalspannungen eines vorangestellten Bausteins zu gewinnen und an die Transistorbasis in üblicher Weise andere Signalspannungen aus anderen Bausteinen anzulegen. Steht bei einem solchen Und-Gatter auf Grund eines Fehlers im vorangestellten Baustein die Kollektorspeisespannung für den Transistor dauernd an, so ist, wenn auch die basisseitig zugeführten Signale anliegen, fälschlich die Und-Bedingung erfüllt. Es ist bei solchen fehlergeschützten Und-Gattern weiter bekannt, die .Signalspannungen als Impulsspannungen über entsprechende Koppelglieder, wie Kondensatoren, zuzuführen; ein solches Gatter kann dann aber keine statischen Ausgangssignale anderer Bausteine verarbeiten, was in vielen Fällen jedoch wünschenswert ist.It is with fault-protected (intrinsically safe) AND gate circuits known, the collector supply voltage for the transistor of the switching amplifier to win one of the signal voltages of a preceding module and to the Transistor base in the usual way other signal voltages from other modules to put on. Is in front of such an AND gate due to an error Block the collector supply voltage for the transistor continuously, so if the signals supplied on the base side are also present, wrongly the AND condition Fulfills. In the case of such error-proof AND gates, it is also known that the signal voltages to be supplied as pulse voltages via appropriate coupling elements, such as capacitors; such a gate cannot, however, have static output signals from other modules process, which is desirable in many cases.

Die Erfindung befaßt sich deshalb mit der Aufgabe, ein eigensicheres Gatter aufzubauen, dessen Eingangs- und Ausgangssignale statische Signale sind.The invention is therefore concerned with the task of an intrinsically safe Build gates whose input and output signals are static signals.

Demgemäß bezieht sich die Erfindung auf eine Gatterschaltung, bestehend aus einem mehrere Eingänge und einen Ausgang aufweisenden Transistorverstärker, bei dem der Eingangstransistor seine Kollektorspannung aus einer Signalspannung der in der Steuerkette vorangehenden Baueinheit bezieht und bei dem dem Ausgangstransistor impulsförmige Signale in Dauersignale umwandelnde Bauelemente zugeordnet sind, zur Darstellung logischer Funktionen, und die Erfindung besteht darin, daß der Kollektor des Eingangstransistors bzw. die Kollektoren der Zwischenstufentransistoren über Entkopplungswiderstände ausschließlich mit den zugehörigen Gattereingängen sowie galvanisch mit der Basis des folgenden Transistors des Transistorschaltverstärkers verbunden sind, daß die Basis des Eingangstransistors an einer ständig, vorzugsweise hochfrequente Impulsfolgen abgebenden Quelle liegt und daß der Kollektor des Ausgangstransistors einerseits an das Betriebspotential sowie über die die impulsförmigen Signale in Dauersignale umwandelnden Bauelemente an den Gatterausgang angeschlossen ist.Accordingly, the invention relates to a gate circuit consisting of a transistor amplifier with several inputs and one output, in which the input transistor derives its collector voltage from a signal voltage the unit preceding in the control chain and the output transistor Pulse-shaped signals are assigned to converting components into continuous signals, for Representation of logical functions, and the invention consists in that the collector of the input transistor or the collectors of the intermediate stage transistors Decoupling resistors exclusively with the associated gate inputs as well galvanically to the base of the following transistor of the transistor switching amplifier are connected that the base of the input transistor at a continuously, preferably high-frequency pulse trains emitting source is and that the collector of the output transistor on the one hand to the operating potential and via which the pulse-shaped signals in Continuous signal converting components is connected to the gate output.

Im Gegensatz zu bekannten Gatterschaltungen ist somit die Eingangssignalspannung ausschließlich dem Kollektor, nicht aber der Basis des Eingangstransistors zugeführt, wogegen die Transistorbasis lediglich von den Impulsfolgen des Impulsgenerators beaufschlagt wird.In contrast to known gate circuits, this is the input signal voltage fed exclusively to the collector, but not to the base of the input transistor, whereas the transistor base only depends on the pulse trains of the pulse generator is applied.

Zum Aufbau eines Oder-Gatters ist jeder Gattereingang über einen Entkopplungswiderstand mit dem Kollektor des Eingangstransistors verbunden. Der Kollektor des Eingangstransistors ist mit der Basis des Endtransistors über einen Schutzwiderstand gekoppelt, und die Basis jedes Transistors ist über einen Vorwiderstand auf einem Ruhesperrpotential gehalten. Die Gleichstromsperre besteht aus einem Kondensator oder einem Transformator. Bei Verwendung eines Transformators. als Gleichstromsperre ist das Übersetzungsverhältnis des Transformators zweckmäßig so zu wählen, daß die nachgeschaltete Gleichrichteranordnung eine Gatterausgangsgleichspannung liefert, die gleich oder um ein geringes größer ist als die Gattereingangssteuerspannung.To set up an OR gate, each gate input is via a decoupling resistor connected to the collector of the input transistor. The collector of the input transistor is with the base of the final transistor via a protective resistor coupled, and the base of each transistor is on a series resistor Quiescent blocking potential held. The DC block consists of a capacitor or a transformer. When using a transformer. as a DC block it is advisable to choose the transformation ratio of the transformer so that the downstream rectifier arrangement supplies a DC gate output voltage, which is equal to or slightly greater than the gate input control voltage.

Die Oder-Gatterschaltung nach -der Erfindung kann zu einem Und-Gatter erweitert werden, und zwar dadurch, daß mehrere der Grundgatter (Oder-Gatter) kettenartig hintereinandergeschaltet werden, wobei ein Ausgang des einen mit einem Eingang des nächsten Gatters verbunden wird.The OR gate circuit according to the invention can become an AND gate can be expanded, namely by the fact that several of the basic gates (OR gates) are chain-like be connected in series, with an output of the one with an input of the connected to the next gate.

Zur weiteren Vereinfachung bei der Zusammenfassung von mehreren Oder-Gattern zu einem Und-Gatter braucht jedem Und-Gattereingang lediglich ein einziger (Eingangs-) Transistor zugeordnet zu sein, wobei alle hinsichtlich ihrer Anzahl der Anzahl der Eingänge angepaßten (Eingangs-) Transistoren kettenartig hintereinandergeschaltet werden, indem der Kollektor des einen mit der Basis des folgenden verbunden ist, und der erste Transistor der Kette basisseitig an die Impulsquelle, der letzte Transistor der Kette kollektorseitig an die Basis des einzigen Endtransistors angeschlossen ist.For further simplification when combining several OR gates For an AND gate, each AND gate input only needs a single (input) To be assigned to transistor, all in terms of their number of number of Inputs adapted (input) transistors connected in series in a chain by connecting the collector of one to the base of the following, and the first transistor of the chain on the base side to the pulse source, the last transistor of the chain on the collector side connected to the base of the single output transistor is.

Ausführungsbeispiele und weitere Merkmale der Erfindung seien nachstehend an Hand von zwei Figuren näher erläutert.Exemplary embodiments and further features of the invention are given below explained in more detail on the basis of two figures.

Die F i g. 1 veranschaulicht einen zweistufigen Schaltverstärker mit den npn-Silizium-Planar-Transistoren T1 und T5. Die Emitter beider Transistoren liegen auf dem Bezugspotential M, d. h. dem Mittelpunkt einer Batterie, deren positiver Pol mit P und deren negativer Pol mit N bezeichnet ist. Der Kollektor des Transistors T1 ist über Widerstände R", Riii R12 bzw. R13 mit den Gattereingängen 10, 11, 12, 13 verbunden. Die Basis des Transistors T1 ist über den Schutzwiderstand R2 an den Hilfseingang F angeschlossen, der von Rechtecksignalfolgen der Quelle Q beaufschlagt wird. Der Kollektor des Transistors Ti ist des weiteren über den Schutzwiderstand R2 mit der Basis des Endtransistors T5 verbunden, dessen Kollektor über den Kollektorwiderstand R3 am Versorgungspotential P liegt. Beide Transistoren T1 und T5 liegen überdies basisseitig, und zwar über die Widerstände R4 bzw. R5, auf dem Ruhesperrpotential N. Schließlich ist der Kollektor des Transistors T5 über den als Gleichstromsperre wirkenden Kondensator Cl und die Gleichrichteranordnung G, welche die Dioden Dl und D2 sowie den Ladekondensator C2 umfaßt, mit dem Ausgang 50 verbunden.The F i g. 1 illustrates a two-stage switching amplifier with the npn silicon planar transistors T1 and T5. The emitters of both transistors are at the reference potential M, ie the center of a battery, the positive pole of which is denoted by P and the negative pole of which is denoted by N. The collector of the transistor T1 is connected to the gate inputs 10, 11, 12, 13 via resistors R ″, Riii R12 and R13 The collector of the transistor Ti is also connected via the protective resistor R2 to the base of the final transistor T5 , the collector of which is connected to the supply potential P via the collector resistor R3. Both transistors T1 and T5 are also on the base side, namely via the resistors R4 and respectively . R5, on the idle blocking potential N. Finally, the collector of the transistor T5 is Cl and the rectifier assembly G, comprising the diodes Dl and D2 and the load capacitor C2, connected via the acting as a DC block capacitor to the output 50.

Wird an einen, mehrere oder alle der Gattereingänge 10 bis 13 des Oder-Gatters eine gegen M positive Signalspannung angelegt, so erhält der Transistor T1 sein Kollektorspeisepotential; er ist damit betriebsfähig und überträgt die seiner Basis zugeführten, vorzugsweise rechteckigen Signalspannungen der Quelle Q auf die Basis das Transistors 75. Damit gelangen die Rechteckimpulsfolgen - deren Impuls folgefrequent etwa 50 kHz betragen möge --_. über den Sperrkondensator Cl auf die Gleichrichteranordnung G, so daß am Ausgang 50 eine nicht unterbrochene Gleichspannung ansteht. Wird dagegen die Steuersignalspannung an allen Eingängen 10 bis 13 abgeschaltet, so erhält der Kollektor des Transistors Ti keine Versorgungsspannung mehr, was zur Folge hat, daß auch am Ausgang 50 die Ausgangsgleichspannung verschwindet.If a signal voltage positive to M is applied to one, several or all of the gate inputs 10 to 13 of the OR gate, the transistor T1 receives its collector feed potential; it is thus operational and transmits the preferably rectangular signal voltages supplied to its base from the source Q to the base of the transistor 75 . In this way, the square-wave pulse trains arrive - the pulse rate of which may be about 50 kHz --_. Via the blocking capacitor Cl to the rectifier arrangement G, so that an uninterrupted DC voltage is present at the output 50. If, on the other hand, the control signal voltage is switched off at all inputs 10 to 13, the collector of transistor Ti no longer receives a supply voltage, with the result that the output DC voltage also disappears at output 50.

Es ist leicht einzusehen, daß ein Verschwinden der Ausgangssignalspannung am Ausgang 50 auch dann eintritt, wenn bei ordnungsgemäßer Signalansteuerung mindestens eines der Eingänge 10 bis 13 eines der Bauteile, z. B. die Widerstände Rio bis R13, R1 und R" die Transistoren T1 und 7 5 oder die Signalquelle O defekt wird.It is easy to see that the output signal voltage at the output 50 also disappears if at least one of the inputs 10 to 13 of one of the components, e.g. B. the resistors Rio to R13, R1 and R ", the transistors T1 and 7 5 or the signal source O is defective.

Aus mehreren der ein eigensicheres Oder-Gatter darstellenden Bausteine gemäß F i g. 1 kann durch Zusammenschalten ein ebenfalls eigensicheres Und-Gatter aufgebaut werden. Hierzu ist es lediglich erforderlich, die einzelnen Oder-Gatter kettenartig hintereinanderzuschalten, wobei dem in der Kette ersten Oder-Gatter, wie in F i g. 1 veranschaulicht, die Signalspannungen der Quelle Q auf die Klemme F gegeben werden, während der Kollektor des Transistors T5 oder der Punkt A der Gleichrichteranordnung G mit dem Eingang F des nächsten Bausteins verbunden wird. Die Klemme 10, 11, 12 oder 13 des ersten Kettengliedes bildet dann zusammen mit der Eingangsklemme 1'0, 11, 1.2 oder 13 des nächsten bzw. aller folgenden Kettenglieder die Und-Eingänge des auf diese Weise zusammengesetzten Und-Gatters. Die Impulse der Signalquelle Q werden in diesem Falle dann und nur dann zur Gleichrichteranordnung G bzw. zum Ausgang 50 des letzten Kettengliedes hin durchgelassen, wenn alle Bauelemente des Gesamtaufbaus funktionstüchtig sind und wenn mindestens einem der Eingänge 10 bis 13 jeder Eingangsgruppe der Gesamtkette ein gegen M positives Eingangssignal eingegeben wird.From several of the building blocks representing an intrinsically safe OR gate according to FIG. 1 can also have an intrinsically safe AND gate by interconnecting it being constructed. For this it is only necessary to use the individual OR gates to be connected in series in a chain, whereby the first OR gate in the chain, as in Fig. 1 illustrates the signal voltages of the source Q on the terminal F are given while the collector of transistor T5 or the point A of the Rectifier arrangement G is connected to the input F of the next module. The clamp 10, 11, 12 or 13 of the first chain link then forms together with the input terminal 1'0, 11, 1.2 or 13 of the next or all following chain links the AND inputs of the AND gate assembled in this way. The impulses of the signal source Q then and only then become a rectifier arrangement in this case G or to the output 50 of the last chain link allowed through if all components of the overall structure are functional and if at least one of the inputs 10 up to 13 of each input group of the overall chain an input signal positive to M is entered.

Der Aufbau eines solchen Und-Gatters läßt sich im Bedarfsfalle wesentlich vereinfachen, wobei alle Ausgangstransistoren T; bis auf einen einsparbar sind. Eine solche Abwandlung veranschaulicht die Fig.2.The structure of such an AND gate can be made essential if necessary simplify, with all output transistors T; save for one. Such a modification is illustrated in FIG.

Jedem Und-Gattereingang 10, 20; 30, 40 ist lediglich ein einziger Eingangstransistor T l, 411 T3, T4 zugeordnet. Sämtliche Transistoren sind kettenartig hintereinandergeschaltet, und zwar ist jeweils der Kollektor des einen mit der Basis des folgenden verbunden. Der in der Kette erste Transistor T1 ist basisseitig über die Klemme F an die Rechtecksignalquelle Q angeschlossen, während der letzte Transistor der Kette T4 kollektorseitig an die Basis des Endtransistors 75 angelegt ist, dessen Kollektor wie zu F i g. 1 veranschaulicht - über den Kondensator Cl und die Gleichrichteranordnung G den Ausgang 50 beeinflußt. Die Eingangsgruppen 10 bis 13 bzw. 20, 21 bzw. 30, 31 bzw. 40, 41 bilden unter sich Oder-Eingänge, so daß nicht nur eine Realisierung der Funktionen »Oder« und »Und«, sondern auch eine Darstellung der Funktionen »Oder vor Und« bzw. »Und vor Oder« möglich ist.Each AND gate input 10, 20; 30, 40 is assigned only a single input transistor T 1, 411 T3, T4. All the transistors are connected in a chain-like manner, namely the collector of one is connected to the base of the next. The first transistor T1 in the chain is connected on the base side via the terminal F to the square-wave signal source Q, while the last transistor in the chain T4 is connected on the collector side to the base of the output transistor 7 5, the collector of which is as shown in FIG. 1 illustrates - the output 50 is influenced via the capacitor C1 and the rectifier arrangement G. The input groups 10 to 13 or 20, 21 or 30, 31 or 40, 41 form OR inputs among themselves, so that not only a realization of the functions "Or" and "And", but also a representation of the functions " Or before And "or" And before Or "is possible.

An Stelle des veranschaulichten Kondensators Cl als Gleichstromsperre kann auch ein Transformator vorgesehen sein. Diese Variante sichert die Möglichkeit, durch geeignete Wahl des Windungsübersetzungsverhältnisses dieses Transformators die Größe der abgegebenen Ausgangsgleichspannung am Ausgang 50 der Größe der Eingangssteuerspannung an den Klemmen 10, 20, 30, 40 anzupassen oder gegebenenfalls die Ausgangsspannung um ein geringes -rößer als die Eingangsspannung zu wählen.Instead of the illustrated capacitor C1 as a direct current block a transformer can also be provided. This variant ensures the possibility of by suitable choice of the turns ratio of this transformer the size of the output direct voltage at output 50 is the size of the input control voltage to adapt to terminals 10, 20, 30, 40 or possibly the Output voltage to be selected a little higher than the input voltage.

Claims

Claims: 1. Gate circuit consisting of a plurality of inputs and a transistor switching amplifier having an output, in which the input transistor its collector voltage from a signal voltage of the previous one in the control chain Component refers and in which the output transistor pulse-shaped signals in continuous signals converting components are assigned to represent logical functions, thereby characterized in that the collector of the input transistor (T1) or the collectors of the intermediate stage transistors (T, to T4) via decoupling resistors (R10 to R1.3) exclusively with the associated gate inputs (10 to 13, 20, 21, 30, 31, 40, 41) and galvanically with the base of the following transistor (T, to T5) of the transistor switching amplifier are connected to that the base of the input transistor to a source (Q) that continuously emits, preferably high-frequency, pulse trains and that the collector of the output transistor (T-) on the one hand to the operating potential (P) as well as via the components that convert the pulse-shaped signals into continuous signals (G) is connected to the gate output (50).

2. Extension of the gate circuit (OR gate) according to claim 1 for an AND gate, characterized in that several Gates are connected in a chain-like manner by the output transistor output of one gate is connected to the auxiliary input (F) of the next gate.

3. Modification of the gate circuit according to claim 2, characterized in that each AND-gate input (10, 20, 30, 40) is assigned only a single (input) transistor (Ti to T4) that all in terms of their number of the number of Inputs matched (input) transistors (Ti to T4) are connected in a chain-like manner, in that the collector of one is connected to the base of the following, and that the first transistor (T1) of the chain on the base side to the pulse source (Q), the last transistor (T4) of the chain on the collector side is connected to the base of the output transistor (T.). Publications considered: German Auslegeschriften No. 1169 514, 1166260.