DE1257839B - Logic circuit made up of NAND circuits - Google Patents
Logic circuit made up of NAND circuitsInfo
- Publication number
- DE1257839B DE1257839B DE1966N0028280 DEN0028280A DE1257839B DE 1257839 B DE1257839 B DE 1257839B DE 1966N0028280 DE1966N0028280 DE 1966N0028280 DE N0028280 A DEN0028280 A DE N0028280A DE 1257839 B DE1257839 B DE 1257839B
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- nand
- nand circuits
- switching stage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/038—Multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
Landscapes
- Logic Circuits (AREA)
- Programmable Controllers (AREA)
Description
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
AUSLEGESCHRIFTEDITORIAL
Int. Cl.:Int. Cl .:
H03kH03k
Deutsche Kl.: 21 al - 36/18German class: 21 al - 36/18
Nummer: 1 257 839Number: 1 257 839
Aktenzeichen: N 28280 VIII a/21 alFile number: N 28280 VIII a / 21 al
Anmeldetag: 26. März 1966Filing date: March 26, 1966
Auslegetag: 4. Januar 1968Open date: January 4, 1968
Die Erfindung bezieht sich auf eine aus NAND-Schaltkreisen aufgebaute logische Schaltung mit einer Eingangsklemme zum Empfang eines zweiwertigen Eingangssignals, mit zwei Ausgangsklemmen, welche zusammen ein ebenfalls zweiwertiges Ausgangssignal liefern, und mit zwei jeweils aus kreuzweise rückgekoppelten NAND-Schaltkreisen bestehenden Schaltstufen. Eine solche logische Schaltung ist unter anderem bekannt aus der USA.-Patentschrift2985 773.The invention relates to one of NAND circuits built-up logic circuit with an input terminal for receiving a two-valued Input signal, with two output terminals, which together also produce a two-valued output signal deliver, and with two each consisting of cross-fed back NAND circuits Switching steps. Such a logic circuit is known, inter alia, from US Pat. No. 2985 773.
Für den Bau großer elektronischer Installationen ist es wichtig, über eine geringe Anzahl universeller Grundschaltungen zu verfügen, weil diese sich in diesem Fall in großer Zahl und dadurch billig herstellen lassen. Als universelle logische Grundschaltung ist dabei in der letzten Zeit der NAND-Schaltkreis stark in den Vordergrund getreten. Es ist aber bekannt, daß lediglich durch eine veränderte Interpretation der Signale ein NAND-Schaltkreis in einen NOR-Schaltkreis übergeht, so daß beide Schaltkreise logisch dieselbe Funktion verrichten können, also gleichwertig sind.For the construction of large electronic installations it is important to have a small number of universal ones To have basic circuits, because in this case they can be produced in large numbers and therefore cheaply permit. The NAND circuit has recently been used as a universal basic logic circuit came to the fore. It is known, however, that only through a changed interpretation of the signals a NAND circuit goes into a NOR circuit, so that both circuits can logically perform the same function, i.e. are equivalent.
Die Erfindung bezweckt, eine aus möglichst wenigen NAND-Schaltkreisen bestehende logische Schaltung anzugeben, die in logischen Netzwerken für viele Zwecke dienen oder Verwendung finden kann. Die in der obengenannten Patentschrift beschriebene Schaltung kann dafür nicht dienen, weil diese nur eine sehr spezielle Funktion verrichten kann, nämlich die Differenz von zwei einkommenden Impulsreihen formen, weil dieser Schaltung auch nicht durch geringfügige Änderungen ein mehr universeller Charakter gegeben werden kann.The aim of the invention is to provide a logic circuit consisting of as few NAND circuits as possible specify which serve or can be used for many purposes in logical networks. The circuit described in the above-mentioned patent specification cannot be used for this, because this is only can perform a very special function, namely the difference between two incoming pulse trains shape, because this circuit can not be made more universal even by minor changes Character can be given.
Die erfindungsgemäße Schaltung ist dadurch gekennzeichnet, daß die erste, aus kreuzweise rückgekoppelten NAND-Schaltkreisen bestehende Schaltstufe einer aus einem einzigen NAND-Schaltkreis bestehenden Schaltstufe nachgeordnet ist; daß die Ausgangsklemme des NAND-Schaltkreises der aus einem einzigen NAND-Schaltkreis bestehenden Schaltstufe mit einer Eingangsklemme einer der beiden NAND-Schaltkreise der ersten, aus kreuzweise rückgekoppelten NAND-Schaltkreisen bestehenden Schaltstufe verbunden ist; daß jede der Ausgangsklemmen der beiden NAND-Schaltkreise der ersten, aus kreuzweise rückgekoppelten NAND-Schaltkreisen bestehenden Schaltstufe mit einer Eingangsklemme eines NAND-Schaltkreises der zweiten, aus kreuzweise rückgekoppelten NAND-Schaltkreisen bestehenden Schaltstufe verbunden ist; daß die Ausgangsklemme des mit der Ausgangsklemme des NAND-Schaltkreises der aus einem einzigen NAND-Schaltkreis be-The circuit according to the invention is characterized in that the first, from cross-fed back NAND circuits a switching stage consisting of a single NAND circuit is downstream of the existing switching stage; that the output terminal of the NAND circuit is the off a single NAND circuit with an input terminal of one of the two NAND circuits of the first switching stage consisting of cross-fed back NAND circuits connected is; that each of the output terminals of the two NAND circuits of the first, from crosswise feedback NAND circuits existing switching stage with an input terminal of a NAND circuit of the second, consisting of cross-feedback NAND circuits Switching stage is connected; that the output terminal of the with the output terminal of the NAND circuit which consists of a single NAND circuit
Aus NAND-Schaltkreisen aufgebaute logische
SchaltungLogical made up of NAND circuits
circuit
Anmelder:Applicant:
N. V. Philips' Gloeilampenfabrieken,N. V. Philips' Gloeilampenfabrieken,
Eindhoven (Niederlande)Eindhoven (Netherlands)
Vertreter:Representative:
Dr. H. Scholz, Patentanwalt,Dr. H. Scholz, patent attorney,
2000 Hamburg 1, Mönckebergstr. 72000 Hamburg 1, Mönckebergstr. 7th
Als Erfinder benannt:Named as inventor:
Hendrik van der Gaag, Eindhoven (Niederlande)Hendrik van der Gaag, Eindhoven (Netherlands)
Beanspruchte Priorität:Claimed priority:
Niederlande vom 30. März 1965 (03 997)Netherlands of March 30, 1965 (03 997)
stehenden Schaltstufe verbundenen NAND-Schaltkreises außerdem mit einer zweiten Eingangsklemme des NAND-Schaltkreises der aus einem einzigen NAND-Schaltkreis bestehenden Schaltstufe rückgekoppelt ist; daß die Ausgangsklemmen der NAND-Schaltkreise der zweiten, aus rückgekoppelten NAND-Schaltkreisen bestehenden Schaltstufe Ausgangsklemmen der logischen Schaltung als Ganzes sind; daß jeder der NAND-Schaltkreise der ersten, aus kreuzweise rückgekoppelten NAND-Schaltkreisen bestehenden Schaltstufe eine mit einer Steuersignaleingangsklemme verbundene Eingangsklemme hat.standing switching stage connected NAND circuit also with a second input terminal of the NAND circuit of the switching stage consisting of a single NAND circuit is fed back is; that the output terminals of the NAND circuits of the second, from feedback NAND circuits existing switching stage are output terminals of the logic circuit as a whole; that each of the NAND circuits of the first consisting of cross-fed back NAND circuits Switching stage has an input terminal connected to a control signal input terminal.
Es wird darauf hingewiesen, daß die Prinzipien des Aufbaus logischer Schaltungen bekannt sind. Eine Übersicht dieser Theorie in deutscher Sprache gibt R. Kali en, Einführung in die Schaltalgebra (Technische Mitteilungen P. T. T. — Herausgegeben von den schweizerischen Post-, Telephon- und Telegraphen-Betrieben). Die Schaltalgebra lehrt aber nur, wie eine vorgeschriebene Funktion schalttechnisch zu verwirklichen ist, nicht welche Funktionen in ein als Baustein dienendes Schaltelement gelegt werden müssen, um wirklich universell brauchbar zu sein. Dies ist, durch die Verschiedenheit der Funktionen, welche die Schaltung gemäß der Erfindung verrichten kann, mit dieser Schaltung in der Tat der Fall. Überdies ist die erfindungsgemäße Schaltung sehr einfach, weil sie nur fünf NAND-Schaltkreise enthält, und es ist klar, daß dies ein großer Vorteil ist.It should be noted that the principles of logic circuit construction are known. An overview of this theory in German is given by R. Kali en, Introduction to Switching Algebra (Technical communications P. T. T. - published by the Swiss post, telephone and telegraph companies). The switching algebra only teaches how a prescribed function in terms of switching technology What is to be realized is not which functions are placed in a switching element serving as a module must in order to be really universally usable. This is due to the diversity of functions, which the circuit according to the invention can perform, is indeed the case with this circuit. Besides the circuit according to the invention is very simple because it contains only five NAND circuits, and it it is clear that this is a great advantage.
Das Eingangssignal wird von der erfindungsgemäßen Schaltung an die Ausgangsklemmen weitergeleitet, wenn den beiden NAND-Schaltkreisen derThe input signal is passed on from the circuit according to the invention to the output terminals, when the two NAND circuits of the
709 717/551709 717/551
I 257 839I 257 839
erste, aus kreuzweise rückgekoppelten NAND-Schaltkreisen bestehenden Schaltstufe kurzzeitig ein Steuersignal mit dem Wert 0 zugeführt wird, wobei es für eine sichere Wirkung der Schaltung erforderlich ist, daß einer dieser beiden NAND-Schaltkreise den Signalwert 0 etwas langer empfängt als der andere. Wird diese Maßnahme nicht getroffen, so muß die Schaltung so ausgebildet sein, daß einer der zwei NAND-Schaltkreise der zweiten Schaltstufe schneller als der andere ist, was die Herstellung der Schaltung erschwert.first, from cross-fed back NAND circuits Existing switching stage a control signal with the value 0 is briefly supplied, whereby it is for a safe operation of the circuit is required that one of these two NAND circuits the Receives signal value 0 a little longer than the other. If this measure is not taken, the Circuit be designed so that one of the two NAND circuits of the second switching stage faster than the other, making the circuit difficult to manufacture.
Es kann von Nutzen sein, die Schaltung so auszubilden, daß sie sich auch unabhängig vom Wert des Eingangssignals auf einen bestimmten Wert des Ausgangssignals einstellen läßt. Dies kann dadurch erfolgen, daß auch jedem der NAND-Schaltkreise der dritten Schaltstufe ein Steuersignal zugeführt wird.It can be useful to design the circuit so that it is independent of the value of the Input signal can be set to a certain value of the output signal. This can be done by that a control signal is also fed to each of the NAND circuits of the third switching stage.
An Hand der Zeichnung wird die Erfindung näher erläutert.The invention is explained in more detail with reference to the drawing.
Fig. zeigt das Schaltbild der erfindungsgemäßen Schaltung;Fig. Shows the circuit diagram of the invention Circuit;
F i g. 2, 3 und 4 sind drei Tabellen zur Erläuterung der Wirkungsweise der erfindungsgemäßen Schaltung. F i g. 1 zeigt innerhalb des gestrichelten Rechtecks das Schaltbild einer · erfindungsgemäßen Schaltung. In dieser Fig. ist 1 eine Eingangsklemme zum Empfang des zweiwertigen Eingangssignals x, während 2 und 3 zwei Ausgangsklemmen zum Liefern des gleichfalls zweiwertigen Ausgangssignals y sind. Das letztere Signal wird von der Klemme 2 in unkomplementierter Form (Signal y) und von der Klemme 3 in komplementierter Form (Signal y) geliefert, so daß beide Klemmen zusammen nur ein einziges zweiwertiges Ausgangssignal liefern. Weiter enthält die Schaltung vier Steuerklemmen 4, 5, 6 und 7 zum Empfang der zweiwertigen Steuersignale p, q, r und s sowie fünf NAND-Schaltkreise A, B1, B2, C1 und C2, die auf die dargestellte Weise miteinander und mit den unterschiedlichen Klemmen verbunden sind.F i g. 2, 3 and 4 are three tables for explaining the mode of operation of the circuit according to the invention. F i g. 1 shows the circuit diagram of a circuit according to the invention within the dashed rectangle. In this figure, 1 is an input terminal for receiving the two-valued input signal x, while 2 and 3 are two output terminals for supplying the likewise two-valued output signal y . The latter signal is supplied from terminal 2 in uncomplemented form (signal y) and from terminal 3 in complemented form (signal y) , so that both terminals together supply only a single two-valued output signal. The circuit also contains four control terminals 4, 5, 6 and 7 for receiving the two-valued control signals p, q, r and s as well as five NAND circuits A, B 1 , B 2 , C 1 and C 2 , which are connected to one another in the manner shown and connected to the different terminals.
Der NAND-Schaltkreis ist eine Schaltung mit mehreren Eingängen und einem Ausgang. Hat der NAND-Schaltkreis beispielsweise drei Eingänge, denen die zweiwertigen Signale a, b und c zugeführt werden, so liefert er das Ausgangssignal Der NAND-Schaltkreis A empfängt nämlich die Signale_x UiIdB1 und liefert mithin das Signal ^B1 = χ V B1 usw·The NAND circuit is a circuit with multiple inputs and one output. If the NAND circuit such as three inputs to which the divalent signals a, b, and are supplied to c, it supplies the output of the NAND circuit A namely receives the Signale_x UiIdB 1 and provides therefore the signal ^ B 1 = χ VB 1, etc. ·
F i g. 2 gibt eine Übersicht über sämtliche Gleichgewichtszustände der Schaltung. Der Gleichgewichtszustand 1 ist dabei der Zustand, in dem die Signale x, p, q, r und s alle den Signalwert 1 haben, während die NAND-Schaltkreise A, B1, B2, C1 und C2 Signale mit den Signalwerten O, 1, O, 1 bzw. 0 liefern, so daßF i g. 2 gives an overview of all equilibrium states of the circuit. The equilibrium state 1 is the state in which the signals x, p, q, r and s all have the signal value 1, while the NAND circuits A, B 1 , B 2 , C 1 and C 2 have signals with the signal values O , 1, O, 1 and 0, respectively, so that
ίο das Ausgangssignal y den Signalwert 1 hat. Daß dies tatsächlich ein Gleichgewichtszustand ist, geht aus der Tatsache hervor, daß dabei sämtliche vorstehenden Gleichungen befriedigt werden. Zur Verdeutlichung sind diese Gleichungen in der Figur wiederholt. Die übrigen Zeilen der Tabelle der Fig. 2 müssen selbstverständlich entsprechend interpretiert werden. Aus der Tabelle erhellt insbesondere, daß, wenn die Steuersignale p, q, r und s den Signalwert 1 haben (Gleichgewichtszustände 1, 2, 3 und 4), das Ausgangssignal y unabhängig vom Eingangssignal χ ist, d. h. sowohl den Signalwert 1 als auch den Signalwert 0 haben kann sowohl für χ = 1 als auch für ίο the output signal y has the signal value 1. That this is in fact a state of equilibrium is evident from the fact that it satisfies all of the above equations. For clarity, these equations are repeated in the figure. The remaining lines of the table in FIG. 2 must of course be interpreted accordingly. The table shows in particular that when the control signals p, q, r and s have the signal value 1 (equilibrium states 1, 2, 3 and 4), the output signal y is independent of the input signal χ, ie both the signal value 1 and the Signal value 0 can have both for χ = 1 and for
Die Tabelle der F i g. 3 gibt an, wie die SchaltungThe table of FIG. 3 indicates how the circuit
as als Weiterleitungsschaltung arbeiten kann. Normalerweise haben die Steuersignale p, q, r und 5 alle den Signalwert 1 und befindet sich die Schaltung in einem der Gleichgewichtszustände 1, 2, 3 oder 4. Das Ausgangssignal y übernimmt jetzt den Wert des Eingangssignals x, d. h., die Schaltung wirkt wie eine Weiterleitungsschaltung, wenn zunächst während einiger Zeit die Steuersignale ρ und q beide den Signalwert O haben, dann während einiger Zeit das Steuersignal ρ den Signalwert O und das Steuersignal q den Signalwert 1 hat, und danach die Steuersignale ρ und q beide den Signalwert 1 haben, während die Steuersignale r und s dauernd den Signalwert 1 beibehalten. Es sei z. B. angenommen, daß sich die Schaltung anlänglich im Gleichgewichtszustand 2 befindet (x = 1, y — O). Wenn die Steuersignale ρ und q jetzt den Signalwert O annehmen, ergibt sich ein Zustand, in dem der NAND-Schaltkreis B1 nicht mehr im Gleichgewicht ist, weil die Gleichungas can work as a forwarding circuit. Normally the control signals p, q, r and 5 all have the signal value 1 and the circuit is in one of the equilibrium states 1, 2, 3 or 4. The output signal y now takes over the value of the input signal x, ie the circuit acts like one Forwarding circuit, if initially the control signals ρ and q both have the signal value O for some time, then the control signal ρ has the signal value O and the control signal q has the signal value 1 for some time, and then the control signals ρ and q both have the signal value 1, while the control signals r and s permanently maintain the signal value 1. Let it be B. suppose that the circuit is initially in equilibrium state 2 (x = 1, y - O). If the control signals ρ and q now assume the signal value O, the result is a state in which the NAND circuit B 1 is no longer in equilibrium because the equation
Der NAND-Schaltkreis liefert somit ein Ausgangssignal mit dem Signalwert 0, wenn alle Eingangssignale den Signalwert 1 haben, und ein Ausgangssignal mit dem Signalwert 1, wenn eines der Eingangssignale (gleichviel welches und unabhängig von den Signalwerten der übrigen Eingangssignale) den Signalwert 0 hat. Ein NAND-Schaltkreis mit nur einem Eingang wirkt wie ein NICHT-Gatter. Die Bezeichnung »NAND« stammt aus dem Amerikanischen und ist eine Zusammenziehung der Wörter NOT and AND.The NAND circuit thus supplies an output signal with the signal value 0 if all input signals have the signal value 1, and an output signal with the signal value 1, if one of the input signals (no matter which and regardless of the signal values of the other input signals) has the signal value 0. A NAND circuit with only an input acts like a NOT gate. The name "NAND" comes from the American and is a contraction of the words NOT and AND.
Die von den NAND-Schaltkreisen A, B1, B2, C1 und C2 gelieferten Signale werden mit den gleichen Zeichen angegeben, d. h., der NAND-Schaltkreis A liefert das Signal A, der NAND-Schaltkreis B1 liefert das Signal B1 usw. Aus der Figur geht hervor, daß nicht befriedigt ist. Der NAND-Schaltkreis B1 liefert nämlich ein Signal mit dem Signalwert 0, muß aber ein Signal mit dem Signalwert 1 liefern. In der Tabelle der F i g. 3 ist dies in Zeile c durch ein Sternchen angegeben. Infolgedessen geht die Schaltung in den in Zeile d angegebenen Zustand über, aber in diesem Fall ist der NAND-Schaltkreis A nicht mehr im Gleichgewicht, weil er ein Signal mit dem Signalwert 1 liefert, aber ein Signal mit dem Signalwert 0 liefern muß (Zeile e). Die Schaltung geht jetzt somit in dem Gleichgewichtszustand 6 über. Wenn danach das Steuersignal q wieder den Signalwert 1 annimmt, gelangt die Schaltung in den GleichgewichtszustandThe signals supplied by the NAND circuits A, B 1 , B 2 , C 1 and C 2 are indicated with the same symbols, that is, the NAND circuit A supplies the signal A, the NAND circuit B 1 supplies the signal B. 1 etc. From the figure it can be seen that it is not satisfied. This is because the NAND circuit B 1 supplies a signal with the signal value 0, but must supply a signal with the signal value 1. In the table of FIG. 3 this is indicated in line c by an asterisk. As a result, the circuit changes to the state indicated in line d , but in this case the NAND circuit A is no longer in equilibrium because it delivers a signal with the signal value 1, but must deliver a signal with the signal value 0 (line e ). The circuit now goes over to the state of equilibrium 6. When the control signal q then assumes the signal value 1 again, the circuit enters the equilibrium state
10. Wenn dann auch das Steuersignal ρ den Signalwert 1 annimmt, gelangt die Schaltung in den in der Zeile / angegebenen Zustand, in dem der NAND-Schaltkreis B2 nicht im Gleichgewicht ist. Die Schaltung geht folglich in den Zustand g über, in dem der NAND-Schaltkreis C1 nicht im Gleichgewicht ist (Zeile K). Hierdurch gelangt die Schaltung in den Zustand i, in dem der NAND-Schaltkreis C2 nicht im Gleichgewicht ist (Zeile /). Dadurch geht die10. If the control signal ρ then also assumes the signal value 1, the circuit enters the state indicated in line / in which the NAND circuit B 2 is not in equilibrium. The circuit consequently changes to state g , in which the NAND circuit C 1 is not in equilibrium (line K). As a result, the circuit enters state i, in which the NAND circuit C 2 is not in equilibrium (line /). This is how the
Schaltung in den Gleichgewichtszustand 1 über, in dem das Ausgangssignal y den Signalwert 1 angenommen hat. Die übrigen Teile der Tabelle der F i g. 3 müssen entsprechend interpretiert werden.Switching to equilibrium state 1, in which the output signal y has assumed the signal value 1. The remaining parts of the table in FIG. 3 must be interpreted accordingly.
Die Übergangszustände, in denen die Steuersignale ρ und q nicht beide den Signalwert 1 haben, müssen so lange dauern, daß die Schaltung aus dem anfänglichen in einem neuen Gleichgewichtszustand übergehen kann, und diese Zeit hängt von der Zahl der instabilen Zwischenzustände und von der Reaktionsgeschwindigkeit der NAND-Schaltkreise ab. Die letztere ist im allgemeinen so groß, daß das Eingangssignal χ dadurch an den Ausgang weitergeleitet werden kann, daß als Steuersignale ρ und q kurze negative Impulse verwendet werden, die gleich- 1S zeitig anfangen, aber von denen der Impuls ρ etwas langer dauert als der Impuls q. The transition states, in which the control signals ρ and q do not both have the signal value 1, must last so long that the circuit can change from the initial to a new equilibrium state, and this time depends on the number of unstable intermediate states and on the reaction speed of the NAND circuits. The latter is generally so large that the input signal χ can thereby be forwarded to the output, that ρ as control signals and q short negative pulses are used, which at the same start 1 S temporarily, but of which ρ pulse something takes longer than the momentum q.
Daß es tatsächlich notwendig ist, daß der Steuerimpuls ρ etwas länger als der Steuerimpuls q dauert, geht aus der Tabelle der Fig.4 hervor. Es sei z.B. an- ao genommen, daß die Schaltung sich anfangs im Gleichgewichtszustand 3 befindet (x = 0, y = 1). Wenn jetzt die Steuersignale ρ und q beide den Signalwert 0 annehmen, kommt die Schaltung in den Gleichgewichtszustand 7. Erteilt man beiden Steuersignalen ρ und q a5 jetzt den Signalwert 1, so gelangt die Schaltung in einen Zustand, in dem zwei NAND-Schaltkreise, nämlich die NAND-Schaltkreise B1 und S2, nicht im Gleichgewicht sind. Dabei hängt es davon ab, welcher dieser zwei NAND-Schaltkreise der schnellere ist, ob die Schaltung in den Gleichgewichtszustand 4 (x = 0, y = 0) oder aber in den Gleichgewichtszustand 3 (x = 0, y = 1) gelangt. Ähnliches erfolgt, wenn die Schaltung sich anfangs im Gleichgewichtszustand 4 befindet.The table in FIG. 4 shows that it is actually necessary for the control pulse ρ to last a little longer than the control pulse q. It is to be presence, for example, ao taken that the circuit is initially in an equilibrium state 3 (x = 0, y = 1). If the control signals ρ and q now both assume the signal value 0, the circuit comes to the state of equilibrium 7.If both control signals ρ and q a 5 are now given the signal value 1, the circuit gets into a state in which two NAND circuits, namely, the NAND circuits B 1 and S 2 , are out of balance. It depends on which of these two NAND circuits is faster, whether the circuit reaches equilibrium state 4 (x = 0, y = 0) or equilibrium state 3 (x = 0, y = 1). Something similar happens when the circuit is initially in equilibrium state 4.
Es läßt sich leicht ermitteln, daß, wennIt can easily be determined that if
ρ=q=r=s=lρ = q = r = s = l
ist, sich der Zustand der Schaltung und insbesondere das Ausgangssignal y nicht ändern, wenn sich das Eingangssignal χ ändert, d. h., die Gleichgewichtszustände 1 und 3 und entsprechend die Gleichgewichtszustände 2 und 4 können ohne weiteres ineinander übergehen. Diese Tatsache macht die Verwendung der Schaltung als Speicherschaltung möglich.is, the state of the circuit and in particular the output signal y do not change when the input signal χ changes, ie the states of equilibrium 1 and 3 and correspondingly the states of equilibrium 2 and 4 can easily merge. This fact makes it possible to use the circuit as a memory circuit.
Die Schaltung kann nicht nur dadurch, daß das Eingangssignal χ weitergeleitet wird, sondern auch dadurch, daß entweder den Steuersignalen p, q und r oder den Steuersignalen p, q und s kurzzeitig der 5<> Signalwert 0 erteilt wird, auf ein bestimmtes Ausgangssignal eingestellt werden. In beiden Fällen liefern die NAND-Schaltkreise B1 und B2 nämlich ein Signal mit dem Wert 1, wodurch die Zustände der NAND-Schaltkreise C1 und C2 und damit der Wert des Ausgangssignals y nur dann durch die Werte der Steuersignale r und s bedingt werden, wenn von diesen Steuersignalen mindestens eins den Wert 0 und das andere den Wert 1 hat.The circuit can be set to a specific output signal not only by forwarding the input signal χ , but also by briefly giving the 5 <> signal value 0 to either the control signals p, q and r or the control signals p, q and s will. In both cases, the NAND circuits B 1 and B 2 supply a signal with the value 1, whereby the states of the NAND circuits C 1 and C 2 and thus the value of the output signal y are only determined by the values of the control signals r and s conditional if at least one of these control signals has the value 0 and the other has the value 1.
Claims (2)
Steinbuch, »Taschenbuch der Nachrichtenverarbeitung«, 1962, S. 464 und 465;U.S. Patent No. 2,985,773;
Steinbuch, "Taschenbuch der Nachrichtenverarbeitung", 1962, pp. 464 and 465;
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL6503997A NL6503997A (en) | 1965-03-30 | 1965-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1257839B true DE1257839B (en) | 1968-01-04 |
Family
ID=19792790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1966N0028280 Pending DE1257839B (en) | 1965-03-30 | 1966-03-26 | Logic circuit made up of NAND circuits |
Country Status (6)
| Country | Link |
|---|---|
| AT (1) | AT257990B (en) |
| CH (1) | CH444229A (en) |
| DE (1) | DE1257839B (en) |
| GB (1) | GB1096837A (en) |
| NL (1) | NL6503997A (en) |
| SE (1) | SE319526B (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2985773A (en) * | 1959-01-28 | 1961-05-23 | Westinghouse Electric Corp | Differential frequency rate circuit comprising logic components |
| DE1200360B (en) * | 1960-11-21 | 1965-09-09 | Westinghouse Electric Corp | Impulse difference counter from dormant logic blocks |
-
1965
- 1965-03-30 NL NL6503997A patent/NL6503997A/xx unknown
-
1966
- 1966-03-25 GB GB1328966A patent/GB1096837A/en not_active Expired
- 1966-03-26 DE DE1966N0028280 patent/DE1257839B/en active Pending
- 1966-03-28 SE SE411766A patent/SE319526B/xx unknown
- 1966-03-28 CH CH446866A patent/CH444229A/en unknown
- 1966-03-28 AT AT289666A patent/AT257990B/en active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2985773A (en) * | 1959-01-28 | 1961-05-23 | Westinghouse Electric Corp | Differential frequency rate circuit comprising logic components |
| DE1200360B (en) * | 1960-11-21 | 1965-09-09 | Westinghouse Electric Corp | Impulse difference counter from dormant logic blocks |
Also Published As
| Publication number | Publication date |
|---|---|
| SE319526B (en) | 1970-01-19 |
| NL6503997A (en) | 1966-10-03 |
| GB1096837A (en) | 1967-12-29 |
| AT257990B (en) | 1967-11-10 |
| CH444229A (en) | 1967-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3544820A1 (en) | SWITCHING FREQUENCY DIVISION | |
| DE1283572B (en) | Circuit arrangement for connecting one of several information sources to a common connection point | |
| DE1174362B (en) | Arrangement for pulse reduction | |
| DE1201406B (en) | Digital frequency divider adjustable in its division factor | |
| DE1237177B (en) | Asynchronous counter | |
| DE1271185B (en) | Electronic pulse counting circuit with dual and cyclic display in dual and gray code | |
| DE1160892B (en) | Sliding unit | |
| DE2216465B2 (en) | Asynchronous buffer arrangement | |
| DE1269172B (en) | Bistable tilting circle | |
| DE1096087B (en) | Binary row adder | |
| DE1257839B (en) | Logic circuit made up of NAND circuits | |
| DE2146108A1 (en) | Synchronous buffer arrangement | |
| DE1512356A1 (en) | Multistable circuit arrangement responsive to clock pulses | |
| DE1925917C3 (en) | Binary pulse frequency multiplier circuit | |
| DE1774168A1 (en) | Transmission and storage stage for shift registers and similar arrangements | |
| DE1243722B (en) | Arrangement for reading out a binary pulse counter | |
| DE1248719B (en) | ||
| DE1252738B (en) | Variable frequency divider with a number of bistable circuits | |
| DE1240928B (en) | DC-coupled electronic binary counter | |
| DE1285538C2 (en) | Decadal frequency divider for generating partial pulse trains with a finely adjustable decadic number of pulses evenly distributed over time | |
| DE2111428C3 (en) | Generator for generating a random or pseudo-random sequence of digits | |
| DE2257277C3 (en) | Circuit arrangement for generating a sequence of binary signals | |
| DE1900839C3 (en) | Electrical pulse counter | |
| DE1221673B (en) | High-frequency decade counter | |
| DE2406923B2 (en) | MONOFLOP CONSTRUCTED WITH DIGITAL COMPONENTS |