DE1254692B

DE1254692B - Circuit arrangement for single core control of a ferrite core memory

Info

Publication number: DE1254692B
Application number: DE1965T0028387
Authority: DE
Inventors: Dipl-Ing Heinz Ringler
Original assignee: Telefonbau und Normalzeit GmbH
Current assignee: Tenovis GmbH and Co KG
Priority date: 1965-04-14
Filing date: 1965-04-14
Publication date: 1967-11-23

Description

Schaltungsanordnung zur Einzelkernansteuerung eines Ferritkernspeichers Die Erfindung betrifft eine Schaltungsanordnung zur Einzelkernansteuerung eines Ferritkernspeichers nach dem Koinzidenzverfahren mit einem ersten elektronischen Stufenschalter für die Zeilen, der nach Abgabe eines Impulses an die jeweilige Zeile auf die nächste Zeile umschaltet, und einem zweiten elektronischen Stufenschalter für die Spalten, der nach Abgabe mehrerer Impulse an die gleiche Spalte und nach dem Durchlaufen des ersten Stufenschalters durch alle Zeilen auf die nächste Spalte umschaltet.Circuit arrangement for single core control of a ferrite core memory The invention relates to a circuit arrangement for controlling a single core Ferrite core memory based on the coincidence method with a first electronic Step switch for the lines, which is activated after an impulse has been sent to the respective line switches to the next line, and a second electronic step switch for the columns, after delivering several pulses to the same column and after going through the first tap changer through all rows to the next column switches.

Während für die Ansteuerung der Zeilen ohne weiteres eine dynamische Ansteuerschaltung benutzt werden kann, weil die einzelnen Stufen der Ansteuerschaltung nur für die Dauer eines Impulses wirksam geschaltet sein müssen und danach sofort auf die nächste Zeile umschalten, ist die Ansteuerung der Spalten durch dynamische Ansteuerschaltungen mit Schwierigkeiten verbunden, weil jede Stufe für die gesamte Dauer eines Durchlaufs durch alle Zeilen die jeweilige Spalte markieren muß. Aus diesem Grund wurden für die Ansteuerung der Spalten bisher nur solche Ansteuerschaltungen benutzt, die mit statischen Schaltstufen arbeiten. Solche Stufen sind in der Lage, für eine beliebig lange Zeit am Ausgang Markierungen zu erzeugen.While for the control of the lines a dynamic Control circuit can be used because the individual stages of the control circuit only have to be activated for the duration of a pulse and then immediately Switching to the next line is the control of the columns by dynamic Drive circuits associated with difficulties because each stage for the whole Duration of a run through all lines must mark the respective column. the end For this reason, only such control circuits have hitherto been used to control the columns used that work with static switching stages. Such stages are able to create markings at the exit for any length of time.

Um eine Einzelkernabfrage bei Ferritkernspeichern auch mit dynamischen Ansteuerschaltungen durchführen zu können, ist es bereits bekannt, die Kerne des Ferritkernspeichers in diagonaler Richtung abzufragen. Bei dieser sogenannten Diagonalabtastung wird sowohl die Ansteuerschaltung der Zeilen als auch die Ansteuerschaltung der Spalten von Impuls zu Impuls fortgeschaltet, so daß die Ansteuerschaltung für die Spalten nicht für längere Zeit in einer Stellung stehenzubleiben braucht.A single core query for ferrite core storage also with dynamic To be able to carry out control circuits, it is already known to use the cores of the To query the ferrite core memory in a diagonal direction. With this so-called diagonal scanning becomes both the control circuit of the lines and the control circuit of the Columns advanced from pulse to pulse, so that the control circuit for the Column does not need to stay in one position for long periods of time.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Einzelkernansteuerung eines Ferritkernspeichers nach dem Koinzidenzverfahren durch zwei Ansteuerschaltungen mit dynamischen Stufen zuzulassen, ohne daß der bei der Diagonalabtastung auftretende Nachteil der von der normalen Reihenfolge abweichenden Reihenfolge der Auslesung in Kauf genommen werden muß.The present invention is based on the object of a single core control a ferrite core memory according to the coincidence method by two control circuits to allow with dynamic steps without the occurrence of the diagonal scanning Disadvantage of the reading order which differs from the normal order must be accepted.

Diese Aufgabe löst die Erfindung durch eine Schaltungsanordnung zur aufeinanderfolgenden Ansteuerung der einzelnen Kerne aller Spalten bzw. Zeilen einer Kernspeichermatrix nach dem Koinzidenzverfahren unter Verwendung je eines Ringzählers zur Verteilung von Ansteuerimpulsen auf die einzelnen Spaltenleitungen bzw. Zeilenleitungen nacheinander, welche dadurch gekennzeichnet ist, daß jede Stufe des Spaltenringzählers eine Weiche enthält, welche durch die Länge von auf zwei Steuerleitungen gleichzeitig auftretenden Impulsen steuerbar ist und entweder aus der gleichen Stufe des Ringzählers wiederholt Ansteuerimpulse auf die gleiche Spaltenleitung oder eine Weiterschaltung auf die folgende Stufe des Ringzählers und die mit ihr verbundene Spaltenleitung bewirkt.The invention solves this problem by means of a circuit arrangement successive control of the individual cores of all columns or rows of a Core memory matrix according to the coincidence method using one ring counter each for distributing control pulses to the individual column lines or row lines successively, which is characterized in that each stage of the column ring counter contains a switch, which by the length of two control lines at the same time occurring pulses can be controlled and either from the same stage of the ring counter repeats control pulses on the same column line or a further connection to the next stage of the ring counter and the column line connected to it causes.

Durch diese erfindungsgemäße Maßnahme wird erreicht, daß die in den einzelnen Stufen des Ringzählers enthaltenen Informationen bei der Markierung des einen Einganges nicht an die nächste Stufe weitergegeben werden, sondern in der eigenen Stufe zirkulieren, während bei der Markierung des anderen Einganges bei jedem Impuls eine Weitergabe an die nächste Stufe erfolgt.By this measure according to the invention it is achieved that the in the information contained in the individual stages of the ring counter when marking the an input cannot be passed on to the next level, but in the circulate its own stage while marking the other entrance at every impulse is passed on to the next level.

Eine vorteilhafte Ausführungsform des Erfindungsgegenstandes ist dadurch gekennzeichnet, daß jede Stufe des Ringzählers aus einem Magnetkern und einem von diesem steuerbaren Transistorschalter besteht, dessen Ausgang über einen Zwischenspeicher mit einem elektronischen Umschalter verbunden ist, der den Zwischenspeicher wahlweise entweder mit der Eingangswicklung des Magnetkerns der nächsten oder derselben Stufe verbindet.An advantageous embodiment of the subject matter of the invention is thereby characterized in that each stage of the ring counter consists of a magnetic core and one of This controllable transistor switch consists, the output of which is via a buffer is connected to an electronic changeover switch, which the buffer memory selectively either with the input winding of the magnetic core of the next or the same stage connects.

Weitere Weiterbildungen des Erfindungsgegenstandes sind den Unteransprüchen in Verbindung mit der nachfolgenden Beschreibung eines Ausführungsbeispiels zu entnehmen. Es zeigt F i g. 1 ein Blockschaltbild eines Ferritkernspeichers mit der dazugehörigen Ansteuerschaltung, F i g. 2 ein Magnetkernringzähler zur Ansteuerung der Spalten, F i g. 3 ein Impulsdiagramm der an den verschiedenen Schaltungspunkten der F i g. 1 und 2 auftretenden Impulse. In dem Ferritkernspeicher 3 der F i g. 1 sind einige Zeilen 16 und Spalten 15 angedeutet. Die Zeilen werden durch eine Ansteuerschaltung 1 angesteuert, die bei jedem Schiebeimpuls an der Leitung 17 um eine Stufe bzw. Zeile weiterschaltet und an diese einen Stromimpuls abgibt. Die Schiebeimpulse werden in einem Taktgenerator 4 erzeugt.Further developments of the subject matter of the invention are the subclaims in connection with the following description of an exemplary embodiment. It shows F i g. 1 is a block diagram of a ferrite core memory with the associated Control circuit, FIG. 2 a magnetic core ring counter for controlling the columns, F i g. 3 is a timing diagram of the at the various circuit points of FIG. 1 and 2 occurring pulses. In the ferrite core memory 3 of the F i g. 1 some rows 16 and columns 15 are indicated. The lines are through a control circuit 1 is controlled, which is triggered with each shift pulse on the line 17 advances by one step or line and sends a current pulse to it. The shift pulses are generated in a clock generator 4.

Die Spalten 15 werden durch einen Ringzähler 2 mit dynamischen Schaltelementen angesteuert. Bei jedem Schiebeimpuls an der Leitung 11 gibt der Ringzähler an die jeweilige Spalte 15 so viele Stromimpulse ab, bis durch die Ansteuerschaltung 1 alle Zeilen 16 durchlaufen sind. Gelangt die Ansteuerschaltung 1 in der letzten Stellung an, so bewirkt ein Fortschaltimpuls an der Leitung 19, daß das Schieberegister 2 auf die nächste Stufe umschaltet und an die zugeordnete Spalte so viele Stromimpulse abgibt, bis wieder alle Zeilen durchlaufen sind. Die Funktion dieser Steuerung wird später noch im einzelnen beschrieben.The columns 15 are through a ring counter 2 with dynamic switching elements controlled. With each shift pulse on the line 11, the ring counter gives the respective column 15 from as many current pulses until the control circuit 1 all lines 16 have been run through. If the control circuit 1 arrives in the last Position on, a stepping pulse on line 19 causes the shift register 2 switches to the next level and to the assigned column as many current pulses returns until all lines have been run through again. The function of this control will later described in detail.

In der F i g. 3 ist das Impulsdiagramm für die Erzeugung der einzelnen Steuerimpulse der Leitungen 11, 12 und 14 (s. F i g. 1 und 2) gezeigt. Die Taktimpulse des Taktgenerators 4 gelangen über die Leitung 18 an die Eingänge zweier monostabiler Kippschaltungen 5 und 6. Bei jedem Taktimpuls an der Leitung 18 erzeugt die monostabile Kippschaltung 5 einen Ausgangsimpuls mit der Zeitdauer z 1 und die monostabile Kippschaltung 6 an dem Ausgang 12 einen Ausgangsimpuls mit der Zeitdauer t2. Trifft kein Fortschaltimpuls auf der Leitung 19 ein, so wird an dem Ausgang 14 der gleiche Impuls erzeugt wie an der Leitung 11. Durch das Auftreten eines Fortschaltimpulses an der Leitung 19 wird jedoch durch die monostabile Kippschaltung 7 an deren Ausgang 13 ein Ausgangsimpuls mit der Zeit von t 3 erzeugt, der über die ODER-Schaltung 8 an der Leitung 14 einen längeren Impuls erzeugt.In FIG. 3 shows the pulse diagram for the generation of the individual control pulses on lines 11, 12 and 14 (see FIGS. 1 and 2). The clock pulses of the clock generator 4 reach the inputs of two monostable multivibrators 5 and 6 via the line 18. With each clock pulse on the line 18, the monostable multivibrator 5 generates an output pulse with a duration of z 1 and the monostable multivibrator 6 generates an output pulse at the output 12 with the duration t2. If no incremental pulse arrives on line 19, the same pulse is generated at output 14 as on line 11. However, the occurrence of an incremental pulse on line 19 causes the monostable multivibrator 7 at its output 13 to generate an output pulse over time generated by t 3, which generates a longer pulse on the line 14 via the OR circuit 8.

Die F i g. 2 zeigt die zur Ansteuerung der Spalten des Kernspeichers 3 verwendete Ansteuerschaltung im einzelnen. Durch einen Stromimpuls an dem Eingang 20 werden über die Wicklungen 24 der erste Kern 21 in den Zustand »1« und alle anderen Stufen in den Zustand »0« gestellt. Diese Einstellung erfolgt auch automatisch, wenn die Betriebsspannung 37 an das Schieberegister angelegt wird. In diesem Fall fließt der Ladestrom des Kondensators der Schaltungsglieder 27 über die Wicklungen 24 der einzelnen Kerne.The F i g. 2 shows the control circuit used to control the columns of the core memory 3 in detail. A current pulse at the input 20 sets the first core 21 to the "1" state and all other stages to the "0" state via the windings 24. This setting also takes place automatically when the operating voltage 37 is applied to the shift register. In this case, the charging current of the capacitor of the circuit elements 27 flows via the windings 24 of the individual cores.

Durch einen positiven Schiebeimpuls auf der Leitung 11 wird der erste Kern 21 über die Wicklung 22 in den »0«-Zustand zurückgestellt, während sich die übrigen Kerne bereits in diesem Zustand befinden. Durch dieses Umkippen des ersten Kernes 21 wird in der Wicklung 26 ein Ausgangssignal erzeugt, das den Transistor 28 in den leitenden Zustand steuert. Der vorher über die Dioden 32 oder 31 aufgeladene Kondensator 29 wird durch das Leitendwerden des Transistors 28 entladen. Die Dioden 31 und 32 sind während dieser Zeit durch die positiven Impulse an den Leitungen 12 bzw. 14 gesperrt. Hat der Impulszug an der Leitung 14 nur die Zeitdauer t1, so endet dieser früher als der entsprechende Impuls auf der Leitung 12. Hierdurch wird die Diode 32 früher leitend als die Diode 31, und es fließt ein Strom über die Wicklung 25 des ersten Kernes 21, so daß dieser wieder in den »1«-Zustand gestellt wird. Erst danach wird die Diode 31 durch das Ende des Impulses an der Leitung 12 wieder leitend. Es fließt jedoch kein Ladestrom zum Kondensator 29, weil dieser bereits aufgeladen ist. Auf diese Weise bleibt also die in dem ersten Kern 21 enthaltene Markierung in der ersten Stufe, und bei jedem Schiebeimpuls an der Leitung 11 wird ein Ausgangsimpuls an die entsprechende Spalte 15 abgegeben.By a positive shift pulse on the line 11 , the first core 21 is reset to the "0" state via the winding 22 , while the other cores are already in this state. As a result of this overturning of the first core 21, an output signal is generated in the winding 26 which controls the transistor 28 in the conductive state. The capacitor 29 previously charged via the diodes 32 or 31 is discharged when the transistor 28 becomes conductive. The diodes 31 and 32 are blocked during this time by the positive pulses on the lines 12 and 14, respectively. If the pulse train on line 14 only lasts t1, it ends earlier than the corresponding pulse on line 12. As a result, diode 32 becomes conductive earlier than diode 31, and a current flows through winding 25 of first core 21 so that it is put back into the "1" state. Only then does the diode 31 become conductive again due to the end of the pulse on the line 12. However, no charging current flows to the capacitor 29 because it is already charged. In this way, the marking contained in the first core 21 remains in the first stage, and with each shift pulse on the line 11 an output pulse is emitted to the corresponding column 15.

Hat der Impuls an der Leitung 14 jedoch eine Zeitdauer von t3, die länger als die Zeitdauer t 2 des Impulses an der Leitung 12 ist, so wird der vorher durch den Transistor 28 entladene Kondensator 29 durch die früher leitend werdende Diode 31 und die Wicklung 33 des nächsten Kerns aufgeladen. Beim Ende des Impulses mit der Zeitdauer t3 auf der Leitung 14 fließt kein Ladestrom über die Diode 32, weil der Kondensator 29 bereits vorher aufgeladen wurde. Dieser Ladestrom über die Diode 31 und die Wicklung 33 stellt den nächsten Kern in den » 1 «-Zustand. Beim nächsten Schiebeimpuls an der Leitung 11 wiederholt sich der gleiche Zustand wie bei der vorhergehenden Stufe, jedoch mit dem Unterschied, daß die Stromimpulse an die zweite Spalte 15 abgegeben werden.However, if the pulse on the line 14 has a duration of t3 which is longer than the duration t 2 of the pulse on the line 12 , the capacitor 29 previously discharged by the transistor 28 is replaced by the diode 31, which becomes conductive earlier, and the winding 33 of the next core charged. At the end of the pulse with the duration t3 on the line 14, no charging current flows through the diode 32 because the capacitor 29 has already been charged. This charging current via the diode 31 and the winding 33 puts the next core in the "1" state. With the next shift pulse on the line 11 , the same state is repeated as in the previous stage, but with the difference that the current pulses are delivered to the second column 15.

Selbstverständlich kann der durch die Dioden 31 und 32 dargestellte Umschalter zwischen den beiden beschriebenen Betriebsarten auch durch andere Umschalter gebildet werden. Ebenso ist es möglich, den Zeitunterschied zwischen den Impulsen an den Leitungen 12 und 14 dadurch zu erzeugen, daß nicht, wie im vorliegenden Beispiel, die Impulse an der Leitung 12 konstant gehalten werden, während die Impulse an der Leitung 14 verkürzt bzw. verlängert werden, sondern es ist auch möglich, beide Impulslängen im einander entgegengesetzten Sinn gleichzeitig zu ändern.Of course, the changeover switch between the two operating modes described by the diodes 31 and 32 can also be formed by other changeover switches. It is also possible to generate the time difference between the pulses on lines 12 and 14 in that, as in the present example, the pulses on line 12 are not kept constant while the pulses on line 14 are shortened or lengthened , but it is also possible to change both pulse lengths in opposite directions at the same time.

Claims

Claims: 1. Circuit arrangement for the successive control of the individual cores of all columns or rows of a core memory matrix according to the coincidence method using a ring counter for distributing control pulses to the individual column lines or row lines one after the other, because each stage of the column ring counter has a Switch contains which can be controlled by the length of pulses occurring simultaneously on two control lines (12, 14) and either repeats control pulses from the same stage of the ring counter to the same column line (15) or switching to the next stage of the ring counter and the one with causes her connected column line.

2. Circuit arrangement according to claim 1, characterized in that each stage of the ring counter consists of a magnetic core (21) and one of this controllable transistor switch (28) to which the associated column line (15) is connected and that the switch consists of two with the Control lines (12, 14) connected charging circuits for a capacitor (29), whose discharge circuit is periodically closed by the transistor switch, one of which is a reset winding (25) of the magnetic core (21) of the same stage and the other a control winding (33) of the magnetic core (21) of the following stage.

3. Arrangement according to Claims 1 and 2, characterized in that the pulses of the control lines (12 and 14) are synchronized with the control pulses (18, 11).

4. Circuit arrangement according to claim 1 to 3, characterized in that the pulses of one control line (12) have a constant duration, while the duration of the pulses of the other control line (14) is optionally variable.

5. Circuit arrangement according to claim 1 to 4, characterized in that the distributor for the individual row lines control pulses to be supplied one after the other after each cycle an incentive for Forwarding of the ring counter for the distribution of those to be fed to the column lines Emits control pulses.

6. Circuit arrangement according to claim 5, characterized in that the stimulus given by the distributor for the row lines influences a monostable multivibrator (7) which changes the length of the pulse running on one control line (14) through the duration of its turnover time. Considered publications: "Proceedings of the IEE", Part B, Supplement No. 7, 1 957, pp. 491 to 501.