DE1253321B - Circuit arrangement for controlling the input and output of buffer memories - Google Patents
Circuit arrangement for controlling the input and output of buffer memoriesInfo
- Publication number
- DE1253321B DE1253321B DE1963ST021333 DEST021333A DE1253321B DE 1253321 B DE1253321 B DE 1253321B DE 1963ST021333 DE1963ST021333 DE 1963ST021333 DE ST021333 A DEST021333 A DE ST021333A DE 1253321 B DE1253321 B DE 1253321B
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- buffer
- digit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
- G06F5/085—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register in which the data is recirculated
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Input From Keyboards Or The Like (AREA)
Description
Schaltungsanordnung zur Steuerung der Ein- und Ausgabe von Pufferspeichern Die Erfindung betrifft eine Schaltungsanordnung zur Steuerung der Ein- und Ausgabe von Pufferspeichern, bei denen die Reihenfolge der Ein- und Ausgabe übereinstimmt, aber der Zeitpunkt der Ein- und Ausgabe von verschiedenen äußeren Ereignissen abhängt, vorzugsweise für Speicherzahlengeber.Circuit arrangement for controlling the input and output of buffer memories The invention relates to a circuit arrangement for controlling input and output of buffers in which the order of input and output is the same, but the time of input and output depends on various external events, preferably for memory counters.
Bei Zahlengebern ist es bekannt, die ein- und auszuspeichernde, in Form mehrstelliger Ziffernreihen eingegebene und in Form von diesen Ziffern entsprechenden Stromstoßreihen auszuspeichernde Information in mehrstelligen Ziffernspeichern festzuhalten, in denen eine jede Stelle einer bestimmten Stelle der betreffenden Gesamtinformation entspricht. Ebenso ist es bekannt, die Reihenfolge der Ausspeicherung dieser Information durch Schaltmittel, wie Zählmagnete oder Zählketten, zu steuern, die beim Ein- und ebenso beim Ausspeichern selbsttätig um je einen Schritt weiterschalten.In the case of numerical encoders, it is known to store and remove the in Entered in the form of multi-digit series of digits and corresponding in the form of these digits To record the information to be saved in multi-digit memory, in which each digit of a specific digit of the relevant overall information is equivalent to. The order in which this information is stored is also known by switching means, such as counting magnets or counting chains, to control the input and also automatically advance by one step when saving.
Diese Schaltmittel sind aufwendig, und ihre Schaltgeschwindigkeit ist nicht immer den heute gestellten Anforderungen entsprechend hoch.These switching means are expensive and their switching speed is not always high enough to meet today's requirements.
Der Erfindung liegt die Aufgabe zugrunde, den Aufwand in den individuellen Pufferspeichern zu verringern und sieht vor, eine für mehrere Pufferspeicher gemeinsame Steuereinrichtung zu schaffen, die gleichzeitig nur von einem Pufferspeicher belegbar ist und nur für eine sehr kurz bemessene Zeitspanne belegt wird, und dabei die Ein- und/oder Ausgabe der in den Ziffernspeichern aufzuzeichnenden bzw. aufgezeichneten Information steuert.The invention is based on the task of reducing the effort in the individual Reduce buffers and provide for one common for several buffers To create control device that can only be occupied by one buffer memory at the same time and is only occupied for a very short period of time, and the input and / or output of those to be recorded or recorded in the digit memories Information controls.
Die Erfindung erreicht dies dadurch, daß in jedem Pufferspeicher Speicherelemente als Stellenmarkierer für die Eingabe bzw. als Stellenmarkierer für die Ausgabe angeordnet sind, deren Schaltzustand (Ladungszustand) jeweils bestimmt, an welche Stelle eines mehrstelligen Ziffernspeichers die nächste Ziffer einzuschreiben ist bzw. von welcher Stelle im mehrstelligen Ziffernspeicher die nächste Ziffer auszuspeichern ist, und daß in einer für mehrere Pufferspeicher gemeinsamen Steuereinrichtung Schaltmittel angeordnet sind, die bei jeder Belegung durch einen Pufferspeicher entsprechend der Markierung des Stellenmarkierers dieses Pufferspeichers eingestellt werden und die gewünschte Eingabe bzw. Ausgabe steuern und die nach Durchführung der gewünschten Ein- bzw. Ausgabe den Schaltzustand (Ladungszustand) des entsprechenden Stellenmarkierers so verändern, daß die in der Reihenfolge der Ein-bzw. Ausgabe nächste Pufferspeicherstelle voreingestellt ist.The invention achieves this by having storage elements in each buffer memory arranged as position marker for input or as position marker for output are, whose switching state (charge state) determines at which point a multi-digit memory, the next digit is to be written in or from which Place in the multi-digit memory, the next digit is to be saved, and that in a common control device for several buffer memories switching means are arranged, which corresponds to each occupancy by a buffer memory the marking of the position marker of this buffer memory can be set and control the desired input or output and after performing the desired Input or output the switching status (charge status) of the corresponding position marker change so that the in the order of input or. Output of the next buffer storage location is preset.
Dies gilt für Rufnummern mit höchstens zehn Stellen. Wenn Rufnummern mit mehr als zehn Stellen zu wählen sind, dann entspricht der Schaltzustand (Ladungszustand) derjenigen Speichermittel, die den Stellenwert der ersten, zweiten usw. auszusendenden Ziffer kennzeichnen, auch der elften, zwölften usw. Stelle der Rufnummer, von der ersten ausgesandten Ziffer der Rufnummer an gezählt.This applies to numbers with a maximum of ten digits. If phone numbers with more than ten digits are to be selected, then the switching status (charge status) corresponds to of those storage means that send out the priority of the first, second, etc. Identify digits, including the eleventh, twelfth, etc. digits of the phone number from which first sent digit of the phone number to be counted.
Diese Maßnahmen sind geeignet, den Aufbau zu vereinfachen, da in jedem Pufferspeicher nur billige Speichermittel mit einer sehr kurz bemessenen Zugriffszeit angeordnet werden, die kennzeichnen, welche Stelle im mehrstelligen Ziffernspeicher als nächste eine Information aufnehmen bzw. abgeben muß, während die aufwendigen Einrichtungen zum Fortschalten dieser Stellenmarkierer in der zentralen Steuerung angeordnet sind. Während der kurzen Zugriffszeitspanne, in der ein Pufferspeicher die gemeinsame Steuereinrichtung belegt hat, kann die voreingestellte Stelle im Ziffernspeicher ihre Information abgeben bzw. eine zur Einspeicherung anstehende Information aufnehmen, dann wird der Stellenmarkierer für die Ein- und/oder Ausgabe neu eingestellt, also für den nächsten Ein- bzw. Ausspeichervorgang vorbereitet. Es kann auch bei einer Belegung der Steuerung eine Information aufgenommen und eine Information abgegeben werden. Da der Pufferspeicher und die gemeinsame Steuereinrichtung im wesentlichen aus elektronischen Bauelementen aufgebaut sind, können so hohe Funktionsgeschwindigkeiten erreicht werden, daß ein sicherer Betrieb gewährleistet ist.These measures are suitable to simplify the structure, as in each Buffer memory only cheap storage means with a very short access time which indicate which position in the multi-digit memory next has to take up or release information, while the complex Devices for switching these position markers in the central control are arranged. During the short access period in which a buffer memory has occupied the common control device, the preset position in the Numbers store their information or a pending storage Record information, then the location marker for input and / or output newly set, i.e. prepared for the next injection or withdrawal process. Information can also be recorded and a Information to be given. Because the buffer memory and the common control device are essentially made up of electronic components, so high operating speeds can be achieved be achieved that safe operation is guaranteed.
Bei der Schaltungsanordnung nach der Erfindung werden also zu Beginn jeder Belegung der gemeinsamen Steuereinrichtung die angeordneten Schaltmittel entsprechend dem Schaltzustand (Ladungszustand) der Speichermittel des gerade angeschlossenen Pufferspeichers eingestellt. In weiterer Ausgestaltung der Erfindung sind die je Pufferspeicher vorgesehenen Speichermittel als Kondensatoren ausgebildet. Diese Maßnahme bringt eine bedeutende Verbilligung gegenüber der Verwendung anderer Speichermittel.In the circuit arrangement according to the invention, therefore, at the beginning the switching means arranged according to each occupancy of the common control device the switching status (charge status) of the storage device of the just connected Buffer memory set. In a further embodiment of the invention the storage means provided for each buffer store are designed as capacitors. This measure brings a significant reduction in price compared to the use of others Storage means.
Eine weitere Ausgestaltung der Erfindung sieht vor, daß in der gemeinsamen Steuereinrichtung Prüfschaltmittel vorgesehen sind, die vermittels einer multistabilen Schaltung in zwei aufeinanderfolgenden Zeittakten die im Stellenmarkierer für die Eingabe aufgezeichnete Information mit der im Stellenmarkierer für die Ausgabe aufgezeichneten Information vergleichen, und daß weitere Schaltmittel vorgesehen sind, die in einem dritten Zeittakt bei Gleichheit der beiden Informationen die Abschaltung des Pufferspeichers bewirken und nur bei Ungleichheit der beiden Informationen die Ausspeicherung gestatten. Diese Maßnahme dient dazu, das überholen der Ausgabe der eingespeicherten Information durch die Eingabe durch die gemeinsame Steuereinrichtung zu verhindern und sicherzustellen, daß keine in diesem Fall entstehende fehlerhafte Information ausgespeichert werden kann. Dies wird dadurch erreicht, daß der Ausspeichervorgang in diesem Fall selbsttätig gesperrt wird.Another embodiment of the invention provides that in the common Control device test switching means are provided, which by means of a multistable Switching in two successive time cycles in the position marker for the Input recorded information with that recorded in the output location marker Compare information, and that further switching means are provided in a third time cycle when the two pieces of information are the same, the buffer memory is switched off effect and only allow withdrawal if the two pieces of information are inequality. This measure serves to overtake the output of the stored information to prevent and ensure through the input by the common control device, that no incorrect information arising in this case is stored out can. This is achieved by the fact that the storage process is automatic in this case is blocked.
Das im folgenden beschriebene Ausführungsbeispiel zeigt die Anwendung der Erfindung auf einen Zahlengeber. Das Prinzip der Wirkungsweise ist in F i g. 1 und 2, die Schaltungsanordnung der Steuereinrichtung in F i g. 3 gezeigt.The exemplary embodiment described below shows the application the invention to a numerator. The principle of operation is shown in FIG. 1 and 2, the circuit arrangement of the control device in FIG. 3 shown.
In F i g. 1 ist eine Anzahl von Pufferspeichern 1, 2 ... gezeigt, die z. B. Zahlengeber in einer Fernsprechvermittlungseinrichtung sein können. Ein jeder dieser Pufferspeicher kann für eine kurze Zeitspanne durch eine Verbindungseinrichtung 3 mit einer für alle Pufferspeicher gemeinsamen Steuereinrichtung 4 verbunden werden.In Fig. 1 shows a number of buffer memories 1, 2 ... B. may be numeric in a telephone exchange. Each of these buffer memories can be connected for a short period of time by a connection device 3 to a control device 4 common to all buffer memories.
In jedem Pufferspeicher ist ein mehrstelliger Ziffernspeicher 5 vorgesehen, bei dem in jeder Stelle eine der zehn Ziffern 0 bis 9 gespeichert werden kann. Ferner ist in jedem Pufferspeicher ein Stellenmarkierer 6 für die Eingabe der in den Ziffernspeicher 5 einzuspeichernden Ziffern und ein Stellenmarkierer 7 für die Ausgabe der aus dem Ziffernspeicher 5 auszuspeichernden Ziffern angeordnet.A multi-digit number memory 5 is provided in each buffer memory, in which one of the ten digits 0 to 9 can be stored in each position. Further is a position marker 6 in each buffer memory for entering the into the digit memory 5 digits to be stored and a position marker 7 for the output of the Digit memory 5 digits to be saved are arranged.
In dem gewählten Beispiel eines Zahlengebers liegt die einzuspeichernde Information dezimalstellenweise als Tastwahlcodezeichen vor, wird binär gespeichert und als Impulsfolge ausgegeben. Für die hierzu benötigten Umwandlungen sind zahlreiche zentrale oder auch zahlengeberindividuelle Einrichtungen bekannt, die hier nicht näher beschrieben werden. Bei dem Zahlengeber muß aber auch, ebenso wie bei jedem anderen Pufferspeicher, am Eingang und am Ausgang nach jeder Einspeicherung bzw. jeder Ausspeicherung um eine Stelle weitergeschaltet werden. Bei bekannten Anordnungen dient hierzu ein pufferspeicherindividueller Zähler.In the chosen example of a numeric encoder is the one to be stored Information in front of decimal places as keypad code characters is stored in binary and output as a pulse train. There are numerous conversions that are required for this central or individual payers facilities are known that are not here are described in more detail. In the case of the numerator, however, as with everyone else other buffer storage, at the input and at the output after each storage or can be advanced by one position each time it is withdrawn. In known arrangements A buffer-specific counter is used for this purpose.
Wenh in einem der Zahlengeber eine der in den Zeichnungen nicht gezeigten Zifferntasten betätigt wird, dann wird in hier nicht näher erläuterter Weise die anstehende Zifferninformation umgeformt und an die durch den Stellenmarkierer 6 bezeichnete Stelle des Ziffernspeichers 5 eingespeichert. Nach der Erfindung schaltet sich dazu dieser Zahlengeber vermittels eines in bekannter Weise selbsttätig auf die Verbindungseinrichtung 3 ausgeübten Anreizes über die Verbindungseinrichtung 3 an die gemeinsame Steuereinrichtung 4 an, wenn diese gerade frei ist, und hält sich noch eine kurze Zeitspanne in der Pause zwischen zwei Betätigungen von Zifferntasten, um den Stellenmarkierer 6 weiterzuschalten, gegebenenfalls auszuspeichern, und auch den Stellenmarkierer 7 weiterzuschalten.If in one of the numerators one of the ones not shown in the drawings Numeric keys are operated, then in a manner not explained in detail here pending digit information is transformed and transferred to the position marker 6 designated point of the digit memory 5 is stored. According to the invention switches this numerator by means of a known way automatically the connecting device 3 exerted incentives via the connecting device 3 to the common control device 4, if this is currently free, and stops there is a short period of time in the pause between two keystrokes, in order to advance the position marker 6, if necessary to save it, and also to advance the position marker 7.
Ist die gemeinsame Steuereinrichtung 4 nicht frei, dann bleibt der Anreiz für die Verbindungseinrichtung 3 so lange bestehen, bis die Steuereinrichtung 4 frei wird und sich die Verbindungseinrichtung 3 auf den anreizenden Pufferspeicher, z. B. Pufferspeicher 1, einstellt. Dies ist möglich, weil die Belegungszeit der Steuereinrichtung 4 jeweils nur so kurz ist, daß der beschriebene Vorgang auch nach einer Wartezeit störungsfrei zum Ziel führt. Während der zwischen einem Pufferspeicher und der gemeinsamen Steuereinrichtung 4 bestehenden Verbindung erfolgt die Einspeicherung einer neuen Markierung in dem Stellenmarkierer für die Eingabe, und unmittelbar darauf kann eine Ausspeicherung eingeleitet werden, darauf kann der Stellenmarkierer für die Ausgabe neu eingestellt werden. Die gemeinsame Steuereinrichtung 4 wird also zu diesem Zweck noch innerhalb der Pause zwischen zwei Einspeichervorgängen über die Verbindungseinrichtung 3 belegt gehalten, und sie bestimmt dann auch, welche Ziffer aus dem Ziffernspeicher 5 als nächste ausgespeichert werden muß.If the common control device 4 is not free, then the incentive for the connection device 3 remains until the control device 4 becomes free and the connection device 3 relies on the stimulating buffer memory, e.g. B. Buffer 1, sets. This is possible because the occupancy time of the control device 4 is in each case only so short that the described process leads to the goal without problems even after a waiting time. During the connection existing between a buffer memory and the common control device 4, a new marking is stored in the position marker for input, and immediately afterwards an extraction can be initiated, after which the position marker for output can be reset. For this purpose, the common control device 4 is kept occupied via the connecting device 3 within the pause between two storage processes, and it then also determines which digit must be stored next from the digit memory 5.
Um zu verhindern, daß eine Stelle des Ziffernspeichers, in dem bereits eine Information aufgezeichnet ist, neuerlich angesteuert wird, wenn die Wählinformation sehr rasch eingegeben wird und sehr viel langsamer abgegeben wird, werden der Stellenmarkierer 6 und der Stellenmarkierer 7 im Pufferspeicher 1, 2 ... hinsichtlich ihres Informationsinhaltes miteinander verglichen, wenn die Einspeicherkette und die Ausspeicherkette der zentralen Steuerung auf die beiden Stellenmarkierer im selben Pufferspeicher eingestellt sind.In order to prevent a position in the digit memory in which information has already been recorded from being accessed again when the dialing information is entered very quickly and is output very much more slowly, the position marker 6 and the position marker 7 in the buffer memory 1, 2 . .. compared with one another in terms of their information content when the storage chain and the storage chain of the central controller are set to the two position markers in the same buffer memory.
Wenn gemäß der Anzeige des Stellenmarkierers eine Stelle des Ziffernspeichers ihren Informationsinhalt bereits ausgespeichert hat, dann darf die Ausspeicherung an die gleiche Stelle erfolgen; weisen aber der Stellenmarkierer für die Ein- und Ausgabe denselben Stand auf, dann wurde eine noch nicht aufgespeicherte Information überschrieben, und es würde eine Fehlfunktion bei der Ausspeicherang die Folge sein. Es muß daher der Pufferspeicher abgeschaltet werden. Die ganze Wählinformation muß neuerlich eingegeben werden.If, according to the display of the position marker, a position in the digit memory has already saved its information content, then the withdrawal is allowed take place in the same place; but point the spot marker for the on and off Output the same status, then there was information that has not yet been saved overwritten, and the result would be a malfunction in the unloading process. The buffer memory must therefore be switched off. All the dialing information must be re-entered.
In F i g. 2 ist ein Übersichtsschaltplan der Vergleichseinrichtung gezeigt, die in der Steuereinrichtung 4 untergebracht ist. Die Steuereinrichtung wird jeweils für drei Zeittakte ZT 1, ZT 2 und ZT 3 be- legt. Im Zeittakt ZT1 wird die im Stellenmarkierer 6 anstehende Markierung über die UND-Schaltungen Xe, Ye, 1 e bis 5 e zu Zwischenspeichern ZS übertragen, worin sie eingespeichert bleibt. Im nachfolgenden Zeittakt ZT2 wird die im Stellenmarkierer 7 anstehende Markierung über die UND-Schaltungen Xa, Ya, la bis 5a zu den Zwischenspeichern ZS, Xa, Ya, la bis 5a übertragen, wo sie ebenfalls gespeichert bleibt. Die in den Zwischenspeichern ZS (e) gespeicherte Information wird zusammen mit der in den Zwischenspeichern ZS (a) gespeicherten Information an die UND-Schaltungen X, Y, 1 bis 5 weitergeleitet, die bei Koinzidenz ein Ausgangssignal zu der Siebenfach-UND-Schaltung V geben. Bei Koinzidenz der Markierungen der beiden Stellenmarkierer gibt die Torschaltung V ein Ausgangssignal ab, das an eine weitere UND-Schaltung S gelangt, die im Zeittakt ZT3 ein Sperrsignal zum Durchlaufspeicher gibt.In Fig. 2 shows an overview circuit diagram of the comparison device which is accommodated in the control device 4. The control device is assigned for three time cycles ZT 1, ZT 2 and ZT 3 . In the timing ZT1 the upcoming location marker in the marker 6 via the AND circuits Xe, Ye, 1 e is transferred to 5 e to caching ZS, wherein it remains stored. In the following time cycle ZT2, the marking pending in the position marker 7 is transmitted via the AND circuits Xa, Ya, la to 5a to the buffers ZS, Xa, Ya, la to 5a, where it also remains stored. The information stored in the buffers ZS (e) is forwarded together with the information stored in the buffers ZS (a) to the AND circuits X, Y, 1 to 5, which when coincident an output signal to the sevenfold AND circuit V. give. When the markings of the two position markers coincide, the gate circuit V emits an output signal which is sent to a further AND circuit S, which sends a blocking signal to the through-flow memory in time cycle ZT3.
In F i g. 3 ist die Schaltung der gemeinsamen Steuereinrichtungen und ein Teil der Schaltung eines Pufferspeichers gezeigt, insbesondere dessen Stellenmarkierer für die Ein- und Ausgabe und die obige Vergleichseinrichtung. Zur Kennzeichnung der Stelle des Ziffernspeichers, der die Wählinformation als nächstes aufnehmen bzw. abgeben soll, sind zwei Stellenmarkierer vorgesehen, von denen ein jeder aus sieben Kondensatoren aufgebaut ist, Xe, Ye, 1 e bis 5 e für das Einspeichern und Xa, Ya, 1 a bis 5 a für das Ausspeichern.In Fig. 3 shows the circuit of the common control devices and part of the circuit of a buffer memory, in particular its location marker for input and output and the above comparison device. Two position markers are provided to identify the position of the digit memory that is to receive or output the dialing information next, each of which is made up of seven capacitors, Xe, Ye, 1 e to 5 e for storing and Xa, Ya, 1 a to 5 a for withdrawal.
Wenn ein Pufferspeicher belegt wird, spricht ein nicht gezeigtes Relais B an, dessen Kontakte b 1 bis b4 die Ladestromkreise für die Kondensatoren Xe, 1 e, Xa und 1 a schließen. Die genannten Kondensatoren werden geladen, und dadurch ist gekennzeichnet, daß die - in der Zeichnung nicht dargestellte - erste Stelle des Ziffernspeichers 5 bei Belegung der gemeinsamen Steuereinrichtung als erste zwecks Einspeicherung angesteuert und als erste bei der Ausspeicherung abgefragt wird.If a buffer memory is occupied, a relay B , not shown, responds, the contacts b 1 to b4 of which close the charging circuits for the capacitors Xe, 1 e, Xa and 1 a. The capacitors mentioned are charged, and it is characterized in that the first digit of the digit memory 5 - not shown in the drawing - is the first to be activated for storage when the common control device is occupied and the first to be queried for the withdrawal.
Im Pufferspeicher spricht ferner ein ebenfalls nicht gezeigtes Relais EA an, das seine Kontakte eal und ea2 schließt. über den Kontakt eal gelangt das Potential von -48 V an den Widerstand Wil des aus den Widerständen bVi 1, Wi 2 und Wi 3 zusammengesetzten Spannungsteilers, wodurch das an der Basiselektrode des Transistors TrE herrschende Potential absinkt, so daß der vorher im Sperrzustand befindliche Transistor TrE leitend wird und das über die Diode Di 1 an seine Kollektorelektrode angeschlossene Relais E+A anspricht. Dadurch ist die gemeinsame Steuereinrichtung von dem Pufferspeicher belegt. Andere gerade betätigte Pufferspeicher gehen in einen kurzdauernden Wartezustand über. Im angeschalteten Pufferspeicher spricht ferner auch das über die Diode D12 an die Kollektorelektrode des Transistors TrE angeschlossene Relais E an, das seine Kontakte e1 bis e7 im Pufferspeicher schließt. Das Relais E+A in der Steuereinrichtung schließt seine Kontakte (e+a)1 bis (e+a)7. über den Kontakt e6, den Widerstand Wi 4 und die Diode Di 3 ge- langt das am Kondensator Xe anliegende Erdpotential zu einer aus den Transistoren TrX und TrY aufgebauten bistabilen Kippschaltung mit den Relais X und Y. Der Transistor TrX wird leitend, der Transistor TrY wird gesperrt. Das Relais X spricht an. In ähnlicher Weise gelangt das Erdpotential vom Kondensator 1e über den Kontakt e l, den Widerstand Wi 5 und die Diode Di 4 sowie die weiteren Dioden Di 5 bis Di 8 an die zu den Basiselektroden der Transistoren TrII bis TrV führenden Spannungsteilerwiderstände und sperrt die Transistoren TrII bis TrV der multistabilen Kippschaltung, die aus den Transistoren TrI bis TrV aufgebaut ist.In the buffer memory, a relay EA, also not shown, responds and closes its contacts eal and ea2. Via the contact eal, the potential of -48 V reaches the resistor Wil of the voltage divider composed of the resistors bVi 1, Wi 2 and Wi 3 , whereby the potential at the base electrode of the transistor TrE drops, so that the transistor previously in the off state TrE becomes conductive and the relay E + A connected to its collector electrode via the diode Di 1 responds. As a result, the common control device is occupied by the buffer memory. Other buffer stores that have just been activated go into a brief waiting state. In the connected buffer memory, the relay E connected via the diode D12 to the collector electrode of the transistor TrE also responds and closes its contacts e1 to e7 in the buffer memory. The relay E + A in the control device closes its contacts (e + a) 1 to (e + a) 7. Via the contact e6, the resistor Wi 4 and the diode Di 3, the ground potential applied to the capacitor Xe reaches a bistable flip-flop circuit made up of the transistors TrX and TrY with the relays X and Y. The transistor TrX becomes conductive, the transistor TrY will be blocked. The relay X responds. In a similar way, the ground potential from the capacitor 1e passes through the contact el, the resistor Wi 5 and the diode Di 4 and the further diodes Di 5 to Di 8 to the voltage divider resistors leading to the base electrodes of the transistors TrII to TrV and blocks the transistors TrII to TrV of the multistable trigger circuit, which is made up of the transistors TrI to TrV.
Der Transistor TrI geht in den leitenden Zustand über, und das Relais I spricht an. Im Pufferspeicher spricht das Relais 1D über den Kontakt L2 und das Relais XD über den Kontakt x2 an. Die Relais 1D und XD kennzeichnen die nicht dargestellte Stelle des Ziffernspeichers im Pufferspeicher als bereit zur Aufnahme der ersten Wählinformation. Der Kontakt x3 schließt und legt das Potential von -48 V über den Kontakt (e+a) 8 an die Wicklung II des Relais X und zugleich über die Diode Di 9 und den Widerstand Wi 6 an die Basiselektrode des Transistors TrXH, wodurch dieser leitend wird und das Relais XH anspricht. Dieses legt Erdpotential mit seinem Kontakt xh an den noch geschlossenen Kontakt (e+a)6, wodurch der Kondensator Xe über den ebenfalls noch geschlossenen Kontakt e6 nachgeladen wird.The transistor TrI goes into the conductive state and the relay I responds. In the buffer storage, relay 1D responds via contact L2 and relay XD via contact x2 . The relays 1D and XD mark the position (not shown) of the digit memory in the buffer memory as ready to receive the first dialing information. The contact x3 closes and applies the potential of -48 V via the contact (e + a) 8 to the winding II of the relay X and at the same time via the diode Di 9 and the resistor Wi 6 to the base electrode of the transistor TrXH, making it conductive and the relay XH responds. This applies earth potential with its contact xh to the still closed contact (e + a) 6, whereby the capacitor Xe is recharged via the also still closed contact e6.
über den geschlossenen Kontakt 1/1 und den ebenfalls geschlossenen Kontakt (e+a)2 sowie den Kontakt e2 wird Erdpotential an den Kondensator 2 e im Pufferspeicher gelegt, so daß dieser geladen wird. Dadurch ist die zweite Stelle des Ziffernspeichers im angeschalteten Pufferspeicher voreingestellt. Wenn derselbe Pufferspeicher die gemeinsame Steuereinrichtung bei einem neuerlichen Einspeichervorgang belegt, dann erfolgt die Einspeicherung in die nun voreingestellte Stelle des Ziffernspeichers ebenso wie sie bei der ersten Stelle des Ziffernspeichers beschrieben wurde.via the closed contact 1/1 and the also closed Contact (e + a) 2 as well as contact e2 becomes ground potential at capacitor 2 e im Buffer memory placed so that it is loaded. This is the second digit of the digit memory is preset in the connected buffer memory. If the same Buffer memory is the common control device for a new storage process occupied, then the storage takes place in the now preset position of the digit memory just as it was described in the first digit of the digit memory.
Nach der Einspeicherung der Stellung des Stellenmarkierers für die Eingabe wird jetzt beschrieben, wie der Stellenmarkierer für die Ausspeicherung entsprechend behandelt wird. Im Pufferspeicher spricht ein nicht dargestelltes Relais AA an und schließt seine Kontakte aal und aal. Durch den Kontakt aal wird in ähnlicher Weise das Potential von -48 V an den zur Basiselektrode gehörenden Spannungsteiler angelegt, wie dies bei der Vorbereitung der Einspeicherung durch den Kontakt eal beim Transistor TrE beschrieben worden ist. Der Transistor TrA wird leitend, das Relais E +A spricht an, und der anstehende Pufferspeicher hält damit die gemeinsame Steuereinrichtung für die Ausspeicherung belegt. Im Pufferspeicher spricht das Relais A an und schließt seine Kontakte a 1 bis a7. Bei der ersten Belegung der gemeinsamen Steuereinrichtung durch den Pufferspeicher werden die Kondensatoren Xa und 1 a geladen, wie dies bei der Beschreibung des Belegungsvorganges für die Einspeicherung bereits ausführlich für die Kondensatoren Xe und 1e beschrieben worden ist. In ebenfalls bereits beschriebener Weise werden die Transistoren TrX und TrI leitend, wodurch die Relais X und I ansprechen. Im Pufferspeicher sprechen das Relais 1D über den Kontakt 1/2 und das Relais XD über den Kontakt x 2 an, und in der Zeichnung nach F i g. 3 nicht weiter gezeigte Kontakte dieser Relais schalten die erste Stelle des Ziffernspeichers im Pufferspeicher in nicht dargestellter Weise an eine Ausspeicherkette an, die z. B. unmittelbar die der eingespeicherten Ziffer entsprechende Anzahl Impulse abgibt.After the position of the position marker for the input has been saved, it will now be described how the position marker for the withdrawal is handled accordingly. In the buffer memory, a relay AA, not shown, responds and closes its contacts aal and aal. Through the contact aal , the potential of -48 V is applied in a similar way to the voltage divider belonging to the base electrode, as was described in the preparation of the storage through the contact eal for the transistor TrE. The transistor TrA becomes conductive, the relay E + A responds, and the pending buffer store thus keeps the common control device for the withdrawal. Relay A in the buffer memory responds and closes its contacts a 1 to a7. When the common control device is first occupied by the buffer memory, the capacitors Xa and 1 a are charged, as has already been described in detail for the capacitors Xe and 1e in the description of the allocation process for the storage. In the manner already described, the transistors TrX and TrI become conductive, as a result of which the relays X and I respond. In the buffer memory the relay 1D respond via the contact 1/2 and the relay XD via the contact x 2, and in the drawing according to FIG. 3 contacts, not shown, of these relays switch the first digit of the digit memory in the buffer memory in a manner not shown to a storage chain that z. B. immediately emits the number of pulses corresponding to the stored digit.
Wie oben beim Einspeichervorgang bereits beschrieben, wird der Transistor TrXH leitend, wodurch das Relais XH anspricht und den Kondensator Xa im Pufferspeicher nachlädt; der Kondensator 2a im Pufferspeicher wird ebenfalls, wie bereits beim Einspeichervorgang in ähnlicher Weise beschrieben, geladen, indem sein Ladestromkreis durch den Kontakt 1/1 geschlossen wird. Dadurch ist die zweite Stelle des Ziffernspeichers für die Ausspeicherung voreingestellt. Nach dem Ausspeichern der ersten Ziffer wird der Pufferspeicher wieder von der gemeinsamen Steuereinrichtung abgetrennt.As already described above for the storage process, the transistor TrXH becomes conductive, as a result of which the relay XH responds and recharges the capacitor Xa in the buffer memory; the capacitor 2a in the buffer store is also charged, as already described in a similar manner for the storage process, in that its charging circuit is closed by the contact 1/1. As a result, the second digit of the digit memory is preset for storage. After the first digit has been saved, the buffer memory is again separated from the common control device.
Weitere Ein- und Ausspeichervorgänge verlaufen in analoger Weise, wobei in der multistabilen Kippschaltung die Transistoren TrII, TrIII, TrIV und TrV der Reihe nach in den leitenden Zustand übergehen, alle anderen Transistoren derselben aber immer in den Sperrzustand übergehen bzw. in diesem verbleiben. Wenn der Transistor TrV leitend wird, dann wird der Transistor TrY in der aus den Transistoren TrX und TrY gebildeten bistabilen Kippschaltung leitend, und der Transistor TrX geht in den sperrenden Zustand über. Dieser Schaltzustand der bistabilen Kippschaltung bestimmt zusammen mit den gleichen Stellungen der multistabilen Kippstufe die nächsten fünf Stellen des Ziffernspeichers für Ein- und Ausspeichervorgänge, so daß das Relais Y im angezogenen Zustand zusammen mit einem der Relais I bis V in bekannter Weise ein Kennzeichen für die Stellen sechs bis zehn eines Ziffernspeichers bildet. Wenn Rufnummern mit mehr als zehn Stellen zu wählen sind, dann entspricht der Ladungszustand derjenigen Kondensatoren, die den Stellenwert der ersten, zweiten usw. auszusendenden Ziffer kennzeichnen, auch der elften, zwölften usw. Stelle der Rufnummer, von der ersten ausgesandten Ziffer der Rufnummer an gezählt.Further injection and withdrawal processes proceed in the same way, wherein in the multistable trigger circuit, the transistors TrII, TrIII, TrIV and TrV one after the other go into the conductive state, all other transistors of the same but always go into the blocked state or remain in it. When the transistor TrV becomes conductive, then the transistor TrY in the from the transistors TrX and TrY formed flip-flop conductive, and the transistor TrX goes into the blocking state. This switching state of the bistable multivibrator is determined together with the same positions of the multistable tilting stage, the next five Set the digit memory for storage and retrieval processes, so that the relay Y in the attracted state together with one of the relays I to V in a known manner forms an identifier for the digits six to ten of a digit memory. if Numbers with more than ten digits are to be dialed, then corresponds to the charge status of those capacitors that take the place of the first, second, etc. to be sent out Identify digits, including the eleventh, twelfth, etc. digits of the phone number from which first sent digit of the phone number to be counted.
Wenn die Einspeichervorgänge sehr rasch aufeinanderfolgen und aus irgendeinem Grund nicht so schnell aasgespeichert werden können, dann könnte es vorkommen, daß der Informationsinhalt aus einer Stelle des Ziffernspeichers, die zur Einspeicherung voreingestellt ist, noch nicht aasgespeichert ist, was zur Falschwahl führt. Das gleiche kann auch auftreten, wenn der Stellenmarkierer durch einen Fehler nicht weitergeschaltet wurde. Um die Falschwahl zu verhindern, werden die Ladungszustände der als Stellenmarkierer für die Einspeicherung fungierenden Kondensatoren Xe, Ye, 1 e und 5 e mit denen der als Stellenmarkierer für die Aasspeicherung fungierenden Kondensatoren Xa, Ya, la bis 5a miteinander verglichen, und bei Gleichheit der Markierungen wird der betreffende Pufferspeicher abgeschaltet. Dieser Schaltzustand wird durch ein nicht dargestelltes Zeichen angezeigt.If the storage processes follow one another very quickly and cannot be stored as quickly for any reason, then it could happen that the information content from a location in the digit memory that is preset for storage has not yet been stored, which leads to incorrect selection. The same can also occur if the position marker was not advanced due to an error. To avoid the false choice, the charge states of the location marker acting for the storage capacitors Xe, Ye, 1 e and 5 e are those of a location marker acting for Aasspeicherung capacitors Xa, Ya, la compared to 5a, and equality of Markings, the relevant buffer memory is switched off. This switching state is indicated by a character that is not shown.
Der Vergleich der durch die Ladungszustände der Kondensatoren Xe, Ye, 1 e bis 5 e und Xa, Ya, 1 a bis 5 a gegebenen Stellenmarkierungen erfolgt in drei, durch eine bekannte, nicht weiter beschriebene Zeittakteinrichtung gegebenen Zeittakten ZT1, ZT2 und ZT3. Im Pufferspeicher schließt ein nicht dargestelltes Relais ÜPD einen Kontakt iipd, der das Potential von -48 V an die zur Basiselektrode des Transistors TrüP gehörende Spannungsteileranordnung anlegt. der Transistor TrüP wird leitend, und das Relais üP in der gemeinsamen Steuereinrichtung spricht an. Im ersten Zeittakt »Einspeichern« spricht das Relais ZT1 an und bringt das Relais E im Pufferspeicher durch seinen Kontakt zt 1 zum Ansprechen. Die durch die Ladungszustände der Kondensatoren Xe, Ye, 1 e bis 5 e für das Einspeichern gegebene Stellenmarkierung wird, wie bereits beschrieben, durch die entsprechenden Schaltzustände der Relais X, Y, I bis V in die Steuereinrichtung übernommen, das Relais ZT1 fällt ab.The comparison of the position markings given by the charge states of the capacitors Xe, Ye, 1 e to 5 e and Xa, Ya, 1 a to 5 a takes place in three time cycles ZT1, ZT2 and ZT3 given by a known, not further described time clock device. In the buffer memory, a relay UPD, not shown, closes a contact iipd which applies the potential of -48 V to the voltage divider arrangement belonging to the base electrode of the transistor TrüP. the transistor TrüP becomes conductive, and the relay üP in the common control device responds. Relay ZT1 responds in the first "storage" cycle and causes relay E in the buffer memory to respond through its contact zt 1. The position marking given by the charge states of the capacitors Xe, Ye, 1e to 5e for storing is, as already described, taken over into the control device by the corresponding switching states of the relays X, Y, I to V, the relay ZT1 drops out.
Im zweiten Zeittakt »Aasspeichern« spricht das Relais ZT2 an, und es wird die durch die Ladungszustände der Kondensatoren Xa, Ya, la bis 5a für das Aasspeichern gegebene Stellenmarkierung ebenfalls über die multistabile, aus den Transistoren TrI bis TrV bestehende Schaltung und die bistabile, aus den Transistoren TrX und TrY bestehende Schaltung durch die entsprechenden Schaltzustände der Relais X, Y, I bis V übernommen. Wenn die Markierungen des Stellenmarkierers für das Einspeichern und des Stellenmarkierers für das Aasspeichern verschieden sind, also zwei Relais von den Relais I bis V oder die beiden Relais X und Y angesprochen haben, dann wird im ersten Fall der Transistor TrÜ2, im zweiten Fall der Transistor TrÜ 1 leitend, es sprechen das Relais ü2 bzw. das Relais 0 1 an. Wenn im dritten Zeittakt »Absetzen« das Relais ZT3 anspricht, dann hat einer der beiden Kontakte ü 1 oder ü2 die Sperrleitung zum Pufferspeicher aufgetrennt, und dieser wird nicht ausgelöst. Wenn jedoch bei dem Vergleich der Markierungen Gleichheit festgestellt wird, also weder Relais ü1 noch Relais t72 angesprochen haben, dann löst das Relais ZT3 durch seinen Kontakt zt3 den betreffenden Pufferspeicher aus, sperrt ihn gegen die Einspeicherung weiterer Ziffern und schaltet ihn ab. Das Relais ZT3 trennt noch im dritten Zeittakt die Verbindung zwischen der gemeinsamen Steuereinrichtung und dem diese belegt haltenden Pufferspeicher, worauf ein anderer Pufferspeicher die Steuereinrichtung belegen kann.The relay ZT2 responds in the second time cycle, "Aasspeichern", and the position marking given by the charge states of the capacitors Xa, Ya, la to 5a for the Aassvorpeicher is also transmitted via the multistable circuit consisting of the transistors TrI to TrV and the bistable, The circuit consisting of the transistors TrX and TrY is taken over by the corresponding switching states of the relays X, Y, I to V. If the markings of the position marker for storing and the position marker for storing are different, i.e. two relays from relays I to V or both relays X and Y have responded, then in the first case the transistor TrÜ2, in the second case the transistor TrÜ 1 conductive, relay ü2 or relay 0 1 respond. If the relay ZT3 responds in the third time cycle »Set off«, then one of the two contacts ü 1 or ü2 has cut the blocking line to the buffer tank and this is not triggered. If, however, equality is found when comparing the markings, i.e. neither relay ü1 nor relay t72 have responded, then relay ZT3 triggers the relevant buffer memory through its contact zt3, locks it against the storage of further digits and switches it off. In the third time cycle, the relay ZT3 still disconnects the connection between the common control device and the buffer store holding it occupied, whereupon another buffer store can occupy the control device.
Claims (3)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1963ST021333 DE1253321B (en) | 1963-11-16 | 1963-11-16 | Circuit arrangement for controlling the input and output of buffer memories |
NL6413158A NL6413158A (en) | 1963-11-16 | 1964-11-12 | |
BE655775D BE655775A (en) | 1963-11-16 | 1964-11-16 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1963ST021333 DE1253321B (en) | 1963-11-16 | 1963-11-16 | Circuit arrangement for controlling the input and output of buffer memories |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1253321B true DE1253321B (en) | 1967-11-02 |
Family
ID=7458954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1963ST021333 Pending DE1253321B (en) | 1963-11-16 | 1963-11-16 | Circuit arrangement for controlling the input and output of buffer memories |
Country Status (3)
Country | Link |
---|---|
BE (1) | BE655775A (en) |
DE (1) | DE1253321B (en) |
NL (1) | NL6413158A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3060270A (en) * | 1959-08-28 | 1962-10-23 | Automatic Elect Lab | Pulse sender and register |
-
1963
- 1963-11-16 DE DE1963ST021333 patent/DE1253321B/en active Pending
-
1964
- 1964-11-12 NL NL6413158A patent/NL6413158A/xx unknown
- 1964-11-16 BE BE655775D patent/BE655775A/xx not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3060270A (en) * | 1959-08-28 | 1962-10-23 | Automatic Elect Lab | Pulse sender and register |
Also Published As
Publication number | Publication date |
---|---|
BE655775A (en) | 1965-05-17 |
NL6413158A (en) | 1965-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1153553B (en) | Tax register | |
DE2606288A1 (en) | MONEY COUNTER | |
DE1246809B (en) | Counter switching with a decade counter designed as a multi-stage digital counter | |
DE1524202B1 (en) | Circuit arrangement for program-controlled data transmission from several branch offices via long-distance lines to a central office | |
DE2546788C2 (en) | Automatic number transmitter | |
DE1253321B (en) | Circuit arrangement for controlling the input and output of buffer memories | |
DE960733C (en) | Pulse generator, especially for telephone exchanges | |
DE2752074A1 (en) | Automatic electronic dialling unit - has programmable store for subscriber numbers controlled by keys through microprocessor | |
DE2202850C2 (en) | Integrated circuit arrangement for dialing phone numbers | |
DE1512016C (en) | Monitoring device for determining errors in an automati see telecommunication, in particular telephone switching system, which is controlled by electronic control devices ge | |
DE1524202C (en) | Circuit arrangement for program-controlled data transmission from several branch offices via long-distance lines to a central office | |
DE1139890B (en) | Circuit arrangement for telecommunications systems, in particular telephone systems | |
DE2409410A1 (en) | PROCEDURE AND ELECTRICAL CONTROL CIRCUIT FOR CONTROLLING A DEVICE FOR THE INDEPENDENT REMOVAL AND STORAGE OF CONTAINERS FROM SHELVES | |
DE3037472C2 (en) | Leaflet register with a device for making a vote in telecommunication systems, in particular telephone systems | |
DE959657C (en) | Circuit arrangement for storage devices in telecommunication systems, in particular telephone systems | |
DE1146128B (en) | Electronic derailleur | |
DE1524095B2 (en) | Electric desktop calculator | |
DE2203305C3 (en) | Arrangement for entering data into a computer with an input keyboard and a display device | |
DE966749C (en) | Circuit arrangement for storage devices in telecommunication systems, in particular telephone systems, in which the switching orders are stored and retrieved in the form of multi-digit binary numbers in groups of storage elements | |
DE923305C (en) | Electrical telecommunication system | |
AT372229B (en) | DATA SHEET REGISTER | |
DE1524095C (en) | Electric desktop calculator | |
AT230948B (en) | Electronic selection circuit | |
AT247424B (en) | Arrangement for the detection of signal pulses occurring on telecommunication lines with intermediate connecting devices in random sequence, e.g. B. of counting pulses in telephone systems | |
DE2602459A1 (en) | Processor controlled data manipulator - retains data if power fails and enables data content of memory units to be refreshed |