DE1247050B

DE1247050B - Device with a buffer memory for the transfer of irregularly occurring digital data at regular intervals

Info

Publication number: DE1247050B
Application number: DE1964T0027483
Authority: DE
Inventors: Dr Werner Storz
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1964-11-25
Filing date: 1964-11-25
Publication date: 1967-08-10

Description

Einrichtung mit einem Pufferspeicher zur Weitergabe unregelmäßig anfallender Digitaldaten in gleichmäßigen Zeitabständen Besonders bei der Verarbeitung von digitalisierten Radardaten tritt die Aufgabe auf, in unregelmäßigen Zeitabständen anfallende Daten in einer gleichmäßigeren Zeitfolge weiterzugeben, die es z. B. -ermöglicht, den Datenfluß über Leitungen mit geringer Bandbreite zu leiten oder Registriergeräte begrenzter Schrittgeschwindigkeit zu betätigen. Radar-Zielsignale können z. B. in sehr kurzen Zeitabständen von beispielsweise 4 Mikrosekunden anfallen. Es handelt sich nicht unbedingt um echte Echosignale, vielmehr strebt man vielfach an, die Empfangsempfindlichkeit des Radargerätes möglichst groß zu machen, weil damit die Entdeckungswahrscheinlichkeit zunimmt, zugleich nimmt dann aber die Falschmeldewahrscheinlichkeit zu. Es wurden Erkennungseinrichtungen entwickelt, um aus dem großen Impulsangebot echte (bewegliche) Ziele herauszufinden sowie auch Festziele auszublenden. Auch für diese gegebenenfalls unter Mitwirkung eines Elektronenrechners arbeitenden Erkennungseinrichtungen muß die Zahl der je Antennenumdrehung zu verarbeitenden Signale begrenzt werden (beispielsweise auf 500 »Ziele«), so daß der Mittelwert des zeitlichen Abstandes aufeinanderfolgender Zielmeldungen wesentlich größer ist als der Mindestabstand.Establishment with a buffer store for the transfer of irregularly occurring Digital data at regular intervals, especially when processing digitized The task of radar data is to collect data at irregular intervals to pass in a more even time sequence, which is z. B.-enables the To route data flow over low-bandwidth lines or recorders to operate at a limited walking pace. Radar target signals can e.g. Am very short time intervals of, for example, 4 microseconds. It deals are not necessarily real echo signals, rather one strives for the To make the reception sensitivity of the radar as large as possible, because with it the The probability of detection increases, but at the same time the probability of false reports decreases to. Detection devices were developed in order to get out of the large range of impulses to find out real (moving) targets as well as to hide fixed targets. Even for these detection devices, which may work with the assistance of an electronic computer the number of signals to be processed per antenna revolution must be limited (for example to 500 "targets"), so that the mean value of the time interval successive target messages is significantly greater than the minimum distance.

Es ist bekannt, zur gleichmäßig getakteten Weitergabe zeitlich unregelmäßig eingehender Digitaldaten einen Schiebespeicher in den Datenflußweg einzuschalten. Die Einrichtung nach der Erfindung arbeitet ebenfalls mit einem Pufferspeicher, wobei dieser aber ein normaler Kernspeicher sein kann. Weiterhin ergibt sie eine vorteilhafte Form der Ausspeicherung und kann Regelsignale ausgeben, insbesondere bei Anwendung in Verbindung mit Radlal Signale für eine automatische Regelung der Empfindlichkeit des Radargerätes bereitstellen. It is known to be irregular in time for uniformly clocked forwarding to switch incoming digital data to a shift memory in the data flow path. The device according to the invention also works with a buffer memory, but this can be a normal core memory. It also makes a advantageous form of withdrawal and can output control signals, in particular when used in conjunction with Radlal signals for automatic control of the Provide the sensitivity of the radar device.

Die Einrichtung nach der Erfindung ist gekennzeichnet durch einen nach Maßgabe der Dateneingangszeiten wirksam werdenden Schreibbefehlsgeber für den Pufferspeicher, einen nach Maßgabe des Ausgabetaktes wirksam werdenden Lesebefehlsgeber, der die Ausspeicherung des jeweils ältesten Zelleninhalts in ein Ausgaberegister bewirkt, einen Schreib-Adreßzähler, einen Lese-Adreßzähler, eine diese beiden Adressen miteinander vergleichende Vergleichsschaltung mit einem Sperrsignalausgang zum Lesebefehlsgeber sowie einen durch Schreibbefehle vorwärts und durch Lesebefehle rückwärts geschalteten Füllstandszähler mit einem Sperrsignalausgang zum Schreibbefehlsgeber. Vorzugsweise ist das Ausgaberegister als Schieberegister ausgebildet und der Ausgabetaktgeber über eine Torschaltung an den Lesebefehlsgeber sowie an einen Schiebebefehlsgeber angeschlossen. The device according to the invention is characterized by a in accordance with the data input times, the write command generator becomes effective for the Buffer memory, a read command transmitter that takes effect in accordance with the output cycle, which stores the oldest cell content in an output register causes a write address counter, a read address counter, one of these two addresses Comparative comparison circuit with a blocking signal output to the read command transmitter as well as one switched forwards by write commands and backward by read commands Level counter with a blocking signal output to the write command transmitter. Preferably the output register is designed as a shift register and the output clock generator via a gate switch to the Read command transmitter and a shift command transmitter connected.

Gemäß weiterer Erfindung ist vorgesehen, daß eine Endstelle des Schieberegisters an einen Kanal zur Serienausgabe und eine Mehrzahl von Stellen des Schieberegisters an Kanäle zur Parallelausgabe angeschlossen sowie Zähleinrichtungen zur Schiebeimpulszählung vorgesehen sind, die ein gruppenweises Ausschieben in den Serienkanal mit vorheriger Parallelausgabe in die Parallelkanäle voranlassen. According to a further invention it is provided that one terminal of the shift register to a channel for serial output and a plurality of positions in the shift register connected to channels for parallel output as well as counting devices for shift pulse counting are provided that a group-wise pushing out into the series channel with previous Let parallel output in the parallel channels first.

Die Erfindung schlägt ferner vor, daß in der Dateneingabeeinrichtung Mittel zur Eingabe von Kontrolldaten und am Ausgang des Pufferspeichers bzw. Ausgaberegisters Prüfmittel zur selbsttätigen Feststellung der Kontrolldaten vorgesehen sind. The invention also proposes that in the data input device Means for entering control data and at the output of the buffer memory or output register Test equipment for the automatic determination of the control data are provided.

Des weiteren ist erfindungsgemäß vorgesehen, daß durch die Einrichtung Regelsignale nach Maßgabe eines mittleren Speicherinhalts gebildet werden. Bei Anwendung in Verbindung mit einem Radargerät sieht die Erfindung vor, daß Signale zur Regelung einer Empfindlichkeitsschwelle des Radargerätes von dem Füllstandszähler abgeleitet werden. Furthermore, it is provided according to the invention that by the device Control signals are formed according to an average memory content. When applied In connection with a radar device, the invention provides that signals for regulation a sensitivity threshold of the radar device derived from the level counter will.

An Hand des Blockschaltbildes der Zeichnung wird eine Einrichtung nach der Erfindung nachfolgend mehr im einzelnen erläutert. On the basis of the block diagram of the drawing, a device according to the invention explained in more detail below.

Die dargestellte Einrichtung soll als Ausgabesystem in einer Digitalradaranlage arbeiten. Diese enthält eine Auswerteschaltung 1, die in binärer Darstellung die folgenden Daten ausgibt: Über einen Kanal 2 ein Zielmarkierungsbit, über einen Kanal 3 die Entfernung und gegebenenfalls dazu weitere Zielkennzeichnungsdaten, über Kanal 4 die zum Ziel gehörige Azimutangabe. Diese Daten bilden zusammen ein Wort von z. B. 23 Bits. The device shown is intended as an output system in a digital radar system work. This contains an evaluation circuit 1, which in binary representation the outputs the following data: A target marker bit via channel 2, via a channel 3 the distance and, if necessary, additional target identification data, via channel 4 the azimuth specification associated with the target. These data together form a word of e.g. B. 23 bits.

Mit 5 ist ein Matrix-Kernspeicher bezeichnet, der z. B. 256 Wörter der genannten Art speichern kann seine Zykluszeit betrage 8 Mikrosekunden. Die Zielmeldungen können, wie eingangs erwähnt, mit einem Mindestabstand von 4 Mikrosekunden entstehen. 5 with a matrix core memory is referred to, the z. B. 256 words the type mentioned can save its cycle time is 8 microseconds. The target messages can, as mentioned above, occur with a minimum interval of 4 microseconds.

Daher ist dem Kernspeicher 5 ein Vorpufferregister 6 vorgeschaltet. Ein in ihm enthaltenes ZielmarkierungsbitZ gibt an, ob in dem Register bereits ein Ziel gespeichert ist. Die Zielmeldungen mit dem genannten Mindestabstand seien in einem Taktraster von 2 Mikrosekunden eingeordnet, welches einer Abgrenzung von entsprechenden Grundintervallen der Entfernung entspricht. Es werden daher entsprechend diesem Taktraster Untertakte gebildet, die den Verkehr zwischen Speicher 5 und Register 6 regeln. Es möge bei einem Untertakt (1) in den Kernspeicher geschrieben und beim Untertakt (3) gelesen werden. Wenn beim Untertakt (1) ein Zielwort eintrifft und das Register 6 gerade leer ist, wird das bei 2 eingehende Zielmarkierungsbit Z in einem Odertor 7 wirksam und veranlaßt über einen Schreibbefehlsgeber 8 das unmittelbare Einschreiben des Wortes in den Speicher 5 über ein Odertor 9 unter Umgehung des Registers 6. In allen anderen Fällen werden die Bits aus den Kanälen 2 und 3 zunächst in das Register 6 eingetragen und dann von dort aus in den Speicher 5 über das Odertor 9 übernommen, wobei nunmehr das in 6 gespeicherte Bit Z über das Odertor 7 die Auslösung des Schreibbefehis bewirkt.A pre-buffer register 6 is therefore connected upstream of the core memory 5. A target marking bit Z contained in it indicates whether a Destination is saved. The target messages with the specified minimum distance are in a clock raster of 2 microseconds, which is a delimitation of the corresponding Basic intervals corresponds to the distance. It will therefore correspond to this Clock grid sub-clocks formed, which the traffic between memory 5 and register 6 rules. It may be written to the core memory with a sub-clock (1) and with Lower cycle (3) can be read. If a target word arrives at the lower cycle (1) and the register 6 is currently empty, the destination marker bit Z arriving at 2 is in an Odertor 7 effective and causes the immediate via a write command generator 8 Writing the word into the memory 5 via an Odertor 9, bypassing the Register 6. In all other cases, the bits from channels 2 and 3 are first entered in register 6 and then from there into memory 5 via the Odertor 9 taken over, with the bit Z stored in 6 now triggering the trip via the Odertor 7 of the write command.

Die Zeit, nach der ein Azimutzähler des Radargerätes um jeweils eine Einheit weitergestellt wird, ist im allgemeinen sehr groß gegenüber der 8 Mikrosekunden betragenden maximalen Verweilzeit eines Wortes in dem Register 6. Infolgedessen können die Azimutbits aus dem Kanal 4 immer unmittelbar in den Kernspeicher 5 übernommen werden. The time after which an azimuth counter of the radar device increases by one Unit is advanced is generally very large compared to the 8 microseconds amount of maximum dwell time of a word in the register 6. As a result the azimuth bits from channel 4 can always be transferred directly to core memory 5 will.

Mit 10 ist ein Lesebefehlsgeber für den Kernspeicher 5 bezeichnet. Jeder Lesebefehl bewirkt, daß ein vorhandenes Wort aüs dem Kernspeicher5 gelesen und in ein Ausspeicherregisterl1 übertragen wird. A read command generator for the core memory 5 is designated by 10. Each read command causes an existing word to be read from the core memory5 and is transferred to an unloading registerl1.

Bei der Steuerung der Ausspeichervorgänge des Speichers 5 werden ferner ein Schreib-Adreßzähler 12 und ein Lese-Adreßzähler 13 wirksam. Zu jedem Schreibbefehl des Schreibbefehlsgebers 8 wird die Schreib adresse in 12 und zu jedem Lesebefehl des Lesebefehlsgebers 10 wird die Leseadresse in 13 um 1 erhöht. Die beiden Adressenzähler 12 und 13 sind an eine Vergleichsschaltung 14 angeschlossen, die die beiden Adressen miteinander vergleicht. Diese sorgt dafür, daß der Adressenzähler 13 den Adressenzähler 12 nicht überholt. Wenn die Inhalte beider Zähler gleich sind, gibt die Vergleichsschaltung 14 ein Sperrsignal auf den Lesebefehlsgeber 10, das die Ausgabe eines Lesebefehls verhindert, so daß mithin bei leerem Kernspeicher 5 nicht gelesen wird. When controlling the storage processes of the memory 5 are Furthermore, a write address counter 12 and a read address counter 13 are effective. To each Write command of the write command generator 8 becomes the write address in 12 and to each Read command of the read command generator 10, the read address in 13 is increased by 1. the both address counters 12 and 13 are connected to a comparison circuit 14, which compares the two addresses with each other. This ensures that the address counter 13 does not overtake the address counter 12. If the contents of both counters are the same, is the comparison circuit 14 a locking signal to the read command transmitter 10, the prevents the output of a read command, so that with an empty core memory 5 is not read.

Es ist weiterhin ein Füllstandszähler 15 vorgesehen. Dieser wird durch jeden Schreibbefehl aus 8 um eine Einheit aufwärts geschaltet und durch jeden Lesebefehl aus 10 um eine Einheit zurückgestellt. Sofern der Zähler 15 den Zählwert 256 (=LLLLLLLLL) erreicht und mithin der Kernspeicher 5 gänzlich gefüllt ist, gibt eine an den Zähler angeschlossene Koinzidenzschaltung ein Sperrsignal auf den Schreibbefehlsgeber 8, so daß in den Speicher 5 nicht mehr eingeschrieben werden kann. A level counter 15 is also provided. This one will switched up by one unit by each write command from FIG. 8 and by each Read command from 10 postponed by one unit. Provided that the counter 15 the count 256 (= LLLLLLLLL) is reached and therefore the core memory 5 is completely filled, there a coincidence circuit connected to the counter sends a blocking signal to the write command generator 8, so that the memory 5 can no longer be written to.

Es ist ein Signalkanal vorgesehen, über den die Vergleichsschaltung 14, wenn sie Gleichheit der Zählerstände von 12 und 13 feststellt und also der Kernspeicher 5 leer ist, ein Rückstellsignal auf den Zähler 15 gibt, welches ihn auf 0 stellt. A signal channel is provided via which the comparison circuit 14, if it determines the equality of the counter readings of 12 and 13 and thus the core memory 5 is empty, gives a reset signal to the counter 15, which sets it to 0.

Die Ausgabe von L.esebefehlen durch Lesebefehlsgeber 10 geschieht unter Steuerung durch einen Taktgeber 16, der über eine Konjunktion 17 Lesetakte in den Lesebefehlsgeber 10 gibt. Die Taktimpulse des Taktgebers 16 können andererseits statt dessen über eine Konjunktion 18 an einen Schiebebefehlsgeber 19 weitergeleitet werden. Read commands are output by read command generator 10 under the control of a clock generator 16, which reads 17 pulses via a conjunction into the read command transmitter 10. The clock pulses of the clock generator 16 can on the other hand instead it is forwarded to a shift command transmitter 19 via a conjunction 18 will.

Das Ausgaberegister 11 kann jeweils ein Wort aufnehmen und erhält dazu noch zwei Leerbits, so daß es 25 Stellen hat. Es ist als Schieberegister ausgebildet und kann infolgedessen das in ihm enthaltene Wort aus seiner Endstelle in einen Ausgangskanal 20 in Serie herausschieben, wenn es Schiebetakte von dem Schiebebefehlsgeber 19 erhält. The output register 11 can receive and receive one word at a time plus two empty bits so that it has 25 digits. It is designed as a shift register and consequently can convert the word contained in it from its terminal position into one Slide out output channel 20 in series if there are shift clocks from the shift command transmitter 19 receives.

Außerdem sind die fünf höchsten Stellen des Schieberegisters 11 parallel an ein Register 21 angeschlossen. Die fünf parallelen Ausgangskanäle 22 dieses Registers können dazu dienen, um die ausgegebenen Zieldaten in 5-Bit-Gruppen zu registrieren, indem sie beispielsweise die Stanzstempel eines Lochstreifenstanzers steuern. In addition, the five highest places of the shift register 11 are parallel connected to a register 21. The five parallel output channels 22 of this register can be used to register the output target data in 5-bit groups, for example by controlling the punch of a tape punch.

Zur Steuerung dieser Ausgabevorgänge ist dem Schieberegister 11 ein Steuerzähler 23 zugeordnet. To control these output processes, the shift register 11 is on Tax counter 23 assigned.

Die Schiebeimpulse aus dem Schiebebefehlsgeber 19 werden auch dem Steuerzähler 23 zugeführt, und er wird beim Ausschieben eines Wortes aus dem Register 11 von der 0-Stellung ausgehend durch die Schiebeimpulse aufwärts gezählt. Nach 25 Schiebeimpulsen ist ein Wort aus dem Registerll in den Kanal 20 herausgeschoben, und der Steuerzähler 23 enthält den Zählwert »25«. Dieser wird durch eine Konjunktionsschaltung abgefragt und erzeugt ein Durchlaßsignal für das Undtor 17, das nunmehr einen Impuls aus 16 an den Lesebefehlsgeber 10 weitergeben kann. Dieser kann also, sofern im Speicher 5 mindestens ein Wort enthalten ist, einen Lesebefehl geben, wodurch die Übernahme eines neuen Wortes in das Register 11 erfolgt. Zugleich wird ein Impuls gebildet, der das Steuerregister23 auf Null zurückstellt. Die nur den Wert »25« aus dem Zähler 23 abfragende Konjunktionsschaltung wird dann gesperrt und damit das Tor 17. Statt dessen wird das Undtor 18 geöffnet, das mit einem negierten Eingang an die genannte Konjunktionsschaltung angeschlossen ist. Die Impulse des Taktgebers 16 können nunmehr wieder auf den Schiebebefehlsgeber 19 gelangen und ein Ausschieben des Wortes aus dem Schieberegister 11 in den Ausgangskanal 20 bewirken. Wenn bei der Stellung »25« des Steuerzählers 23 kein Wort in dem Speicher 5 enthalten ist, bleiben das Register 11 und der Steuerzähler 23 in Wartestellung, bis der LeseimpulsgeberlO von der Vergleichsschaltung 14 freigegeben wird, nachdem ein Wort in den Speicher 5 eingespeichert wurde.The shift pulses from the shift command transmitter 19 are also the Control counter 23 supplied, and it is when shifting a word out of the register 11 counting upwards from the 0 position by the shift pulses. To 25 shift impulses a word is shifted out of the register II into the channel 20, and the control counter 23 contains the count "25". This is done by a conjuncture circuit queried and generated a pass signal for the Undtor 17, which is now a pulse from 16 to the read command transmitter 10 can pass. So if in Memory 5 contains at least one word, give a read command, whereby the A new word is taken over into register 11. At the same time there is an impulse formed, which resets the control register23 to zero. Which only have the value "25" The conjunctive circuit interrogating from the counter 23 is then blocked and thus the gate 17. Instead, the und gate 18 is opened, the one with a negated input is connected to the said conjunctive circuit. The impulses of the clock 16 can now reach the sliding command transmitter 19 again and push it out of the word from the shift register 11 into the output channel 20. If at the position "25" of the control counter 23 does not contain a word in the memory 5, the register 11 and the control counter 23 remain in the waiting position until the reading pulse generator 10 is enabled by the comparison circuit 14 after a word into memory 5 has been saved.

Wenn außer der serienweisen Ausgabe der Zieldaten in den Kanal 20 auch die genannte Registrierung in 5-Bit-Gruppen z.B. durch einen Lochstreifenstanzer stattfinden soll, so kann dies durch Einschaltung weiterer Logikschaltungen bewirkt werden, die an den Steuerzähler 23 angeschlossen sind. Es werden dann Koinzidenzschaltungen angeschlossen, die zusätzlich die Stellungen »5a, »10«, »15« und »20« des Zählers abfragen. Die Signale dieser Koinzidenzschaltungen werden tÇbernahrnetoren vor den einzelnen Stellen des Registers 21 zugeführt und bewirken, daß jeweils die fünf höchsten Bits des Schieberegisters 11 parallel in das Register 21 übernommen werden, bevor sie in den Kanal 20 herausgeschoben werden. If, in addition to the serial output of the target data in channel 20 also the aforementioned registration in 5-bit groups, e.g. using a tape punch should take place, this can be effected by switching on further logic circuits connected to the control counter 23. There are then coincidence circuits connected, which also have the positions "5a," "10", "15" and "20" of the counter Interrogate. The signals these coincidence circuits are taken over fed in front of the individual positions of the register 21 and cause each of the five highest bits of the shift register 11 taken over in parallel in the register 21 before they are pushed out into the channel 20.

In Verbindung damit wird zweckmäßig auch die Arbeitsweise des Impulsgebers 16 umschaltbar gemacht, so nämlich, daß er entweder nach Maßgabe eines Eigentaktes der Ausgabeeinrichtung oder aber nach Maßgabe eines von außen zugeführten Arbeitstaktes der Registriereinrichtung (Streifenlocher) Impulse ausgibt, wobei ferner zu unterscheiden ist, ob beide Ausgabearten (reine Serienausgabe in Kanal 20 und Ausgabe von 5-Bit-Gruppen über Register 21) zugleich stattfinden sollen oder nicht. Eine Eigentaktung nur für Serienausgabe in den Kanal 20 kann z. B. aus den bereits erwähnten Entfernungsgrundtakten hergeleitet werden, indem aus diesen in 16 eine Impulsfolge mit einer Frequenz von etwa 1 kHz gebildet wird. Die Bitausspeicherung in den Kanal 20 erfolgt dann im 1 msec-Takt, wobei nach jedem Wort eine Pause von (mindestens) 1 msec entsteht, während der ein neues Wort aus 5 (sofern vorhanden) in das Register 11 übernommen wird. Wenn zugleich die die Stellungen 5, 10, 15, 20 des Zählers 23 abfragenden Koinzidenzschaltungen wirksam werden, kann im Zuge des ununterbrochenen Ausschiebens eines Wortes aus 11 auch die Parallelausspeicherung in Register 21 nach jeweils 5 Schiebeschritten ausgelöst werden. Wenn jedoch über das Register 21 eine Registriereinrichtung, wie etwa ein Lochstanzer, betätigt werden soll, wird es im allgemeinen erforderlich, die Ausgabegeschwindigkeit der 5 Bit-Gruppen in Anpassung an die maximal mögliche Schrittgeschwindigkeit dieses Gerätes herabzusetzen. Es bereitet keine Schwierigkeiten, die Arbeitsweise des Taktgebers hierfür so umzuschalten, daß Schritt-Taktimpulse gebildet werden, die die Ausgabe von jeweils 5 Impulsen des genannten l-kHz-Taktes zur Folge haben, worauf dann jeweils ein Intervall der Sperrung dieses Taktes, also eine Schiebepause, folgt. Die Schritt-Taktimpulse können entweder in der Ausgabeschaltung z. B. durch Frequenzteilung gebildet werden oder aber von dem Registriergerät her von außen zugeführt werden, indem dieses nach jedem Arbeitsschritt ein Bereitschaftssignal für einen neuen Schritt ausgibt. Die Serienausspeicherung in den Kanal 20, sofern sie zusätzlich stattfinden soll, erfolgt dann ebenfalls schubweise in Gruppen zu je 5 Bits. In connection with this, the mode of operation of the pulse generator is also expedient 16 made switchable, namely, that he either according to a self-clock the output device or according to an externally supplied work cycle the registration device (strip punch) outputs pulses, further distinguishing is whether both types of output (pure serial output in channel 20 and output of 5-bit groups via register 21) should take place at the same time or not. One self-clocking only for serial output in channel 20, z. B. from the already mentioned basic distance clocks can be derived from these in 16 a pulse train with a frequency of about 1 kHz is formed. The bits are then stored in channel 20 in 1 msec cycle, with a pause of (at least) 1 msec after each word, during which a new word from 5 (if available) is transferred to register 11 will. If at the same time the positions 5, 10, 15, 20 of the counter 23 interrogate Coincidence circuits can become effective in the course of the uninterrupted extension a word from 11 is also stored in parallel in register 21 after each 5 sliding steps can be triggered. If, however, a registration device via the register 21, such as a hole punch is to be operated, it is generally necessary to the output speed of the 5 bit groups in adaptation to the maximum possible Reduce the walking speed of this device. There is no problem to switch the mode of operation of the clock so that step clock pulses are formed, which are the output of 5 pulses of the said 1 kHz cycle have the consequence, whereupon each time an interval of the blocking of this clock, so a shift pause follows. The step clock pulses can either be in the output circuit z. B. formed by frequency division or from the recording device can be supplied from the outside by sending a ready signal after each work step for a new step. The series storage in channel 20, if it should also take place, then also takes place in batches in groups 5 bits each.

Es ist vorgesehen, daß zur Kontrolle des vorschriftsmäßigen Arbeitens der vorbeschriebenen Einrichtung Prüfdaten in ihren Eingang eingegeben werden, und zwar insbesondere automatisch fortlaufende, so daß eine ständige Kontrolle gewährleistet ist. Dies kann in folgender Weise erreicht werden: Von einem Azimutzähler wird jeweils bei dessen Stellung »0« ein Impuls abgeleitet. Ein Entfernungszähler, der die Grundintervalle der Entfernung entsprechend der radialen Auflösung zählt und somit »Entfernungsringe« numeriert, hat eine Maximalzählstellung, die einem äußersten Entfernungsring entspricht, aus dem keine Videosignale im Radarempfänger zugelassen werden. Der Entfernungszähler möge bei dieser Maximalstellung in allen Stellen »L« enthalten. Der »0«-Impuls des Azimutzählers wird als Torimpuls wirksam gemacht, um diese Kontrollentfernung ....... « zusammen mit einem ZielimpulsZ und der Stellung des Azimutzählers in die Eingabekanäle 2, 3, 4 einzugeben. It is intended that to control the correct work the above-described device test data are entered in its input, and in particular automatically continuous, so that a constant control is guaranteed is. This can be achieved in the following way: An azimuth counter is used in each case when it is set to "0", an impulse is derived. A distance counter that shows the basic intervals the distance counts according to the radial resolution and thus "distance rings" numbered, has a maximum counting position that corresponds to an outermost range ring, from which no video signals are allowed in the radar receiver. The distance counter may contain "L" in all places at this maximum position. The "0" pulse of the Azimuth counter is made effective as a gate pulse to this control distance ....... «Together with a target pulse Z and the position of the azimuth counter in the input channels Enter 2, 3, 4.

Wenn die Ausgabe aus dem Register 11 durch den Anschluß eines Lochstanzers verlangsamt ist, kann es geschehen, daß in dem Speicher 5 mehr als ein »Radarbild« (Ergebnis einer Umdrehung) eingespeichert ist. Daher wird div folgende weitere Maßnahme getroffen: Es ist ein zweisteiliger Binärzähler vorgesehen, der durch jeden »0«-Impuls des Azimutzählers weitergezählt wird. Nach vier derartigen Impulsen steht er auf »LL« und bleibt dort stehen. Andererseits wird das genannte Kontrollziel »LLL. wenn es in dem Ausgaberegister 11 erscheint, durch eine Konjunktionsschaltung abgefragt. Das entsprechende Signal setzt den genannten zweistelligen Zähler auf »0« zurück. Erreicht dieser Zähler jedoch die Stellung »LL«, so wird über eine angeschlossene Konjunktion ein Alarmsignal ausgegeben, denn dies bedeutet, daß nach drei »0«-Impulsen des Azimutzählers die Kontrollzieldaten noch nicht im Ausgaberegister 11 erschienen sind, also das System nicht ordnungsgemäß arbeitet. Würde man nicht mehrere »O«-Impulse des Azin;utzählers abwarten, so könnte bei fluktuierendem Pufferspeicherinhalt hin und wieder grundloser Alarm gegeben werden. If the output from register 11 is connected to a hole punch is slowed down, it can happen that in the memory 5 more than one "radar image" (Result of one revolution) is stored. Therefore, div will take the following further action hit: A two-part binary counter is provided, which is triggered by every "0" pulse the azimuth counter continues to count. After four such impulses he gets up "LL" and stops there. On the other hand, the aforementioned control objective »LLL. if it appears in the output register 11, queried by a conjunction circuit. The corresponding signal resets the mentioned two-digit counter to "0". However, if this counter reaches the position »LL«, a connected Conjunction emits an alarm signal, because this means that after three "0" pulses of the azimuth counter, the control target data has not yet appeared in output register 11 the system is not working properly. If you wouldn't have several "O" impulses wait for the azine counter, this could lead to fluctuating contents of the buffer memory and again be given a baseless alarm.

Es ist weiterhin vorgesehen, daß der Füllstandszähler 15 dazu benutzt wird, um in Rückwärtsregelung die Empfindlichkeitsschwelle des Radargerätes so einzustellen, daß die Zielaufnahmerate nach Maßgabe der Arbeitsgeschwindigkeit der Ausgabe geregelt wird. Bei der Ausgabe in einen Streifenlocher (Schnellocher) ist die Melderate beispielsweise auf 150 Ziele je Radarbild herabzusetzen. Der Füllstandszähler15 ermöglicht es, derartige Regelsignale nach Maßgabe eines mittleren Inhaltes des Speichers 5 zu erzeugen. It is also provided that the level counter 15 is used for this purpose is used to set the sensitivity threshold of the radar device in reverse control so that the target recording rate is regulated in accordance with the operating speed of the output will. For example, when outputting to a strip punch (quick hole punch), the reporting rate is to 150 targets per radar image. The level counter15 enables such control signals in accordance with an average content of the memory 5 to produce.

Die Regelgröße wird dadurch gewonnen, daß der Inhalt des Zählers 15 in einem an dessen Ausgang angeschlossenen Widerstandsdiodennetzwerk 24 in eine Analogspannung umgesetzt wird. Die Analogspannungen aus 24 werden in einen Mittelwertbildneu 25 gegeben, und zwar besteht dieser aus einem Tiefpaß, dessen Zeitkonstante etwa so groß ist, wie die Zeit, die die Antenne für eine Umdrehung benötigt. Damit erreicht man, daß der Kernspeicherinhalt über ein gesamtes Radarbild gemittelt wird. The controlled variable is obtained by the content of the counter 15 in a resistor diode network 24 connected to its output into a Analog voltage is converted. The analog voltages from 24 are new in an average value image 25 given, namely this consists of a low-pass filter whose time constant is about is as long as the time it takes the antenna to make one revolution. Achieved with it that the core memory content is averaged over an entire radar image.

Die gemittelte Spannung aus 25 wird einem Differenzverstärker 26 zugeführt, an dem außerdem eine einstellbare Spannung eines Gebers 27 liegt, der einen Sollwert bereitstellt. Die Differenzspannung wird als Regelspannung in eine Schwellenschaltung 28 eingegeben, um in dieser Schaltung die Empfindlichkeitsschwelle für die bei 29 eingehenden Videosignale einzustellen. Nach Maßgabe der jeweils eingestellten Schwelle gibt die Schaltung 28 in das vorerwähnte Taktraster eingeordnete Binärsignale ab, die bei Überschreitung der Schwelle »L«, anderenfalls »0« sind, und der Auswerteschaltung 1 zur weiteren Auswertung zugeführt werden.The averaged voltage from 25 is fed to a differential amplifier 26, on which there is also an adjustable voltage of a transmitter 27, which has a setpoint value provides. The differential voltage is used as a control voltage in a threshold circuit 28 is entered in order to set the sensitivity threshold for the at 29 in this circuit incoming video signals. According to the threshold set in each case the circuit 28 outputs binary signals arranged in the aforementioned clock pattern, which are »L« when the threshold is exceeded, otherwise »0«, and the evaluation circuit 1 can be supplied for further evaluation.

Claims

Claims: 1. Device with a buffer memory for distribution Digital data that occurs irregularly in time, in particular radar data, in uniform Time intervals, marked by one according to the data entry times write command generator that becomes effective (8) for the buffer tank (5), a read command transmitter (10) that becomes effective in accordance with the output cycle, which stores the oldest cell content in an output register (11) causes a write address counter (12), a read address counter (13), a comparing these two addresses with one another comparison circuit (14) with a Lock signal output to the read command transmitter as well as a forward write command and fill level counter (15) with a blocking signal output switched backwards by read commands to the write command generator.

2. Device according to claim 1, characterized in that the output register (11) designed as a shift register and the output clock generator (16) via a gate circuit (17, 18) connected to the read command transmitter (10) and to a shift command transmitter (19) is.

3. Device according to claim 2, characterized in that one Terminal of the shift register (11) to a channel (20) for serial output and a Multiple positions of the shift register on channels (21, 22) for parallel output connected and counting devices (23) are provided for counting shift pulses, which are pushed out in groups into the serial channel with previous parallel output in the parallel channels.

4. Device according to claim 1, characterized in that in the Data input device means for inputting control data and at the output of the Buffer memory or output registers test equipment for automatic detection the control data are provided.

5. Device according to claim 1 in connection with a radar device, characterized in that from the level counter (15) signals for regulating a Sensitivity threshold of the radar device can be derived.

6. Device according to claim 1 or 5, characterized in that Control signals are formed according to an average memory content.

7. Device according to claim 5 and 6, characterized in that the counter readings are converted into analog voltages and these are fed to a low-pass filter whose time constant is approximately the time of one antenna period of the radar device is equivalent to.

8. Device according to claim 4 in connection with a radar device, characterized in that one target with constant target data per antenna period is simulated and test equipment the appearance of the control data thus formed in the output register (11).

9. Device according to claim 8, characterized in that a counter is provided, which, counting up by one unit for each antenna period, is deleted when the control data appears and when a certain value is reached Counter reading generates an error signal.

10. Device according to claim 1 or the following, characterized in that that the buffer memory is preceded by a memory with a small capacity as a pre-buffer is (register 6).