DE1236559B - Vertical deflection circuit using transistors - Google Patents

Vertical deflection circuit using transistors

Info

Publication number
DE1236559B
DE1236559B DE1965T0030070 DET0030070A DE1236559B DE 1236559 B DE1236559 B DE 1236559B DE 1965T0030070 DE1965T0030070 DE 1965T0030070 DE T0030070 A DET0030070 A DE T0030070A DE 1236559 B DE1236559 B DE 1236559B
Authority
DE
Germany
Prior art keywords
transistor
base
current
emitter
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1965T0030070
Other languages
German (de)
Inventor
Otto Daute
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE1965T0030070 priority Critical patent/DE1236559B/en
Priority to AT1065766A priority patent/AT261695B/en
Priority to ES0334282A priority patent/ES334282A1/en
Priority to GB5587966A priority patent/GB1097790A/en
Priority to FR87758A priority patent/FR1521374A/en
Publication of DE1236559B publication Critical patent/DE1236559B/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/60—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
    • H03K4/69—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as an amplifier
    • H03K4/693—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as an amplifier operating in push-pull, e.g. class B
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/60—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
    • H03K4/69—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as an amplifier
    • H03K4/696—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as an amplifier using means for reducing power dissipation or for shortening the flyback time, e.g. applying a higher voltage during flyback time

Landscapes

  • Details Of Television Scanning (AREA)
  • Power Conversion In General (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)
  • Electronic Switches (AREA)

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. CL:Int. CL:

H04nH04n

Deutsche KL: 21 al - 35/20German KL: 21 al - 35/20

Nummer: 1236559Number: 1236559

Aktenzeichen: T 30070 VIII a/21 alFile number: T 30070 VIII a / 21 al

Anmeldetag: 18. Dezember 1965Filing date: December 18, 1965

Auslegetag: 16. März 1967Open date: March 16, 1967

Es sind eisenlose Vertikalablenkschaltungen bekannt (schweizerische Patentschrift 375 044), bei denen die Endstufe durch zwei komplementäre Endtransistoren gebildet wird, die von einem vorgeschalteten Treibertransistor im Gegentakt gesteuert werden. Bei solchen Schaltungen ist während der ersten Hinlaufhälfte der erste Endtransistor und während der zweiten Hinlaufhälfte der zweite Endtransistor leitend gesteuert.Ironless vertical deflection circuits are known (Swiss patent 375 044), at which the output stage is formed by two complementary output transistors, which are connected by an upstream Driver transistor can be controlled in push-pull. In such circuits is during the first The first half of the trace and the second final transistor during the second half of the trace controlled.

Um Verzerrungen des die Ablenkspule durchfließenden sägezahnförmigen Stromes gering zu halten, müssen die Kennlinien der beiden Endtransistoren möglichst genau übereinstimmen, d. h., die Endtransistoren müssen paarig sein. Paarige Transistoren lassen sich jedoch für nicht komplementäre Transistören leichter finden als für komplementäre Transistoren. Es ergeben sich daher hinsichtlich der Übereinstimmung der Transistoren Vorteile und Vereinfachungen, wenn für die beiden Endtransistoren nicht komplementäre Transistoren, also beispielsweise npn-Transistoren, verwendet werden können. In diesem Fall muß die vom Treibertransistor kommende Steuerspannung den beiden Transistoren mit entgegengesetzter Phase zugeführt werden. Zu diesem Zweck ist es bekannt, die Basis des ersten Endtransistors mit dem Kollektor und die Basis des zweiten Endtransistors mit dem Emitter des Treibertransistors zu verbinden. Dabei fließt im wesentlichen der Emitterstrom des Treibertransistors über die Basis des zweiten Endtransistors. Wenn jetzt der Treibertransistor mit einem Strom gesteuert wird, der in dem ersten Endtransistor wieder den gewünschten Strom wie bei einer Schaltung mit komplementären Transistoren erzeugt, so hat der Basisstrom in dem zweiten Endtransistor nicht den gewünschten Verlauf. Dieser Nachteil wird im folgenden an Hand der F i g. 1 bis 4 1^ näher erläutert.In order to keep distortions of the sawtooth-shaped current flowing through the deflection coil low, the characteristics of the two output transistors must match as closely as possible, ie the output transistors must be paired. However, paired transistors are easier to find for non-complementary transistors than for complementary transistors. There are therefore advantages and simplifications with regard to the correspondence of the transistors if non-complementary transistors, for example npn transistors, can be used for the two end transistors. In this case, the control voltage coming from the driver transistor must be fed to the two transistors with opposite phase. For this purpose it is known to connect the base of the first end transistor to the collector and the base of the second end transistor to the emitter of the driver transistor. The emitter current of the driver transistor essentially flows through the base of the second end transistor. If the driver transistor is now controlled with a current which again generates the desired current in the first output transistor as in a circuit with complementary transistors, the base current in the second output transistor does not have the desired profile. This disadvantage is illustrated below with reference to FIGS. 1 to 4 1 ^ explained in more detail.

F i g. 1 zeigt eine bekannte Vertikalablenkschaltung mit komplementären Endtransistoren 1, 2, einem Treibertransistor 3, einer Vertikalablenkspule 4, einem Koppelkondensator 5 und Widerständen 6, 7 im Kollektorkreis des Treibertransistors 3, deren Verbindungspunkt 9 über einen Kondensator 8 mit dem Verbindungspunkt 10 der Emitter der beiden Endtransistoren 1, 2 verbunden ist. Durch den Kondensator 8 wird der Spannung am Punkt 9 eine Rücklaufspannung vom Punkt 10 überlagert, damit der Endtransistor 1 während der Rücklaufzeit leitend gesteuert ist. Der Treibertransistor 3 wird an der Basis mit einer solchen sägezahnförmigen Spannung 18 gesteuert, daß sich in der Vertikalablenkspule 4 ein sägezahnförmiger Ablenkstrom i gemäß F i g. 2 a er-Vertikalablenkschaltung unter Verwendung von
TransistorenF i g. 1 shows a known vertical deflection circuit with complementary end transistors 1, 2, a driver transistor 3, a vertical deflection coil 4, a coupling capacitor 5 and resistors 6, 7 in the collector circuit of the driver transistor 3, whose connection point 9 via a capacitor 8 to the connection point 10 of the emitters of the two end transistors 1, 2 is connected. A return voltage from point 10 is superimposed on the voltage at point 9 by capacitor 8, so that output transistor 1 is controlled to be conductive during the return time. The driver transistor 3 is controlled at the base with a sawtooth-shaped voltage 18 such that a sawtooth-shaped deflection current i according to FIG. 2 a er vertical deflection circuit using
Transistors

Anmelder:
TelefunkenApplicant:
Telefunken

Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3Patentverwertungsgesellschaft mb H.,
Ulm / Danube, Elisabethenstr. 3

Als Erfinder benannt:Named as inventor:

Otto Daute, Heilbronn-NeckargartachOtto Daute, Heilbronn-Neckargartach

gibt. Der für einen solchen Strom notwendige Spannungsverlauf am Punkt 10 ist in Fig. 2b dargestellt. Die Ströme iv U durch die Transistoren 1, 2 sind in F i g. 2c und 2d*dargestellt.gives. The voltage curve at point 10 necessary for such a current is shown in FIG. 2b. The currents i v U through the transistors 1, 2 are shown in FIG. 2c and 2d * shown.

Wird nun der zweite Endtransistor 2 durch einen zum Endtransistor 1 nicht komplementären Endtransistor ausgewechselt, so ergibt sich eine Schaltung nach Fig. 3, in der der zweite Endtransistor 2 vom gleichen Typ ist wie der Endtransistor 1. Da der Endtransistor 1 in F i g. 3 genauso gesteuert werden soll wie der Endtransistor 1 in F i g. 1, muß im Treibertransistor 3 ein Kollektorstrom i3 gemäß Fig. 4a fließen, der auch in der Schaltung nach F i g. 1 fließt. Dieser Strom z3 ist in F i g. 3 praktisch identisch mit dem Basisstrom des Endtransistors 2, weil der Emitter des Treibertransistors 3 direkt mit der Basis des Endtransistors 2 verbunden ist. Der Strom gemäß Fig. 4a ist jedoch nicht geeignet, im Endtransistor 2 den erforderlichen Strom I2 gemäß F i g. 2 d zu erzeugen, weil der Strom gemäß F i g. 4 a nicht in der Lage ist, den Transistor 2 gemäß F i g. 2 d während der ersten Hinlaufhälfte zu sperren.If the second output transistor 2 is now replaced by an output transistor that is not complementary to the output transistor 1, the result is a circuit according to FIG. 3 in which the second output transistor 2 is of the same type as the output transistor 1. Since the output transistor 1 in FIG. 3 is to be controlled in the same way as the output transistor 1 in FIG. 1, a collector current i 3 must flow in the driver transistor 3 as shown in FIG. 4a, which is also present in the circuit according to FIG. 1 flows. This stream z 3 is shown in FIG. 3 practically identical to the base current of the output transistor 2, because the emitter of the driver transistor 3 is connected directly to the base of the output transistor 2. The current according to FIG. 4a is not suitable, however, in the output transistor 2 the required current I 2 according to FIG. 2 d to generate because the current according to F i g. 4 a is not able to turn the transistor 2 according to FIG. 2 d to be blocked during the first half of the outward journey.

Der Erfindung liegt die Aufgabe zugrunde, die beschriebene Schwierigkeit zu vermeiden.The invention is based on the object of avoiding the difficulty described.

Die Erfindung besteht darin, daß von dem Basisstrom des zweiten Endtransistors ein Gleichstrom solcher Größe subtrahiert wird, daß dieser Transistor etwa während der ersten Hinlaufhälfte nichtleitend ist, und daß parallel zur Basis-Emitter-Strecke des zweiten Endtransistors eine so gepolte Diode liegt, die etwa während der ersten Hinlaufhälfte den Differenzstrom aus dem Emitterstrom des Treibertransistors und dem Gleichstrom übernimmt. The invention consists in that the base current of the second end transistor is a direct current such a size is subtracted that this transistor is non-conductive approximately during the first half of the trace is, and that parallel to the base-emitter path of the second end transistor is a polarized diode, which takes over the difference current from the emitter current of the driver transistor and the direct current approximately during the first half of the trace.

Beispielsweise ist die Basis des zweiten Endtransistors über einen Widerstand an eine den Gleichstrom bewirkende Spannungsquelle angeschlossen. Durch die Erfindung wird der für die Steuerung des End-For example, the base of the second end transistor is connected to the direct current via a resistor causing voltage source connected. The invention is used for controlling the end

709 519/375709 519/375

transistors 2 an sich ungeeignete Emitterstrom des Treibertransistors 3 in einen zur Steuerung des Endtransistors 2 geeigneten Strom umgewandelt.transistor 2 unsuitable emitter current of the driver transistor 3 in a to control the output transistor 2 converted to suitable electricity.

Die Erfindung wird im folgenden an Hand der Fig. 4 bis 8 näher erläutert. Fig. 4 zeigt Kurvenformen zur Erläuterung der Wirkungsweise der Erfindung, während in den F i g. 5 bis 8 Ausführungsbeispiele dargestellt sind. Gleiche Teile sind in den Figuren mit gleichen Bezugsziffern versehen.The invention is explained in more detail below with reference to FIGS. Fig. 4 shows waveforms to explain the mode of operation of the invention, while in FIGS. 5 to 8 exemplary embodiments are shown. Same parts are in the Figures are provided with the same reference numbers.

In Fig. 5, die im wesentlichen der Fig. 3 entspricht, ist die Basis des zweiten Endtransistors 2 gemäß einem Ausführungsbeispiel der Erfindung über einen Widerstand 13 an eine negative Spannungsquelle angeschlossen. Dadurch wird der Basis des Endtransistors 2 ein zusätzlicher Basisstrom z4 zugeführt, der aus der Basis herausfließt und dem Emitterstrom /3 vom Treibertransistor 3 entgegengerichtet ist. Dieser zusätzliche Gleichstrom ist so bemessen, daß der Strom nach F i g. 4 a, der in der Schaltung nach Fig. 3 in die Basis des Endtransistors 2 fließen würde, in die in Fig. 4b dargestellte Lage geschoben wird. Der Basisstrom des Transistors 2 durchläuft nun etwa in der Mitte der Hinlaufzeit die Nullinie, so daß der Endtransistor 2 in gewünschter Weise (Fig. 2d) während der ersten Hinlaufhälfte nichtleitend ist, wie in Fig. 4c dargestellt ist. Dies ist darauf zurückzuführen, daß während der ersten Hinlaufhälfte ein positiver Basisstrom nicht verfügbar ist (Fig. 4b) und der vorhandene negative Strom nicht in die Basis hineinfließen kann. Da andererseits auch während der ersten Hinlaufhälfte zur Erzielung des gewünschten Ablenkstromes i der Strom /s gemäß Fig. 4b im Treibertransistor 3 fließen muß, ist gemäß dem zweiten Merkmal der Erfindung parallel zur Basis-Emitter-Strecke des Transistors 2 eine Diode 12 vorgesehen, die während der ersten Hinlaufhälfte den Strom gemäß Fig. 4b übernimmt. Der Strom gemäß Fig. 4b fließt also während der ersten Hinlaufhälfte über die Diode 12 und während der zweiten Hinlaufhälfte in die Basis des zweiten Endtransistors 2.In FIG. 5, which essentially corresponds to FIG. 3, the base of the second end transistor 2 is connected via a resistor 13 to a negative voltage source according to an exemplary embodiment of the invention. As a result, the base of the output transistor 2 is supplied with an additional base current z 4 , which flows out of the base and is directed in the opposite direction to the emitter current / 3 from the driver transistor 3. This additional direct current is dimensioned so that the current according to F i g. 4 a, which would flow into the base of the output transistor 2 in the circuit according to FIG. 3, is pushed into the position shown in FIG. 4b. The base current of transistor 2 now passes through the zero line approximately in the middle of the trace time, so that the end transistor 2 is non-conductive in the desired manner (FIG. 2d) during the first trace half, as shown in FIG. 4c. This is due to the fact that a positive base current is not available during the first half of the trace (FIG. 4b) and the negative current cannot flow into the base. Other hand, since during the first Hinlaufhälfte to achieve the desired deflection current i of the current / s in accordance with Fig. 4b must flow in the driving transistor 3, the second feature of the invention, according to path the base-emitter of the transistor 2 is provided in parallel to a diode 12, the takes over the flow according to FIG. 4b during the first half of the outgoing flow. The current according to FIG. 4b therefore flows through the diode 12 during the first trace half and into the base of the second end transistor 2 during the second trace half.

F i g. 6 zeigt einen Teil der Schaltung nach F i g. 5 mit einer Vorspannungsquelle 14 für die Diode 12, die beispielsweise eine Vorspannung von etwa 1,2 Volt liefert. An der Basis des Transistors 2 liegt für den leitenden Zustand dieses Transistors (zweite Hinlaufhälfte) eine positive Spannung, für den leitenden Zustand der Diode 12 (erste Hinlaufhälfte) eine negative Spannung. Beim Übergang vom leitenden Zustand der Diode 12 zum leitenden Zustand des Transistors 2 müßte für einen stoßfreien Verlauf des Ablenkstromes i die Basisspannung des Transistors 2, d. h. die Steuerspannung 18, einen Sprung machen. Dieser Sprung wird dadurch vermieden, daß die Diode 12 um den Spannungssprung vorgespannt, d, h. ihre Kennlinie so verschoben wird, daß Kennlinie der Basis-Emitter-Strecke des Transistors 2 und Kennlinie der Diode 12 stetig ineinander übergehen. Die Steuerspannung 18 kann dann während der Hinlaufzeit stetig verlaufen.F i g. 6 shows part of the circuit according to FIG. 5 with a bias voltage source 14 for the diode 12, which supplies a bias voltage of about 1.2 volts, for example. At the base of the transistor 2 there is a positive voltage for the conductive state of this transistor (second trace half), and a negative voltage for the conductive state of the diode 12 (first trace half). During the transition from the conductive state of the diode 12 to the conductive state of the transistor 2, the base voltage of the transistor 2, ie the control voltage 18, would have to make a jump for a bumpless course of the deflection current i. This jump is avoided by biasing the diode 12 by the voltage jump, i. E. its characteristic is shifted so that the characteristic of the base-emitter path of the transistor 2 and the characteristic of the diode 12 continuously merge. The control voltage 18 can then run continuously during the trace time.

In Fig. 7 wird die Vorspannung der Diode 12 dadurch gewonnen, daß der Widerstand 13 der F i g. 5 und 6 in zwei Widerstände 13 a und 136 aufgeteilt ist und die Diode 12 zwischen dem Verbindungspunkt 15 dieser Widerstände und Erde liegt.In Fig. 7, the bias of the diode 12 is obtained in that the resistor 13 of the F i g. 5 and 6 is divided into two resistors 13 a and 136 and the diode 12 between the connection point 15 of these resistances and earth lies.

Wenn keine Spannungsquelle zur Erzielung des Gleichstromes für die Basis des Endtransistors 2 vorhanden ist, kann auch der Emitter des Endtransistors 2 vorgespannt werden. Eine solche Lösung zeigt F i g. 8. Der Emitter des Endtransistors 2 ist über einen Widerstand 16 geerdet, der von einem Kondensator 17 überbrückt ist. Die Diode 12 liegt hierbei zwischen den Verbindungspunkten 15 und dem Emitter des Endtransistors 2.If there is no voltage source to achieve the direct current for the base of the output transistor 2 is, the emitter of the output transistor 2 can also be biased. Such a solution shows F i g. 8. The emitter of the output transistor 2 is grounded via a resistor 16, which is from a capacitor 17 is bridged. The diode 12 lies between the connection points 15 and the Emitter of the final transistor 2.

Claims (6)

Patentansprüche:Patent claims: 1. Vertikalablenkschaltung mit einer Endstufe mit zwei im Gegentakt gesteuerten, nicht komplementären Endtransistoren und einem Treibertransistor, dessen Kollektor mit der Basis des ersten und dessen Emitter mit der Basis des zweiten Endtransistors verbunden ist, wobei der Treibertransistor an seiner Baisis mit einem solchen Strom gesteuert wird, daß der erste Transistor etwa während der zweiten Hinlaufhälfte nichtleitend ist, und wobei der Emitterstrom des Treibertransistors in die Basis des zweiten Transistors fließt, dadurch gekennzeichnet, daß von dem Basisstrom des zweiten Endtransistors (2) ein Gleichstrom (J4) solcher Größe subtrahiert wird, daß dieser Transistor (2) etwa während der ersten Hinlaufhälfte nichtleitend ist, und daß parallel zur Basis-Emitter-Strecke des zweiten Endtransistors (2) eine so gepolte Diode (12) liegt, die etwa während der ersten Hinlaufhälfte den Differenzstrom aus dem Emitterstrom (is) des Treibertransistors (3) und dem Gleichstrom (i4) übernimmt.1. Vertical deflection circuit with an output stage with two push-pull controlled, non-complementary output transistors and a driver transistor whose collector is connected to the base of the first and whose emitter is connected to the base of the second output transistor, the driver transistor being controlled at its base with such a current that the first transistor is non-conductive approximately during the second half of the trace, and the emitter current of the driver transistor flows into the base of the second transistor, characterized in that a direct current (J 4 ) of such magnitude is subtracted from the base current of the second end transistor (2) that this transistor (2) is non-conductive approximately during the first half of the trace, and that parallel to the base-emitter path of the second end transistor (2) there is a polarized diode (12), which approximately during the first half of the trace, the difference current from the emitter current (i s ) of the driver transistor (3) and the direct current (i 4 ) take over t. 2. Vertikalablenkschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Diode (12) so vorgespannt ist, daß sich beim Übergang vom leitenden Zustand der Diode (12) während der ersten Hinlaufhälfte zum leitenden Zustand des zweiten Endtransistors (2) während der zweiten Hinlaufhälfte für stoßfreien Übergang vom Dioden- zum Basisstrom in der Aussteuerspannung des Treibertransistors (3) kein Spannungssprung ergibt. 2. vertical deflection circuit according to claim 1, characterized in that the diode (12) so is biased that the transition from the conductive state of the diode (12) during the first trace half to the conductive state of the second end transistor (2) during the second Trace half for bumpless transition from diode to base current in the control voltage of the driver transistor (3) does not result in a voltage jump. 3. Vertikalablenkschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Basis des zweiten Endtransistors (2) über einen Widerstand (13) an eine den Gleichstrom bewirkende Spannungsquelle angeschlossen ist. 3. vertical deflection circuit according to claim 1, characterized in that the base of the second End transistor (2) is connected via a resistor (13) to a voltage source causing the direct current. 4. Vertikalablenkschaltung nach Ansprach 3, dadurch gekennzeichnet, daß der Emitter des zweiten Endtransistors (2) an einer den Gleichstrom bewirkenden Spannung liegt und der Widerstand (13) geerdet ist (F i g. 8).4. vertical deflection circuit according spoke 3, characterized in that the emitter of the second end transistor (2) is connected to a voltage causing the direct current and the Resistor (13) is grounded (Fig. 8). 5. Vertikalablenkschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Emitter des zweiten Endtransistors (2) über eine RC-Paiallelschaltung (16, 17) geerdet ist (Fig. 8).5. Vertical deflection circuit according to claim 4, characterized in that the emitter of the second end transistor (2) via an RC-Pai allele circuit (16, 17) is grounded (Fig. 8). 6. Vertikalablenkschaltung nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die Vorspannung der Diode (12) dadurch gewonnen wird, daß die Diode (12) zwischen dem Emitter des Endtransistors (2) und einem Abgriffpunkt (15) des Widerstandes (13 a, 136) liegt (Fig. 7, 8).6. vertical deflection circuit according to claim 2 and 3, characterized in that the bias the diode (12) is obtained by placing the diode (12) between the emitter of the end transistor (2) and a tap (15) of the resistor (13 a, 136) is (Fig. 7, 8). Hierzu 1 Blatt Zeichnungen1 sheet of drawings 709 519/375 3.67 © Bundesdruckerei Berlin709 519/375 3.67 © Bundesdruckerei Berlin
DE1965T0030070 1965-12-18 1965-12-18 Vertical deflection circuit using transistors Pending DE1236559B (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE1965T0030070 DE1236559B (en) 1965-12-18 1965-12-18 Vertical deflection circuit using transistors
AT1065766A AT261695B (en) 1965-12-18 1966-11-17 Vertical deflection circuit
ES0334282A ES334282A1 (en) 1965-12-18 1966-12-07 Vertical diverter connection device. (Machine-translation by Google Translate, not legally binding)
GB5587966A GB1097790A (en) 1965-12-18 1966-12-13 Improvements in or relating to transistor frame time-base circuits
FR87758A FR1521374A (en) 1965-12-18 1966-12-16 Vertical sweep assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1965T0030070 DE1236559B (en) 1965-12-18 1965-12-18 Vertical deflection circuit using transistors

Publications (1)

Publication Number Publication Date
DE1236559B true DE1236559B (en) 1967-03-16

Family

ID=7555332

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965T0030070 Pending DE1236559B (en) 1965-12-18 1965-12-18 Vertical deflection circuit using transistors

Country Status (4)

Country Link
AT (1) AT261695B (en)
DE (1) DE1236559B (en)
ES (1) ES334282A1 (en)
GB (1) GB1097790A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1281487B (en) * 1967-12-08 1968-10-31 Telefunken Patent Vertical deflection circuit, especially for a television receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1281487B (en) * 1967-12-08 1968-10-31 Telefunken Patent Vertical deflection circuit, especially for a television receiver

Also Published As

Publication number Publication date
ES334282A1 (en) 1967-12-01
GB1097790A (en) 1968-01-03
AT261695B (en) 1968-05-10

Similar Documents

Publication Publication Date Title
DE2423478C3 (en) Power source circuit
DE2249645C3 (en) Current amplifier
DE3138078C2 (en) Differential amplifier
DE3713376A1 (en) COMPARATOR WITH EXTENDED INPUT CURRENT VOLTAGE RANGE
DE3831454A1 (en) FULL-WAY RECTIFIER SWITCHING
DE2448604C2 (en) Circuit arrangement for selectively forwarding one of two input signals to an output terminal
DE3119923C2 (en) Circuit arrangement for a range comparator
DE2416534C3 (en) Transistor circuit for reversing the direction of current in a consumer
DE2905659C3 (en) Push-pull amplifier circuit
DE2363959C3 (en) Multivibrator
DE3486360T2 (en) Differential switch.
DE3034940C2 (en)
DE2019283B2 (en) DIFFERENTIAL AMPLIFIER
DE2127545C3 (en) Transistor gate circuit
DE2203872B2 (en) Integrated AF power amplifier with Darlington input stage and with quasi-complementary push-pull output stage
DE1901808A1 (en) Circuit arrangement for performing logical functions
EP0237086A1 (en) Current mirror circuit
DE3874293T2 (en) QUIET CURRENT SETTING FOR AN AMPLIFIER CIRCUIT.
DE1236559B (en) Vertical deflection circuit using transistors
DE3437873C2 (en)
DE3223229C2 (en) High frequency amplifier
DE3332871C2 (en)
DE3331200C2 (en)
DE2605498C3 (en) Circuit arrangement for generating a step-shaped pulse
DE3418191C2 (en)