DE1230132B - Semiconductor arrangement with a semiconductor body fastened to a metallic base plate - Google Patents

Semiconductor arrangement with a semiconductor body fastened to a metallic base plate

Info

Publication number
DE1230132B
DE1230132B DET26151A DET0026151A DE1230132B DE 1230132 B DE1230132 B DE 1230132B DE T26151 A DET26151 A DE T26151A DE T0026151 A DET0026151 A DE T0026151A DE 1230132 B DE1230132 B DE 1230132B
Authority
DE
Germany
Prior art keywords
semiconductor
base plate
arrangement according
metallic
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET26151A
Other languages
German (de)
Inventor
Dipl-Phys Fritz Bergmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET26151A priority Critical patent/DE1230132B/en
Publication of DE1230132B publication Critical patent/DE1230132B/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Halbleiteranordnung mit einem auf einer metallischen Grundplatte befestigten Halbleiterkörper Bei der Herstellung von Hochfrequenztransistoren muß bekanntlich darauf geachtet werden, daß die, Elektrodenzuführungen hinreichend induktivitätsarm ausgeführt sind. Besonders unangenehm macht sich die Zuleitungsinduktivität derjenigen Elektrode bemerkbar, die als gemeinsamer Anschluß für den Ein- und Ausgang der Schaltung vorgesehen ist. Die Zuleitungsinduktivität ruft nämlich eine Rückwirkung in der Schaltung hervor, weil ein in den Ausgangskreis fließender Strom an dieser Induktivität einen Spannungsabfall bewirkt, der über den Eingangskreis an die Steuerelektrode zurückgekoppelt wird. In ungünstigen Fällen kann dabei sogar eine Selbsterregung der Schaltung eintreten.Semiconductor arrangement with a fixed on a metallic base plate Semiconductor body In the production of high-frequency transistors must be known care must be taken that the electrode leads have a sufficiently low inductance are executed. The lead inductance makes them particularly uncomfortable Electrode noticeable as a common connection for the input and output of the circuit is provided. The lead inductance causes a reaction in the Circuit because a current flowing into the output circuit is at this inductance causes a voltage drop that is passed through the input circuit to the control electrode is fed back. In unfavorable cases it can even cause self-excitement the circuit occur.

Die Rückwirkung läßt sich für eine vorgegebene Frequenz durch eine Neutralisationsschaltung kompensieren, doch ist es bei hohen Zuleitungsinduktivitäten sehr schwierig, die Neutralisation breitbandig auszuführen. Wenn es sich bei dem Transistor um einen Leistungstransistor handelt, wird der Einfluß der Zuleitungsinduktivitäten noch wichtiger, da Leistungstransistoren größere Eingangs- und Ausgangsleitwerte aufweisen und daher die Spannungsabfälle an den Zuleitungsinduktivitäten wegen der größeren Ströme im Signal und Lastkreis stärker ins Gewicht fallen.The reaction can be for a given frequency by a Compensate the neutralization circuit, but it is with high lead inductances very difficult to carry out the neutralization over a broadband. If the Transistor is a power transistor, the influence of the lead inductances even more important because power transistors have larger input and output conductivities have and therefore the voltage drops across the lead inductances because of the larger currents in the signal and load circuit are more significant.

Bei den Hochfrequenztransistoren, die nach den bekannten Verfahren der Planar- oder Mesa-Technik hergestellt sind, erhält man eine niedrige Kollektorzuleitungsinduktivität durch Auflöten des Halbleitergrundkörpers auf die Gehäusegrundplatte, die üb- licherweise aus einem Metall besteht, dessen thermischer Ausdehnungskoeffizient mit dem thermischen Ausdehnungskoeffizienten des Halbleiterkristalls möglichst gut übereinstimmt. Der Emitteranschluß und der Basisanschluß werden in bekannter Weise durch Kontaktierung mit Metalldrähten hergestellt. Um die Zuleitungsinduktivitäten bei diesen beiden Elektroden klein zu halten, verwendet man, soweit die mechanischen Bedingungen dies zulassen, möglichst kurze und dicke Kontaktierungsdrähte.In the case of high-frequency transistors, which are manufactured according to the known methods of planar or mesa technology, a low collector lead inductance is obtained by soldering the semiconductor base body onto the housing base plate, which usually consists of a metal whose coefficient of thermal expansion matches the coefficient of thermal expansion of the semiconductor crystal matches as closely as possible. The emitter connection and the base connection are produced in a known manner by making contact with metal wires. In order to keep the lead inductances in these two electrodes small, contacting wires that are as short and thick as possible are used, as far as the mechanical conditions permit.

Weiterhin ist es bekannt, daß man durch die Verwendung mehrerer parallelgeschalteter Kontaktierungsdrähte und durch die Verwendung eines abgeflachten Drahtquerschnitts (Kontaktierungsbändchen) die Zuleitungsinduktivitäten verringern kann. Trotzdem sind die Zuleitungsinduktivitäten des Emitters und der Basis auch bei der geometrisch günstigen Koaxial-Bauweise noch wesentlich größer als die Zuleitungsinduktivität des Kollektors.It is also known that by using several parallel-connected Contacting wires and through the use of a flattened wire cross-section (Kontaktierungsbändchen) can reduce the lead inductance. Nevertheless are the lead inductances of the emitter and the base also with the geometrical favorable coaxial design still significantly greater than the lead inductance of the collector.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung aufzuzeigen, bei der die Zuleitungsinduktivität derjenigen Elektrode, die im Betriebszustand die Grundelektrode ist, kleiner ist als bei den bekannten Anordnungen. Dies wird dadurch erreicht, daß bei einer Halbleiteranordnung mit einem auf einer metallischen Grundplatte befestigten Halbleiterkörper, der auf der der Grundplatte gegenüberliegenden Oberfläche eine oder mehrere Elektroden aufweist, die durch einen im Halbleiterkörper zwischen den Elektroden und der metallischen Grundplatte vorgesehenen p-n-übergang durch dessen Beaufschlagung mit einem Sperrpotential von der Grundplatte isoliert werden können, gemäß der Erfindung eine der Elektroden direkt oder über eine' an die Grundplatte angrenzende Halbleiterzone mittels eines elektrischen Leiters mit der Grundplatte elektrisch leitend verbunden ist.The invention is based on the object of a semiconductor arrangement show where the lead inductance of the electrode that is in the operating state the base electrode is smaller than in the known arrangements. this will achieved in that in a semiconductor device with one on a metallic Base plate attached semiconductor body on the opposite of the base plate Surface has one or more electrodes, which by one in the semiconductor body p-n junction provided between the electrodes and the metallic base plate isolated from the base plate by applying a blocking potential can be, according to the invention, one of the electrodes directly or via a 'to the base plate adjoining semiconductor zone by means of an electrical conductor the base plate is connected in an electrically conductive manner.

Es ist bekannt, Halbleiterzonen einer Halbleiteranordnung durch einen in Sperrichtung geschalteten p-n-übergang von einer Grundplatte zu isolieren.It is known, semiconductor zones of a semiconductor arrangement by a to isolate the reverse-biased p-n junction from a base plate.

Die Halbleiteranordnung nach der Erfindung ermöglicht einen induktivitätsarmen Anschluß für eine beliebige der der Grundplatte gegenüberliegenden Elektroden. In Abhängigkeit von der Schaltung, in der die Halbleiteranordnung betrieben werden solle wird man vorzugsweise die als Grundelektrode vorgesehene Elektrode induktivitätsarm anschließen und zu diesem Zweck in übereinstimmung mit der Erfmdung mit der Grundplatte verbinden. Bei einem Transistor z. B., der beispielsweise in Emitterschaltung betrieben wird, wird vorzugsweise die Emitterelektrode induktivitätsarm angeschlossen.The semiconductor arrangement according to the invention enables a low inductance Connection for any of the electrodes opposite the base plate. In Depending on the circuit in which the semiconductor device is operated should one preferably be the one provided as the base electrode electrode Connect with low inductance and for this purpose in accordance with the invention connect to the base plate. In a transistor z. B., for example in Emitter circuit is operated, the emitter electrode is preferably low inductance connected.

Der p-n-übergang, der die Grundplatte von den das eigentliche Halbleitersystern bildenden Halbleiterzonen elektrisch trennt, wird imBetriebszustand in Sperrichtung gepdlt. Die an die Grundplatte angrenzende Halbleiterzone ist vorzugsweise stark dotiert.The p-n junction, which is the base plate of the actual semiconductor system forming semiconductor zones electrically separates, is in the operating state in the reverse direction pdl. The semiconductor zone adjoining the base plate is preferably strong endowed.

Eine elektrische Verbindung zwischen dem mit der Elektrode verbundenen elektrischen Leiter und der Grundplatte kann auch dadurch zustande kommen, daß der elektrische Leiter nicht unmittelbar mit der an die Grundplatte angrenzenden stark dotierten Zone verbunden wird, sondern mit einer Halbleiterzone, die an diese Zone grenzt und den gleichen Leitungstyp aufweist. Ein solcher elektrischer Anschluß ist dann von Vorteil, wenn die Zone, auf der der elektrische Leiter endet, sich bis zu der der Grundplatte gegenüberliegenden Halbleiteroberflächenseite erstreckt * - In diesem Fall ist es nämlich nicht erforderlich, die der Grundplatte unmittelbar benachbarte Zone freizulegen, sondern es genügt, wenn der elektrische Leiter nur mit der die Verbindung herstellenden Halbleiterzone auf der der Grundplatte gegenüberliegenden Oberflächenseite verbunden wird. . - Der Anschluß der induktivitätsarm anzuschließenden Elektrode an die Grundplatte erfolgt vorzugsweise durch einen metallischen Kontaktstreifen, der -beispielsweise aufgedampft wird. An denjenigen Stellen, an denen der Streifen keinen elektrischen Kontakt mit der Halbleiteroberfläche haben soll, ist der Kontaktstreifen von der Halbleiteroberfläche durch eine Isolierschicht getrennt. Zur Isolierung kann beispielsweise ein auf die Halbleiteroberfläche aufge-# brachter isolierender Kunststoff oder eine Oxydschicht verwendet werden. Die Kontaktierung zwischen dem metallischen Kontaktstreifen und der zu kontaktierenden Halbleiterzone kann dadurch verbessert werden, daß der Kontaktstreifen aus einem Material besteht, welches beim Legieren im Halbleiterkörper einen Leitungstyp hervorruft, der mit dem. Leitungstyp der zu kontaktierenden Halbleiterzone übereinstimmt.An electrical connection between the electrical conductor connected to the electrode and the base plate can also come about in that the electrical conductor is not connected directly to the heavily doped zone adjoining the base plate, but to a semiconductor zone which adjoins this zone and the has the same line type. Such an electrical connection is advantageous if the zone on which the electrical conductor ends extends to the side of the semiconductor surface opposite the base plate * - in this case it is not necessary to expose the zone immediately adjacent to the base plate, but rather it It is sufficient if the electrical conductor is only connected to the semiconductor zone producing the connection on the surface side opposite the base plate. . - The connection of the inductance to be connected to the electrode base is preferably carried out by a metallic contact strip which is -beispielsweise evaporated. At those points where the strip should not have any electrical contact with the semiconductor surface, the contact strip is separated from the semiconductor surface by an insulating layer. For example, an insulating plastic or an oxide layer applied to the semiconductor surface can be used for insulation. The contact between the metallic contact strip and the semiconductor zone to be contacted can be improved in that the contact strip consists of a material which, when alloyed, produces a conductivity type in the semiconductor body which corresponds to the. Corresponds to the conductivity type of the semiconductor zone to be contacted.

Die Erfindung wird im folgenden an einigen Ausführungsbeispielen näher erläutert.The invention is explained in more detail below using a few exemplary embodiments explained.

In F i g. 1 ist schematisch ein Schnitt durch einen nach der Erfindung hergestellten Planartransistor dargestellt. Als Halbleitermaterial für einen solchen Transistor, der beispielsweise vom n-p-n-Typ ist, eignet sich Silizium. Bei der Herstellung eines solchen Transistors geht man von einem stark p-dotierten Halbleiterplättchen 1 aus, auf das eine schwach p-dotierte Schicht 2 epitaktisch aufgebracht wird. In die epitaktische Schicht 2 werden nach der sogenannten Planartechnik durch Fenster einer Oberflächenoxydschicht die das Transistorelement ergebenden Halbleiterzonen diffundiert. Die n-dotierte Diffusionszone 3 dient als Kollektorzone ' während die p-dotierte Diffusionszone 4 und die wiederum n-dotierte Diffusionszone 5 als Basis- und Emitterzonen verwendet werden. Um die Kontaktierung des Transistors zu ermöglichen, werden im Anschluß an die Diffusion in die Oxydschicht öffnungen über den betreffenden Bereichen eingeätzt und mit Metallschichten 11 (Emitter), 12 (Basis), 13 (Kollektor) bedampft. Die Bereiche 7, 8, 9 und 10 stellen Teile der auf der fertigen Anordnung verbleibenden Oxydschicht dar. Neben dem Transistorelement wird zweckmäßigerweise vor den bereits beschriebenen Diffusionsvorgängen eine bis zum stark dotierten Bereich 1 des Halbleiterplättchens reichende p-dotierte Diffusionszone 6 erzeugt, die eine gut leitende Verbindung zwischen dem aufgedampften Emitterkontaktstreifen 14 und dem stark dotierten Bereich 1 herstellt. Diese Zone 6 kann beispielsweise auch durch Legieren erzeugt werden.In Fig. 1 is shown schematically a section through a planar transistor manufactured according to the invention. A suitable semiconductor material for such a transistor, which is for example of the npn type, is silicon. The production of such a transistor is based on a heavily p-doped semiconductor wafer 1 , onto which a weakly p-doped layer 2 is epitaxially applied. According to the so-called planar technique, the semiconductor zones which result in the transistor element are diffused into the epitaxial layer 2 through windows of a surface oxide layer. The n-type diffusion region 3 serves as a collector region 'while the p-type diffusion region 4 and in turn, n-type diffusion region 5 to be used as the base and emitter regions. In order to enable contact to be made with the transistor, openings are etched into the oxide layer over the relevant areas after the diffusion and vaporized with metal layers 11 (emitter), 12 (base), 13 (collector). The areas 7, 8, 9 and 10 represent parts of the oxide layer remaining on the finished arrangement. In addition to the transistor element, a p-doped diffusion zone 6 reaching up to the heavily doped area 1 of the semiconductor wafer is expediently produced before the diffusion processes already described Establishes a conductive connection between the vapor-deposited emitter contact strip 14 and the heavily doped region 1 . This zone 6 can also be produced, for example, by alloying.

Derjenige Teil der Oxydschicht 7, der unter -dem Kontaktstreifen 14 liegt, kann vor dem Aufdampfen des Kontaktstreifens, wenn möglich, noch durch zu- sätzliches Aufdampfen von Oxyd verstärkt werden. Nachdem das Halbleitergrundplättchen auf die metallische Gehäusegrundplatte, 15 aufgelötet worden ist, können die Basis- und Kollektorelektroden 12 und 13 nach bekannten Verfahren mit den Kontaktdrähten 1.6 und 17 versehen werden.The portion of the oxide layer 7, which is below -the contact strips 14, prior to vapor deposition of the contact strip, if possible, be amplified, or by to-sätzliches vapor deposition of oxide. After the semiconductor base plate has been soldered onto the metallic housing base plate 15 , the base and collector electrodes 12 and 13 can be provided with the contact wires 1.6 and 17 using known methods.

Da beim Betrieb des Transistors zwischen KoHektor und Emitter eine Spannung anliegt, die den p-n-übergang zwischen der Zone 2 und 3 in Sperrrichtung polt, ist der Emitter dadurch vom Kollektor elektrisch isoliert. Die Kapazität dieses p-n-überganges, die sich zur Kapazität des Ausgangskreises addiert, kann durch niedrige Dotierung der epitaltischen Schicht 2 kleingehalten werden. Since a voltage is applied between the coil and the emitter when the transistor is in operation, which polarizes the pn junction between zones 2 and 3 in the reverse direction, the emitter is electrically isolated from the collector. The capacitance of this pn junction, which is added to the capacitance of the output circuit, can be kept small by low doping of the epitaltic layer 2.

Wird gemäß einer Weiterbildung der Erfindung direkt die Gehäusegrundplatte als Grundplatte verwendet, so ergibt sich wegen der direkten Verbindung zwischen Halbleiterkörper und Gehäuse auch für die Kollektorsperrschicht eine gute Wärmeableitung. Das vorliegende Verfahren eignet sich deshalb auch zur Herstellung von Leistungstransistoren, wobei der Emitter- und der Basisanschluß, beispielsweise in Gestalt zweier ineinanderverzahnter Kämme, großflächig ausgeführt werden können. Dabei bietet sich noch der Vorteil, daß bei solchen Leistungstransistoren der Emitterkontaktstreifen sehr breit und damit extrem induktivitätsarm ausgeführt werden kann.According to a further development of the invention, the housing base plate is used directly used as a base plate, it results because of the direct connection between Semiconductor body and housing also provide good heat dissipation for the collector barrier layer. The present process is therefore also suitable for the production of power transistors, wherein the emitter and the base connection, for example in the form of two interleaved Combs, can be carried out over a large area. There is also the advantage that in such power transistors the emitter contact strip is very wide and so that it can be implemented with an extremely low inductance.

5 Eine Abwandlung des in Verbindung mit F i g. 1 geschilderten Herstellungsverfahrens besteht gemäß F i g. 2 darin, daß bei sonst gleichen Verfahrensschritten die Verbindung des Emitterkontaktstreifens 14 mit dem hochdotierten Bereich 1 des Halbleitergrundplättchens statt durch die Diffusionszone 6 dadurch bewerkstelligt wird, daß das Halbleitergrundplättchen vor dem Aufdampfen des Kontaktstreifens neben dem Transistorelement bis auf die hochdotierte Zone 1 abgeätzt wird. 5 A modification of the concept used in connection with FIG. 1 is the manufacturing process described in FIG. 2 in that the connection of the emitter contact stripe 14 to the heavily doped region 1 of the semiconductor base plate is held by the diffusion zone 6 accomplished by under otherwise identical process steps, that the semiconductor basic plate is etched prior to vapor deposition of the contact strip next to the transistor element as far as the highly doped zone. 1

Eine weitere Möglichkeit, eine gutleitende Verbindung des Emitterkontaktstreifens mit dem an die GehäusegruDdplatte angrenzenden hochdotierten Bereich des Halbleitergrundplättchens zu schaffen, besteht darin, daß eine Metallpille bis zum hochdotierten Bereich einlegiert wird, wobei das Material dei Metallpille im Halbleitermaterial eine Dotierung hervorruft, deren Leitungstyp der gleiche ist wie dei des hochdotierten Bereiches.Another possibility, a highly conductive connection of the emitter contact strip with the highly doped area of the semiconductor base plate adjoining the base plate of the housing to create is that a metal pill is alloyed up to the highly doped area where the material of the metal pill causes doping in the semiconductor material, whose conductivity type is the same as that of the highly doped area.

Eine Weiterentwicklung des in F i g. 1 und 2 dara - gestellten Transistors erhält man gemäß F i g. '- durch Einfügen einer hochdotierten epitaktischer Schicht für das Kollektorgebiet. Zu diesem Zwecl geht man wieder von einem stark p-dotierten Halbleiterplättchen 1 aus, auf das epitaktische nacheinander eine schwach p- oder n-dotierte Schicht 18, eine stark n-dotierte Schicht 19 und schließlich eine schwach n-dotierte Schicht 20 aufgewachsen werden. Nach der Planartechnik werden die p-dotierte Diffusionszone 4 als Basiszone und die n-dotierte Diffusionszone 5 als Emitterzone eindiffundiert. Die stark n-dotierte epitaktische Schicht 19 dient als Kolle-ktorzone, die über die n-dotierte Diffusionszone 21 kontaktiert werden kann. Beim Betrieb des Transistors erstreckt sich die Kollektorraumladungszone ün schwach n-dotierten Gebiet 20 zwischen den Zonen 4 (Basis) und 19 (Kollektor). In der schwach dotierten epitaktischen Schicht 18 baut sich beim Betrieb des Transistors die Raumladungszone des p-n-überganges auf, der den Kollektor- und Emitteranschluß voneinander isoliert. Die Kontaktierung des Emitters geschieht wieder ebenso wie in F i g. 2 nach Abätzen des Halbleiterplättchens -neben dem Transistorelement durch Aufdampfen des metallischen Kontaktstreifens 14, nachdem zur Isolierung der Sperrschichten eine Oxydschicht 7 aufgedampft worden ist. Die übrigen Teile stimmen mit den entsprechenden Teilen in den vorhergehenden Figuren überein.A further development of the in F i g. 1 and 2 - the transistor shown is obtained according to FIG. '- by inserting a highly doped epitaxial layer for the collector area. For this purpose, a heavily p-doped semiconductor wafer 1 is again assumed, onto which a lightly p- or n-doped layer 18, a heavily n-doped layer 19 and finally a lightly n-doped layer 20 are grown epitaxially in succession. According to the planar technique, the p-doped diffusion zone 4 is diffused in as the base zone and the n-doped diffusion zone 5 is diffused in as the emitter zone. The heavily n-doped epitaxial layer 19 serves as a collector zone, which can be contacted via the n-doped diffusion zone 21. When the transistor is in operation, the collector space charge zone extends into a weakly n-doped region 20 between zones 4 (base) and 19 (collector). During operation of the transistor, the space charge zone of the pn junction, which isolates the collector and emitter connections from one another, builds up in the weakly doped epitaxial layer 18. The contacting of the emitter takes place again in the same way as in FIG. 2 after the semiconductor wafer has been etched off, next to the transistor element by vapor deposition of the metallic contact strip 14, after an oxide layer 7 has been vapor deposited to isolate the barrier layers. The other parts correspond to the corresponding parts in the previous figures.

Gemäß F i g. 4 kann bei dem soeben beschriebenen Transistor die Kontaktierung der Kollektorzone 19 auch nach Abätzen des Halbleiterplättehens in der Kollektorkontaktzone ausgeführt werden. Die aufgedampfte Metallschicht 22 soll dabei das Anbringen des Kollektorkontaktdrahtes 17 erleichtern.According to FIG. 4, in the case of the transistor just described, the contacting of the collector zone 19 can also be carried out after the semiconductor wafer has been etched away in the collector contact zone. The vapor-deposited metal layer 22 is intended to facilitate the attachment of the collector contact wire 17.

In F i g. 5 ist als weiteres Ausführungsbeispiel der Erfindung die Herstellung eines Transistors unter Benutzung der sogenannten Mesa-Technik skizziert. In dieser Technik beherrscht man auch die Herstellung von Germaniumtransistoren. Um einen p-n-p-Germanium-Transistor gemäß F i g. 5 herzustellen, geht man von einem stark n-dotierten Germaniumplättchen 1 aus, auf das epitaktisch eine schwach p- oder n-dotierte Schicht 18, eine stark p-dotierte Schicht 19 und eine schwach p-dotierte Schicht 20 aufge-7achsen werden. Nachdem von der Oberfläche her in die p-Schicht 20 eine n-Schicht 4 eindiffundiert worden ist, werden der Emitterstreifen 23, der beispielsweise aus Aluminium besteht, und der Basiskontaktstreifen 12 (z, B. Gold mit Antimon) aufgedampft und einlegiert. Die p-dotierte Rekristallisationszone 5 unter dem Emitterstreifen dient als Emitterzone, die in die n-dotierte Basiszone 4 eingebettet ist. Auf die schwach p-dotierte Zone 20, in der beim Betrieb des Transistors die Kollektorraumladungszone liegt, folgt die stark p-dotierte Kollektorzone 19. Nach der Mesa-Ätzung um den Emitter-und Basisstreifen herum, wird das Halbleitergrundplättchen auf der Emitterseite bis zum stark n-dotierten Gebiet 1 und neben dem Basisstreifen bis zum stark p-dotierten Gebiet 19 weiter abgeätzt. Dann werden zur Kollektorkontaktierung die Metallschicht 22 und zur Emitterkontaktierung der metallische Kontaktstreifen 14 aufgedampft, nachdem zur Isolierung der Sperrschichten zunächst die Isolierschicht 7 aufgebracht wurde. Für die Isolierschicht 7 kann beispielsweise aufgedampftes Siliziumoxyd oder ein isolierender Kunststoff verwendet werden. Schließlich wird das Germaniumgrundplättchen auf die Gehäusegrundplatte aufgelötet, und es werden die Kontaktdrähte 16 und 17 für den Basis- und Kollektoranschluß angebracht.In Fig. 5 is sketched of a transistor using the so-called mesa technology as a further embodiment of the invention the preparation. This technique is also used to produce germanium transistors. To a pnp germanium transistor according to FIG. 5 , one starts with a heavily n-doped germanium plate 1 , onto which a lightly p- or n-doped layer 18, a heavily p-doped layer 19 and a lightly p-doped layer 20 are grown epitaxially. After an n-layer 4 has been diffused into the p-layer 20 from the surface, the emitter strip 23, which consists for example of aluminum, and the base contact strip 12 (for example gold with antimony) are vapor-deposited and alloyed. The p-doped recrystallization zone 5 under the emitter strip serves as an emitter zone which is embedded in the n-doped base zone 4. The weakly p-doped zone 20, in which the collector space charge zone is located during operation of the transistor, is followed by the heavily p-doped collector zone 19 n-doped region 1 and next to the base strip as far as the heavily p-doped region 19 . Then the metal layer 22 is vapor-deposited for the collector contact and the metallic contact strip 14 for the emitter contact, after the insulating layer 7 has first been applied to insulate the barrier layers. For the insulating layer 7 , for example, vapor-deposited silicon oxide or an insulating plastic can be used. Finally, the germanium base plate is soldered onto the housing base plate, and the contact wires 16 and 17 for the base and collector connections are attached.

Claims (2)

Patentansprüche: 1. Halbleiteranordnung mit einem auf einer metallischen Grundplatte befestigten Halbleiterkörper, der auf der der Grundplatte gegenüberliegenden Oberfläche mehrere Elektroden aufweist, die durch einen ün Halbleiterkörper zwischen den Elektroden und der metallischen Grundplatte vorgesehenen p-n-übergang durch dessen Beaufschlagung mit einem Sperrpotential von der Grundplatte isoliert werden können, d a - durch gekennzeichnet, daß eine der Elektroden direkt oder über eine an die Grundplatte angrenzende Halbleiterzone mittels eines elektrischen Leiters mit der Grundplatte elektrisch leitend verbunden ist. Claims: 1. Semiconductor arrangement with a semiconductor body fastened to a metallic base plate, which has a plurality of electrodes on the surface opposite the base plate, the pn junction provided by a semiconductor body between the electrodes and the metallic base plate through the application of a blocking potential from the base plate can be isolated, d a - characterized in that one of the electrodes is connected to the base plate in an electrically conductive manner directly or via a semiconductor zone adjoining the base plate by means of an electrical conductor. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet ' daß die an die Grundplatte angrenzende Halbleiterzone stark dotiert ist. 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verbindung des elektrischen Leiters mit der an die metallische Grundplatte angrenzendenHalbleiterzone über eine von der der Grundplatte gegenüberliegenden Oberfläche des Halbleiterkörpers bis zu der an die Grundplatte angrenzenden Halbleiterzone reichende, den gleichen Leitfähigkeitstyp wie die letztere aufweisende Halbleiterzone erfolgt. 4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der elektrische Leiter durch einen metallischen Kontaktstreifen gebildet wird, der an den Stellen, an denen er die Halbleiteroberfläche nicht berühren soll, von der Halbleiteroberfläche durch eine isolierende Schicht getrennt ist. 5. Halbleiteranordnung nach Ansprach 4, dadurch gekennzeichnet, daß die isolierende Schicht aus einem Oxyd besteht. 6. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die isolierende Schicht aus einem Kunststoff besteht. 7. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper derart gestaltet ist, daß die der metallischen Grundplatte gegenüberliegende Oberfläche zum Teil bis zu der an die Grundplatte angrenzende Halbleiterzone reicht und so dort eine parallel zur Grundplatte verlaufende Kontaktierungsfläche für den metallischen Kontaktstreifen bildet. 8. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der metallische Kontaktstreifen an die an die metallische Grundplatte angrenzende Halbleiterzone mit einem Lot befestigt ist, das den Leitungstyp der letzteren nicht verändert. 9. Halbleiteranordnung nach einem der Ansprüche 1. bis 8, dadurch gekennzeichnet, daß die metallische Grundplatte als Gehäusesockel vorgesehen ist. 10. Transistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Emitterelektrode auf der der Grundplatte gegenüberliegenden Oberfläche des Halbleiterkörpers vorgesehen und mit der metallischen Grundplatte elektrisch leitend verbunden ist. 11. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 1, dadurch gekenn-.zeichnet, daß der Halbleiterkörper auf die metallische Grundplatte aufgelötet wird. 12. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Kontaktstreifen aufgedampfte, wird. In Betracht gezogene Druckschriften:. Deutsche Auslegeschriften Nr. 1080 693, 1110320. 2. A semiconductor device according to claim 1, characterized in 'that the layer adjacent to the base semiconductor region is heavily doped. 3. Semiconductor arrangement according to Claim 1 or 2, characterized in that the connection of the electrical conductor to the semiconductor zone adjoining the metallic base plate via a surface of the semiconductor body opposite the base plate to the semiconductor zone adjoining the base plate is of the same conductivity type the latter having semiconductor zone takes place. 4. Semiconductor arrangement according to one of claims 1 to 3, characterized in that the electrical conductor is formed by a metallic contact strip which is separated from the semiconductor surface by an insulating layer at the points where it should not touch the semiconductor surface. 5. Semiconductor arrangement according spoke 4, characterized in that the insulating layer consists of an oxide. 6. Semiconductor arrangement according to claim 4, characterized in that the insulating layer consists of a plastic. 7. Semiconductor arrangement according to one of claims 1 to 6, characterized in that the semiconductor body is designed such that the surface opposite the metallic base plate extends in part to the semiconductor zone adjacent to the base plate and so there is a contacting surface extending parallel to the base plate for the metallic contact strips. 8. Semiconductor arrangement according to one of claims 1 to 7, characterized in that the metallic contact strip is attached to the semiconductor zone adjoining the metallic base plate with a solder which does not change the conductivity type of the latter. 9. Semiconductor arrangement according to one of claims 1 to 8, characterized in that the metallic base plate is provided as a housing base. 10. Transistor according to one of claims 1 to 8, characterized in that the emitter electrode is provided on the surface of the semiconductor body opposite the base plate and is electrically conductively connected to the metallic base plate. 11. A method for producing a semiconductor arrangement according to claim 1, characterized in that the semiconductor body is soldered onto the metallic base plate. 12. A method for producing a semiconductor arrangement according to claim 4, characterized in that the contact strip is vapor-deposited. Documents considered :. German Auslegeschriften No. 1080 693, 1110320.
DET26151A 1964-05-08 1964-05-08 Semiconductor arrangement with a semiconductor body fastened to a metallic base plate Pending DE1230132B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DET26151A DE1230132B (en) 1964-05-08 1964-05-08 Semiconductor arrangement with a semiconductor body fastened to a metallic base plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET26151A DE1230132B (en) 1964-05-08 1964-05-08 Semiconductor arrangement with a semiconductor body fastened to a metallic base plate

Publications (1)

Publication Number Publication Date
DE1230132B true DE1230132B (en) 1966-12-08

Family

ID=7552580

Family Applications (1)

Application Number Title Priority Date Filing Date
DET26151A Pending DE1230132B (en) 1964-05-08 1964-05-08 Semiconductor arrangement with a semiconductor body fastened to a metallic base plate

Country Status (1)

Country Link
DE (1) DE1230132B (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1080693B (en) * 1957-09-27 1960-04-28 Int Standard Electric Corp Electric semiconductor device
DE1110320B (en) * 1957-12-20 1961-07-06 Siemens Ag Electrical insulation for semiconductor assemblies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1080693B (en) * 1957-09-27 1960-04-28 Int Standard Electric Corp Electric semiconductor device
DE1110320B (en) * 1957-12-20 1961-07-06 Siemens Ag Electrical insulation for semiconductor assemblies

Similar Documents

Publication Publication Date Title
DE1944793C3 (en) Method for manufacturing an integrated semiconductor device
DE1216437C2 (en) METHOD OF MANUFACTURING A MICROMINIATURIZED INTEGRATED SEMI-CONDUCTOR CIRCUIT ARRANGEMENT
DE1283399B (en) Field effect transistor with two ohmic electrodes and one insulated control electrode
DE1080693B (en) Electric semiconductor device
EP0657941B1 (en) Gated power semiconductor device having a buffer zone and method of making the same
DE68926776T2 (en) Lateral bipolar transistor with an isolated control electrode
DE2646404A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES WITH HIGH THERMAL CONDUCTIVITY
DE1810322C3 (en) Bipolar transistor for high currents and high current amplification
DE2548483A1 (en) FIELD EFFECT TRANSISTOR AND PROCESS FOR ITS MANUFACTURING
DE1514855C3 (en) Semiconductor device
DE2300116A1 (en) HIGH FREQUENCY FIELD EFFECT TRANSISTOR WITH ISOLATED GATE ELECTRODE FOR BROADBAND OPERATION
DE69930715T2 (en) Electronic semiconductor power with integrated diode
DE69325994T2 (en) Integrated structure of a current sensing resistor for power MOSFET devices, in particular for power MOSFET devices with an overcurrent self-protection circuit
DE1916927A1 (en) Integrated semiconductor component
DE69315813T2 (en) Cascode circuit structure with bipolar epitoxial transistors and low-lying base connection
DE3002897C2 (en) Thyristor
EP0279404A2 (en) Laser transmitter arrangement
DE2514205C3 (en) Electronic switching device for alternating switching of two input signals
DE1297233B (en) Field effect transistor
DE1639349B2 (en) Field effect transistor with an insulated gate electrode, method for its production and use of such a field effect transistor in an integrated circuit
DE2601131A1 (en) SEMI-CONDUCTOR DEVICES OF THE PRESSURE CONTACT TYPE
DE1489193C3 (en) Method for manufacturing a semiconductor device
DE1950478A1 (en) Semiconductor component with controllable capacitance
WO2016066329A1 (en) Integrated semiconductor circuit
DE2607194C2 (en) Semiconductor device