DE1181949B

DE1181949B - Storage and delay arrangement for electrical calculating machines

Info

Publication number: DE1181949B
Application number: DEI9169A
Authority: DE
Inventors: Genung Leland Clapper
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1954-09-24
Filing date: 1954-09-24
Publication date: 1964-11-19

Description

Speicher- und Verzögerüng~sänordnung für elektrische Rechenmaschinen'. In elektrischen Rechenmaschinen werden bekanntlich häufig Speicher- und Verzögerungskreise benötigt. Insbesondere ist es in Ziffernrechenanlagen oft erwünscht, serienweise auftretende Impulsreihen in parallele Impulsreihen umzuwandeln, oder umgekehrt. Außerdem kann es erforderlich sein, eine Impulsreihe um eine vorherbestimmte Anzahl von Zeitabschnitten zu verzögern und die Impulsreihen nach jedem einzelnen Zeitabschnitt oder nach einer vorgegebenen Anzahl von Zeitabschnitten verfügbar zu haben. Dafür wird eine Speicher- oder Verzögerungsvorrichtung verwendet.Storage and delay arrangement for electrical calculators'. As is well known, storage and delay circuits are often used in electrical calculating machines needed. In particular, it is often desirable in numeric computing systems, in series to convert occurring pulse trains into parallel pulse trains, or vice versa. It may also be necessary to repeat a series of pulses by a predetermined number of time segments to delay and the pulse series after each individual time segment or available after a predetermined number of time periods. Therefore a memory or delay device is used.

Die Erfindung betrifft eine Speicher- und Verzögerungsanordnung, insbesondere für elektrische Rechenmaschinen. Die Speicheranordnung enthält einen an sich bekannten Speicherkondensator, an dessen eine Seite die Eingangsimpulse angelegt werden. Erfindungsgemäß werden den Eingangsimpulsen Synchronisierimpulse überlagert, die nach der Aufladung des Speicherkondensators an seiner anderen Seite einen Ausgangsimpuls erzeugen. Gemäß weiterer Merkmale der Erfindung sind Gleichrichter, wie Kristalldioden, vorgesehen, welche für eine richtige Zuordnung der Impulse sorgen.The invention relates to a memory and delay arrangement, in particular for electric calculators. The memory arrangement contains one known per se Storage capacitor, on one side of which the input pulses are applied. According to the invention Synchronization pulses are superimposed on the input pulses after charging of the storage capacitor generate an output pulse on its other side. According to further features of the invention, rectifiers, such as crystal diodes, are provided, which ensure correct allocation of the impulses.

Weitere Merkmale der Erfindung ergeben sich aus der nachstehenden Beschreibung, welche Ausführungsbeispiele der Erfindung zeigt. Die Zeichnungen haben folgende Bedeutung: F i g. 1 stellt das grundsätzliche Schaltschema eines Ausführungsbeispiels der Erfindung dar; F i g. 2 ist eine graphische Darstellung von Impulsformen, die an verschiedenen Punkten des Stromkreises gemäß F i g. 1 vorhanden sind; die Zugehörigkeit ist durch gleiche Buchstaben angedeutet; F i g. 3 bis 8 sind Blockdiagramme mehrerer Ausführungsbeispiele der in F i g. 1 gezeigten Anordnung; F i g. 9 stellt eine Abwandlung der in F i g. 1 gezeigten Anordnung dar; F i g. 10 ist eine graphische Darstellung von Imzulsen, die sich auf die Anordnung von F i g. 9 bezieht; die großen Buchstaben entsprechen sich gegenseitig; F i g. 11 zeigt Einzelheiten der in F i g. 9 dargestellten Anordnung.Further features of the invention will emerge from the following Description showing embodiments of the invention. The drawings have has the following meaning: F i g. 1 shows the basic circuit diagram of an exemplary embodiment of the invention; F i g. Fig. 2 is a graph of pulse shapes showing the at various points in the circuit according to FIG. 1 are present; the affiliation is indicated by the same letters; F i g. 3 through 8 are block diagrams of several Embodiments of the in F i g. 1 arrangement shown; F i g. 9 represents a modification the in F i g. 1 represents the arrangement shown; F i g. 10 is a graph von Imzulsen, referring to the arrangement of FIG. 9 refers; the big letters correspond to each other; F i g. 11 shows details of the in FIG. 9 shown Arrangement.

F ig . 12 ist eine graphische Darstellung von Impulsen und bezieht sich auf die Anordnung gemäß Fig. 11; F i g. 13 ist das Schaltschema einer Speichereinheit gemäß F i g. 9 in Verbindung mit einer Einheit gemäß F i g. 1; F i g. 14 stellt das Blockdiagramm für ein Beispiel eines dynamischen Speicherstromkreises in Verbindung mit den Einheiten gemäß -F i g. 1 und 9 dar.Fig. 12 is a graphic representation of pulses and relates to the arrangement according to FIG. 11; F i g. 13 is the circuit diagram of a memory unit according to FIG. 9 in connection with a unit according to FIG. 1; F i g. 14 represents the block diagram for an example of a dynamic memory circuit in conjunction with the units according to -F i g. 1 and 9.

Gemäß F i g. 1 werden die -Synchronisierimpulse A und Signalimpulse B an di&:Eingangsklemmen A und B angelegt. Gemäß F i g. 2sind die mit A bzw. B bezeichneten Synchronisier-:,:,- Signalimpulse phasengleich, da dies in der Praxis häufig der Fall ist. Es ist jedoch keine notwendige Voraussetzung: Die Signalimpulse B gelangen über Leitung 21 an die eine Seite des Eingangskbndensators 22. Die andere Seite des Kondensators 22 ist über einen Gleichrichter geerdet, der z: B: eine Germaniumdiode 23 mit einer Kathode 24 und einer Anode 25 sein kann.According to FIG. 1 the synchronization pulses A and signal pulses B are applied to di &: input terminals A and B. According to FIG. 2, the synchronizing -:,:, - signal pulses labeled A and B are in phase, as this is often the case in practice. However, it is not a necessary prerequisite: the signal pulses B reach one side of the input capacitor 22 via line 21. The other side of the capacitor 22 is grounded via a rectifier, e.g. a germanium diode 23 with a cathode 24 and an anode 25 can be.

Die Synchrönisierimpulse A: werden über Leitung 26 an einen Gleichrichter angelegt; der in Form einet Germaniumdiode 27 mit einer Kathode 28 und einer Anode 29 dargestellt Ist. Die Anode 29 der Diode 27 ist an die eine Seite eines Widerstandes 31 angeschlossen. Die andere Seite des Widerstandes 31 ist an den Verbindungspunkt C zwischen Kondensator 22 und Diode 23 angeschlossen. Außerdem ist der Verbindungspunkt C über den Widerstand 32 mit dem negativen Pol einer 100-V=Quelle verbunden. Der Verbindungspunkt D zwischen Diode 27 und Widerstand 31 ist über einen Kondensator 33 an das Steuergitter 34 einer Elektronenröhre 35, die, z. B. vom Doppeltriodentyp ist, gekoppelt. Die linke Kathode 36 der Röhre 35 ist geerdet, und die linke Anode 37 ist über einen Belastungswiderstand 38 an den positiven Pol einer 150-V-Quelle angeschlossen.The synchronizing pulses A: are sent via line 26 to a rectifier laid out; in the form of a germanium diode 27 with a cathode 28 and an anode 29 is shown. The anode 29 of the diode 27 is on one side of a resistor 31 connected. The other side of the resistor 31 is at the connection point C connected between capacitor 22 and diode 23. Also is the connection point C connected via resistor 32 to the negative pole of a 100 V = source. Of the Connection point D between diode 27 and resistor 31 is via a capacitor 33 to the control grid 34 of an electron tube 35 which, for. B. of the double triode type is coupled. The left cathode 36 of tube 35 is grounded, and the left anode 37 is connected through a load resistor 38 to the positive pole of a 150 V source connected.

Die rechte Kathode 39 der Röhre 35 ist geerdet, und die rechte Anode 41 ist über die in Reihe geschalteten Belastungswiderstände 42 und 43 an den positiven Pol der 150-V-Quelle angeschlossen. Der Verbindungspunkt F zwischen Widerstand 38 und der linken Anode 37 ist über: Kondensator 44 und Widerstand 45, die parallel geschaltet sind, mit dem rechten Steuergitter 46 der Röhre 35 gekoppelt. Der Verbindungspunkt G zwischen dem rechten Steuergitter 46 und Kondensator 44 ist über Widerstand 47 an den negativen Pol der 100-V-Quelle angeschlossen. Der Verbindungspunkt H zwischen dem Widerstand 42 und der rechten Anode 41 ist über einen Widerstand 48 an den Verbindungspunkt E zwischen Kondensator 33 und dem linken Steuergitter 34 der Röhre 35 angeschlossen.The right cathode 39 of the tube 35 is grounded and the right anode 41 is connected to the positive pole of the 150 V source through the series connected load resistors 42 and 43. The connection point F between resistor 38 and the left anode 37 is coupled to the right control grid 46 of the tube 35 via: capacitor 44 and resistor 45, which are connected in parallel. The connection point G between the right control grid 46 and capacitor 44 is connected via resistor 47 to the negative pole of the 100 V source. The connection point H between the resistor 42 and the right anode 41 is connected via a resistor 48 to the connection point E between the capacitor 33 and the left control grid 34 of the tube 35.

Wenn ein negativer Signalimpuls, der im Zeitabschnitt T 1 bei B in F i g. 2 gezeigt ist, über Leitung 21 an den Kondensator 22 gelangt, wird die Ladung auf dem Kondensator 22 verringert, da der Verbindungspunkt C durch die Verbindung über die Diode 23 zur Erde daran gehindert wird, nur leicht negativ zu werden. Wenn der Signalimpuls endet und das Potential der Leitung 21 ansteigt, wird dieser Anstieg über Kondensator 22 zum Verbindungspunkt C übertragen, wie im Zeitabschnitt T 1 bei C in F i g. 2 gezeigt. Wenn Klemme A und damit Leitung 26 das normale positive Potential haben, das etwa -I-50 V entsprechend bei A in F i g. 2 beträgt, lädt sich Kondensator 33 über den Widerstand 31 auf und gleicht die Potentiale an den Verbindungspunkten C und D aus.If a negative signal pulse, which occurs in the time segment T 1 at B in FIG. 2, arrives at the capacitor 22 via line 21, the charge on the capacitor 22 is reduced since the connection point C is prevented from going only slightly negative by the connection via the diode 23 to ground. When the signal pulse ends and the potential of line 21 rises, this rise is transmitted via capacitor 22 to connection point C, as in time segment T 1 at C in FIG. 2 shown. When terminal A and thus line 26 have the normal positive potential, which is approximately -I-50 V corresponding to A in FIG. 2, capacitor 33 charges up via resistor 31 and balances the potentials at connection points C and D.

Während der Aufladung von Kondensator 33 wird der Verbindungspunkt E durch das linke Steuergitter 34 der Entladungsvorrichtung 35 nahe dem Erdpotential gehalten. Da das Gitter 34 über die Widerstände 48, 42 und 43 an den positiven Pol der Spannungsquelle'angeschlossen ist, ist die linke Seite der Röhre 35 normalerweise stark leitend und ergibt eine Diodenwirkung zwischen der linken Steuerelektrode 34 und der linken Kathode 36. Diese Elemente dienen daher als Gleichrichter zwischen Verbindungspunkt E und Erde.During the charging of capacitor 33 it becomes the connection point E through the left control grid 34 of the discharge device 35 near the earth potential held. Since the grid 34 via the resistors 48, 42 and 43 to the positive pole the voltage source is connected, the left side of the tube 35 is normally highly conductive and produces a diode effect between the left control electrode 34 and the left cathode 36. These elements therefore serve as rectifiers between Connection point E and earth.

Wenn jetzt der Verbindungspunkt D ein höheres Potential hat, als dem Erdpotential entspricht, läßt die Vorderkante des Synchronisierimpulses, der im Zeitabschnitt T 2 bei A in F i g. 2 gezeigt ist, die Diode 27 leitend werden und bringt den unteren Verbindungspunkt D auf Erdpotential. Dieser Potentialabfall am Verbindungspunkt D setzt sich über den Kondensator 33 fort zum Verbindungspunkt E, der bei E in F i g. 2 gezeigt ist, und erzeugt einen verzögerten Ausgangsimpuls an dem dynamischen Speicherkreis. Der Kondensator 33 entlädt sich jetzt über die Widerstände 48, 42 und 43, und das Potential am Verbindungspunkt E wird erhöht, und der Ausgangsimpuls endet, wie im Zeitabschnitt T2 bei E in F i g. 2 gezeigt ist; der Potentialanstieg am Verbindungspunkt E wird auf etwa Erdpotential begrenzt durch das linke Steuergitter 34 der Entladungsröhre 35. Man sieht also, daß ein Ausgangsimpuls im zweiten Zeitabschnitt T2 entsprechend einem Eingangsimpuls im ersten Zeitabschnitt T1 erzeugt wird.If the connection point D now has a higher potential than corresponds to the earth potential, the leading edge of the synchronizing pulse, which occurs in the time segment T 2 at A in FIG. 2, the diode 27 becomes conductive and brings the lower connection point D to ground potential. This potential drop at connection point D continues via capacitor 33 to connection point E, which is shown at E in FIG. 2 and produces a delayed output pulse on the dynamic memory circuit. The capacitor 33 now discharges through the resistors 48, 42 and 43, and the potential at the connection point E is increased, and the output pulse ends, as in the time segment T2 at E in FIG. 2 is shown; the increase in potential at connection point E is limited to approximately ground potential by the left control grid 34 of discharge tube 35. It can thus be seen that an output pulse is generated in the second time segment T2 corresponding to an input pulse in the first time segment T1.

Außerdem wird während des zweiten Zeitabschnittes T 2 ein zweiter Signalimpuls an Klemme B und damit an den Kondensator 22 angelegt. Die Vorderkante dieses Signalimpulses senkt wiederum die Ladung am Kondensator 22 und das Potential am Verbindungspunkt C. Wie erwähnt, wird der Potentialabfall am Verbindungspunkt C durch die Diode 23 auf etwa Erdpotential beschränkt. Falls die Vorderkante dieses Signalimpulses vor der Vorderkante des Synchronisierimpulses im Zeitabschnitt T2 auftritt, verhindert der Widerstand 31 die sofortige Übertragung des Signalimpulses zum Verbindungspunkt D. Wie zuvor wird, wenn der Signalimpuls endet und das Potential der Leitung 21 ansteigt, dieser Anstieg über den Kondensator 22 zum Verbindungspunkt C übertragen, wie im Zeitabschnitt T2 bei C in F i g. 2 gezeigt ist. Der Koadensator.33 lädt sich jetzt wieder über Widerstand 31 auf, um die Potentiale an den Verbindungspunkten C und ID auszugleichen. Die im Zeitabschnitt T3 bei A in F i g. 2 gezeigte Vorderkante :des Synchronisierimpulses läßt die Diode 27 leitend werden und den Verbindungspunkt D auf Erdpotential sinken. Dieser Abfall am Verbindungspunkt D gelangt über Kondensator 33 zum Verbindungspunkt E und erzeugt einen zweiten Ausgangsimpuls im dritten Zeitabschnitt T3. Wie zuvor endet dieser Ausgangsimpuls durch die Entladung des Koncfiensators 33 über die Widerstände 48, 42 und 43.In addition, a second signal pulse is applied to terminal B and thus to capacitor 22 during the second time segment T 2 . The leading edge of this signal pulse in turn lowers the charge on the capacitor 22 and the potential at the connection point C. As mentioned, the potential drop at the connection point C is limited by the diode 23 to approximately ground potential. If the leading edge of this signal pulse occurs before the leading edge of the synchronizing pulse in time segment T2, resistor 31 prevents the immediate transmission of the signal pulse to connection point D. As before, when the signal pulse ends and the potential of line 21 rises, this rise across capacitor 22 to the connection point C, as in the time segment T2 at C in FIG. 2 is shown. The Koadensator.33 is now charged again via resistor 31 in order to equalize the potentials at the connection points C and ID. The in time segment T3 at A in FIG. 2 leading edge shown: the synchronizing pulse makes the diode 27 conductive and the connection point D sink to ground potential. This drop at connection point D reaches connection point E via capacitor 33 and generates a second output pulse in the third time segment T3. As before, this output pulse ends when the capacitor 33 discharges via the resistors 48, 42 and 43.

Die Vorderkanten der erwähnten Signalimpulse entladen den Kondensator 22, und die hintere Kante jedes Signalimpulses erhöht das Potential von Verbindungspunkt C, wodurch sich die Kondensatoren 22 und 33 aufladen. Bei Aufladnng des Kondensators 33 über Widerstand 31 hat sich auch Kondensator 22 über diesen Widerstand und -.Widerstand 32 aufgeladen, wodurch sich die Potentiale an den Verbindungspukten C und D ausgleichen. Der oben beschriebene dynamische Speicherkreis stellt insofern eine elektrostatische Speicherumg dar, als durch die Wegnahme einer auf Kondensator 33 aufgebrachten Ladung ein Signal erzeugt wird, welches anzeigt, daß die Ladung vorhanden war.The leading edges of the mentioned signal pulses discharge the capacitor 22, and the trailing edge of each signal pulse increases the potential of junction point C, which causes capacitors 22 and 33 to charge. When the capacitor is charging 33 via resistor 31 also has capacitor 22 via this resistor and resistor 32 charged, whereby the potentials at the connection points C and D equalize. The dynamic storage circuit described above represents an electrostatic one Storage environment than by removing a charge applied to capacitor 33 a signal is generated indicating that the charge was present.

Im dritten Zeitabschnitt T3- tritt kein Eingangsimpuls auf. Der Kondensator 22 wird also in diesem Zeitabschnitt nicht entladen und Kondensator 33 nicht aufgeladen. Bis zum Auftreten des Synchronisierungsimpulses im vierten Zeitabschnitt hat sich Kondensator 22 vollständig aufgeladen, und Kondensator 33 besitzt keine Ladung. In diesem Falle erzeugt der Synchronisierimpuls im vierten Zeitabschnitt keinen Potentialabfall am Verbindungspunkt E. Bei Nichtvorhandensein eines Eingangsimpulses im dritten Zeitabschnitt ist im vierten Zeitabschnitt also auch kein Ausgangsimpuls vorhanden.In the third time segment T3- there is no input pulse. The capacitor 22 is therefore not discharged and capacitor 33 is not charged in this time segment. By the time the synchronization pulse occurs in the fourth time segment, capacitor 22 has been fully charged and capacitor 33 has no charge. In this case, the synchronization pulse in the fourth time segment does not produce a drop in potential at the connection point E. If there is no input pulse in the third time segment, there is also no output pulse in the fourth time segment.

Aus dem oben Gesagten geht hervor, daß ein an Klemme B im ersten Zeitabschnitt auftretender Eingangsimpuls im zweiten Zeitabschnitt am Verbindungspunkt E erscheint. Die Anordnung stellt also einen Speicher- oder Verzögerungskreis dar, in welchem ein Impuls gespeichert und verzögert wird für einen Zeitabschnitt, der dem Zeitabschnitt zwischen zwei aufeinanderfolgenden Synchronisierimpuisen entspricht.From the above it can be seen that a terminal B in the first time period Occurring input pulse in the second time segment at connection point E appears. The arrangement thus represents a memory or delay circuit in which a pulse is stored and delayed for a period corresponding to the period corresponds between two successive synchronizing pulses.

Die bei B und E in F i g. 2 gezeigten Impulse lassen erkennen, daß die verzögerten Impulse bei E geschwächt sind. Sollen die Ausgangssignale gleiche Amplitude wie die Eingangssignale haben, muß ein Verstärker vorgesehen werden. Dieser besteht gemäß F i g. 1 aus der Röhre 35. Die bei E in F i g. 2 gezeigten Impulse werden an das linke Steuergitter 34 angelegt und erzeugen am Verbindungspunkt F die bei F in F i g: 2 gezeigten Signale. Diese Signale werden über den Kondensator 44 und Widerstand 45 zum Verbindungspunkt G und damit an das rechte Steuergitter 46 der Röhre 35 angelegt und erzeugen verzögerte Ausgangssignalimpulse am Verbindungspunkt H, die bei H in F i g. 2 gezeigt sind ,und dieselbe Größe und Polarität wie die Eingangssignal- Impulse bei B haben. Der Widerstand 48 bildet eine regenerative Rückkopplung vom Verbindungspunkt H zum Verbindungspunkt E, um die Ausgangsimpulse am Verbindungspunkt H genauer zu formen. So entsteht eine dynamische Speichervorrichtung, in der Signalimpulse für einen Zeitabschnitt gespeichert werden können und danach in gleicher Größe und Polarität verfügbar sind. Vom Ausgang dieser Speichereinheit können die Impulse an die Eingangsklemme einer zweiten Speichereinheit gemäß F i g. 1 angelegt werden. Ein zweiter Ausgang kann vom Verbindungspunkt der Widerstände 42 und 43 für jeden beliebigen Zweck abgenommen werden, z. B. zur Betätigung anderer Mechanismen in einer Rechenanlage.The at B and E in FIG. The pulses shown in FIG. 2 indicate that the delayed pulses at E are weakened. If the output signals are to have the same amplitude as the input signals, an amplifier must be provided. According to FIG. 1 from the tube 35. The at E in F i g. The pulses shown in FIG. 2 are applied to the left control grid 34 and generate the signals shown at F in FIG. 2 at the connection point F. These signals are applied via capacitor 44 and resistor 45 to connection point G and thus to the right control grid 46 of tube 35 and produce delayed output signal pulses at connection point H, which are shown at H in FIG. 2 and are of the same size and polarity as the input signal pulses at B. Resistor 48 provides regenerative feedback from junction H to junction E to more accurately shape the output pulses at junction H. This creates a dynamic storage device in which signal pulses can be stored for a period of time and are then available in the same size and polarity. From the output of this memory unit, the pulses can be sent to the input terminal of a second memory unit as shown in FIG. 1 can be created. A second output can be taken from the junction of resistors 42 and 43 for any purpose, e.g. B. to operate other mechanisms in a computer system.

F i g. 3 bis 8 zeigen in Form von Blockschaltbildern Beispiele für verschiedene Anwendungen der in F i g. 1 gezeigten dynamischen Speichereinheiten.F i g. 3 to 8 show examples of in the form of block diagrams various applications of the in FIG. 1 dynamic storage units.

F i g. 3 zeigt ein Beispiel für eine gemäß F i g. 1 gebaute Speichereinheit 51 in Verbindung mit einer Magnettrommel. Diese enthält eine Magnettrommelspur 52 mit den üblichen Aufzeichnungs-, Abfühl-und Löschköpfen (nicht gezeigt) und zugeordnete Verstärker- und Steuerkreise. Durch Verbindung der Speichereinheit 51 mit der Magnettrommel wird die Kapazität der letzteren vergrößert. Signalimpulse können in die Speichereinheit 51 von einem Verstärker 53 aus eingeführt werden, und der Ausgang von der Speichereinheit kann zu einem Steuerkreis 54 für die Magnettrommel geleitet werden.F i g. 3 shows an example of one according to FIG. 1 built storage unit 51 in connection with a magnetic drum. This contains a magnetic drum track 52 with the usual recording, sensing and erasing heads (not shown) and associated Amplifier and control circuits. By connecting the storage unit 51 to the magnetic drum the capacity of the latter is increased. Signal pulses can be stored in the memory unit 51 from an amplifier 53, and the output from the storage unit can be sent to a control circuit 54 for the magnetic drum.

F i g. 4 zeigt eine Magnettrommelanordnung mit der Spur 55, welche die gespeicherten Angaben in Form von magnetisierten Punkten enthält. Eine Synchronisierspur 56, vorzugsweise auf derselben Trommel wie die Spur 55, kann magnetisierte Punkte in jedem Bereich der Spur enthalten. So können Synchronisierimpulse von der Spur 56 abgenommen und einer Mehrzahl von Speichereinheiten 57 zugeleitet werden. Alle diese Speichereinheiten können gemäß F i g. 1 aufgebaut und in gleicher Weise wie F i g. 5 geschaltet sein. In diesem Beispiel stehen Synchronisierimpulse, die mit den Signalimpulsen phasengleich sind, zur Verfügung.F i g. Figure 4 shows a magnetic drum assembly with track 55, which contains the stored information in the form of magnetized points. A sync track 56, preferably on the same drum as track 55, can have magnetized points included in each area of the track. This allows synchronization pulses from the track 56 removed and fed to a plurality of storage units 57. All these storage units can according to FIG. 1 and in the same way as F i g. 5 must be switched. In this example there are synchronization pulses with the signal pulses are in phase.

Der Steuerkreis 58 schaltet in gewünschter Weise die Ausgänge der Speichereinheiten 57 an Leitung 59. Bei dieser Anordnung entsteht gewissermaßen eine Magnettrommel von verstellbarer Länge.The control circuit 58 switches the outputs of the in a desired manner Storage units 57 on line 59. In this arrangement, to a certain extent, arises a magnetic drum of adjustable length.

F i g. 6 zeigt in Blockschaltbildern dynamische Speichereinheiten 61, die gemäß F i g. 1 aufgebaut sind. Angaben werden in Form von Impulsen über Leitung 62 eingeführt und über Leitung 63 entnommen. Die Stufen sind kaskadenförmig hintereinandergeschaltet, wodurch die Kapazität beliebig erweitert werden kann. Synchronisierimpulse werden an jede Einheit von einer gemeinsamen Leitung 64 aus angelegt. Jede Einheit verzögert oder speichert einen Impuls für einen Zeitabschnitt, und die Gesamtzeit, um die ein Impuls von seiner Einführungszeit auf Leitung 62 bis zu seiner Austrittszeit auf Leitung 63 verzögert wird, umfaßt eine Anzahl von Zeitabschnitten, die gleich der der Anzahl von Speichereinheiten oder einem Vielfachen davon ist.F i g. FIG. 6 shows, in block diagrams, dynamic storage units 61, which according to FIG. 1 are constructed. Information is introduced in the form of pulses via line 62 and extracted via line 63. The stages are cascaded one behind the other, which means that the capacity can be expanded as required. Sync pulses are applied to each unit from a common line 64. Each unit delays or stores a pulse for a period of time, and the total time a pulse is delayed from its entry time on line 62 to its exit time on line 63 comprises a number of periods equal to or equal to the number of storage units Multiples of that is.

F i g. 7 zeigt einen Stromkreis zur Umwandlung einer parallelen Impulsreihe in eine Serienimpulsreihe. Die parallel auftretende Impulsreihe kann von einem Eingangsgate 65 aus an die Eingangsklemmen einer Reihe von dynamischen Speichereinheiten 66 gemäß F i g. 1 angelegt werden. Diese Speichereinheiten können Synchronisierimpulse von einer gemeinsamen Leitung 67 aus .empfangen, und der Serienausgang erfolgt über Leitung 68.F i g. 7 shows a circuit for converting a parallel pulse train into a series of pulses. The pulse series occurring in parallel can come from an input gate 65 to the input terminals of a number of dynamic storage units 66 according to FIG F i g. 1 can be created. These storage units can synchronize pulses from a common line 67 from .empfangen, and the series output is via Line 68.

Ein Stromkreis zur Umwandlung einer Serienimpulsreihe in eine parallele Impulsreihe ist in F i g. 8 gezeigt. Die Serienimpulse werden an die Eingangsklemme einer Reihenschaltung mehrerer dynamischer Speichereinheiten 69 gemäß F i g. 1 über Leitung 71 angelegt. Der parallele Ausgang geht über das Ausgangsgate 72 von einem .der in der Speichereinheit von F i g. 1 gezeigten Ausgängen aus. über Leitung 73 gelangen Synchronisierimpulse an jede der Speichereinheiten 69.A circuit for converting a series of pulses into a parallel one The pulse series is in FIG. 8 shown. The series pulses are sent to the input terminal a series connection of several dynamic storage units 69 according to FIG. 1 over Line 71 applied. The parallel output goes through output gate 72 from one .the one in the memory unit of FIG. 1 outputs shown. over line 73 synchronization pulses arrive at each of the storage units 69.

F i g. 9 zeigt die Eingangsklemmen. J, K und S, an welche negative Synchronisierimpulse (J in F i g. 10), Signalimpulse (K in F i g. 10) bzw. positive Synchronisierimpulse (S .in .F i g. 10) .angelegt, werden.F i g. 9 shows the input terminals. J, K and S, to which negative Synchronization pulses (J in FIG. 10), signal pulses (K in FIG. 10) or positive Synchronization pulses (see .F i g. 10). Are applied.

Die Signalimpulse gelangen über, Leitung 81 an die eine Seite eines E, ngskaators 82. Die andere Seite des Kondensators 82 ist über einen Gleichrichter, z. B. in Form der Germaniumdiode 83 mit einer Kathode 84 und einer Anode 85, geerdet.The signal pulses reach one side of a line 81 via line 81 E, ngskaators 82. The other side of the capacitor 82 is via a rectifier, z. B. in the form of the germanium diode 83 with a cathode 84 and an anode 85, grounded.

Die negativen. Syachronisierimpube werden über Leitung 86 an einen Gleichrichter angelegt, der in Form einer Germaniumdiode 87 mit Kathode 88 und Anode 89 dargestellt ist. Die Anode 98 ist an den Verbindungspunkt L zwischen Kondensator 82 und Diode 83 angeschlossen. Der. Verbindungspunkt L ist außerdem über einen K-mdensator 91 geerdet und mit einer Seite eines Kondensators 92 verbunden. Die andere Seite des Kondensators 92 ist über einen Widerstand 93 an den positiven Pol einer +150-V-Quelle angeschlossen. Der Verbindungspunkt M zwischen Widerstand 93 und Kondensator 92 ist über einen Widerstand 94 mit dem linken Steuergitter 95 einer Elektronenröhre 96 verbunden, die beispielsweise vom Doppeltriodentyp, ist. Die linke Kathode r97 der Röhre 96 ist geerdet, und die linke Anode 98 ist über einen Belastungswiderstand 99 an den positiven Pol der 150-V-Spannungsquelle angeschlossen. Der Verbindungspunkt L ist außerdem über einen Widerstand 101 mit dem negativen Pol einer -15-V-Quelle verbunden.The negative. Syachronization pulses are applied via line 86 to a rectifier, which is shown in the form of a germanium diode 87 with cathode 88 and anode 89. The anode 98 is connected to the connection point L between capacitor 82 and diode 83. Of the. Connection point L is also grounded through a capacitor 91 and connected to one side of a capacitor 92. The other side of the capacitor 92 is connected through a resistor 93 to the positive pole of a + 150 V source. The connection point M between resistor 93 and capacitor 92 is connected via a resistor 94 to the left control grid 95 of an electron tube 96, which is for example of the double triode type. The left cathode r97 of the tube 96 is grounded and the left anode 98 is connected through a load resistor 99 to the positive pole of the 150 V voltage source. The connection point L is also connected via a resistor 101 to the negative pole of a -15 V source.

Die rechte Kathode 102 der Röhre 96 ist geerdet, und die rechte Anode 103 ist über die in Reihe geschalteten Belastungswiderstände 104 und 105 an den positiven Pol der 150-V-Quelle angeschlossen.The right cathode 102 of tube 96 is grounded and the right anode 103 is connected to the positive pole of the 150 volt source through series load resistors 104 and 105.

Der Verbindungspunkt N zwischen Widerstand 99 und der linken Anode 98 der Röhre 96 ist an die eine Seite eines Kondensators 106 angeschlossen. Die andere Seite des Kondensators 10'6 ist über einen Gleichrichter geerdet, der z. B. als eine Germa.niumdiode 107 mit Anode 108 und Kathode 109 dargestellt ist.The connection point N between resistor 99 and the left anode 98 of the tube 96 is connected to one side of a capacitor 106. the the other side of the capacitor 10'6 is grounded via a rectifier which z. B. is shown as a Germa.niumdiode 107 with anode 108 and cathode 109.

Die positiven Synchronisierimpulse werden über Leitung 111 an einen Gleichrichter angelegt, der etwa als Germaniumdiode 112 mit Anode 113 und Kathode 114 dargestellt ist. Die Kathode 114 der Diode 112 ist an den Verbindungspunkt O zwischen Kondensator 106 und Diode 107 angeschlossen. Der Verbindungspunkt O ist außerdem an die eine Seite eines Kondensators 115 angeschlossen, dessen andere Seite über einen Widerstand 116 an das rechte Steuergitter 117 der Röhre 96 angeschlossen ist. Der Verbindungspunkt P zwischen Widerstand 116 und Kondensator 115 ist über einen Gleichrichter in Form der Germaniumdiode 118 mit Kathode 119 und Anode 121 an den negativen Pol der 15-V- Quelle : angeschlossen. Der Verbindungspunkt P ist außerdem über einen Vorwiderstand 122 mit der Anode 113 der Diode 112 verbunden. Die Synchronisierimpulsleitung 123 dient als Spannungsquelle für den Vorwiderstand 122.The positive synchronization pulses are applied via line 111 to a rectifier, which is shown as a germanium diode 112 with anode 113 and cathode 114. The cathode 114 of the diode 112 is connected to the connection point O between the capacitor 106 and the diode 107. The connection point O is also connected to one side of a capacitor 115, the other side of which is connected to the right control grid 117 of the tube 96 via a resistor 116. The connection point P between resistor 116 and capacitor 115 is connected to the negative pole of the 15 V source via a rectifier in the form of germanium diode 118 with cathode 119 and anode 121. The connection point P is also connected to the anode 113 of the diode 112 via a series resistor 122. The synchronization pulse line 123 serves as a voltage source for the series resistor 122.

Der Verbindungspunkt L zwischen Kondensator 82 und Diode 83 wird normalerweise durch die Diode 83 nahe dem Erdpotential gehalten. Die -15-V-Quelle hat die Neigung, den Verbindungspunkt L über den Widerstand 101 negativ zu machen, aber wenn die Kathode 84 der Diode 83 hinsichtlich der geerdeten Anode 85 negativ wird, leitet die Diode 83 und hält den Verbindungspunkt L nahe dem Erdpotential. Der Verbindungspunkt M zwischen Kondensator 92 und Widerstand 93 wird normalerweise durch das linke Steuergitter 95 der Röhre 96 nur wenige Volt positiv gehalten. Da das Steuergitter 95 über die Widerstände 94 und 93 mit der +150-V-Quelle verbunden ist, ist der linke Teil der Röhre 96 normalerweise stark leitend und ergibt eine Diodenwirkurig zwischen dem linken Steuergitter 95 und der linken Kathode 97. Diese Elemente dienen also als Gleichrichter zwischen Widerstand 94 und Erde.The connection point L between capacitor 82 and diode 83 is normally kept close to ground potential by diode 83. The -15V source tends to make connection point L negative through resistor 101, but when cathode 84 of diode 83 goes negative with respect to grounded anode 85, diode 83 conducts and keeps connection point L near ground potential . The connection point M between capacitor 92 and resistor 93 is normally held positive by the left control grid 95 of tube 96 only a few volts. Since the control grid 95 is connected to the +150 V source via the resistors 94 and 93, the left part of the tube 96 is normally highly conductive and creates a diode effect between the left control grid 95 and the left cathode 97. These elements are therefore used as a rectifier between resistor 94 and earth.

Im ersten Zeitabschnitt (T 1 in F i g. 10) wird kein Eingangsimpuls an Klemme K angelegt. Der negative Synchronisierimpuls (Zeitabschnitt T 1 bei J in F i g. 10) erzeugt keine merkliche Wirkung am Verbindungspunkt L, da dieser Impuls von +30V auf 0 V geht und Verbindungspunkt L nahezu Nullpotential hat. Der negative Synchronisierimpuls erzeugt also im ersten Zeitabschnitt keine Potentialveränderung am Verbindungspunkt M.In the first time segment (T 1 in FIG. 10), no input pulse is applied to terminal K. The negative synchronizing pulse (time segment T 1 at J in FIG. 10) does not produce any noticeable effect at connection point L, since this pulse goes from + 30V to 0 V and connection point L has almost zero potential. The negative synchronization pulse does not produce any change in potential at the connection point M in the first time segment.

Der Verbindungspunkt O zwischen Kondensator 106 und Diode 107 wird normalerweise durch die Diode 107 nahezu auf Erdpotential gehalten. Sollte der Verbindungspunkt O dazu neigen, hinsichtlich der Erde positiv zu werden, leitet die Diode 107 und hält ihn auf Erdpotential. Der Verbindungspunkt P zwischen Kondensator 115 und Widerstand 116 wird normalerweise durch die Diode 118 auf einem Potential von -15 V gehalten. Die Leitung 111, die normalerweise -45 V hat (S in F i g. 10), neigt dazu, den Verbindungspunkt P auf ein Potential von -45 V zu bringen, aber die Diode 118 leitet und hält den Verbindungspunkt P nahe dem Potential der -15-V-Qüelle.The connection point O between capacitor 106 and diode 107 becomes normally held close to ground potential by diode 107. Should be the connection point O tend to go positive with respect to earth, diode 107 and conducts keeps him at earth potential. The connection point P between capacitor 115 and resistor 116 is normally held at a potential of -15 volts by diode 118. Line 111, which is normally -45 volts (S in Fig. 10), tends to be the connection point P to a potential of -45 V, but the diode 118 conducts and holds the Connection point P near the potential of the -15 V source.

Wie oben erwähnt, wird im ersten Zeitabschnitt T 1 kein Signal am Verbindungspunkt M erzeugt, und daher entsteht auch kein Signal am Verbindungspunkt N. Es wird also während des ersten Zeitabschnittes T1 kein Signal an den Kondensator 106 angelegt. Der positive Synchronisierimpuls, der im Zeitabschnitt T 1 bei S in F i g. 10 gezeigt ist, erzeugt keine merkliche Wirkung am Verbindungspunkt O, da dieser Impuls von -45 V auf 0 V geht und Verbindungspunkt O nahezu Nullpotential hat, Der positive Synchronisierimpuls im ersten Zeitabschnitt erzeugt also keine Potentialveränderung am Verbindungspunkt P.As mentioned above, no signal is generated at the connection point M in the first time segment T 1, and therefore no signal is produced at the connection point N either. Thus, no signal is applied to the capacitor 106 during the first time segment T1. The positive synchronizing pulse that occurs in the time segment T 1 at S in FIG. 10, produces no noticeable effect at connection point O, since this pulse goes from -45 V to 0 V and connection point O has almost zero potential, so the positive synchronization pulse in the first time segment does not produce any change in potential at connection point P.

Während des zweiten Zeitabschnittes wird ein negativer Eingangssignalimpuls, der bei K in F i g. 10 gezeigt ist, an Klemme K angelegt. Die Vorderkante dieses Impulses entlädt den Kondensator 82, da die Diode 83 verhindert, daß der Verbindungspunkt L negativ wird. Wie zuvor erzeugt der negative Syn- i chronisierimpuls im zweiten Zeitabschnitt T2, der bei J in F i g. 10 gezeigt ist, keine merkliche Wirkung am Verbindungspunkt L, da dieser nahezu Nullpotential hat. Die hintere Kante des Signalimpulses, der während des zweiten Zeitabschnittes auftritt, erhöht das Potential der Leitung 81 auf die normalen -r 150 V. Dieser Potentialanstieg wird über den Kondensator 82 zum Verbindungspunkt L übertragen.During the second time period, a negative input signal pulse, at K in FIG. 10 is applied to terminal K. The leading edge of this Pulse discharges capacitor 82 as diode 83 prevents the connection point L becomes negative. As before, the negative synchronizing pulse generated in the second Time segment T2, which at J in FIG. 10, no noticeable effect on Connection point L, as this has almost zero potential. The trailing edge of the signal pulse, which occurs during the second period of time increases the potential of the line 81 to the normal -r 150 V. This potential rise is across the capacitor 82 to connection point L.

Wegen der Diodenwirkung zwischen dem linken Steuergitter 95 und der linken Kathode 97 der Röhre 96 steigt. das Potential des Verbindungspunktes M nur leicht an. Der Kondensator 92 wird daher während des zweiten Zeitabschnittes aufgeladen, wie bei L in F i g. 10 gezeigt.Because of the diode effect between the left control grid 95 and the left cathode 97 of the tube 96 increases. the potential of the connection point M only slightly. The capacitor 92 is therefore charged during the second time segment, as at L in FIG. 10 shown.

Da der linke Teil der Röhre 96 nahezu den Sättigungsstrom führt, erzeugt eine leichte Potentialerhöhung am Verbindungspunkt M keine merkliche Veränderung im Potential des Verbindungspunktes N. Während des zweiten Zeitabschnittes wird kein Signalimpuls vom Verbindungspunkt N an den Kondensator 106 angelegt, und der positive Synchronisierimpuls, der an Klemme S während des zweiten Zeitabschnittes T 2 (S in F i g. 10) angelegt wird, bewirkt keine Potentialveränderung am Verbindungspunkt O oder P.Since the left part of the tube 96 carries almost the saturation current, a slight increase in potential at the connection point M does not produce any noticeable change in the potential of the connection point N. During the second period of time, no signal pulse is applied from the connection point N to the capacitor 106 , and the positive synchronizing pulse, the is applied to terminal S during the second time segment T 2 (S in FIG. 10), does not cause any change in potential at connection point O or P.

Da der Verbindungspunkt L ein über dem Erdpotential liegendes Potential hat, macht- jetzt die Vorderkante des negativen Synchronisierimpulses, der im Zeitabschnitt T 3 bei J in F i g. 10 gezeigt ist, die Diode 87 leitend, wodurch der Verbindungspunkt L auf Erdpotential sinkt. Dieser Potentialabfall wird über den Kondensator 92 weitergeleitet und erzeugt einen Potentialabfall am Verbindungspunkt M (M in F i g. 10), wodurch ein Ausgangsimpuls an dem dynamischen Speicherkreis erzeugt wird. Der Kondensator 92 entlädt sich jetzt über Widerstand 93, um das Potential am Verbindungspunkt M zu erhöhen und den Ausgangsimpuls zu beenden, der im Zeitabschnitt T 3 bei M in F i g. 10 gezeigt ist: Die Größe des Potentialanstieges am Verbindungspunkt M wird durch das linke Steuergitter 95 der Röhre 96 begrenzt auf wenige Volt über dem Erdpotential. Man sieht also, daß ein Ausgangsimpuls im dritten Zeitabschnitt entsprechend einem Eingangssignal im zweiten Zeitabschnitt erzeugt wird.Since the connection point L has a potential above ground potential, the leading edge of the negative synchronizing pulse that occurs in the time segment T 3 at J in FIG. 10, the diode 87 is conductive, as a result of which the connection point L drops to ground potential. This potential drop is passed on via the capacitor 92 and generates a potential drop at the connection point M (M in FIG. 10), whereby an output pulse is generated on the dynamic storage circuit. The capacitor 92 is now discharged via resistor 93 in order to increase the potential at the connection point M and to terminate the output pulse which occurs in the time segment T 3 at M in FIG. 10 is shown: The size of the potential rise at the connection point M is limited by the left control grid 95 of the tube 96 to a few volts above ground potential. It can thus be seen that an output pulse is generated in the third time segment corresponding to an input signal in the second time segment.

Der abgeschwächte negative Ausgangsimpuls am Verbindungspunkt M im dritten Zeitabschnitt, dargestellt bei M in F i g. 10, wird an das linke Steuergitter 95 der Röhre 96 angelegt, um einen verstärkten positiven Impuls am Verbindungspunkt N zu erzeugen, der bei N in F i g. 10 gezeigt ist. Dieser positive Impuls wird als Eingangsimpuls an die eine Seite des Kondensators 106 angelegt. Die andere Seite des Kondensators 106, d. h. der Verbindungspunkt O, wird durch die Diode 107 daran gehindert, positiv zu werden. Der Kondensator 106 wird also durch den positiven Eingangsimpuls am Verbindungspunkt N aufgeladen. Wie erwähnt, hat ein positiver Synchronisierimpuls, der im dritten Zeitabschnitt T 3 bei S in F i g. 10 gezeigt ist, keine merkliche Wirkung auf das Potential am Verbindungspunkt O oder P, weil der Verbindungspunkt O auf Erdpotential gehalten wird. Die hintere Kante des positiven Impulses am Verbindungspunkt N wird über den Kondensator 106 weitergeleitet, um das Potential am Verbindungspunkt O zu erniedrigen. Der Verbindungspunkt P wird durch die Diode 118 auf etwa -15 V gehalten. Der Kondensator 115 wird also durch die hintere Kante des positiven Impulses aufgeladen, der am Verbindungspunkt N auftritt. Der positive Synchronisierimpuls, der im vierten Zeitabschnitt T4, dargestellt bei S in F i g. 10, auftritt, läßt die Diode 112 leitend werden und den Verbindungspunkt O auf Erdpotential ansteigen. Dieser Potentialanstieg wird über den Kondensator 115 weitergeleitet und erhöht das Potential am Verbindungspunkt P, wo ein Ausgangsimpuls entsteht. Der Kondensator 115 entlädt sich über Widerstand 122, wodurch das Potential am Verbindungspunkt P erniedrigt wird und den positiven Ausgangsimpuls am Verbindungspunkt P beendet, der im vierten Zeitabschnitt T4 bei P in F i g. 10 gezeigt ist. Die Größe des Potentialabfalls am Verbindungspunkt P wird durch die Diode 118 auf etwa -15 V beschränkt. Man sieht also, daß ein positiver Ausgangsimpuls an dem Verbindungspunkt P im vierten Zeitabschnitt entsprechend einem positiven Eingangsimpuls an Verbindungspunkt N im dritten Zeitabschnitt erzeugt wird.The attenuated negative output pulse at connection point M in the third time segment, shown at M in FIG. 10, is applied to the left control grid 95 of tube 96 to produce an amplified positive pulse at junction N, which is located at N in FIG. 10 is shown. This positive pulse is applied to one side of the capacitor 106 as an input pulse. The other side of the capacitor 106, that is, the connection point O, is prevented from going positive by the diode 107. The capacitor 106 is thus charged by the positive input pulse at the connection point N. As mentioned, a positive synchronizing pulse, which in the third time segment T 3 at S in FIG. 10, there is no noticeable effect on the potential at the connection point O or P because the connection point O is held at ground potential. The trailing edge of the positive pulse at connection point N is passed on via capacitor 106 in order to lower the potential at connection point O. The connection point P is held at approximately -15 volts by the diode 118. The capacitor 115 is thus charged by the trailing edge of the positive pulse that occurs at connection point N. The positive synchronizing pulse that occurs in the fourth time segment T4, shown at S in FIG. 10, occurs, causes the diode 112 to conduct and the connection point O to rise to ground potential. This increase in potential is passed on via capacitor 115 and increases the potential at connection point P, where an output pulse is generated. The capacitor 115 discharges via resistor 122, whereby the potential at the connection point P is lowered and the positive output pulse is terminated at the connection point P, which occurs in the fourth time segment T4 at P in FIG. 10 is shown. The size of the potential drop at the connection point P is limited to approximately -15 V by the diode 118. It can thus be seen that a positive output pulse is generated at connection point P in the fourth time segment, corresponding to a positive input pulse at connection point N in the third time segment.

Der positive Ausgangsimpuls am Verbindungspunkt P im vierten Zeitabschnitt wird über Widerstand 116 an das rechte Steuergitter 117 der Röhre 96 angelegt. Dieser positive Impuls erzeugt einen verstärkten negativen Impuls am Verbindungspunkt Q, der im vierten Zeitabschnitt T 4 bei Q in F i g. 10 gezeigt ist. Dieser verstärkte negative Impuls am Verbindungspunkt Q tritt einen Zeitabschnitt nach einem positiven Impuls am Verbindungspunkt N oder zwei Zeitabschnitte nach einem negativen Eingangsimpuls an Klemme K auf.The positive output pulse at connection point P in the fourth time segment is applied to right control grid 117 of tube 96 via resistor 116. This positive pulse generates an amplified negative pulse at the connection point Q, which occurs in the fourth time segment T 4 at Q in FIG. 10 is shown. This amplified negative pulse at connection point Q occurs one time segment after a positive pulse at connection point N or two time segments after a negative input pulse at terminal K.

Aus dem oben Gesagten geht hervor, daß ein negativer Eingangsimpuls an Klemme K in einem ersten Zeitabschnitt, am Verbindungspunkt M in einem zweiten Zeitabschnitt erscheint und daß, wenn kein Impuls an Klemme K in einem ersten Zeitabschnitt auftritt, auch kein Impuls am Verbindungspunkt M im zweiten Zeitabschnitt erscheint. Man sieht ferner, daß ein positiver Signalimpuls, der am Verbindungspunkt N in einem ersten Zeitabschnitt auftritt, am Verbindungspunkt P in einem zweiten Zeitabschnitt erscheint und daß, wenn kein Impuls am Verbindungspunkt N in einem ersten Zeitabschnitt auftritt, auch kein Impuls am Verbindungspunkt im zweiten Zeitabschnitt erscheint. Es sind also Speicher- oder Verzögerungskreise vorgesehen, in denen ein Eingangssignal für einen Zeitabschnitt gespeichert oder verzögert wird, der durch den Zwischenraum zwischen zwei aufeinanderfolgenden Synchronisierimpulsen definiert ist.From the above it can be seen that a negative input pulse at terminal K in a first period of time, at connection point M in a second Time segment appears and that if there is no pulse at terminal K in a first time segment occurs, and no pulse appears at the connection point M in the second time segment. It can also be seen that a positive signal pulse at the connection point N in a first time segment occurs at connection point P in a second time segment appears and that if there is no pulse at connection point N in a first time segment occurs, even no pulse appears at the connection point in the second period. So there are memory or delay circuits provided in which an input signal is stored or delayed for a period of time passing through the gap is defined between two successive synchronizing pulses.

Gemäß F i g. 9 ist eine dynamische Speichereinhe t vorgesehen, in der ein Eingangssignal für zwei Zeitabschnitte gespeichert oder verzögert wird und danach in gleicher Größe und Polarität wie das Eingangssignal verfügbar ist. Der Ausgang von dem Verbindungspunkt Q (Q in F i g. 10) kann an die Eingangsklemme einer zweiten dynamischen Speichereinheit gemäß F i g. 9 oder an eine andere beliebige Anordnung angelegt werden. Die zweite, in F i g. 9 gezeigte dynamische Speichereinheit kann in gleicher Weise aufgebaut sein und arbeiten wie die erste.According to FIG. 9 a dynamic storage unit is provided, in FIG that an input signal is stored or delayed for two periods of time and then available in the same size and polarity as the input signal. Of the Output from the connection point Q (Q in Fig. 10) can be fed to the input terminal of a second dynamic storage unit according to FIG. 9 or any other Arrangement can be created. The second, shown in FIG. 9 dynamic storage unit shown can be set up and work in the same way as the first one.

F i g. 11 zeigt das Schaltschema von Eingangskreisen für Synchronisierimpulse in Verbindung mit einer Anzahl der in F i g. 9 gezeigten dynamischen Speichereinheiten, die als Blöcke dargestellt sind. An die Eingangsklemme U werden positive Impulse (U in F i g. 12) angelegt, welche an einen Verstärker, z. B. Kathodenverstärker, bestehend aus der Vakuumröhre V 1 und dem Widerstand 125, gelangen. Der bei V in F i g. 12 gezeigte Ausgang des Kathodenverstärkers wird von Klemme V abgenommen und als positive Synchronisierimpulse an eine Anzahl von Speichereinheiten 126 angelegt, die alle gemäß F i g. 9 aufgebaut sind. Der Ausgang von Klemme V wird außerdem an einen Anodentreiberstromkreis angelegt, der die Vakuumröhre V 2 und den Widerstand 127 umfaßt. Der Ausgang des Anodentreibers, der bei W in F i g. 12 gezeigt ist, wird von Klemme W abgenommen und als negativer Synchronisierimpuls an die verschiedenen Speichereinheiten 126 angelegt. Dadurch werden positive und negative Synchronisierimpulse im richtigen Phasenverhältnis erzeugt.F i g. 11 shows the circuit diagram of input circuits for synchronizing pulses in connection with a number of the in F i g. 9 dynamic storage units shown, which are shown as blocks. Positive pulses are sent to input terminal U. (U in Fig. 12) applied to an amplifier, e.g. B. cathode amplifier, consisting of the vacuum tube V 1 and the resistor 125 arrive. The one at V in F i g. The output of the cathode amplifier shown in FIG. 12 is taken from terminal V. and applied as positive synchronizing pulses to a number of storage units 126, all of which according to FIG. 9 are constructed. The output of terminal V is also on an anode driver circuit is applied which includes the vacuum tube V 2 and the resistor 127 includes. The output of the anode driver, which is shown at W in FIG. 12 is shown is taken from terminal W and sent as a negative synchronization pulse to the various Storage units 126 applied. This creates positive and negative synchronization pulses generated in the correct phase relationship.

Gemäß F i g. 13 und 14 legt eine dynamische Speichereinheit gemäß F i g. 1 Eingangssignale an eine dynamische Speichereinheit gemäß F i g. 9. Gemäß F i g. 14 ist die Einheit 128 so angeordnet, daß sie eine Verzögerung eines einzigen Zeitabschnittes erzeugt, und jede Einheit 129 ist so angeordnet, daß sie eine Verzögerung um zwei Zeitabschnitte erzeugt. Bei dieser Anordnung stehen Impulse, die um ungerade Anzahlen von Zeitabschnitten verzögert sind, bei Verwendung einer Mindestanzahl von Bestandteilen zur Verfügung.According to FIG. 13 and 14 set a dynamic storage unit according to FIG F i g. 1 input signals to a dynamic memory unit according to FIG. 9. According to F i g. 14, the unit 128 is arranged to delay a single Period of time generated, and each unit 129 is arranged to provide a delay generated by two periods of time. In this arrangement there are pulses that are odd Numbers of time periods are delayed, using a minimum number of components available.

Claims

Claims: 1. Storage and delay arrangement in which an input pulse charges a first capacitor via a first diode, which in turn charges a second capacitor after the end of the input pulse via a second diode Capacitor generates an output pulse, characterized in that the two capacitors (22, 33 or 82, 92) are arranged in series between the input (B or K) and output terminals (E or M) and the charging of the second Capacitor (33rd or 92) via a diode (34, 36 or 95, 97) which is connected to the output terminal (E or M) and which is biased via a resistor (48 or 93) in such a way that the second Capacitor (33 or 92) reaches its original state of charge during a synchronization pulse (A or J) supplied to the capacitor terminal (D or L) which is not connected to the output terminal (E or M).

2. Arrangement according to claim 1, characterized in that the input (e.g. grid-cathode path) of a downstream amplifier stage forms the diode (34, 36 or 95, 97) connected to the output terminal (E or M).

3. Arrangement according to claims 1 and 2, characterized in that the connection of the two capacitors (22, 33) takes place via a resistor (31). Documents considered: German Patent No. 908 421; German patent application 18349 IX / 42 m (published on March 5, 1953); Book by CW Tompkins, JH Wakelin and WW S tif 1 er,> High-Speed Computing Devices, "Mc. Graw Hill Book Comp. Inc., New York-Toronto-London 1950, pp. 45, 46.