DE1178911B - Arrangement to reduce interference, especially with radar signals - Google Patents

Arrangement to reduce interference, especially with radar signals

Info

Publication number
DE1178911B
DE1178911B DEC20831A DEC0020831A DE1178911B DE 1178911 B DE1178911 B DE 1178911B DE C20831 A DEC20831 A DE C20831A DE C0020831 A DEC0020831 A DE C0020831A DE 1178911 B DE1178911 B DE 1178911B
Authority
DE
Germany
Prior art keywords
arrangement
output
input
signals
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEC20831A
Other languages
German (de)
Inventor
Alexandre Boudigues
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
CSF Compagnie Generale de Telegraphie sans Fil SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSF Compagnie Generale de Telegraphie sans Fil SA filed Critical CSF Compagnie Generale de Telegraphie sans Fil SA
Publication of DE1178911B publication Critical patent/DE1178911B/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/285—Receivers
    • G01S7/292—Extracting wanted echo-signals
    • G01S7/2923—Extracting wanted echo-signals based on data belonging to a number of consecutive radar periods

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Internat. Kl.: H 04 bBoarding school Class: H 04 b

Deutsche Kl.: 21 a4~ 22/04 German class: 21 a4 ~ 22/04

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:Number:
File number:
Registration date:
Display day:

C 20831 IXd/21 a4
18. Februar 1960
1. Oktober 1964C 20831 IXd / 21 a4
February 18, 1960
October 1, 1964

Die Erfindung betrifft eine Anordnung zur Verminderung von nichtperiodischen Störungen bei einer periodischen Signalfolge, insbesondere einer Radarsignalfolge. Für eine derartige Störungsunterdrückung ist es an sich bereits bekannt, verzögerte mit nichtverzögerten Signalen zu multiplizieren. Hierfür werden Speicheranordnungen benutzt, an die sich ein Multiplikationsnetzwerk anschließt. Die störmindernde Wirkung beruht dabei auf einer Multiplikation, bei der einer der Faktoren genau Null sein muß. Um dies zu erreichen, sind Regelungen notwendig, die schwierig und wenig stabil sind. Bei der Erfindung tritt dieser Nachteil nicht auf, da nicht multipliziert wird.The invention relates to an arrangement for reducing non-periodic disturbances in a periodic signal sequence, in particular a radar signal sequence. For such interference suppression it is already known per se to multiply delayed signals with non-delayed signals. For this will be Used memory arrangements to which a multiplication network is connected. The disturbance-reducing Effect is based on a multiplication in which one of the factors must be exactly zero. To this To achieve this, regulations are necessary that are difficult and not very stable. In the case of the invention, this occurs There is no disadvantage because it is not multiplied.

Die Anordnung zur Verminderung von nichtperiodischen Störungen nach der Erfindung ist ge- kennzeichnet durch eine Signalumwandlungseinrichtung an sich bekannter Art, die bei einem Eingangssignalverlauf von periodischen Signalen a0, Ci1 ... Cin am Ausgang gleichzeitig einen Signalverlauf a0, Ci1-Ci0, Ct2-Ci1 ... Cin-CIn-I, an (oder mit entgegengesetzter Polarität) liefert, und gekennzeichnet durch eine Addieranordnung, die die Signale des Eingangs und des Ausgangs der Umwandlungseinrichtung addiert, sowie eine Gleichrichteranordnung zwischen dem Ausgang und der Addieranordnung, die nur Signale durchläßt, deren Polarität der der Eingangssignale entgegengesetzt ist. The arrangement for reducing non-periodic disturbances according to the invention is characterized by a signal conversion device of a type known per se, which in the case of an input signal course of periodic signals a 0 , Ci 1 ... Ci n at the output simultaneously produces a signal course a 0 , Ci 1 - Ci 0 , Ct 2 -Ci 1 ... Ci n -CIn-I, a n (or with opposite polarity) supplies, and characterized by an adding arrangement which adds the signals of the input and the output of the conversion device, and a rectifier arrangement between the output and the adder arrangement, which only lets through signals whose polarity is opposite to that of the input signals.

Gemäß einer bevorzugten Ausführungsform der Erfindung enthält die Anordnung zur Störverminderung zweckmäßig zwei Stufen der obenerwähnten Art, die in Kaskade geschaltet sind, d. h. der Ausgang der Additionsanordnung der ersten Stufe ist mit dem Eingang der Speicheranordnung der zweiten Stufe verbunden.According to a preferred embodiment of the invention, the arrangement contains for interference reduction suitably two stages of the type mentioned above, which are connected in cascade, d. H. the exit the addition arrangement of the first stage is connected to the input of the memory arrangement of the second stage tied together.

Die Erfindung und weitere Einzelheiten sind in verschiedenen Ausführungsbeispielen an Hand von Zeichnungen näher erläutert, und zwar zeigt:The invention and further details are shown in various exemplary embodiments on the basis of FIG Drawings explained in more detail, namely shows:

Fig. 1 ein Prinzipschaltbild einer Ausführungsform der Störunterdrückungsanordnung, 1 shows a basic circuit diagram of an embodiment of the interference suppression arrangement,

F i g. 2 eine Abwandlung der Anordnung nach Fig. 1,F i g. 2 shows a modification of the arrangement according to FIG. 1,

Fig. 3 eine Ausführungsform der Speicheranordnung und3 shows an embodiment of the memory arrangement and

Fig. 4 und 5 Ausführungsformen von Additionsanordnungen. 4 and 5 embodiments of addition arrangements.

Bei der in F i g. 1 gezeigten Ausführungsform ist eine Speicheranordnung 10 an sich bekannter Art vorgesehen mit einem Eingang 11 und einem Ausgang 12, der über einen Widerstand 13 an Masse liegt, über dem die Wechselstromsignale abgenommen werden. Eine Schleife 18 verbindet den Eingang 11 mit dem Ausgang 12. Diese Schleife enthält in Reihen-Anordnung zur Verminderung von Störungen
insbesondere bei RadarsignalenIn the case of the in FIG. 1, a memory arrangement 10 of a type known per se is provided with an input 11 and an output 12 which is connected to ground via a resistor 13, via which the alternating current signals are tapped. A loop 18 connects the input 11 to the output 12. This loop is arranged in series to reduce interference
especially with radar signals

Anmelder:Applicant:

Compagnie Generale de Telegraphie Sams FiI,Compagnie Generale de Telegraphie Sams FiI,

ParisParis

Vertreter:Representative:

Dipl.-Ing. R. Barckhaus, GräfelfingDipl.-Ing. R. Barckhaus, Graefelfing

bei München, Maria-Eich-Str. 53,near Munich, Maria-Eich-Str. 53

und Dipl.-Ing. H. Müller, München 9,and Dipl.-Ing. H. Müller, Munich 9,

PatentanwältePatent attorneys

Als Erfinder benannt:
Alexandre Boudigues, ParisNamed as inventor:
Alexandre Boudigues, Paris

Beanspruchte Priorität:Claimed priority:

Frankreich vom 20. Februar 1959 (787 267)France of February 20, 1959 (787 267)

Schaltung ein Phasenausgleichsglied 19, eine Addieranordnung 17, eine Diode 15, deren Anode 16 mit der Addieranordnung 17 verbunden ist, und einen Verstärker 14. Der Eingang 11 der Speicheranordnung ist mit dem Haupteingang 1 des Gerätes über einen Verstärker 2 verbunden. Der Ausgang 3 der ersten Stufe ist mit dem Eingang 21 einer zweiten Stufe verbunden; diese ist gleich ausgebildet wie die erste Stufe und enthält eine Speicheranordnung 20 mit Eingang 21 und Ausgang 22, einen Ausgangswiderstand 23, einen Verstärker 24, eine Diode 25 mit Anode 26, eine Addiervorrichtung 27 und ein Phasenausgleichsglied 29. Der Ausgang 4 der zweiten Stufe bildet den Ausgang des Gerätes und enthält einen Widerstand 5, der als Querzweig zwischen der Leitung 4 und Erde geschaltet ist.Circuit a phase compensation element 19, an adding arrangement 17, a diode 15, the anode 16 of which is connected to the adding arrangement 17, and an amplifier 14. The input 11 of the memory arrangement is connected to the main input 1 of the device via an amplifier 2. The output 3 of the first stage is connected to the input 21 of a second stage; this is designed the same as the first stage and contains a memory arrangement 20 with input 21 and output 22, an output resistor 23, an amplifier 24, a diode 25 with anode 26, an adder 27 and a phase compensator 29. The output 4 of the second stage forms the output of the device and contains a resistor 5, which is connected as a shunt between the line 4 and earth.

Die Anordnung arbeitet wie folgt: die benutzten Speicheranordnungen 10, 20 sind derart gewählt, daß bei eingangsseitiger Zuführung sich periodisch wiederholender Signale a0, Ci1 ... a„ am Ausgang die Signale —ö0, a0—O1, Ci1-Ci2 .. Μη-ί—αη, On geliefert werden. In Fig. 3 ist ein Ausführungsbeispiel für eine derartige Speicheranordnung gezeigt, bei der eine Verzögerungsleitung 100 mit einem Eingang 101 und einem Ausgang 102 verwendet ist. Der Eingang und der Ausgang der Verzögerungsleitung sind durch eine Schleife verbunden, die die Serienschaltung einesThe arrangement operates as follows: the storage arrangements 10 used, 20 are selected such that at the input side feed periodically repeating signals a 0, C 1 ... a "at the output of the signals -o 0, a 0 - O 1, Ci 1 -Ci 2 .. Μη-ί — αη, O n . FIG. 3 shows an exemplary embodiment of such a memory arrangement in which a delay line 100 with an input 101 and an output 102 is used. The input and output of the delay line are connected by a loop which is the series connection of a

409 689/235409 689/235

Umkehrverstärkers 103 und einer phasen umkehrenden Addieranordnung 104, die die negative Summe der beiden Eingangssignale liefert, enthält. Die Zeit, welche ein Impuls braucht, um die Verzögerungsleitung 100 von ihrem Eingang 101 bis zum Ausgang 102 zu durchlaufen, ist genau gleich der Zeit 7*zwischen zwei aufeinanderfolgenden Signalen der am Eingang 3 zugeführten Signalfolge a0, Ci1, a2 ... an, bei der von Signal zu Signal die Zeit T dazwischenliegt. So erhält man am Ausgang 105 die Signale — a0, Ci0-Ci1, Ct1-Ci2 ... α«-! —an, an, wobei am Ausgang das Signal — a0 zur Zeit des Einganges des Signals a0 auftritt.Inverse amplifier 103 and a phase-reversing adding arrangement 104, which supplies the negative sum of the two input signals, contains. The time it takes for a pulse to pass through the delay line 100 from its input 101 to the output 102 is exactly the same as the time 7 * between two successive signals of the signal sequence a 0 , Ci 1 , a 2 .. . a n , in which the time T lies between signal to signal. The signals - a 0 , Ci 0 -Ci 1 , Ct 1 -Ci 2 ... α «- are thus obtained at output 105! - a n , a n , with the signal - a 0 occurring at the output at the time of the input of the signal a 0 .

Der verbleibende Teil der Schaltung in Fig. 3 entspricht der zweiten Stufe von Fig. 1 vom Verstärker 24 ab. Die Signale vom Eingang und vom Ausgang werden in dem Addierer 17 nach Amplituden- und Phasenanpassung mittels der Glieder 14 und 19 (Fig. 1) zusammengesetzt, jedoch ist dort zwischen dem Ausgang 12 und dem Addierer 17 eine Diode 15, beispielsweise eine Kristalldiode, geschaltet, die nur Signale durchläßt, deren Polarität der der Eingangssignale entgegengesetzt ist. An Stelle der dargestellten Schaltung der Diode 15 kann man diese auch parallel ίο zwischen Ausgang von 14 und Erde einschalten, wie dies in Fig. 2 (Diode 51 mit Anode 61) dargestellt ist. Die Wirkung der Gesamtanordnung läßt sich aus folgender Tabelle entnehmen, wobei die Eingangssignale als positiv angenommen sind: The remaining part of the circuit in FIG. 3 corresponds to the second stage of Fig. 1 from the amplifier 24 from. The signals from the input and from the output are in the adder 17 according to amplitude and phase matching by means of members 14 and 19 (Fig. 1), but there is between the output 12 and the adder 17 a diode 15, for example a crystal diode, connected, which only Passes signals whose polarity is opposite to that of the input signals. Instead of the one shown Switching the diode 15 can also be switched on in parallel ίο between the output of 14 and earth, like this is shown in Fig. 2 (diode 51 with anode 61). The effect of the overall arrangement can be seen the following table, whereby the input signals are assumed to be positive:

1. Für ein Störsignal as allein, das sich am Nutzsignal Ci1 überlagern würde1. For an interference signal a s alone that would be superimposed on the useful signal Ci 1

ZeitTime

t„ + T Ό - 3 Γ t "+ T Ό - 3 Γ

Eingang 11
Ausgang 12
Ausgang 15
Ausgang 3Entrance 11
Exit 12
Exit 15
Exit 3

0 0 0 00 0 0 0 OsOs

—as —A s

—as —A s

ÖSÖS

0 00 0

0 0 0 00 0 0 0

2. Für2. For eineone Nutzsignalreihe <Useful signal series < Zo =Zo = = 0, a = 0, a ,υ,, υ, G2O, . . .UfnO,G 2 O,. . .Uf n O, αη+χ = 0. α η + χ = 0. • t„ -- ηΤ /„ --• t "- ηΤ /" - (n + 1) T (n + 1) T hH + T+ T Λ, + 2T Λ, + 2T Zeit
t« + 3 Γ .Time
t «+ 3 Γ. an
On-I-On oder 0
Cfn-J oder an \ a n
O n -IO n or 0
Cf n -J or a n \ 0
On
0
0 0
O n
0
0 Eingang
Ausgang
Ausgang
Ausgangentry
exit
exit
exit 11
12
15
311
12th
15th
3 ΟχΟχ
-αχ-αχ
ο1 ο 1 αα O2
χ—α2 oder O
! oder a2 O 2
χ — α 2 or O
! or a 2 as ;
Uf2-O3
α2—α3 oder 0
a2 oder α3 a s ;
Uf 2 -O 3
α 2 -α 3 or 0
a 2 or α 3 ΌΌ O O O OO O O O

Man sieht also, daß in allen Fällen in der Signalfolge der sich wiederholenden Signale nur eine Einheit verlorengeht, während die Störung verschwindet.It can thus be seen that in all cases there is only one unit in the signal sequence of the repetitive signals is lost while the disturbance disappears.

Es genügt an sich eine einzige Stufe. Im Falle der Benutzung einer Speicherröhre ist jedoch auf Grund der Ladezeit die Störbeseitigung mit einer einzigen Stufe unter Umständen nicht ausreichend. Es ist deshalb zweckmäßig, zwei Stufen in Kaskadenschaltung vorzusehen, wie dies in F i g. 1 dargestellt ist. Diese Schaltung besitzt den Vorteil, daß unerwünschte Effekte, die sich aus Ladezeit, Nichtlinearität oder sonstigem ergeben, vermieden werden.A single stage is sufficient in itself. In the case of using a storage tube, however, is due the charging time, troubleshooting with a single step may not be sufficient. It is It is therefore advisable to provide two stages in a cascade connection, as shown in FIG. 1 shown is. This circuit has the advantage that undesirable effects resulting from charging time and non-linearity or otherwise should be avoided.

In Fig. 4 und 5 sind als Beispiele zwei Ausführungsmöglichkeiten für die Addierstufen 17 bzw. 27 gezeigt. Bei der Ausführungsform nach Fig. 4 besteht die Addierstufe aus drei Widerständen 6, 7, 8, die im Stern geschaltet sind. In Fig. 5 wird die Addierstufe durch eine Doppeltriode 170 gebildet, wobei die betreffenden zu addierenden Signalelemente den Gittern 172 und 177 zugeführt werden und das Additionsergebnis über dem Ausgang 3 erscheint, der parallel an die zwei Kathoden 173 und 178 angeschlossen ist. Der Ausgang kann auch an die parallel geschalteten Anoden 171, 176 angeschlossen werden. Die Doppelröhre besitzt noch Gitterwiderstände 174, 179 und Koppelkondensatoren 175, 180.4 and 5 are two possible embodiments as examples for the adder stages 17 and 27, respectively. In the embodiment according to FIG the adding stage consists of three resistors 6, 7, 8, which are connected in a star. In Fig. 5, the Adding stage formed by a double triode 170, the relevant signal elements to be added are fed to grids 172 and 177 and the result of the addition appears over output 3, which is connected in parallel to the two cathodes 173 and 178. The output can also be sent to the parallel switched anodes 171, 176 are connected. The double tube still has grid resistors 174, 179 and coupling capacitors 175, 180.

Die Erfindung ist nicht auf die als Beispiele beschriebenen und dargestellten Ausführungsformen beschränkt. Beispielsweise kann man als Signal-Umwandlungseinrichtungen 10 und 20 wahlweise Speziairöhren oder auch Ferritspeicherelemente benutzen oder kapazitive Elemente, die mit Elektronenröhren verbunden sein können oder nicht, wobei an sich bekannte Schaltungen zur Lösung der vorliegenden Aufgabe herangezogen werden können. Die Erfindung umfaßt auch den Fall, daß die Ausgangssignale der Signalumwandlungseinrichtung das entgegengesetzte Vorzeichen wie die in der vorliegenden Beschreibung angenommenen Signale haben. In diesem Falle sind lediglich Umkehrverstärker üblicher Art einzuschalten bzw. die Elektrodenanschlüsse der Gleichrichter umzupolen und die Addieranordnung durch eine Subtraktionsanordnung zu ersetzen.The invention is not limited to the embodiments described and illustrated as examples limited. For example, 10 and 20 can optionally be used as signal converting devices Use special tubes or ferrite storage elements or capacitive elements that work with electron tubes may or may not be connected, with circuits known per se for solving the present Task can be used. The invention also includes the case that the output signals of the signal converter has the opposite sign as that in the present one Description of accepted signals. In this case, only inverting amplifiers are more common Type to be switched on or to reverse the polarity of the rectifier electrode connections and the adder arrangement to be replaced by a subtraction arrangement.

Claims (8)

Patentansprüche:Patent claims: I. Anordnung zur Verminderung von nichtperiodischen Störungen bei einer periodischen Signalfolge, insbesondere einer Radarsignalfolge, gekennzeichnet durch eine Signalumwandlungseinrichtung (10) an sich bekannter Art, die bei einem Eingangssignalverlauf von periodischen Signalen a0, ax ... an am Ausgang gleichzeitig einen Signalverlauf a0, O1-C0, O2-O1 ... On-On^, a„ (oder mit entgegengesetzter Polarität) liefert, und gekennzeichnet durch eine Addieranordnung (17), die die Signale des Eingangs (11) und des Ausgangs (12) der Umwandlungseinrichtung addiert, sowie eine Gleichrichteranordnung (15) zwischen dem Ausgang (12) und der Addieranordnung (17), die nur Signale durchläßt, deren Polarität der der Eingangssignale entgegengesetzt ist.I. Arrangement for reducing non-periodic disturbances in a periodic signal sequence, in particular a radar signal sequence, characterized by a signal conversion device (10) of a known type, which at the output of an input signal curve of periodic signals a 0 , a x ... a n at the same time Signal curve a 0 , O 1 -C 0 , O 2 -O 1 ... O n -O n ^, a " (or with opposite polarity) supplies, and characterized by an adder arrangement (17), which the signals of the input ( 11) and the output (12) of the conversion device are added, as well as a rectifier arrangement (15) between the output (12) and the adder arrangement (17), which only lets through signals whose polarity is opposite to that of the input signals. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Eingang (11) der Signal-2. Arrangement according to claim 1, characterized in that the input (11) of the signal Umwandlungseinrichtung (10) über einen Verstärker (2) mit dem Haupteingang (1) der Anordnung verbunden ist und der Ausgang (12) der Signalumwandlungseinrichtung über einen Widerstand (13) an Erde liegt und daß ein Verstärker (14) zwischen dem Ausgang (12) der Signalumwandlungseinrichtung und dem Eingang der Addieranordnung (17) vorgesehen ist.Conversion device (10) via an amplifier (2) to the main input (1) of the arrangement is connected and the output (12) of the signal conversion device via a resistor (13) is connected to earth and that an amplifier (14) between the output (12) of the signal conversion device and the input of the adding arrangement (17) is provided. 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Gleichrichteranordnung ίο eine Gleichrichterdiode parallel zwischen Ausgang (12) der Signalumwandlungseinrichtung bzw. Eingang der Addieranordnung und Erde geschaltet ist.3. Arrangement according to claim 1 or 2, characterized in that the rectifier arrangement ίο a rectifier diode in parallel between the output (12) of the signal conversion device or Input of the adder and ground is switched. 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Addieranordnung durch drei Widerstände (6, 7, 8) in Sternschaltung gebildet ist.4. Arrangement according to one of claims 1 to 3, characterized in that the adding arrangement is formed by three resistors (6, 7, 8) in a star connection. 5. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Addieranordnung durch zwei Röhren oder eine Doppelröhre (170) gebildet ist, wobei die zu addierenden Signale den Röhrengittern (172, 177) zugeführt werden und die Summe an den zusammengeschalteten Kathoden (173, 178) oder Anoden (171, 176) abgenommen wird.5. Arrangement according to one of claims 1 to 3, characterized in that the adding arrangement is formed by two tubes or a double tube (170), the ones to be added Signals are fed to the tube grids (172, 177) and the sum to the interconnected Cathodes (173, 178) or anodes (171, 176) is removed. 6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zwei Signalumwandlungseinrichtungen (10, 20) in Kaskadenschaltung vorgesehen sind.6. Arrangement according to one of claims 1 to 5, characterized in that two signal conversion devices (10, 20) are provided in cascade connection. 7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jede Signalumwandlungseinrichtung durch eine Verzögerungsleitung (100) von einer elektrischen Länge genau gleich der Wiederkehrperiode der zugeführten Signale gebildet ist, wobei der Ausgang (102) der Verzögerungsleitung über eine Schleife mit dem Eingang (101) verbunden ist, die aus der Serienschaltung einer Umkehrstufe (103) und einer phasenumkehrenden Addieranordnung (104) besteht, deren Ausgang (105). als Ausgang der Signalumwandlungseinrichtung dient.7. Arrangement according to one of claims 1 to 6, characterized in that each signal conversion device by a delay line (100) of an electrical length exactly equal to the return period of the supplied Signals is formed, the output (102) of the delay line via a loop with the Input (101) is connected, which consists of the series circuit of an inverter (103) and a phase-reversing adder arrangement (104) whose output (105). as the output of the signal conversion device serves. 8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß bei einer Signalumwandlungseinrichtung, die durch eine Verzögerungsleitung von einer elektrischen Länge genau gleich der Wiederkehrperiode des zugeführten Signals gebildet ist, der Ausgang der Verzögerungsleitung mit einer Addieranordnung verbunden ist, die mit dem Eingang der Verzögerungsleitung über eine Umkehrstufe verbunden ist.8. Arrangement according to one of claims 1 to 7, characterized in that at one Signal converting device provided by a delay line of an electrical length is formed exactly equal to the return period of the supplied signal, the output of the Delay line is connected to an adding arrangement which is connected to the input of the delay line is connected via an inverter. Hierzu 1 Blatt Zeichnungen1 sheet of drawings 409 689/235 9. 64409 689/235 9. 64 ι Bundesdruckerei Berlinι Bundesdruckerei Berlin
DEC20831A 1959-02-20 1960-02-18 Arrangement to reduce interference, especially with radar signals Pending DE1178911B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR787267A FR1225831A (en) 1959-02-20 1959-02-20 New pest eliminator

Publications (1)

Publication Number Publication Date
DE1178911B true DE1178911B (en) 1964-10-01

Family

ID=8711512

Family Applications (1)

Application Number Title Priority Date Filing Date
DEC20831A Pending DE1178911B (en) 1959-02-20 1960-02-18 Arrangement to reduce interference, especially with radar signals

Country Status (2)

Country Link
DE (1) DE1178911B (en)
FR (1) FR1225831A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0063803A2 (en) * 1981-04-27 1982-11-03 Siemens Aktiengesellschaft Pulse Doppler radar receiver with a circuit for regenerating the undisturbed signal form
DE2159106C1 (en) * 1971-11-29 1987-01-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2159106C1 (en) * 1971-11-29 1987-01-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0063803A2 (en) * 1981-04-27 1982-11-03 Siemens Aktiengesellschaft Pulse Doppler radar receiver with a circuit for regenerating the undisturbed signal form
DE3116612A1 (en) * 1981-04-27 1982-11-11 Siemens AG, 1000 Berlin und 8000 München PULS-DOPPLER RADAR RECEIVER WITH A CIRCUIT FOR RESTORING THE UNDISTURBED SIGNAL PROCESS
EP0063803A3 (en) * 1981-04-27 1983-01-05 Siemens Aktiengesellschaft Pulse doppler radar receiver with a circuit for regenerating the undisturbed signal form
US4528565A (en) * 1981-04-27 1985-07-09 Siemens Aktiengesellschaft Pulse doppler radar receiver with a circuit for reducing spurious signals

Also Published As

Publication number Publication date
FR1225831A (en) 1960-07-04

Similar Documents

Publication Publication Date Title
DE977039C (en) Circuit arrangement for signal converter with pulse code modulation
DE2411062C3 (en) Dynamically biased differential amplifier arrangement
DE1273874B (en) Device for automatic calculation of correlation functions
DE2317584C3 (en) Device for converting numerical information into a corresponding alternating voltage representing analog information
DE2129383A1 (en) Pulse code modulator with buckling curve amplitude converter
DE1178911B (en) Arrangement to reduce interference, especially with radar signals
DE1804366A1 (en) Circuit arrangement for forming the amount of an electrical time function
DE2163441C3 (en) Rectifier circuit arrangement with an operational amplifier
DE1763849B2 (en) Frequency converter with a logic control circuit
DE856164C (en) Electrical signal receiver
DE1908382A1 (en) Rectifying electrical circuit
DE1951146A1 (en) Phase comparator
DE1176184B (en) Circuit arrangement for synchronizing an oscillator
DE824652C (en) Device for connecting a photocell with an amplifier
DE1036319B (en) Circuit of an electronic series storage system
DE1207674B (en) Device for the parallel comparison of two numbers in binary code
DE1288823B (en) Circuit arrangement for transmitting fast clock pulses
DE718747C (en) Switching arrangement for the operation of secondary electron amplifiers from two power supply units
DE2033743A1 (en) Static rectifier
DE1185226B (en) Counting chain made of electronic switching units
DE1243427B (en) Circuit arrangement for the multiplication of three variable electrical quantities
DE1261178B (en) Frequency modulation circuit
DE1083073B (en) Pulse counter made up of binary trigger levels
DE1170166B (en) Differential voltage amplifier for analog-digital converter
DE1058109B (en) Circuit for keeping a high DC voltage constant on a load circuit