DE1159503B

DE1159503B - Pulse code modulation messaging system with a serial type encoder and decoder

Info

Publication number: DE1159503B
Application number: DEST16190A
Authority: DE
Inventors: Dipl-Ing Peter Buck
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1960-03-04
Filing date: 1960-03-04
Publication date: 1963-12-19

Description

Pulscodemodulations-Nachrichtenübertragungssystem mit einem Coder und Decoder vom Serientyp Die Erfindung bezieht auf Coder und Decoder vom Serientyp, wie sie in Nachrichtenübertragungssystemen mit Pulscodemodulation verwendet werden.Pulse code modulation messaging system with a coder and decoders of the serial type The invention relates to coders and decoders of the serial type, as used in message transmission systems with pulse code modulation.

Bei der Pulscodemodulation (PCM) wird der zu übertragende Amplitudenbereich in diskrete Amplitudenstufen unterteilt. Jeder dieser Amplitudenstufen wird entsprechend dem verwendeten Code eine kennzeichnende Folge von Impulsen zugeordnet. Für jeden zu übertragenden Momentanwert des Signals wird dann die Impulsfolge ausgesendet, deren zugehörige Amplitudenstufe dem Momentanwert am nächsten liegt.With pulse code modulation (PCM), the amplitude range to be transmitted is divided into discrete amplitude levels. Each of these amplitude levels will be corresponding a characteristic sequence of pulses is assigned to the code used. For each The instantaneous value of the signal to be transmitted is then sent out the pulse train, whose associated amplitude level is closest to the instantaneous value.

Setzt man einen binären Code voraus, bei dem in den Codeimpulsfolgen nur zwei Amplitudenwerte (+a, -a) auftreten, so muß jede Codeimpulsfolge, wenn man im Signalbereich m Amplitudenstufen unterscheiden will, aus n = 1092 m Codeimpulsen bestehen. Für eine beliebige Amplitudenstufe N ergibt sich dann die zugehörige Impulsfolge aus der Reihe N # a"-, 211-1 . .. +a, * 21+ao ' 20.Assuming a binary code in which only two amplitude values (+ a, -a) occur in the code pulse sequences, each code pulse sequence must consist of n = 1092 m code pulses if one wants to distinguish between m amplitude levels in the signal range. 211-1, .. + a, * 21 + ao '20 - for any amplitude level N is then obtained the corresponding pulse train from the series N # a "..

Dabei sind a" - 1 * , (i. die Amplituden der einzelnen Codeimpulse, die beim bipolaren binären Code z. B. gleich + 1 oder gleich - 1 sind.Here, a " - 1 *, (i. The amplitudes of the individual code pulses, which in the case of the bipolar binary code, for example, are equal to + 1 or equal to - 1 .

So wird z. B. bei einem Code mit acht Codeimpulsen pro Impulsfolge die Amplitudenstufe 134 durch die Impulsfolge 134 = 1,27 + 0,26 + 0,25 + 0,24 + 0,23 + 1,21+ 0,20 dargestellt. Die Wertigkeit der einzelnen Impulse in der Codeimpulsfolge ist also nach Potenzen von 2 gestaffelt.So z. B. in a code with eight code pulses per pulse train, the amplitude level 134 represented by the pulse train 134 = 1.27 + 0.26 + 0.25 + 0.24 + 0.23 + 1.21 + 0.20. The value of the individual pulses in the code pulse sequence is graded according to powers of 2.

Es sind bereits verschiedene Verfahren zur Codierung und Decodierung nach einem binären Code bekanntgeworden.There are already various methods of coding and decoding became known after a binary code.

Die entsprechend aufgebauten Coder und Decoder lassen sich nun in zwei Gruppen einteilen, die Seriencoder bzw. -decoder und die Parallelcoder bzw. -decoder. Bei den Parallelcodern werden die Impulse einer Codeimpulsgruppe alle gleichzeitig erzeugt, während bei den Seriencodern das zu codierende Signal während des Codiervorganges mehrmals im Coder umläuft und während jedes Umlaufs ein Codeimpuls erzeugt wird. Bei den Seriencodem entstehen also die Impulse einer Codeimpulsgruppe bereits in der richtigen zeitlichen Reihenfolge.The correspondingly structured coders and decoders can now be converted into divide into two groups, the serial encoder or decoder and the parallel encoder or decoder. -decoder. With the parallel encoders, the pulses of a code pulse group are all generated at the same time, while in the serial encoders, the signal to be encoded during of the coding process runs several times in the coder and a code pulse during each cycle is produced. In the case of the serial coders, the pulses of a code pulse group are created already in the correct chronological order.

Seriencoder bzw. -decoder sind an sich bekannt. Beispielsweise kennt man Coder, deren Rückkopplungsschleife aus einem Verstärker und einer Verzögerungseinrichtung besteht. Die jeweilige Augenblicksamplitude des zu codierenden Signals wird zwecks Umlauf in die Schleife eingespeist. Ferner benötigt man einen Amplitudendiskriminator, der mit der Schleife gekoppelt ist und auf eine in der Schleife umlaufende Augenblicksamplitude mit einer Größe anspricht, welche die Hälfte des vollen Amplitudenbereichs übersteigt, so daß ein Ausgangsimpuls mit einem bestimmten Wert geliefert wird. Gleichzeitig wird die halbe Amplitude von dem in der Schleife umlaufenden Impuls abgezogen. Man erhält so einen Restwert für den weiteren Umlauf in der Schleife. Selbstverständlich müssen Verstärker und Verzögerungseinrichtung gemäß ihrem Verwendungszweck entsprechend bemessen sein; die Verzögerungseinrichtung muß beispielsweise für jede in der Schleife umlaufende Augenblicksamphtude in jedem Impulsintervall eine gerade Anzahl von Umläufen ergeben, und der Verstärker muß die Größe der Augenblicksamplitude im Verlauf dieser Umläufe um den Faktor 2 verstärken.Serial encoders or decoders are known per se. For example, coders are known whose feedback loop consists of an amplifier and a delay device. The respective instantaneous amplitude of the signal to be coded is fed into the loop for the purpose of circulation. Furthermore, one needs an amplitude discriminator which is coupled to the loop and which responds to an instantaneous amplitude circulating in the loop with a magnitude which exceeds half the full amplitude range, so that an output pulse with a certain value is provided. At the same time, half the amplitude is subtracted from the pulse circulating in the loop. This gives a residual value for the further circulation in the loop. It goes without saying that the amplifier and delay device must be dimensioned according to their intended use; the delay device must, for example , produce an even number of revolutions for each instantaneous amplitude circulating in the loop in each pulse interval, and the amplifier must amplify the magnitude of the instantaneous amplitude by a factor of two in the course of these revolutions.

Ein Nachteil dieser Codierungsanordnungen liegt darin, daß sie nur unipolare Impulse aufnehmen und abgeben können. Es müssen also Mittel vorhanden sein, die das etwa von einem Mikrofon stammende bipolare Sprachsignal in ein solches mit unveränderlicher Polarität umwandeln. Ebenso liefern Coder der oben beschriebenen Art nur unipolare Ausgangsimpulse, eine Eigenschaft, die für viele Anwendungsfälle wenig befriedigend und unbequem ist. Man muß also auch hier Einrichtungen vorsehen, die die unipolaren Ausgangsimpulse in bipolare umformen.A disadvantage of these coding arrangements is that they only Can absorb and emit unipolar impulses. So funds must be available be that the bipolar speech signal originating from a microphone in such a convert with invariable polarity. Coders also provide those described above Kind of unipolar output pulses only, a property common to many applications is unsatisfactory and uncomfortable. So one must also provide facilities here which transform the unipolar output pulses into bipolar ones.

Der gleichen Schwierigkeit begegnet man bei einer anderen, ebenfalls bekannten Ausführungsform des Seriencoders. Hier wird ein Kondensator auf die Amplitude des zu codierenden Signals aufgeladen und dann je nach Größe dieser Amplitude um gewisse Spannungswerte weiter aufgeladen oder entladen. Bei diesen Codern liegt noch eine große Schwierigkeit darin, den Kondensator um einen genau definierten Spannungswert zu laden oder zu entladen. Hierzu muß dem Kondensator eine Ladung Q = S i dt zugeführt werden. Damit jedoch der Strom i von der am Kondensator liegenden Spannung unabhängig ist, muß die Einspeisung aus einer Quelle erfolgen, deren Spannung im Vergleich zur KondensatorspannuAg groß- ist. Um nun allzu hohe Spannungen zu vermeiden, könnte die Ladung über den differentiellen Widerstand, beispielsweise eines Transistors, erfolgen. Dann läßt sich jedoch mit einer einzigen Transistortype (z. B. pnp) nur eine Ladung in -einer Richtung erzielen. Bei der in vieler Hinsicht günstigen bipolaren Arbeitsweise des Coders muß jedoch der Kondensator sowohl in positiver als auch in negativer Richtung geladen werden.The same difficulty is encountered in another embodiment of the serial encoder, which is also known. Here a capacitor is charged to the amplitude of the signal to be coded and then further charged or discharged by certain voltage values depending on the size of this amplitude. With these encoders, there is still a great difficulty in charging or discharging the capacitor by a precisely defined voltage value. For this purpose, a charge Q = S i dt must be supplied to the capacitor. However, so that the current i is independent of the voltage across the capacitor, it must be fed from a source whose voltage is high compared to the capacitor voltage. In order to avoid excessively high voltages, the charging could take place via the differential resistor, for example a transistor. Then, however, only one charge in one direction can be achieved with a single type of transistor (e.g. pnp). In the bipolar mode of operation of the coder, which is favorable in many respects, however, the capacitor must be charged in both the positive and negative directions.

Es ist weiterhin eine Schaltung bekanntgeworden, bei der zwei Kondensatoren verwendet werden, die abwechselnd an den Ein- und Ausgang eines Vierpoles, bestehend aus Begrenzer und Addierer, angeschaltet werden. Bei dieser Schaltung wird vermieden, die Spannung des Kondensators um einen bestimmten Betrag zu erhöhen oder zu erniedrigen. Die Schaltung benötigt jedoch zwei elektronische Umschalter.A circuit has also become known in which two capacitors used alternately at the input and output of a four-terminal network consisting of limiter and adder. This circuit avoids to increase or decrease the voltage of the capacitor by a certain amount. However, the circuit requires two electronic changeover switches.

Der Erfindung liegt nun die Aufgabe zugrunde, einen Coder und einen Decoder vom Serientyp zu schaffen, von denen besonders der Coder die Nachteile der bisher bekanntgewordenen Schaltungen vermeidet.The invention is now based on the object of a coder and a To create decoders of the series type, of which the coder in particular has the disadvantages of avoids circuits that have become known so far.

Die Erfindung betrifft ein Pulscodemodulations-Nachrichtenübertragungssystem mit einem Coder und Decoder vom Serientyp, wobei im Coder nacheinander mit Verzögerungszeiten, die jeweils einem Codeimpulsinteivall entsprechen, durch Vergleich der Signalspannung bzw. von abgeleiteten Spannungswerten, die das Doppelte der Differenz aus der Signalspannung bzw. dem jeweils vorangegangenen abgeleiteten Spannungswert und einem vorgegebenen Teil des maximal zu codierenden Signalspannungsbereichs betragen, mit dem mittleren Spannungswert des' gesamten, maximal zu codierenden Signalspannungsbereiches geprüft wird, ob die Signal- oder die aus ihr abgeleitete Spannung über oder unter dem mittleren Spannungswert liegt, und wobei je nach dem Ergebnis eines der beiden binären Kriterien erzeugt wird. Die Erfindung ist dadurch gekennzeichnet, daß als vorgegebener Teil des maximal zu codierenden Signalspannungsbrreiches dessen vom Bezugs-oder Nullpotential aus gerechnete Hälfte genommen ist und daß die unmittelbare Erzeugung bipolarer Codeimpulse dadurch ermöglicht wird, daß als mittlerer Spaimungswert des maximal zu codierenden Signalspannungsbereiches das damit gleichzeitig das Bezugspotential darstellende Nullpotential so gewählt ist, daß Npolar anfallende Signale unmittelbar anzulegen sind, und daß die die Prüfung, ob die Signalspannung bzw. die aus ihr abgeleiteten Spannungswerte über oder unter dem mittleren Spannungswert liegen, d. h. positiv oder negativ sind, vornehmende Anordnung so getroffen ist, daß sie als Ergebnis der Prüfung jeweils einen positiven bzw. einen negativen Codeimpuls abgibt, sie ist ferner dadurch gekennzeichnet, daß zur Decodierung der in dem bipolaren binären Code mit n Elementen, die in ihrer zeitlichen Reihenfolge nach fallenden Potenzen von 2 gewichtet sind, übertragenen Signale ein Decoder vorgesehen ist, bei dem die einzelnen Impulselemente eine um den Faktor 2 verstärkende Verstärkerschleife in ihrer zeitlichen Reihenfolge n-mal, (n - 1)-mal ... bzw. [n-(n -- 1)]-mal mit Verzögerungszeiten, die einem Impulsintervall entsprechen, durchlaufen und die entstehenden Spannungen an der Ausgangsklemme zur Bildung des Analogwertes addiert werden, in der Weise, daß die bipolaren Codeimpulse vorzeichenrichtig an eine Addierschaltung angelegt werden, an der andererseits mindestens für die Dauer der Analogwertbildung ein mit der Ausgangsklemme verbundener Addierspeicher liegt.The invention relates to a pulse code modulation message transmission system with a coder and decoder of the series type, wherein in the coder successively with delay times, each corresponding to a code pulse integral, by comparing the signal voltage or derived voltage values that are twice the difference between the signal voltage and the respective previous derived voltage value and a predetermined part of the maximum signal voltage range to be coded, with the mean voltage value of the 'entire maximum signal voltage range to be coded is checked whether the signal or the voltage derived from it is above or below the mean voltage value, and each is generated according to the result of one of the two binary criteria. The invention is characterized in that the predetermined part of the maximum signal voltage range to be coded is taken from the half calculated from the reference or zero potential and that the direct generation of bipolar code pulses is made possible by the fact that the mean spaimulation value of the maximum signal voltage range to be coded is simultaneously the The zero potential representing reference potential is selected so that Npolar occurring signals are to be applied immediately, and that the test of whether the signal voltage or the voltage values derived from it are above or below the mean voltage value, d. H. positive or negative, the making arrangement is made so that it emits a positive or a negative code pulse as a result of the test, it is also characterized in that for decoding the in the bipolar binary code with n elements, which in their temporal Order are weighted according to decreasing powers of 2, transmitted signals a decoder is provided in which the individual pulse elements an amplifier loop amplifying by a factor of 2 in their chronological order n times, (n - 1) times ... or [n - (n - 1)] times with delay times corresponding to a pulse interval, and the voltages generated at the output terminal are added to form the analog value in such a way that the bipolar code pulses are applied to an adder circuit with the correct sign on the other hand, an adding memory connected to the output terminal is present at least for the duration of the analog value generation.

Ein Coder und ein Decoder werden nun nach der Erfindung an Hand der Figuren näher erläutert. Es zeigt Fig. 1 einen Coder vom Serientyp nach der Erfindung unter Verwendung eines bipolaren binären Codes und Fig, 2 einen Decoder vom Serientyp nach der Erfindung unter Verwendung eines bipolaren binären Codes.A coder and a decoder will now be explained in more detail according to the invention with reference to the figures. 1 shows a serial type coder according to the invention using a bipolar binary code, and FIG. 2 shows a serial type decoder according to the invention using a bipolar binary code.

Fig. 1 zeigt das Blockschaltbild eines Coders nach der Erfindung, Die zu codierende Spannung wird durch kurzzeitiges Schließen des Schalters 5 in dem Kondensator 1 eingespeichert. Durch einen Begrenzerverstärker7 mit einer nachgeschalteten bistabilen Anordnung8, vorzugsweise einem bistabilen Multivibrator (Flip-Flop), wird geprüft, ob diese Signalspannung größer oder kleiner als ein Bezugspotential, normalerweise 0 Volt, ist. Ist die Signalspannung größer als 0 Volt, so wird im Addierer 9 von der über die Leitung 11 zugeführten Signalspannung eine konstante Spannung UO, die ein Viertel der maximalen Signalamplitude beträgt, abgezogen. Ist die Signalspannung jedoch kleiner als Null, wird die Spannung U,) im Addierer 9 zu ihr addiert. Gleichzeitig tritt am Ausgang der bistabilen Anordnung8 je nach der Größe der Signalspannung, d. h. ihrem Vorzeichen, ein positiver oder negativer Impuls auf, der als PCM-Impuls der Ausgangsleitung zugeführt wird. Die Summenspannung am Ausgang des Addierers 9 wird im Verstärker 10 um den Faktor 2 verstärkt und über das aus den Schaltern 3 und 4, dem Speicherkondensator 2 und dem Trennverstärker 6 bestehende Laufzeitglied zum Speicherkondensator 1 zurückgeführt. Der Codiervorgang wird durch abwechselndes Schließen und öffnen der Schalter 3 und 4 gesteuert. Durch Schließen des Schalters 4 wird die Spannung vom Kondensator 2 auf den Kondensator 1. übertragen. Sie wird dann, wie oben beschrieben, geprüft, korrigiert und liegt dann am Schalter 3. Beim Schließen vom Schalter 3 und gleichzeitigen öffnen vom Schalter 4 wird der Kondensator 2 auf die korrigierte Spannung geladen. Der beschriebene Vorgang wiederholt sich so lange, bis die gewünschte Zahl der Codeimpulse erzeugt ist und durch kurzzeitiges Schließen vom Schalter 5 die nächste zu codierende Signalspannung an den Kondensator 1 angelegt wird. Die am Ausgang der bistabilen Anordnung 8 entnommenen Impulse bilden das in Form einer Dualzahl mit fallender Wertigkeit codierte PCM-Signal. 1 shows the block diagram of a coder according to the invention. The voltage to be coded is stored in the capacitor 1 by briefly closing the switch 5. A limiter amplifier7 with a downstream bistable arrangement8, preferably a bistable multivibrator (flip-flop), checks whether this signal voltage is greater or less than a reference potential, normally 0 volts. If the signal voltage is greater than 0 volts, then in adder 9 a constant voltage UO, which is a quarter of the maximum signal amplitude, is subtracted from the signal voltage supplied via line 11. However, if the signal voltage is less than zero, the voltage U,) is added to it in the adder 9. At the same time occurs at the output of the bistable arrangement 8 depending on the size of the signal voltage, i. H. their sign, a positive or negative pulse, which is fed to the output line as a PCM pulse. The total voltage at the output of the adder 9 is amplified by a factor of 2 in the amplifier 10 and fed back to the storage capacitor 1 via the delay element consisting of the switches 3 and 4, the storage capacitor 2 and the isolating amplifier 6. The coding process is controlled by alternately opening and closing switches 3 and 4. By closing the switch 4, the voltage is transferred from the capacitor 2 to the capacitor 1 . As described above, it is then checked, corrected and then applied to switch 3. When switch 3 is closed and switch 4 is opened at the same time, capacitor 2 is charged to the corrected voltage. The process described is repeated until the desired number of code pulses is generated and the next signal voltage to be coded is applied to capacitor 1 by briefly closing switch 5 . The pulses taken from the output of the bistable arrangement 8 form the PCM signal encoded in the form of a binary number with decreasing valency.

Fig. 2 zeigt nun das Blockschaltbild eines nach demselben Prinzip aufgebauten Decoders vom Serientvi). Es sei an2enommen, daß zu Bejänn des Decodiervorganges der Speicherkondensator 1 vollständig entladen ist. Der erste Codeimpuls der zu decodierenden Codeimpulsfolge wird über die Leitung 12 dem Addierer 9 zugeführt und zu der im Speicherkondensatorl enthaltenen Spannung (in diesem Fall 0 Volt) addiert. Die Summenspannung vom Ausgang des Addierers 9 wird im Verstärker 10 um den Faktor 2 verstärkt und über das aus den Schaltern 3 und 4, dem Trennverstärker 6 und dem Speicherkondensator 1 zugeführt. Zu dieser Spannung wird jetzt im Addierer 9 der zweite Impuls einer Codeimpulsgruppe hinzu addiert und die Summenspannung über den Verstärker 10 und das Laufzeitglied zum Speicherkondensator 1 zugeführt. Dies wird so lange fortgesetzt, bis alle PCM-Impulse einer Impulsgruppe eingelaufen sind. Dann wird durch kurzzeitiges Schließen des Schalters 5 das am Kondensator 1 stehende decodierte Signal, d. h. ein PAM-Impuls., abgenommen. Die Steuerung des Decodierungsvorganges geschieht ähnlich wie bei dem oben beschriebenen Coder durch abwechselndes öffnen und Schließen der Schalter 3 und 4. Ist nicht gewährleistet, daß der Speicherkondensator 1 bei jedem Öffnen des Schalters 5 vollständig entladen wird, so muß, während der erste Impuls einer zu decodierenden Codeimpulsgruppe über die Leitung 12 zugeführt wird, ein zusätzlicher Schalter 13 geöffnet werden.Fig. 2 now shows the block diagram of a decoder constructed according to the same principle from the series vi). It is assumed that the storage capacitor 1 is completely discharged at the start of the decoding process. The first code pulse of the code pulse sequence to be decoded is fed to the adder 9 via the line 12 and added to the voltage contained in the storage capacitor (in this case 0 volts). The total voltage from the output of the adder 9 is amplified by a factor of 2 in the amplifier 10 and fed via the switches 3 and 4, the isolating amplifier 6 and the storage capacitor 1. The second pulse of a code pulse group is now added to this voltage in the adder 9 and the sum voltage is fed to the storage capacitor 1 via the amplifier 10 and the delay element. This continues until all PCM pulses in a pulse group have arrived. Then, by briefly closing the switch 5, the decoded signal on the capacitor 1 , i. H. a PAM pulse., picked up. The decoding process is controlled in a similar way to the coder described above by alternately opening and closing switches 3 and 4. If it is not guaranteed that storage capacitor 1 is completely discharged each time switch 5 is opened, one must be closed during the first pulse decoding code pulse group is supplied via line 12, an additional switch 13 can be opened.

Bei dem eben beschriebenen Coder und Decoder wird also im Gegensatz zu den bisher bekanntgewordenen Schaltungen vermieden, zu der Spannung im Speicherkondensator 1 einen bestimmten Betrag zu addieren oder zu subtrahieren. Das Korrigieren der Signalspannung wird statt dessen im Addierer 9 mit Hilfe eines einfachen Widerstandsnetzwerkes vorgenommen.In the case of the coder and decoder just described, in contrast to the previously known circuits, it is avoided to add or subtract a certain amount to the voltage in the storage capacitor 1. The signal voltage is corrected instead in the adder 9 with the aid of a simple resistor network.

Statt des hier verwendeten Schalter-Kondensator-Netzwerkes läßt sich als Laufzeitglied, dessen Laufzeit dem zeitlichen Abstand zweier erzeugter bzw. zu decodierender Codeimpulse entsprechen muß, natürlich auch jedes andere geeignet aufgebaute Laufzeitglied verwenden, durch das die in der Schleife umlaufenden Impulse nicht mehr als zulässig verzerrt werden.Instead of the switch-capacitor network used here, as a term element, the term of which corresponds to the time interval between two generated or to be decoded code pulses must correspond, of course, any other suitable use built-up delay element through which the pulses circulating in the loop not be distorted more than permitted.

Claims

PATENT CLAIMS: 1. Pulse code modulation message transmission system with a coder and decoder of the series type, with the coder successively with delay times, each corresponding to a code pulse interval, by comparing the signal voltage or derived voltage values that are twice the difference between the signal voltage or the respective previous derived voltage value and a predetermined part of the maximum signal voltage range to be coded, the mean voltage value of the entire maximum signal voltage range to be coded is used to check whether the signal voltage or the voltage derived from it is above or below the mean voltage value, and depending on the result of one of the two binary criteria is generated, characterized in that the predetermined part of the maximum signal voltage range to be coded is taken from the half calculated from the reference or zero potential and that the direct generation is bipolar arer code pulses is made possible by the fact that the zero potential which simultaneously represents the reference potential is selected as the mean voltage value of the maximum signal voltage range to be coded in such a way that bipolar signals are to be applied immediately, and that the test of whether the signal voltage or the voltage values derived from it are above or below the mean voltage value, d. H. positive or negative, the making arrangement (8) is made so that it emits a positive or a negative code pulse as a result of the test; further characterized in that a decoder is provided for decoding the signals transmitted in the bipolar binary code with n elements which are weighted in their chronological order according to decreasing powers of 2, in which the individual pulse elements have an amplifier loop amplifying by a factor of 2 their chronological sequence n times, (n - 1) times ... or [n- (n -1)] times with delay times that correspond to a pulse interval and the voltages generated at the output terminal to generate the analog value are added, in such a way that the bipolar code pulses are applied with the correct sign to an adder circuit (9 in Fig. 2), on the other hand, at least for the duration of the analog value formation, an adder memory connected to the output terminal (1 in Fig. 2) is located.

2. Coder for a PCM system according to claim 1, characterized in that the test arrangement (8 in Fig. 1) consists of a flip-flop stage. 3. Coder or decoder for a PCM system according to spoke 1, characterized in that the delay network from the series circuit of a switch (3), a storage capacitor (2), an isolating amplifier (6, with a gain factor v = 1) and another Switch (4) exists, which alternately closes with the first delayed by the desired delay time.

Considered publications: German Auslegeschriften Nos. 1060 437, 1033 259; U.S. Patent No. 2,569,927.