Schaltungsanordnung zur automatischen Erkennung lesbarer Zeichen Ein
bekanntes Verfahren zur selbsttätigen Erkennung von Schriftzeichen besteht darin,
daß ein Spalt über das Zeichen geführt wird und die Änderungen der jeweils unter
dem Spalt liegenden Zeichenabschnitte die Erkennungskriterien liefern. Bei magnetischer
Ablesung von vormagnetisierten Schriftzeichen z. B. ist der Spalt ein Magnetkopfspalt,
und die genannten Änderungen induzieren in dem Kopf Spannungen, die für jedes Zeichen
eine bestimmte Amplitudenverteilung haben, mit anderen Worten einen für das Zeichen
charakteristischen Wellenzug bilden. Man führt diesen Wellenzug einer Verzögerungsstrecke
zu, die an bestimmten Prüfpunkten angezapft ist, in denen man in dem Augenblick,
in dem der Wellenzug seine Zuordnungslage hat, die Spannungsamplituden abgreift.
An die Prüfpunkte sind Bewertungsnetzwerke angeschlossen, die in gleicher Anzahl
wie die der abzulesenden verschiedenen Zeichen vorhanden sind, und an deren Ausgängen
Spannungen erscheinen. Für das Prinzip der Auswertung durch derartige Netzwerke
und deren Ausbildung sind verschiedene Lösungen bekanntgeworden. Eine solche besteht
darin, daß unter Amplitudenaddition in jedem Netzwerk dasjenige Netzwerk eine höchste
Spannung ausgibt, das dem gerade abgelesenen Zeichen zugeordnet ist. Ferner ist
eine Lösung mit gemeinsamen Anzapfpunkten für alle Netzwerke bekannt, bei der nur
das zeichenzugeordnete Netzwerk eine Spannung ausgibt, alle übrigen hingegen die
Spannung Null. Eine weitere bekannte Ausführung ist so angelegt, daß unter Benutzung
jeweils verschiedener Kombinationen von Anzapfpunkten für die einzelnen Netzwerke
positive und negative Spannungen der Wellenformen gegeneinandergeschaltet werden,
so, daß beim Durchlauf einer Wellenform durch das zugeordnete Netzwerk an dessen
Ausgang die Gesamtspannung Null erscheint. Hierbei sind auch einige feste Vergleichsspannungen
vorgesehen, die der Feststellung dienen, ob überhaupt eine Wellenform vorhanden
ist, da ja auch eine fehlende Wellenform die Gesamtspannung Null ausgibt. Es ist
ferner ein Erkennungsverfahren mit zeichencharakteristischen elektrischen Wellenformen
bekannt, bei dem die jeweils abgelesene Wellenform in ihrem Gesamtverlauf mit einer
Serie künstlich erzeugter Standard-Wellenformen verglichen wird. Die gelesene Wellenform
wird hierfür in ihrem Amplitudenpegel zunächst normiert. Die Standard-Wellenformen
werden quantisiert, nämlich in Gestalt von der Wellenform angenäherten Treppenspannungen,
bereitgestellt, dies erfordert je Zeichen einen Generator mit einer beträchtlichen
Anzahl von nacheinander abgreifbaren Potentiometern. Im Interesse geringen Aufwandes
ist es erwünscht, die Zahl der erforderlichen einzelnen Vergleichskanäle beschränkt
zu halten. Andererseits ist die Erkennung erleichtert bei Nullverfahren, bei denen
das einem durchlaufenden Zeichen entsprechende Vergleichsnetzwerk die Spannung Null
(oder eine bestimmte Gleichspannung) ausgibt. Das erstgenannte Verfahren ist kein
solches Nullverfahren, die nachfolgend genannten haben zwar diese Eigenschaft, benötigen
aber eine wesentlich erhöhte Anzahl von einzelnen Vergleichskanälen. Die Schaltungsanordnung
nach der Erfindung ermöglicht ein Nullverfahren unter Benutzung von einzelnen, für
alle Vergleichsnetzwerke gleichen Prüfpunkten der Wellenform, deren Anzahl sich
nach der Zahl von charakteristischen Ordinaten eines Rasters richtet, welche geringer
sein kann als die Anzahl der auszuwertenden Zeichen. Erfindungsgemäß ist die Schaltungsanordnung
zur Zeichenerkennung so ausgebildet, daß in jedem Vergleichsnetzwerk die abgegriffenen
und normierten, vorzugsweise in beiden Polaritäten bereitgestellten Einzelspannungen
jeweils einem Eingangswiderstand eines Summierverstärkers zugeführt werden, daß
jedem solchen Widerstand ein an einer positiven bzw. negativen Festspannung liegender
Verstärker-Eingangswiderstand zugeordnet ist, der entsprechend einer an einem Differenzbildungspunkt
zu erzeugenden Sollspannung bemessen ist, und daß sämtliche Differenzbildungspunkte,
insbesondere über Gleichrichter (z. B. Dioden), parallel mit dem Eingang des Summierverstärkers
verbunden
sind. Die Eingangswiderstände werden vorzugsweise so bemessen, daß kleine Differenzspannungen
den Verstärker nicht beeinflussen.Circuit arrangement for the automatic recognition of readable characters
known method for the automatic recognition of characters consists in
that a gap is made over the sign and the changes to each under
the character sections lying in the gap provide the recognition criteria. With magnetic
Reading of pre-magnetized characters e.g. B. is the gap a magnetic head gap,
and said changes induce stresses in the head for each character
have a certain amplitude distribution, in other words one for the character
form characteristic wave train. This wave train leads to a delay line
which is tapped at certain test points, in which one at the moment
in which the wave train has its assignment position, which taps the voltage amplitudes.
Evaluation networks are connected to the test points, which are in the same number
how the various characters to be read are present and at their outputs
Tensions appear. For the principle of evaluation by such networks
and their training, various solutions have become known. There is such a thing
in the fact that with amplitude addition in each network that network has a highest
Outputs voltage associated with the character just read. Furthermore is
known a solution with common taps for all networks where only
the network assigned to the symbol emits a voltage, while all the others output a voltage
Voltage zero. Another known design is designed so that using
different combinations of tapping points for the individual networks
positive and negative voltages of the waveforms are switched against each other,
so that as a waveform passes through the associated network, its
Output the total voltage zero appears. Here are also some fixed equivalent stresses
which are used to determine whether a waveform is present at all
is, since a missing waveform also outputs the total voltage zero. It is
also a recognition method with character-characteristic electrical waveforms
known, in which the respective read waveform in its overall course with a
Series of artificially generated standard waveforms is compared. The waveform read
is initially normalized in its amplitude level for this purpose. The standard waveforms
are quantized, namely in the form of staircase voltages approximated to the waveform,
provided, this requires a generator with a considerable amount per character
Number of potentiometers that can be tapped off one after the other. In the interest of little effort
it is desirable to limit the number of individual comparison channels required
to keep. On the other hand, recognition is made easier in the case of null procedures where
the comparison network corresponding to a scrolling character has the voltage zero
(or a specific DC voltage). The former is not a method
Such a zero procedure, the ones named below have this property, need
but a significantly increased number of individual comparison channels. The circuit arrangement
according to the invention enables a null method using individual, for
all comparison networks have the same test points of the waveform, the number of which is different
according to the number of characteristic ordinates of a grid, whichever is less
can be than the number of characters to be evaluated. The circuit arrangement is according to the invention
designed for character recognition so that in each comparison network the tapped
and standardized individual voltages, preferably provided in both polarities
are each fed to an input resistance of a summing amplifier that
for each such resistor a fixed voltage is associated with a positive or negative voltage
Amplifier input resistance is assigned, which corresponds to one at a difference formation point
nominal voltage to be generated is dimensioned, and that all difference formation points,
in particular via rectifiers (e.g. diodes), in parallel with the input of the summing amplifier
tied together
are. The input resistances are preferably dimensioned so that small differential voltages
do not affect the amplifier.
An Hand der Zeichnung wird nachfolgend ein Ausführungsbeispiel näher
erläutert.An exemplary embodiment is described in greater detail below with reference to the drawing
explained.
Gemäß Fig. 1 werden die jedes Zeichen eindeutig charakterisierenden
Wellenformen von einem Lesekopf K abgegriffen, zunächst in einem Vorverstärker V
l, sodann in einem Regelverstärker V 2 verstärkt und in eine erdsymmetrische Verzögerungs-Leitung
VL eingespeichert. An paarweise symmetrisch angeordnete Anzapfpunkte P1
... Pt, Isr . . . Ft, die jeweils eine Spannungsamplitude und die
dazu polaritätsinverse Amplitude ausgeben, sind parallel die Erkennungsnetzwerke
oder »-kanäle« EK1, EK2 . . . (für jedes Zeichen einer) angeschlossen. Die erfindungsgemäßeSchaltungsanordnung
beruht, wie angegeben, darauf, daß die zu einem vorbestimmten Referenzzeitpunkt
an den Anzapfungen der Verzögerungsleitung vorliegenden zeichencharakteristischen
Spannungen über ein in dem Erkennungskanal vorhandenes spezifisches Widerstandsnetzwerk
derart mit festen Bezugsspannungen ± U, verglichen werden, daß am Ausgang eines
Erkennungskanals dann und nur dann der spannungsfreie Zustand vorliegt, wenn. das
diesem Erkennungskanal zugeordnete Zeichen in der Verzögerungsleitung gespeichert
ist. Da die Amplituden der Zeichenwellenform stark von Schwankungen der Druckintensität
u. ä. abhängen, diese Zeichenamplituden aber andererseits gegen Festspannungen verglichen
werden sollen, ist vorgesehen, daß die vom Vorverstärker V 1 gelieferten Zeichenwellenformen
mit dem Regelverstärker V 2 auf einen normierten Wert ausgeregelt werden. Der Verstärkerfaktor
wird so variiert, daß das erste Maximum eines jeden Zeichenwellenzuges auf den gleichen
Ausgangswert geregelt wird.According to FIG. 1, the waveforms uniquely characterizing each character are picked up by a reading head K, first amplified in a preamplifier V 1, then amplified in a control amplifier V 2 and stored in a delay line VL balanced to ground. At tapping points P1 ... Pt, Isr . . . Ft, which each output a voltage amplitude and the amplitude that is inverse to polarity, are the detection networks or "channels" EK1, EK2 in parallel. . . (one for each character) attached. The circuit arrangement according to the invention is based, as stated, on the fact that the character-characteristic voltages present at the taps of the delay line at a predetermined reference point in time are compared to fixed reference voltages ± U via a specific resistor network in the detection channel in such a way that at the output of a detection channel then and only then the voltage-free state is present if. the character assigned to this recognition channel is stored in the delay line. Since the amplitudes of the character waveform strongly depend on fluctuations in the pressure intensity and the like, but these character amplitudes are to be compared against fixed voltages, it is provided that the character waveforms supplied by the preamplifier V 1 are regulated to a normalized value with the control amplifier V 2. The gain factor is varied in such a way that the first maximum of each symbol wave train is regulated to the same output value.
Fig.2 gibt den prinzipiellen Aufbau des Widerstandsnetzwerkes im s-ten
Erkennungskanal wieder. Im Beispiel ist angenommen, daß die Wellenform des r-ten
Zeichens an den 2 t Anzapfungen der symmetrischen Verzögerungsleitung vorliegt.
Die im Abtastzeitpunkt an den Anzapfungen P dann erscheinenden Spannungen sind mit
-I- Urt, -I- U"(t_1)... bezeichnet, die an den entsprechenden Punkten
F
erscheinenden inversen Spannungen mit - UTt, - Urct
_ 1> ... Jeder Anzapfpunkt ist mit einem Widerstand Rst, Rs(t _ 1)
verbunden, wobei diese Widerstände für die zueinander inversen Angriffs-Spannungen
gleich sind. Jedem der Widerstände R ist ein Widerstand R' zugeordnet, wobei die
den zueinander inversen Angriffspunkten zugeordneten Widerstände R' ebenfalls einander
gleich sind. An sämtliche Widerstände R' zu den positiven Spannungsabgriffen ist
eine negative Festspannung - U. und an die Widerstände R' zu den negativen Spannungsabgriffen
eine positive Festspannung -i- U" angelegt. Die anderen Seiten der Widerstände R,
R' jedes Paares sind miteinander verbunden. An den Verbindungspunkten Dt, Dt_i
.. . und 15t, 15t-1 . . .
entstehen mithin die Differenzspannungen
zwischen den über die Widerstände R, R' erscheinenden Spannungen. Jeder Punkt D
und 15 ist mit der Kathode einer Diode G verbunden. Die Anoden sämtlicher Dioden
G liegen parallel am Eingang der Analog-Summierverstärker-Kombination RS, V5, die
nach bekanntem Prinzip arbeitet und in ihrem Ausgang die Summe der zugeführten Spannungen
bildet.2 shows the basic structure of the resistor network in the s-th recognition channel. The example assumes that the waveform of the rth character is present at the 2 t taps of the balanced delay line. The voltages appearing at the taps P at the time of sampling are denoted by -I- Urt, -I- U "(t_1) ..., the inverse voltages appearing at the corresponding points F as - UTt, - Urct _ 1> .. . Every tapping point is connected to a resistor Rst, Rs (t _ 1), these resistors voltages attack are common for the inverse of one another. Each of the resistors R is a resistance R associated 'with the the mutually inverse engagement points associated resistors R A negative fixed voltage - U. is applied to all resistors R 'to the positive voltage taps and a positive fixed voltage -i U "is applied to the resistors R' to the negative voltage taps. The other sides of the resistors R, R 'of each pair are connected together. At the connection points Dt, Dt_i ... and 15t, 15t-1 . . . consequently the differential voltages arise between the voltages appearing across the resistors R, R '. Each point D and 15 is connected to the cathode of a diode G. The anodes of all diodes G are connected in parallel to the input of the analog summing amplifier combination RS, V5, which works according to a known principle and forms the sum of the supplied voltages in its output.
Die Funktionsweise dieser Schaltungsanordnung soll an Hand der Kreisel
und II der Fig. 2 näher erläutert werden. Dabei werden die Dioden zunächst außer
acht gelassen. Die Spannung UI, die Kreis I am Ausgang erzeugt, ergibt sich zu
Die Werte der Widerstände Rst und R, sind durch die Forderung bestimmt, daß bei
Vorliegen des zeichencharakteristischen Sollwers Et an der t-ten Anzapfung des s-ten
Kanals Ur verschwinden soll:
Einsetzen von (2) in (1) liefert:
In praxi werden infolge Unvollkommenheiten im Zeichendruck auch bei Vorliegen des
»richtigen« Zeichens an dem ihm zugeordneten Kanal die Zeichenspannungen etwas von
den Sollwerten abweichen. Um eine Gefährdung der Zeichenerkennung durch diese Abweichungen
zu verhindern, wird statt (2) die folgende Beziehung benutzt:
Durch Einsetzen von (4) in (1) ergibt sich:
Fig. 3 gibt den Verlauf von (5) wieder. Den »Verstärkungsfaktor« Vst gibt die Steigung
der Geraden wieder.The mode of operation of this circuit arrangement will be explained in more detail with reference to circles I and II in FIG. The diodes are initially disregarded. The voltage UI that circuit I generates at the output is given by The values of the resistors Rst and R are determined by the requirement that if the character-characteristic setpoint Et is present at the t-th tap of the s-th channel, Ur should disappear: Substituting (2) into (1) gives: In practice, as a result of imperfections in the character printing, the character voltages will deviate somewhat from the nominal values even if the "correct" character is present on the channel assigned to it. In order to prevent the character recognition from being endangered by these deviations, the following relationship is used instead of (2): Substituting (4) into (1) gives: Fig. 3 shows the course of (5) again. The "gain factor" Vst reflects the slope of the straight line.
Der Verlauf von Un ist ebenfalls in Fig. 3 wiedergegeben. Die Dioden
G der Fig. 2 beschränken nun den am Ausgang des Erkennungskanals möglichen Spannungsbereich
auf die obere Halbebene der Fig. 3. Es können also am Ausgang nicht gleichzeitig
Werte von UI und UII auftreten. Man kann daher die beiden Spannungen UI und UI,
zu einer Spannung U zusammenfassen (in Fig. 3 gestrichelt), und es werden nur absolute
Beträge der Spannungsdifferenzen summiert, die entweder von Punkten D oder von Punkten
IS herrühren. Die oberen Plateaus der Verstärkungscharakteristik bei größeren absoluten
Spannungswerten können durch zusätzliche Begrenzungsdioden herbeigeführt werden
und sollen eine übersteuerung der Erkennungsschaltung verhindern.The course of Un is also shown in FIG. 3. The diodes
G of FIG. 2 now limit the voltage range possible at the output of the detection channel
on the upper half-plane of Fig. 3. So it can not be at the same time at the exit
Values of UI and UII occur. One can therefore use the two voltages UI and UI,
combine to form a voltage U (dashed lines in Fig. 3), and only absolute
Amounts of the voltage differences summed up either from points D or from points
IS originate from. The upper plateaus of the gain characteristic at larger absolute ones
Voltage values can be brought about by additional limiting diodes
and are intended to prevent the detection circuit from being overridden.
Durch die Form der in Fig. 3 wiedergegebenen Kennlinie der Erkennungsschaltung
liefern kleine Abweichungen vom Sollwert, wie sie leicht beim »richtigen«, aber
nicht sauber gedruckten Zeichen auftreten können, am Ausgang der Schaltung keine
Spannung, während größere Abweichungen, wie sie beim Vorliegen eines »falschen«
Zeichens in der Regel auftreten, eine endliche Ausgangsspannung liefern. Jedem Paar
von Anzapfungen der erdsymmetrischen Verzögerungsleitung entspricht eine ähnliche
Kennlinie.
Durch Auswahl der Werte Ast und V,t wird eine verschiedene »Bewertung« der
an den einzelnen Anzapfungen der Verzögerungsleitung vorliegenden Spannungen ermöglicht.
Ast und Vst werden durch Wahl der Widerstände R., R" und R' und der festen Referenzspannung
U. eingestellt nach Maßgabe der Gleichungen (4) und (5).Due to the shape of the characteristic curve of the recognition circuit shown in FIG. 3, small deviations from the nominal value, as they can easily occur with the "correct" but not properly printed characters, do not produce any voltage at the output of the circuit, while larger deviations, such as those when one is present "Wrong" characters usually occur, delivering a finite output voltage. A similar characteristic corresponds to each pair of taps on the delay line balanced to ground. By selecting the values Ast and V, t, a different »evaluation« of the voltages present at the individual taps of the delay line is made possible. Ast and Vst are set by selecting the resistors R., R "and R 'and the fixed reference voltage U. in accordance with equations (4) and (5).