DE1156177B - Process for manufacturing power rectifiers from silicon - Google Patents

Process for manufacturing power rectifiers from silicon

Info

Publication number
DE1156177B
DE1156177B DEST16862A DEST016862A DE1156177B DE 1156177 B DE1156177 B DE 1156177B DE ST16862 A DEST16862 A DE ST16862A DE ST016862 A DEST016862 A DE ST016862A DE 1156177 B DE1156177 B DE 1156177B
Authority
DE
Germany
Prior art keywords
layer
silicon
housing
lead
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEST16862A
Other languages
German (de)
Inventor
Rer Nat Werner Paul Rober W Dr
Hans Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DEST16862A priority Critical patent/DE1156177B/en
Priority to BE607662A priority patent/BE607662A/en
Priority to GB31550/61A priority patent/GB992702A/en
Publication of DE1156177B publication Critical patent/DE1156177B/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Synchronous Machinery (AREA)

Description

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

St 16862 Vm c/21gSt 16862 Vm c / 21g

ANMELDETAG: 2. SEPTEMBER 1960REGISTRATION DATE: SEPTEMBER 2, 1960

BEKANNTMACHUNG
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 24. OKTOBER 1963 NOTICE
THE REGISTRATION
AND ISSUE OF
EDITORIAL: OCTOBER 24, 1963

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Leistungsgleichrichtern aus Silizium durch Diffusion von Störstoffen in einem Siliziumkörper und auf ein Verfahren zum Anbringen von Anschlüssen an die so hergestellten Gleichrichterelemente. The invention relates to a method for producing power rectifiers from silicon by diffusion of impurities in a silicon body and a method for applying Connections to the rectifier elements produced in this way.

Es ist bekannt, Schichten verschiedenen Leitungstyps oder verschiedener Leitfähigkeit in einem Halbleiterkörper dadurch zu erzeugen, daß geeignete, als Störstoffe wirkende Fremdstoffe bei höherer Temperatur in den Halbleiterkörper eindiffundiert werden. Der Halbleiterkörper wird hierbei auf eine Temperatur in der Nähe des Schmelzpunktes erhitzt, und die einzudiffundierenden Stoffe werden entweder der umgebenden Gasatmosphäre zugesetzt oder vor der Diffusion in Form von Überzügen auf den Halbleiterkörper niedergeschlagen. Die Diffusion wird meist unter Schutzgas vorgenommen, z. B. in einer Stickstoffatmosphäre. Durch die langdauernde Erhitzung wandern die Störstoffe von der Oberfläche bis zu einer bestimmten Tiefe in den Halbleiterkörper. Die Diffusionstiefe ist abhängig von der Temperatur und der Dauer der Erhitzung und von der Natur der Störstoffe. Auf diese Weise können in Halbleiterkörpern pn-Übergänge oder Schichten erhöhter Leitfähigkeit erzeugt werden.It is known to have layers of different conductivity types or different conductivity in a semiconductor body by producing suitable foreign substances acting as contaminants at a higher temperature are diffused into the semiconductor body. The semiconductor body is here at a temperature heated near the melting point, and the substances to be diffused are either the surrounding gas atmosphere added or before diffusion in the form of coatings on the semiconductor body dejected. The diffusion is usually carried out under protective gas, e.g. B. in a nitrogen atmosphere. Due to the long-term heating, the contaminants migrate from the surface to a certain depth into the semiconductor body. The diffusion depth depends on the temperature and the duration of the heating and the nature of the contaminants. In this way, in semiconductor bodies pn junctions or layers of increased conductivity are generated.

So ist beispielsweise ein Verfahren zum Herstellen von Halbleiterdioden bekannt, das von einem n-leitenden Siliziumkörper ausgeht, in welchen Bor und Phosphor eindiffundiert werden, so daß eine n+npp+- Schichtenfolge mit einer Gesamtstärke des Plättchens von weniger als 200 μ entsteht.For example, a method for producing semiconductor diodes is known, which is from an n-conducting Silicon body goes out, in which boron and phosphorus are diffused, so that an n + npp + - Layer sequence with a total thickness of the plate of less than 200 μ is created.

Zum Herstellen von Gleichrichtern aus Silizium wird von einem Siliziumplättchen bestimmter Dotierung, beispielsweise von p-Dotierung, ausgegangen und ein entsprechender Störstoff von der Oberfläche in den Halbleiterkörper eindotiert, der den entgegengesetzten Leitungstyp, beispielsweise η-Leitung, im Halbleiterkörper erzeugt. Auf diese Weise erhält man ein Siliziumplättchen mit einem pn-übergang parallel zur größten Ausdehnung des Plättchens. Ein solches Siliziumplättchen kann, wenn es mit entsprechenden Anschlüssen versehen wird, als Gleichrichter verwendet werden. Von der Art der Diffusion, von der Dicke der einzelnen Schichten und der Güte der elektrischen Anschlüsse hängen die elektrischen Eigenschaften eines solchen Gleichrichters ab, insbesondere für welche Spannung und Stromstärke der Gleichrichter verwendet werden kann.To manufacture rectifiers from silicon, a silicon wafer is doped with a certain amount of for example, from p-doping, and a corresponding impurity from the surface doped into the semiconductor body which has the opposite conductivity type, for example η conduction, in the Semiconductor body generated. In this way, a silicon wafer with a parallel pn junction is obtained to the greatest extent of the platelet. Such a silicon wafer can, if it is with appropriate Connections is provided, can be used as a rectifier. From the type of diffusion from which The thickness of each layer and the quality of the electrical connections depend on the electrical Properties of such a rectifier, in particular for what voltage and amperage the Rectifier can be used.

Die Erfindung gibt ein besonders vorteilhaftes Verfahren zum Herstellen von diffundierten Leistungsgleichrichtern aus Silizium an. Das Verfahren wird Verfahren zum Herstellen
von Leistungsgleichrichtern aus SiliziumThe invention specifies a particularly advantageous method for producing diffused power rectifiers from silicon. The process becomes the process of manufacture
of power rectifiers made of silicon

Anmelder;Applicant;

Standard Elektrik Lorenz Aktiengesellschaft, Stuttgart-Zuffenhaiusen,
Hellmuth-Hirth-Str. 42Standard Elektrik Lorenz Aktiengesellschaft, Stuttgart-Zuffenhaiusen,
Hellmuth-Hirth-Str. 42

Hans WagnerHans Wagner

und Dr. rer. nat. Werner Paul Rober Weiß, Nürnberg, sind als Erfinder genannt wordenand Dr. rer. nat. Werner Paul Rober Weiß, Nuremberg, have been named as the inventor

erfindungsgemäß so durchgeführt, daß in ein Siliziumplättchen mit p-Dotierung in die eine Oberfläche Phosphor und in die gegenüberliegende Oberfläche Bor unter Schutzgas eindiffundiert werden und daß die Dicke des Siliziumplättchens sowie die Dauer und Temperatur bei der Diffusion so bemessen werden, daß eine n+pp+-Schichtenfolge und eine Dicke der mittleren Zone von etwa 200 μ erzeugt werden.carried out according to the invention so that in a silicon wafer with p-doping in one surface Phosphorus and boron are diffused into the opposite surface under protective gas and that the thickness of the silicon wafer as well as the duration and temperature during diffusion are dimensioned in such a way that that an n + pp + layer sequence and a thickness of the middle zone of about 200 μ are produced.

Es hat sich gezeigt, daß durch diese Bemessung der schwach p-leitenden Zwischenschicht diffundierte Siliziumgleichrichter mit besonders vorteilhaften Eigenschaften, insbesondere mit hoher Sperrspannung, erhalten werden.It has been shown that this dimensioning caused the weakly p-conductive intermediate layer to diffuse Silicon rectifiers with particularly advantageous properties, in particular with a high reverse voltage, can be obtained.

Es wurde weiter erkannt, daß die Schutzgasatmosphäre die Eigenschaften des erhaltenen Siliziumgleichrichters in erheblichem Maße beeinflußt. Es wurde zwar bisher zur Diffusion stets ein besonders reines Schutzgas, beispielsweise besonders gereinigter Stickstoff, verwendet. Es hat sich jedoch gezeigt, daß durch eine weitere Reinigungsstufe des Schutzgases direkt vor der Diffusion eine weitere erhebliche Verbesserung der Eigenschaften der herzustellenden Gleichrichter erzielt wird.It was further recognized that the protective gas atmosphere has the properties of the silicon rectifier obtained influenced to a considerable extent. So far it has always been a special one for diffusion pure protective gas, for example specially purified nitrogen, is used. However, it has been shown that A further significant improvement through a further cleaning stage of the protective gas directly before diffusion the properties of the rectifier to be manufactured is achieved.

Gemäß der weiteren Ausbildung des Verfahrens nach der Erfindung wird das Schutzgas, insbesondere der Stickstoff, vor dem Einleiten in den Diffusionsofen durch Überleiten über einen hochaktiven Kupferkatalysator und anschließendes Hindurchleiten durch eine von etwa —190° C gekühlte Ausfrierfalle gereinigt. In dieser speziellen Reinigungsstufe für das Schutzgas werden Spuren von Substanzen aus dem Schutzgas entfernt, die auf chemischem Wege nicht mehr nachgewiesen werden können. Es ist daherAccording to the further development of the method according to the invention, the protective gas, in particular the nitrogen, before being introduced into the diffusion furnace by passing it over a highly active copper catalyst and then passing it through a freeze trap cooled to about -190 ° C cleaned. In this special cleaning stage for the protective gas, traces of substances are removed from the Protective gas removed, which can no longer be detected chemically. It is therefore

309 729/201309 729/201

nicht bekannt, welche Stoffe durch den Kupferkatalysator aus dem Schutzgas entfernt werden. Durch zahlreiche Versuche wurde aber festgestellt, daß durch diese Reinigung eine erhebliche Steigerung der Ausbeute an hochsperrenden Gleichrichterplättchen erzielt wird.It is not known which substances are removed from the protective gas by the copper catalyst. By However, numerous attempts have been found that a considerable increase in this cleaning Yield of high blocking rectifier plates is achieved.

Die Kontaktierung der Siliziumplättchen mit pnübergang wird meist vorgenommen, nachdem das Siliziumplättchen einer Ätzbehandlung unterworfen wurde, um unerwünschte Störstoffe von der Oberfläche des Siliziums, insbesondere in der Nähe des pn-Überganges, zu entfernen. Da das Siliziumplättchen aber nicht gleichmäßig abgeätzt werden soll, sondern der Angriff der Ätzsäure nur in der Nähe des an die Oberfläche tretenden pn-Uberganges erwünscht ist, werden die nicht zu ätzenden Teile des Plättchens mit einer geeigneten Schutzschicht abgedeckt, die in der Ätzflüssigkeit nicht löslich ist. Zur Kontaktierung des Siliziumplättchens muß diese Schutzschicht an den Flächen parallel zum pn-Übergang mindestens teilweise wieder entfernt werden. Beim Anlöten der Anschlüsse nach dem Ätzvorgang kann jedoch der pn-übergang leicht wieder nachteilig beeinflußt werden.The contacting of the silicon wafers with a pn junction is usually made after the Silicon wafer has been subjected to an etching treatment to remove unwanted contaminants from the surface of the silicon, especially in the vicinity of the pn junction. Because the silicon wafer but should not be etched off uniformly, but rather the attack of the etching acid only in the vicinity of the pn junction emerging to the surface is desired, the parts of the which are not to be etched are desired Plate covered with a suitable protective layer that is not soluble in the etching liquid. To the Contacting the silicon wafer must have this protective layer on the surfaces parallel to the pn junction at least partially removed again. When soldering the connections after the etching process however, the pn junction can easily be adversely affected again.

Gemäß der weiteren Ausbildung der Erfindung werden diese Nachteile des bekannten Verfahrens in der Weise überwunden, daß das Siliziumplättchen auf den parallel zum pn-übergang liegenden Flächen zunächst mit einer Bleischicht überzogen und anschließend geätzt wird. Die Bleischicht ist in den üblichen Ätzlösungen, die meist aus Salpetersäure und Flußsäure, gegebenenfalls unter Zusatz einer schwächeren Säure, wie Essigsäure, hergestellt werden, nicht löslich und dient somit als Ätzschutz. Nach dem Ätzen kann die Bleischicht gleich zum Anlöten der An-Schlüsse benutzt werden, wobei es lediglich erforderlich ist, die Bleischicht bis zu ihrem Schmelzpunkt zu erhitzen.According to the further development of the invention, these disadvantages of the known method are in overcome the way that the silicon wafer initially on the surfaces lying parallel to the pn junction is coated with a layer of lead and then etched. The lead layer is in the usual Etching solutions, mostly from nitric acid and hydrofluoric acid, optionally with the addition of a weaker one Acid, such as acetic acid, are not soluble and thus serves as protection against corrosion. After etching the lead layer can be used for soldering the connections, whereby it is only necessary is to heat the lead layer to its melting point.

Besonders vorteilhaft ist es, dem Blei noch eine geringe Menge Silber zuzusetzen, beispielsweise Blei mit 5% Silber zu verwenden.It is particularly advantageous to add a small amount of silver, for example lead, to the lead to be used with 5% silver.

Da der fertige Gleichrichter sich im Betriebe verhältnismäßig stark erwärmt, ist es erforderlich, die Anschlüsse so anzubringen, daß infolge unterschiedlicher Wärmeausdehnung der einzelnen Teile keine Spannungen auftreten. Deshalb wird meist ein Anschluß aus einem Mehrdrahtleiter, z. B. einer Litze aus Kupfer, Silber oder versilberten Kupferdrähten, verwendet. Auf diese Weise wird die Übertragung von Spannungen, die auf die unterschiedliche Wärmeausdehnung der einzelnen Teile zurückzuführen sind, auf den Halbleiterkörper vermieden. Das Anlöten einer solchen Litze ist aber schwierig, weil das Lot leicht in die kapillaren Hohlräume zwischen den einzelnen Drähtchen eindringt und auf diese Weise nicht nur eine große Menge Lot verbraucht wird, sondern die Litze hierdurch auch ihre Beweglichkeit verliert.Since the finished rectifier heats up relatively strongly in operation, it is necessary to use the Connect connections in such a way that, due to different thermal expansion of the individual parts, none Tensions occur. Therefore, a connection from a multi-wire conductor, e.g. B. a strand made of copper, silver or silver-plated copper wires. That way, the transfer will be made of stresses that can be traced back to the different thermal expansion of the individual parts, avoided on the semiconductor body. Soldering such a strand is difficult because the solder easily penetrates into the capillary cavities between the individual wires and in this way does not only a large amount of solder is consumed, but the strand also loses its mobility as a result.

Deshalb wird in weiterer Ausbildung bei dem Verfahren gemäß der Erfindung ein Anschluß aus einer Litze aus Kupfer, Silber oder versilberten Kupferdrähten verwendet, die an ihrem Ende eine massive Verbreiterung aus dem gleichen Material besitzt. Diese massive Verbreiterung kann beispielsweise hergestellt werden, indem das Ende der Litze zu einer Kugel zusammengeschmolzen wird, die dann durch mechanische Bearbeitung mit einem flachen Ende versehen wird. Es kann aber auch beispielsweise ein Ring aus dem Litzenmaterial auf das Ende der Litze aufgeschoben und radial so zusammengepreßt werden, daß sich ein praktisch massives Metallstück am Ende ergibt. Dieses massive Ende wird nun an das Siliziumplättchen angelötet, und der Bleiüberzug auf dem Siliziumplättchen dient als Lot. Das Lot kann nun nicht in das Ende der Litze eindringen.Therefore, in a further development in the method according to the invention, a connection from a Strand of copper, silver or silver-plated copper wires are used, which have a massive end at their end Has broadening made of the same material. This massive widening can be made, for example by fusing the end of the strand together into a ball, which then passes through mechanical machining is provided with a flat end. But it can also, for example, be a The ring made of the strand material is pushed onto the end of the strand and pressed together radially in such a way that that there is a practically solid piece of metal at the end. This massive end is now attached to the silicon wafer soldered on, and the lead coating on the silicon wafer serves as solder. The plumb can do not penetrate the end of the strand.

Besonders zweckmäßig ist es jedoch, wenn bereits vor dem Ätzen ein solcher Anschluß an dem Siliziumplättchen angebracht wird, mit dem das Siliziumplättchen während der weiteren Arbeitsgänge leicht zu handhaben ist. Dies geschieht beispielsweise so, daß das massive Ende der Litze mit Blei überzogen und an das Siliziumplättchen angelötet wird. Vorzugsweise wird hierzu eine geeignete Form verwendet, die aus einem Material besteht, das sich in der Nähe des Schmelzpunktes von Blei nicht mit diesem verbindet. Die Form, die den Querschnitt des Siliziumplättchens hat, begrenzt gleichzeitig die Ausbreitung des flüssig werdenden Bleis. In eine solche Form wird ein Bleiplättchen eingelegt, darauf das Siliziumplättchen mit der stark leitenden p-Schicht, und auf die gegenüberliegende η-leitende Siliziumschicht wird die Litze mit dem massiven und verbleiten Ende aufgesetzt. Unter gleichzeitiger Ausübung eines schwachen aber definierten Druckes wird die ganze Anordnung bis dicht über den Schmelzpunkt des Bleis erhitzt, so daß sich das Blei mit dem Silizium verbindet.However, it is particularly useful if such a connection is made on the silicon wafer before the etching is attached, with which the silicon wafer easily during further operations is to be handled. This is done, for example, in such a way that the massive end of the braid is coated with lead and is soldered to the silicon wafer. A suitable shape is preferably used for this purpose, which consists of a material that does not bond to lead near its melting point. The shape, which has the cross section of the silicon wafer, also limits the expansion of the flowing lead. A lead plate is placed in such a mold, followed by the silicon plate with the highly conductive p-layer, and on the opposite η-conductive silicon layer the strand with the massive and leaded end is attached. While exercising a weak but with a defined pressure, the whole arrangement is heated to just above the melting point of the lead, so that the lead combines with the silicon.

Den zweiten Anschluß für das Siliziumplättchen bildet das Gehäuse, in das das Siliziumplättchen dicht eingebaut wird. Das Siliziumplättchen wird mittels der Bleischicht auf der stark leitenden n-Siliziumschicht am Boden des Gehäuses, das aus thermisch und elektrisch gut leitendem Material besteht, aufgelötet. Damit der erste Anschluß sich jedoch nicht wieder vom Siliziumplättchen löst, wird der Gehäuseboden an der Verbindungsstelle mit einem Metall überzogen, das mit Blei eine niedrigerschmelzende Legierung ergibt, beispielsweise mit Zinn. Es hat sich weiter gezeigt, daß bei der Befestigung eines solchen Gehäuses auf einer Unterlage sich der Gehäuseboden leicht geringfügig verbiegt, wodurch Spannungen auf das Siliziumplättchen übertragen werden, welche eine Verschlechterung der elektrischen Eigenschaften bewirken. The second connection for the silicon wafer is formed by the housing, in which the silicon wafer is sealed is installed. The silicon wafer is deposited on the highly conductive n-silicon layer by means of the lead layer soldered to the bottom of the housing, which is made of thermally and electrically good conductive material. So that the first connection does not become detached from the silicon wafer again, the bottom of the housing is used Coated at the junction with a metal that has a lower melting point with lead Alloy results, for example with tin. It has also been shown that when attaching such Housing on a base, the housing base bends slightly, creating tension the silicon wafer are transferred, which cause a deterioration in the electrical properties.

Um dies zu verhindern, wird gemäß der weiteren Ausbildung des Verfahrens gemäß der Erfindung das Siliziumplättchen auf einen Vorsprung im Gehäuse aufgelötet, der die gleiche Form und Größe wie das Siliziumplättchen hat und einen auf der Außenseite des Gehäuses angeordneten, zur Befestigung des Gehäuses auf einer Unterlage dienenden Gewindebolzen gegenüberliegt. Durch die Verstärkung des Gehäuses an dieser Stelle wird zuverlässig verhindert, daß beim starken Anziehen der auf den Gewindebolzen aufgeschraubten Befestigungsmutter Spannungen auf das Siliziumplättchen übertragen und dessen Eigenschaften in ungünstiger Weise beeinflußt werden.In order to prevent this, according to the further development of the method according to the invention Silicon wafer soldered onto a protrusion in the housing that is the same shape and size as that Has silicon wafer and one arranged on the outside of the housing for fastening the housing opposite threaded bolts serving on a base. By reinforcing the housing at this point it is reliably prevented that when the screwed onto the threaded bolt is tightened strongly Fastening nut transferring stresses to the silicon wafer and its properties are adversely affected.

Die als Zuleitung zur η-leitenden Siliziumschicht dienende Litze wird isoliert aus dem Gehäuse herausgeführt und die Durchführungsstelle abgedichtet. Dies geschieht in der Weise, daß die Litze durch ein in einem Isolierkörper angeordnetes Metallröhrchen durchgeführt und das Metallröhrchen an der Außenseite eines Gehäuses radial so zusammengequetscht wird, daß die Zwischenräume zwischen den einzelnen Leiterdrähten verschwinden. Um einen guten Kontakt zu erhalten, werden die aus dem Röhrchen überstehenden Drahtenden auf die Außenseite des zu-The stranded wire serving as the supply line to the η-conductive silicon layer is led out of the housing in an insulated manner and the implementation point sealed. This is done in such a way that the braid goes through one Metal tube arranged in an insulating body and the metal tube on the outside a housing is squeezed together radially so that the spaces between the individual Conductor wires disappear. In order to get a good contact, the protruding from the tube are Wire ends on the outside of the

sammengequetschten Röhrchens umgelegt und auf die so umgelegten Drähte die Hülse eines Kabelschuhes aufgequetscht. Auf diese Weise ist der Kabelschuh direkt mit den einzelnen Drähtchen der Litze in gutem elektrischem Kontakt. An der unteren Seite des Kabelschuhes kann noch zusätzlich ein Dichtungsmittel aufgebracht werden, das entweder aus Kunststoff oder einem geeigneten Lot besteht. Die einzelnen Gehäuseteile werden zweckmäßigerweise durch Löten miteinander verbunden, wobei die Verwendung eines Lötmittels vermieden wird.squeezed tube folded over and open the wires folded in this way are squeezed onto the sleeve of a cable lug. This is how the cable lug is directly with the individual wires of the strand in good electrical contact. On the lower side of the cable lug, a sealant can also be applied, which is either made of plastic or a suitable solder. The individual housing parts are expediently through Soldered together, avoiding the use of solder.

Die Erfindung soll an Hand der Figuren im einzelnen erläutert werden.The invention will be explained in detail with reference to the figures.

Fig. 1 zeigt schematisch ein Siliziumplättchen mit den drei durch die Diffusion erhaltenen Schichten; in1 shows schematically a silicon wafer with the three layers obtained by diffusion; in

Fig. 2 bis 4 ist die Herstellung der Anschlüsse dargestellt, währendFigs. 2 to 4 show the making of the connections while

Fig. 5 den fertigen Gleichrichter zeigt.Fig. 5 shows the finished rectifier.

Auf das Siliziumplättchen, das schwach p-leitend ist, wird eine geeignete Borverbindung auf einer Seite und eine geeignete Phosphorverbindung auf der anderen Seite aufgebracht und durch Erhitzen auf eine Temperatur dicht unterhalb des Schmelzpunktes von Silizium während mehrerer Stunden Bor und Phosphor in das Siliziumplättchen eindiffundiert. Man erhält dabei ein Siliziumplättchen mit drei Schichten, wie dies in Fig. 1 dargestellt ist. Der eindiffundierte Phosphor erzeugt eine η-leitende Schicht, die mit a bezeichnet ist, während das eindiffundierte Bor eine stark p-leitende Schicht c erzeugt. Zwischen beiden Schichten bleibt noch eine schwach p-leitende Schicht b, welche eine Dicke von etwa 200 μ hat. Die Diffusion wird in reinem Stickstoff vorgenommen, der vor dem Einleiten in den Diffusionsofen durch Überleiten über einen hochaktiven Kupferkatalysator und anschließendes Hindurchleiten durch eine auf etwa —190° C gekühlte Ausfrierfalle gereinigt wird.A suitable boron compound is applied to one side and a suitable phosphorus compound on the other side of the silicon wafer, which is weakly p-conductive, and boron and phosphorus are diffused into the silicon wafer for several hours by heating to a temperature just below the melting point of silicon. A silicon wafer with three layers is obtained, as shown in FIG. 1. The diffused-in phosphor produces an η-conductive layer, which is denoted by a , while the diffused-in boron produces a highly p-conductive layer c. Between the two layers there remains a weakly p-conductive layer b, which has a thickness of about 200 μ. The diffusion is carried out in pure nitrogen, which is cleaned before being introduced into the diffusion furnace by passing it over a highly active copper catalyst and then passing it through a freeze trap cooled to about -190 ° C.

Ein Anschluß besteht beispielsweise aus einer Silberlitze 2 (Fig. 2), an der eine massive Verbreiterung 3 aus dem gleichen Material angebracht wurde. Diese Verbreiterung 3 wird mit einer Bleischicht 4 von geeigneter Stärke überzogen, welche zweckmäßigerweise am unteren Ende in einen Bleifuß ausläuft. Das verbleite Litzenende wird mit einer weiteren Bleischicht 5 unter Zwischenlage des Siliziumplättchens 1 in einen Ofen eingebracht und unter einem geeigneten Schutzgas, beispielsweise einem Gemisch aus Stickstoff und Wasserstoff, auf eine Temperatur dicht oberhalb des Schmelzpunktes des Bleis erhitzt. Dabei schmilzt der Bleifuß 4 an der η-leitenden und das Bleiplättchen 5 an der stark p-leitenden Schicht des Siliziumplättchens 1 an. Das Siliziumplättchen kann nun leicht mit der Litze 2 gehandhabt werden. Es wird anschließend in einer geeigneten Mischung von Salpetersäure, Flußsäure und Essigsäure geätzt, und die Bleischichten dienen als Ätzschutz. Deshalb wird das Siliziumplättchen im wesentlichen am Rand, wo der pn-übergang zu Tage tritt, aufgelöst. Nach dem Ätzen wird das Plättchen getrocknet und anschließend der geätzte Rand mit einer geeigneten Schutzschicht 6 (Fig. 3) überzogen, beispielsweise mit einer Lackschicht. Nun wird das Siliziumplättchen in ein geeignetes Gehäuse aus thermisch und elektrisch gut leitendem Material, beispielsweise aus Kupfer oder Silber, eingelötet. Fig. 5 zeigt ein solches Gehäuse 12 im Schnitt, das in der Mitte einen Ansatz 14 besitzt, der mit einem Metall überzogen ist, welches sich mit Blei legiert. Der Ansatz 14 ist beispielsweise verzinnt. Auf diese Weise kann das Siliziumplättchen 1 auf dem Ansatz 14 aufgelötet werden, ohne daß die Bleischicht 4, welche den Fuß 3 mit dem Silizumplättchen 1 verbindet, schmilzt. Es bildet sich nämlich zwischen der Bleischicht und der Zinnschicht eine Blei-Zinn-Legierung, deren Schmelzpunkt niedriger liegt als der von reinem Blei. Der Ansatz 14 ist gegenüber dem Gewindebolzen 13 angeordnet und verhindert, daß bei der Befestigung des Gehäuses auf einer Unterlage Spannungen auf das Siliziumplättchen 1 übertragen werden.A connection consists for example of a silver braid 2 (Fig. 2), on which a massive widening 3 was made of the same material. This widening 3 is covered with a lead layer 4 covered by a suitable thickness, which expediently expires at the lower end in a lead foot. The leaded strand end is covered with a further lead layer 5 with the interposition of the silicon plate 1 placed in an oven and under a suitable protective gas, for example a mixture made of nitrogen and hydrogen, heated to a temperature just above the melting point of lead. The lead foot 4 melts on the η-conductive layer and the lead plate 5 on the strongly p-conductive layer of the silicon wafer 1. The silicon wafer can now easily be handled with the braid 2. It is then etched in a suitable mixture of nitric acid, hydrofluoric acid and acetic acid, and the lead layers serve as etch protection. Therefore, the silicon wafer is essentially at the edge, where the pn junction comes to light, dissolved. After the etching, the plate is dried and then the etched edge covered with a suitable protective layer 6 (Fig. 3), for example with a layer of varnish. Now the silicon wafer is put into a suitable housing made of thermal and electrical Good conductive material, for example made of copper or silver, soldered in. Fig. 5 shows such a housing 12 in section, which has a projection 14 in the middle, which is coated with a metal, which alloyed with lead. The approach 14 is tin-plated, for example. In this way, the silicon wafer 1 are soldered on the approach 14 without the lead layer 4, which the foot 3 with the silicon wafer 1 connects, melts. This is because it forms between the lead layer and the tin layer a lead-tin alloy with a melting point lower than that of pure lead. Of the Approach 14 is arranged opposite the threaded bolt 13 and prevents that when attaching the Housing on a base stresses are transmitted to the silicon wafer 1.

Das Gehäuse ist durch einen Isolierstoffkörper 7 abgeschlossen, durch den ein Metallröhrchen 8 hindurchgeführt ist. Durch dieses Metallröhrchen verläuft die Litze 2, welche die eine Zuleitung zu dem Siliziumplättchen 1 bildet. Der dichte Abschluß und die Verbindung des Kabelschuhes 10 mit dem Röhrchen und der Litze sind im einzelnen in Fig. 4 dargestellt. An der Stelle 9 ist das Röhrchen 8 zusammengequetscht, so daß die einzelnen Drähte der Litze dicht aneinanderliegen. Die Enden dieser Drähte sind nach außen auf das Röhrchen umgelegt und die Hülse des Kabelschuhes 10 auf die umgelegten Enden der Litze aufgequetscht. Hierbei ergibt sich eine sehr gute, elektrisch leitende Verbindung zwischen der Litze 2 und dem Kabelschuh 10. Zusätzlich kann noch das untere Ende der Hülse des Kabelschuhes gegenüber dem Röhrchen 8 mit einem geeigneten Dichtungsmittel abgedichtet werden, beispielsweise mit Lot. Der in Fig. 5 mit 7 bezeichnete Isolierstoffteil ist an seinem äußeren Rande mit einer Metallisierung versehen, so daß die beiden Gehäuseteile bei 11 miteinander verlötet werden können. Hierbei wird die Verwendung jedes Flußmittels vermieden, damit keine schädlichen Dämpfe in das Gehäuse eindringen. Die Abdichtung an den Stellen 11 kann jedoch auch mit einem geeigneten Kunststoff, beispielsweise mit einem härtbaren Kunstharz, vorgenommen werden.The housing is closed by an insulating body 7 through which a metal tube 8 is passed is. Through this metal tube, the braid 2 runs, which is the one supply line to the Silicon wafer 1 forms. The tight seal and the connection of the cable lug 10 with the tube and the strand are shown in detail in FIG. At the point 9, the tube 8 is squeezed together, so that the individual wires of the braid lie close together. The ends of these wires are folded outwards on the tube and the sleeve of the cable lug 10 on the folded ends crimped onto the strand. This results in a very good, electrically conductive connection between the Strand 2 and the cable lug 10. In addition, the lower end of the sleeve of the cable lug be sealed against the tube 8 with a suitable sealant, for example with solder. The insulating material part designated by 7 in FIG. 5 is metallized on its outer edge provided so that the two housing parts can be soldered together at 11. Here is Avoid the use of any flux to prevent harmful vapors from entering the housing. However, the seal at the points 11 can also be made with a suitable plastic, for example with a curable synthetic resin.

Claims (14)

PATENTANSPRÜCHE:PATENT CLAIMS: 1. Verfahren zum Herstellen von diffundierten Leistungsgleichrichtern aus Silizium, dadurch ge kennzeichnet, daß in ein Siliziumplättchen mit p-Dotierung in die eine Oberfläche Phosphor und in die gegenüberliegende Oberfläche Bor unter Schutzgas eindiffundiert werden und daß die Dicke des Siliziumplättchens sowie die Dauer und Temperatur bei der Diffusion so bemessen werden, daß eine n+pp+-Schichtenfolge und eine Dicke der mittleren Zone von etwa 200 μ erzeugt werden.1. A method for producing diffused power rectifiers made of silicon, characterized in that in a silicon plate with p-doping in one surface phosphorus and in the opposite surface boron are diffused under protective gas and that the thickness of the silicon plate and the duration and temperature at the diffusion can be dimensioned so that an n + pp + layer sequence and a thickness of the middle zone of about 200 μ are generated. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Schutzgas vor dem Einleiten in den Diffusionsofen durch Überleiten über einen hochaktiven Kupferkatalysator und anschließendes Hindurchleiten durch eine auf etwa —190° C gekühlte Ausfrierfalle gereinigt wird.2. The method according to claim 1, characterized in that the protective gas prior to introduction into the diffusion furnace by passing over a highly active copper catalyst and then passed through a freeze trap cooled to about -190 ° C will. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Siliziumplättchen nach dem Erzeugen der n+pp+-Schichtenfolge auf zum pn-übergang parallelen Oberflächen mit einer Bleischicht überzogen und anschließend geätzt wird.3. The method according to claim 1 or 2, characterized in that the silicon plate after the production of the n + pp + layer sequence on surfaces parallel to the pn junction with coated with a lead layer and then etched. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Bleischicht durch Einwirkung von Salzsäure oberflächlich in Bleichlorid umgewandelt wird.4. The method according to claim 3, characterized in that the lead layer by action is superficially converted into lead chloride by hydrochloric acid. 5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß an die n+-leitende Siliziumschicht vor dem Ätzen als Zuleitung eine mit einer massiven Verbreiterung versehene Kupfer- oder Silberlitze mittels Blei angelötet wird.5. The method according to claim 3 or 4, characterized in that to the n + -conductive Silicon layer before etching as a supply line a massive widening of copper or silver braid is soldered on with lead. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Siliziumplättchen in der Umgebung des pn-Uberganges mit einer Isolierstoffschicht überzogen wird.6. The method according to any one of claims 1 to 5, characterized in that the silicon plate is covered with a layer of insulating material in the vicinity of the pn junction. 7. Verfahren nach Anspruch 6, dadurch ge- ίο kennzeichnet, daß als Isolierstoffschicht eine Schicht aus amorphem Germanium durch Aufdampfen aufgebracht wird.7. The method according to claim 6, characterized ge ίο indicates that the insulating layer is a layer of amorphous germanium by vapor deposition is applied. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Siliziumplättchen mit der p+-Schicht auf den Boden eines Gehäuses aus elektrisch und thermisch gut leitendem Material aufgelötet wird.8. The method according to any one of claims 1 to 7, characterized in that the silicon plate with the p + layer on the bottom of a housing made of electrically and thermally highly conductive Material is soldered on. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Siliziumplättchen an einem Vorsprung des Gehäusebodens, der die Form und Größe des Süiziumplättchens hat und einem auf der Außenseite des Gehäuses angeordneten Gewindebolzen gegenüberliegt, angelötet wird.9. The method according to claim 8, characterized in that that the silicon wafer on a projection of the housing bottom, which has the shape and The size of the silicon plate has and a threaded bolt arranged on the outside of the housing opposite, is soldered. 10. Verfahren nach Anspruch 9, dadurch ge- as kennzeichnet, daß der Vorsprung des Gehäusebodens mit einem Metall überzogen wird, das mit Blei eine niedrigschmelzende Legierung bildet.10. The method according to claim 9, characterized in that indicates that the protrusion of the housing bottom is coated with a metal that is with Lead forms a low-melting alloy. 11. Verfahren nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß die Zuleitung zur n+-Schicht durch ein von dem übrigen Gehäuse isoliertes Metallröhrchen nach außen geführt und an der Außenseite mit dem Röhrchen verquetscht wird.11. The method according to any one of claims 5 to 10, characterized in that the supply line to the n + layer through one of the rest of the housing insulated metal tube led to the outside and on the outside with the tube is squeezed. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Enden der Zuleitung auf die Außenseite des Metallröhrchens umgelegt und ein Kabelschuh oder ein ähnliches Anschlußglied durch Aufquetschen auf den umgelegten Drähten befestigt wird.12. The method according to claim 11, characterized in that that the ends of the supply line folded over to the outside of the metal tube and a cable lug or a similar connection member is attached by crimping onto the folded wires. 13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß die Gehäuseteile ohne Verwendung eines Flußmittels miteinander verlötet werden.13. The method according to any one of claims 8 to 12, characterized in that the housing parts be soldered together without using a flux. 14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß für das Gehäuse mindestens teilweise versilbertes Kupfer verwendet wird.14. The method according to any one of claims 8 to 13, characterized in that for the housing at least partially silver-plated copper is used. In Betracht gezogene Druckschriften:
Französische Patentschrift Nr. 1232 232;
The Bell Syst. Techn. Journ., Januar 1960, S. 87Considered publications:
French Patent No. 1232 232;
The Bell Syst. Techn. Journ., January 1960, p. 87 bis 104;
Journ. of appl. Physics, Bd 25, 1954, S. 1439to 104;
Journ. of appl. Physics, Vol 25, 1954, p. 1439 und 1440.and 1440. Hierzu 1 Blatt Zeichnungen1 sheet of drawings © 309 729/201 10.63© 309 729/201 10.63
DEST16862A 1960-09-02 1960-09-02 Process for manufacturing power rectifiers from silicon Pending DE1156177B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DEST16862A DE1156177B (en) 1960-09-02 1960-09-02 Process for manufacturing power rectifiers from silicon
BE607662A BE607662A (en) 1960-09-02 1961-08-30 Process for manufacturing silicon power rectifiers.
GB31550/61A GB992702A (en) 1960-09-02 1961-09-01 Method of producing silicon power rectifiers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEST16862A DE1156177B (en) 1960-09-02 1960-09-02 Process for manufacturing power rectifiers from silicon

Publications (1)

Publication Number Publication Date
DE1156177B true DE1156177B (en) 1963-10-24

Family

ID=7457253

Family Applications (1)

Application Number Title Priority Date Filing Date
DEST16862A Pending DE1156177B (en) 1960-09-02 1960-09-02 Process for manufacturing power rectifiers from silicon

Country Status (3)

Country Link
BE (1) BE607662A (en)
DE (1) DE1156177B (en)
GB (1) GB992702A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1232232A (en) * 1958-08-13 1960-10-06 Western Electric Co Semiconductor diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1232232A (en) * 1958-08-13 1960-10-06 Western Electric Co Semiconductor diode

Also Published As

Publication number Publication date
BE607662A (en) 1962-02-28
GB992702A (en) 1965-05-19

Similar Documents

Publication Publication Date Title
DE1197548C2 (en) PROCESS FOR PRODUCING SILICON SEMICONDUCTOR COMPONENTS WITH SEVERAL PN TRANSITIONS
DE1061446B (en) Method for producing a silicon rectifier with a semiconductor body having three zones
DE2726003A1 (en) METHOD OF MAKING MIS DEVICES WITH OFFSET GATE
DE2314731B2 (en) Semiconductor arrangement with hump-like projections on contact pads and method for producing such a semiconductor arrangement
DE3112921A1 (en) Zener diode
DE2523307A1 (en) SEMICONDUCTOR COMPONENTS WITH IMPROVED SERVICE LIFE
DE2920444A1 (en) SEMICONDUCTOR COMPONENT AND METHOD FOR ITS PRODUCTION
DE1098102B (en) A method of manufacturing an electric semiconductor device
DE2019655A1 (en) Process for the manufacture of semiconductors and for the manufacture of a doped metallic conductor
DE3815512C2 (en) Solar cell and process for its manufacture
DE1061447B (en) Process for the production of semiconductor devices by means of diffusion and alloying
DE1098104B (en) Method of manufacturing a full wave rectifier with a pair of semiconductor elements
DE2004776C2 (en) Semiconductor component
DE2031831A1 (en) Semiconductor diode and process for its manufacture
DE1639262A1 (en) Semiconductor component with a large area electrode
DE1789063A1 (en) Carrier for semiconductor components
DE1521414A1 (en) Process for applying metal layers lying next to one another, separated from one another by a narrow space, to a substrate and an object produced using this process
DE2602705A1 (en) ELECTRON TUBE WITH A PHOTOCATHOD, PHOTOCATHOD FOR SUCH A TUBE AND A METHOD FOR MANUFACTURING SUCH A TUBE
DE2501074A1 (en) TRANSISTOR DEVICE AND METHOD OF MANUFACTURING IT
DE1156177B (en) Process for manufacturing power rectifiers from silicon
DE2608813C3 (en) Low blocking zener diode
DE10259292B4 (en) Method for producing a uniform contact and uniform contact made therewith
DE1816748A1 (en) Semiconductor device and method for making the same
DE2327878C3 (en) Process for etching semiconductor wafers provided with electrodes for semiconductor components
DE2500206A1 (en) METALIZATION SYSTEM FOR SEMICONDUCTORS