DE1156174B - Process for producing electrical semiconductor components with reduced breakdown voltage - Google Patents
Process for producing electrical semiconductor components with reduced breakdown voltageInfo
- Publication number
- DE1156174B DE1156174B DEJ18915A DEJ0018915A DE1156174B DE 1156174 B DE1156174 B DE 1156174B DE J18915 A DEJ18915 A DE J18915A DE J0018915 A DEJ0018915 A DE J0018915A DE 1156174 B DE1156174 B DE 1156174B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- silicon
- graphite
- heat treatment
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 21
- 230000015556 catabolic process Effects 0.000 title claims description 20
- 230000008569 process Effects 0.000 title description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 229910002804 graphite Inorganic materials 0.000 claims description 12
- 239000010439 graphite Substances 0.000 claims description 12
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000000370 acceptor Substances 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 125000000218 acetic acid group Chemical group C(C)(=O)* 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000000155 melt Substances 0.000 claims 1
- 230000003595 spectral effect Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 229910000676 Si alloy Inorganic materials 0.000 description 7
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 6
- WXNIGGHOYIUIFC-UHFFFAOYSA-N [Si].[Sb].[Au] Chemical compound [Si].[Sb].[Au] WXNIGGHOYIUIFC-UHFFFAOYSA-N 0.000 description 3
- 229960000583 acetic acid Drugs 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von elektrischen Halbleiterbauelementen verminderter Durchbruchsspannung, insbesondere auf ein Verfahren zum Herstellen von Siliziumgleichrichtern, bei denen der gleichrichtende Übergang einlegiert wird.The invention relates to a method for Manufacture of electrical semiconductor components with reduced breakdown voltage, in particular on a method for manufacturing silicon rectifiers in which the rectifying junction is alloyed will.
Ein gleichrichtender Übergang hat im allgemeinen eine Kennlinie, wie sie in Fig. 1 dargestellt ist. In dieser Figur entspricht die Spannung an dem Knickpunkt 1 der Kurve der Durchbruchsspannung in Sperrichtung, d. h. daß beim Anlegen höherer Sperrspannungen an den Gleichrichter der Strom plötzlich stark ansteigt und kein gleichrichtender Effekt mehr vorhanden ist.A rectifying transition generally has a characteristic as shown in FIG. In this Figure corresponds to the voltage at the inflection point 1 of the curve of the breakdown voltage in Reverse direction, d. H. that when higher reverse voltages are applied to the rectifier, the current suddenly occurs increases sharply and there is no longer any rectifying effect.
Es ist klar, daß das Anwendungsgebiet des Gleichrichters um so größer ist, je höher die Durchbruchsspannung in Sperrichtung ist. Die oben angegebene Definition der Sperrichtung soll für die ganze Beschreibung gelten. Tatsächlich muß jedoch die Durchbruchsspannung in Sperrichtung bei einem pn-übergang nicht überschritten werden. Wenn beispielsweise bei einem Transistor zwei oder mehrere Übergänge vorhanden sind, so müssen entsprechend mehrere Sperrspannungen in Betracht gezogen werden. Da jedoch im allgemeinen zwei Übergänge einander nicht beeinflussen, können sie getrennt betrachtet werden, und die in der Beschreibung angegebenen Maßnahmen, welche sich auf Gleichrichter beziehen, können in einfacher Weise für Transistoren abgewandelt werden.It is clear that the higher the breakdown voltage, the greater the field of application of the rectifier is in the reverse direction. The definition of the blocking direction given above is intended for the entire description are valid. In fact, however, the reverse breakdown voltage must be at a pn junction are not exceeded. For example, if one transistor has two or more If there are transitions, several blocking voltages must be taken into account accordingly. However, since two transitions do not generally affect each other, they can be considered separately and the measures specified in the description relating to rectifiers, can easily be modified for transistors.
In zahlreichen Arbeiten werden die Erscheinungen untersucht, welche den Wert der Durchbruchspannung in Sperrichtung begrenzen und die dann auftreten, wenn dieser Wert erreicht wird. So wurde der Volumendurchbruch entdeckt und der Oberflächendurchbruch. Der Volumendurchbruch beruht entweder auf dem Zenereffekt oder auf dem Lawineneffekt, ähnlich wie bei gasgefüllten Röhren, die zur Feststellung von ionisierten Teilchen verwendet werden. Es ist bekannt, daß bei einem Durchbruch infolge des Lawineneffektes das hierbei gebildete Elektronenmikroplasma oftmals längs von Versetzungslinien des Halbleitereinkristalls auftritt. Diese Linien stellen unvollkommene Gebiete des Kristalls dar und besonders im vorliegendem Fall Gebiete geringeren Widerstandes. Andererseits ist auch ein Oberflächendurchbruch möglich, der zur Einleitung des Lawineneffektes führt, wie dies beispielsweise C. G. B. Garret und W. H. Brattain in der Zeitschrift »Journal of Applied Physics«, Bd. 27, März 1956, beschrieben haben. Eine solche Erscheinung hängt danach von den physikalischen und chemischenIn numerous works the phenomena are examined, which the value of the breakdown voltage limit in blocking direction and which occur when this value is reached. So it became Volume breakthrough discovered and the surface breakthrough. The volume breakthrough is based on either on the zener effect or on the avalanche effect, similar to gas-filled tubes that lead to Detection of ionized particles can be used. It is known that in the event of a breakthrough Due to the avalanche effect, the electron microplasma thus formed is often along dislocation lines of the semiconductor single crystal occurs. These lines represent imperfect areas of the crystal and especially in the present case areas of lower resistance. On the other hand is also a Surface breakthrough possible, which leads to the initiation of the avalanche effect, such as this, for example C. G. B. Garret and W. H. Brattain in the journal "Journal of Applied Physics", Vol. 27, March 1956, have described. Such a phenomenon after that depends on the physical and chemical
von elektrischen Halbleiterbauelementenof electrical semiconductor components
verminderter Durchbruchsspannungreduced breakdown voltage
Anmelder:Applicant:
International Standard Electric Corporation, ίο New York, N. Y. (V. St. A.)International Standard Electric Corporation, ίο New York, N.Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Ciaessen, Patentanwalt, Stuttgart W, Rotebühlstr. 70Representative: Dipl.-Ing. H. Ciaessen, patent attorney, Stuttgart W, Rotebühlstr. 70
j. ■ Beanspruchte Priorität: j. ■ Claimed priority:
Frankreich vom 30. Oktober 1959 (Nr. 808 912)France of October 30, 1959 (No. 808 912)
Gilbert Eugene Stora, Boulogne-Billancourt, Seine (Frankreich),Gilbert Eugene Stora, Boulogne-Billancourt, Seine (France),
ist als Erfinder genannt wordenhas been named as the inventor
Bedingungen an der Oberfläche des Gleichrichters und von dem umgebenden Dielektrikum ab.Conditions on the surface of the rectifier and on the surrounding dielectric.
Wenn man die Oberflächendurchbruchsspannung und die Volumendurchbruchspannung miteinander vergleicht, so findet man, daß die erstere niedriger ist als die zweite und daß ihre Differenz hauptsächlich vom Widerstand des Kristalls und der Trägerdichte abhängt. Wenn alle anderen Bedingungen gleich sind, steigt die Differenz mit dem Widerstand an.When you consider the surface breakdown voltage and the volume breakdown voltage with each other comparing, it is found that the former is lower than the second and that its difference is chief depends on the resistance of the crystal and the carrier density. When all other conditions are the same the difference increases with the resistance.
Das erfindungsgemäße Verfahren ist nun darauf gerichtet, unter Berücksichtigung der oben beschriebenen Erscheinungen die Oberflächen und daran anschließende Gebiete von Halbleiterkörpern am Ende ihrer Herstellung so zu behandeln, daß die Möglichkeit von Oberfiächendurchschlägen verringert wird und daß die Höhe der Durchbruchsspannung des Überganges in der Nähe der Volumendurchbruchsspannung liegt, um hochwertige Halbleiterbauelemente zu erhalten.The method according to the invention is directed towards this, taking into account those described above Appearances the surfaces and adjoining areas of semiconductor bodies at the end to treat their manufacture in such a way that the possibility of surface breakdowns is reduced and that the level of the breakdown voltage of the junction is close to the volume breakdown voltage in order to obtain high quality semiconductor components.
Die Erfindung bezieht sich somit auf ein Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Durchbruchsspannung -mit einem Donatoren und Akzeptoren enthaltenden Halbleiterkörper vom n- oder p-Typ aus Silizium, Germanium oder ähnlichen Halbleitern. Dies Verfahren wird erfindungsgemäß so durchgeführt, daß der Halbleiterkörper vor dem Anbringen der Elektroden einer Wärmebehandlung im Hochvakuum unterworfen wirdThe invention thus relates to a method for producing electrical semiconductor components with reduced breakdown voltage -with a semiconductor body containing donors and acceptors of the n- or p-type made of silicon, germanium or similar semiconductors. This procedure will carried out according to the invention so that the semiconductor body before attaching the electrodes a Is subjected to heat treatment in a high vacuum
309 729/198309 729/198
und daß die Dauer und die Temperatur dieser Wärmebehandlung so gewählt werden, daß in der Oberflächenschicht des Halbleiterkörpers das Konzentrationsverhältnis der Akzeptoren zu den Donatoren etwa gleich Eins wird.and that the duration and the temperature of this heat treatment are chosen so that in the Surface layer of the semiconductor body the concentration ratio of the acceptors to the donors becomes roughly equal to one.
Dadurch wird der Widerstand des Halbleiterkörpers an der Oberfläche erhöht, wodurch sich bekanntlich die Restströme und die Möglichkeit eines Durchschlages an der Oberfläche vermindern. Ferner erhält man infolge gleicher Konzentration der Donatoren und Akzeptoren oberflächlich eine sogenannte Kompensationsschicht. Diese Schicht bildet sich deshalb, weil die Diffusionsgeschwindigkeit der Akzeptorstörstoffe und Donatorstörstoffe im Halbleiter verschieden ist, so daß sich das Verhältnis der Konzentration ändert. Durch geeignete Wahl der Störstoffe kann die Änderung der relativen Konzentration dieser Stoffe so gewählt werden, daß beim Erhitzen das Konzentrationsverhältnis Eins wird. Die Größe dieser Änderung hängt von der Art der Störstoffe, der Temperatur und von der Größe des Vakuums ab. So wird die Kompensationsschicht nach kürzerer oder längerer Zeit, je nach den Bedingungen erhalten. Wenn diese Parameter genau festliegen, ist die Dauer des Vorganges nicht kritisch, da die Kurve, welche den Widerstand als Funktion der relativen Konzentration der Störstoffe dargestellt, ein ziemlich flaches Maximum hat.This increases the resistance of the semiconductor body on the surface, which is known to result reduce the residual currents and the possibility of a breakdown on the surface. Also receives a so-called compensation layer is created on the surface as a result of the same concentration of donors and acceptors. This layer is formed because of the diffusion speed of the acceptor impurities and donor impurities in the semiconductor is different so that the ratio of the concentration changes. A suitable choice of the interfering substances can change the relative concentration of these substances can be selected so that the concentration ratio becomes unity upon heating. The size of this change depends on the type of impurities, the temperature and the size of the vacuum. This is how the Compensation layer obtained after a shorter or longer period of time, depending on the conditions. If those Parameters are precisely defined, the duration of the process is not critical, since the curve which the Resistance shown as a function of the relative concentration of the contaminants, a fairly flat maximum Has.
Zur Unterstützung der vorstehend beschriebenen, der Verminderung der Durchbruchsspannung dienenden Maßnahmen wird Kohlenstoff in den Halbleiter eindiffundiert, der die Störstellen durch Absättigung unterbrochener Si-Si-Bindungen im Zentrum dieser Störstellen stabilisiert und eine gewisse Ansammlung um die Störgebiete bildet. Dies geschieht unter Ausnutzung der Tatsache, daß die Diffusion von Kohlenstoff besonders leicht an den Versetzungslinien stattfindet. Kohlenstoff hat den Vorzug einer verhältnismäßig großen Diffusionsgeschwindigkeit, und die eindiffundierte Menge ist nicht besonders kritisch, da er vierwertig ist.In support of the above-described, the reduction of the breakdown voltage are used Measures, carbon is diffused into the semiconductor, which saturates the impurities interrupted Si-Si bonds in the center of these impurities stabilized and a certain accumulation forms around the interference areas. This is done by taking advantage of the fact that the diffusion of carbon takes place particularly easily on the dislocation lines. Carbon has the merit of being proportionate large diffusion rate, and the amount diffused in is not particularly critical, since he is tetravalent.
Nach der eben beschriebenen Behandlung, die beispielsweise der Herstellung von Siliziurngleichrichtern dient, werden auf mindestens je einer Seite des Halbleiterkörpers, die nicht mit Graphit in Kontakt stand, durch Erzeugen einer Antimon-Gold-Silizium-Legierung bzw. einer Aluminium-Silizium-Legierung ein pn-übergang und ein ohmscher Kontakt erzeugt. Anschließend werden die Randgebiete des Siliziums und des Aluminium-Silizium-Eutektikums durch Ätzen gelöst. Zum Ätzbehandeln dient beispielsweise eine Mischung von Fluorwasserstoffsäure, Salpetersäure und Essigsäure, vorzugsweise in folgendem Verhältnis: 40 cm3 von 5O°/oiger Fluorwasserstoffsäure, 40 cm3 rauchender Salpetersäure und 20 cm3 Eisessig. Danach ist der Gleichrichtereffekt in vollem Umfange vorhanden, und die Durchbruchsspannung in Sperrrichtung erreicht etwa 1200 Volt, während bei einem Gleichrichter, der aus dem gleichen Kristall, jedoch nach dem bekannten Verfahren hergestellt wurde, eine Sperrspannung von nicht mehr als 400 Volt erzielt wird.After the treatment just described, which is used, for example, to manufacture silicon rectifiers, an antimony-gold-silicon alloy or an aluminum-silicon alloy is produced on at least one side of the semiconductor body that was not in contact with graphite pn junction and an ohmic contact is generated. The edge areas of the silicon and the aluminum-silicon eutectic are then loosened by etching. For example, a mixture of hydrofluoric acid, nitric acid and acetic acid is used for the etching treatment, preferably in the following ratio: 40 cm 3 of 50% hydrofluoric acid, 40 cm 3 of fuming nitric acid and 20 cm 3 of glacial acetic acid. Thereafter, the rectifier effect is fully present, and the breakdown voltage in the reverse direction reaches about 1200 volts, while a reverse voltage of no more than 400 volts is achieved in a rectifier made from the same crystal but using the known method.
Die Merkmale und Vorteile der Erfindung sollen an Hand der Figuren näher erläutert werden. InThe features and advantages of the invention will be explained in more detail with reference to the figures. In
Fig. 2 ist schematisch ein Schnitt durch eine Siliziumscheibe vor der Wärmebehandlung dargestellt;FIG. 2 is a schematic illustration of a section through a silicon wafer before the heat treatment; FIG.
Fig. 3 zeigt einen Schnitt durch die Siliziumscheibe nach der Wärmebehandlung; in3 shows a section through the silicon wafer after the heat treatment; in
Fig. 4 ist ein Schnitt durch einen Gleichrichter nach dem Einlegieren dargestellt;4 is a section through a rectifier after alloying;
Fig. 5 zeigt die Stromspannungskennlinie nach dem Einlegieren;5 shows the current-voltage characteristic after alloying;
Fig. 6 zeigt einen Schnitt durch den Gleichrichter nach dem Ätzen.6 shows a section through the rectifier after etching.
Die folgende Beschreibung bezieht sich insbesondere auf das Herstellen eines Siliziumgleichrichters nach dem Legierungsverfahren.The following description relates in particular to the manufacture of a silicon rectifier according to the alloy process.
Die einzelnen, zum Herstellen eines Siliziumkristalls erforderlichen Verfahrensschritte sind allgemein bekannt, und es soll nur erwähnt werden, daß in diesem besonderen Falle Silizium mit Störstoffen vom p-Typ verwendet wird und daß das Silizium währendThe individual process steps required to produce a silicon crystal are general known, and it should only be mentioned that in this particular case silicon with impurities from p-type is used and that the silicon during
1S des Ziehens nach der 1-1-1-Achse mit Störstoffen vom η-Typ versetzt wird. Der Siliziumkristall wird dann senkrecht zur Ziehachse zersägt, und die so erhaltenen Plättchen werden parallel zur Ziehachse zerschnitten, beispielweise nach dem Ultraschallverfahren. Auf diese Weise erhält man Siliziumscheibchen, deren größere Flächen senkrecht zur 1-1-1-Ziehachse liegen. Diese Scheibchen werden gereinigt und getrocknet. 1 S of pulling along the 1-1-1 axis, η-type contaminants are added. The silicon crystal is then sawn up perpendicular to the pulling axis, and the platelets thus obtained are cut parallel to the pulling axis, for example using the ultrasonic method. In this way, silicon wafers are obtained whose larger surfaces are perpendicular to the 1-1-1 pull axis. These discs are cleaned and dried.
In Fig. 2 ist ein Schnitt durch ein Siliziumscheibchen dargestellt, das nach dem oben beschriebenen Verfahren erhalten wurde. Die Siliziumscheibchen enthalten Versetzungslinien 2, welche beim Kristallziehen entstanden sind. Diese Störgebiete treten an der Kristalloberfläche zutage. Wie dies in Fig. 2 dargestellt ist, enden gewisse Störgebiete an den Oberflächen 3 und 4 des Plättchens und wirken als Nebenschlüsse geringeren Widerstandes für Elektronen und Defektelektronen, welche während des Betriebes durch den Gleichrichter unter dem Einfluß des elekirischen Feldes hindurchwandern.FIG. 2 shows a section through a silicon wafer obtained by the method described above. The silicon wafers contain dislocation lines 2, which were created during crystal pulling. These areas of interference appear on the crystal surface. As shown in FIG. 2, certain interference areas end at the surfaces 3 and 4 of the plate and act as shunts of lower resistance for electrons and holes which migrate through the rectifier under the influence of the electrical field during operation.
Fig. 3 zeigt einen Schnitt durch ein Siliziumplättchen nach der Wärmebehandlung, bei der Kohlenstoff eindiffundiert und die oberflächliche Kompensationsschicht gebildet wird. Diese Scheibchen werden auf eine Platte aus Graphit hoher Reinheit gelegt und im Hochvakuum 30 Minuten lang auf eine Temperatur von 1200 bis 1300° C erhitzt. Das Abkühlen findet in dem Ofen unter Vakuum statt. Der eindiffundierte Kohlenstoff stabilisiert die Störgebiete 2, die nach der Oberfläche 5 hin offen sind. Es wird sehr reiner Graphit gewählt, und zwar sogenannter »nuklearreiner« Graphit. Die einmal gewählte Temperatur, welche im vorliegenden Falle etwa 1200 bis 1300° C beträgt, wird längere Zeit aufrechterhalten, denn es ist bekannt, daß sich das Maß der Störstoffdiffusion mit der Temperatur ändert. Bei dieser besonderen Ausführungsform war das Silizium ursprünglich vom p-Typ und wurde dann mit Phosphor zum η-Typ umdotiert. Bei der gewählten Temperatur ist die Diffusion oder Ausdiffusion von Phosphor größer als die der Störstoffe vom p-Typ. Unter anderen Bedingungen, beispielsweise bei p-dotiertem η-Silizium, muß die Temperatur an die Diffusionskonstante derp-Störstoffe angepaßt werden, die größer ist als die der n-Störstoffe. Die Dauer der Behandlung, die in diesem Falle 30 Minuten beträgt, hängt von der Diffusionskonstante der Kohle und der Störstoffe ab unter der Voraussetzung, daß im Endzustand die Kristallstörgebiete stabilisiert sind und eine oberflächliche Kompensationsschicht vorhanden ist. Die Ausdiffusion kann so weit getrieben werden, daß das Gleichgewicht überschritten und ein pn-übergang an der Oberfläche erhalten wird. Das Ergebnis der Wärme-Fig. 3 shows a section through a silicon wafer after the heat treatment, in which carbon diffused and the superficial compensation layer is formed. These slices will open a plate made of graphite of high purity and placed in a high vacuum for 30 minutes at a temperature heated from 1200 to 1300 ° C. The cooling takes place in the oven under vacuum. The diffused carbon stabilizes the interference areas 2, which after the Surface 5 are open. Very pure graphite is chosen, namely so-called »nuclear pure« Graphite. Once the temperature has been selected, which in the present case is about 1200 to 1300 ° C, is maintained for a long time, because it is known that the degree of impurity diffusion with the temperature changes. In this particular embodiment, the silicon was originally from p-type and was then redoped with phosphorus to the η-type. At the chosen temperature there is diffusion or out-diffusion of phosphorus greater than that of the p-type impurities. Under other conditions, For example, in the case of p-doped η-silicon, the temperature must correspond to the diffusion constant of the p-impurities which is larger than that of the n-type impurities. The duration of treatment in this Trap is 30 minutes, depends on the diffusion constant of the coal and the impurities from below the prerequisite that in the final state the crystal disturbance regions are stabilized and a superficial compensation layer is present. The outdiffusion can be carried so far that the equilibrium is exceeded and a pn junction at the Surface is obtained. The result of the heat
behandlung ist schematisch in Fig. 3 dargestellt. Das Gebiet 6 bleibt η-dotiert und ist oberflächlich umgeben von dem Gebiet 7, welches die Kompensationsschicht darstellt oder p-dotiert ist. Mit 8 sind die stabilisierten Störgebiete bezeichnet. Bei dem Ausführurigsbeispiel wurde während der Wärmebehandlung nur eine Oberfläche des Siliziumscheibchens mit dem Graphit in Kontakt gebracht. Die Aluminium-Silizium-Legierung mit welcher der Übergang hergestellt wird, wird später auf der gegenüberliegenden Oberfläche gebildet. Es müssen also Mittel vorgesehen werden, damit der Legierungsübergang auf dieser Oberfläche entsteht. Es können aber auch gleichrichtende Übergänge auf beiden Seiten des Plättchens erzeugt werden, beispielsweise um einen Transistor herzustellen. Die Wärmebehandlung kann leicht an einen solchen Fall angepaßt werden.treatment is shown schematically in FIG. The region 6 remains η-doped and is superficially surrounded from the region 7, which represents the compensation layer or is p-doped. At 8 they are stabilized Denotes disturbance areas. In the execution example became during the heat treatment only one surface of the silicon wafer with the Graphite brought into contact. The aluminum-silicon alloy with which the transition is made, will later be formed on the opposite surface. Funds must therefore be provided so that the alloy transition occurs on this surface. But rectifying transitions can also be used on both sides of the die, for example to make a transistor. The heat treatment can easily be adapted to such a case.
Fig. 4 zeigt einen Querschnitt durch ein Siliziumscheibchen nach dem Einlegieren. An der unteren Seite des dargestellten Siliziumscheibchens wird eine Antimon-Gold-Silizium-Legierung 9 erzeugt. Die Aluminium-Silizium-Legierung verändert die obere Kompensationsschicht 7, wie dies in Fig. 4 dargestellt ist. Die Aluminium-Silizium-Lösung verfestigt sich nach dem Schmelzen, und das Silizium scheidet sich wieder in einkristalliner Form ab, wobei es Aluminium gelöst enthält. Die p-Schicht 10 erstreckt sich in den Siliziumeinkristall vom η-Typ hinein, welcher als Keim während der Abkühlung wirkt. Es soll noch festgehalten werden, daß die Störgebiete sich über den gleichrichtenden Übergang 11 hinaus erstrecken. Die untere Grenze 12 des Überganges, die so entsteht, ist eben und verläuft senkrecht zur 1-1-1-Achse, so daß bei der Anordnung die beste Feldverteilung in dem so erhaltenen Gleichrichter vorliegt. Oberhalb des Übergangs ist ein polykristallines Gebiet 13 vorhanden, dessen Zusammensetzung sich bis zum Aluminium allmählich ändert. Der Draht 14 besteht aus reinem Aluminium und dient als elektrischer Anschluß.4 shows a cross section through a silicon wafer after alloying. At the bottom On the side of the silicon disc shown, an antimony-gold-silicon alloy 9 is produced. The aluminum-silicon alloy changes the upper compensation layer 7, as shown in FIG. 4. The aluminum-silicon solution solidifies afterwards the melting, and the silicon is deposited again in single-crystalline form, whereby it is aluminum contains dissolved. The p-layer 10 extends into the η-type silicon single crystal, which is known as Germ acts during the cooling. It should also be noted that the interference areas extend over the rectifying transition 11 also extend. The lower limit 12 of the transition that arises in this way is flat and perpendicular to the 1-1-1 axis so that in the arrangement, the best field distribution is present in the rectifier obtained in this way. Above the At the transition there is a polycrystalline region 13, the composition of which extends down to aluminum gradually changes. The wire 14 consists of pure aluminum and serves as an electrical connection.
In Fig. 5 ist die Spannungsstromkennlinie für ein solches Bauelement nach dem Legierungsprozeß dargestellt. Aus der Figur kann entnommen werden, daß kein gleichrichtender Effekt vorhanden ist und auch der Knick bei 1 von Fig. 1 fehlt. Dies kann folgendermaßen erklärt werden: Es bildet sich ein ohmscher Nebenschluß für den Strom zwischen dem Aluminium und der Antimon-Gold-Silizium-Legierung 9 über die Oberflächenschicht 7, welche vom p-Typ ist wie die Legierungszone oder welche eine Kompensationszone darstellt.5 shows the voltage current characteristic for such a component after the alloying process. From the figure it can be seen that there is and also no rectifying effect the bend at 1 of FIG. 1 is missing. This can be explained as follows: an ohmic one is formed Shunt for the current between the aluminum and the antimony-gold-silicon alloy 9 via the Surface layer 7 which is p-type like the alloy zone or which is a compensation zone represents.
In Fig. 6 ist ein Schnitt durch den Gleichrichter nach dem Ätzen dargestellt. Das Ätzen wird mit einer Mischung von drei Säuren, und zwar aus Fluorwasserstoffsäure, Salpetersäure und Essigsäure, beispielsweise in dem oben angegebenen Verhältnis, ausgeführt. Durch dieses Ätzverfahren werden unabhängig von dem Verfahren gemäß der Erfindung die Eigenschaften des Gleichrichters verbessert. Im vorliegenden Falle hat das Ätzen noch den weiteren Effekt, den ohmschen Nebenschluß zu unterbrechen. Der Ätzangriff findet an der Grenze zwischen dem Silizium und der eutektischen Aluminium-Silizium-Legierung statt, wie dies in Fig. 6 angedeutet ist, und es ergibt sich eine ringförmige Vertiefung 15, durch die der ohmsche Nebenschluß für den Strom unterbrochen wird.6 shows a section through the rectifier after etching. The etching is done with a Mixture of three acids, namely hydrofluoric acid, nitric acid and acetic acid, for example in the ratio given above. Through this etching process become independent of the method according to the invention improves the properties of the rectifier. In the present Trap, the etching has the further effect of interrupting the ohmic shunt. Of the Etching attack takes place at the boundary between the silicon and the eutectic aluminum-silicon alloy instead, as indicated in Fig. 6, and there is an annular recess 15 through which the Ohmic shunt for the current is interrupted.
Nach dem Ätzen wird ein gleichrichtender Effekt erhalten, und infolge der Verbesserungen durch dieA rectifying effect is obtained after etching, and as a result of the improvements made by the
Absättigung der Störgebiete und die Bildung der Oberflächenschicht erhält man einen Gleichrichter für sehr hohe Spannungen, welche etwa der Volumendurchschlagsspannung entsprechen. Es ist bekannt, daß die Differenz zwischen der Oberflächendurchspannnung und der Volumendurchschlagsspannung von verschiedenen Faktoren, wie beispielsweise dem Widerstand des Kristallmaterials, abhängt. So hängt natürlich der Anstieg der maximalen Sperrspannung auch von den Eigenschaften des ursprünglichen Kristalls ab.Saturation of the interference areas and the formation of the surface layer one obtains a rectifier for very high voltages, which roughly correspond to the volume breakdown voltage. It is known, that the difference between the surface tension and the volume breakdown tension depends on various factors such as the resistance of the crystal material. So depends of course the increase in the maximum reverse voltage also depends on the properties of the original crystal away.
Claims (8)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR808912A FR1248102A (en) | 1959-10-30 | 1959-10-30 | Preparation of semiconductors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1156174B true DE1156174B (en) | 1963-10-24 |
Family
ID=8720719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEJ18915A Pending DE1156174B (en) | 1959-10-30 | 1960-10-25 | Process for producing electrical semiconductor components with reduced breakdown voltage |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE1156174B (en) |
| FR (1) | FR1248102A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3084079A (en) * | 1960-10-13 | 1963-04-02 | Pacific Semiconductors Inc | Manufacture of semiconductor devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1169409A (en) * | 1957-03-13 | 1958-12-29 | Labo Cent Telecommunicat | Manufacturing process of semiconductor elements with junctions |
| FR1174438A (en) * | 1956-05-02 | 1959-03-11 | Philips Nv | Semiconductor body manufacturing process |
| FR1199588A (en) * | 1957-03-08 | 1959-12-15 | British Thomson Houston Co Ltd | Process for preparing rho-nu junction |
-
1959
- 1959-10-30 FR FR808912A patent/FR1248102A/en not_active Expired
-
1960
- 1960-10-25 DE DEJ18915A patent/DE1156174B/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1174438A (en) * | 1956-05-02 | 1959-03-11 | Philips Nv | Semiconductor body manufacturing process |
| FR1199588A (en) * | 1957-03-08 | 1959-12-15 | British Thomson Houston Co Ltd | Process for preparing rho-nu junction |
| FR1169409A (en) * | 1957-03-13 | 1958-12-29 | Labo Cent Telecommunicat | Manufacturing process of semiconductor elements with junctions |
Also Published As
| Publication number | Publication date |
|---|---|
| FR1248102A (en) | 1960-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE961913C (en) | Process for the production of electrically asymmetrically conductive systems with p-n junctions | |
| DE2160427C3 (en) | ||
| DE1246890B (en) | Diffusion process for manufacturing a semiconductor component | |
| DE1292256B (en) | Drift transistor and diffusion process for its manufacture | |
| DE1032404B (en) | Process for the production of surface semiconductor elements with p-n layers | |
| DE1005646B (en) | Process for the production of large-area, crack-free semiconductor p-n connections | |
| DE1024640B (en) | Process for the production of crystallodes | |
| DE976348C (en) | Process for the production of semiconductor components with pn junctions and components produced according to this process | |
| DE1297234B (en) | Method for manufacturing the semiconductor element of a surge-proof semiconductor rectifier | |
| DE2735937C2 (en) | Liquid phase epitaxy process for the production of semiconductor heterostructures | |
| DE2523055A1 (en) | MINORITY CARRIER SEPARATING ZONES FOR SEMI-CONDUCTOR DEVICES AND PROCESSES FOR THEIR PRODUCTION | |
| DE1214790C2 (en) | Power rectifier with monocrystalline semiconductor body and four layers of alternating conductivity type | |
| DE2720327A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS, IN PARTICULAR SOLAR ELEMENTS | |
| DE1150456B (en) | Esaki diode and process for its manufacture | |
| DE1090770B (en) | Method for the production of a semiconductor arrangement with fused electrodes lying close together | |
| DE1614410A1 (en) | Semiconductor component | |
| DE1156174B (en) | Process for producing electrical semiconductor components with reduced breakdown voltage | |
| DE1564170C3 (en) | High speed semiconductor device and method of manufacturing it | |
| DE1274245B (en) | Semiconductor rectifier diode for heavy current | |
| DE2738152A1 (en) | SOLID COMPONENT AND METHOD FOR ITS MANUFACTURING | |
| AT202600B (en) | Field effect transistor and method of making such a transistor | |
| DE1116824B (en) | Method for producing an electrical semiconductor arrangement with at least one p-n junction | |
| DE2811207A1 (en) | TEMPERATURE GRADIENT ZONE MELTING PROCESS THROUGH AN OXIDE LAYER | |
| DE1097571B (en) | Flat transistor with three zones of alternating conductivity type | |
| DE1809303A1 (en) | Process for the production of light-emitting semiconductor components |