DE1140238B

DE1140238B - Circuit arrangement for memory encoder for telecommunications, especially telephone systems

Info

Publication number: DE1140238B
Application number: DEST18211A
Authority: DE
Inventors: Dipl-Ing Wolfgang Blume; Peter Cohausz
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1961-08-16
Filing date: 1961-08-16
Publication date: 1962-11-29
Also published as: CH395190A

Description

Schaltungsanordnung für Speicherzahlengeber für Fernmelde-, insbesondere Fernsprechanlagen Die Erfindung betrifft eine Schaltungsanordnung für Speicherzahlengeber, denen. die Information in kodierter Form zugeführt wird, vorzugsweise für Fernsprechanlagen, bei denen die aufzuzeichnende Information in Abhängigkeit von durch Kettenrelais gesteuerten Zugriffsrelais in den Speicher eingegeben wird.Circuit arrangement for memory counter for telecommunication, in particular Telephone systems The invention relates to a circuit arrangement for memory number transmitters, those. the information is supplied in coded form, preferably for telephone systems, where the information to be recorded depends on through chain relays controlled access relay is entered into the memory.

Es sind Schaltungsanordnungen für Speicherzahlengeber bekannt, bei denen für die Einspeicherung der Wählinformation und für deren Ausspeicherung getrennte Zugriffsrelais verwendet werden. Die Erfindung stellt sich die Aufgabe, den. Aufwand an Schaltmitteln, insbesondere an Zugriffsrelais sowohl für die Ein- wie auch für die Aus.speicherung der Wählinformation in den bzw. aus dem Ziffernspeicher zu verringern.There are known circuit arrangements for memory counters in separate ones for storing the dialing information and for storing it out Access relays can be used. The invention has the task of. expenditure on switching means, in particular on access relays for both the on and for to reduce the storage of the dialing information in or from the digit memory.

Dies wird gemäß der Erfindung dadurch erreicht, daß dieselben Zugriffsrelais den Speicher beim Ein-und Ausspeichern der Information anschalten, daß eine Einspeicherkette vorgesehen ist, die die Kettenrelais beim Einspeichervorgang steuert, daß ferner eine Ausspeicherkette vorgesehen ist, die dieselben Kettenrelais bei dem vom Einspeichervorgang zeitlich getrennten Ausspeichervorgang steuert, und daß ferner eine Prüfvorrichtung vorgesehen ist, die den Zahlengeber nur bei Gleichstand von Einspeicherkette und Ausspeicherkette abschaltet. Da nun die Einspeicherzeitdauer ebenso wie die Ausspeicherzeitdauer gegenüber der Dauer eines Tastendruckes und der einer zwischen zwei aufeinanderfolgenden Tastendrücken liegenden Pause sehr kurz ist, kann der Ausspeichervorgang unmittelbar nach Beendigung des Tastendruckes:, der einen Einspeichervargang ausgelöst hat, beginnen; weitere folgende Einspeichervorgänge sind dadurch nicht behindert, weil, wie schon bemerkt, auch der Ausspeichervorgang von nur sehr kurzer Dauer ist.This is achieved according to the invention in that the same access relays Switch on the memory when storing and removing the information, that a storage chain is provided that controls the chain relay during the storage process that further a withdrawal chain is provided, which has the same chain relay in the case of the storage process temporally separated storage process controls, and that also a test device it is provided that the numerator only if there is a tie between Einspeicherkette and Withdrawal chain switches off. Since now the injection period as well as the withdrawal period compared to the duration of a key press and the one between two consecutive ones If the pause is very short by pressing a button, the storage process can be carried out immediately after completion of the key press: which triggered a storage process, kick off; further subsequent storage processes are not hindered because, As already noted, the withdrawal process also only lasts for a very short time.

Wenn ein Ausspeichervorgang beendet ist, kann ein neuer Einspeichervorgang beginnen; beginnt ein solcher jedoch infolge sehr rasch nacheinander durchgeführter Betätigung der Zifferntasten schon vor Beendigung des vorangehenden Ausspeichervorganges, so ,kann dies zu fehlerhaften Funktionen, führen, was durch die Prüfvorrichtung verhindert wird.When a storage process has ended, a new storage process can be started kick off; However, this begins as a result of being carried out very quickly one after the other Pressing the numeric keys before the previous save process has been completed, so, this can lead to malfunctioning, what is caused by the test fixture is prevented.

Der Vorteil der Erfindung besteht somit in einer Ersparnis an Schaltmitteln, bei Gewährleistung einer hohen Schaltgeschwindigkeit und sicherer, fehlerfreier Funktion, wobei die Schaltvorgänge beim Einspeichern, beim Ausspeichern einer Information und beim Prüfvorgang gegeneinander verriegelt sind. In weiterer Ausgestaltung der Erfindung wird ein angewendet, der die Anordnung von fünf Kettenrelais nach sich zieht, denen zwei Umschalterelais mit je zwei getrennten Wicklungen so zugeordnet sind, daß dieselben über die eine Wicklung von der Einspeicherkette und über die andere Wicklung von der Ausspeicherkette gesteuert werden. Hierdurch wird eine weitere Ersparnis an Schaltmitteln erreicht.The advantage of the invention is thus a saving in switching means, while ensuring a high switching speed and reliable, error-free function, the switching processes being interlocked when storing, removing information and during the testing process. In a further embodiment of the invention, a applied, which entails the arrangement of five chain relays, which are assigned two changeover relays with two separate windings each so that they are controlled via one winding of the storage chain and the other winding of the storage chain. This results in a further saving in terms of switching means.

Gemäß weiterer Ausbildung der Erfindung sind die Kettenrelais ebenso wie die Umschalterelais mit zwei Wicklungen ausgestattet, von denen die.einen durch die Einspeicherkette, die anderen durch die Ausspeicherkette gesteuert werden. Weiter ist vorgesehen, daß die Prüfvorrichtung aus :einem Transistor mit einem in dessen Kollektorzuleitung eingeschalteten Abschalterelais besteht, bei welcher der leitende Zustand des Transistors., bei dem das Abschalterelais anspricht, in Abhängigkeit vom Aktivzustand nur eines Kettenrelais allein. und eines der beiden Umschalterelais eintritt, der Transistor jedoch bei Aktivierung von wenigstens zweien der Kettenrelais oder von beiden Umschalterelais in den Sperrzustand übergeht.According to a further embodiment of the invention, the chain relays are the same like the changeover relays equipped with two windings, one of which is through the infeed chain, the others are controlled by the withdrawal chain. Further it is provided that the test device consists of: a transistor with one in its Collector supply line is switched on switch-off relay, in which the conductive State of the transistor at which the cut-off relay responds, depending on from the active state of only one chain relay alone. and one of the two changeover relays occurs, but the transistor upon activation of at least two of the chain relays or goes into the blocking state of both changeover relays.

Die Zeichnung zeigt eine beispielsweise Ausführungsform der Schaltungsanordnung für einen Speicherzahlengeber nach der Erfindung. In dem gezeigten Ausführungsbeispiel ist der Informationsspeicher als Kondensatorspeicher mit den Kondensatoren C11... C14, C21... C24, . . ., C101... C104 ausgebildet. Ferner sind zehn Zugriffsrelais Z 1 ... Z10 vorgesehen, die den je zehn Kondensatoren C11... C101, C12 ... C102, . . ., C 14 ... C104 zugeordnet sind. Die Eingabe einer Information erfolgt in Abhängigkeit von einem. nicht dargestellten Relais, dessen Kontakte e 1 bis e 4 Erdpotential an die Leitungen legen, an die die nicht am Potential U 1 liegenden Belegungen jener Kondensatoren C ... angeschaltet sind, deren zugeordnete Zugriffsrelais Z1 . . . Z 10 erregt sind und ihre Kontakte z 11... z 104 geschlossen haben.The drawing shows an exemplary embodiment of the circuit arrangement for a memory counter according to the invention. In the embodiment shown, the information memory is a capacitor memory with the capacitors C11 ... C14, C21 ... C24,. . ., C101 ... C104. Furthermore, ten access relays Z 1 ... Z10 are provided, which each ten capacitors C11 ... C101, C12 ... C102,. . ., C 14 ... C104. A piece of information is entered as a function of one. Relay, not shown, whose contacts e 1 to e 4 apply ground potential to the lines to which the assignments of those capacitors C ... that are not at potential U 1 are connected, their associated access relays Z1. . . Z 10 are excited and their contacts z 11 ... z 104 have closed.

In gleicher Weise wie für die Eingabe einer Information ist auch für die Ausgabe einer eingespeicherten Information ein ebenfalls nicht dargestelltes Ausgaberelais vorgesehen, das eine vierstufige Binärzählkette an die obenerwähnten Leitungen zu den nicht am Potential U1 liegenden Kondensatorenbelegungen anschaltet.In the same way as for entering information is also for the output of stored information is also not shown Output relay is provided, which connects a four-stage binary counting chain to the above-mentioned Connect lines to the capacitor assignments that are not at potential U1.

Dem Ausführungsbeispiel liegt eine Code zugrunde, in dem die dem Speicher zugeführte Information durch den Komplementärwert der durch eine Binärzahl dargestellten gewünschten Ziffer gebildet wird. Der Komplementärwert einer Binärzahl wird in bekannter Weise durch Subtraktion der Binärzahl von dem auf den durch die Anzahl der Stufen festgelegten Höchstwert der darzustellenden Binärzahl folgenden Binärzahlwert gebildet. Bei dem. gewählten Ausführungs: beispiel sind vier Stufen vorgesehen, auf deren Höchstwert 1111 der Wert 10 000, dekadisch 16, folgt; demgemäß entspricht beispielsweise der dekadischen Zahl 5, binär 0101, der Komplementärwert in. dekadischer Schreibweise 16 - 5 = 11, in binärer Schreibweise 10000-0101=1011. Dieser Code wird des damit verbundenen Vorteils wegen verwendet, daß die Weiterzählung von dem Komplementärzahlwert bis zum Ausgangswert einer Anzahl von Schritten bedarf, die dem ursprünglich angenommenen Zahlenwert gleich ist. Die in dem Ausführungsbeispiel gezeigte Anordnung von fünf Kettenrelais K 1 bis K 5 und zwei Umschaltrelais X und Y gestattet die Verwendung derselben Relais K 1 bis K 5 zur Kennzeichnung der ersten fünf Ziffern in einer Dekade in Verbindung mit dem Relais X und der zweiten fünf Ziffern in Verbindung mit dem Relais Y. Daher kann der durch den Erregerzustand desselben Kettenrelais, beispielsweise K3, in der Einspeicher-und in der Ausspeicherkette EK und AK gekennzeichnete Zustand, der bei Erregung des Relais X der Ziffer 3, bei Erregung des Relais Y jedoch der Ziffer 8 entspricht, dann verschiedene Stellungen der Einspeicherkette EK und der Ausspeicherkette AK anzeigen, wenn in der einen, beispielsweise in der Einspeicherkette EK, das Relais X, in der anderen jedoch das Relais Y angesprochen ist.The exemplary embodiment is based on a code in which the information supplied to the memory is formed by the complementary value of the desired digit represented by a binary number. The complementary value of a binary number is formed in a known manner by subtracting the binary number from the binary number value following the maximum value of the binary number to be represented which is determined by the number of levels. In which. The selected version: for example, four levels are provided, the maximum value 1111 of which is followed by the value 10 000, 16 in decade; accordingly, for example, the decadic number 5, binary 0101, corresponds to the complementary value in decadic notation 16-5 = 11, in binary notation 10000-0101 = 1011. This code is used because of the associated advantage that the further counting from the complementary numerical value to the initial value requires a number of steps which is equal to the originally assumed numerical value. The arrangement shown in the embodiment of five chain relays K 1 to K 5 and two changeover relays X and Y allows the same relays K 1 to K 5 to be used to identify the first five digits in a decade in conjunction with the relay X and the second five digits in connection with the relay Y. Therefore, the state characterized by the excitation state of the same chain relay, for example K3, in the storage and retrieval chain EK and AK , which when the relay X is excited, the number 3, when the relay Y is excited, however, the Number corresponds to 8, then indicate different positions of the storage chain EK and the storage chain AK when relay X is addressed in one, for example in storage chain EK, but relay Y is addressed in the other.

Sind aber in beiden Ketten dasselbe Relais K 1 bis K5 und dasselbe Umschalterelais X oder Y erregt, dann hat die Einspeicherkette AK die Ausspeicherkette eingeholt, es liegt eine Fehlfunktion vor, weil durch zu rasch aufeinanderfolgendes Eintasten eine Information in einen bereits mit Information belegten Speicher eingegeben wird; zwecks Vermeiden von Fehlausspeicherungen muß der Speicher in diesem Fall abgeschaltet und ein allenfalls ablaufender Ausspeichervorgang unterbrochen werden. Diese Funktion wird durch den im nachstehenden beschriebenen Prüfvorgang erfüllt.However, if the same relay K 1 to K5 and the same changeover relay X or Y are energized in both chains, then the storage chain AK has caught up with the storage chain, there is a malfunction, because information is entered into a memory that is already filled with information by keying in too quickly will; In order to avoid incorrect storage, the memory must be switched off in this case and any withdrawal process interrupted. This function is fulfilled by the test procedure described below.

Die Zugriffsrelais Z 1 bis Z 10 werden durch Kettenrelais K1 bis K5 gesteuert. Jedes Kettenrelais i (K) ist mit zwei Wicklungen 1 und 11 ausgestattet. Die eine Wicklungsgruppe I aller K-Relais wird von einer fünfstufigen Ringzählkette EK, der Einspeicherkette, die andere Wicklungsgruppe II von einer in gleicher Art ausgebildeten fünfstufigen Ringzählkette AK gesteuert. Ferner ist noch ein sowohl beim Einspeichern wie auch beim. Ausspeichern einer Information ansprechendes Relais vorgesehen, von dem jedoch im Schaltplan nur der Kontakt g dargestellt ist, der die Wicklungen der Zugriffsrelais in Abhängigkeit von den Kontakten x 1 und y 1 zweier Umschalterelais X und Y an die Spannungsquelle U 1 an- legt. Die Umschalterelais X und Y sind ebenso wie die Kettenrelais K 1 bis K5 mit zwei Wicklungen 1 und II ausgestattet; die Wicklungsgruppe I ist an eine bistabile Kippschaltung in der Einspeicherkette EK, die Wicklungsgruppe II an eine gleichartige bistabile Kippschaltung in. der Ausspeicherkette AK angeschlossen.The access relays Z 1 to Z 10 are controlled by chain relays K1 to K5. Each chain relay i (K) is equipped with two windings 1 and 11. One winding group I of all K relays is controlled by a five-stage ring counting chain EK, the storage chain, the other winding group II by a five-stage ring counting chain AK designed in the same way. Furthermore, there is also an issue when saving as well as when. Saving an information responding relay provided, of which only contact g is shown in the circuit diagram, which applies the windings of the access relay to the voltage source U 1 depending on the contacts x 1 and y 1 of two changeover relays X and Y. The changeover relays X and Y, like the chain relays K 1 to K5, are equipped with two windings 1 and II; the winding group I is connected to a bistable trigger circuit in the storage chain EK, the winding group II to a similar bistable trigger circuit in the storage chain AK.

Beim Einspeichern einer Information ist der Kontakt g geschlossen, und der Speicher liegt über die ebenfalls geschlossenen Kontakte e1 bis e4 an der Eingabeeinrichtung EG an, von der aus der jeweils einzuspeichernden Information entsprechend Erdpotential an den Leitungen zu den Speicherkondensatoren C 11. . ., C 104 anliegt. Die Einspeicherkette EK steuert die Kettenrelais K 1 bis K 5 und die Umschalterelais X und Y. Die Kettenrelais K 1 bis K 5 sprechen beim Einspeichern der Information in der durch den Ablauf der Einspeicherkette festgelegten Reihenfolge an und fallen in derselben Reihenfolge wieder ab. Auch bei dem später beschriebenen Prüfvorgang und ebenso beim Ausspeichervorgang sprechen die Kettenrelais kurzzeitig an und fallen sofort wieder ab. Sie legen dabei Erde über ihre Kontakte k 1 bis k 5 über die Richtleiter an die Wicklungen der Zugriffsrelais und an die Widerstände Wi 1 bis Wi 5, deren Funktion später beschrieben wird. Welches der beiden durch je einen Kontakt der Kettenrelais gesteuerten Zugriffsrelais anspricht, hängt davon ab, welches der beiden Umschalterelais X oder Y angesprochen ist. Dementsprechend werden die durch die Kontakte z11 bis z104 jeweils eingeschalteten Kondensatoren C 1l bis C104 von der Spannungsquelle U 1 gegen Ende in der Eingabeeinrichtung EG geladen. Der Eingabevorgang ist durch nicht weiter gezeigteMittelbegrenzt.Danach öffnendie Kontakte e1 bis e4 und der Kontakt g. Darauf folgt ein Prüfvorgang, der durch ein nicht gezeigtes Prüfrelais ausgelöst wird, dessen Kontakte p 1 und p 2 im Schaltplan dargestellt sind. Der Kontakt p 1 legt das Potential U 1 der Spannungsquelle an den Widerstand Wi 6 und schließt dadurch einen Stromkreis über diesen und einen der Widerstände Wi 1 bis W15, den zugeordneten. Richtleiter und einen geschlossenen Kontakt k1 bis k5 zur Erde. Der Kontakt p2 legt die Spannungsquelle U1 über Richtleiter an die beiden Wicklungsgruppen der Kettenrelais K 1 bis K 5 und der Umschalterelais X und Y. Durch den geöffneten Kontakt g ist die Spannungsquelle U 1 von den Wicklungen der Zugriffsrelais abgetrennt, so daß diese nicht ansprechen können.When information is stored, the contact g is closed, and the memory is connected to the input device EG via the contacts e1 to e4, which are also closed. ., C 104 is present. The storage chain EK controls the chain relays K 1 to K 5 and the changeover relays X and Y. The chain relays K 1 to K 5 respond when the information is stored in the sequence determined by the sequence of the storage chain and fall off again in the same sequence. The chain relays also respond briefly during the test process described later and also during the withdrawal process and immediately drop out again. They put earth via their contacts k 1 to k 5 via the directional conductors to the windings of the access relays and to the resistors Wi 1 to Wi 5, the function of which will be described later. Which of the two access relays controlled by one contact on each chain relay responds depends on which of the two changeover relays X or Y is addressed. Correspondingly, the capacitors C 11 to C104 switched on by the contacts z11 to z104 are charged from the voltage source U 1 towards the end in the input device EG. The input process is limited by means not shown. After this, the contacts e1 to e4 and the contact g open. This is followed by a test process which is triggered by a test relay (not shown) whose contacts p 1 and p 2 are shown in the circuit diagram. The contact p 1 applies the potential U 1 of the voltage source to the resistor Wi 6 and thereby closes a circuit via this and one of the resistors Wi 1 to W15, the associated one. Directional conductor and a closed contact k1 to k5 to earth. The contact p2 applies the voltage source U1 to the two winding groups of the chain relays K 1 to K 5 and the switch relays X and Y via a guide .

Stehen nun nach dem Einspeichern einer Ziffer in den Speicher Ein- und Ausspeicherketten EK und AK in gleicher Stellung, so wird nur ein einziges von den Kettenrelais K 1 bis K2 ansprechen, dessen Wicklungen I und II gleichzeitig gleichsinnig stromdurchflossen sind. Infolge des Stromfusses durch den Widerstand Wi 6 in. dem oben angegebenen Stromkreis liegt ein Steuerpotential über einen Richtleiter und einen Widerstand W17 an der Basiselektrode des Transistors FX an, das bewirkt, daß der Transistor FX leitend. wird. Das Relais F spricht an und schaltet den Zahlengeber in nicht weiter gezeigter Weise aus und gibt ein optisches Signal Sig zum Vermittlungsplatz.If the storage and withdrawal chains EK and AK are in the same position after a digit has been stored in the memory, only a single one of the chain relays K 1 to K2 will respond, whose windings I and II have current flowing through them in the same direction. As a result of the current flow through the resistor Wi 6 in the circuit specified above, a control potential is applied via a directional conductor and a resistor W17 to the base electrode of the transistor FX, which causes the transistor FX to be conductive. will. The relay F responds and switches off the numeric transmitter in a manner not shown and emits an optical signal Sig to the operator.

Die Schaltungsanordnung ist so getroffen, daß der Transistor FX durch das an seiner Basiselektrode auftretende Steuerpotential dann in den leitenden Zustand versetzt wird, wenn in Reihe zu dem Widerstand Wi 6 ein und nur ein Widerstand Wi 1 bis Wi 5 an Erde liegt. Liegen jedoch gleichzeitig zwei oder mehr Widerstände Wi 1 bis Wi 5 an Erde, dann wird der Transistor durch das in diesem Falle an seiner Basiselektrode auftretende Potential gesperrt.The circuit arrangement is such that the transistor FX is put into the conductive state by the control potential occurring at its base electrode when one resistor Wi 6 and only one resistor Wi 1 to Wi 5 are connected to earth in series. If, however, two or more resistors Wi 1 to Wi 5 are connected to earth at the same time, then the transistor is blocked by the potential occurring in this case at its base electrode.

Wenn nun, wie oben schon erwähnt, in der Einspeicherkette EK dasselbe Kettenrelais, beispielsweise K 1, erregt ist wie in der Ausspeicherkette AK, dann muß bei ordnungsgemäßer Funktion in der einen Kette das Umschaltrelais X, in der anderen jedoch das Umschaltrelais Y erregt sein. Ist dies: der Fall, dann liegt ein Potential U2 über die in Reihe liegenden Kontakte x 2, y 2 und den Widerstand Wi 7 an der Basiselektrode des Transistors FX an, das bewirkt, daß der Transistor gesperrt bleibt, weil keine Fehlfunktion vorliegt.If, as already mentioned above, the same chain relay, for example K 1, is energized in the storage chain EK as in the withdrawal chain AK, then the changeover relay X must be energized in one chain, but the changeover relay Y in the other, if it is functioning properly. If this is the case, then there is a potential U2 across the series contacts x 2, y 2 and the resistor Wi 7 at the base electrode of the transistor FX, which causes the transistor to remain blocked because there is no malfunction.

Der beschriebene Prüfvorgang verhindert in einfacher und betriebssicherer Weise die Ausspeicherung falscher Wählinformation, wenn der Speicher beim schnellen Eintasten vielstelliger Rufnummern von der Einspeicherkette eingeholt wird.The test procedure described prevents in a simple and operationally reliable Way to store wrong dialing information if the memory is fast Keying in multi-digit phone numbers is obtained from the storage chain.

Der Aus:speichervorgang verläuft nach Beendigung des Prüfvorganges in sinngemäß gleicher Weise wie der Einspeichervorgang durch Ablauf der Ausspeicherkette und Abtastung des Speichers durch vier in der AusgabeeinrichtungAG angeordnete bistabile Kippschaltungen, deren Stellungskombination dem Code entsprechend der auszusendenden Wählinformation entspricht.The off: storage process takes place after the test process has been completed in the same way as the storage process by running the storage chain and scanning of the memory by four bistable arranged in the output device AG Toggle switches, the combination of positions of which corresponds to the code to be sent out Dialing information corresponds.

Claims

PATENT CLAIMS: 1. Circuit arrangement for memory encoders, to which the information is supplied in coded form, for telecommunications, in particular telephone systems, in which the information to be recorded is entered into the memory as a function of access relays controlled by chain relays, characterized in that the same access relays (Z1 ... Z10) switch on the memory when storing and removing the information that a storage chain (EK) is provided which controls the chain relays (K1 ... K5) during the storage process, that a storage chain (AK) is also provided which same. Chain relay is controlled in the storage process, which is separated in time from the storage process, and that a test device (FX, F) is also provided which switches off the numerator only if the storage chain and the storage chain are tied.

2. Circuit arrangement according to claim 1, characterized in that in the case of the application of a l2, -Code conditional arrangement of five chain relays (K1 ... K5) the chain relay (K1 ... K5) to the switch relay (X, Y) with each two separate windings (1, 11) are assigned in such a way that they are controlled via one winding (I) from the storage chain (EK) and via the other winding (II) from the withdrawal chain (AK).

3. Circuit arrangement according to claim 1 or 2, characterized in that the chain relays (K1 ... K5) as well. like the changeover relays (X, Y) are equipped with two windings (I, 11), one of which (1) is controlled by the storage chain (EK), the other (1I) by the withdrawal chain (AK).

4. Circuit arrangement according to claim 1 and 3, characterized in that the test device consists of a transistor (FX) with a cut-off relay (F) switched on in its collector lead, in which the conductive state of the transistor, in which the cut-off relay (F) responds, Depending on the active state: only one chain relay (K1 ... K 5) alone and one of the two changeover relays (X, Y) occurs, the transistor (FX), however, when at least two of the chain relays or both changeover relays are activated goes into the locked state.