DE112018001512T5

DE112018001512T5 - Peripheral-component-interconnect-express-konforme (pcie-konforme) durchgangsbohrung und pcie-konformer pressstecker

Info

Publication number: DE112018001512T5
Application number: DE112018001512.2T
Authority: DE
Inventors: Timothy Wig; Umair I. Khan
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2017-03-23
Filing date: 2018-02-26
Publication date: 2020-01-09
Also published as: US20180276176A1; WO2018175052A1

Abstract

Ausführungsformen sind auf Systeme und ein Gerät ausgerichtet, die eine Leiterplatte (PCB) und ein Durchgangsbohrungsstiftfeld beinhalten. Das Stiftfeld beinhaltet eine Vielzahl von Massedurchgangsbohrungen, die entlang einer Mittellinie eingerichtet sind; eine Vielzahl von Massestiften, wobei jeder der Vielzahl von Massestiften an eine entsprechende Massedurchgangsbohrung gekoppelt ist; eine erste Signaldurchgangsbohrung, die auf einer ersten Seite der Mittellinie eingerichtet ist; eine zweite Signaldurchgangsbohrung, die auf einer zweiten Seite der Mittellinie eingerichtet ist, wobei die erste Seite entgegengesetzt zu der zweiten Seite ist; einen ersten Signalstift, der durch die erste Signaldurchgangsbohrung mit der PCB elektrisch verbunden ist, wobei der erste Signalstift eine Biegung in einer ersten Richtung umfasst und die nahe der ersten Durchgangsbohrung angeordnet ist; und einen zweiten Signalstift, der durch die zweite Signaldurchgangsbohrung mit der PCB elektrisch verbunden ist, wobei der zweite Signalstift eine Biegung in einer zweiten Richtung umfasst, die entgegengesetzt zu der ersten Richtung ist, und die nahe der zweiten Durchgangsbohrung angeordnet ist.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG
Diese Anmeldung beansprucht den Vorteil der provisorischen US-Patentanmeldungen mit den US-Aktenzeichen 62/475,732, eingereicht am 23. März 2017, gemäß 35 U.S.C. § 119(e), deren Gesamtheit hierin durch Bezugnahme aufgenommen ist.
TECHNISCHES GEBIET
Verschiedene Ausführungsformen können allgemein das Gebiet der Datenverarbeitung und spezieller eine Peripheral-Component-Interconnect-Express-konforme (PCIe-konforme) Durchgangsbohrung und einen PCIe-konformen Pressstecker betreffen.
HINTERGRUND
Ein Kartenrandstecker ist eine Buchse, die einen Abschnitt einer Leiterplatte (PCB) aufnimmt, der Spuren beinhaltet, die zum Rand der Platte führen. Randstecker werden gewöhnlich in Computern für Erweiterungsschächte für Peripheriekarten verwendet, wie in PCIe-konformen Bauelementen und Kommunikationsverbindungen.
Figurenliste

1 stellt eine Ausführungsform eines Blockdiagramms für ein Datenverarbeitungssystem dar, das einen Mehrkernprozessor beinhaltet.
2A ist ein schematisches Diagramm einer Verbindung gemäß Ausführungsformen der vorliegenden Offenbarung.
2B ist ein schematisches Diagramm einer Verbindung, die gebogene Signalstifte und geradere Massestifte darstellt, gemäß Ausführungsformen der vorliegenden Offenbarung.
3 ist ein schematisches Diagramm eines beispielhaften Durchgangsbohrungsstiftfelds gemäß Ausführungsformen der vorliegenden Offenbarung.
4 ist eine grafische Darstellung eines Fernnebensprechens für ein System, das eine Ausführungsform des Durchgangsbohrungsstiftfelds beinhaltet, gemäß Ausführungsformen der vorliegenden Offenbarung.
5 ist eine grafische Darstellung einer Einfügungsdämpfung für ein System, das eine Ausführungsform des Durchgangsbohrungsstiftfelds beinhaltet, gemäß Ausführungsformen der vorliegenden Offenbarung.
6 ist ein schematisches Diagramm eines anderen beispielhaften Durchgangsbohrungsstiftfelds gemäß Ausführungsformen der vorliegenden Offenbarung.
7 ist ein schematisches Diagramm eines beispielhaften Durchgangsbohrungsstiftfelds gemäß Ausführungsformen der vorliegenden Offenbarung.
8 ist ein schematisches Diagramm eines beispielhaften Datenverarbeitungsgeräts, das zur Verwendung mit verschiedenen hierin beschriebenen Komponenten geeignet ist.
9 stellt ein beispielhaftes computerlesbares Speichermedium mit Anweisungen, die dazu konfiguriert sind, alle oder ausgewählte der Arbeitsabläufe auszuüben, die mit einem Computergerät assoziiert sind, gemäß verschiedenen Ausführungsformen dar.
10 stellt eine Ausführungsform eines Datenverarbeitungssystems, das eine Interconnect-Architektur beinhaltet, gemäß Ausführungsformen der vorliegenden Offenbarung dar.
11 stellt eine Ausführungsform einer Interconnect-Architektur, die einen Schichtstapel beinhaltet, gemäß Ausführungsformen der vorliegenden Offenbarung dar.
12 stellt eine Ausführungsform einer Anforderung oder eines Pakets, die bzw. das erzeugt oder empfangen werden soll, innerhalb einer Interconnect-Architektur gemäß Ausführungsformen der vorliegenden Offenbarung dar.
13 stellt eine Ausführungsform eines Sender- und Empfänger-Paars für eine Interconnect-Architektur gemäß Ausführungsformen der vorliegenden Offenbarung dar.
14 stellt eine andere Ausführungsform eines Blockdiagramms für ein Datenverarbeitungssystem, das einen Prozessor beinhaltet, gemäß Ausführungsformen der vorliegenden Offenbarung dar.

AUSFÜHRLICHE BESCHREIBUNG
In der folgenden Beschreibung sind zahlreiche spezifische Einzelheiten dargelegt, wie Beispiele von spezifischen Typen von Prozessoren und Systemkonfigurationen, spezifische Hardwarestrukturen, spezifische Architektur- und Mikroarchitektur-Einzelheiten, spezifische Registerkonfigurationen, spezifische Anweisungstypen, spezifische Systemkomponenten, spezifische Messwerte/Höhen, spezifische Prozessor-Pipeline-Stufen und spezifischer Prozessor-Pipeline-Betrieb usw., um ein gründliches Verständnis der vorliegenden Erfindung bereitzustellen. Es wird einem Fachmann jedoch offensichtlich sein, dass diese spezifischen Einzelheiten nicht eingesetzt werden müssen, um die vorliegende Erfindung auszuüben. In anderen Fällen wurden wohl bekannte Komponenten oder Verfahren, wie spezifische und alternative Prozessorarchitekturen, spezifische logische Schaltungen/spezifischer Code für beschriebene Algorithmen, spezifischer Firmwarecode, spezifischer Interconnect-Betrieb, spezifische logische Konfigurationen, spezifische Herstellungstechniken und -materialien, spezifische Compiler-Implementationen, spezifischer Ausdruck von Algorithmen in Code, spezifische Abschalt- und Ansteuerungstechniken/-logik und andere spezifische Betriebseinzelheiten eines Computersystems, nicht detailliert beschrieben, um ein unnötiges Verschleiern der vorliegenden Erfindung zu vermeiden.
Obwohl die folgenden Ausführungsformen in Bezug auf Energieeinsparung und Energieeffizienz in spezifischen integrierten Schaltungen, wie in Datenverarbeitungsplattformen oder Mikroprozessoren, beschrieben sein können, sind andere Ausführungsformen auf andere Typen von integrierten Schaltungen und Logikbausteine anwendbar. Ähnliche Techniken und Lehren von hierin beschriebenen Ausführungsformen können auf andere Typen von Schaltungen oder Halbleiterbausteine angewendet werden, die ebenfalls von einer besseren Energieeffizienz und Energieeinsparung profitieren können. Die offenbarten Ausführungsformen sind beispielsweise nicht auf Desktop-Computersysteme oder Ultrabooks™ beschränkt. Und können auch in anderen Geräten verwendet werden, wie tragbaren Geräten, Tablets, anderen dünnen Notebooks, System-on-a-Chip-Bausteinen (SOC-Bausteinen) und eingebetteten Anwendungen. Einige Beispiele von tragbaren Geräten beinhalten Mobiltelefone, Internet-Protokoll-Geräten, Digitalkameras, Minicomputer (PDA) und tragbare PC. Eingebettete Anwendungen beinhalten in der Regel einen Mikrocontroller, einen Digitalsignalprozessor (DSP), ein System-on-a-Chip, Netzwerkcomputer (NetPC), Digitalempfänger, Netzwerk-Hubs, Fernnetz-Switches (WAN-Switches) oder ein beliebiges anderes System, das die im Folgenden gelehrten Funktionen und Arbeitsabläufe durchführen kann. Darüber hinaus sind die hierin beschriebenen Vorrichtungen, Verfahren und Systeme nicht auf physikalische Datenverarbeitungsgeräte beschränkt, können jedoch auch Softwareoptimierungen für Energieeinsparung und -effizienz betreffen. Wie in der folgenden Beschreibung ohne Weiteres ersichtlich werden wird, sind die Ausführungsformen von hierin beschriebenen (obschon in Bezug auf Hardware, Firmware, Software oder einer Kombination davon) Verfahren, Vorrichtungen und Systemen für eine Zukunft mit „grüner Technologie“, die mit Leistungserwägungen ausgewogen sind, wesentlich.
Während Datenverarbeitungssysteme weiterentwickelt werden, werden die Komponenten darin komplexer. Infolgedessen nimmt auch die Komplexität der Interconnect-Architektur zum Koppeln und Kommunizieren zwischen den Komponenten zu, um sicherzustellen, dass Bandbreitenanforderungen für einen optimalen Komponentenbetrieb erfüllt werden. Des Weiteren erfordern unterschiedliche Marktsegmente unterschiedliche Gesichtspunkte von Interconnect-Architekturen, um dem Bedarf des Markts zu entsprechen. Server erfordern beispielsweise eine höhere Leistung, während das mobile Ökosystem gelegentlich die Gesamtleistung für Energieeinsparungen aufopfern kann. Die meisten Strukturen haben dennoch als einzigen Zweck, die höchstmögliche Leistung mit maximaler Energieeinsparung bereitzustellen. Im Folgenden wird eine Reihe von Interconnects erörtert, die von Gesichtspunkten der hierin beschriebenen Erfindung potentiell profitieren würden.
Unter Bezugnahme auf 1 ist eine Ausführungsform eines Blockdiagramms für ein Datenverarbeitungssystem gezeigt, das einen Mehrkernprozessor beinhaltet. Prozessor 100 beinhaltet einen beliebigen Prozessor oder ein beliebiges Verarbeitungsgerät, wie einen Mikroprozessor, einen eingebetteten Prozessor, einen Digitalsignalprozessor (DSP), einen Netzwerkprozessor, einen tragbaren Prozessor, einen Anwendungsprozessor, einen Koprozessor, ein System-on-a-Chip (SOC) oder ein anderes Gerät zum Ausführen von Code. Prozessor 100 beinhaltet in einer Ausführungsform mindestens zwei Kerne - Kerne 101 und 102 -, die asymmetrische oder symmetrische Kerne (die dargestellte Ausführungsform) beinhalten können. Prozessor 100 kann jedoch eine beliebige Anzahl von Verarbeitungselementen beinhalten, die symmetrisch oder asymmetrisch sein können.
In einer Ausführungsform bezieht sich ein Verarbeitungselement auf Hardware oder Logik zum Unterstützen eines Software-Threads. Beispiele von Hardware-Verarbeitungselementen beinhalten: eine Thread-Einheit, einen Thread-Slot, einen Thread, eine Prozesseinheit, einen Kontext, eine Kontexteinheit, einen logischen Prozessor, einen Hardware-Thread, einen Kern und/oder ein beliebiges anderes Element, das dazu fähig ist, einen Zustand für einen Prozessor, wie einen Ausführungszustand oder Architekturzustand, aufzubewahren. Anders ausgedrückt, ein Verarbeitungselement bezieht sich in einer Ausführungsform auf eine beliebige Hardware, die dazu fähig ist, unabhängig mit Code, wie einem Software-Thread, einem Betriebssystem, einer Anwendung oder einem anderen Code, assoziiert zu sein. Ein physikalischer Prozessor (oder Prozessorsockel) bezieht sich in der Regel auf eine integrierte Schaltung, die potentiell eine beliebige Anzahl von anderen Verarbeitungselementen, wie Kernen oder Hardware-Threads, beinhalten kann.
Ein Kern bezieht sich oftmals auf Logik, die sich auf einer integrierten Schaltung befindet und dazu fähig ist, einen unabhängigen Architekturzustand zu pflegen, wobei jeder unabhängig gepflegte Architekturzustand mit mindestens einigen dedizierten Ausführungsressourcen assoziiert ist. Im Gegensatz zu Kernen bezieht sich ein Hardware-Thread in der Regel auf eine beliebige Logik, die sich auf einer integrierten Schaltung befindet und dazu fähig ist, einen unabhängigen Architekturzustand zu pflegen, wobei die unabhängig gepflegten Architekturzustände sich einen Zugriff auf Ausführungsressourcen teilen. Wie zu sehen ist, wenn bestimmte Ressourcen geteilt werden und andere einem Architekturzustand gewidmet sind, überschneidet sich die Linie zwischen der Nomenklatur eines Hardware-Threads und eines Kerns. Dennoch werden ein Kern und ein Hardware-Thread oftmals von einem Betriebssystem als einzelne logische Prozessoren angesehen, wobei das Betriebssystem Arbeitsabläufe auf jedem logischen Prozessor einzeln einplanen kann.
Der physikalische Prozessor 100, wie in 1 dargestellt, beinhaltet zwei Kerne - Kerne 101 und 102. Hier werden die Kerne 101 und 102 als symmetrische Kerne angesehen, d. h. Kerne mit denselben Konfigurationen, denselben Funktionseinheiten und/oder derselben Logik. In einer anderen Ausführungsform beinhaltet der Kern 101 einen Out-of-Order-Prozessorkern, während der Kern 102 einen In-Order-Prozessorkern beinhaltet. Die Kerne 101 und 102 können jedoch einzeln aus einem beliebigen Kerntyp ausgewählt sein, wie ein nativer Kern, ein softwareverwalteter Kern, ein Kern, der dazu eingerichtet ist, eine native Befehlssatzarchitektur (ISA) auszuführen, ein Kern, der dazu eingerichtet ist, eine übersetzte Befehlssatzarchitektur (ISA) auszuführen, ein gemeinsam entworfener Kern oder ein anderer bekannter Kern. In einer heterogenen Kernumgebung (d. h. asymmetrische Kerne) kann eine Form der Übersetzung, wie eine binäre Übersetzung, dazu genutzt sein, Code auf einem oder beiden Kernen einzuplanen oder auszuführen. Um die Erörterung jedoch voranzutreiben, werden die im Kern 101 dargestellten Funktionseinheiten im Folgenden in weiteren Einzelheiten beschrieben, während die Einheiten im Kern 102 auf ähnliche Weise in der dargestellten Ausführungsform arbeiten.
Wie gezeigt, beinhaltet der Kern 101 zwei Hardware-Threads 101a und 101b, die auch als Hardware-Thread-Slots 101a und 101b bezeichnet werden können. Folglich betrachten Software-Entitäten, wie ein Betriebssystem, den Prozessor 100 in einer Ausführungsform potentiell als vier separate Prozessoren, d. h. vier logische Prozessoren oder Verarbeitungselemente, die dazu fähig sind, vier Software-Threads gleichzeitig auszuführen. Wie oben erwähnt, ist ein erster Thread mit Architekturzustandsregistern 101a assoziiert, ein zweiter Thread ist mit Architekturzustandsregistern 101b assoziiert, ein dritter Thread kann mit Architekturzustandsregistern 102a assoziiert sein und ein vierter Thread kann mit Architekturzustandsregistern 102b assoziiert sein. Hier kann jedes der Architekturzustandsregister (101a, 101b, 102a und 102b) als Verarbeitungselemente, Thread-Slots oder Thread-Einheiten, wie oben beschrieben, bezeichnet werden. Wie dargestellt, sind die Architekturzustandsregister 101a in den Architekturzustandsregistern 101b repliziert, so dass einzelne Architekturzustände/Kontexte dazu fähig sind, für den logischen Prozessor 101a und den logischen Prozessor 101b gespeichert zu werden. Im Kern 101 können kleinere Ressourcen, wie Anweisungszeiger und Umbenennungslogik im Zuordner- und Umbenenner-Block 130, auch für die Threads 101a und 101b repliziert werden. Einige Ressourcen, wie Neuordnerpuffer in einer Neuordner-/Stilllegungseinheit 135, ein ITLB 120, Lade-/Speicherpuffern und Warteschlangen, können durch Partitionierung geteilt werden. Andere Ressourcen, wie interne Universalregister, ein oder mehrere Seitentabellenbasisregister, ein Low-Level-Daten-Cache und ein Daten-TLB 115, eine oder mehrere Ausführungseinheiten 140 und Abschnitte einer Out-of-Order-Einheit 135, werden potentiell vollständig geteilt.
Der Prozessor 100 beinhaltet oftmals andere Ressourcen, die vollständig geteilt, durch Partitionierung geteilt oder Verarbeitungselementen dediziert werden können. In 1 ist ein Ausführungsform eines rein beispielhaften Prozessors mit veranschaulichenden logischen Einheiten/Ressourcen eines Prozessors dargestellt. Man beachte, dass ein Prozessor beliebige dieser Funktionseinheiten beinhalten oder weglassen sowie beliebige andere bekannte Funktionseinheiten, eine beliebige andere bekannte Logik oder Firmware, die nicht gezeigt sind, beinhalten kann. Wie dargestellt, beinhaltet der Kern 101 einen vereinfachten, repräsentativen Out-of-Order-Prozessorkern (OOO-Prozessorkern). Ein In-Order-Prozessor kann jedoch in anderen Ausführungsformen genutzt werden. Der OOO-Kern beinhaltet einen Verzweigungszielpuffer 120, um auszuführende/zu nehmende Verzweigungen vorherzusagen, und einen Anweisungsübersetzungspuffer (1-TLB) 120, um Adressübersetzungseinträge für Anweisungen zu speichern.
Der Kern 101 beinhaltet weiterhin ein Decodiermodul 125, das mit einer Abrufeinheit 120 zum Decodieren von abgerufenen Elementen gekoppelt ist. Fetch-Logik beinhaltet in einer Ausführungsform einzelne Sequenzierer, die mit den Thread-Slots 101a bzw. 101b assoziiert sind. Gewöhnlich ist der Kern 101 mit einer ersten ISA assoziiert, die auf dem Prozessor 100 ausführbare Anweisungen definiert/spezifiziert. Oftmals beinhalten Maschinencode-Anweisungen, die Teil der ersten ISA sind, einen Teil der Anweisung (als ein Opcode bezeichnet), der eine durchzuführende Anweisung oder einen durchzuführenden Arbeitsablauf referenziert/spezifiziert. Decodierlogik 125 beinhaltet Schaltkreise, die diese Anweisungen aus ihren Opcodes erkennen und die decodierten Anweisungen in der Pipeline zum Verarbeiten weiterleiten, wie durch die erste ISA definiert. Wie im Folgenden detaillierter erörtert, beinhalten die Decodierer 125 beispielsweise in einer Ausführungsform eine Logik, die dazu entworfen oder eingerichtet ist, spezifische Anweisungen, wie eine Transaktionsanweisung, zu erkennen. Infolge der Erkennung durch die Decodierer 125 nimmt die Architektur oder der Kern 101 spezifische, vordefinierte Aktionen vor, um Aufgaben durchzuführen, die mit der passenden Anweisung assoziiert sind. Es ist wichtig anzumerken, dass beliebige der hierin beschriebenen Aufgaben, Blöcke, Arbeitsabläufe und Verfahren als Reaktion auf eine einzige oder mehrere Anweisungen durchgeführt werden können; einige davon können neue oder alte Anweisungen sein. Man beachte, dass Decodierer 126 in einer Ausführungsform dieselbe ISA (oder einen Teilsatz davon) erkennen. Alternativ dazu erkennen die Decodierer 126 in einer heterogenen Kernumgebung eine zweite ISA (entweder einen Teilsatz der ersten ISA oder eine unterschiedliche ISA).
In einem Beispiel beinhaltet der Zuordner- und Umbenenner-Block 130 einen Zuordner, um Ressourcen, wie Registerdateien zum Speichern von Anweisungsverarbeitungsergebnissen, zu reservieren. Die Threads 101a und 101b sind jedoch potentiell zu einer Out-of-Order-Ausführung fähig, wobei der Zuordner- und Umbenenner-Block 130 außerdem andere Ressourcen, wie Neuordnerpuffer zum Verfolgen von Anweisungsergebnissen, reserviert. Die Einheit 130 kann außerdem einen Registerumbenenner beinhalten, um Programm-/Anweisungsreferenzregister in andere Register umzubenennen, die zu dem Prozessor 100 intern sind. Die Neuordner-/Stilllegungseinheit 135 beinhaltet Komponenten, wie die oben erwähnten Neuordnerpuffer, Ladepuffer und Speicherpuffer, um eine Out-of-Order-Ausführung und eine spätere In-Order-Stilllegung von Out-of-Order ausgeführten Anweisungen zu unterstützen.
Ein Block 140 von einem Einplaner und einer oder mehreren Ausführungseinheiten beinhaltet in einer Ausführungsform eine Terminierereinheit, um Anweisungen/einen Arbeitsablauf auf Ausführungseinheiten einzuplanen. Eine Gleitkomma-Anweisung wird beispielsweise an einem Port einer Ausführungseinheit eingeplant, die eine verfügbare Gleitkomma-Ausführungseinheit aufweist. Registerdateien, die mit den Ausführungseinheiten assoziiert sind, sind ebenfalls beinhaltet, um Informationsanweisungsverarbeitungsergebnisse zu speichern. Beispielhafte Ausführungseinheiten beinhalten eine Gleitkomma-Ausführungseinheit, eine Ganzzahl-Ausführungseinheit, eine Sprung-Ausführungseinheit, eine Lade-Ausführungseinheit, eine Speicher-Ausführungseinheit und andere bekannte Ausführungseinheiten.
Ein Lower-Level-Daten-Cache und ein Datenübersetzungspuffer (D-TLB) 150 sind mit der einen oder den mehreren Ausführungseinheiten 140 gekoppelt. Der Daten-Cache ist zum Speichern von kürzlich verwendeten/betriebenen Elementen, wie Datenoperanden, die potentiell in Speicherkohärenzzuständen gespeichert sind. Der D-TLB ist zum Speichern von kürzlichen Übersetzungen einer virtuellen/linearen in eine physikalische Adresse. Als ein spezifisches Beispiel kann ein Prozessor eine Seitentabellenstruktur beinhalten, um einen physikalischen Speicher in eine Vielzahl von virtuellen Seiten aufzuspalten.
Hier teilen die Kerne 101 und 102 einen Zugriff auf einen Higher-Level- oder Further-Out-Cache, wie einen Second-Level-Cache, der mit einer On-Chip-Schnittstelle 110 assoziiert ist. Man beachte, dass Higher-Level oder Further-Out sich auf Cache-Level bezieht, die zunehmen oder sich weiter von der bzw. den Ausführungseinheiten weg bewegen. In einer Ausführungsform ist ein Higher-Level-Cache ein Last-Level-Daten-Cache - der letzte Cache in der Speicherhierarchie auf dem Prozessor 100 -, wie ein Second- oder Third-Level-Daten-Cache. Ein Higher-Level-Cache ist jedoch nicht so beschränkt, da er mit einem Anweisungscache assoziiert sein oder einen solchen beinhalten kann. Ein Trace-Cache - ein Anweisungscache-Typ - kann stattdessen hinter dem Decodierer 125 gekoppelt sein, um kürzlich decodierte Traces zu speichern. Hier bezieht sich eine Anweisung potentiell auf eine Makroanweisung (d. h. eine allgemeine Anweisung, die von den Decodierern erkannt wird), die sich zu einer Reihe von Mikroanweisungen (Mikroarbeitsabläufe) decodieren kann.
In der gezeigten Konfiguration beinhaltet der Prozessor 100 außerdem ein On-Chip-Schnittstellenmodul 110. Historisch wurde ein Speichercontroller, der im Folgenden detaillierter beschrieben wird, in einem Datenverarbeitungssystem extern zum Prozessor 100 eingebunden. In diesem Szenario ist eine On-Chip-Schnittstelle 11 zum Kommunizieren mit Geräten, die extern zum Prozessor 100 sind, wie ein Systemspeicher 175, ein Chipsatz (der oftmals einen Speichercontroller-Hub zum Verbinden mit dem Speicher 175 und/oder einen E/A-Controller-Hub zum Verbinden von Peripheriegeräten beinhaltet), ein Speichercontroller-Hub, eine Northbridge oder eine andere integrierte Schaltung. Und in diesem Szenario kann ein Bus 105 einen beliebigen bekannten Interconnect beinhalten, wie einen Multi-Drop-Bus, einen Punkt-zu-Punkt-Interconnect, einen seriellen Interconnect, einen parallelen Bus, einen kohärenten (z. B. Cache-kohärenten) Bus, eine Schichtprotokoll-Architektur, einen Differentialbus und einen GTL-Bus.
Der Speicher 175 kann für den Prozessor 100 dediziert oder mit anderen Geräten in einem System geteilt sein. Übliche Beispiele von Typen des Speichers 175 beinhalten einen DRAM, SRAM, nichtflüchtigen Speicher (NV-Speicher) und andere bekannte Speichergeräte. Man beachte, dass ein Gerät 180 einen Grafikbeschleuniger, einen Prozessor oder eine Karte, der bzw. die an einen Speichercontroller-Hub gekoppelt ist, einen Datenspeicher, der an einen E/A-Controller-Hub gekoppelt ist, einen drahtlosen Transceiver, ein Flash-Gerät, einen Audio-Controller, einen Netzwerk-Controller oder ein anderes bekannte Gerät beinhalten kann.
Da in jüngster Zeit jedoch mehr Logik und Bauelemente auf einem einzigen Chip, wie ein SOC, integriert wurden, kann jedes dieser Bauelemente auf dem Prozessor 100 eingebunden werden. In einer Ausführungsform ist der Speicher-Controller-Hub beispielsweise auf demselben Paket und/oder Chip mit dem Prozessor 100. Hier beinhaltet ein Abschnitt des Kerns (ein On-Core-Abschnitt) 110 einen oder mehrere Controller zum Zusammenschalten mit anderen Geräten, wie dem Speicher 175 oder einem Grafikgerät 180. Die Konfiguration, die einen Interconnect und Controller zum Zusammenschalten mit derartigen Geräten beinhaltet, wird oftmals als ein On-Core (oder eine On-Core-Konfiguration) bezeichnet. Als ein Beispiel beinhaltet die On-Chip-Schnittstelle 110 einen Ring-Interconnect zur On-Chip-Kommunikation und eine serielle Punkt-zu-Punkt-Hochgeschwindigkeitsdatenstrecke 105 zur Off-Chip-Kommunikation. In der SOC-Umgebung können jedoch noch mehr Geräte, wie die Netzwerkschnittstelle, Koprozessoren, der Speicher 175, der Grafikprozessor 180 und beliebige andere bekannte Computergeräte/eine beliebige andere bekannte Schnittstelle, auf einem einzigen Chip oder einer einzigen integrierten Schaltung integriert werden, um einen kleine Formfaktor mit hoher Funktionalität und geringem Energieverbrauch bereitzustellen.
In einer Ausführungsform ist der Prozessor 100 dazu fähig, einen Compiler-, Optimierungs- und/oder Übersetzercode 177 auszuführen, um einen Anwendungscode 176 zu kompilieren, übersetzen und/oder optimieren, um die hierin beschriebenen Vorrichtungen und Verfahren zu unterstützen oder eine Zusammenschaltung damit vorzunehmen. Ein Compiler beinhaltet oftmals ein Programm oder einen Satz von Programmen, um Quelltext/-code in Zieltext/-code zu übersetzen. Gewöhnlich wird eine Kompilierung von Programm- /Anwendungscode mit einem Compiler in mehreren Phasen und Durchläufen vorgenommen, um höheren Programmiersprachencode in niedrigeren Maschinen- oder Assembliersprachencode umzusetzen. Dennoch können Single-Pass-Compiler immer noch für eine einfache Kompilierung verwendet werden. Ein Compiler kann beliebige bekannte Kompilierungstechniken nutzen und beliebige bekannte Compiler-Arbeitsabläufe durchführen, wie lexikalische Analyse, Vorverarbeitung, Parsen, semantische Analyse, Codeerzeugung, Codeumsetzung und Codeoptimierung.
Größere Compiler beinhalten oftmals mehrere Phasen, meistens sind diese Phasen jedoch in zwei allgemeine Phasen eingebunden: (1) ein Front-End, d. h. wo allgemein eine syntaktische Verarbeitung, eine semantische Verarbeitung und eine gewisse Umsetzung/Optimierung erfolgen kann, und (2) ein Back-End, d. h. wo allgemein eine Analyse, Umwandlungen, Optimierungen und eine Codeerzeugung erfolgt. Einige Compiler beziehen sich auf eine Mitte, die die Verwischung der Abgrenzung zwischen einem Front-End und einem Back-End eines Compilers darstellt. Infolgedessen kann ein Verweis auf eine Einfügung, Assoziierung, Erzeugung oder einen anderen Arbeitsablauf eines Compilers in einer beliebigen der oben erwähnten Phasen oder einem beliebigen der oben erwähnten Durchläufe sowie beliebigen anderen bekannten Phasen oder Durchläufen eines Compilers erfolgen. Als ein veranschaulichendes Beispiel fügt ein Compiler potentiell Arbeitsabläufe, Abrufe, Funktionen usw. in eine oder mehrere Phasen der Kompilierung ein, wie eine Einfügung von Abrufen/Arbeitsabläufen in eine Front-End-Phase der Kompilierung und dann eine Umsetzung der Abrufe/Arbeitsabläufe in niedrigeren Code während einer Umsetzungsphase. Man beachte, dass während einer dynamischen Kompilierung Compiler-Code oder dynamischer Optimierungscode derartige Arbeitsabläufe/Abrufe einfügen sowie den Code zur Ausführung während der Laufzeit optimieren kann. Als ein spezifisches veranschaulichendes Beispiel kann binärer Code (bereits kompilierter Code) während der Laufzeit dynamisch optimiert werden. Hier kann der Programmcode den dynamischen Optimierungscode, den binären Code oder eine Kombination davon beinhalten.
Ähnlich einem Compiler übersetzt ein Übersetzer, wie ein binärer Übersetzer, Code entweder statisch oder dynamisch, um Code zu optimieren und/oder übersetzen. Folglich kann ein Verweis auf eine Ausführung von Code, Anwendungscode, Programmcode oder eine andere Softwareumgebung sich auf Folgendes beziehen: (1) eine Ausführung eines oder mehrerer Compiler-Programme, Optimierungscode-Optimierers oder Übersetzers entweder dynamisch oder statisch, um Programmcode zu kompilieren, Softwarestrukturen zu pflegen, andere Arbeitsabläufe durchzuführen, Code zu optimieren oder Code zu übersetzen; (2) eine Ausführung von Hauptprogrammcode, der Arbeitsabläufe/Abrufe beinhaltet, wie Anwendungscode, der optimiert/kompiliert wurde; (3) eine Ausführung eines anderen Programmcodes, wie Bibliotheken, der mit dem Hauptprogrammcode assoziiert ist, um Softwarestrukturen zu pflegen, andere softwarebezogene Arbeitsabläufe durchzuführen oder Code zu optimieren; oder (4) eine Kombination davon.
Ausführungsformen der vorliegenden Offenbarung sind auf einen Durchgangsbohrungsstecker ausgerichtet, der Kanälen erleichtert, bei den Datenübertragungsraten von 32-Gigatransfer pro Sekunde (GT/S) zu arbeiten, die für Generation-5-PCIe (Gen-5-PCIe) erwartet werden, während eine Rückwärtskompatibilität mit den Generationen 1-4 aufrechterhalten wird. PCIe begünstigt Stecker vom Durchgangsbohrungstyp im Gegensatz zu oberflächenmontierten Steckern, was die Kosten der Steckerkomponente und der entsprechenden Baugruppe erhöhen kann. Darüber hinaus können typische Durchgangsbohrungsstecker nicht mit Gen-5-Datenübertragungsraten kompatibel sein.
Ausführungsformen hierin beziehen sich auf ein verbessertes Stiftfeld für den PCI-Express-Stecker, das Non-Return-to-Zero-PCIe-Gen-5-Datenübertragungsraten (NRZ-PCIe-Gen-5-Datenübertragungsraten) von 32 GT/s für Durchgangsbohrungs- und Pressstecker ermöglicht, während die mechanische und elektrische Kompatibilität mit Alt-PCIe-Gen-1-2-3-4-Erweiterungskarten beibehalten wird. Im Allgemeinen können Ausführungsformen gerade Massestifte in dem Grundplatinenstiftfeld anstelle der versetzten, gebogenen Massestifte, die in Altsteckern verwendet werden, verwendet. Diese Vorgehensweise schwächt eine starke bandbreitenlimitierende Resonanz ab, die in der Regel in den 8-GHz-Bereich fällt. Diese Resonanz wird in allen PCIe-Durchgangsbohrungs- und Presssteckern beobachtet.
Der oberflächenmontierte PCIe-Stecker wurde historisch als dem Press- und Durchgangsbohrungsmontagestil überlegen angesehen. In Bezug auf mehrere Leistungsmetriken ist dies allgemein für alle PCIe-Generationen korrekt. Von dieser Vorgehensweise mit einem geraden Stift wurde gezeigt, dass sie eine Leistung ergibt, die der von oberflächenmontierten Steckern gleich ist.
Da Durchgangsbohrungs- und Pressstecker dieselbe Grundplatinengrundfläche teilen, werden sie hierin gemeinsam als Durchgangsbohrung bezeichnet.
Für Generation-5-PCIe (Gen-5-PCIe) erwarten wir, dass Systemanbieter bei Geschwindigkeiten von 32 GT/s wiederum die Durchgangsbohrungslösung der Oberflächenmontage vorziehen werden. Die hierin eingeführte Vorgehensweise mit einem geraden Massestift bei Kombination mit den für Gen 4.0 entwickelten Grundlagen wird eine Gen-5-Leistung mit Durchgangsbohrungssteckern mit einer mäßigen Veränderung des Stiftfelds ermöglichen.
Das herkömmliche Durchgangsbohrungsstiftfeld auf einer Systemgrundplatine ist im Wesentlichen ein alternierendes Zickzackmuster von plattierten Durchgangsbohrung-Durchkontaktierungen (PTH-Durchkontaktierungen) mit einer Endbohrungsgröße von 0,7 mm (27 mil).
Zwei unterschiedliche Vorgehensweisen wurden zuvor erörtert, nämlich:
1. Eine „Dual-Inline“-Vorgehensweise kann alle Stifte, nicht nur die Massestifte direkt in das Stiftfeld getrieben aufweisen. Obwohl dies das Masseresonanzphänomen wahrscheinlich abschwächen würde, würde es eine Führung von der Seite durch das Stiftfeld vollständig blockieren, die in nahezu jedem Grundplatinenlayout erforderlich ist. Demzufolge würden Führungslängen wesentlich zunehmen, was erfordern würde, dass der Bus auf eine indirekte „Ende-herum“-Weise zum Eintreten in das Stiftfeld geführt wird. Durchkontaktierungsimpedanzfehlanpassungsprobleme würden ebenfalls wahrscheinlich wesentlich werden, insbesondere bei Gen-5-Datenübertragungsraten; und
2. eine „Dual-Stagger“-Vorgehensweise kann auch erfordern, dass die Massestifte direkt in die Platine getrieben werden, weist jedoch die Stifte für ein Signalpaar sich von der Mittellinie in einem divergenten Bogen weg biegend auf. Dies könnte eine bessere Impedanzsteuerung bereitstellen, wäre aufgrund der zweiachsigen Biegung, die für die Stiftgeometrie erforderlich ist, jedoch wahrscheinlich schwieriger herzustellen. Dies würde wie das Dual-Inline-Stiftmuster eine Führung von der Seite durch das Stiftfeld blockieren. Dies kompliziert aus mechanischen Gründen das Design und die Verlässlichkeit einer Presslösung.
Mehrere wichtige Grundlagen wurden entwickelt, um mehrere separate Kanalhindernisse abzuschwächen, um Steckern vom Gen-1-2-3-Stil zu ermöglichen, bei Gen-4.0-Datenübertragungsraten von 16 GT/s zu arbeiten. Diese Verbesserungen werden nun durch die Gen-4.0-PCIe-CEM-Spezifikation erfordert. Diese haben sich dabei als unzureichend erwiesen, Geschwindigkeiten zu unterstützen, die wesentlich über 16 GT/s liegen. Diese früher entwickelten Verfahren können mit der hierin beschriebenen Stiftfeldänderung kompatibel sein und werden dazu erfordert, 32 GT/s zu erzielen.
2A ist ein schematisches Diagramm einer Verbindung 200 gemäß Ausführungsformen der vorliegenden Offenbarung. 2B zeigt eine beispielhafte Endansicht der Steckerstifte, die mit der Erweiterungskarte 201 im Eingriff stehen. Die Signalstifte 208a-d alternieren links und rechts entlang der Mittellinie jedes Stiftfeldsatzes, während die Massestifte 212a und 212b direkt in die Platine eintreten.
Die Verbindung 200 ist zwischen einer Erweiterungskarte 201 und einer Grundplatine 205. Die Erweiterungskarte 201 kann eine Vielzahl von Metallkontaktfingern 204 beinhalten, die mit Schaltungskomponenten auf der Erweiterungskarte 201 durch Spuren in der Leiterplatte (PCB) 202 elektrisch verbunden ist. Die Grundplatine 205 kann eine Vielzahl von Stiften beinhalten, die durch einen entsprechenden Satz von Durchgangsbohrungen an die Grundplatine 205 gekoppelt sind. Die Stifte beinhalten „Signal“-Stifte, die ein elektrisches Signal, das fürs Signale repräsentativ ist, leiten, wie ein Signalstift 208. Der Signalstift 208 ist durch eine Durchgangsbohrung 210 an die PCB 206 der Grundplatine 205 gekoppelt. Der Satz von Stiften beinhaltet außerdem Massestifte, die elektrische Signale zur Masse tragen, wie ein Massestift 212. Der Massestift 212 ist durch eine Durchgangsbohrung, wie eine Durchgangsbohrung 214, an eine Masseebene (z. B. durch Spuren in der PCB 206) gekoppelt.
Überall in dieser Offenbarung sind Massestifte und Durchgangsbohrungen schwarz in den Zeichnungen gezeigt, während Signalstifte und Durchgangsbohrungen in Graustufen gezeigt sind.
Jeder Stift ist von einem anderen durch einen Luftspalt und eine Kunststoff-PCIe-Steckerhülse, die in 2A nicht gezeigt ist, in 7 jedoch als ein Umriss gezeigt ist, elektrisch isoliert.
Der Massestift 212 beinhaltet keine Biegung nahe der Durchgangsbohrung 214. Der Signalstift 208 jedoch beinhaltet eine Biegung. Dass einige Stifte gebogen sind, während andere dies nicht sind, kann eine Führung durch das Stiftfeld erleichtern. 2B ist ein schematisches Diagramm einer Verbindung 200, die gebogene Signalstifte und geradere Massestifte darstellt, gemäß Ausführungsformen der vorliegenden Offenbarung. 2B zeigt zwei Massestifte 212a und 212b. Der Abschnitt von jedem der Massestifte 212a und 212b, die nicht gebogen sind, ist nahe der PCB 206 gezeigt. Im Gegensatz dazu zeigt 2B vier Signalstifte 208a-d, die jeweils eine Biegung nahe der PCB 206 beinhalten. Diese Kombination von gebogenen Signalstifte und halbgeraden Massestiften ermöglicht eine Führung durch das Stiftfeld. Eine Führung durch das Stiftfeld erleichtert verkürzte Führungskanäle.
3 ist ein schematisches Diagramm eines beispielhaften Durchgangsbohrungsstiftfelds 300 gemäß Ausführungsformen der vorliegenden Offenbarung. Das Durchgangsbohrungsstiftfeld 300 beinhaltet zwei Sätze von Durchgangsbohrungen: einen ersten Satz 302a und einen zweiten Satz 302b. Jeder Satz von Durchgangsbohrungen beinhaltet eine Kombination von Signaldurchgangsbohrungen, wie Signaldurchgangsbohrungen 210a und 210b, und Massedurchgangsbohrungen, wie Massedurchgangsbohrungen 214a und 214b. In 3 beinhaltet das beispielhafte Stiftfeld 300 Massestifte, die entlang einer Mittellinie 304a oder 304b jedes Stiftfeldsatzes 302a bzw. 302b ausgerichtet wurden. Die Signaldurchgangsbohrungen sind auf beiden Seiten der Mittellinie 304a oder 304b organisiert.
Vorteile verschiedener Ausführungsformen dieser Offenbarung sind für Fachmänner ohne Weiteres ersichtlich. Als ein Beispiel ist ein Vergleich einer Größenordnung von Fernnebensprechen (FEXT) in 4 für die zwei stärksten Aggressor-Fernnebensprechwege in dem Stiftfeld gezeigt. 4 ist eine grafische Darstellung eines Fernnebensprechens für ein System, das eine Ausführungsform des Durchgangsbohrungsstiftfelds beinhaltet, gemäß Ausführungsformen der vorliegenden Offenbarung. Das Nebensprechen ist deutlich verringert, bei bis zu 25 dB oder mehr. Vor allem ist das Nebensprechen auf weniger als -40 dB für einen Großteil des Bereichs von 0 bis 16 GHz und weniger als -30 dB für nahezu die Gesamtheit dieses Bereichs verringert.
5 ist eine grafische Darstellung einer Einfügungsdämpfung für ein System, das eine Ausführungsform des Durchgangsbohrungsstiftfelds beinhaltet, gemäß Ausführungsformen der vorliegenden Offenbarung. Eine Verbesserung der Einfügungsdämpfung ist auch in der in 5 gezeigten grafischen Darstellung gezeigt, in der die Einfügungsdämpfung für alle drei Bahnkonfigurationen verglichen wird. Zwei markante Einfügungsdämpfungsaussetzer sind korrigiert, was die resonanzfreie Bandbreite effektiv über 16 GHz hinaus ausweitet. Das restliche Frequenzabgleiten von 0 bis 15 GHz kann weitgehend in Impedanzfehlanpassungen begründet liegen, während das 19-GHz-Abgleiten aufgrund einer Stub-Resonanz in dem Steckervorlastabschnitt sein kann.
Ein weiterer Vorteil von Ausführungsformen der vorliegenden Offenbarung besteht darin, dass einige Ausführungsformen eine Neuausrichtung des Nach-oben/Nach-unten-Biegemusters für die Signalstifte erleichtern. Diese Neuausrichtung stellt einen wichtigen Vorteil zur Verringerung von Nebensprechen bereit, insbesondere für das 100-MHz-Taktpaar. Der Stiftaustausch, den gerade Massen nun ermöglichen, verringert ein Nebensprechen mit sehr hohem Takt um 10 dB über das gesamte Frequenzband und sogar mehr bei niedrigeren Frequenzen.
Der Stiftaustausch ermöglicht uns außerdem die Flexibilität eines Modifizierens der relativen Phasenregelung von Nebensprechen unter den Hochgeschwindigkeitspaaren.
Darüber hinaus kann die Platzierung von Seitenbandsignalen auf entweder die innere oder die äußere Reihe (nach innen gebogen oder nach außen gebogen) platziert werden, um sich für die Führung und die Signalintegrität zu eignen.
Aufgrund dieser Möglichkeiten zum Neuordnen der Nach-oben/Nach-unten-Stift-„Biegereihenfolge“ sind zahlreiche Stiftfelder möglich. Dem Standard halber ist es wahrscheinlich, dass eine Einzel-Stiftfeldkonfiguration ausgewählt wird.
Gemischte Masseplatzierung
6 ist ein schematisches Diagramm eines anderen beispielhaften Durchgangsbohrungsstiftfelds gemäß Ausführungsformen der vorliegenden Offenbarung. Ausführungsformen der vorliegenden Offenbarung beinhalten ein Stiftfeld, das verbundene doppelte Massedurchgangsbohrungen beinhaltet. Die verbundenen doppelten Massedurchgangsbohrungen können mit den hierin beschriebenen geraden Massestiften kombiniert werden, was zu einer Steigerung der Einfachheit der Führung durch das Stiftfeld führt, was der Flexibilität nahe kommt, die das Steckerstiftfeld vom Alt-Gen-1-2-3-4-Stil ermöglicht. Das gemischte Stiftfeld ist in 6 gezeigt. In diesem Schema können „einzelne“ Massestifte, wie die durch das Kästchen 602 hervorgehobenen, gerade gemacht werden, wie hierin erläutert. Die „doppelten“ Massedurchgangsbohrungen sind durch das Kästchen 604 hervorgehoben. Doppelte Massedurchgangsbohrungen beinhalten zwei Massestifte, die in dem Stiftfeld unmittelbar benachbart sind. Die Massestifte für die verbundenen doppelten Massedurchgangsbohrungen sind in der „gebogenen“ Konfiguration, die oben für die Signalstifte (d. h. Signalstift 208) erörtert wurden.
Impedanzoptimierungen
7 ist ein schematisches Diagramm einer Stiftoptimierung 700 gemäß Ausführungsformen der vorliegenden Offenbarung. PCIe-Stecker wurden ursprünglich für eine charakteristische Differentialimpedanz von ungefähr 100 Ohm optimiert. Neuere Kanaldesigns, einschließlich PCIe Gen3 und Gen 4, verwenden in der Regel zusammenpassende Interconnects (einschließlich Leiterplattenführung) mit einer charakteristischen Impedanz von 85 Ohm. Diese Impedanzfehlanpassung wird die Leistung der Datenstrecke verschlechtern, was potentiell die maximale Datenübertragungsrate begrenzt oder die mögliche Führungslänge des Kanals verringert.
Es kann wünschenswert sein, dass der Stecker Segment-für-Segment optimiert wird, um eine gleichmäßigere charakteristische Impedanz zu haben. In früheren PCIe-Generationen war dies aufgrund der verhältnismäßig kleinen Größe des Steckers in Bezug auf ein Symbol und der für den Stecker erforderlichen verhältnismäßig niedrigen Bandbreite viel weniger wichtig. Die Optimierungen können ein Optimieren der PCB-Grundfläche unter den Füßen, ein Ausweiten des Knöchelabschnitts 708, ein Verschmälern des Taillenabschnitts 706, ein Verbreitern des Holmabschnitts 704 und ein Verkürzen der Vorlast 702 beinhalten.
7 stellt beispielhafte Stiftsegmente dar, von denen beliebige optimiert werden können. Die Vorlast 702 kann beispielsweise optimiert werden. Die Vorlast ist ein Abschnitt der Kontaktlänge des Stifts, der dazu verwendet wird, den federnden Steckerkontakt gegen die Wand der Steckerhülse 712 zu halten.
Ein anderes Segment des Stifts ist der Holm 704. Der Holm 704 kann beispielsweise durch Ausweiten dieses auf Federspannung und Impedanz optimiert werden. Die Taille 706 kann ebenfalls optimiert werden, z. B. durch Verschmälern dieser. Die Taille 706 wird von der Kunststoffsteckerhülse 712 erfasst. Der Knöchel 708 führt von dem Pad zur Kunststoffhülse. Und die Lötpads 710, die Gull-Wing-Steckerpads (Füße) sein können, können optimiert werden.
Der bzw. die Stifte können Segment-für-Segment für ein optimiertes Impedanzprofil optimiert werden. Die Segment-für-Segment-Optimierung kann eine Verbreiterung, Verschmälerung oder anderweitige Konturierung des Steckerkontakts beinhalten, wie der Lötpads/des Gull-Wing-Anschlusses 710 an den Füßen, des Knöchels 708, der zu dem Gull-Wing-Anschluss führt, der erfassten Kontaktlänge 702 und des sich frei bewegenden Holms 704, der mit dem Erweiterungskartenrandfinger zusammenpasst.
Nicht-PCIe- Anwendungen
Im Fall von ähnlichen Kartenrandsteckern, die nicht für PCIe vorgesehen sind, kann ein ähnlicher Nutzen zum Abschwächen der Auswirkungen einer Masseleiterresonanz erzielt werden.
8 stellt ein Blockdiagramm eines beispielhaften Datenverarbeitungsgeräts 800 dar, das zur Verwendung mit verschiedenen hierin beschriebenen Komponenten geeignet ist. Wie gezeigt kann das Datenverarbeitungsgerät 800 einen oder mehrere Prozessoren oder Prozessorkerne 802 und einen Systemspeicher 804 beinhalten. Zum Zwecke dieser Anmeldung, einschließlich der Ansprüche, können die Begriffe „Prozessor“ und „Prozessorkerne“ als bedeutungsgleich angesehen werden, sofern der Kontext nicht deutlich etwas anderes erfordert. Der Prozessor 802 kann einen beliebigen Typ von Prozessoren beinhalten, wie einen Zentralprozessor (CPU), einen Mikroprozessor und dergleichen. Der Prozessor 802 kann als eine integrierte Schaltung mit mehreren Kernen, z. B. ein Mehrkern-Mikroprozessor, implementiert sein. Das Datenverarbeitungsgerät 800 kann Massenspeichergeräte 806 (wie eine Diskette, ein Festplattenlaufwerk, einen flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM), einen Compact-Disc-Read-Only-Memory (CD-ROM), eine Digital-Versatile-Disk (DVD) usw.) beinhalten. Im Allgemeinen kann es sich bei dem Systemspeicher 804 und/oder den Massenspeichergeräten 806 um einen zeitlichen und/oder persistenten Speicher von einem beliebigen Typ handeln, einschließlich, jedoch nicht darauf beschränkt, eines flüchtigen und nichtflüchtigen Speichers, eines optischen, magnetischen und/oder Festkörpermassenspeichers usw. Ein flüchtiger Speicher kann einen statischen und/oder dynamischen Direktzugriffsspeicher beinhalten, ist jedoch nicht darauf beschränkt. Ein nichtflüchtiger Speicher kann einen elektrisch löschbaren programmierbaren Festwertspeicher, Phasenwechselspeicher, resistiven Speicher usw. beinhalten, ist jedoch nicht darauf beschränkt.
Das Datenverarbeitungsgerät 800 kann weiterhin E/A-Geräte 808 (wie eine Anzeige (z. B. eine Berührungsbildschirmanzeige), eine Tastatur, eine Cursorsteuerung, eine Fernbedienung, einen Spielecontroller, ein Bilderfassungsgerät usw.) und Kommunikationsschnittstellen 810 (wie Netzwerkschnittstellenkarten, Modems, Infrarotempfänger, Funkempfänger (z. B. Bluetooth) usw.) beinhalten.
Die Kommunikationsschnittstellen 810 können Kommunikationschips (nicht gezeigt) beinhalten, die dazu konfiguriert sein können, das Gerät 800 gemäß einem Global-System-for-Mobile-Communication- (GSM-), General-Packet-Radio-Service- (GPRS-), Universal-Mobile-Telecommunications-System- (UMTS-), High-Speed-Packet-Access- (HSPA- ), Evolved-HSPA- (E-HSPA-) oder Long-Term-Evolution-Netzwerk (LTE-Netzwerk) zu betreiben. Die Kommunikationschips können außerdem dazu konfiguriert sein, gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) zu arbeiten. Die Kommunikationschips können dazu konfiguriert sein, gemäß Codemultiplex-Vielfachzugriff (CDMA), Zeitmultiplex-Vielfachzugriff (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), Ableitungen davon sowie beliebigen anderen drahtlosen Protokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet sind, zu arbeiten. Die Kommunikationsschnittstellen 810 können in anderen Ausführungsformen gemäß anderen drahtlosen Protokollen arbeiten. In verschiedenen Ausführungsformen können die Kommunikationsschnittstellen 810 einen Transceiver 852 beinhalten. In einigen Ausführungsformen kann der Transceiver 852 mit anderen Komponenten des Computergeräts 800 gekoppelt sein und/oder kann nicht in den Kommunikationsschnittstellen 810 enthalten sein.
Die Elemente des oben beschriebenen Datenverarbeitungsgeräts 800 können mittels eines Systembusses 812 aneinander gekoppelt sein, der einen oder mehrere Busse darstellen kann. Im Fall von mehreren Bussen können diese durch eine oder mehrere Busbrücken (nicht gezeigt) überbrückt sein. Jedes dieser Elemente kann seine in der Technik bekannten herkömmlichen Funktionen durchführen. Insbesondere können der Systemspeicher 804 und die Massenspeichergeräte 806 dazu eingesetzt werden, eine Arbeitskopie und eine permanente Kopie der Programmieranweisungen zum Betreiben von verschiedenen Komponenten des Datenverarbeitungsgeräts 800, einschließlich, jedoch nicht darauf beschränkt, eines Betriebssystems des Datenverarbeitungsgeräts 800 und/oder einer oder mehrerer Anwendungen, zu speichern. Die verschiedenen Elemente können durch Assembler-Anweisungen, die von dem bzw. den Prozessoren 802 unterstützt werden, oder höheren Programmiersprachen, die in derartige Anweisungen kompiliert sein können, implementiert werden.
Die permanente Kopie der Programmieranweisungen kann in Massenspeichergeräten 806 in der Fabrik oder vor Ort durch beispielsweise ein Verbreitungsmedium (nicht gezeigt), wie eine Compact-Disc (CD), oder durch die Kommunikationsschnittstelle 810 (von einem Verbreitungsserver (nicht gezeigt)) platziert werden. Das heißt, ein oder mehrere Verbreitungsmedien mit einer Implementation des Agent-Programms können dazu eingesetzt werden, den Agenten zu verbreiten und verschiedene Datenverarbeitungsgeräte zu programmieren.
Die Anzahl, die Leistungsfähigkeit und/oder die Kapazität der Elemente 808, 810, 812 kann in Abhängigkeit davon variieren, ob das Datenverarbeitungsgerät 800 als ein ortsfestes Datenverarbeitungsgerät, wie eine Set-Top-Box oder ein Desktop-Computer, oder ein tragbares Datenverarbeitungsgerät, wie ein Tablet-Datenverarbeitungsgerät, ein Laptop-Computer, eine Spielkonsole oder ein Smartphone, verwendet wird. Ihre Beschaffenheiten sind ansonsten bekannt und werden dementsprechend nicht weiter beschrieben.
In Ausführungsformen kann der Speicher 804 eine Rechenlogik 822 beinhalten, die dazu konfiguriert ist, verschiedene Firmware- und/oder Softwaredienste zu implementieren, die mit Arbeitsabläufen des Datenverarbeitungsgeräts 800 assoziiert sind. Für einige Ausführungsformen kann mindestens einer der Prozessoren 802 zusammen mit einer Rechenlogik 822 verpackt sein, die dazu konfiguriert ist, Gesichtspunkte von hierin beschriebenen Ausführungsformen auszuüben, um ein System-in-Package (SiP) oder System-on-Chip (SoC) zu bilden.
In verschiedenen Implementationen kann das Datenverarbeitungsgerät 800 eine oder mehrere Komponenten eines Rechenzentrums, eines Laptops, eines Netbooks, eines Notebooks, eines Ultrabooks, eines Smartphones, eines Tablets, eines Minicomputers (PDA), eines Ultra-Mobile-PC, eines Mobiltelefons oder einer Digitalkamera umfassen. In weiteren Implementationen kann das Datenverarbeitungsgerät 800 ein beliebiges anderes elektronisches Gerät sein, die Daten verarbeitet.
9 stellt ein beispielhaftes computerlesbares Speichermedium 902 mit Anweisungen dar, die dazu konfiguriert sind, alle oder ausgewählte der Arbeitsabläufe auszuüben, die gemäß verschiedenen Ausführungsformen assoziiert sind. Wie dargestellt kann das computerlesbare Speichermedium 902 eine Reihe von Programmieranweisungen 904 beinhalten. Das Speichermedium 902 kann einen weiten Bereich von in der Technik bekannten nichtflüchtigen persistenten Speichermedien darstellen, einschließlich, jedoch nicht darauf beschränkt, eines Flash-Speichers, eines dynamischen Direktzugriffsspeichers, eines statischen Direktzugriffsspeichers, einer optischen Platte, einer Magnetplatte usw. Die Programmieranweisungen 904 können dazu konfiguriert sein, einem Gerät, z. B. dem Computergerät 800, zu ermöglichen, als Reaktion auf die Ausführung der Programmieranweisungen 704 z. B. verschiedene hierin beschriebene Arbeitsabläufe, jedoch nicht darauf beschränkt, durchzuführen. In alternativen Ausführungsformen können die Programmieranweisungen 704 auf mehreren computerlesbaren Speichermedien 702 angeordnet sein. In einer alternativen Ausführungsform kann das Speichermedium 702 flüchtig sein, z. B. Signale, die mit den Programmieranweisungen 704 codiert sind.
Wiederum unter Bezugnahme auf 8 kann für eine Ausführungsform mindestens einer der Prozessoren 802 zusammen mit einem Speicher mit der gesamten oder Teilen der Rechenlogik 822 verpackt sein. Für eine Ausführungsform kann mindestens einer der Prozessoren 802 zusammen mit einem Speicher mit der gesamten oder Teilen der Rechenlogik 822 verpackt sein, um ein System-in-Package (SiP) zu bilden. Für eine Ausführungsform kann mindestens einer der Prozessoren 802 auf demselben Chip mit einem Speicher mit der gesamten oder Teilen der Rechenlogik 822 integriert sein. Für eine Ausführungsform kann mindestens einer der Prozessoren 802 zusammen mit einem Speicher mit der gesamten oder Teilen der Rechenlogik 822 verpackt sein, um ein System-on-Chip (SoC) zu bilden.
In Ausführungsformen können ein oder mehrere der Elemente von 8, beispielsweise die E/A-Geräte 808 oder ein oder mehrere beliebige andere Geräte, mit einem Bus, einer Platine oder einer beliebigen anderen Kopplung mittels eines wie hierin erörterten Stiftfelds gekoppelt sein.
Rechnerlesbare Medien (einschließlich nichtflüchtigen rechnerlesbaren Medien, wie rechnerlesbaren Speichermedien), Verfahren, Systeme und Geräte zur Durchführung der oben beschriebenen Techniken sind veranschaulichende Beispiele von hierin offenbarten Ausführungsformen. Zusätzlich dazu können andere Geräte in den oben beschriebenen Interaktionen dazu konfiguriert sein, verschiedene offenbarte Techniken durchzuführen.
Eine Interconnect-Struktur-Architektur beinhaltet die Peripheral-Component-Interconnect-Express-Architektur (PCI-Express-Architektur, PCIe-Architektur). Ein primäres Ziel von PCIe besteht darin, Komponenten und Geräte von unterschiedlichen Anbietern zu ermöglichen, in einer offenen Architektur untereinander zu arbeiten, wobei mehrere Marktsegmente umspannt werden; Clienten (Desktops und Mobilfunk), Server (Standard und Unternehmen) und eingebettete Kommunikationsgeräte. PCI-Express ist ein Universal-Hochleistungs-E/A-Interconnect, der für eine große Vielfalt von künftigen Datenverarbeitungs- und Kommunikationsplattformen definiert sind. Einige PCI-Attribute, wie sein Gebrauchsmodell, seine Lade-Speicher-Architektur und seine Softwareschnittstellen, wurden durch seine Überarbeitungen beibehalten, wohingegen frühere Implementierungen von parallelen Bussen durch eine hoch skalierbare, vollständig serielle Schnittstelle ersetzt wurden. Die neueren Versionen von PCI-Express nutzen Fortschritte bei Punkt-zu-Punkt-Interconnects, Switch-basierter Technologie und paketisiertem Protokoll, um neue Leistungsniveaus und Funktionen zu liefern. Energiemanagement, Dienstgüte (QoS), Hot-Plug/Hot-Swap-Unterstützung, Datenintegrität und Fehlerhandhabung gehören zu einigen der weiterentwickelten Funktionen, die von PCI-Express unterstützt werden.
Unter Bezugnahme auf 10 ist eine Ausführungsform einer Struktur dargestellt, die sich aus Punkt-zu-Punkt-Datenstrecken zusammensetzt, die einen Satz von Komponenten miteinander verbinden. System 1000 beinhaltet einen Prozessor 1005 und einen Systemspeicher 1010, die an einen Controller-Hub 1015 gekoppelt sind. Der Prozessor 1005 beinhaltet ein beliebiges Verarbeitungselement, wie einen Mikroprozessor, einen Host-Prozessor, einen eingebetteten Prozessor, einen Koprozessor oder anderen Prozessor. Der Prozessor 1005 ist an den Controller-Hub 1015 durch einen Front-Side-Bus (FSB) 1006 gekoppelt. In einer Ausführungsform ist der FSB 1006 ein wie im Folgenden beschriebener serieller Punkt-zu-Punkt-Interconnect. In einer anderen Ausführungsform beinhaltet die Datenstrecke 1006 eine serielle, andere Interconnect-Architektur, die mit unterschiedlichen Interconnect-Standards konform ist.
Der Systemspeicher 1010 beinhaltet ein beliebiges Speichergerät, wie einen Direktzugriffsspeicher (RAM), einen nichtflüchtigen (NV) Speicher oder einen anderen Speicher, auf den Geräten in dem System 1000 zugreifen können. Der Systemspeicher 1010 ist an den Controller-Hub 1015 durch eine Speicherschnittstelle 1016 gekoppelt. Beispiele einer Speicherschnittstelle beinhalten eine Double-Data-Rate-Speicherschnittstelle (DDR-Speicherschnittstelle), eine Zweikanal-DDR-Speicherschnittstelle und eine dynamische RAM-Speicherschnittstelle (DRAM-Speicherschnittstelle).
In einer Ausführungsform ist der Controller-Hub 1015 ein Root-Hub, Root-Komplex oder Root-Controller in einer Peripheral-Component-Interconnect-Express-Verbindungshierarchie (PCIe- oder PCIE-Verbindungshierarchie). Beispiele eines Controller-Hubs 1015 beinhalten einen Chipsatz, einen Speicher-Controller-Hub (MCH), eine Northbridge, einen Interconnect-Controller-Hub (ICH), eine Southbridge und einen Root-Controller/Hub. Oftmals bezieht sich der Begriff Chipsatz auf zwei physikalisch getrennte Controller-Hubs, d. h. einen Speicher-Controller-Hub (MCH), der an einen Interconnect-Controller-Hub (ICH) gekoppelt ist. Man beachte, dass aktuelle Systeme oftmals den MCH mit dem Prozessor 1005 integriert beinhalten, während der Controller 1015 mit E/A-Geräten auf wie im Folgenden beschriebenen ähnliche Weise kommunizieren soll. In einigen Ausführungsformen wird Peer-to-Peer-Führung optional durch den Root-Komplex 1015 unterstützt.
Hier ist der Controller-Hub 1015 an einen Switch/eine Bridge 1020 durch eine serielle Datenstrecke 1019 gekoppelt. Ein-/Ausgabemodule 1017 und 1021, die auch als Schnittstellen/Ports 1017 und 1021 bezeichnet werden können, beinhalten/implementieren einen Schichtprotokollstapel, um eine Kommunikation zwischen dem Controller-Hub 1015 und dem Switch 1020 bereitzustellen. In einer Ausführungsform können mehrere Geräte dazu fähig sein, an den Switch 1020 gekoppelt zu werden.
Der Switch/die Bridge 1020 routet Pakete/Nachrichten von einem Gerät 1025 stromaufwärts, d. h. in einer Hierarchie nach oben zu einem Root-Komplex, zu dem Controller-Hub 1015 und stromabwärts, d. h. in einer Hierarchie nach unten von einem Root-Controller weg, von dem Prozessor 1005 oder dem Systemspeicher 1010 zu dem Gerät 1025. Der Switch 1020 wird in einer Ausführungsform als eine logische Baugruppe von mehreren virtuellen PCIzu-PCI-Bridge-Geräten bezeichnet. Das Gerät 1025 beinhaltet ein beliebiges internes oder externes Gerät oder eine beliebige interne oder externe Komponente, das bzw. die an ein elektronisches System gekoppelt werden soll, wie ein E/A-Gerät, ein Netzwerkschnittstellencontroller (NIC), eine Erweiterungskarte, ein Audioprozessor, ein Netzwerkprozessor, ein Festplattenlaufwerk, ein Speichergerät, eine CD-DVD-ROM, ein Monitor, ein Drucker, eine Maus, eine Tastatur, ein Router, ein tragbares Speichergerät, ein Firewire-Gerät, ein Universal-Serial-Bus-Gerät (USB-Gerät), ein Scanner und andere Ein- /Ausgabegeräte. Oftmals wird ein derartiges Gerät im PCIe-Jargon als ein Endpunkt bezeichnet. Obwohl nicht spezifisch gezeigt, kann das Gerät 1025 eine PCIe-zu-PCI/PCi-X-Bridge beinhalten, um Alt- oder andere Versionen eines PCI-Geräts zu unterstützen. Endpunktgeräte in PCIe werden oftmals als integrierte Alt-, PCIe- oder Root-Komplex-Endpunkte klassifiziert.
Der Grafikbeschleuniger 1030 ist ebenfalls an den Controller-Hub 1015 durch eine serielle Datenstrecke 1032 gekoppelt. In einer Ausführungsform ist der Grafikbeschleuniger 1030 an einen MCH gekoppelt, der an einen ICH gekoppelt ist. Der Switch 1020 und dementsprechend das E/A-Gerät 1025 sind dann an den ICH gekoppelt. E/A-Module 1031 und 1018 sollen ebenfalls einen Schichtprotokollstapel implementieren, um zwischen dem Grafikbeschleuniger 1030 und dem Controller-Hub 1015 zu kommunizieren. Ähnlich der obigen MCH-Erörterung kann der Grafik-Controller oder der Grafikbeschleuniger 1030 selbst in den Prozessor 1005 integriert sein.
Auf 11 Bezug nehmend ist eine Ausführungsform eines Schichtprotokollstapels dargestellt. Ein Schichtprotokollstapel 1100 beinhaltet eine beliebige Form eines Schichtkommunikationsstapels, wie eines Quick-Path-Interconnect-Stapels (QPI-Stapels), eines PCIe-Stapels, eines Hochleistungsdatenverarbeitungsinterconnectstapels der nächsten Generation oder eines anderen Schichtstapels. Obwohl die unmittelbar folgende Erörterung in Bezug auf die 10-13 in Verbindung mit einem PCIe-Stapel ist, können dieselben Konzepte auf andere Interconnect-Stapel angewendet werden. In einer Ausführungsform ist der Protokollstapel 1100 ein PCIe-Protokollstapel, der eine Transaktionsschicht 1105, eine Verbindungsschicht 1110 und eine Bitübertragungsschicht 1120 beinhaltet. Eine Schnittstelle, wie die Schnittstellen 1017, 1018, 1021, 1022, 1026 und 1031 in 1, kann als Kommunikationsprotokollstapel 1100 dargestellt sein. Eine Darstellung als ein Kommunikationsprotokollstapel kann auch als ein Modul oder eine Schnittstelle bezeichnet werden, das bzw. die einen Protokollstapel implementiert/beinhaltet.
PCI-Express verwendet Pakete zum Kommunizieren von Informationen zwischen Komponenten. Pakete werden in der Transaktionsschicht 1105 und der Datenverbindungsschicht 1110 gebildet, um Informationen von der Übertragungskomponente an die Empfangskomponente zu tragen. Während die übertragenen Pakete durch die anderen Schichten strömen, werden sie mit zusätzlichen Informationen erweitert, die zum Handhaben von Paketen an jenen Schichten erforderlich sind. An der Empfangsseite findet der umgekehrte Vorgang statt und Pakete werden aus ihrer Darstellung der Bitübertragungsschicht 1120 in die Darstellung der Datenverbindungsschicht 1110 und schließlich (für Transaktionsschichtpakete) in die Form umgesetzt, die von der Transaktionsschicht 1105 des Empfangsgeräts verarbeitet werden kann.
Transaktionsschicht
In einer Ausführungsform ist die Transaktionsschicht 1105 zum Bereitstellen einer Schnittstelle zwischen einem Verarbeitungskern eines Geräts und der Interconnect-Architektur, wie der Datenverbindungsschicht 1110 und der Bitübertragungsschicht 1120. In dieser Hinsicht ist eine primäre Zuständigkeit der Transaktionsschicht 1105 die Assemblierung und Disassemblierung von Paketen (d. h. Transaktionsschichtpaketen oder TLP). Die Transaktionsschicht 1105 verwaltet in der Regel eine kreditbasierte Flusssteuerung für TLP. PCIe implementiert aufgeteilte Transaktionen, d. h. Transaktionen mit einer Anforderung und einer Antwort, die zeitlich getrennt sind, was einer Datenstrecke ermöglicht, anderen Verkehr zu tragen, während das Zielgerät Daten für die Antwort sammelt.
Darüber hinaus nutzt PCIe kreditbasierte Flusssteuerung. In diesem Schema gibt ein Gerät eine anfängliche Kreditmenge für jeden der Empfangspuffer in der Transaktionsschicht 1105 bekannt. Ein externes Gerät am entgegengesetzten Ende der Datenstrecke, wie der Controller-Hub 115 in 1, zählt die Anzahl von Krediten, die von jedem TLP verbraucht werden. Eine Transaktion kann übertragen werden, wenn die Transaktion eine Kreditgrenze nicht überschreitet. Nach Empfangen einer Antwort wird eine Kreditmenge wiederhergestellt. Ein Vorteil eines Kreditschemas besteht darin, dass die Latenz einer Kreditrückgabe die Leistung nicht beeinträchtigt, vorausgesetzt, dass die Kreditgrenze nicht erreicht wird.
In einer Ausführungsform beinhalten vier Transaktionsadressräume einen Konfigurationsadressraum, einen Speicheradressraum, einen Ein-/Ausgabeadressraum und einen Nachrichtenadressraum. Speicherraumtransaktionen beinhalten eine oder mehrere Leseanforderungen und Schreibanforderungen, um Daten zu/von einem im Speicher abgebildeten Ort zu übertragen. In einer Ausführungsform sind Speicherraumtransaktionen dazu fähig, zwei unterschiedliche Adressformate zu verwenden, z. B. ein kurzes Adressformat, wie eine 32-Bit-Adresse, oder ein langes Adressformat, wie eine 64-Bit-Adresse. Konfigurationsraumtransaktionen werden dazu verwendet, auf einen Konfigurationsraum der PCIe-Geräte zuzugreifen. Transaktionen an den Konfigurationsraum beinhalten Leseanforderungen und Schreibanforderungen. Nachrichtenraumtransaktionen (oder einfach Nachrichten) sind dazu definiert, eine bandinterne Kommunikation zwischen PCIe-Agenten zu unterstützen.
Folglich assembliert die Transaktionsschicht 1105 in einer Ausführungsform einen Paketkopf/eine Nutzlast 106. Das Format für aktuelle Paketköpfe/Nutzlasten lässt sich in der PCIe-Spezifikation auf der PCIe-Spezifikationswebsite finden.
Schnell unter Bezugnahme auf 12 ist eine Ausführungsform eines PCIe-Transaktionsdeskriptors dargestellt. In einer Ausführungsform ist ein Transaktionsdeskriptor 1200 ein Mechanismus zum Tragen von Transaktionsinformationen. In dieser Hinsicht unterstützt der Transaktionsdeskriptor 1200 die Identifizierung von Transaktionen in einem System. Andere potentielle Verwendungen beinhalten Verfolgungsmodifikationen einer Standardtransaktionsordnung und einer Assoziation einer Transaktion mit Kanälen.
Der Transaktionsdeskriptor 1200 beinhaltet ein globales Kennungsfeld 1202, ein Attributfeld 1204 und ein Kanalkennungsfeld 1206. In dem dargestellten Beispiel ist das globale Kennungsfeld 1202 ein lokales Transaktionskennungsfeld 1208 und ein Quellenkennungsfeld 1210 umfassend gezeigt. In einer Ausführungsform ist die globale Transaktionskennung 1202 für alle ausstehenden Anforderungen einzigartig.
Gemäß einer Implementierung ist das lokale Transaktionskennungsfeld 1208 ein Feld, das von einem Anforderungsagenten erzeugt wird, und es ist für alle ausstehenden Anforderungen einzigartig, die einen Abschluss für jenen Anforderungsagenten erfordern. Des Weiteren identifiziert die Quellenkennung 1210 in diesem Beispiel den Anfordereragenten einzigartig innerhalb einer PCIe-Hierarchie. Dementsprechend stellt das Feld der lokalen Transaktionskennung 1208 zusammen mit der Quellen-ID 1210 eine globale Identifizierung einer Transaktion innerhalb einer Hierarchiedomäne bereit.
Das Attributfeld 1204 spezifiziert Charakteristika und Beziehungen der Transaktion. In dieser Hinsicht wird das Attributfeld 1204 potentiell dazu verwendet, zusätzliche Informationen bereitzustellen, die eine Modifikation der Standardhandhabung von Transaktionen ermöglichen. In einer Ausführungsform beinhaltet das Attributfeld 1204 ein Prioritätsfeld 1212, ein reserviertes Feld 1214, ein Ordnungsfeld 1216 und ein No-Snoop-Feld 1218. Hier kann das Prioritätsunterfeld 1212 durch einen Initiator modifiziert sein, um der Transaktion eine Priorität zuzuteilen. Das reservierte Attributfeld 1214 bleibt für einen künftigen oder händlerdefinierten Gebrauch reserviert. Mögliche Gebrauchsmodelle unter Verwendung von Prioritäts- oder Sicherheitsattributen können unter Verwendung des reservierten Attributfelds implementiert werden.
In diesem Beispiel wird das Ordnungsattributfeld 1216 dazu verwendet, optionale Informationen zu liefern, die den Ordnungstyp vermitteln, der Standardordnungsregeln modifizieren kann. Gemäß einer beispielhaften Implementierung bezeichnet ein Ordnungsattribut von „0“ anzuwendende Standardordnungsregeln, wobei ein Ordnungsattribut von „1“ eine entspannte Ordnung bezeichnet, wobei Schreibvorgänge Schreibvorgänge in dieselbe Richtung leiten können und Leseabschlüsse Schreibvorgänge in dieselbe Richtung leiten können. Das Snoop-Attributfeld 1218 wird dazu genutzt zu bestimmen, ob Transaktionen ausspioniert („gesnoopt“) werden. Wie gezeigt, identifiziert das Kanal-ID-Feld 1206 einen Kanal, mit dem eine Transaktion assoziiert ist.
Verbindungsschicht
Die Verbindungsschicht 1110, die auch als Datenverbindungsschicht 1110 bezeichnet wird, fungiert als eine Zwischenstufe zwischen der Transaktionsschicht 1105 und der Bitübertragungsschicht 1120. In einer Ausführungsform besteht eine Zuständigkeit der Datenverbindungsschicht 1110 darin, einen zuverlässigen Mechanismus zum Austauschen von Transaktionsschichtpaketen (TLP) zwischen zwei Komponenten einer Datenstrecke bereitzustellen. Eine Seite der Datenverbindungsschicht 1110 akzeptiert TLP, die von der Transaktionsschicht 1105 assembliert wurden, wendet eine Paketsequenzkennung 1111, d. h. eine Identifikationsnummer oder Paketnummer, an, berechnet einen Fehlererkennungscode, d. h. einen CRC 1112, und wendet diesen an und übermittelt die modifizierten TLP an die Bitübertragungsschicht 1120 zur Übertragung über eine physikalische an ein externes Gerät.
Bitübertragungsschicht
In einer Ausführungsform beinhaltet die Bitübertragungsschicht 1120 einen logischen Unterblock 1121 und einen elektrischen Unterblock 1122, um ein Paket physikalisch an ein externes Gerät zu übertragen. Hier ist der logische Unterblock 1121 für die „digitalen“ Funktionen der Bitübertragungsschicht 1121 verantwortlich. In dieser Hinsicht beinhaltet der logische Unterblock einen Übertragungsabschnitt zum Vorbereiten von abgehenden Informationen zur Übertragung durch den physikalischen Unterblock 1122 und einen Empfängerabschnitt zum Identifizieren und Vorbereiten von empfangenen Informationen vor deren Leiten an die Verbindungsschicht 1110.
Der physikalische Block 1122 beinhaltet einen Sender und einen Empfänger. Der Sender wird von dem logischen Unterblock 1121 mit Symbolen versehen, die der Sender serialisiert und zu einem externen Gerät überträgt. Der Empfänger wird von einem externen Gerät mit serialisierten Symbolen versehen und setzt die empfangenen Signale in einen Bitstrom um. Der Bitstrom wird deserialisiert und an den logischen Unterblock 1121 geliefert. In einer Ausführungsform wird ein 8b/10b-Ubertragungscode eingesetzt, wobei Zehn-Bit-Symbole übertragen/empfangen werden. Hier werden spezielle Symbole dazu verwendet, ein Paket mit Rahmen 1123 einzurahmen. Darüber hinaus stellt der Empfänger in einem Beispiel außerdem einen Symboltakt bereit, der aus dem eingehenden seriellen Strom wiederhergestellt wird.
Wie oben angegeben, obwohl die Transaktionsschicht 1105, die Verbindungsschicht 1110 und die Bitübertragungsschicht 1120 in Bezug auf eine spezifische Ausführungsform eines PCIe-Protokollstapels erörtert werden, ist ein Schichtprotokollstapel nicht so beschränkt. In der Tat kann ein beliebiges Schichtprotokoll eingebunden/implementiert werden. Als ein Beispiel beinhaltet ein Port/eine Schnittstelle, der bzw. die als ein Schichtprotokoll dargestellt ist, Folgendes: (1) eine erste Schicht zum Assemblieren von Paketen, d. h. eine Transaktionsschicht; eine zweite Schicht zum Sequenzieren von Paketen, d. h. eine Verbindungsschicht; und eine dritte Schicht zum Übertragen der Pakete, d. h. eine Bitübertragungsschicht. Als ein spezifisches Beispiel wird ein Schichtprotokoll einer üblichen Standardschnittstelle (CSI) genutzt.
Als Nächstes unter Bezugnahme auf 13 ist eine Ausführungsform einer seriellen PCIe-Punkt-zu-Punkt-Struktur dargestellt. Obwohl eine Ausführungsform einer seriellen PCIe-Punkt-zu-Punkt-Datenstrecke dargestellt ist, ist eine serielle Punkt-zu-Punkt-Datenstrecke nicht so beschränkt, da sie einen beliebigen Übertragungsweg zum Übertragen von seriellen Daten beinhaltet. In der gezeigten Ausführungsform beinhaltet eine elementare PCIe-Datenstrecke zwei differential angetriebene Niederspannungssignalpaare: ein Übertragungspaar 1306/1311 und ein Empfangspaar 1312/1307. Dementsprechend beinhaltet ein Gerät 1305 eine Übertragungslogik 1306 zum Übertragen von Daten an ein Gerät 1310 und eine Empfangslogik 1307 zum Empfangen von Daten von dem Gerät 1310. Anders ausgedrückt, zwei Übertragungswege, d. h. Wege 1316 und 1317, und zwei Empfangswege, d. h. Wege 1318 und 1319, sind in einer PCIe-Datenstrecke enthalten.
Ein Übertragungsweg bezieht sich auf einen beliebigen Weg zum Übertragen von Daten, wie eine Übertragungsleitung, eine Kupferleitung, eine optische Leitung, ein drahtloser Kommunikationskanal, eine Infrarotkommunikationsdatenstrecke oder ein anderer Kommunikationsweg. Eine Verbindung zwischen zwei Geräten, wie Gerät 1305 und Gerät 1310, wird als eine Datenstrecke, wie Datenstrecke 415, bezeichnet. Eine Datenstrecke kann eine Bahn unterstützen - jede Bahn stellt einen Satz von Differentialsignalpaaren dar (ein Paar zur Übertragung, ein Paar zum Empfang). Um eine Bandbreite zu skalieren, kann eine Datenstrecke mehrere Bahnen, die mit xN bezeichnet sind, aggregieren, wobei N eine beliebige unterstützte Datenstreckenbreite ist, wie 1, 2, 4, 8, 12, 16, 32, 64 oder breiter.
Ein Differentialpaar bezieht sich auf zwei Übertragungswege, wie Leitungen 416 und 417, zum Übertragen von Differentialsignalen. Als ein Beispiel, wenn die Leitung 416 von einem Niederspannungspegel zu einem Hochspannungspegel umschaltet, d. h. eine ansteigende Flanke, fährt die Leitung 417 von einem hohen Logikpegel zu einem niedrigen Logikpegel, d. h. eine fallende Flanke. Differentialsignale demonstrieren potentiell bessere elektrische Charakteristika, wie eine bessere Signalintegrität, d. h. Kreuzkopplung, Spannungsüber-/- unterschwingen, Läuten usw. Dies ermöglicht ein besseres Zeitfenster, was schnellere Übertragungsfrequenzen ermöglicht.
Auf 14 Bezug nehmend ist ein Blockdiagramm eines beispielhaften Computersystems, das mit einem Prozessor ausgebildet ist, der Ausführungseinheiten zum Ausführen einer Anweisung beinhaltet, wobei ein oder mehrere Interconnects eine oder mehrere Funktionen implementieren, gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt. Ein System 1400 beinhaltet eine Komponente, wie einen Prozessor 1402, zum Einsetzen von Ausführungseinheiten, die Logik beinhalten, um Algorithmen für Prozessdaten durchzuführen, gemäß der vorliegenden Erfindung, wie in der hierin beschriebenen Ausführungsform. Das System 1400 ist für Verarbeitungssysteme auf der Basis von PENTIUM-III™-, PENTIUM-4™-, Xeon™-, Itanium-, XScale™- und/oder StrongARM™-Mikroprozessoren, die von der Intel Corporation in Santa Clara, Kalifornien, erhältlich sind, repräsentativ, obwohl andere Systeme (einschließlich PC mit anderen Mikroprozessoren, Engineering-Workstations, Digitalempfängern und dergleichen) ebenfalls verwendet werden können. In einer Ausführungsform führt das Probensystem 1400 eine Version des WINDOWS™-Betriebssystems, das von der Microsoft Operation in Redmond, Washington, erhältlich ist, aus, obwohl andere Betriebssysteme (beispielsweise UNIX und Linux), eingebettete Software und/oder grafische Benutzeroberflächen ebenfalls verwendet werden können. Somit sind Ausführungsformen der vorliegenden Erfindung nicht auf eine spezifische Kombination von Hardwareschaltkreisen und Software beschränkt.
Ausführungsformen sind nicht auf Computersysteme beschränkt. Alternative Ausführungsformen der vorliegenden Erfindung können in anderen Geräten, wie tragbaren Geräten und eingebetteten Anwendungen, verwendet werden. Einige Beispiele von tragbaren Geräten beinhalten Mobiltelefone, Internet-Protokoll-Geräte, Digitalkameras, Minicomputer (PDA) und tragbare PC. Eingebettete Anwendungen können einen Mikrocontroller, einen Digitalsignalprozessor (DSP), ein System-on-a-Chip, Netzwerkcomputer (NetPC), Digitalempfänger, Netzwerk-Hubs, Fernnetz-Switches (WAN-Switches) oder ein beliebiges anderes System, das eine oder mehrere Anweisungen gemäß mindestens einer Ausführungsform durchführen kann, beinhalten.
In dieser dargestellten Ausführungsform beinhaltet der Prozessor 1402 eine oder mehrere Ausführungseinheiten 1408, um einen Algorithmus zu implementieren, d. h. mindestens eine Anweisung durchzuführen. Eine Ausführungsform kann im Kontext eines Einzelprozessor-Desktop- oder -Serversystems beschrieben werden, alternative Ausführungsformen können jedoch in ein Mehrprozessorsystem eingebunden sein. Das System 1400 ist ein Beispiel einer „Hub“-Systemarchitektur. Das Computersystem 1400 beinhaltet einen Prozessor 1402, um Datensignale zu verarbeiten. Der Prozessor 1402 beinhaltet als ein veranschaulichendes Beispiel einen Complex-Instruction-Set-Computer-Mikroprozessor (CISC-Mikroprozessor), einen Reduced-Instruction-Set-Computing-Mikroprozessor (RISC-Mikroprozessor), einen Very-Long-Instruction-Word-Mikroprozessor (VLIW-Mikroprozessor), einen Prozessor, der eine Kombination von Anweisungssätzen implementiert, oder ein beliebiges anderes Prozessorgerät, wie beispielsweise einen Digitalsignalprozessor. Der Prozessor 1402 ist an einen Prozessorbus 1410 gekoppelt, der Datensignale zwischen dem Prozessor 1402 und anderen Komponenten in dem System 1400 überträgt. Die Elemente des Systems 1400 (z. B. ein Grafikbeschleuniger 1412, ein Speicher-Controller-Hub 1416, ein Speicher 1420, ein E/A-Controller-Hub 1424, ein drahtloser Transceiver 1426, ein Flash-BIOS 1428, ein Netzwerk-Controller 1434, ein Audio-Controller 1436, ein serieller Erweiterungsport 1438, ein E/A-Controller 1440 usw.) führen ihre herkömmlichen Funktionen durch, die Fachmännern wohl bekannt sind.
In einer Ausführungsform beinhaltet der Prozessor 1402 einen internen Level-1-Cache-Speicher (LI-Cache-Speicher) 1404. In Abhängigkeit von der Architektur kann der Prozessor 1402 einen einzigen internen Cache oder mehrere Level von internen Caches aufweisen. Andere Ausführungsformen beinhalten eine Kombination von sowohl internen als auch externen Caches in Abhängigkeit von der bestimmten Implementierung und den bestimmtem Bedarf. Eine Registerdatei 1406 ist zum Speichern von unterschiedlichen Datentypen in verschiedenen Registern, einschließlich Ganzzahlregistern, Gleitkommaregistern, Vektorregistern, Banked-Registern, Schattenregistern, Prüfpunktregistern, Statusregistern und Anweisungszeigerregistern.
Eine Ausführungseinheit 1408, die Logik beinhaltet, um Ganzzahl- und Gleitkomma-Arbeitsabläufe durchzuführen, befindet sich ebenfalls in dem Prozessor 1402. Der Prozessor 1402 beinhaltet in einer Ausführungsform einen Mikrocode-ROM (µ-Code-ROM), um Mikrocode zu speichern, der bei Ausführung zum Durchführen von Algorithmen für bestimmte Makroanweisungen oder Abwickeln von komplexen Szenarios ist. Hier ist der Mikrocode potentiell aktualisierbar, um Logik-Bugs/Fehlerbehebungen für den Prozessor 1402 handzuhaben. Für eine Ausführungsform beinhaltet die Ausführungseinheit 1408 Logik zum Handhaben eines verpackten Anweisungssatzes 1409. Durch Einbinden des verpackten Anweisungssatzes 1409 in dem Anweisungssatz eines Universalprozessors 1402 zusammen mit assoziierten Schaltkreisen zum Ausführen der Anweisungen können die von vielen Multimedia-Anwendungen verwendeten Arbeitsabläufe unter Verwendung von verpackten Daten in einem Universalprozessor 1402 durchgeführt werden. Somit werden viele Multimedia-Anwendungen durch Verwenden der vollen Breite eines Datenbusses eines Prozessors zum Durchführen von Arbeitsabläufen an verpackten Daten beschleunigt und effizienter ausgeführt. Dies eliminiert potentiell das Erfordernis eines Übertragens von kleineren Dateneinheiten über den Datenbus des Prozessors, um eine oder mehrere Arbeitsabläufe, jeweils ein Datenelement durchzuführen.
Alternative Ausführungsformen einer Ausführungseinheit 1408 können ebenfalls in Mikrocontrollern, eingebetteten Prozessoren, Grafikgeräten, DSP und anderen Typen von logischen Schaltungen verwendet werden. Das System 1400 beinhaltet einen Speicher 1420. Der Speicher 1420 beinhaltet ein dynamisches Direktzugriffsspeichergerät (DRAM-Gerät), ein statisches Direktzugriffsspeichergerät (SRAM-Gerät), ein Flash-Speichergerät oder ein anderes Speichergerät. Der Speicher 1420 speichert Anweisungen und/oder Daten, die durch Datensignale dargestellt sind, die von dem Prozessor 1402 ausgeführt werden sollen.
Man beachte, dass beliebige der oben erwähnten Merkmale oder Gesichtspunkte der Erfindung an einem oder mehreren Interconnects genutzt werden können, die in 14 dargestellt sind. Ein On-Die-Interconnect (ODI), der nicht gezeigt ist, zum Koppeln von internen Einheiten des Prozessors 1402 implementiert beispielsweise einen oder mehrere Gesichtspunkte der oben beschriebenen Erfindung. Oder die Erfindung ist mit einem Prozessorbus 1410 (z. B. Intel Quick Path Interconnect (QPI) oder einem anderen bekannten Hochleistungsdatenverarbeitungsinterconnect), einem Speicherweg 1418 mit hoher Bandbreite zu dem Speicher 1420, einer Punkt-zu-Punkt-Datenstrecke zu dem Grafikbeschleuniger 1412 (z. B. eine mit Peripheral-Component-Interconnect-Express (PCIe) konforme Struktur), einem Controller-Hub-Interconnect 1422, einem E/A- oder anderen Interconnect (z. B. USB, PCI, PCIe) zum Koppeln der anderen dargestellten Komponenten assoziiert. Einige Beispiele derartiger Komponenten beinhalten den Audio-Controller 1436, den Firmware-Hub (Flash-BIOS) 1428, den drahtlosen Transceiver 1426, den Datenspeicher 1424, den Alt-E/A-Controller 1410, der Benutzereingabe- und Tastaturoberflächen 1442 enthält, einen seriellen Erweiterungsport 1438, wie einen Universal-Serial-Bus (USB), und einen Netzwerk-Controller 1434. Das Datenspeichergerät 1424 kann ein Festplattenlaufwerk, ein Diskettenlaufwerk, ein CD-ROM-Gerät, ein Flash-Speichergerät oder ein anderes Massenspeichergerät umfassen.
Obwohl die vorliegende Erfindung in Bezug auf eine begrenzte Anzahl von Ausführungsformen beschrieben wurde, werden Fachmänner zahlreiche Modifikationen und Variationen davon zu schätzen wissen. Es ist beabsichtigt, dass die angefügten Ansprüche alle derartigen Modifikationen und Variationen abdecken, wie sie in den wahren Sinn und Schutzumfang dieser vorliegenden Erfindung fallen.
Ein Design kann verschiedene Stadien durchlaufen, von der Erzeugung zur Simulation zur Fertigung. Daten, die ein Design darstellen, können das Design auf eine Reihe von Weisen darstellen. Zunächst, wie es in Simulationen nützlich ist, kann die Hardware unter Verwendung einer Hardwarebeschreibungssparache oder einer anderen funktionellen Beschreibungssprache dargestellt werden. Darüber hinaus kann ein Schaltungsniveaumodell mit Logik- und/oder Transistor-Gates in einigen Stadien des Designvorgangs produziert werden. Des Weiteren erreichen die meisten Designs in einem gewissen Stadium ein Datenniveau, das die physikalische Platzierung von verschiedenen Geräten in dem Hardwaremodell darstellt. In dem Fall, in dem herkömmliche Halbleiterfertigungstechniken verwendet werden, können die Daten, die das Hardwaremodell darstellen, die Daten sein, die das Vorliegen oder Fehlen von verschiedenen Merkmalen auf unterschiedlichen Maskenschichten für Masken spezifizieren, die zum Produzieren der integrierten Schaltung verwendet werden. In einer beliebigen Darstellung des Designs können die Daten in einer beliebigen Form eines rechnerlesbaren Mediums gespeichert werden. Ein Speicher oder ein magnetischer oder optischer Speicher, wie eine Diskette, kann das rechnerlesbare Medium sein, um Informationen zu speichern, die mittels einer optischen oder elektrischen Welle übertragen werden, die zum Übertragen derartiger Informationen moduliert oder anderweitig erzeugt wird. Wenn eine elektrische Trägerwelle, die den Code oder das Design angibt oder trägt, in dem Ausmaß übertragen wird, dass ein Kopieren, ein Puffern oder eine Neuübertragung des elektrischen Signals durchgeführt wird, wird eine neue Kopie angefertigt. Somit kann ein Kommunikationsanbieter oder eine Netzwerkanbieter einen Gegenstand, wie Informationen, die in eine Trägerwelle codiert sind und Techniken von Ausführungsformen der vorliegenden Erfindung verkörpern, zumindest vorübergehend auf einem greifbaren, rechnerlesbaren Medium speichern.
Ein Modul, wie hierin verwendet, bezieht sich auf eine beliebige Kombination von Hardware, Software und/oder Firmware. Als ein Beispiel beinhaltet ein Modul Hardware, wie einen Mikrocontroller, die mit einem nichtflüchtigen Medium assoziiert ist, um Code zu speichern, der dazu eingerichtet ist, durch den Mikrocontroller ausgeführt zu werden. Folglich bezieht sich ein Verweis auf ein Modul in einer Ausführungsform auf die Hardware, die spezifisch dazu konfiguriert ist, den Code zu erkennen und/oder auszuführen, der auf einem nichtflüchtigen Medium gespeichert ist. Des Weiteren bezieht sich die Verwendung eines Moduls in einer anderen Ausführungsform auf das nichtflüchtige Medium, das den Code beinhaltet, der spezifisch dazu eingerichtet ist, durch den Mikrocontroller ausgeführt zu werden, um vorherbestimmte Arbeitsabläufe durchzuführen. Und wie abgeleitet werden kann, kann sich der Begriff Modul (in diesem Beispiel) in noch einer anderen Ausführungsform auf die Kombination des Mikrocontrollers und des nichtflüchtigen Mediums beziehen. Oftmals variieren Modulgrenzen, die als separat dargestellt sind, gewöhnlich und überschneiden sich potentiell. Ein erstes und ein zweites Modul können beispielsweise Hardware, Software, Firmware oder eine Kombination davon teilen, während sie potentiell eine gewisse unabhängige Hardware, Software oder Firmware beibehalten. In einer Ausführungsform beinhaltet die Verwendung des Begriffs Logik Hardware, wie Transistoren, Register oder andere Hardware, wie programmierbare Logikgeräte.
Die Verwendung der Phrase „dazu“ oder „dazu konfiguriert“ bezieht sich in einer Ausführungsform auf Anordnen, Zusammensetzen, Fertigen, Anbieten zum Verkauf, Importieren und/oder Entwerfen von einer Vorrichtung, einer Hardware, einer Logik oder einem Element zum Durchführen einer bezeichneten oder bestimmten Aufgabe. In diesem Beispiel ist eine Vorrichtung oder ein Element davon, die bzw. das nicht arbeitet, immer noch „dazu konfiguriert“, eine bezeichnete Aufgabe durchzuführen, wenn sie dazu entworfen, gekoppelt und/oder zusammengeschaltet ist, die bezeichnete Aufgabe durchzuführen. Als ein rein veranschaulichendes Beispiel kann ein Logikgate während des Betriebs eine 0 oder 1 bereitstellen. Ein Logikgate, das „dazu konfiguriert“ ist, ein Aktivierungssignal an einen Takt bereitzustellen, beinhaltet jedoch nicht jedes potentielle Logikgate, das eine 1 oder 0 bereitstellen kann. Stattdessen ist das Logikgate ein auf gewisse Weise gekoppeltes Logikgate, bei dem während des Betriebs die 1- oder 0-Ausgabe zum Aktivieren des Takts ist. Man beachte erneut, dass die Verwendung des Begriffs „dazu konfiguriert“ keinen Betrieb erfordert, sondern sich stattdessen auf den latenten Zustand einer Vorrichtung, einer Hardware und/oder eines Elements konzentriert, wobei die Vorrichtung, die Hardware und/oder das Element in dem latenten Zustand dazu entworfen ist, eine bestimmte Aufgabe durchzuführen, wenn die Vorrichtung, die Hardware und/oder das Element arbeitet.
Des Weiteren bezieht sich die Verwendung der Phrasen „dazu fähig“ und/oder „dazu betreibbar“ in einer Ausführungsform auf eine gewisse Vorrichtung, eine gewisse Logik, eine gewisse Hardware und/oder ein gewisses Element, das bzw. die derart entworfen ist, dass die Verwendung der Vorrichtung, der Logik, der Hardware und/oder des Elements auf eine spezifizierte Weise ermöglicht wird. Man beachte wie oben, dass die Verwendung von dazu, dazu fähig oder dazu betreibbar sich in einer Ausführungsform auf den latenten Zustand einer Vorrichtung, einer Logik, einer Hardware und/oder eines Elements bezieht, wobei die Vorrichtung, die Logik, die Hardware und/oder das Element nicht arbeitet, jedoch derart entworfen ist, dass eine Verwendung einer Vorrichtung auf eine spezifizierte Weise ermöglicht wird.
Ein Wert, wie hierin verwendet, beinhaltet eine beliebige bekannte Darstellung einer Zahl, eines Zustands, eines logischen Zustands oder eines binären logischen Zustands. Oftmals wird die Verwendung von Logikpegeln oder Logikwerten auch als 1-en und 0-en bezeichnet, was einfach binäre logische Zustände darstellt. Eine 1 bezieht sich beispielsweise auf einen hohen Logikpegel und 0 bezieht sich auf einen niedrigen Logikpegel. In einer Ausführungsform kann eine Speicherzelle, wie ein Transistor oder eine Flash-Zelle, dazu fähig sein, einen einzigen Logikwert oder mehrere Logikwerte aufzubewahren. Andere Darstellungen von Werten in Computersystemen wurden jedoch verwendet. Die Dezimalzahl zehn kann beispielsweise auch als ein binärer Wert 1010 und ein hexadezimaler Buchstabe A dargestellt werden. Folglich beinhaltet ein Wert eine beliebige Darstellung von Informationen, die dazu fähig sind, in einem Computersystem gespeichert zu werden.
Darüber hinaus können Zustände durch Werte oder Teile von Werten dargestellt sein. Als ein Beispiel kann ein erster Wert, wie eine logische Eins, einen Standard- oder Anfangswert darstellen, während ein zweiter Wert, wie eine logische Null, einen Nicht-Standardzustand darstellen kann. Zusätzlich dazu beziehen sich die Begriffe Zurücksetzung und Setzung in einer Ausführungsform auf einen Standard- bzw. einen aktualisierten Wert oder Zustand. Ein Standardwert beinhaltet beispielsweise potentiell einen hohen Logikwert, d. h. Zurücksetzung, während ein aktualisierter Wert potentiell einen niedrigen Logikwert beinhaltet, d. h. Setzung. Man beachte, dass eine beliebige Kombination von Werten dazu genutzt werden kann, eine beliebige Anzahl von Zuständen darzustellen.
Die Ausführungsformen von Verfahren, Hardware, Software, Firmware oder Code, die oben dargelegt sind, können mittels Anweisungen oder Code implementiert werden, die bzw. der auf einem durch einen Rechner zugreifbaren, rechnerlesbaren, durch einen Computer zugreifbaren oder computerlesbaren Medium gespeichert sind bzw. ist, das durch ein Verarbeitungselement ausführbar ist. Ein nichtflüchtiges durch einen Rechner zugreifbares/rechnerlesbares Medium beinhaltet einen beliebigen Mechanismus, der Informationen in einer Form bereitstellt (d. h. speichert und/oder überträgt), die durch einen Rechner, wie einen Computer oder ein elektronische System, lesbar ist. Ein nichtflüchtiges durch einen Rechner zugreifbares Medium beinhaltet beispielsweise einen Direktzugriffsspeicher (RAM), wie einen statischen RAM (SRAM) oder dynamischen RAM (DRAM); einen ROM; ein magnetisches oder optisches Speichermedium; Flash-Speichergeräte; elektrische Speichergeräte; optische Speichergeräte; akustische Speichergeräte; eine andere Form von Speichergeräten zum Aufbewahren von Informationen, die von vorübergehenden (verbreiteten) Signalen (z. B. Trägerwellen, Infrarotsignale, Digitalsignale) usw. empfangen werden, die von den nichtflüchtigen Medien unterschieden werden müssen, die Informationen davon empfangen.
Anweisungen, die zum Programmieren von Logik verwendet werden, um Ausführungsformen der Erfindung durchzuführen, können innerhalb eines Speichers in dem System, wie einem DRAM, Cache, Flash-Speicher oder anderen Speicher, gespeichert sein. Des Weiteren können die Anweisungen mittels eines Netzwerks oder mithilfe anderer computerlesbarer Medien verteilt werden. Somit kann ein rechnerlesbares Medium einen beliebigen Mechanismus zum Speichern oder Übertragen von Informationen in einer Form beinhalten, die durch einen Rechner (z. B. einen Computer) lesbar ist, jedoch nicht auf Disketten, optische Platten, einen Compact-Disc-Read-Only-Memory (CD-ROM) und magnetooptische Platten, einen Festwertspeicher (ROM), einen Direktzugriffsspeicher (RAM), einen löschbaren programmierbaren Festwertspeicher (EEPROM), einen elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), magnetische oder optische Karten, einen Flash-Speicher oder einen greifbaren, rechnerlesbaren Speicher, der bei der Übertragung von Informationen über das Internet mittels elektrischer, optischer, akustischer oder anderer Formen von verbreiteten Signalen (z. B. Trägerwellen, Infrarotsignale, Digitalsignale usw.) verwendet wird, beschränkt ist. Dementsprechend beinhaltet das computerlesbare Medium einen beliebigen Typ eines greifbaren, rechnerlesbaren Mediums, das zum Speichern oder Übertragen von elektronischen Anweisungen oder Informationen in einer Form, die durch einen Rechner (z. B. einen Computer) lesbar ist, geeignet ist.
Ein Verweis überall in dieser Spezifikation auf „eine Ausführungsform“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, das bzw. die in Verbindung mit der Ausführungsform beschrieben ist, in mindestens einer Ausführungsform der vorliegenden Erfindung enthalten ist. Somit beziehen sich die Vorkommen der Phrasen „in einer Ausführungsform“ an verschiedenen Stellen überall in dieser Spezifikation nicht unbedingt alle auf dieselbe Ausführungsform. Des Weiteren können die bestimmten Merkmale, Strukturen oder Charakteristika auf eine beliebige geeignete Weise in einer oder mehreren Ausführungsformen kombiniert werden.
In der vorstehenden Spezifikation wurde eine ausführliche Beschreibung unter Bezugnahme auf spezifische beispielhafte Ausführungsformen gegeben. Es wird jedoch offensichtlich sein, dass verschiedene Modifikationen und Änderungen daran vorgenommen werden können, ohne von dem breiteren Sinn und Schutzumfang der wie in den angefügten Ansprüchen dargelegten Erfindung abzuweichen. Die Spezifikation und die Zeichnungen sind dementsprechend in einem veranschaulichenden Sinne anstelle eines einschränkenden Sinnes zu betrachten. Des Weiteren bezieht sich die vorstehende Verwendung von Ausführungsform und anderer beispielhafter Sprache nicht unbedingt auf dieselbe Ausführungsform oder dasselbe Beispiel, kann sich jedoch auf unterschiedliche und separate Ausführungsformen sowie potentiell auf dieselbe Ausführungsform beziehen.
Beispiel 1 kann einen Kartenrandstecker beinhalten, der ein Durchgangsbohrungsstiftfeld beinhaltet, wobei die Signalstifte in einem alternierenden Herein/Heraus-Muster in Bezug auf die Mittellinie der Kontakte gebogen angeordnet sind.
Beispiel 2 kann den in Beispiel 1 beschriebenen Stecker mit Massestiften, die entlang der Mittellinie des Stiftfelds angeordnet sind, beinhalten.
Beispiel 3 kann den in einem der Beispiele 1-2 beschriebenen Stecker mit einzelnen Massestiften, die entlang der Mittellinie eingerichtet sind, und doppelten benachbarten Massen, die dem Herein/Heraus-Muster entsprechen, beinhalten.
Beispiel 4 kann den in Beispiel 3 beschriebenen Stecker mit doppelten benachbarten Massekontakten, die innerhalb des Steckers elektrisch verbunden sind, beinhalten.
Beispiel 5 kann das Grundplatinenleiterplattenstiftfeld beinhalten, das mit dem in den Beispielen 1-4 beschriebenen Stecker zusammenpasst.
Beispiel 6 kann die in den Beispielen 1-5 beschriebene Vorrichtung und/oder ein gewisses anderes Beispiel hierin beinhalten, wobei die PCI-Express-Schnittstelle unterstützt wird.
Beispiel 7 kann eines der Beispiele 1-6 und/oder ein gewisses anderes Beispiel hierin mit der Hinzufügung einer beliebigen der folgenden Stecker- und zusammenpassenden Leiterplattenverbesserungen beinhalten, die separat offenbart wurden, einschließlich benachbarten Erweiterungskartenmassedurchkontaktierungen, verbundenen Erweiterungsmassedurchkontaktierungen, zusammengefügten Erweiterungskartenrandfingern, AC-Seitenbandabschluss, Sentry-Durchkontaktierungen und verborgenen Erweiterungskartenresonatoren und Widerstandsmasseabschluss.
Beispiel 8 kann den Stecker in den Beispielen 1-7 und/oder einem gewissen anderen Beispiel hierin beinhalten, der ein Segment-für-Segment optimiertes Impedanzprofil aufweist, das eine Verbreiterung, Verschmälerung oder anderweitige Konturierung des Steckerkontakts, einschließlich des Gull-Wing-Anschlusses, des Knöchels, der zum Gull-Wing-Anschluss führt, der erfassten Kontaktlänge und des sich frei bewegenden Holms, der mit dem Erweiterungskartenrandfinger zusammenpasst, beinhalten kann.
Beispiel 9 kann den Kartenrandstecker mit einer oberflächenmontierten Gull-Wing-Grundfläche mit einem Segment-für-Segment optimierten Impedanzprofil beinhalten, das eine Verbreiterung, Verschmälerung oder anderweitige Konturierung des Steckerkontakts, einschließlich des Knöchels, der zum Gull-Wing-Anschluss führt, der erfassten Kontaktlänge und des sich frei bewegenden Holms, der mit dem Erweiterungskartenrandfinger zusammenpasst, beinhalten kann.
Beispiel 10 kann den Stecker in Beispiel 9 und/oder einem gewissen anderen Beispiel hierin beinhalten, der ein Segment-für-Segment optimiertes Impedanzprofil aufweist, das eine Verbreiterung, Verschmälerung oder anderweitige Konturierung des Steckerkontakts, einschließlich des Gull-Wing-Anschlusses, des Knöchels, der zum Gull-Wing-Anschluss führt, der erfassten Kontaktlänge und des sich frei bewegenden Holms, der mit dem Erweiterungskartenrandfinger zusammenpasst, beinhalten kann.
Beispiel 11 kann einen beliebigen der in den Beispielen 1-10 und/oder einem gewissen anderen Beispiel hierin erörterten Stecker mit einer optimierten Steckerkontaktvorlast und einem optimierten Erweiterungskartenrandfingerdesign beinhalten, um die Auswirkungen einer Stub-Resonanz durch Verkürzen oder anderweitiges Konturieren der Länge und der Breite dieser Leiter zu begrenzen.
Beispiel 11.1 kann ein Stiftfeld beinhalten, wobei die Stiftausgänge alle auf jeder Seite der Karte, jedoch in derselben „Reihenfolge“ wie zuvor ausgerichtet sind. Dies ist zum Unterbringen des SMT-Stiftsteckers von Beispiel 9.
Beispiel 12 kann beliebige der in den Beispielen 1-10 und/oder einem gewissen anderen Beispiel hierin erörterten Stecker mit einer Grundplatinenstiftfelddurchkontaktierung beinhalten, deren Größe zur Signalintegrität und zum Vermindern einer Führungsverdichtung optimiert ist.
Beispiel 13 kann einen Kartenrandstecker beinhalten, der Folgendes umfasst: eine Vielzahl von Massestiften entlang einer Achse eines Durchgangsbohrungsstiftfelds, das die Massestifte und Signalstifte beinhaltet; und die Vielzahl von Signal stiften, wobei die Vielzahl von Signalstiften in einem alternierenden Herein/Heraus-Muster in Bezug auf die Achse angeordnet sind.
Beispiel 14 kann den Kartenrandstecker von Beispiel 13 und/oder einem gewissen anderen Beispiel hierin beinhalten, wobei die Achse eine Mittellinie von Kontakten des Kartenrandsteckers ist.
Beispiel 15 kann den Kartenrandstecker von Beispiel 13 und/oder einem gewissen anderen Beispiel hierin beinhalten, wobei es sich bei der Vielzahl von Massestiften um einzelne Massestifte handelt und die weiterhin doppelte benachbarte Massestifte umfasst, die in dem alternierenden Herein/Heraus-Muster angeordnet sind.
Beispiel 16 kann den Kartenrandstecker von Beispiel 13 und/oder einem gewissen anderen Beispiel hierin beinhalten, wobei der Kartenrandstecker gemäß einer Peripheral-Component-Interconnect-Express-Schnittstelle (PCIe-Schnittstelle) ist.
Beispiel 17 kann ein System beinhalten, das Folgendes umfasst: eine Grundplatinenleiterplatte (Grundplatinen-PCB) mit einem Durchgangsbohrungsstiftfeld und eine Karte, die mittels des Durchgangsbohrungsstiftfelds kommunikativ mit der PCB gekoppelt ist; wobei das Durchgangsbohrungsstiftfeld Folgendes beinhaltet: eine Vielzahl von Massestiften entlang einer Achse des Durchgangsbohrungsstiftfelds und eine Vielzahl von Signalstiften, wobei die Vielzahl von Signalstiften in einem alternierenden Herein/Heraus-Muster in Bezug auf die Achse angeordnet ist.
Beispiel 18 kann das System von Beispiel 17 und/oder einem gewissen anderen Beispiel hierin beinhalten, wobei die Achse eine Mittellinie von Kontakten der Karte ist.
Beispiel 19 kann das System von Beispiel 17 und/oder einem gewissen anderen Beispiel hierin beinhalten, wobei es sich bei der Vielzahl von Massestiften um einzelne Massestifte handelt und die weiterhin doppelte benachbarte Massestifte umfasst, die in dem alternierenden Herein/Heraus-Muster angeordnet sind.
Beispiel 20 kann das System von Beispiel 17 und/oder einem gewissen anderen Beispiel hierin beinhalten, wobei die Karte mittels des Durchgangsbohrungsstiftfelds kommunikativ mit der PCB gemäß einem Peripheral-Component-Interconnect-Express-Protokoll (PCIe-Protokoll) gekoppelt ist.
Beispiel 21 kann ein Verfahren, eine Technik oder einen Vorgang zum Erzeugen eines bzw. einer wie in einem der Beispiele 1-20- oder Abschnitten oder Teilen davon oder in Bezug auf diese beschriebenen Systems oder Vorrichtung beinhalten.
Beispiel 22 ist eine Vorrichtung, die eine Leiterplatte (PCB) beinhaltet, die eine Masseebene und ein Durchgangsbohrungsstiftfeld umfasst. Das Durchgangsbohrungsstiftfeld beinhaltet eine Vielzahl von Massedurchgangsbohrungen, die entlang einer Mittellinie eingerichtet und an die Masseebene elektrisch gekoppelt sind; eine Vielzahl von Massestiften, wobei jeder der Vielzahl von Massestiften durch eine entsprechende Massedurchgangsbohrung an die Masseebene gekoppelt ist; eine erste Signaldurchgangsbohrung, die auf einer ersten Seite der Mittellinie eingerichtet ist; eine zweite Signaldurchgangsbohrung, die auf einer zweiten Seite der Mittellinie eingerichtet ist, wobei die erste Seite entgegengesetzt zu der zweiten Seite ist; einen ersten Signalstift, der durch die erste Signaldurchgangsbohrung mit einer ersten Signalspur in der PCB elektrisch verbunden ist, wobei der erste Signalstift eine Biegung in einer ersten Richtung umfasst, wobei die Biegung nahe der ersten Durchgangsbohrung angeordnet ist; und einen zweiten Signalstift, der durch die zweite Signaldurchgangsbohrung mit einer zweiten Signalspur in der PCB elektrisch verbunden ist, wobei der zweite Signalstift eine Biegung in einer zweiten Richtung umfasst, wobei die zweite Richtung entgegengesetzt zu der ersten Richtung ist, wobei die Biegung nahe der zweiten Durchgangsbohrung angeordnet ist.
Beispiel 23 kann den Gegenstand von Beispiel 22 beinhalten, wobei der erste Signalstift und der zweite Signalstift dazu eingerichtet sind, benachbarte Metallkontaktfinger auf einer Erweiterungskarte zu berühren.
Beispiel 24 kann den Gegenstand von einem der Beispiele 22-23 beinhalten, wobei das Durchgangsbohrungsstiftfeld eine erste Vielzahl von Signaldurchgangsbohrungen, die auf einer ersten Seite einer Mittellinie eingerichtet sind; eine zweite Vielzahl von Signaldurchgangsbohrungen, die auf einer zweiten Seite der Mittellinie eingerichtet sind, wobei die zweite Seite entgegengesetzt zu der ersten Seite ist; eine erste Vielzahl von Signal stiften, wobei jeder der ersten Vielzahl von Signalstiften durch eine entsprechende der Vielzahl von ersten Signaldurchgangsbohrungen an die Leiterplatte gekoppelt ist, wobei jeder ersten Vielzahl von Signalstiften eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in einer ersten Richtung ausgerichtet ist; und eine zweite Vielzahl von Signalstiften, wobei jeder der zweiten Vielzahl von Signalstiften durch eine entsprechende der Vielzahl von zweiten Signaldurchgangsbohrungen an die Leiterplatte gekoppelt ist, wobei jeder zweiten Vielzahl von Signalstiften eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in einer zweiten Richtung ausgerichtet ist, die in Bezug auf die Mittellinie entgegengesetzt zu der ersten Richtung ist, beinhalten kann.
Beispiel 25 kann den Gegenstand von einem der Beispiele 22-24 beinhalten, wobei mindestens zwei der Vielzahl von Massedurchgangsbohrungen, die entlang der Mittellinie eingerichtet sind, miteinander in Kontakt sind, wodurch eine Massebrücke gebildet wird.
Beispiel 26 kann den Gegenstand von Beispiel 25 beinhalten, wobei die Vielzahl von Massedurchgangsbohrungen eine erste Vielzahl von Massedurchgangsbohrungen ist und die Vielzahl von Massestiften eine erste Vielzahl von Massestiften ist. Die Vorrichtung beinhaltet weiterhin eine erste benachbarte Massedurchgangsbohrung, die auf der ersten Seite der Mittellinie eingerichtet ist, und eine zweite benachbarte Massedurchgangsbohrung, die auf der zweiten Seite der Mittellinie eingerichtet ist; einen ersten benachbarten Massestift, der durch die erste benachbarte Massedurchgangsbohrung an die Masseebene gekoppelt ist, wobei der erste benachbarte Massestift eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in der ersten Richtung ausgerichtet ist; und einen zweiten benachbarten Massestift, der durch die zweite benachbarte Massedurchgangsbohrung an die Masseebene gekoppelt ist, wobei der erste benachbarte Massestift benachbart zu dem zweiten benachbarten Massestift ist, wobei der zweite benachbarte Massestift eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in der zweiten Richtung ausgerichtet ist.
Beispiel 27 kann den Gegenstand von einem der Beispiele 22-26 beinhalten, wobei der erste Signalstift eine Biegung umfasst, die in einer entgegengesetzten Richtung in Bezug auf die Mittellinie zu einem benachbarten Signalstift ausgerichtet ist.
Beispiel 28 kann den Gegenstand von einem der Beispiele 22-27 beinhalten, wobei die Vorrichtung mit einem Peripheral-Component-Interconnect-Express-Kommunikationsprotokoll (PCIe-Kommunikationsprotokoll) konform ist.
Beispiel 29 kann den Gegenstand von einem der Beispiele 22-28 beinhalten und kann außerdem eine Peripheral-Component-Interconnect-Express-konforme (PCIe-konforme) Steckerhülse beinhalten, wobei die Steckerhülse dazu konfiguriert ist, eine PCIe-konforme Erweiterungskarte aufzunehmen und die Erweiterungskarte mechanisch und elektrisch an die Leiterplatte zu koppeln.
Beispiel 30 kann den Gegenstand von einem der Beispiele 22-29 beinhalten, wobei jeder der Massestifte, des ersten Signalstifts und des zweiten Signalstifts ein Segment-für-Segment optimiertes Impedanzprofil umfasst, wobei das Impedanzprofil ein Konturprofil umfasst.
Beispiel 31 kann den Gegenstand von einem der Beispiele 22-30 beinhalten, wobei das Stiftfeld ein erstes Stiftfeld ist, wobei die Vorrichtung ein zweites Stiftfeld umfasst, das benachbart zu dem ersten Stiftfeld angeordnet ist.
Beispiel 32 kann den Gegenstand von Beispiel 31 beinhalten, wobei das zweite Stiftfeld eine Vielzahl von Massestiften und Signalstiften umfasst, die in derselben Reihenfolge wie die Massestifte und die Signalstifte des ersten Stiftfelds eingerichtet sind.
Beispiel 33 kann den Gegenstand von einem der Beispiele 22-32 beinhalten, wobei jeder der Massestifte, des ersten Signalstifts und des zweiten Signalstifts einen Gull-Wing-geformten Kontakt umfasst, der eine Vorlastspannung umfasst.
Beispiel 34 kann den Gegenstand von einem der Beispiele 22-33 beinhalten, wobei jede der Massedurchgangsbohrungen, der ersten Signaldurchgangsbohrung und der zweiten Signaldurchgangsbohrung einen Durchmesser umfasst, der für eine oder mehrere von Signalintegrität und Führung optimiert ist.
Beispiel 35 ist ein System, das eine Grundplatinenleiterplatte (Grundplatinen-PCB) mit einem Durchgangsbohrungsstiftfeld und eine Erweiterungskarte, die mittels des Durchgangsbohrungsstiftfelds kommunikativ mit der PCB gekoppelt ist, beinhaltet. Das Durchgangsbohrungsstiftfeld beinhaltet eine Vielzahl von Massedurchgangsbohrungen, die entlang einer Mittellinie eingerichtet und an die Masseebene elektrisch gekoppelt sind; eine Vielzahl von Massestiften, wobei jeder der Vielzahl von Massestiften durch eine entsprechende Massedurchgangsbohrung an die Masseebene gekoppelt ist; eine erste Signaldurchgangsbohrung, die auf einer ersten Seite der Mittellinie eingerichtet ist; eine zweite Signaldurchgangsbohrung, die auf einer zweiten Seite der Mittellinie eingerichtet ist, wobei die erste Seite entgegengesetzt zu der zweiten Seite ist; einen ersten Signalstift, der durch die erste Signaldurchgangsbohrung mit einer ersten Signalspur in der PCB elektrisch verbunden ist, wobei der erste Signalstift eine Biegung in einer ersten Richtung umfasst, wobei die Biegung nahe der ersten Durchgangsbohrung angeordnet ist; und einen zweiten Signalstift, der durch die zweite Signaldurchgangsbohrung mit einer zweiten Signalspur in der PCB elektrisch verbunden ist, wobei der zweite Signalstift eine Biegung in einer zweiten Richtung umfasst, wobei die zweite Richtung entgegengesetzt zu der ersten Richtung ist, wobei die Biegung nahe der zweiten Durchgangsbohrung angeordnet ist
Beispiel 36 kann den Gegenstand von Beispiel 35 beinhalten, wobei der erste Signalstift und der zweite Signalstift dazu eingerichtet sind, benachbarte Metallkontaktfinger auf einer Erweiterungskarte zu berühren.
Beispiel 37 kann den Gegenstand von einem der Beispiele 35-36 beinhalten, wobei das Durchgangsbohrungsstiftfeld außerdem eine erste Vielzahl von Signaldurchgangsbohrungen, die auf einer ersten Seite einer Mittellinie eingerichtet sind; eine zweite Vielzahl von Signaldurchgangsbohrungen, die auf einer zweiten Seite der Mittellinie eingerichtet sind, wobei die zweite Seite entgegengesetzt zu der ersten Seite ist; eine erste Vielzahl von Signal stiften, wobei jeder der ersten Vielzahl von Signalstiften durch eine entsprechende der Vielzahl von ersten Signaldurchgangsbohrungen an die Leiterplatte gekoppelt ist, wobei jeder ersten Vielzahl von Signalstiften eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in einer ersten Richtung ausgerichtet ist; und eine zweite Vielzahl von Signal stiften, wobei jeder der zweiten Vielzahl von Signalstiften durch eine entsprechende der Vielzahl von zweiten Signaldurchgangsbohrungen an die Leiterplatte gekoppelt ist, wobei jeder zweiten Vielzahl von Signalstiften eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in einer zweiten Richtung ausgerichtet ist, die in Bezug auf die Mittellinie entgegengesetzt zu der ersten Richtung ist, beinhaltet.
Beispiel 38 kann den Gegenstand der Beispiele 35-37 beinhalten, wobei mindestens zwei der Vielzahl von Massedurchgangsbohrungen, die entlang der Mittellinie eingerichtet sind, miteinander in Kontakt sind, wodurch eine Massebrücke gebildet wird.
Beispiel 39 kann den Gegenstand von Beispiel 38 beinhalten, wobei die Vielzahl von Massedurchgangsbohrungen eine erste Vielzahl von Massedurchgangsbohrungen ist und die Vielzahl von Massestiften eine erste Vielzahl von Massestiften ist; die Vorrichtung außerdem eine erste benachbarte Massedurchgangsbohrung, die auf der ersten Seite der Mittellinie eingerichtet ist, und eine zweite benachbarte Massedurchgangsbohrung, die auf der zweiten Seite der Mittellinie eingerichtet ist; einen ersten benachbarten Massestift, der durch die erste benachbarte Massedurchgangsbohrung an die Masseebene gekoppelt ist, wobei der erste benachbarte Massestift eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in der ersten Richtung ausgerichtet ist; und einen zweiten benachbarten Massestift, der durch die zweite benachbarte Massedurchgangsbohrung an die Masseebene gekoppelt ist, wobei der erste benachbarte Massestift benachbart zu dem zweiten benachbarten Massestift ist, wobei der zweite benachbarte Massestift eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in der zweiten Richtung ausgerichtet ist, beinhaltet.
Beispiel 40 kann den Gegenstand von einem der Beispiele 35-39 beinhalten, wobei der erste Signalstift eine Biegung umfasst, die in einer entgegengesetzten Richtung in Bezug auf die Mittellinie zu einem benachbarten Signalstift ausgerichtet ist.
Beispiel 41 kann den Gegenstand von einem der Beispiele 35-40 beinhalten und kann außerdem eine Peripheral-Component-Interconnect-Express-konforme (PCIe-konforme) Steckerhülse beinhalten, wobei die Steckerhülse dazu konfiguriert ist, eine PCIe-konforme Erweiterungskarte aufzunehmen und die Erweiterungskarte mechanisch und elektrisch an die Leiterplatte zu koppeln.
Beispiel 42 ist eine Vorrichtung, die einen Peripheral-Component-Interconnect-Express-konformen (PCIe-konformen) Stecker beinhaltet, wobei der PCIe-Stecker ein Durchgangsbohrungsstiftfeld beinhaltet, das Folgendes umfasst: eine Vielzahl von Massestiften entlang einer Achse des Durchgangsbohrungsstiftfelds und eine Vielzahl von Signal stiften, wobei die Vielzahl von Signalstiften in einem alternierenden Herein/Heraus-Muster in Bezug auf die Achse angeordnet ist.
Beispiel 43 kann den Gegenstand von Beispiel 42 beinhalten, wobei die Achse eine Mittellinie von Kontakten der Erweiterungskarte ist.
Beispiel 44 kann den Gegenstand von einem der Beispiele 42-43 beinhalten, wobei die Vielzahl von Massestiften einzelne Massestifte umfasst und weiterhin doppelte benachbarte Massestifte umfasst, die in dem alternierenden Herein/Heraus-Muster angeordnet sind.
Beispiel 45 kann den Gegenstand von einem der Beispiele 43-44 beinhalten, wobei die Erweiterungskarte durch das Durchgangsbohrungsstiftfeld kommunikativ mit der PCB auf der Basis eines Peripheral-Component-Interconnect-Express-Protokolls (PCIe-Protokolls) gekoppelt ist.
Beispiel 46 kann den Gegenstand von einem der Beispiele 42-45 beinhalten und kann außerdem eine Steckerabdeckung beinhalten, die jeden der Massestifte und der Signalstifte abdeckt, wobei die Steckerabdeckung die Massestifte und die Signalstifte zum Berühren der Erweiterungskarte freilegt.
Beispiel 47 kann den Gegenstand der Beispiele 22-26 beinhalten, wobei mindestens zwei der Vielzahl von Massestiften miteinander in Kontakt sind, wobei die mindestens zwei der Vielzahl von Massestiften, die miteinander in Kontakt sind, eine Massebrücke bilden.
Die vorstehende Beschreibung von einer oder mehreren Implementierungen stellt eine Veranschaulichung und eine Beschreibung bereit, soll jedoch nicht erschöpfend sein oder den Schutzumfang von Ausführungsformen auf die offenbarte präzise Form beschränken. Modifikationen und Variationen sind in Anbetracht der obigen Lehren möglich oder können aus der Ausübung verschiedener Ausführungsformen erhalten werden.

Claims

Vorrichtung, umfassend: eine Leiterplatte (PCB), die eine Masseebene umfasst; und ein Durchgangsbohrungsstiftfeld, umfassend: eine Vielzahl von Massedurchgangsbohrungen, die entlang einer Mittellinie eingerichtet und an die Masseebene elektrisch gekoppelt sind; eine Vielzahl von Massestiften, wobei jeder der Vielzahl von Massestiften durch eine entsprechende Massedurchgangsbohrung an die Masseebene gekoppelt ist; und eine erste Signaldurchgangsbohrung, die auf einer ersten Seite der Mittellinie eingerichtet ist; eine zweite Signaldurchgangsbohrung, die auf einer zweiten Seite der Mittellinie eingerichtet ist, wobei die erste Seite entgegengesetzt zu der zweiten Seite ist; einen ersten Signalstift, der durch die erste Signaldurchgangsbohrung elektrisch mit einer ersten Signalspur in der PCB verbunden ist, wobei der erste Signalstift eine Biegung in einer ersten Richtung umfasst, wobei die Biegung nahe der ersten Durchgangsbohrung angeordnet ist; und einen zweiten Signalstift, der durch die zweite Signaldurchgangsbohrung elektrisch mit einer zweiten Signalspur in der PCB verbunden ist, wobei der zweite Signalstift eine Biegung in einer zweiten Richtung umfasst, wobei die zweite Richtung entgegengesetzt zu der ersten Richtung ist, wobei die Biegung nahe der zweiten Durchgangsbohrung angeordnet ist.
Vorrichtung nach Anspruch 1, wobei der erste Signalstift und der zweite Signalstift dazu eingerichtet sind, benachbarte Metallkontaktfinger auf einer Erweiterungskarte zu berühren.
Vorrichtung nach einem der Ansprüche 1-2, wobei das Durchgangsbohrungsstiftfeld Folgendes umfasst: eine erste Vielzahl von Signaldurchgangsbohrungen, die auf einer ersten Seite einer Mittellinie eingerichtet sind; eine zweite Vielzahl von Signaldurchgangsbohrungen, die auf einer zweiten Seite der Mittellinie eingerichtet sind, wobei die zweite Seite entgegengesetzt zu der ersten Seite ist; eine erste Vielzahl von Signal stiften, wobei jeder der ersten Vielzahl von Signalstiften durch eine entsprechende der Vielzahl von ersten Signaldurchgangsbohrungen an die Leiterplatte gekoppelt ist, wobei jeder der ersten Vielzahl von Signalstiften eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in einer ersten Richtung ausgerichtet ist; und eine zweite Vielzahl von Signal stiften, wobei jeder der zweiten Vielzahl von Signalstiften durch eine entsprechende der Vielzahl von zweiten Signaldurchgangsbohrungen an die Leiterplatte gekoppelt ist, wobei jeder der zweiten Vielzahl von Signalstiften eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in einer zweiten Richtung ausgerichtet ist, die in Bezug auf die Mittellinie entgegengesetzt zu der ersten Richtung ist.
Vorrichtung nach einem der Ansprüche 1-2, wobei mindestens zwei der Vielzahl von Massedurchgangsbohrungen, die entlang der Mittellinie eingerichtet sind, miteinander in Kontakt sind, wodurch eine Massebrücke gebildet wird.
Vorrichtung nach Anspruch 4, wobei die Vielzahl von Massedurchgangsbohrungen eine erste Vielzahl von Massedurchgangsbohrungen ist und die Vielzahl von Massestiften eine erste Vielzahl von Massestiften ist; wobei die Vorrichtung weiterhin Folgendes umfasst: eine erste benachbarte Massedurchgangsbohrung, die auf der ersten Seite der Mittellinie eingerichtet ist, und eine zweite benachbarte Massedurchgangsbohrung, die auf der zweiten Seite der Mittellinie eingerichtet ist; einen ersten benachbarten Massestift, der durch die erste benachbarte Massedurchgangsbohrung an die Masseebene gekoppelt ist, wobei der erste benachbarte Massestift eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in der ersten Richtung ausgerichtet ist; einen zweiten benachbarten Massestift, der durch die zweite benachbarte Massedurchgangsbohrung an die Masseebene gekoppelt ist, wobei der erste benachbarte Massestift benachbart zu dem zweiten benachbarten Massestift ist, wobei der zweite benachbarte Massestift eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in der zweiten Richtung ausgerichtet ist.
Vorrichtung nach einem der Ansprüche 1-2, wobei der erste Signalstift eine Biegung umfasst, die in einer entgegengesetzten Richtung in Bezug auf die Mittellinie zu einem benachbarten Signalstift ausgerichtet ist.
Vorrichtung nach einem der Ansprüche 1-2, wobei die Vorrichtung mit einem Peripheral-Component-Interconnect-Express-Kommunikationsprotokoll (PCIe-Kommunikationsprotokoll) konform ist.
Vorrichtung nach einem der Ansprüche 1-2, die weiterhin eine Peripheral-Component-Interconnect-Express-konforme (PCIe-konforme) Steckerhülse umfasst, wobei die Steckerhülse dazu konfiguriert ist, eine PCIe-konforme Erweiterungskarte aufzunehmen und die Erweiterungskarte mechanisch und elektrisch an die Leiterplatte zu koppeln.
Vorrichtung nach einem der Ansprüche 1-2, wobei jeder der Massestifte, des ersten Signalstifts und des zweiten Signalstifts ein Segment-für-Segment optimiertes Impedanzprofil umfasst, wobei das Impedanzprofil ein Konturprofil umfasst.
Vorrichtung nach einem der Ansprüche 1-2, wobei das Stiftfeld ein erstes Stiftfeld ist, wobei die Vorrichtung ein zweites Stiftfeld umfasst, das benachbart zu dem ersten Stiftfeld angeordnet ist.
Vorrichtung nach Anspruch 10, wobei das zweite Stiftfeld eine Vielzahl von Massestiften und Signalstiften umfasst, die in derselben Reihenfolge wie die Massestifte und die Signalstifte des ersten Stiftfelds eingerichtet sind.
Vorrichtung nach einem der Ansprüche 1-2. wobei jeder der Massestifte, des ersten Signalstifts und des zweiten Signalstifts einen Gull-Wing-geformten Kontakt umfasst, der eine Vorlastspannung umfasst.
Vorrichtung nach einem der Ansprüche 1-2, wobei jede der Massedurchgangsbohrungen, der ersten Signaldurchgangsbohrung und der zweiten Signaldurchgangsbohrung einen Durchmesser umfasst, der für eine oder mehrere von Signalintegrität und Führung optimiert ist.
System, umfassend: eine Grundplatinenleiterplatte (Grundplatinen-PCB) mit einem Durchgangsbohrungsstiftfeld und eine Erweiterungskarte, die mittels des Durchgangsbohrungsstiftfelds mit der PCB gekoppelt ist; wobei das Durchgangsbohrungsstiftfeld Folgendes umfasst: eine Vielzahl von Massedurchgangsbohrungen, die entlang einer Mittellinie eingerichtet und an die Masseebene elektrisch gekoppelt sind; eine Vielzahl von Massestiften, wobei jeder der Vielzahl von Massestiften durch eine entsprechende Massedurchgangsbohrung an die Masseebene gekoppelt ist; eine erste Signaldurchgangsbohrung, die auf einer ersten Seite der Mittellinie eingerichtet ist; eine zweite Signaldurchgangsbohrung, die auf einer zweiten Seite der Mittellinie eingerichtet ist, wobei die erste Seite entgegengesetzt zu der zweiten Seite ist; einen ersten Signalstift, der durch die erste Signaldurchgangsbohrung elektrisch mit einer ersten Signalspur in der PCB verbunden ist, wobei der erste Signalstift eine Biegung in einer ersten Richtung umfasst, wobei die Biegung nahe der ersten Durchgangsbohrung angeordnet ist; und einen zweiten Signalstift, der durch die zweite Signaldurchgangsbohrung elektrisch mit einer zweiten Signalspur in der PCB verbunden ist, wobei der zweite Signalstift eine Biegung in einer zweiten Richtung umfasst, wobei die zweite Richtung entgegengesetzt zu der ersten Richtung ist, wobei die Biegung nahe der zweiten Durchgangsbohrung angeordnet ist.
System nach Anspruch 14, wobei der erste Signalstift und der zweite Signalstift dazu eingerichtet sind, benachbarte Metallkontaktfinger auf einer Erweiterungskarte zu berühren.
System nach einem der Ansprüche 14-15, wobei das Durchgangsbohrungsstiftfeld Folgendes umfasst: eine erste Vielzahl von Signaldurchgangsbohrungen, die auf einer ersten Seite einer Mittellinie eingerichtet sind; eine zweite Vielzahl von Signaldurchgangsbohrungen, die auf einer zweiten Seite der Mittellinie eingerichtet sind, wobei die zweite Seite entgegengesetzt zu der ersten Seite ist; eine erste Vielzahl von Signal stiften, wobei jeder der ersten Vielzahl von Signalstiften durch eine entsprechende der Vielzahl von ersten Signaldurchgangsbohrungen an die Leiterplatte gekoppelt ist, wobei jeder der ersten Vielzahl von Signalstiften eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in einer ersten Richtung ausgerichtet ist; und eine zweite Vielzahl von Signal stiften, wobei jeder der zweiten Vielzahl von Signalstiften durch eine entsprechende der Vielzahl von zweiten Signaldurchgangsbohrungen an die Leiterplatte gekoppelt ist, wobei jeder der zweiten Vielzahl von Signalstiften eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in einer zweiten Richtung ausgerichtet ist, die in Bezug auf die Mittellinie entgegengesetzt zu der ersten Richtung ist.
System nach einem der Ansprüche 14-15, wobei mindestens zwei der Vielzahl von Massedurchgangsbohrungen, die entlang der Mittellinie eingerichtet sind, miteinander in Kontakt sind, wodurch eine Massebrücke gebildet wird.
System nach Anspruch 17, wobei die Vielzahl von Massedurchgangsbohrungen eine erste Vielzahl von Massedurchgangsbohrungen ist und die Vielzahl von Massestiften eine erste Vielzahl von Massestiften ist; wobei die Vorrichtung weiterhin Folgendes umfasst: eine erste benachbarte Massedurchgangsbohrung, die auf der ersten Seite der Mittellinie eingerichtet ist, und eine zweite benachbarte Massedurchgangsbohrung, die auf der zweiten Seite der Mittellinie eingerichtet ist; einen ersten benachbarten Massestift, der durch die erste benachbarte Massedurchgangsbohrung an die Masseebene gekoppelt ist, wobei der erste benachbarte Massestift eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in der ersten Richtung ausgerichtet ist; und einen zweiten benachbarten Massestift, der durch die zweite benachbarte Massedurchgangsbohrung an die Masseebene gekoppelt ist, wobei der erste benachbarte Massestift benachbart zu dem zweiten benachbarten Massestift ist, wobei der zweite benachbarte Massestift eine Biegung nahe dem Durchgangsbohrungsstiftfeld umfasst, wobei die Biegung in der zweiten Richtung ausgerichtet ist.
System nach einem der Ansprüche 14-15, wobei der erste Signalstift eine Biegung umfasst, die in einer entgegengesetzten Richtung in Bezug auf die Mittellinie zu einem benachbarten Signalstift ausgerichtet ist.
System nach einem der Ansprüche 14-15, das weiterhin eine Peripheral-Component-Interconnect-Express-konforme (PCIe-konforme) Steckerhülse umfasst, wobei die Steckerhülse dazu konfiguriert ist, eine PCIe-konforme Erweiterungskarte aufzunehmen und die Erweiterungskarte mechanisch und elektrisch an die Leiterplatte zu koppeln.
Vorrichtung, umfassend: einen Peripheral-Component-Interconnect-Express-konformen (PCIe-konformen) Stecker, wobei der PCIe-Stecker Folgendes umfasst: ein Durchgangsbohrungsstiftfeld, das Folgendes umfasst: eine Vielzahl von Massestiften entlang einer Achse des Durchgangsbohrungsstiftfelds und eine Vielzahl von Signal stiften, wobei die Vielzahl von Signalstiften in einem alternierenden Herein/Heraus-Muster in Bezug auf die Achse angeordnet ist.
Vorrichtung nach Anspruch 21, wobei die Achse eine Mittellinie von Kontakten der Erweiterungskarte ist.
Vorrichtung nach einem der Ansprüche 21-22, wobei die Vielzahl von Massestiften einzelne Massestifte umfasst und weiterhin doppelte benachbarte Massestifte umfasst, die in dem alternierenden Herein/Heraus-Muster angeordnet sind.
Vorrichtung nach einem der Ansprüche 21-22, wobei die Erweiterungskarte durch das Durchgangsbohrungsstiftfeld kommunikativ mit der PCB auf der Basis eines Peripheral-Component-Interconnect-Express-Protokolls (PCIe-Protokolls) gekoppelt ist.
Vorrichtung nach einem der Ansprüche 21-22, die weiterhin eine Steckerabdeckung umfasst, die jeden der Massestifte und der Signalstifte abdeckt, wobei die Steckerabdeckung die Massestifte und die Signalstifte zum Berühren der Erweiterungskarte freilegt.