DE112017004644T5 - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
DE112017004644T5
DE112017004644T5 DE112017004644.0T DE112017004644T DE112017004644T5 DE 112017004644 T5 DE112017004644 T5 DE 112017004644T5 DE 112017004644 T DE112017004644 T DE 112017004644T DE 112017004644 T5 DE112017004644 T5 DE 112017004644T5
Authority
DE
Germany
Prior art keywords
semiconductor element
unit
molding
sintered body
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017004644.0T
Other languages
German (de)
Other versions
DE112017004644B4 (en
Inventor
Kazuhiko Sugiura
Tomohito Iwashige
Jun Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112017004644T5 publication Critical patent/DE112017004644T5/en
Application granted granted Critical
Publication of DE112017004644B4 publication Critical patent/DE112017004644B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

Eine Halbleitervorrichtung weist auf: ein Halbleiterelement (1), das eine Fläche (1a) und eine andere Fläche (1b), die der einen Fläche (1a) gegenüberliegt, aufweist und eine Elektrode (2) auf der anderen Fläche (1b) aufweist; eine Anbringungseinheit (6), die eine elektrische Leitfähigkeit aufweist und so angeordnet ist, dass sie der Elektrode (2) gegenüberliegt; und eine Verbindungseinheit (3), die zwischen dem Halbleiterelement (1) und der Anbringungseinheit (6) angeordnet ist, um das Halbleiterelement (1) und die Anbringungseinheit (6) mechanisch und elektrisch zu verbinden. Die Verbindungseinheit (3) weist ein Formteil (4), das mit einer Vielzahl von Löchern (4b) geformt ist, die in einer Stapelrichtung des Halbleiterelements (1) und der Anbringungseinheit (6) durchdringen, und einen Silbersinterkörper (5), der in jedem der Vielzahl von Löchern (4b) angeordnet ist, auf. Das Halbleiterelement (1) und die Anbringungseinheit (6) sind durch den Silbersinterkörper (5) mechanisch verbunden.

Figure DE112017004644T5_0000
A semiconductor device comprises: a semiconductor element (1) having one surface (1a) and another surface (1b) facing the one surface (1a) and having an electrode (2) on the other surface (1b); an attachment unit (6) having an electrical conductivity and arranged to face the electrode (2); and a connection unit (3) disposed between the semiconductor element (1) and the attachment unit (6) for mechanically and electrically connecting the semiconductor element (1) and the attachment unit (6). The connection unit (3) has a molding (4) formed with a plurality of holes (4b) penetrating in a stacking direction of the semiconductor element (1) and the attachment unit (6), and a silver sintered body (5) formed in each of the plurality of holes (4b) is arranged on. The semiconductor element (1) and the attachment unit (6) are mechanically connected by the silver sintered body (5).
Figure DE112017004644T5_0000

Description

QUERVERWEISE AUF VERWANDTE ANMELDUNGENCROSS-REFERENCES TO RELATED APPLICATIONS

Diese Anmeldung basiert auf der am 15. September 2016 eingereichten Japanischen Patentanmeldung Nr. 2016-180612 ; deren Offenbarungsgehalt ist hierin durch Bezugnahme aufgenommen.This application is based on the submitted on 15 September 2016 Japanese Patent Application No. 2016-180612 ; the disclosure of which is incorporated herein by reference.

TECHNISCHES GEBIETTECHNICAL AREA

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, bei der ein Halbleiterelement auf einer Anbringungseinheit durch eine Verbindungseinheit angebracht ist, und ein Verfahren zum Herstellen derselben.The present invention relates to a semiconductor device in which a semiconductor element is mounted on an attachment unit by a connection unit, and a method of manufacturing the same.

STAND DER TECHNIKSTATE OF THE ART

Im Stand der Technik wurde die folgende Halbleitervorrichtung als ein derartiger Typ einer Halbleitervorrichtung vorgeschlagen (siehe beispielsweise JP 2010-171271 A ). Das heißt, in dieser Halbleitervorrichtung wird ein Halbleiterelement verwendet, das eine Fläche und eine andere Fläche aufweist und eine Elektrode auf mindestens der anderen Fläche aufweist. Es wird ein Leiterrahmen oder dergleichen, der eine elektrisch leitfähige Einheit ist, als eine Anbringungseinheit, die anzubringen ist, verwendet. Das Halbleiterelement ist auf der Anbringungseinheit durch einen Silbersinterkörper (nachfolgend wird Silber als Ag bezeichnet) als eine Verbindungseinheit in einer derartigen Art und Weise angebracht, dass die Elektrode auf der anderen Flächenseite zur Anbringungseinheit gerichtet ist und elektrisch mit der Anbringungseinheit verbunden ist.In the prior art, the following semiconductor device has been proposed as such a type of semiconductor device (see, for example, FIG JP 2010-171271 A ). That is, in this semiconductor device, a semiconductor element having one surface and another surface and having an electrode on at least the other surface is used. A lead frame or the like which is an electrically conductive unit is used as an attachment unit to be mounted. The semiconductor element is mounted on the mounting unit by a silver sintered body (hereinafter referred to as silver Ag) as a connection unit in such a manner that the electrode on the other surface side faces the mounting unit and is electrically connected to the mounting unit.

Eine derartige Halbleitervorrichtung wird beispielsweise wie folgt hergestellt. Ein Pastenmaterial, das Ag-Partikel aufweist, wird auf der Anbringungseinheit platziert und das Halbleiterelement wird auf dem Pastenmaterial so angebracht, dass die Elektrode zur Anbringungseinheit gerichtet ist. Das Pastenmaterial wird dann gesintert, um einen Ag-Sinterkörper zu formen. Auf diese Weise wird die oben beschriebene Halbleitervorrichtung hergestellt.Such a semiconductor device is produced, for example, as follows. A paste material comprising Ag particles is placed on the mounting unit, and the semiconductor element is mounted on the paste material so that the electrode faces the mounting unit. The paste material is then sintered to form an Ag sintered body. In this way, the above-described semiconductor device is manufactured.

LITERATUR IM STAND DER TECHNIKLITERATURE IN THE PRIOR ART

PATENTLITERATURPatent Literature

Patentliteratur 1: JP 2010-171271 A Patent Literature 1: JP 2010-171271 A

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Während dem Sintern werden jedoch Hohlräume im Ag-Sinterkörper geformt. Falls die Hohlräume so verbunden sind, dass sie sich in einer ebenen Richtung der Anbringungseinheit ausdehnen, kann die Verbindungsstärke des Ag-Sinterkörpers verringert sein, was zu einem Brechen des Ag-Sinterkörpers führt. Das heißt, die Halbleitervorrichtung kann gebrochen bzw. defekt sein.However, voids are formed in the Ag sintered body during sintering. If the cavities are connected so as to expand in a planar direction of the attachment unit, the bonding strength of the Ag sintered body may be lowered, resulting in breakage of the Ag sintered body. That is, the semiconductor device may be broken.

Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung, die imstande ist, das Brechen zu unterdrücken, und ein Verfahren zum Herstellen derselben bereitzustellen.It is an object of the present invention to provide a semiconductor device capable of suppressing breakage and a method of manufacturing the same.

Gemäß einem Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: ein Halbleiterelement, das eine Fläche und eine andere Fläche, die der einen Fläche gegenüberliegt, aufweist und mit einer Elektrode auf der anderen Fläche geformt ist; eine Anbringungseinheit, die eine elektrische Leitfähigkeit aufweist und so angeordnet ist, dass sie zu Elektrode gerichtet ist; und eine Verbindungseinheit, die zwischen dem Halbleiterelement und der Anbringungseinheit angeordnet ist und das Halbleiterelement und die Anbringungseinheit mechanisch und elektrisch verbindet. Die Verbindungseinheit weist ein Formteil, das mit einer Vielzahl von Löchern geformt ist, die in einer Stapelrichtung des Halbleiterelements und der Anbringungseinheit durch die Verbindungeinheit dringen, und einen Ag-Sinterkörper, der in jedem der Vielzahl von Löchern angeordnet ist, auf. Das Halbleiterelement und die Anbringungseinheit sind durch den Ag-Sinterkörper mechanisch verbunden.According to one aspect of the present invention, a semiconductor device comprises: a semiconductor element having one surface and another surface opposite to the one surface and formed with an electrode on the other surface; an attachment unit that has an electrical conductivity and is arranged so that it is directed to the electrode; and a connection unit disposed between the semiconductor element and the attachment unit and mechanically and electrically connecting the semiconductor element and the attachment unit. The connection unit includes a molding molded with a plurality of holes penetrating through the connection unit in a stacking direction of the semiconductor element and the attachment unit, and an Ag sintered body disposed in each of the plurality of holes. The semiconductor element and the mounting unit are mechanically connected by the Ag sintered body.

In einer derartigen Konfiguration beschränkt das Formteil die Hohlräume in den benachbarten Löchern, dass sie miteinander verbunden sind, sogar falls Hohlräume im Ag-Sinterkörper in den Löchern angeordnet sind. Dadurch ist es weniger wahrscheinlich, dass sich die Hohlräume entlang der ebenen Richtung der Anbringungseinheit ausdehnen. Dementsprechend ist es möglich, die Degradation bzw. die Abnahme der Verbindungsstärke der Verbindungseinheit und das Brechen der Halbleitervorrichtung zu unterdrücken.In such a configuration, the molding restricts the cavities in the adjacent holes to be bonded to each other even if voids are arranged in the Ag sintered body in the holes. As a result, the cavities are less likely to expand along the planar direction of the attachment unit. Accordingly, it is possible to suppress the degradation of the connection strength of the connection unit and the breakage of the semiconductor device.

Gemäß einem anderen Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen der oben beschriebenen Halbleitervorrichtung auf: Vorbereiten einer Verbindungseinheitsschicht durch Füllen eines Pastenmaterials, das Silberpulver aufweist, in die vorbereitete Vielzahl von Löchern des Formteils; Anbringen des Halbleiterelements auf der Anbringungseinheit durch die Verbindungseinheitsschicht, so dass die Elektrode des Halbleiterelements zur Anbringungseinheit gerichtet ist; und mechanisches Verbinden des Halbleiterelements und der Anbringungseinheit durch Formen des Sinterkörpers aus dem Pastenmaterial durch Erwärmen.According to another aspect of the present invention, a method of manufacturing the above-described semiconductor device comprises: preparing a compound unit layer by filling a paste material comprising silver powder into the prepared plurality of holes of the molding; Attaching the semiconductor element on the attachment unit through the connection unit layer such that the electrode of the semiconductor element faces the attachment unit; and mechanically bonding the semiconductor element and the mounting unit by forming the sintered body from the paste material by heating.

Bei einem derartigen Verfahren, sogar falls Hohlräume im Ag-Sinterkörper während des Formens des Ag-Sinterkörpers geformt werden, begrenzt das Formteil die Hohlräume in den benachbarten Löchern, dass sie miteinander verbunden sind. Es ist folglich möglich, die Halbleitervorrichtung herzustellen, in der ein Ausdehnen der Hohlräume in der ebenen Richtung der Anbringungseinheit unterdrückt wird. Das heißt, es ist möglich, die Halbleitervorrichtung herzustellen, die imstande ist, das Brechen aufgrund der Degradation der Verbindungsstärke der Verbindungseinheit zu unterdrücken.In such a method, even if voids are formed in the Ag sintered body during the molding of the Ag sintered body, the molding confines the cavities in the adjacent holes to be joined together. It is therefore possible to manufacture the semiconductor device in which expansion of the cavities in the planar direction of the mounting unit is suppressed. That is, it is possible to manufacture the semiconductor device capable of suppressing the breakage due to the degradation of the connection strength of the connection unit.

Figurenlistelist of figures

  • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform; 1 shows a cross-sectional view of a semiconductor device according to a first embodiment;
  • 2 zeigt eine Ebenenansicht einer Verbindungseinheit, die in 1 gezeigt ist; 2 shows a plan view of a connection unit that in 1 is shown;
  • 3A zeigt eine Querschnittsansicht, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung zeigt; 3A shows a cross-sectional view showing a manufacturing process of in 1 shown semiconductor device;
  • 3B zeigt eine Querschnittsansicht, die einen Herstellungsvorgang der Halbleitervorrichtung nachfolgend zu 3A zeigt; 3B FIG. 12 is a cross-sectional view showing a manufacturing process of the semiconductor device below. FIG 3A shows;
  • 3C zeigt eine Querschnittsansicht, die einen Herstellungsvorgang der Halbleitervorrichtung nachfolgend zu 3B zeigt; 3C FIG. 12 is a cross-sectional view showing a manufacturing process of the semiconductor device below. FIG 3B shows;
  • 3D zeigt eine Querschnittsansicht, die einen Herstellungsvorgang der Halbleitervorrichtung nachfolgend zu 3C zeigt; 3D FIG. 12 is a cross-sectional view showing a manufacturing process of the semiconductor device below. FIG 3C shows;
  • 4 zeigt eine Querschnittsansicht einer Umgebung der Verbindungseinheit in einem Fall, in dem die Verbindungseinheit nur aus einem Ag-Sinterkörper besteht; 4 shows a cross-sectional view of an environment of the connection unit in a case where the connection unit consists only of an Ag sintered body;
  • 5 zeigt eine vergrößerte Ansicht einer Umgebung der Verbindungseinheit in 3D; und 5 shows an enlarged view of an environment of the connection unit in 3D ; and
  • 6 zeigt eine Ebenenansicht, die ein Formteil gemäß einer zweiten Ausführungsform zeigt. 6 shows a plan view showing a molding according to a second embodiment.

BESCHREIBUNG DER AUSFÜHRUNGSFORMENDESCRIPTION OF THE EMBODIMENTS

Nachfolgend werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Figuren beschrieben. In der folgenden Ausführungsformen wird denselben oder äquivalenten Teilen dasselbe Bezugszeichen zugewiesen.Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are given the same reference number.

(Erste Ausführungsform)First Embodiment

Eine erste Ausführungsform wird mit Bezug auf die Figuren beschrieben. Eine Halbleitervorrichtung einer vorliegenden Ausführungsform ist, wie in 1 gezeigt, so konfiguriert, dass ein Halbleiterelement 1 auf einer Anbringungseinheit 6 durch eine Verbindungseinheit 3 angebracht ist.A first embodiment will be described with reference to the figures. A semiconductor device of a present embodiment is as in FIG 1 shown, configured to be a semiconductor element 1 on an attachment unit 6 through a connection unit 3 is appropriate.

Ein Halbleiterelement, das eine Fläche 1a und eine andere Fläche 1b, die der einen Fläche 1a gegenüberliegt, aufweist und eine Elektrode 2 auf der Seite der anderen Fläche 1b aufweist, wird als das Halbleiterelement 1 verwendet. Ein Element eines Bipolartransistors mit isoliertem Gate (insulated gate bipolar transistor IGBT), der eine Emitter-Elektrode, eine Gate-Elektrode oder dergleichen auf der Seite der einen Fläche 1a und eine Collector-Elektrode als die Elektrode 2 auf der Seite der anderen Fläche 1b aufweist, kann beispielsweise als das Halbleiterelement 1 verwendet werden. Es ist anzumerken, dass das Halbleiterelement 1 nicht auf ein derartiges Beispiel begrenzt ist, sondern ein anderes Beispiel, wie etwa ein Element eines Metaloxid-Halbleiter Feldeffekttransistors (MOSFET) sein kann.A semiconductor element that has a surface 1a and another area 1b that of one surface 1a opposite, and has an electrode 2 on the side of the other surface 1b is referred to as the semiconductor element 1 used. An insulated gate bipolar transistor (IGBT) element comprising an emitter electrode, a gate electrode, or the like on the side of the one surface 1a and a collector electrode as the electrode 2 on the side of the other surface 1b may, for example, as the semiconductor element 1 be used. It should be noted that the semiconductor element 1 is not limited to such an example, but another example, such as may be an element of a metal oxide semiconductor field effect transistor (MOSFET).

Die Verbindungseinheit 3 weist ein Formteil 4 und einen Ag-Sinterkörper 5 auf, die Ag als eine Hauptkomponente aufweisen. Das Formteil 4 der vorliegenden Ausführungsform ist insbesondere, wie in 2 gezeigt, durch eine Metallplatte 4a bereitgestellt, die mit einer Vielzahl von Löchern 4b geformt ist, die durch die Metallplatte 4a in einer Dickenrichtung dringen. Die Dickenrichtung der Metallplatte 4a entspricht einer Stapelrichtung des Halbleiterelements 1 und der Anbringungseinheit 6.The connection unit 3 has a molding 4 and an Ag sintered body 5 which have Ag as a main component. The molding 4 In particular, in the present embodiment, as shown in FIG 2 shown by a metal plate 4a provided with a variety of holes 4b Shaped by the metal plate 4a penetrate in a thickness direction. The thickness direction of the metal plate 4a corresponds to a stacking direction of the semiconductor element 1 and the attachment unit 6 ,

Die Metallplatte 4a besteht aus einem elektrisch leitfähigen Material, das eine hohe Benetzbarkeit mit Ag aufweist und nicht mit Ag reagiert oder mit Ag reagiert, um eine stabile Legierung zu formen. Die Metallplatte 4a besteht beispielsweise aus Gold (Au), Aluminium (AI), Wolfram (W), Molybden (Mo), Silber (Ag) oder dergleichen. In der vorliegenden Ausführungsform weisen die Löcher 4b eine zylindrische Form auf. Die Form der Löcher 4b ist jedoch nicht besonders begrenzt. Die Löcher 4b können eine quadratische Säulenform oder eine dreieckige Säulenform aufweisen. In der Praxis ist die Anzahl der Löcher 4b tatsächlich größer als die der in den 1 und 2 gezeigten Löcher, und die Löcher 4b sind in der Metallplatte 4a so geformt, dass beispielsweise 80 bis 300 Löcher pro Inch angeordnet sind.The metal plate 4a consists of an electrically conductive material that has high wettability with Ag and does not react with Ag or react with Ag to form a stable alloy. The metal plate 4a For example, it is made of gold (Au), aluminum (Al), tungsten (W), molybdenum (Mo), silver (Ag) or the like. In the present embodiment, the holes 4b a cylindrical shape. The shape of the holes 4b however, is not particularly limited. The holes 4b may have a square pillar shape or a triangular pillar shape. In practice, the number of holes 4b actually bigger than the ones in the 1 and 2 shown holes, and the holes 4b are in the metal plate 4a shaped so that, for example, 80 to 300 holes per inch are arranged.

Der Ag-Sinterkörper 5 ist in jedem der Löcher 4b angeordnet, die in der Metallplatte 4a geformt sind. Der Ag-Sinterkörper 5 weist, wie in 1 gezeigt, einen Hohlraum 7 darin auf. Es ist anzumerken, dass die Hohlräume 7 des Ag-Sinterkörpers 5 nicht miteinander zwischen den Löchern 4b kommunizieren.The Ag sintered body 5 is in each of the holes 4b arranged in the metal plate 4a are shaped. The Ag sintered body 5 points as in 1 shown a cavity 7 in it. It should be noted that the cavities 7 of the Ag sintered body 5 not with each other between the holes 4b communicate.

Die Anbringungseinheit 6 ist durch eine elektrisch leifähige Einheit bereitgestellt. Die Anbringungseinheit 6 ist beispielsweise durch einen Leiterrahmen bereitgestellt. Das Halbleiterelement 1 ist so platziert, dass die Elektrode 2 (das heißt, die andere Fläche 1b) zur Anbringungseinheit 6 gerichtet ist und mit der Anbringungseinheit 6 durch die Verbindungseinheit 3 elektrisch verbunden ist. Das Halbleiterelement 1 ist ferner mit der Anbringungseinheit 6 durch den Ag-Sinterkörper 5 mechanisch verbunden.The attachment unit 6 is provided by an electrically conductive unit. The attachment unit 6 is provided for example by a lead frame. The semiconductor element 1 is placed so that the electrode 2 (that is, the other surface 1b) to the attachment unit 6 is addressed and with the attachment unit 6 through the connecting unit 3 electrically connected. The semiconductor element 1 is also with the mounting unit 6 through the Ag sintered body 5 mechanically connected.

Die Distanz zwischen der Elektrode 2 des Halbleiterelements 1 und der Anbringungseinheit 6 ist durch das Formteil 4 fixiert. In anderen Worten, die Distanz zwischen der Elektrode 2 des Halbleiterelements 1 und der Anbringungseinheit 6 wird durch die Dicke des Formteils 4 (das heißt, der Dicke der Metallplatte 4a) bestimmt.The distance between the electrode 2 of the semiconductor element 1 and the attachment unit 6 is through the molding 4 fixed. In other words, the distance between the electrode 2 of the semiconductor element 1 and the attachment unit 6 is determined by the thickness of the molding 4 (that is, the thickness of the metal plate 4a) certainly.

Die Halbleitervorrichtung weist die Konfiguration, die vorhergebend beschrieben wurde, auf. Als nächstes wird ein Verfahren zum Herstellen der oben beschriebenen Halbleitervorrichtung beschrieben.The semiconductor device has the configuration described above. Next, a method of manufacturing the above-described semiconductor device will be described.

Als erstes wird die Metallplatte 4a, wie in 3A gezeigt, vorbereitet und die Vielzahl von Löchern 4b der Metallplatte 4a durch einen Laser oder dergleichen geformt. Somit ist das Formteil 4 vorbereitet. Es ist anzumerken, dass das Material, das eine hohe Benetzbarkeit mit Ag aufweist, als das Material der Metallplatte 4a verwendet wird, so dass ein Pastenmaterial 5a in die Löcher 4b gefüllt wird, ohne das Luftblasen in einem in 3B gezeigten nachfolgenden Schritt, der nachfolgend beschrieben wird, übrig bleiben. Die Metallplatte 4a besteht auch aus dem Material, das nicht mit Ag reagiert oder so mit Ag reagiert, das eine stabile Legierung bildet, so dass ein Abschnitt, der zwischen benachbarten Löchern 4b positioniert ist, in einem Schritt von 3D, der nachfolgend beschrieben wird, bestehen bleibt. In der vorliegenden Ausführungsform wird beispielsweise eine Metallplatte, die aus Au, Al, W, Mo, Ag oder dergleichen besteht, wie oben beschrieben, als die Metallplatte 4a, die diese Bedingungen erfüllt, verwendet.First, the metal plate 4a , as in 3A shown, prepared and the variety of holes 4b the metal plate 4a formed by a laser or the like. Thus, the molding is 4 prepared. It should be noted that the material having high wettability with Ag than the material of the metal plate 4a is used, leaving a paste material 5a in the holes 4b is filled without the air bubbles in one 3B shown next step, which will be described below, remain. The metal plate 4a It also consists of the material that does not react with Ag or so reacts with Ag, which forms a stable alloy, leaving a section between adjacent holes 4b is positioned in one step by 3D , which is described below, persists. In the present embodiment, for example, a metal plate made of Au, Al, W, Mo, Ag or the like as described above is used as the metal plate 4a that meets these conditions.

Das Pastenmaterial 5a, das den Ag-Sinterkörper 5 durch Erwärmtwerden formt, wird dann, wie in 3B gezeigt, in die Löcher 4b gefüllt. Somit wird eine Verbindungseinheitsschicht 8 vorbereitet. Ein Pastenmaterial, in das ein Ag-Pulver mit einem Durchmesser von ungefähr mehreren Mikrometern in einer Lösung, wie etwa Alkohol oder Ethylenglycol, gemischt ist, wird beispielsweise als das Pastenmaterial 5a verwendet. Ein Druckverfahren, das eine Maske, einen Abstreifer oder dergleichen verwendet, oder ein Verfahren zum Eintauchen des Formteils 4 in einen mit Pastenmaterial 5a gefüllten Behälter, so dass das Pastenmaterial 5a in die Löcher 4b gefüllt wird, und dergleichen werden als Beispiele eines Füllverfahrens des Pastenmaterial 5 in die Lochabschnitte 4b angewendet. In diesem Schritt kann, falls erforderlich, ein vorläufiges Sintern oder dergleichen durchgeführt werden, oder es kann ein Polieren oder dergleichen zum Entfernen des Pastenmaterials 5a, das an der vorderen Fläche oder der hintern Fläche der Metallplatte 4a befestigt ist, durchgeführt werden.The paste material 5a containing the Ag sintered body 5 is formed by heating, then, as in 3B shown in the holes 4b filled. Thus, a compound unit layer becomes 8th prepared. A paste material in which an Ag powder having a diameter of about several microns is mixed in a solution such as alcohol or ethylene glycol is exemplified as the paste material 5a used. A printing method using a mask, a scraper or the like, or a method of dipping the molding 4 in one with paste material 5a filled containers, leaving the paste material 5a in the holes 4b is filled, and the like as examples of a filling process of the paste material 5 in the hole sections 4b applied. In this step, if necessary, preliminary sintering or the like may be performed, or polishing or the like may be performed to remove the paste material 5a at the front surface or the rear surface of the metal plate 4a is fixed, carried out.

In einem Schritt, der zu den in den 3A und 3B gezeigten Schritten unterschiedlich ist, wird das oben beschriebene Halbleiterelement 1 und die Anbringungseinheit 6 vorbereitet. Das Halbleiterelement 1 wird dann, wie in 3C gezeigt, auf der Anbringungseinheit 6 durch die Verbindungseinheitsschicht 8 so angebracht, dass die Elektrode 2 auf der Seite der anderen Fläche 1b des Halbleiterelements 1 der Anbringungseinheit 6 gegenüberliegt.In one step, to those in the 3A and 3B is different, the semiconductor element described above becomes 1 and the attachment unit 6 prepared. The semiconductor element 1 will then, as in 3C shown on the mounting unit 6 through the compound unit layer 8th so attached that the electrode 2 on the side of the other surface 1b of the semiconductor element 1 the attachment unit 6 opposite.

Nachfolgend wird die Struktur, die in dem Vorgang bis zum Schritt von 3C erhalten wird, erwärmt, so dass das Pastenmaterial 5a gesintert wird, um dadurch den Ag-Sinterkörper 5 zu formen. Das Halbleiterelement 1 und die Anbringungseinheit 6 sind durch den Ag-Sinterkörper 5 elektrisch und mechanisch verbunden. Somit ist die Halbleitervorrichtung, die in 1 gezeigt ist, hergestellt.Below is the structure used in the process up to the step of 3C is obtained, heated, so that the paste material 5a is sintered to thereby the Ag sintered body 5 to shape. The semiconductor element 1 and the attachment unit 6 are through the Ag sintered body 5 electrically and mechanically connected. Thus, the semiconductor device disclosed in 1 shown is produced.

Nachfolgend wird ein interner Zustand des Ag-Sinterkörpers 5 der vorliegenden Ausführungsform verglichen mit 4 beschrieben, in der die Verbindungseinheit 3 nur aus dem Ag-Sinterkörper 5 besteht. In Hinblick auf diesen Fall, in dem die Verbindungseinheit 3 nur aus dem Ag-Sinterkörper 5 besteht, sind die Konfigurationen, die andere als die Verbindungseinheit 3 sind, gleich denen aus 1.Hereinafter, an internal state of the Ag sintered body 5 the present embodiment compared with 4 described in which the connection unit 3 only from the Ag sintered body 5 consists. With regard to this case in which the connection unit 3 only from the Ag sintered body 5 are the configurations that are other than the connection unit 3 are equal to those 1 ,

Da das Ag-Pulver kornförmig wächst, während es diffundiert wird, tendiert das Ag-Pulver, wie in 4 gezeigt, dazu, an der Endposition einer Diffusion dicht zu sein. Das heißt, wenn die Verbindungseinheit 3 nur aus dem Ag-Sinterkörper 5 besteht, wird das Ag-Pulver wahrscheinlich in der Umgebung der Elektrode 2 und in der Umgebung der Anbringungseinheit 6 dicht sein, so dass Hohlräume 7 in einer mittleren Position zwischen der Elektrode 2 und der Anbringungseinheit 6 wahrscheinlich erzeugt werden. Falls diese Hohlräume 7 in der ebenen Richtung der Anbringungseinheit 6 miteinander verbunden sind, ist die Verbindungsstärke in diesem Abschnitt sehr gering. Das heißt, die Möglichkeit nimmt zu, das ein Brechen von diesem Abschnitt aus beginnt.As the Ag powder grows in a grain shape while being diffused, the Ag powder tends as in 4 shown to be close to the end position of a diffusion. That is, when the connection unit 3 only from the Ag sintered body 5 the Ag powder is likely to be in the vicinity of the electrode 2 and in the vicinity of the mounting unit 6 be tight, leaving cavities 7 in a middle position between the electrode 2 and the attachment unit 6 probably generated. If these cavities 7 in the planar direction of the attachment unit 6 are interconnected, the connection strength in this section is very low. That is, the possibility increases that breaking starts from this section.

In der vorliegenden Ausführungsform weist die Verbindungseinheit 3 im Gegensatz dazu das Formteil 4 (das heißt, die Metallplatte 4a) auf. Wenn folglich der Ag-Sinterkörper 5 geformt wird, obwohl Hohlräume 7 in den Löchern 4b geformt sind, unterdrückt das Formteil 4 die Hohlräume 7 in den benachbarten Löchern 4b, dass diese miteinander verbunden sind. Das heißt, es ist weniger wahrscheinlich, dass die Hohlräume 7 in der ebenen Richtung der Anbringungseinheit 6 miteinander verbunden sind. Dementsprechend ist es möglich, die Degradation der Verbindungsstärke zu unterdrücken.In the present embodiment, the connection unit 3 in contrast, the molding 4 (that is, the metal plate 4a) on. Consequently, when the Ag sintered body 5 is shaped, though cavities 7 in the holes 4b are shaped, suppresses the molding 4 the cavities 7 in the neighboring holes 4b that these are interconnected. That said, it is less likely that the cavities 7 in the planar direction of the attachment unit 6 connected to each other. Accordingly, it is possible to suppress the degradation of the connection strength.

In der vorliegenden Ausführungsform weist die Verbindungseinheit 3, wie oben beschrieben, das Formteil 4 auf, das mit den Löchern 4b und dem Ag-Sinterkörper 5, der in den Löchern 4b angeordnet ist, geformt ist. Sogar falls die Hohlräume 7 im Ag-Sinterkörper 5, der in den Löchern 4b angeordnet ist, geformt sind, begrenzt das Formteil 4 folglich die Hohlräume 7 der benachbarten Löcher 4b, dass sie miteinander verbunden sind. Das heißt, die Verbindungseinheit 3 der vorliegenden Ausführungsform kann die Hohlräume 7 unterdrücken, dass sie sich in der ebenen Richtung der Anbringungseinheit 6 ausdehnen. In der vorliegenden Ausführungsform kann folglich die Degradation der Verbindungsstärke der Verbindungseinheit 3 und das Brechen der Halbleitervorrichtung 1 unterdrückt werden.In the present embodiment, the connection unit 3 as described above, the molding 4 on, with the holes 4b and the Ag sintered body 5 that in the holes 4b is arranged, shaped. Even if the cavities 7 in the Ag sintered body 5 that in the holes 4b is arranged, shaped, limits the molding 4 consequently the cavities 7 the neighboring holes 4b that they are connected. That is, the connection unit 3 In the present embodiment, the cavities 7 Suppress them in the plane direction of the attachment unit 6 expand. Consequently, in the present embodiment, the degradation of the connection strength of the connection unit 3 and breaking the semiconductor device 1 be suppressed.

Die Verbindungseinheit 3 weist das Formteil 4 auf. Die Länge zwischen dem Halbleiterelement 1 und der Anbringungseinheit 6 ist gemäß der Dicke des Formteils 4 fixiert. Folglich ist es weniger wahrscheinlich, dass das Halbleiterelement 1 relativ zur Anbringungseinheit 6 geneigt ist. In der vorliegenden Ausführungsform werden folglich Variationen der Länge zwischen dem Halbleiterelement 1 und der Anbringungseinheit zwischen den Halbleitervorrichtungen reduziert, da die Länge zwischen dem Halbleiterelement 1 und der Anbringungseinheit 6 gemäß der Dicke des Formteils 4 fixiert ist.The connection unit 3 has the molding 4 on. The length between the semiconductor element 1 and the attachment unit 6 is according to the thickness of the molding 4 fixed. Consequently, it is less likely that the semiconductor element 1 relative to the attachment unit 6 is inclined. In the present embodiment, therefore, variations in the length between the semiconductor element 1 and the mounting unit between the semiconductor devices, because the length between the semiconductor element 1 and the attachment unit 6 according to the thickness of the molding 4 is fixed.

Das Formteil 4 besteht aus einem Material, das die hohe Benetzbarkeit mit Ag aufweist. Folglich kann ein Defekt, dass die Löcher 4b nicht mit dem Pastenmaterial 5a gefüllt sind, unterdrückt werden. Das Formteil 4 besteht folglich aus dem Material, das nicht mit Ag reagiert, oder dem Material, das mit Ag reagiert, um eine stabile Legierung zu bilden. In der vorliegenden Ausführungsform ist es folglich weniger wahrscheinlich, dass die zwischen den benachbarten Löchern 4b angeordneten Abschnitte des Formteils 4 verschwinden werden und die Hohlräume 7 der benachbarten Löcher 4b miteinander kommunizieren werden.The molding 4 consists of a material that has the high wettability with Ag. Consequently, a defect may be that the holes 4b not with the paste material 5a are filled, be suppressed. The molding 4 thus, it consists of the material that does not react with Ag or the material that reacts with Ag to form a stable alloy. In the present embodiment, therefore, it is less likely that between the adjacent holes 4b arranged portions of the molding 4 will disappear and the cavities 7 the neighboring holes 4b communicate with each other.

(Zweite Ausführungsform)Second Embodiment

Eine zweite Ausführungsform wird beschrieben. In der vorliegenden Ausführungsform wird die Konfiguration des Formteils 4 gegenüber der der ersten Ausführungsform modifiziert. Die anderen Konfigurationen sind zu der ersten Ausführungsform gleich und Beschreibungen werden somit davon weggelassen.A second embodiment will be described. In the present embodiment, the configuration of the molding becomes 4 modified from that of the first embodiment. The other configurations are the same as the first embodiment, and descriptions are thus omitted.

In der vorliegenden Ausführungsform ist das Formteil 4, wie in 6 gezeigt, durch eine Gitterschicht bereitgestellt, in der eine Vielzahl von metallischen dünnen Drähten 9 zu einer Gitterform zusammengefügt ist. In anderen Worten, das Formteil 4 ist durch eine Gitterschicht bereitgestellt, die aus eine zusammengefügten Vielzahl von dünnen Drähten 9 zu einem Gittermuster besteht. In der vorliegenden Ausführungsform fungieren die Abschnitte, die durch die dünnen Drähte 9 umgeben sind, als die Lochabschnitte 4b.In the present embodiment, the molding is 4 , as in 6 shown provided by a mesh layer in which a plurality of metallic thin wires 9 is assembled into a grid shape. In other words, the molding 4 is provided by a mesh layer consisting of an assembled plurality of thin wires 9 to a grid pattern. In the present embodiment, the sections passing through the thin wires function 9 are surrounded as the hole sections 4b ,

In ähnlicher Weise zur Metallplatte 4a bestehen die dünnen Drähte 9 aus einem Material, das eine elektrische Leitfähigkeit und eine hohe Benetzbarkeit mit Ag aufweist und nicht mit Ag reagiert oder mit Ag reagiert, um eine stabile Legierung zu formen.In a similar way to the metal plate 4a consist of the thin wires 9 of a material that has electrical conductivity and high wettability with Ag and does not react with Ag or react with Ag to form a stable alloy.

Sogar falls das Formteil 4 aus der Gitterschicht geformt ist, kann der Ag-Sinterkörper 5, wie oben beschrieben, in den Lochabschnitten 4b angeordnet sein. Folglich können die gleichen Effekte wie in der ersten Ausführungsform erzielt werden.Even if the molding 4 is formed of the mesh layer, the Ag sintered body 5 , as described above, in the hole sections 4b be arranged. Consequently, the same effects as in the first embodiment can be achieved.

(Andere Ausführungsformen)Other Embodiments

Während die vorliegende Erfindung mit Bezug auf Ausführungsformen davon beschrieben wurde, ist es zu verstehen, dass der Offenbarungsgehalt nicht auf die Ausführungsformen und Konstruktionen begrenzt ist. Die vorliegende Erfindung ist dafür vorgesehene, verschiedene Modifikationen und äquivalent Anordnungen abzudecken. Zusätzlich sind die verschiedenen Kombinationen und Konfigurationen, andere Kombinationen und Konfigurationen, die mehr, weniger oder nur eine einziges Element aufweisen, auch im Geist und Umfang der vorliegenden Erfindung enthalten.While the present invention has been described with respect to embodiments thereof, it is to be understood that the disclosure is not limited to the embodiments and constructions. The present invention is intended to cover various modifications and equivalent arrangements. In addition, the various combinations and configurations, other combinations and configurations having more, less or only a single element are also included within the spirit and scope of the present invention.

In der ersten Ausführungsform kann beispielsweise ein Plattierfilm auf der Metallplatte 4a geformt sein. In diesem Fall besteht der Plattierfilm aus einem Material, das eine Benetzbarkeit mit Ag aufweist und nicht mit Ag reagiert oder mit Ag reagiert, um eine stabile Legierung zu formen. In diesem Fall kann der Abschnitt der Metallplatte 4a, der mit dem Plattierfilm bedeckt ist, aus einem Material, das eine geringe Benetzbarkeit mit Ag aufweist, oder einem Material, das mit Ag reagiert, um eine unstabile Legierung zu formen, bestehen. In der zweiten Ausführungsform kann ein Plattierfilm in gleicher Weise auf den dünnen Drähten 9 geformt sein, wobei der Plattierfilm aus einem Material besteht, das eine hohe Benetzbarkeit mit Ag aufweist und nicht mit Ag reagiert oder mit Ag reagiert, um eine stabile Legierung zu formen. In diesem Fall kann der Abschnitt der dünnen Drähte 9, die mit dem Plattierfilm bedeckt sind, aus einem Material, das eine geringe Benetzbarkeit mit Ag aufweist, oder einem Material, das mit Ag reagiert, um eine instabile Legierung zu formen, bestehen.For example, in the first embodiment, a plating film may be formed on the metal plate 4a be shaped. In this case, the plating film is made of a material that has wettability with Ag and does not react with Ag or react with Ag to form a stable alloy. In this case, the section of the metal plate 4a made of a material which has low wettability with Ag or a material which reacts with Ag to form an unstable alloy, which is covered with the plating film. In the second embodiment, a plating film can be applied equally to the thin wires 9 The cladding film is made of a material which has high wettability with Ag and does not react with Ag or react with Ag to form a stable alloy. In this case, the section of thin wires 9 made of a material having a low wettability with Ag or a material which reacts with Ag to form an unstable alloy, which are covered with the plating film.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2016180612 [0001]JP 2016180612 [0001]
  • JP 2010171271 A [0003, 0005]JP 2010171271 A [0003, 0005]

Claims (6)

Halbleitervorrichtung, in der ein Halbleiterelement (1) auf einer Anbringungseinheit (6) durch eine Verbindungseinheit (3) angebracht ist, wobei die Halbleitervorrichtung aufweist: das Halbleiterelement (1), das eine Fläche (1a) und eine andere Fläche (1b), die der einen Fläche gegenüberliegt, aufweist und eine Elektrode (2) auf der anderen Fläche aufweist; die Anbringungseinheit (6), die eine elektrische Leitfähigkeit aufweist und so angeordnet ist, dass sie zur Elektrode (2) gerichtet ist; und die Verbindungseinheit (3), die zwischen dem Halbleiterelement und der Anbringungseinheit angeordnet ist, um das Halbleiterelement und die Anbringungseinheit elektrisch und mechanisch zu verbinden, wobei die Verbindungseinheit ein Formteil (4) und einen Silbersinterkörper (5) aufweist, wobei das Formteil mit einer Vielzahl von Löchern (4b) geformt ist, die in einer Stapelrichtung des Halbleiterelements und der Anbringungseinheit durchdrigen, wobei der Silbersinterkörper in jedem der Vielzahl von Löchern angeordnet ist, und das Halbleiterelement und die Anbringungseinheit durch den Silbersinterkörper mechanisch verbunden sind.A semiconductor device in which a semiconductor element (1) is mounted on an attachment unit (6) by a connection unit (3), the semiconductor device comprising: the semiconductor element (1) having one surface (1a) and another surface (1b) facing one surface and having an electrode (2) on the other surface; the attachment unit (6) having electrical conductivity and arranged to face the electrode (2); and the connection unit (3) disposed between the semiconductor element and the attachment unit for electrically and mechanically connecting the semiconductor element and the attachment unit, wherein the connection unit comprises a molding (4) and a silver sintered body (5), the molding being formed with a plurality of holes (4b) penetrating in a stacking direction of the semiconductor element and the mounting unit, the silver sintered body being disposed in each of the plurality of holes is and the semiconductor element and the attachment unit are mechanically connected by the silver sintered body. Halbleitervorrichtung gemäß Anspruch 1, wobei das Formteil durch eine Metallplatte (4a) bereitgestellt ist und die Vielzahl von Löchern in der Metallplatte geformt ist.Semiconductor device according to Claim 1 wherein the molding is provided by a metal plate (4a) and the plurality of holes are formed in the metal plate. Halbleitervorrichtung gemäß Anspruch 1, wobei das Formteil durch eine Gitterschicht bereitgestellt ist, die aus dünnen metallischen Drähten besteht, die in einer Gitterform zusammengefügt sind.Semiconductor device according to Claim 1 wherein the molding is provided by a mesh layer consisting of thin metallic wires joined together in a lattice shape. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei die Halbleitervorrichtung aufweist: ein Halbleiterelement (1), das eine Fläche (1a) und eine andere Fläche (1b), die der einen Fläche gegenüberliegt, aufweist und eine Elektrode (2) auf der anderen Fläche aufweist; eine Anbringungseinheit (6), die eine elektrische Leitfähigkeit aufweist und so angeordnet ist, dass sie zur Elektrode (2) gerichtet ist; und eine Verbindungseinheit (3), die zwischen dem Halbleiterelement und der Anbringungseinheit angeordnet ist, um das Halbleiterelement und die Anbringungseinheit elektrisch und mechanisch zu verbinden, wobei die Verbindungseinheit ein Formteil (4) und einen Silbersinterkörper (5) aufweist, wobei das Formteil mit einer Vielzahl von Löchern (4b) geformt ist, die in einer Stapelrichtung des Halbleiterelements und der Anbringungseinheit durchdringen, wobei der Silbersinterkörper in jedem der Vielzahl von Löchern angeordnet ist, und das Halbleiterelement und die Anbringungseinheit durch den Silbersinterkörper mechanisch verbunden sind, wobei das Verfahren zum Herstellen der Halbleitervorrichtung aufweist: Vorbereiten einer Verbindungseinheitsschicht (8) durch Vorbereiten des Formteils und Füllen eines Pastenmaterials (5a) in die Vielzahl von Löchern des Formteils, wobei das Pastenmaterial Silberpulver aufweist; Anbringen des Halbleiterelements auf der Anbringungseinheit durch die Verbindungseinheitsschicht, so dass die Elektrode des Halbleiterelements zur Anbringungseinheit gerichtet ist; und mechanisches Verbinden des Halbleiterelements und der Anbringungseinheit durch Erwärmen des Pastenmaterials, um den Silbersinterkörper zu formen.A method of manufacturing a semiconductor device, the semiconductor device comprising: a semiconductor element (1) having one surface (1a) and another surface (1b) facing one surface and having an electrode (2) on the other surface; an attachment unit (6) having an electrical conductivity and arranged to face the electrode (2); and a connection unit (3) disposed between the semiconductor element and the attachment unit for electrically and mechanically connecting the semiconductor element and the attachment unit, wherein the connection unit comprises a molding (4) and a silver sintered body (5), the molding being formed with a plurality of holes (4b) penetrating in a stacking direction of the semiconductor element and the mounting unit, the silver sintered body being disposed in each of the plurality of holes is and the semiconductor element and the mounting unit are mechanically connected by the silver sintered body, wherein the method of manufacturing the semiconductor device comprises: Preparing a compound unit layer (8) by preparing the molding and filling a paste material (5a) into the plurality of holes of the molding, the paste material comprising silver powder; Attaching the semiconductor element on the attachment unit through the connection unit layer such that the electrode of the semiconductor element faces the attachment unit; and mechanically bonding the semiconductor element and the attachment unit by heating the paste material to form the silver sintered body. Verfahren zum Herstellen der Halbleitervorrichtung gemäß Anspruch 4, wobei beim Vorbereiten der Verbindungseinheitsschicht eine Einheit, in die das Pastenmaterial in jedes der Vielzahl von Löchern gefüllt wird, ohne dass Luftblasen übrig bleiben, als das Formteil vorbereitet wird.A method of manufacturing the semiconductor device according to Claim 4 wherein, in preparing the compound unit layer, a unit into which the paste material is filled in each of the plurality of holes without leaving air bubbles is prepared as the molding. Verfahren zum Herstellen der Halbleitervorrichtung gemäß Anspruch 4 oder 5, wobei beim Vorbereiten der Verbindungseinheitsschicht eine Einheit, die es ermöglicht, dass der Silbersinterkörper geformt wird, während ein Abschnitt zwischen den benachbarten Löchern beibehalten wird, wenn der Silbersinterkörper aus dem Pastenmaterial geformt wird, als das Formteil vorbereitet wird.A method of manufacturing the semiconductor device according to Claim 4 or 5 wherein, in preparing the compound unit layer, a unit for allowing the silver sintered body to be formed while maintaining a portion between the adjacent holes when the silver sintered body is molded from the paste material is prepared as the molding.
DE112017004644.0T 2016-09-15 2017-09-07 Semiconductor device and method of manufacturing the same Active DE112017004644B4 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-180612 2016-09-15
JP2016180612A JP6737099B2 (en) 2016-09-15 2016-09-15 Method of manufacturing semiconductor device
PCT/JP2017/032336 WO2018051896A1 (en) 2016-09-15 2017-09-07 Semiconductor device, and method for manufacturing same

Publications (2)

Publication Number Publication Date
DE112017004644T5 true DE112017004644T5 (en) 2019-06-13
DE112017004644B4 DE112017004644B4 (en) 2023-03-09

Family

ID=61618743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004644.0T Active DE112017004644B4 (en) 2016-09-15 2017-09-07 Semiconductor device and method of manufacturing the same

Country Status (4)

Country Link
JP (1) JP6737099B2 (en)
CN (1) CN109716493B (en)
DE (1) DE112017004644B4 (en)
WO (1) WO2018051896A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171271A (en) 2009-01-23 2010-08-05 Renesas Technology Corp Semiconductor device and method of manufacturing the same
JP2016180612A (en) 2015-03-23 2016-10-13 セイコーエプソン株式会社 Vibration device, electronic apparatus, and mobile body

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032957U (en) * 1973-07-20 1975-04-10
JPS5074278U (en) * 1973-11-09 1975-06-28
JP2006202586A (en) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd Bonding method and bonding structure
JP2008112955A (en) * 2006-10-06 2008-05-15 Toyota Industries Corp Semiconductor device, metal bonding material, soldering method, and manufacturing method of electronic apparatus
JP5493323B2 (en) * 2008-09-30 2014-05-14 凸版印刷株式会社 Manufacturing method of lead frame type substrate
JP2010118575A (en) * 2008-11-14 2010-05-27 Nec Electronics Corp Semiconductor device and method of manufacturing the same
DE102009000192A1 (en) * 2009-01-14 2010-07-15 Robert Bosch Gmbh Sintered material, sintered compound and method for producing a sintered compound
JP5178759B2 (en) * 2010-03-12 2013-04-10 三菱電機株式会社 Semiconductor device
JP2011238779A (en) * 2010-05-11 2011-11-24 Mitsubishi Electric Corp Conductive joint structure, semiconductor device using same, and method of manufacturing semiconductor device
CN202749376U (en) * 2012-08-16 2013-02-20 西安黄河光伏科技股份有限公司 Back-passivation solar cell
JP2014180690A (en) * 2013-03-19 2014-09-29 Nippon Steel Sumikin Materials Co Ltd Sheet-like high-temperature solder joint material, and die bonding method using the same
JP6486369B2 (en) 2013-09-05 2019-03-20 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング Sintered metal film composition
US9099567B2 (en) * 2013-11-25 2015-08-04 Freescale Semiconductor, Inc. Packaged semiconductor devices and methods of their fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171271A (en) 2009-01-23 2010-08-05 Renesas Technology Corp Semiconductor device and method of manufacturing the same
JP2016180612A (en) 2015-03-23 2016-10-13 セイコーエプソン株式会社 Vibration device, electronic apparatus, and mobile body

Also Published As

Publication number Publication date
DE112017004644B4 (en) 2023-03-09
WO2018051896A1 (en) 2018-03-22
JP2018046186A (en) 2018-03-22
JP6737099B2 (en) 2020-08-05
CN109716493B (en) 2023-04-04
CN109716493A (en) 2019-05-03

Similar Documents

Publication Publication Date Title
DE3204231C2 (en) Laminate with a metal-fiber composite material and its use
DE2142146C3 (en) Method for the simultaneous production of several semiconductor components
DE102014104399B4 (en) Semiconductor chip package comprising a leadframe
DE112014005600T5 (en) Metal part, metal part surface processing method, semiconductor device, semiconductor device manufacturing method and composite molded article
DE102009061178B3 (en) Power semiconductor device
DE3913221A1 (en) SEMICONDUCTOR ARRANGEMENT
DE102009032973A1 (en) Power semiconductor device
DE102019212672A1 (en) COIL COMPONENT
DE102018206482B4 (en) Semiconductor component with a composite clip made of composite material
DE112016006376B4 (en) Semiconductor device
DE2840308A1 (en) CONTACT ELEMENT FOR A CONNECTING DEVICE
DE112016007464T5 (en) Semiconductor device
DE112017007890B4 (en) Semiconductor device, high-frequency power amplifier and method of manufacturing a semiconductor device
DE102017212186B4 (en) Power semiconductor device sealed with cast resin
DE2454605C2 (en) Semiconductor component
DE3406420A1 (en) SEMICONDUCTOR POWER DEVICE WITH MULTIPLE PARALLEL SWITCHED, SAME ELEMENTS
DE102018130147A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE2252833A1 (en) COMPOSITE SEMI-CONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
DE112017004644B4 (en) Semiconductor device and method of manufacturing the same
DE68923056T2 (en) Semiconductor device with short-circuited anode and method for its production.
DE212018000086U1 (en) Semiconductor device
DE112021005639T5 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
EP1794787B1 (en) Lead frame for an electronic component and method for the production thereof
DE112020006695T5 (en) Semiconductor device and manufacturing method of a semiconductor device
DE102020120481A1 (en) Semiconductor device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final