DE112014002403B4

DE112014002403B4 - Hochleistungs-Lese-Modifizier-Schreib-System mit Zeilenratenzusammenführung von Datenrahmensegmenten in Hardware

Info

Publication number: DE112014002403B4
Application number: DE112014002403.1T
Authority: DE
Inventors: Jack W. Flinsbaugh; Rodney M. Mullendore
Original assignee: Western Digital Technologies Inc
Current assignee: Western Digital Technologies Inc
Priority date: 2013-05-16
Filing date: 2014-05-16
Publication date: 2020-07-09
Anticipated expiration: 2034-05-17
Also published as: DE112014002403T5; US20140344653A1; GB2528614B; AU2014265183B2; CN105247488A; GB201519928D0; KR101915351B1; KR20160008631A; WO2014186779A1; US9948322B1; CN105247488B; AU2014265183A1; GB2528614A; HK1219153A1; US9081700B2; AU2018274835A1

Abstract

Verfahren zum Zusammenführen von Datenrahmen, wobei das Verfahren umfasst:Empfangen eines ersten Datenrahmens, der eine Mehrzahl von Sektoren umfasst;Empfangen eines zweiten Datenrahmens, der eine Mehrzahl von Sektoren umfasst;Generieren eines zusammengeführten Ausgabedatenrahmens durch Zusammenführen von Sektoren des zweiten Datenrahmens mit Sektoren des ersten Datenrahmens unter Verwendung einer Mehrzahl von Datenpfaden, die eine Mehrzahl von Multiplexern umfassen; undDurchführen einer Fehlerprüfung an mindestens einem Prüfungsdatenrahmen, der Sektoren umfasst, die denjenigen des ersten Datenrahmens und des zweiten Datenrahmens entsprechen,wobei zumindest einige dieser Sektoren in dem Prüfungsdatenrahmen auf einer Teilmenge aus der Mehrzahl von Datenpfaden übertragen werden, die Sektoren des zusammengeführten Ausgabedatenrahmens überträgt, undwobei die Fehlerprüfung den zusammengeführten Ausgabedatenrahmen verifiziert.

Description

HINTERGRUND
Gegenstand der Erfindung
Diese Offenbarung bezieht sich auf Datenspeichersysteme für Computersysteme. Insbesondere bezieht sich die Offenbarung auf die Gewährleistung dessen, dass keine unerkennbaren Datenfehler während eines Datenmodifikationsprozesses eingeführt werden.
Verwandte Technik
Datenspeichersysteme stellen eine Speicherung für Daten eines Host-Systems bereit. Während sich die Solid-State-Speicherkapazität erhöht, verringern sich die Halbleitervorrichtungsmerkmale. Kleinere Vorrichtungen sind anfälliger für „Soft“-Errors, die beispielsweise durch Alphateilchen verursacht werden. Auch wenn diese Soft-Errors keine dauerhaften Schäden an der Vorrichtung verursachen, beschädigen sie auf der Vorrichtung gespeicherte Daten wie beispielsweise Verzeichnisse und Datenspeicher. Die Fehlerprüfungscodes wie beispielsweise Cyclic Redundancy Codes (CRC) werden verwendet, um zu bestimmen, ob bei Daten, für die der CRC berechnet wurde, ein Datenfehler aufgetreten ist.
Ein Aspekt der vorliegenden Erfindung mag somit darin gesehen werden, eine Beschädigung von auf der Vorrichtung gespeicherten Daten zu vermeiden indem zumindest bestimmt wird, ob bei Daten, für die der CRC berechnet wurde, ein Datenfehler aufgetreten ist.
US 6,944,168 B2 beschreibt ein System und Verfahren zur Erleichterung der Pakettransformation von Multi-Protokoll-, Multi-Flow- und Streaming-Daten. Paketteile, die Änderungen unterliegen, werden zwischengespeichert und durch die Verarbeitung protokollabhängiger Anweisungen umgesetzt, was zu einer protokollabhängigen Änderung der zwischengespeicherten Paketinformationen führt. Gültigkeits-Tags sind mit verschiedenen Segmenten des temporär gespeicherten Pakets verbunden, wobei der Zustand jedes Tags bestimmt, ob das entsprechende Paketsegment Teil des resultierenden modifizierten Pakets ist. Nur die Paketsegmente, die als Teil des resultierenden modifizierten Pakets identifiziert wurden, werden vor dem Versand des Pakets wieder zusammengesetzt.
US 7,203,890 B1 beschreibt ein Speichersystem zur Datenfehlererkennung und -korrektur sowie Adressfehlererkennung. Ein Einzelbyte-Fehlerkorrektur-/Doppelbyte-Fehlererkennungscode (SbEC/ DbED), bei dem das Byte ein 4-Bit-Nibble ist, wird zur Erkennung von bis zu 8-Bit-Fehlern und zur Korrektur von Datenfehlern von 4 Bit oder weniger verwendet. Anstatt Adressparität zu erzeugen, erzeugt ein CRC-Code (Cyclical Redundancy Check) Adressprüfbits. Eine 32-Bit-Adresse wird mit Hilfe des CRC-Codes auf nur 4 Adressprüfbits komprimiert. Die 4 Adressprüfbits werden mit zwei 4-Bit-Nibbles des SbEC/DbED-Datencodes gemischt (mittels XOR), um ein gemischtes ECC-Codewort zu erzeugen, das im Speicher gespeichert wird. Ein Adressfehler verursacht eine Fehlanpassung von 2 Nibbles aufgrund der redundanten Verschmelzung der 4 Adressprüfbits mit 2 Nibbles des Datenkorrekturcodes.
Figurenliste
Aspekte und Merkmale des vorliegenden Erfindungskonzepts werden durch die Beschreibung beispielhafter Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen deutlicher, wobei:

1A und 1B Blockdiagramme sind, die ein Lese-Modifizier-Schreib-System gemäß den beispielhaften Ausführungsformen des vorliegenden Erfindungskonzepts darstellen;
2 eine schematische Darstellung ist, die Einzelheiten des Lese-Modifizier-Schreib-Systems gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts zeigt;
3 ein Diagramm ist, das ein Verfahren des Zusammenführens eines ersten Datenrahmens und eines zweiten Datenrahmens unter Verwendung einer Zusammenführungsmaske gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt;
4 ein Flussdiagramm ist, das ein Verfahren zum Generieren eines zusammengeführten Ausgabedatenrahmens gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt;
5 ein Flussdiagramm ist, das ein Verfahren zum Generieren eines zusammengeführten Ausgabedatenrahmens auf Grundlage einer Zusammenführungsmaske gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt;
6 ein Flussdiagramm ist, das Lese-Modifizier-Schreib-Vorgänge gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt; und
7 ein Flussdiagramm ist, das Zusammenführungsvorgänge gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt.

AUSFÜHRLICHE BESCHREIBUNG
Entsprechend dem oben angeführten Aspekt der vorliegenden Erfindung werden Verfahren und Vorrichtungen zum Zusammenführen von Datenrahmen gemäß den unabhängigen Ansprüchen bereitgestellt. Bevorzugte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen. Auch wenn bestimmte Ausführungsformen beschrieben sind, sind diese Ausführungsformen ausschließlich als Beispiele angeführt und dienen nicht der Einschränkung des Umfangs des Schutzbereichs. Die in dieser Schrift beschriebenen Verfahren und Systeme können in einer Vielzahl anderer Formen ausgeführt sein. Ferner können diverse Auslassungen, Ersetzungen und Veränderungen an der Form der in dieser Schrift beschriebenen beispielhaften Verfahren und Systemen vorgenommen werden, ohne von dem Umfang des Schutzbereichs abzuweichen.
Zusammenfassung
Solid-State-Laufwerke (SSDs nach engl. „solid state drives“) werden als Datenspeichersysteme für Computersysteme eingesetzt. Um Daten, die an einem Speicherplatz eines Datenspeichersystems gespeichert sind, zu modifizieren, kann ein Lese-Modifizier-Schreib-Vorgang eingesetzt werden, um einen Speicherplatz zu lesen und einen neuen Wert hineinzuschreiben. Während die Speicherkapazität der SSDs zunimmt, verringern sich die Kenngrößen der Halbleitervorrichtungen, die die SSDS bilden. Infolge der geringeren Vorrichtungskenngrößen sind die SSDs verstärkt anfällig für Soft-Errors, die Daten während Lese-Modifizier-Schreib-Vorgängen beschädigen können.
Überblick über das System
Einige Ausführungsformen des vorliegenden Erfindungskonzepts sind auf ein Lese-Modifizier-Schreib-System und ein Verfahren gerichtet, das gewährleistet, dass während eines Datenmodifikationsprozesses keine nicht erkennbaren Datenfehler eingeführt werden.
In einer beispielhaften Ausführungsform empfängt das Lese-Modifizier-Empfangssystem (RMW nach engl. Read-Modify-Write System) L-Seiten-Rahmen (d.h. logische Seitendatenrahmen mit einer Mehrzahl von Sektoren) über zwei Kanäle. Das RMW-System läuft auf den empfangenen Rahmen auf Grundlage ihrer Typen ab, wie durch eine Zusammenführungsmaske bestimmt, indem eine Hardware-Optimierung auf das angewendet wird, was zuvor Software-Prozesse waren. Das RMW-System kann Datenrahmensektoren spontan über Rahmen hinweg zusammenführen und führt die angemessenen Bit-Modifikationen auf Grundlage der Zusammenführungsmaske durch. Das RMW-System kann die Firmware-Zyklen minimieren, die zum Durchführen von Lese-Modifizier-Schreibvorgängen erforderlich sind.
1A ist ein Blockdiagramm, das ein RMW-System gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt. Wie ferner in 1A dargestellt, umfasst das Lese-Modifizier-Schreib-System 100 eine Schaltung einschließlich eines Speichers 110, einer Eingabelogik 120, einer Mehrzahl von Multiplexern 130, einer ersten Logikvorrichtung 140 und einer zweiten Logikvorrichtung 150. Das RMW-System 100 ist mit einer Systemuhr 160 synchronisiert und kann mit der Geschwindigkeit der Systemuhr skalierbar sein. In einer Ausführungsform bietet 1A eine hardwarebasierte Vorgehensweise, die eine wesentliche Geschwindigkeitsverbesserung bei der Behandlung von Lese-Modifizier-Speicher-Vorgängen bereitstellt, die bei der Erfüllung hoher Durchsatzanforderungen bei vielen Datenspeichervorrichtungen heutzutage hilft. Wie in 1B dargestellt, kann das Lese-Modifizier-Schreib-System gemäß einer beispielhaften Ausführungsform ferner einen Prozessor 170 enthalten, der zumindest einige Vorgänge des RMW-Systems steuert. In einer beispielhaften Ausführungsform steuert die auf dem Prozess 170 ausgeführte Firmware zumindest einen Teil der in dieser Schrift beschriebenen Logikprüfung.
Lese-Modifizier-Schreib-Befehl
Während des Betriebs empfängt der Speicher 110 in einer beispielhaften Ausführungsform einen ersten Datenrahmen mit einer Mehrzahl von Sektoren und speichert den ersten Datenrahmen in dem Speicher 110, bis ein zweiter Datenrahmen mit einer Mehrzahl von Sektoren an einem Datenport 122 empfangen wird. Der zweite Datenrahmen wird Sektor für Sektor etwa bei der Geschwindigkeit der Systemuhr durch das RMW-System 100 durchgegeben und mit dem ersten Datenrahmen zusammengeführt, der von dem Speicher 110 gelesen wird. Der erste und der zweite Datenrahmen werden von der ersten Logikvorrichtung 140 verarbeitet, um zu bestimmen, ob der zusammengeführte Ausgabedatenrahmen gültig ist.
2 ist eine schematische Darstellung, die Einzelheiten des Lese-Modifizier-Schreib-Systems gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts zeigt. Unter Bezugnahme auf 2 empfängt die Eingabelogik 120 den ersten und den zweiten Datenrahmen und verifiziert die in den Köpfen jedes Datenrahmens enthaltenen CRCs. Es ist zu beachten, dass, obwohl CRCs in den beispielhaften Ausführungsformen erwähnt werden, in dieser Offenbarung in einigen Ausführungsformen die Verwendung anderer Fehlererkennungsmechanismen wie beispielsweise, jedoch nicht ausschließlich Prüfsummen und Hashfunktionen möglich sind. Der erste und der zweite Datenrahmen werden Sektor für Sektor von der Eingabelogik 120 in Gleichlauf mit der Systemuhr 160 an die Multiplexer 130 übergeben, wo die Sektoren des ersten und des zweiten Datenrahmens bei etwa derselben Geschwindigkeit wie der Geschwindigkeit der Systemuhr auf Grundlage einer Zusammenführungsmaske zusammengeführt werden.
3 ist ein Diagramm, das das Zusammenführen eines ersten Datenrahmens und eines zweiten Datenrahmens unter Verwendung einer Zusammenführungsmaske gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt. In der beispielhaften Darstellung aus 3 zeigt die Zusammenführungsmaske einen Sektor, der in dem Ausgabedatenrahmen zusammengeführt werden soll, mit einer „1“ und einen Sektor, der verworfen werden soll, mit einer „0“ in Bezug auf einen zweiten Datenrahmen an und sie zeigt einen Sektor, der in dem Ausgabedatenrahmen zusammengeführt werden soll, mit einer „0“ und einen Sektor, der verworfen werden soll, mit einer „1“ in Bezug auf den ersten Datenrahmen an. Ein gewöhnlicher Fachmann versteht, dass die Kennzeichnungen „1“ und „0“ rein beispielhaft sind und dass andere Kennzeichnungen möglich sind, ohne von dem Umfang des Erfindungskonzepts abzuweichen.
Unter Bezugnahme auf 3 legt eine Zusammenführungsmaske 370 Sektoren des zweiten Datenrahmens 340 fest, die mit den Sektoren des ersten Datenrahmens 310 anstelle von Sektoren des ersten Datenrahmens 310 zusammengeführt werden, die verworfen werden (als zu verwerfende Sektoren 320 dargestellt). Sektoren des zweiten Datenrahmens 340, für die nicht festgelegt wurde, dass sie in dem Ausgabedatenrahmen durch die Zusammenführungsmaske 370 zusammengeführt werden, werden verworfen (als zu verwerfende Sektoren 350 dargestellt), während Sektoren des zweiten Datenrahmens 340, für die festgelegt wurde, dass sie in dem Ausgabedatenrahmen durch die Zusammenführungsmaske 370 zusammengeführt werden (als zusammenzuführende Sektoren 360 dargestellt), mit dem ersten Datenrahmen 310 zusammengeführt werden, um einen zusammengeführten Ausgabedatenrahmen 380 zu generieren. Umgekehrt werden Sektoren des ersten Datenrahmens 310, für die nicht festgelegt wurde, dass sie in dem Ausgabedatenrahmen durch die Zusammenführungsmaske 370 zusammengeführt werden, verworfen (als zu verwerfende Sektoren 320 dargestellt), während Sektoren des ersten Datenrahmens 310, für die festgelegt wurde, dass sie in dem Ausgabedatenrahmen (als zusammenzuführende Sektoren 330 dargestellt) durch die Zusammenführungsmaske 370 zusammengeführt werden, mit den zusammenzuführenden Sektoren 360 des zweiten Datenrahmens 340 zusammengeführt werden, um den zusammengeführten Ausgabedatenrahmen 380 zu generieren. Mit anderen Worten werden die Sektoren des ersten Datenrahmens, die von der Zusammenführungsmaske festgelegt werden, durch entsprechende Sektoren des zweiten Datenrahmens ersetzt, um den zusammengeführten Ausgabedatenrahmen zu generieren, und die ungenutzten Sektoren des ersten und des zweiten Datenrahmens werden verworfen.
Auch wenn die oben genannten Zusammenführungsvorgänge hinsichtlich festgelegter Sektoren des zweiten Datenrahmens beschrieben sind, die mit Sektoren des ersten Rahmens zusammengeführt werden können, versteht ein durchschnittlicher Fachmann, dass der Umfang des vorliegenden Erfindungskonzepts ebenfalls das Zusammenführen festgelegter Sektoren des ersten Datenrahmens mit Sektoren des zweiten Datenrahmens umfasst. Ferner muss die Anzahl der Sektoren in der Mehrzahl von Sektoren des ersten Datenrahmens und des zweiten Datenrahmens nicht identisch sein, auch wenn dies in 3 so dargestellt ist.
Unter erneuter Bezugnahme auf 2 wird in einer beispielhaften Ausführungsform jeder Sektor des zweiten Datenrahmens Sektor für Sektor im Gleichlauf mit der Systemuhr an einen ersten Multiplexer 5 übertragen. In einer beispielhaften Ausführungsform überträgt der erste Multiplexer 5 jeden Sektor des zweiten Datenrahmens an einen zweiten Multiplexer 6 und einen Zusammenführungsmultiplexer 8. Gleichzeitig wird der dritte Datenrahmen an einen dritten Multiplexer 4 übertragen. In einer beispielhaften Ausführungsform überträgt der dritte Multiplexer 4 jeden Sektor des ersten Datenrahmens an einen vierten Multiplexer 15 und einen Zusammenführungsmultiplexer 8. Der Zusammenführungsmultiplexer 8 wird durch die Zusammenführungsmaske gesteuert, um einen Sektor aus dem ersten oder zweiten Datenrahmen auszuwählen, der in dem Ausgabedatenrahmen zusammengeführt werden soll.
In einer beispielhaften Ausführungsform wird der Sektor des ersten oder zweiten Datenrahmens, der durch die Zusammenführungsmaske zum Zusammenführen ausgewählt ist, durch den Zusammenführungsmultiplexer 8 als ein Sektor des zusammengeführten Ausgabedatenrahmens ausgegeben und ferner von der Ausgabe des Zusammenführungsmultiplexers 8 an die zweiten Logikvorrichtung 150 übertragen. Die zweite Logikvorrichtung 150 berechnet und akkumuliert einen CRC für den zusammengeführten Ausgabedatenrahmen. Jeder Sektor des zusammengeführten Ausgabedatenrahmens wird von dem RMW-System 100 Sektor für Sektor durch einen Ausgabemultiplexer 17 ausgegeben. Das Generieren des zusammengeführten Ausgabedatenrahmens wird mit etwa derselben Geschwindigkeit wie der Geschwindigkeit der Systemuhr durchgeführt.
In einer beispielhaften Ausführungsform wählen der zweite Multiplexer 6 und der vierte Multiplexer 15 entweder den Sektor aus, der in dem Ausgabedatenrahmen zusammengeführt wurde, oder den Sektor, der verworfen wird, und übertragen den ausgewählten oder verworfenen Sektor an die erste Logikvorrichtung 140. Zum Beispiel wird, wenn die Zusammenführungsmaske verursacht, dass der Zusammenführungsmultiplexer 8 einen Sektor aus dem ersten Datenrahmen auswählt, der entsprechende Sektor aus dem zweiten Datenrahmen verworfen. Der Zusammenführungsmultiplexer 8 überträgt den ausgewählten Sektor von dem ersten Datenrahmen an den Ausgabemultiplexer 17 und der Ausgabemultiplexer 17 gibt den ausgewählten Sektor aus dem ersten Datenrahmen als einen Sektor des zusammengeführten Ausgabedatenrahmens aus und überträgt ferner den ausgewählten Sektor von dem ersten Datenrahmen an den vierten Multiplexer 15. Der vierte Multiplexer 15 wählt den ausgewählten Sektor aus dem ersten Datenrahmen aus und überträgt ihn an die erste Logikvorrichtung 140. Gleichzeitig wird der verworfene Sektor des zweiten Datenrahmens von dem zweiten Multiplexer 6 an die erste Logikvorrichtung 140 übertragen.
In einer beispielhaften Ausführungsform rekonstruiert die erste Logikvorrichtung 140 den ersten und den zweiten Datenrahmen jeweils als ersten und zweiten Datenrahmen und die CRCs der Prüfungsdatenrahmen werden durch die erste Logikvorrichtung 140 Sektor für Sektor berechnet und akkumuliert. Der erste Prüfungsdatenrahmen kann Sektoren enthalten, die auf einer ersten Teilmenge von Datenpfaden übertragen werden, die sich von der Teilmenge von Datenpfaden unterscheidet, auf denen die Sektoren des ersten Datenrahmens übertragen werden, welche in dem Ausgabedatenrahmen zusammengeführt wurden, und der zweite Prüfungsdatenrahmen kann Sektoren enthalten, die auf einer zweiten Teilmenge von Datenpfaden übertragen werden, die sich von der Teilmenge von Datenpfaden unterscheidet, auf denen die Sektoren des zweiten Datenrahmens übertragen werden, welche in dem Ausgabedatenrahmen zusammengeführt wurden.
Nach dem Verarbeiten des letzten Sektors des ersten und zweiten Datenrahmens wird der CRC des ersten Datenrahmens über den dritten Multiplexer 4 und den vierten Multiplexer 15 an die Logikvorrichtung 140 übertragen. Gleichzeitig wird der CRC des zweiten Datenrahmens über den ersten Multiplexer 5 und den zweiten Multiplexer 6 an die erste Logikvorrichtung 140 übertragen.
In einer beispielhaften Ausführungsform führt die erste Logikvorrichtung 140 eine Fehlerprüfung durch Vergleichen des übertragenen CRC des ersten Datenrahmens mit dem CRC durch, der für den ersten Prüfungsdatenrahmen berechnet wurde, und vergleicht den übertragenen CRC des zweiten Datenrahmens mit dem CRC, der für den zweiten Prüfungsdatenrahmen berechnet wurde. Falls die CRCs des empfangenen Datenrahmens mit den CRCs der Prüfungsdatenrahmen übereinstimmen, ist der zusammengeführte Ausgabedatenrahmen gültig, da die Sektoren des zusammengeführten Ausgabedatenrahmens dieselbe Logik wie die Sektoren der Prüfungsdatenrahmen durchlaufen haben, und keine Fehler eingeführt wurden. Falls die CRCs nicht übereinstimmen, wird eine Benachrichtigung erzeugt, die anzeigt, dass der zusammengeführte Ausgabedatenrahmen ungültig ist. Die Gültigkeit kann auf diese Weise verifiziert werden, da zumindest Einige der Sektoren des Prüfungsdatenrahmens auf einer Teilmenge der Mehrzahl von Datenpfaden übertragen werden, die ferner Sektoren des zusammengeführten Ausgabedatenrahmens übertragen, sodass die Fehlerprüfung des mindestens einen Prüfungsdatenrahmens den zusammengeführten Ausgabedatenrahmen verifiziert. Die Verwendung der Ausgabedaten von dem tatsächlichen zusammengeführten Datenrahmen als Teil der Berechnung des CRCs des Prüfungsdatenrahmens gewährleistet, dass ein beliebiger Fehler, der entlang des Pfades des Rahmenzusammenführungsmechanismus eingeführt wird, erkannt wird.
Gleichzeitig mit dem Generieren des zusammengeführten Ausgabedatenrahmens generiert die zweite Logikvorrichtung 150 Sektor für Sektor einen CRC für den zusammengeführten Ausgabedatenrahmen. Nachdem der finale Sektor des zusammengeführten Ausgabedatenrahmens ausgegeben ist, wird der CRC für den zusammengeführten Ausgabedatenrahmen, der von der zweiten Logikvorrichtung 150 generiert wird, ausgewählt und von dem Ausgabemultiplexer 17 ausgegeben.
4 ist ein Flussdiagramm, das ein Verfahren zum Generieren eines zusammengeführten Ausgabedatenrahmens gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt. Unter Bezugnahme auf 4 wird ein erster Datenrahmen, der eine Mehrzahl von Sektoren umfasst, von dem RMW-System empfangen (410). Der erste Datenrahmen kann in einem Datenspeicher wie beispielsweise einem flüchtigen oder nichtflüchtigen Speicher gespeichert sein. Ein zweiter Datenrahmen, der eine Mehrzahl von Sektoren umfasst, wird von dem RMW-System empfangen (420). Der zweite Datenrahmen kann beispielsweise neue, in den Datenspeicher zu schreibende Daten von einem Host-System enthalten. Die Sektoren des ersten und des zweiten Datenrahmens werden mittels einer Mehrzahl von Datenpfaden und Multiplexern zusammengeführt, um einen zusammengeführten Ausgabedatenrahmen zu generieren (430). Darüber hinaus wird ein CRC für den zusammengeführte Ausgabedatenrahmen Sektor für Sektor durch Berechnen und Akkumulieren von CRC-Daten des ersten und des zweiten Datenrahmens generiert (440), die zusammengeführt sind, um den zusammengeführten Ausgabedatenrahmen zu generieren.
Die Sektoren von mindestens einem aus dem ersten und dem zweiten Datenrahmen werden in einen Prüfungsdatenrahmen rekonstruiert, während der zusammengeführte Ausgaberahmen generiert wird (450). Alternativ kann sowohl der erste als auch der zweite Datenrahmen in Prüfungsdatenrahmen rekonstruiert werden, während der zusammengeführte Ausgaberahmen generiert wird. Es wird ein CRC Sektor für Sektor für den Prüfungsdatenrahmen berechnet und akkumuliert und es wird eine Fehlerprüfung an mindestens einem Prüfungsdatenrahmen durchgeführt, der Sektoren umfasst, die denjenigen des ersten Datenrahmens oder des zweiten Datenrahmens entsprechen, um die entsprechenden Sektoren des zusammengeführten Ausgabedatenrahmens zu verifizieren (460). Da zumindest Einige der Sektoren des Prüfungsdatenrahmens auf einer Teilmenge der Mehrzahl von Datenpfaden übertragen werden, welche Sektoren des zusammengeführten Ausgabedatenrahmens übertragen, verifiziert die Fehlerprüfung des mindestens einen Prüfungsdatenrahmens die Sektoren von dem mindestens einen Prüfungsdatenrahmen in dem zusammengeführten Ausgabedatenrahmen. In einer beispielhaften Ausführungsform verifiziert die Fehlerprüfung beider Prüfungsdatenrahmen die Sektoren des ersten und des zweiten Prüfungsdatenrahmens in dem zusammengeführten Ausgabedatenrahmen.
5 ist ein Flussdiagramm, das ein Verfahren zum Generieren eines zusammengeführten Ausgabedatenrahmens auf Grundlage einer Zusammenführungsmaske gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt. Unter Bezugnahme auf 5 wird ein erster Datenrahmen, der eine Mehrzahl von Sektoren umfasst, von dem RMW-System empfangen (510). Der erste Datenrahmen kann in einem Datenspeicher wie beispielsweise einem flüchtigen oder nichtflüchtigen Speicher gespeichert sein. Ein zweiter Datenrahmen, der eine Mehrzahl von Sektoren umfasst, wird von dem RMW-System empfangen (520).
Es wird eine Zusammenführungsmaske, die die Sektoren des ersten und des zweiten zusammenzuführenden Datenrahmens, festlegt, empfangen (530). Die Zusammenführungsmaske legt fest, welche Sektoren des ersten und des zweiten Datenrahmens jeden Sektor des Ausgabedatenrahmens besetzen. Die Zusammenführungsmaske kann als Teil des ersten empfangenen Datenrahmens oder als Teil des zweiten empfangenen Datenrahmens empfangen werden. Alternativ kann die Zusammenführungsmaske unabhängig von den empfangenen Datenrahmen empfangen werden. Es wird durch Zusammenführen ausgewählter Sektoren aus dem ersten und dem zweiten Datenrahmen auf Grundlage der Zusammenführungsmaske eine zusammengeführte Ausgabemaske generiert (540).
6 ist ein Flussdiagramm, das Lese-Modifizier-Schreib-Vorgänge gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt. Unter Bezugnahme auf 6 wird ein zu modifizierender Lesedatenrahmen von einem außerhalb des RMW-Systems befindlichen Speicher eingegeben und in einem internen Speicher gespeichert (605), bis ein Schreibdatenrahmen, der Sektoren für das Modifizieren des Lesedatenrahmens enthält, empfangen wird (610). Sowohl der Lesedatenspeicher als auch der Schreibdatenspeicher weist eine Mehrzahl von Sektoren auf. Die Anzahl der Sektoren in der Mehrzahl von Sektoren des Lesedatenrahmens und des Schreibdatenrahmens muss nicht identisch sein.
Es wird eine Zusammenführungsmaske empfangen (615) und die Sektoren des Lesedatenrahmens und des Schreibdatenrahmens, die in einem Ausgabedatenrahmen zusammengeführt werden sollen, werden auf Grundlage der Zusammenführungsmaske bestimmt (620). Wenn ein Sektor des Schreibdatenrahmens ausgewählt ist (625 -Y), wird der ausgewählte Schreibdatenrahmensektor in dem Ausgabedatenrahmen (630) zusammengeführt. Alternativ wird, wenn der Sektor des Schreibdatenrahmensektors nicht ausgewählt ist (625 -N), der entsprechende Schreibdatenrahmensektor in dem Ausgabedatenrahmen (635) zusammengeführt. Es werden CRC-Daten für den ausgewählten Sektor (640) berechnet und akkumuliert und gleichzeitig wird der ausgewählte Sektor, der in dem Ausgabedatenrahmen zusammengeführt wird, von dem RMW-System ausgegeben (645). Der nicht ausgewählte Datenrahmensektor wird verworfen.
Gleichzeitig mit dem Zusammenführungsprozess werden der Lesedatenrahmen und der Schreibdatenrahmen mit ihren entsprechenden Sektoren (650) rekonstruiert und es werden CRC-Daten für jeden Sektor des rekonstruierten Lesedatenrahmens und des Schreibdatenrahmens berechnet und akkumuliert (655). Wenn der rekonstruierte Sektor nicht der letzte zu verarbeitende (660 -N) Sektor ist, wird der Prozess an den Vorgängen 625 bis 655 wiederholt. Wenn der rekonstruierte Sektor der letzte zu verarbeitende (660 -Y) Sektor ist, werden die CRCs des rekonstruierten Lesedatenrahmens und des Schreibdatenrahmens mit den CRCs des ursprünglich empfangenen Lesedatenrahmens und des Schreibdatenrahmens verglichen, um zu verifizieren, dass während des Lese-Modifizier-Schreib-Prozesses keine Fehler in die Daten eingeführt werden (665).
Wenn einer der CRCs für die rekonstruierten Datenrahmen nicht mit den CRCs der ursprünglich empfangenen Datenrahmen übereinstimmt (670 -N), wird eine Benachrichtigung, die anzeigt, dass der zusammengeführte Ausgabedatenrahmen ungültig ist, generiert (675). Da zumindest Einige der Sektoren in den rekonstruierten Datenrahmen auf einer Teilmenge der Mehrzahl von Datenpfaden übertragen werden, die Sektoren des zusammengeführten Ausgabedatenrahmens übertragen, verifiziert die Fehlerprüfung der verifizierten Rahmen den zusammengeführten Ausgabedatenrahmen. Andernfalls wird, wenn die CRCs für die rekonstruierten Datenrahmen mit den CRCs der ursprünglich empfangenen Datenrahmen übereinstimmen (670 -Y), verifiziert, dass der zusammengeführte Datenrahmen korrekt ist.
Schließlich ist 7 ein Flussdiagramm, das Zusammenführungsvorgänge gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungskonzepts darstellt. Unter Bezugnahme auf 3 und 7 werden nach dem Initialisieren eines Sektorzählers (710) ein Sektor des Lesedatenrahmens und ein entsprechender Sektor eines Schreibdatenrahmens gelesen (720). Die Adresse des Schreibdatensektors wird mit einer Zusammenführungsmaske (730) abgeglichen, und wenn der Schreibdatensektor der Zusammenführungsmaske (740 -Y) entspricht, wird der Schreibdatensektor in dem Adressen-Slot des Ausgabedatenrahmens zusammengeführt (750). Alternativ wird, wenn der Schreibdatensektor nicht der Zusammenführungsmaske (740 -N) entspricht, der Lesedatensektor in dem Adressen-Slot des Ausgabedatenrahmens zusammengeführt (760). Diese Sektoren des Lesedatenrahmens und des Schreibdatenrahmens werden an entsprechende CRC-Testmodule übertragen, um den ursprünglichen Lesedatenrahmen und den ursprünglichen Schreibdatenrahmen zu rekonstruieren (770). Wenn der rekonstruierte Sektor nicht der letzte zu verarbeitende (780 -N) Sektor ist, wird der Prozess an den Vorgängen 720 bis 770 wiederholt.
Auch wenn die unter Bezugnahme auf 6 und 7 erläuterten Beispiele hinsichtlich eines Lesedatenrahmens und eines Schreibdatenrahmens beschrieben werden, versteht ein gewöhnlicher Fachmann, dass das vorliegende Erfindungskonzept auf einen ersten Datenrahmen und einen zweiten Datenrahmen generalisiert werden kann, von denen jeder einem Lesedatenrahmen und einem Schreibdatenrahmen entsprechen kann.
Fernen können Vorgänge des vorliegenden Erfindungskonzept in der beschriebenen Reihenfolge oder einer anderen Reihenfolge durchgeführt werden oder die Vorgänge können kombiniert werden. Ein gewöhnlicher Fachmann versteht, dass der vorstehende Prozess beispielhaft ist und dass andere Variationen möglich sind, ohne von dem Erfindungskonzept abzuweichen.
Auch wenn bestimmte Ausführungsformen beschrieben wurden, wurden diese Ausführungsformen ausschließlich als Beispiele angeführt und dienen nicht der Einschränkung des Umfangs des Schutzbereichs. Die in dieser Schrift beschriebenen Verfahren und Systeme können in einer Vielzahl anderer Formen ausgeführt sein. Diverse Auslassungen, Ersetzungen und/oder Veränderungen an der Form der in dieser Schrift beschriebenen beispielhaften Verfahren und Systeme können vorgenommen werden, ohne von dem Geist des Schutzbereichs abzuweichen.
Die beigefügten Patentansprüche und ihre Äquivalente dienen der Abdeckung solcher Formen oder Modifikationen, die unter den Umfang und den Geist des Schutzbereichs fallen. Zum Beispiel können die in dieser Schrift offenbarten beispielhaften Systeme und Verfahren auf Solid-State-Laufwerke, Festplattenlaufwerke, Hybridfestplatten und Ähnliches angewendet werden. Darüber hinaus können zusätzlich oder alternativ beispielsweise, ohne jedoch darauf beschränkt zu sein, DRAM oder SRAM, batteriegepufferte flüchtige DRAM- oder SRAM-Vorrichtungen, EPROM, EEPROM-Datenspeicher etc. verwendet werden. Als weiteres Beispiel können die diversen in den Figuren dargestellten Komponenten als Software und/oder Firmware auf einem Prozessor, ASIC/FPGA oder dafür vorgesehener Hardware umgesetzt werden. Ferner können die weiter oben offenbarten Merkmale und Attribute der speziellen beispielhaften Ausführungsformen auf unterschiedliche Weisen kombiniert werden, um zusätzliche Ausführungsformen zu bilden, die alle unter den Umfang der vorliegenden Offenbarung fallen.
Obwohl die vorliegende Offenbarung bestimmte beispielhafte Ausführungsformen und Anwendungen vorstellt, sind weitere Ausführungsformen, die für einen gewöhnlichen Fachmann auf der Hand liegen, einschließlich von Ausführungsformen, die nicht alle der in dieser Schrift dargelegten Merkmale und Vorteile bereitstellen, ebenfalls in dem Umfang dieser Offenbarung inbegriffen. Entsprechend soll der Umfang der vorliegenden Offenbarung allein durch Bezugnahme auf die beigefügten Patentansprüche definiert werden.

Claims

Verfahren zum Zusammenführen von Datenrahmen, wobei das Verfahren umfasst: Empfangen eines ersten Datenrahmens, der eine Mehrzahl von Sektoren umfasst; Empfangen eines zweiten Datenrahmens, der eine Mehrzahl von Sektoren umfasst; Generieren eines zusammengeführten Ausgabedatenrahmens durch Zusammenführen von Sektoren des zweiten Datenrahmens mit Sektoren des ersten Datenrahmens unter Verwendung einer Mehrzahl von Datenpfaden, die eine Mehrzahl von Multiplexern umfassen; und Durchführen einer Fehlerprüfung an mindestens einem Prüfungsdatenrahmen, der Sektoren umfasst, die denjenigen des ersten Datenrahmens und des zweiten Datenrahmens entsprechen, wobei zumindest einige dieser Sektoren in dem Prüfungsdatenrahmen auf einer Teilmenge aus der Mehrzahl von Datenpfaden übertragen werden, die Sektoren des zusammengeführten Ausgabedatenrahmens überträgt, und wobei die Fehlerprüfung den zusammengeführten Ausgabedatenrahmen verifiziert.
Verfahren nach Anspruch 1, wobei das Durchführen der Fehlerprüfung ferner umfasst: Durchführen einer Fehlerprüfung an zwei Prüfungsdatenrahmen, umfassend: einen ersten Prüfungsdatenrahmen, der Sektoren umfasst, die denjenigen des ersten Datenrahmens entsprechen; und einen zweiten Prüfungsdatenrahmen, der Sektoren umfasst, die denjenigen des zweiten Datenrahmens entsprechen.
Verfahren nach Anspruch 2, wobei der erste Prüfungsdatenrahmen und der zweite Prüfungsdatenrahmen mit ihren jeweiligen Sektoren rekonstruiert werden, die dem ersten und dem zweiten Datenrahmen entsprechen, nachdem die Sektoren auf Grundlage einer Zusammenführungsmaske, die anzeigt, welche Sektoren des ersten und des zweiten Datenrahmens in den Ausgabedatenrahmen zusammenzuführen sind, über ausgewählte der Mehrzahl von Multiplexern übertragen wurden.
Verfahren nach Anspruch 2, wobei das Durchführen der Fehlerprüfung ferner umfasst: Vergleichen von Cyclic Redundancy Codes (CRCs) des ersten Datenrahmens und des zweiten Datenrahmens mit den CRCs, die vom ersten bzw. zweiten Prüfungsdatenrahmen generiert wurden, und falls keiner der CRC-Vergleiche übereinstimmt, Generieren einer Benachrichtigung, die anzeigt, dass der zusammengeführte Ausgabedatenrahmen ungültig ist.
Verfahren nach Anspruch 4, wobei der CRC des ersten Prüfungsdatenrahmens durch Akkumulieren von CRC-Daten des ersten Prüfungsdatenrahmens Sektor für Sektor generiert wird und der CRC des zweiten Prüfungsdatenrahmens durch Akkumulieren von CRC-Daten des zweiten Prüfungsdatenrahmens Sektor für Sektor generiert wird.
Verfahren nach Anspruch 2, wobei sich jeder Sektor im zusammengeführten Ausgabedatenrahmen entweder in dem ersten Prüfungsdatenrahmen oder dem zweiten Prüfungsdatenrahmen befindet.
Verfahren nach Anspruch 2, wobei: der erste Prüfungsdatenrahmen ferner Sektoren umfasst, die auf einer ersten Teilmenge von Datenpfaden übertragen werden, die sich von der Teilmenge der Datenpfade unterscheidet, auf denen die Sektoren des ersten Datenrahmens, der in den Ausgabedatenrahmen zusammengeführt wird, übertragen werden, und der zweite Prüfungsdatenrahmen ferner Sektoren umfasst, die auf einer zweiten Teilmenge von Datenpfaden übertragen werden, die sich von der Teilmenge der Datenpfade unterscheidet, auf denen die Sektoren des zweiten Datenrahmens, der in dem Ausgabedatenrahmen zusammengeführt wird, übertragen werden.
Verfahren nach Anspruch 1, wobei der wenigstens eine Prüfungsdatenrahmen ferner Sektoren umfasst, die auf einer Teilmenge von Datenpfaden übertragen werden, die sich von der Teilmenge der Datenpfade unterscheidet, auf denen die Sektoren des zusammengeführten Ausgabedatenrahmens übertragen werden.
Verfahren nach Anspruch 1, wobei die Sektoren zumindest eines von dem ersten und dem zweiten in den Ausgabedatenrahmen zusammenzuführenden Datenrahmen durch eine Zusammenführungsmaske festgelegt werden.
Verfahren nach Anspruch 9, wobei die Zusammenführungsmaske festlegt, welche Sektoren des ersten und des zweiten Datenrahmens jeden Sektor des Ausgabedatenrahmens besetzen.
Verfahren nach Anspruch 1, das ferner ein Rekonstruieren des mindestens einen Prüfungsdatenrahmens umfasst, während der zusammengeführte Ausgabedatenrahmen generiert wird.
Verfahren nach Anspruch 1, das ferner ein Generieren eines Cyclic Redundancy Codes (CRC) für den zusammengeführten Ausgabedatenrahmen umfasst durch Akkumulieren von CRC-Daten des Sektors, die in den Ausgabedatenrahmen Sektor für Sektor zusammengeführt werden.
Vorrichtung zum Zusammenführen von Datenrahmen, wobei die Vorrichtung umfasst: eine oder mehrere Vorrichtungen, die derart ausgelegt sind, dass sie einen ersten Datenrahmen, der eine Mehrzahl von Sektoren umfasst, und einen zweiten Datenrahmen, der eine Mehrzahl von Sektoren umfasst, empfängt; und eine Schaltung, die eine Mehrzahl von Datenpfaden umfasst, die eine Mehrzahl von Multiplexern umfassen, wobei die Schaltung derart ausgelegt ist, dass sie: unter Verwendung der Mehrzahl von Datenpfaden einen zusammengeführten Ausgabedatenrahmen durch Zusammenführen der Sektoren des zweiten Datenrahmens mit den Sektoren des ersten Datenrahmens generiert; und eine Fehlerprüfung an mindestens einem Prüfungsdatenrahmen umfasst, der Sektoren entsprechend denjenigen in dem ersten Datenrahmen oder dem zweiten Datenrahmen umfasst, wobei zumindest einige der Sektoren in dem Prüfungsdatenrahmen auf einer Teilmenge der Mehrzahl von Datenpfaden übertragen werden, die Sektoren des zusammengeführten Ausgabedatenrahmens übertragen, wobei die Fehlerprüfung den zusammengeführten Ausgabedatenrahmen verifiziert.
Vorrichtung nach Anspruch 13, wobei die eine oder mehr Vorrichtungen ferner umfassen: einen Speicher, der derart ausgelegt ist, dass er den ersten Datenrahmen speichert; und einen Datenport, der derart ausgelegt ist, dass er den zweiten Datenrahmen empfängt.
Vorrichtung nach Anspruch 13, wobei die Schaltung ferner derart ausgelegt ist, dass sie die Fehlerprüfung mindestens durch Folgendes durchführt: Durchführen einer Fehlerprüfung an zwei Prüfungsdatenrahmen, umfassend: einen ersten Prüfungsdatenrahmen, der Sektoren umfasst, die denjenigen des ersten Datenrahmens entsprechen; und einen zweiten Prüfungsdatenrahmen, der Sektoren umfasst, die denjenigen des zweiten Datenrahmens entsprechen.
Vorrichtung nach Anspruch 15, wobei der erste Prüfungsdatenrahmen und der zweite Prüfungsdatenrahmen durch mindestens eine erste Logikvorrichtung mit ihren jeweiligen Sektoren rekonstruiert werden, die dem ersten und dem zweiten Datenrahmen entsprechen, nachdem die Sektoren durch die ausgewählten der Mehrzahl von Multiplexern auf Grundlage einer Zusammenführungsmaske übertragen werden, die anzeigt, welche Sektoren des ersten und des zweiten Datenrahmens in dem Ausgabedatenrahmen zusammenzuführen sind.
Vorrichtung nach Anspruch 16, wobei die mindestens eine erste Logikvorrichtungen derart ausgelegt ist, dass sie: einen Cyclic Redundancy Code (CRC) des ersten Datenrahmens mit einem für den ersten Prüfungsdatenrahmen generierten CRC vergleicht; einen (CRC) des zweiten Datenrahmens mit einem für den zweiten Prüfungsdatenrahmen generierten CRC vergleicht; falls kein CRC-Vergleich übereinstimmt, eine Benachrichtigung erzeugt, die anzeigt, dass der zusammengeführte Ausgabedatenrahmen ungültig ist.
Vorrichtung nach Anspruch 17, wobei die mindestens eine erste Logikvorrichtungen ferner derart ausgelegt ist, dass sie: die CRC des ersten Prüfungsdatenrahmens durch Akkumulieren von CRC-Daten des ersten Prüfungsdatenrahmens Sektor für Sektor generiert; und die CRC des zweiten Prüfungsdatenrahmens durch Akkumulieren von CRC-Daten des zweiten Prüfungsdatenrahmens Sektor für Sektor generiert.
Vorrichtung nach Anspruch 15, wobei sich jeder Sektor in dem zusammengeführten Ausgabedatenrahmen entweder in dem ersten Prüfungsdatenrahmen oder dem zweiten Prüfungsdatenrahmen befindet.
Vorrichtung nach Anspruch 15, wobei: der erste Prüfungsdatenrahmen ferner Sektoren umfasst, die auf einer erste Teilmenge von Datenpfaden übertragen werden, die sich von der Teilmenge der Datenpfade unterscheidet, auf denen die Sektoren des ersten Datenrahmens, welcher in den Ausgabedatenrahmen zusammengeführt wird, übertragen werden, und der zweite Prüfungsdatenrahmen ferner Sektoren umfasst, die auf einer zweiten Teilmenge von Datenpfaden übertragen werden, die sich von der Teilmenge der Datenpfade unterscheidet, auf denen die Sektoren des zweiten Datenrahmens, welcher in den Ausgabedatenrahmen zusammengeführt wird, übertragen werden.
Vorrichtung nach Anspruch 13, wobei der mindestens eine Prüfungsdatenrahmen ferner Sektoren umfasst, die auf einer Teilmenge von Datenpfaden übertragen werden, die sich von der Teilmenge der Datenpfade unterscheidet, auf denen die Sektoren des zusammengeführten Ausgabedatenrahmens übertragen werden.
Vorrichtung nach Anspruch 13, wobei die Sektoren des zumindest einen aus dem ersten und dem zweiten in den Ausgabedatenrahmen zusammenzuführenden Datenrahmen durch eine Zusammenführungsmaske festgelegt werden.
Vorrichtung nach Anspruch 22, wobei die Zusammenführungsmaske festlegt, welche Sektoren des ersten und des zweiten Datenrahmens jeden Sektor des Ausgabedatenrahmens besetzen.
Vorrichtung nach Anspruch 22, wobei die Zusammenführungsmaske in einem von dem ersten und dem zweiten Datenrahmen inbegriffen ist.
Vorrichtung nach Anspruch 22, wobei die Zusammenführungsmaske separat von dem ersten und dem zweiten Datenrahmen empfangen wird.
Vorrichtung nach Anspruch 13, die ferner mindestens eine erste Logikvorrichtung umfasst, die derart ausgelegt ist, dass sie den mindestens einen Prüfungsdatenrahmen rekonstruiert, während der zusammengeführte Ausgabedatenrahmen generiert wird.
Vorrichtung nach Anspruch 13, die ferner eine zweite Logikvorrichtung umfasst, die derart ausgelegt ist, dass sie einen Cyclic Redundancy Code (CRC) für den zusammengeführten Ausgabedatenrahmen durch Akkumulieren von CRC-Daten des Sektors generiert, die in dem Ausgabedatenrahmen Sektor für Sektor zusammengeführt werden.
Vorrichtung nach Anspruch 13, wobei die Schaltung ferner einen Prozessor umfasst und wobei das Generieren des zusammengeführten Ausgabedatenrahmens und das Durchführen der Fehlerprüfung unter der Kontrolle des Prozessors durchgeführt werden.
Verfahren zum Zusammenführen von Datenrahmen, wobei das Verfahren umfasst: Empfangen eines ersten Datenrahmens, der eine Mehrzahl von Sektoren umfasst; Empfangen eines zweiten Datenrahmens, der eine Mehrzahl von Sektoren umfasst; und Generieren eines zusammengeführten Ausgabedatenrahmens auf Grundlage des ersten Datenrahmens und des zweiten Datenrahmens, wobei das Generieren für jeden Adressen-Slot in dem zusammengeführten Ausgabedatenrahmen ein Auswählen eines Sektors entweder aus dem ersten Datenrahmen oder aus dem zweiten Datenrahmen auf Grundlage einer Zusammenführungsmaske umfasst.
Verfahren nach Anspruch 29, wobei die Zusammenführungsmaske in einem von dem ersten und dem zweiten Datenrahmen inbegriffen ist.
Verfahren nach Anspruch 29, wobei die Zusammenführungsmaske separat von dem ersten und dem zweiten Datenrahmen empfangen wird.
Vorrichtung zum Zusammenführen von Datenrahmen, wobei die Vorrichtung umfasst: eine erste Schaltung, die derart ausgelegt ist, dass sie einen ersten Rahmen, der eine Mehrzahl von Sektoren umfasst, empfängt; eine zweiten Schaltung, die derart ausgelegt ist, dass sie einen zweiten Datenrahmen, der eine Mehrzahl von Sektoren umfasst, empfängt; und eine Mehrzahl von Datenpfaden, die derart ausgelegt sind, dass sie einen zusammengeführten Ausgabedatenrahmen auf Grundlage des ersten Datenrahmens und des zweiten Datenrahmens generieren, wobei das Generieren für jeden Adressen-Slot in dem zusammengeführten Ausgabedatenrahmen ein Auswählen eines Sektors entweder aus dem ersten Datenrahmen oder aus dem zweiten Datenrahmen auf Grundlage einer Zusammenführungsmaske umfasst.
Vorrichtung nach Anspruch 32, wobei die erste Schaltung einen Speicher umfasst, der derart ausgelegt ist, dass er den ersten Datenrahmen speichert; und die zweite Schaltung einen Datenport umfasst, der derart ausgelegt ist, dass er den zweiten Datenrahmen empfängt.
Vorrichtung nach Anspruch 32, wobei die Zusammenführungsmaske in einem aus dem ersten und dem zweiten Datenrahmen inbegriffen ist.
Vorrichtung nach Anspruch 32, wobei die Zusammenführungsmaske separat von dem ersten und dem zweiten Datenrahmen empfangen wird.