HINTERGRUNDBACKGROUND
BEREICH DER ERFINDUNGFIELD OF THE INVENTION
Diese Erfindung bezieht sich auf Mikrovorrichtungen. Genauer gesagt, beziehen sich Ausführungsformen dieser Erfindung auf einen konformen bipolaren Mikrovorrichtungsübertragungskopf und ein Verfahren für die Übertragung eines oder mehrerer Mikrovorrichtungen an ein Empfangssubstrat.This invention relates to micro devices. More particularly, embodiments of this invention relate to a compliant bipolar micro device transfer head and a method for transferring one or more micro devices to a receiving substrate.
HINTERGRUNDINFORMATIONENBACKGROUND INFORMATION
Integrations- und Verpackungsprobleme sind eines der wichtigsten Hindernisse für die Kommerzialisierung von Mikrovorrichtungen wie etwa Radiofrequenz-(RF)Mikrolektromechaniksystem-(MEMS)Mikroschaltern, Anzeigesystemen mit Light-Emitting Diodes (LED) und MEMS oder quarzbasierten Oszillatoren.Integration and packaging issues are one of the key barriers to the commercialization of micro devices such as radio frequency (RF) microelectromechanical system (MEMS) microswitches, light emitting diode (LED) display systems, and MEMS or quartz based oscillators.
Traditionelle Technologien für die Übertragung von Vorrichtungen umfassen die Übertragung durch Wafer-Bonding von einem Übertragungswafer an einen Empfangswafer. Eine solche Umsetzung ist der ”Direktdruck” mit einem Verbindungsschritt für eine Anordnung von Vorrichtungen von einem Übertragungswafer an einen Empfangswafer, gefolgt von der Entfernung des Übertragungswafers. Eine andere solche Umsetzung ist das ”Übertragungsdrucken” mit zwei Bonding/Debondingschritten. Beim Übertragungsdrucken kann ein Übertragungswafer eine Vorrichtungsanordnung von einem Spenderwafer aufnehmen und dann die Vorrichtungsanordnung mit einem Empfangswafer verbinden, gefolgt von der Entfernung des Übertragungswafers.Traditional technologies for transferring devices include transfer by wafer bonding from a transfer wafer to a receiving wafer. One such implementation is "direct printing" with a bonding step for arranging devices from a transfer wafer to a receiving wafer, followed by removal of the transfer wafer. Another such implementation is "transfer printing" with two bonding / debonding steps. In transfer printing, a transfer wafer may pick up a device array from a donor wafer and then connect the device array to a receiving wafer, followed by removal of the transfer wafer.
Einige Druckprozessvariationen wurden entwickelt, in denen eine Vorrichtung im Übertragungsprozess selektiv verbunden und getrennt werden kann. Beim traditionellen und bei Variationen des Direktdrucks und der Übertragungsdrucktechnologien wird der Übertragungswafer nach dem Verbinden der Vorrichtung mit dem Empfangswafer von der Vorrichtung getrennt. Weiterhin ist der gesamte Übertragungswafer mit der Vorrichtungsanordnung am Übertragungsprozess beteiligt.Several printing process variations have been developed in which a device can be selectively connected and disconnected in the transfer process. In traditional and variations of direct printing and transfer printing technologies, after transferring the device to the receiving wafer, the transfer wafer is separated from the device. Furthermore, the entire transfer wafer with the device arrangement is involved in the transfer process.
ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION
Ein konformer bipolarer Mikrovorrichtungsübertragungskopf und eine Kopfanordnung, sowie ein Verfahren für die Übertragung eines oder mehrerer Mikrovorrichtungen an ein Empfangssubstrat werden offenbart. Beispielsweise kann das Empfangssubstrat ein Anzeigesubstrat, Beleuchtungssubstrat, ein Substrat mit funktionalen Vorrichtungen wie Transistoren oder integrierten Schaltkreisen (ICs), oder ein Substrat mit Metallumverteilungsleitungen sein, ist jedoch nicht darauf beschränkt.A compliant bipolar micro device transfer head and head assembly, as well as a method for transferring one or more micro devices to a receiving substrate are disclosed. For example, the receiving substrate may be, but is not limited to, a display substrate, a lighting substrate, a substrate with functional devices such as transistors or integrated circuits (ICs), or a substrate with metal redistribution lines.
In einer Ausführungsform umfasst eine konforme bipolare Mikrovorrichtungsübertragungskopfanordnung ein Basissubstrat und eine gemusterte Siliziumschicht über dem Basissubstrat. Beispielsweise kann das Basissubstrat ein (100) Bulk-Siliziumsubstrat sein. Die gemusterte Siliziumschicht umfasst eine erste Siliziumzwischenverbindung, eine erste Anordnung von Siliziumelektroden, die elektrisch mit der Siliziumzwischenverbindung verbunden ist, eine zweite Siliziumzwischenverbindung, und eine zweite Anordnung von Siliziumelektroden, die elektrisch mit der zweiten Siliziumzwischenverbindung verbunden ist. Jede Siliziumelektrode in der ersten und zweiten Siliziumelektrodenanordnung umfasst eine Elektrodenleitung und eine Mesa-Struktur, welche über die erste und zweite Siliziumzwischenverbindung hinausragt. Die erste und zweite Siliziumelektrodenanordnung wird als eine Anordnung bipolarer Siliziumelektrodenpaare angeordnet und elektrisch voneinander getrennt. Die erste und zweite Siliziumzwischenverbindung kann parallel zueinander laufen. Jede Siliziumelektrode kann außerdem in einer Vertiefung zwischen dem Basissubstrat und der Siliziumelektrode gebogen werden. Beispielsweise können eine oder mehrere Vertiefungen im Basissubstrat gebildet werden. In einer Ausführungsform können die erste und zweite Siliziumelektrodenanordnung in dieselbe Vertiefung im Basissubstrat gebogen werden. In einer solchen Ausführungsform kann die Anordnung der bipolaren Siliziumelektrodenpaare in dieselbe Vertiefung im Basissubstrat gebogen werden. Die Vertiefung kann sich auch um das Ende einer oder beider erster und zweiter Siliziumelektroden herumwickeln. In einer Ausführungsform kann jedes bipolare Siliziumelektrodenpaar in der Anordnung der bipolaren Elektrodenpaare in eine separate Vertiefung gebogen werden. Eine dielektrische Schicht wie etwa ein Siliziumoxid, Hafniumoxid, Aluminumoxid oder Tantaloxid, deckt die obere Fläche jeder Mesa-Struktur ab. Eine verborgene Oxidschicht kann zwischen der gemusterten Siliziumschicht und dem Basissubstrat ausgebildet werden. In einer Ausführungsform bildet eine Anordnung der bipolaren Siliziumelektrodenpaare eine Anordnung von unterstützten Trägern zwischen der Siliziumzwischenverbindung und der zweiten Siliziumzwischenverbindung. Beispielsweise kann eine Anordnung der Oxidverbindungen zwischen der ersten und zweiten Siliziumelektrodenanordnung gebildet werden. Die gemusterte Siliziumschicht kann sich auf und in direktem Kontakt mit einer bedeckten Oxidschicht befinden, wobei die Oxidverbindungen sich auf und in direktem Kontakt mit der bedeckten Oxidschicht befinden. Die Oxidverbindungen können parallel oder rechtwinklig zu der ersten und zweiten Anordnung der Siliziumzwischenverbindungen, und zwischen den Mesa-Strukturen der ersten und zweiten Anordnung der Siliziumelektroden. Der unterstützte Träger kann auch Biegungen umfassen, beispielsweise in den Siliziumelektrodenleitungen der Siliziumelektroden. Die Anordnung der Oxidverbindungen kann die erste und zweite Siliziumelektrodenanordnung entlang der Längslinie oder in der Breite der Anordnung des unterstützten Trägers teilen. In einer Ausführungsform bildet eine Anordnung der bipolaren Siliziumelektrodenpaare eine Anordnung von Freiträgern zwischen der Siliziumzwischenverbindung und der zweiten Siliziumzwischenverbindung. In einer Ausführungsform ist jede Siliziumelektrode in den bipolaren Siliziumelektrodenpaaren ein separater Freiträger, und ein offener Raum befindet sich zwischen den Mesa-Strukturen der ersten und zweiten Anordnung der Siliziumelektroden. Der Freiträger kann Biegungen umfassen. In einer Ausführungsform werden die Mesa-Strukturen der ersten und zweiten Anordnung der Siliziumelektroden nicht durch einen offenen Raum getrennt. Beispielsweise kann eine Anordnung der Oxidverbindungen für die Freiträgeranordnung zwischen der ersten und zweiten Siliziumelektrodenanordnung ausgebildet werden. Die gemusterte Siliziumschicht kann sich auf und in direktem Kontakt mit einer bedeckten Oxidschicht befinden, mit den Oxidverbindungen an und in direktem Kontakt mit der bedeckten Oxidschicht. In einer Ausführungsform trennen die Oxidverbindungen die erste und zweite Siliziumelektrodenanordnung entlang der Längsrichtung der Freiträgeranordnung. In einer Ausführungsform laufen die Oxidverbindungen parallel zu den ersten und zweiten Siliziumzwischenverbindungen, und befinden sich zwischen den Mesa-Strukturen der ersten und zweiten Siliziumelektrodenanordnung. In einer Ausführungsform befindet sich eine bedeckte Siliziumoxidschicht zwischen der gemusterten Siliziumschicht und dem Basissubstrat. Ein erstes Via erstreckt sich durch das Basissubstrat und die bedeckte Siliziumoxidschicht von der Rückseite des Basissubstrats aus in die gemusterte Siliziumschicht und in elektrischer Verbindung mit der erste Siliziumzwischenverbindung und der ersten Siliziumelektrodenanordnung. Ein zweites Via erstreckt sich durch das Basissubstrat und die bedeckte Siliziumoxidschicht von der Rückseite des Basissubstrats zur gemusterten Siliziumschicht und in elektrischer Verbindung mit der zweiten Siliziumzwischenverbindung und der zweiten Siliziumelektrodenanordnung. Die Vias können sich durch die gemusterte Siliziumschicht erstrecken oder an der unteren Oberfläche der gemusterten Siliziumschicht enden.In one embodiment, a compliant bipolar micro device transfer head assembly includes a base substrate and a patterned silicon layer over the base substrate. For example, the base substrate may be a ( 100 ) Bulk silicon substrate. The patterned silicon layer includes a first silicon interconnect, a first array of silicon electrodes electrically connected to the silicon interconnect, a second silicon interconnect, and a second array of silicon electrodes electrically connected to the second silicon interconnect. Each silicon electrode in the first and second silicon electrode assemblies includes an electrode lead and a mesa structure that extends beyond the first and second silicon interconnects. The first and second silicon electrode assemblies are arranged as an array of bipolar silicon electrode pairs and electrically separated from each other. The first and second silicon interconnects may be parallel to each other. Each silicon electrode may also be bent in a recess between the base substrate and the silicon electrode. For example, one or more recesses may be formed in the base substrate. In an embodiment, the first and second silicon electrode assemblies may be bent into the same recess in the base substrate. In such an embodiment, the array of bipolar silicon electrode pairs may be bent into the same recess in the base substrate. The recess may also wrap around the end of one or both of the first and second silicon electrodes. In one embodiment, each bipolar silicon electrode pair in the array of bipolar electrode pairs may be bent into a separate recess. A dielectric layer such as a silicon oxide, hafnium oxide, alumina or tantalum oxide covers the top surface of each mesa structure. A buried oxide layer may be formed between the patterned silicon layer and the base substrate. In one embodiment, an array of bipolar silicon electrode pairs forms an array of supported carriers between the silicon interconnect and the second silicon interconnect. For example, an arrangement of the oxide connections between the first and second silicon electrode arrangement may be formed. The patterned silicon layer may be on and in direct contact with a covered oxide layer, wherein the oxide compounds are on and in direct contact with the covered oxide layer. The oxide compounds can be parallel or perpendicular to the first and second array of silicon interconnects, and between the mesa structures of the first and second array of silicon electrodes. The supported carrier may also include bends, for example in the silicon electrode lines of the silicon electrodes. The arrangement of the oxide interconnects may divide the first and second silicon electrode assemblies along the longitudinal line or in the width of the supported carrier arrangement. In one embodiment, an array of bipolar silicon electrode pairs forms an array of cantilevers between the silicon interconnect and the second silicon interconnect. In one embodiment, each silicon electrode in the bipolar silicon electrode pairs is a separate cantilever, and an open space is located between the mesa structures of the first and second array of silicon electrodes. The cantilever may include bends. In one embodiment, the mesa structures of the first and second array of silicon electrodes are not separated by an open space. For example, an arrangement of the oxide compounds for the cantilever arrangement between the first and second silicon electrode assembly can be formed. The patterned silicon layer may be on and in direct contact with a covered oxide layer, with the oxide compounds on and in direct contact with the covered oxide layer. In one embodiment, the oxide interconnects separate the first and second silicon electrode assemblies along the longitudinal direction of the cantilever beam assembly. In one embodiment, the oxide interconnects are parallel to the first and second silicon interconnects, and are located between the mesa structures of the first and second silicon electrode assemblies. In one embodiment, a covered silicon oxide layer is located between the patterned silicon layer and the base substrate. A first via extends through the base substrate and the covered silicon oxide layer from the backside of the base substrate into the patterned silicon layer and in electrical communication with the first silicon interconnect and the first silicon electrode array. A second via extends through the base substrate and the covered silicon oxide layer from the backside of the base substrate to the patterned silicon layer and in electrical communication with the second silicon interconnect and the second silicon electrode array. The vias may extend through the patterned silicon layer or terminate at the bottom surface of the patterned silicon layer.
Die dielektrische Schicht, welche die obere Fläche jeder Mesa-Struktur in der Anordnung abdeckt und die zweite Anordnung können aus einem Material wie Siliziumoxid, Hafniumoxid, Aluminumoxid, und Tantaloxid ausgebildet werden. In einigen Ausführungsformen befindet sich eine erste dielektrische Schicht lateral zwischen den Mesa-Strukturen der Siliziumelektrodenanordnung und der zweiten Siliziumelektrodenanordnung in einer bipolaren Elektrodenkonfiguration, und unter der dielektrischen Schicht, welche die Oberfläche jeder Mesa-Struktur in der Anordnung und der zweiten Anordnung bedeckt. Die dielektrische Schicht kann eine höhere dielektrische Konstante oder dielektrische Durchschlagsfestigkeit als die erste dielektrische Schicht aufweisen.The dielectric layer covering the top surface of each mesa structure in the array and the second array may be formed of a material such as silicon oxide, hafnium oxide, aluminum oxide, and tantalum oxide. In some embodiments, a first dielectric layer is laterally disposed between the mesa structures of the silicon electrode assembly and the second silicon electrode assembly in a bipolar electrode configuration, and below the dielectric layer that covers the surface of each mesa structure in the assembly and the second assembly. The dielectric layer may have a higher dielectric constant or dielectric breakdown strength than the first dielectric layer.
In einer Ausführungsform umfasst ein Verfahren der Bildung einer konformen bipolaren Mikrovorrichtungsübertragungskopfanordnung das Ätzen einer oberen Siliziumschicht eines Silizium-auf-Isolator-Stacks zur Ausbildung einer ersten Siliziumelektrodenanordnung in elektrischer Verbindung mit einer ersten Siliziumzwischenverbindung, und einer zweiten Siliziumelektrodenanordnung, die an der ersten Siliziumelektrodenanordnung ausgerichtet und elektrisch mit einer zweiten Siliziumzwischenverbindung verbunden ist, um eine Anordnung bipolarer Siliziumelektrodenpaare zu bilden, wobei jede Siliziumelektrode in der ersten und zweiten Siliziumelektrodenanordnung eine Elektrodenleitung und eine Mesa-Struktur umfassen, die über die erste und zweite Siliziumzwischenverbindung hinausragt. Eine dielektrische Schicht wird dann über der ersten und zweiten Siliziumelektrodenanordnung ausgebildet, und eine oder mehrere Vertiefungen werden in das Basissubstrat direkt unter der ersten und zweiten Siliziumelektrodenanordnung geätzt, sodass jede Siliziumelektrode in der ersten und zweiten Siliziumelektrodenanordnung in die eine oder mehreren Vertiefungen gebogen werden kann. Ätzen der einen oder mehreren Vertiefungen erfolgt z. B. durch fluoriniertes Plasma von SF6 oder XeF2. In einer Ausführungsform wird eine separate Vertiefung in das Basissubstrat direkt unter jedem bipolaren Siliziumelektrodenpaar geätzt. In einer Ausführungsform wird eine einzelne Vertiefung in das Basissubstrat direkt unter der Anordnung der bipolaren Siliziumelektrodenpaare geätzt. In einer Ausführungsform wird die einzelne Vertiefung in das Basissubstrat geätzt, sodass sie sich um eine oder beide erste und zweite Siliziumzwischenverbindungen erstreckt. Ätzen der oberen Siliziumschicht kann eine bedeckte Oxidschicht freilegen. Die Bildung der dielektrischen Schicht kann mit einer Vielzahl von Techniken erreicht werden. In einigen Ausführungsformen umfasst die dielektrische Schicht thermale Oxidierung der Siliziumelektrodenanordnung. In einigen Ausführungsformen wird eine gemusterte Schicht über der bedeckten Oxidschicht und der dielektrischen Schicht ausgebildet, nachdem die dielektrische Schicht gebildet wurde, und unter Verwendung der gemusterten Schicht wird die bedeckte Oxidschicht geätzt, um einen Teil des Basissubstrats offenzulegen. Die dielektrische Schicht kann als Ätzmaske verwendet werden, wenn eine oder mehrere Vertiefungen in dem Basissubstrat direkt unter der ersten und zweiten Siliziumelektrodenanordnung geätzt wird.In one embodiment, a method of forming a compliant bipolar micro device transfer head assembly comprises etching an upper silicon layer of a silicon on insulator stack to form a first silicon electrode assembly in electrical communication with a first silicon interconnect, and a second silicon electrode assembly aligned with the first silicon electrode assembly electrically connected to a second silicon interconnect to form an array of bipolar silicon electrode pairs, each silicon electrode in the first and second silicon electrode assemblies comprising an electrode lead and a mesa structure extending beyond the first and second silicon interconnects. A dielectric layer is then formed over the first and second silicon electrode assemblies, and one or more recesses are formed in the base substrate etched directly below the first and second silicon electrode assemblies so that each silicon electrode in the first and second silicon electrode assemblies can be bent into the one or more recesses. Etching the one or more wells is done for. By fluorinated plasma of SF 6 or XeF 2 . In one embodiment, a separate recess is etched into the base substrate directly under each silicon bipolar electrode pair. In one embodiment, a single recess is etched into the base substrate directly under the array of bipolar silicon electrode pairs. In one embodiment, the single recess is etched into the base substrate to extend around one or both first and second silicon interconnects. Etching the top silicon layer may expose a covered oxide layer. The formation of the dielectric layer can be achieved by a variety of techniques. In some embodiments, the dielectric layer comprises thermal oxidation of the silicon electrode assembly. In some embodiments, a patterned layer is formed over the covered oxide layer and the dielectric layer after the dielectric layer is formed, and using the patterned layer, the covered oxide layer is etched to expose a portion of the base substrate. The dielectric layer may be used as an etch mask when one or more recesses in the base substrate are etched directly beneath the first and second silicon electrode arrays.
In einer Ausführungsform wird eine Anordnung der Verbindungsgräben zwischen den Mesa-Strukturen der ersten und zweiten Siliziumelektrodenanordnung gleichzeitig mit dem Ätzen der oberen Siliziumschicht des Silizium-auf-Isolator-Stacks eingeätzt, um die erste und zweite Siliziumelektrodenanordnung zu bilden. Die dielektrische Schicht kann außerdem innerhalb der Verbindungsgräbenanordnung und in direktem Kontakt mit der bedeckten Oxidschicht gleichzeitig mit der Bildung der dielektrischen Schicht über der ersten und zweiten Siliziumelektrodenanordnung ausgebildet werden. Beispielsweise kann die dielektrische Schicht durch Thermaloxidierung der ersten und zweiten Siliziumelektrodenanordnung gebildet werden. Die dielektrische Schicht kann außerdem vollständig die Verbindungsgräbenanordnung mit der dielektrischen Schicht füllen, um eine Anordnung der Oxidverbindungen zwischen der ersten und zweiten Siliziumelektrodenanordnung zu bilden.In one embodiment, an array of interconnection trenches between the mesa structures of the first and second silicon electrode arrays is etched concurrently with the etching of the top silicon layer of the silicon on insulator stack to form the first and second silicon electrode arrays. The dielectric layer may also be formed within the interconnection trench array and in direct contact with the covered oxide layer simultaneously with the formation of the dielectric layer over the first and second silicon electrode arrays. For example, the dielectric layer may be formed by thermal oxidation of the first and second silicon electrode assemblies. The dielectric layer may also completely fill the interconnection trench array with the dielectric layer to form an array of the oxide interconnections between the first and second silicon electrode arrays.
Eine erste Rückseitenviaöffnung kann durch das Basissubstrat direkt unter der ersten Siliziumzwischenverbindung eingeätzt werden, und eine zweite Rückseitenviaöffnung kann durch das Basissubstrat direkt unter die zweite Siliziumzwischenverbindung geätzt werden, und eine Passivierungsschicht kann innerhalb der ersten und zweiten Rückseitenviaöffnungen gebildet werden. In einer Ausführungsform wird die Passivierungsschicht durch Thermaloxidierung des Basissubstrats in der ersten und zweiten Rückseitenviaöffnung gleichzeitig mit der Thermaloxidierung der Anordnung der ersten und zweiten Siliziumelektrodenanordnung gebildet werden, um die dielektrische Schicht zu bilden. Eine gemusterte Leitschicht kann innerhalb der ersten und zweiten Viaöffnungen gebildet werden, um den elektrischen Kontakt mit den ersten und zweiten Siliziumzwischenverbindungen herzustellen, beispielsweise durch Ablagerung durch eine Schattenmaske.A first backside via opening may be etched through the base substrate directly under the first silicon interconnect, and a second backside via opening may be etched through the base substrate directly under the second silicon interconnect, and a passivation layer may be formed within the first and second backside via openings. In one embodiment, the passivation layer is formed by thermal oxidation of the base substrate in the first and second backside openings simultaneously with the thermal oxidation of the array of first and second silicon electrode assemblies to form the dielectric layer. A patterned conductive layer may be formed within the first and second via openings to make electrical contact with the first and second silicon interconnects, for example, by deposition through a shadow mask.
In einer Ausführungsform wird die dielektrische Schicht eingeätzt, um einen Teil der ersten und zweiten Siliziumzwischenverbindungen gleichzeitig mit dem Ätzen durch die bedeckte Oxidschicht offenzulegen, um einen Teil des Basissubstrats offenzulegen. Eine erste obere Viaöffnung wird dann durch den ersten offengelegten Teil der ersten Siliziumzwischenverbindung und der bedeckten Oxidschicht geätzt, und eine zweite obere Viaöffnung wird durch den zweiten offengelegten Teil der zweiten Siliziumzwischenverbindung und der bedeckten Oxidschicht geätzt. Eine gemusterte Leitschicht kann innerhalb der ersten und zweiten oberen Viaöffnungen ausgebildet werden, um elektrischen Kontakt mit der ersten und zweiten Siliziumzwischenverbindung herzustellen.In one embodiment, the dielectric layer is etched to expose a portion of the first and second silicon interconnects simultaneously with the etch through the covered oxide layer to expose a portion of the base substrate. A first upper via opening is then etched through the first exposed portion of the first silicon interconnect and the covered oxide layer, and a second upper via opening is etched through the second exposed portion of the second silicon interconnect and the covered oxide layer. A patterned conductive layer may be formed within the first and second upper via openings to make electrical contact with the first and second silicon interconnects.
In einer Ausführungsform wird die dielektrische Schicht geätzt, um jede der Mesa-Strukturen gleichzeitig mit dem Ätzen durch die bedeckte Oxidschicht offenzulegen, um den Teil des Basissubstrats offenzulegen. Eine zweite dielektrische Schicht kann dann über jeder der Mesa-Strukturen gebildet werden. In einer Ausführungsform kann dies durch allgemeine Ablagerung der zweiten dielektrischen Schicht, gefolgt durch die Entfernung eines Teils der zweiten dielektrischen Schicht, erreicht werden. In einigen Ausführungsformen kann die allgemeine Ablagerung durch eine Ablagerung einer atomischen Schicht erreicht werden. In einer Ausführungsform kann die dielektrische Schicht weiterhin geätzt werden, um einen Teil der ersten und zweiten Siliziumzwischenverbindungen offenzulegen, gefolgt durch das Ätzen einer ersten oberen Viaöffnung durch den offengelegten Teil der ersten Siliziumzwischenverbindung und der bedeckten Oxidschicht, Ätzen einer zweiten oberen Viaöffnung durch den offengelegten Teil der zweiten Siliziumzwischenverbindung und der bedeckten Oxidschicht und Ausbildung einer gemusterten Leitschicht innerhalb der ersten und zweiten oberen Viaöffnungen für elektrischen Kontakt mit der Siliziumzwischenverbindung und der zweiten Siliziumzwischenverbindung. Die zweite dielektrische Schicht, die über jeder der Mesa-Strukturen gebildet wird, und die Leitschicht, die innerhalb der ersten und zweiten oberen Viaöffnungen gebildet wird, kann ebenfalls als Ätzmaske verwendet werden, wenn eine oder mehrere Vertiefungen geätzt werden.In one embodiment, the dielectric layer is etched to expose each of the mesa structures simultaneously with the etching through the covered oxide layer to expose the portion of the base substrate. A second dielectric layer may then be formed over each of the mesa structures. In one embodiment, this can be accomplished by generally depositing the second dielectric layer, followed by removal of a portion of the second dielectric layer. In some embodiments, the general deposition can be achieved by depositing an atomic layer. In an embodiment, the dielectric layer may be further etched to expose a portion of the first and second silicon interconnects, followed by etching a first upper via opening through the exposed portion of the first silicon interconnect and the covered oxide layer, etching a second upper via opening through the exposed portion forming the second silicon interconnect and the overcoated oxide layer and forming a patterned conductive layer within the first and second upper via openings for electrical contact with the silicon interconnect and the second silicon interconnect. The second dielectric layer formed over each of the mesa structures and the conductive layer formed within the first and second upper via openings may also be used as an etch mask when one or more recesses are etched.
KURZBESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS
1A ist eine Planansicht einer konformen bipolaren Mikrovorrichtungsübertragungskopfanordnung der einseitig geklemmten Freiträgerpaare ohne Verbindungen unter Einhaltung einer Ausführungsform der Erfindung. 1A FIG. 12 is a plan view of a compliant bipolar micro device transfer head assembly of cantilevered cantilever pairs without connections in accordance with one embodiment of the invention. FIG.
1B ist eine Planansicht eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem Paar einseitig geklemmter Freiträger und keiner Verbindung nach einer Ausführungsform der Erfindung. 1B Figure 10 is a plan view of a compliant bipolar micro device transfer head with a pair of cantilevered cantilevers and no connection according to an embodiment of the invention.
1C ist eine Querschnittsseitenansicht entlang der Querlinie C-C des konformen bipolaren Mikrovorrichtungsübertragungskopfs aus 1B nach einer Ausführungsform der Erfindung. 1C FIG. 12 is a cross-sectional side view along the transverse line CC of the conformal bipolar micro device transfer head 1B according to an embodiment of the invention.
1D ist eine Querschnittsseitenansicht entlang der Längslinie D-D des konformen bipolaren Mikrovorrichtungsübertragungskopfs aus 1B nach einer Ausführungsform der Erfindung. 2A–2B sind Kombinationsplanansichten und Kombinationsquerschnittsseitenansichten entlang der Linien V-V, W-W, X-X, Y-Y und Z-Z von 1A und stellen einen konformen bipolaren Mikrovorrichtungsübertragungskopf, einschließlich eines offenen Verbindungsgrabens zwischen dem Paar Siliziumelektroden, sowie Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung, dar. 1D FIG. 12 is a cross-sectional side view along the longitudinal line DD of the compliant bipolar micro device transfer head 1B according to an embodiment of the invention. 2A - 2 B are combination plan views and combination cross-sectional side views taken along lines VV, WW, XX, YY, and ZZ of FIG 1A and provide a compliant bipolar micro device transfer head, including an open connection trench between the pair of silicon electrodes and backside via openings according to an embodiment of the invention.
3A–3B sind Kombinationsplanansichten und Kombinationsquerschnittsseitenansichten eines konformen bipolaren Mikrovorrichtungsübertragungskopfs, einschließlich eines doppelseitig geklemmten unterstützten Trägers und einer Oxidverbindung zwischen und zur Verbindung von einem Paar Siliziumelektroden, und oberen und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. 3A - 3B FIG. 4 are combination plan views and combination cross-sectional side views of a compliant microplate bipolar transfer head including a double-sided clamped support and an oxide interconnect and interconnect of a pair of silicon electrodes and top and back via openings, according to an embodiment of the invention.
4A–4B sind Kombinationsplanansichten und Kombinationsquerschnittsseitenansichten eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und einer abgelegten dielektrischen Schicht, einer Oxidverbindung 119 zwischen und zur Verbindung des Paars Siliziumelektroden 110, und oberen und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. 4A - 4B FIG. 4 are combination plan views and combination cross-sectional side views of a compliant bipolar micro device transfer head having a double sided clamped supported support and a deposited dielectric layer, an oxide interconnect. FIG 119 between and for connecting the pair of silicon electrodes 110 , and upper and rear overflow openings according to an embodiment of the invention.
5A–15B zeigen ein Verfahren zur Bildung eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem offenen Verbindungsgraben zwischen dem Paar Siliziumelektroden, und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. 5A - 15B show a method of forming a conformal bipolar micro device transfer head having an open connection trench between the pair of silicon electrodes, and backside via openings according to one embodiment of the invention.
16A ist eine Planansicht eines konformen bipolaren Mikrovorrichtungsübertragungskopfanordnungen des doppelseitig geklemmten unterstützten Trägers und der Messverbindungen nach einer Ausführungsform der Erfindung. 16A FIG. 12 is a plan view of a compliant bipolar micro device transfer head assembly of the double-sided clamped supported carrier and the test leads of one embodiment of the invention. FIG.
16B ist eine Planansicht eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und der Messverbindung nach einer Ausführungsform der Erfindung. 16B Figure 11 is a plan view of a compliant bipolar micro device transfer head with a double-sided clamped supported carrier and the sensing connection according to an embodiment of the invention.
16C ist eine Querschnittsseitenansicht entlang der Querlinie C-C des konformen bipolaren Mikrovorrichtungsübertragungskopfs aus 16B nach einer Ausführungsform der Erfindung. 16C FIG. 12 is a cross-sectional side view along the transverse line CC of the conformal bipolar micro device transfer head 16B according to an embodiment of the invention.
16D ist eine Querschnittsseitenansicht entlang der Längslinie D-D des konformen bipolaren Mikrovorrichtungsübertragungskopfs aus 16B nach einer Ausführungsform der Erfindung. 16D FIG. 12 is a cross-sectional side view along the longitudinal line DD of the compliant bipolar micro device transfer head 16B according to an embodiment of the invention.
17A–24B zeigen ein Verfahren für die Bildung eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und einer Oxidverbindung zwischen und zur Verbindung des Paars Siliziumelektroden, und oberen und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. 17A - 24B show a method for forming a compliant bipolar micro device transfer head having a double-sided clamped supported support and an oxide interconnect between and connecting the pair of silicon electrodes, and top and back via openings according to one embodiment of the invention.
25A–30B zeigen ein Verfahren für die Bildung eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und einer abgelegten dielektrischen Schicht, einer Oxidverbindung zwischen und zur Verbindung des Paars Siliziumelektroden, und oberen und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. 25A - 30B show a method for forming a conformal bipolar micro device transfer head having a double-sided clamped supported support and a deposited dielectric layer, an oxide interconnection between and connecting the pair of silicon electrodes, and top and back via openings according to an embodiment of the invention.
31 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit Freiträger und durchgehender Verbindung nach einer Ausführungsform der Erfindung. 31 Fig. 12 is a plan view and cross-sectional side view taken along line AA of a compliant bipolar and transfer-type bipolar micro-device transfer head according to an embodiment of the invention.
32 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit Freiträger und Messverbindung nach einer Ausführungsform der Erfindung. 32 FIG. 12 is a plan view and cross-sectional side view taken along line AA of a compliant bipolar microcavity transfer head with a cantilever and measuring connection according to an embodiment of the invention. FIG.
33 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit doppelseitig geklemmtem Träger und durchgehender Verbindung nach einer Ausführungsform der Erfindung. 33 Fig. 3 is a plan view and cross-sectional side view taken along line AA of a double-clamped, compliant bipolar microplate transfer head according to one embodiment of the invention.
34 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten Träger mit einem Paar Siliziumelektroden mit doppelter Biegung und einer Messverbindung nach einer Ausführungsform der Erfindung. 34 Figure 5 is a plan view and cross-sectional side view along line AA of a compliant bipolar micro device transfer head with a double-sided clamped support having a pair of double bend silicon electrodes and a sensing connection according to an embodiment of the invention.
35 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten Träger mit einem Paar Siliziumelektroden mit einzelner Biegung und einer Messverbindung nach einer Ausführungsform der Erfindung. 35 Figure 5 is a plan view and cross-sectional side view taken along line AA of a compliant microplate bipolar transfer head with a double-sided clamped support having a pair of single-bend silicon electrodes and a sensing connection according to an embodiment of the invention.
36 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten Träger mit einem Paar Siliziumelektroden mit doppelter Biegung und einer Messverbindung nach einer Ausführungsform der Erfindung. 36 FIG. 12 is a plan view and cross-sectional side view taken along line AA of a compliant bipolar micro device transfer head having a double-sided clamped support with a pair of double-bend silicon electrodes and one pair. FIG Measuring connection according to an embodiment of the invention.
37 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten Träger mit einem Paar Siliziumelektroden mit doppelter Biegung und einer Messverbindung nach einer Ausführungsform der Erfindung. 37 Figure 5 is a plan view and cross-sectional side view along line AA of a compliant bipolar micro device transfer head with a double-sided clamped support having a pair of double bend silicon electrodes and a sensing connection according to an embodiment of the invention.
38 ist ein Ablaufdiagramm für ein Verfahren zur Aufnahme und Übertragung einer Mikrovorrichtungsanordnung von einem Trägersubstrat auf ein Empfangssubstrat nach einer Ausführungsform der Erfindung. 38 FIG. 10 is a flowchart for a method of receiving and transmitting a micro device array from a carrier substrate to a receiving substrate according to an embodiment of the invention. FIG.
39 ist eine Querschnittsseitenansicht einer Anordnung des konformen bipolaren Mikrovorrichtungsübertragungskopfs über einer Mikrovorrichtungsanordnung auf einem Trägersubstrat nach einer Ausführungsform der Erfindung. 39 Figure 4 is a cross-sectional side view of an array of the conformal bipolar micro device transfer head over a micro device array on a carrier substrate according to an embodiment of the invention.
40 ist eine Querschnittsseitenansicht einer Anordnung des konformen bipolaren Mikrovorrichtungsübertragungskopfs in Kontakt mit einer Mikrovorrichtungsanordnung nach einer Ausführungsform der Erfindung. 40 Figure 10 is a cross-sectional side view of an assembly of the compliant bipolar micro device transfer head in contact with a micro device array according to an embodiment of the invention.
41 ist eine Querschnittsseitenansicht einer Anordnung des konformen bipolaren Mikrovorrichtungsübertragungskopfs zur Aufnahme einer Mikrovorrichtungsanordnung nach einer Ausführungsform der Erfindung. 41 Figure 10 is a cross-sectional side view of an assembly of the compliant bipolar micro device transfer head for receiving a micro device assembly according to an embodiment of the invention.
42 ist eine Querschnittsseitenansicht einer Mikrovorrichtungsanordnung, die nach einer Ausführungsform der Erfindung auf ein Empfangssubstrat freigegeben werden. 42 Figure 11 is a cross-sectional side view of a microdevice assembly exposed to a receiving substrate in accordance with one embodiment of the invention.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNGDETAILED DESCRIPTION OF THE INVENTION
Ausführungsformen dieser Erfindung beschreiben einen konformen bipolaren Mikrovorrichtungsübertragungskopf und eine Kopfanordnung, sowie ein Verfahren zur Übertragung einer Mikrovorrichtung und eine Mikrovorrichtungsanordnung an ein Empfangssubstrat. Beispielsweise können der konforme bipolare Mikrovorrichtungsübertragungskopf und die Kopfanordnung zur Übertragung von Mikrovorrichtungen verwendet werden, wie etwa, aber nicht beschränkt auf, Dioden, LEDs, Transistoren, ICs und MEMS von einem Trägersubstrat an ein Empfangssubstrat wie etwa, jedoch nicht beschränkt auf, ein Anzeigesubstrat, ein Beleuchtungssubstrat, ein Substrat mit funktionalen Vorrichtungen wie Transistoren oder integrierten Schaltkreisen (ICs), oder ein Substrat mit Metallumverteilungslinien.Embodiments of this invention describe a compliant bipolar micro device transfer head and head assembly, as well as a method of transferring a micro device and a micro device array to a receiving substrate. For example, the compliant bipolar micro device transfer head and head assembly may be used to transfer micro devices, such as, but not limited to, diodes, LEDs, transistors, ICs, and MEMS from a carrier substrate to a receiving substrate such as, but not limited to, a display substrate. a lighting substrate, a substrate with functional devices such as transistors or integrated circuits (ICs), or a substrate with metal redistribution lines.
In verschiedenen Ausführungsformen erfolgt eine Beschreibung mit Verweis auf Figuren. Bestimmte Ausführungsformen können jedoch ohne ein oder mehrere dieser speziellen Details ausgeführt werde, oder in Kombination mit anderen bekannten Verfahren und Konfigurationen. In der folgenden Beschreibung werden zahlreiche spezielle Details festgelegt, wie etwa spezielle Konfigurationen, Abmessungen und Verfahren, usw., um ein ausführliches Verständnis dieser Erfindung zu ermöglichen. In anderen Fällen wurden bekannte Halbleiterprozesse und Herstellungstechniken nicht besonders ausführlich beschrieben, um diese Erfindung nicht unnötig zu verschleiern. Verweise in diesen Spezifikationen auf ”eine Ausführungsform,” ”Ausführungsformen” oder ähnliches bedeuten, dass eine bestimmte Funktion, Struktur, Konfiguration oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben ist, in mindestens einer Ausführungsform der Erfindung enthalten ist. Daher bezieht sich das Auftreten des Begriffs ”in einer Ausführungsform,” ”eine Ausführungsform” oder Ähnliches an verschiedenen Stellen in diesen Spezifikationen nicht unbedingt auf dieselbe Ausführungsform der Erfindung. Weiterhin können die speziellen Eigenschaften, Strukturen, Konfigurationen oder Eigenschaften in geeigneter Weise in einer oder mehreren Ausführungsformen kombiniert werden.In various embodiments, a description is made with reference to figures. However, certain embodiments may be practiced without one or more of these specific details, or in combination with other known methods and configurations. In the following description, numerous specific details are set forth, such as specific configurations, dimensions, and procedures, etc., in order to provide a thorough understanding of this invention. In other instances, well-known semiconductor processes and fabrication techniques have not been described in great detail so as not to unnecessarily obscure this invention. References in these specifications to "one embodiment," "embodiments," or the like mean that a particular function, structure, configuration, or characteristic described in connection with the embodiment is included in at least one embodiment of the invention. Therefore, the occurrence of the term "in one embodiment," "an embodiment," or the like at various points in these specifications does not necessarily refer to the same embodiment of the invention. Furthermore, the particular properties, structures, configurations, or properties may be suitably combined in one or more embodiments.
Die Begriffe ”über”, ”bis”, ”zwischen” und ”auf” wie hierin verwendet können sich auf eine relative Position einer Schicht bezüglich anderer Schichten beziehen. Eine Schicht ”über” oder ”auf” einer anderen Schicht, oder ”mit” einer anderen Schicht verbunden, kann direkt mit der andren Schicht in Kontakt sein, oder es kann eine oder mehrere Zwischenlagen geben. Eine Schicht ”zwischen” Schichten kann direkt mit den Schichten in Kontakt sein oder eine oder mehrere Zwischenschichten besitzen.The terms "over," "to," "between," and "on" as used herein may refer to a relative position of a layer relative to other layers. A layer "over" or "on" another layer, or "bonded" to another layer, may be in direct contact with the other layer, or there may be one or more interlayers. A layer "between" layers may be in direct contact with the layers or may have one or more intermediate layers.
Die Begriffe ”Mikro-”Vorrichtung oder ”Mikro”-LED-Struktur wie hierin verwendet können sich auf die beschreibende Größe bestimmter Vorrichtungen oder Strukturen nach den Ausführungsformen der Erfindung beziehen. Wie hierin verwendet, beziehen sich die Begriffe ”Mikro”-Vorrichtungen oder -Strukturen auf eine Größenordnung von 1 bis 100 μm. Es ist jedoch zu beachten, dass Ausführungsformen dieser Erfindung nicht notwendigerweise so eingeschränkt sind, und dass bestimmte Aspekte der Ausführungsformen für größere und möglicherweise kleinere Größenordnungen gelten können.The terms "micro" device or "micro" LED structure as used herein may refer to the descriptive size of particular devices or structures according to embodiments of the invention. As used herein, the terms "micro" devices or structures refer to an order of 1 to 100 microns. It should be understood, however, that embodiments of this invention are not necessarily so limited, and that certain aspects of the embodiments may apply to larger and possibly smaller sizes.
In einem Aspekt, ohne Einschränkung auf eine bestimmte Theorie, beschreiben Ausführungsformen der Erfindung Mikrovorrichtungsübertragungsköpfe und Kopfanordnungen, welche nach den Grundsätzen elektrostatischer Greifer funktionieren und die Anziehungskraft entgegengesetzter Ladungen verwenden, um Mikrovorrichtungen aufzunehmen. Nach Ausführungsformen dieser Erfindung wird eine Einzugsspannung an einem Mikrovorrichtungsübertragungskopf angelegt, um einen Greifdruck an einer Mikrovorrichtung zu erzeugen und die Mikrovorrichtung aufzunehmen. Beispielsweise kann der Übertragungskopf eine bipolare Elektrodenkonfiguration umfassen.In one aspect, without being limited to any particular theory, embodiments of the invention describe micro device transfer heads and head assemblies that operate in accordance with the principles of electrostatic grippers and use the attractive force of opposite charges to accommodate micro devices. According to embodiments of this invention, a pull-in voltage is applied to a micro device transfer head to generate a gripping pressure on a micro device and to receive the micro device. For example, the transfer head may comprise a bipolar electrode configuration.
In einem Aspekt beschreiben Ausführungsformen der Erfindung einen konformen bipolaren Mikrovorrichtungsübertragungskopf und ein Verfahren zur Übertragung in welcher eine konforme bipolare Mikrovorrichtungsübertragungskopfanordnung verbesserten Kontakt mit einer Mikrovorrichtungsanordnung im Vergleich mit einer Anordnung nicht-konformer Übertragungsköpfe erlaubt. Die konformer bipolarer Mikrovorrichtungsübertragungsköpfe umfassen eine Anordnung bipolarer Siliziumelektrodenpaare, welche in eine oder mehrere Vertiefungen zwischen einem Basissubstrat und den bipolaren Siliziumelektrodenpaaren eingebogen werden können. In der Anwendung können, wenn eine Anordnung konformer bipolarer Mikrovorrichtungsübertragungsköpfe auf eine Mikrovorrichtungsanordnung gesenkt wird, die biegbaren Siliziumelektroden, die mit größeren oder kontaminierten Mikrovorrichtungen zusammenhängen, sich stärker biegen, als Siliziumelektroden, welche mit kürzeren Mikrovorrichtungen auf einem Trägersubstrat zusammenhängen. In dieser Weise können konforme bipolare Mikrovorrichtungsübertragungsköpfe Schwankungen der Höhe der Mikrovorrichtungen ausgleichen. Ausgleich der Höhenschwankungen kann zu verringerten Druckkräften auf bestimmten Mikrovorrichtungen führen, was die physische Integrität der Mikrovorrichtungen und der Übertragungskopfanordnung schützt. Ausgleich der Höhenschwankungen kann auch jedem konformen Übertragungskopf helfen, Kontakt mit jeder Mikrovorrichtung herzustellen, und sicherstellen, dass jede vorgesehene Mikrovorrichtung aufgenommen wird. Ohne die konforme Art der Mikrovorrichtungsübertragungsköpfe kann eine unregelmäßige Mikrovorrichtungshöhe oder ein Partikel an einer Oberfläche einer einzelnen Mikrovorrichtung verhindern, dass der Rest der Übertragungsköpfe Kontakt mit den restlichen Mikrovorrichtungen in der Anordnung herstellt. Daher kann eine Luftspalte zwischen den Übertragungsköpfen und Mikrovorrichtungen entstehen. Mit einer solchen Luftspalte ist es möglich, dass die angewandte Zielspannung nicht zu ausreichender Griffkraft führt, um die Luftspalte zu überwinden, was zu einer unvollständigen Aufnahme führt. In one aspect, embodiments of the invention describe a compliant bipolar micro device transfer head and method of transfer in which a compliant bipolar micro device transfer head assembly permits improved contact with a micro device array as compared to an array of non-compliant transfer heads. The compliant bipolar micro device transfer heads include an array of bipolar silicon electrode pairs that can be inflected into one or more recesses between a base substrate and the bipolar silicon electrode pairs. In use, as an array of conformal bipolar micro device transfer heads are lowered to a micro device array, the bendable silicon electrodes associated with larger or contaminated micro devices may flex more than silicon electrodes associated with shorter micro devices on a carrier substrate. In this way, conformal bipolar micro device transfer heads can compensate for variations in the height of the micro devices. Compensating for height variations can result in reduced compressive forces on certain microdevices, which protects the physical integrity of the microdevices and the transfer head assembly. Balancing the height variations may also help each compliant transfer head to make contact with each micro device and ensure that each intended micro device is picked up. Without the compliant nature of the micro device transfer heads, an irregular microdevice height or particle on a surface of a single micro device may prevent the remainder of the transfer heads from making contact with the remainder of the micro devices in the array. Therefore, an air gap may arise between the transfer heads and micro devices. With such an air gap, it is possible that the applied target tension does not result in sufficient gripping force to overcome the air gaps, resulting in incomplete picking.
In einem anderen Aspekt beschreiben Ausführungsformen der Erfindung ein Verfahren für die Bildung einer Anordnung konformer bipolarer Mikrovorrichtungsübertragungsköpfe von einem kommerziellen Silizium-auf-Isolator-(SOI)-Substrat mit einem Basissubstrat, einer bedeckten Oxidschicht und einer oberen Siliziumschicht. In einer solchen Ausführungsform werden eine Siliziumzwischenverbindung und eine Anordnung der Elektroden von der oberen Seite der Siliziumschicht des SOI-Substrats aus gebildet. In einer Ausführungsform umfasst ein bipolarer elektrostatischer Übertragungskopf ein Paar Siliziumelektroden, wobei jede Siliziumelektrode eine Mesa-Struktur und eine Elektrodenleitung umfasst. Die Mesa-Strukturen für das Siliziumelektrodenpaar stehen über die jeweiligen Siliziumzwischenverbindungen heraus, um einen lokalisierten Kontaktpunkt bereitzustellen, um während des Aufnahmebetriebs eine spezielle Mikrovorrichtung aufzunehmen. So ist es nicht notwendig, gemusterte Metallelektroden auszubilden. Es wurde beobachtet, dass es bei der Bemusterung der Metallelektroden und Elektrodenleitungen mit einem negative Fotolack beispielsweise schwer sein kann, die Belichtung des Fotolacks in verschiedenen Tiefen festzulegen (z. B. entlang einer Oberfläche und an den Seitenwänden einer Mesa-Struktur hinunter). Ein Abschälen der gemusterten Metallschichten wurde also während der Entfernung des Fotolacks beobachtet, was sich möglicherweise auf die Betriebsfähigkeit der Übertragungsköpfe auswirken kann. Nach den Ausführungsformen dieser Erfindung ist es nicht notwendig, eine gemusterte Metallelektrode über einer Mesa-Struktur auszubilden. Stattdessen wird das vorspringende Profil der Mesa-Struktur durch Musterung der Siliziumelektrode gebildet, um einen erhabenen Teil einzuschließen, welcher der Mesa-Struktur entspricht, welche von einem Basissubstrat weg und über die Siliziumzwischenverbindung vorspringt.In another aspect, embodiments of the invention describe a method for forming an array of conformal bipolar micro device transfer heads from a commercial silicon on insulator (SOI) substrate having a base substrate, a capped oxide layer, and an upper silicon layer. In such an embodiment, a silicon interconnect and an array of electrodes are formed from the top of the silicon layer of the SOI substrate. In one embodiment, a bipolar electrostatic transfer head comprises a pair of silicon electrodes, each silicon electrode comprising a mesa structure and an electrode lead. The mesa structures for the silicon electrode pair protrude beyond the respective silicon interconnects to provide a localized contact point for receiving a particular micro device during the picking operation. So it is not necessary to form patterned metal electrodes. For example, it has been observed that when patterning the metal electrodes and electrode lines with a negative photoresist, it may be difficult to set the exposure of the photoresist at different depths (eg, along a surface and down the sidewalls of a mesa structure). Peeling of the patterned metal layers was thus observed during the removal of the photoresist, which may possibly affect the operability of the transfer heads. According to the embodiments of this invention, it is not necessary to form a patterned metal electrode over a mesa structure. Instead, the protruding profile of the mesa structure is formed by patterning the silicon electrode to include a raised portion corresponding to the mesa structure projecting from a base substrate and over the silicon interconnect.
Siliziumelektroden, welche nach Ausführungsformen der Erfindung vorbereitet wurden, umfassen integral gebildete Mesa-Strukturen, welche wesentlich größer sind, als die nicht-integral gebildeten Mesa-Strukturen mit gemusterten Metallelektroden. Fotolithographie kann gemusterte Metallelektrodenstrukturen auf Höhen von 5–10 μm einschränken, während Siliziumelektroden-Mesa-Strukturen bis zu 20–30 μm oder höher sein können. Die Mesa-Strukturhöhe für eine Siliziumelektrodenstruktur ist beschränkt durch das Ätz-Seitenverhältnis und den Elektrodenspalt (z. B. den Graben zwischen den Mesa-Strukturen für ein Paar bipolarer Siliziumelektroden). In einer Ausführungsform können sich die Seitenverhältnisse der Mesa-Strukturhöhe zur Grabenbreite für die Siliziumelektroden-Mesa-Strukturen von 10 bis 20:1 erstrecken. Beispielsweise können Siliziumelektroden-Mesa-Strukturen in einer bipolar Elektrodenkonfiguration 20 μm groß sein und durch einen 2 μm Grabenspalt zwischen den Mesa-Strukturen getrennt werden. Größere Elektrodenstrukturen können auch größere Freiräume für Verunreinigungspartikel gestatten und verringern die Auswirkung der Streuung auf ungezielten Mikrovorrichtungen. Im Vergleich mit metallisierten Mesa-Strukturen können Siliziumelektroden mit integral gebildeten Mesa-Strukturen robuster gegen Oberflächenverunreinigung und Fehler in der planaren Ausrichtung des Mikrovorrichtungsübertragungskopfs im Verhältnis mit dem Mikrovorrichtungsträgersubstrats sein.Silicon electrodes prepared according to embodiments of the invention include integrally formed mesa structures which are substantially larger than the non-integrally formed mesa structures with patterned metal electrodes. Photolithography can limit patterned metal electrode structures to heights of 5-10 microns, while silicon electrode mesa structures can be up to 20-30 microns or higher. The mesa structure height for a silicon electrode structure is limited by the etching aspect ratio and the electrode gap (eg, the trench between the mesa structures for a pair of bipolar silicon electrodes). In one embodiment, the aspect ratios of the mesa feature height to trench width for the silicon electrode mesa structures may range from 10 to 20: 1. For example, silicon electrode mesa structures in a bipolar electrode configuration may be 20 μm in size and separated by a 2 μm trench gap between the mesa structures. Larger electrode structures may also allow for greater clearance for contaminant particles and reduce the effect of scattering on untargeted microdevices. In comparison with metalized mesa structures, silicon electrodes having integrally formed mesa structures may be more robust to surface contamination and errors in the planar alignment of the micro device transfer head relative to the micro device carrier substrate.
In einem anderen Aspekt beschreiben Ausführungsformen der Erfindung ein Verfahren für die Bildung einer Mikrovorrichtungsübertragungskopfanordnung von einem kommerziell verfügbaren Silizium-auf-Isolator-(SOI)-Substrat, welches eine Verarbeitungssequenz mit minimalen Verarbeitungsschritten gestattet. Die Verarbeitungssequenz verlangt keine Metallablagerungs- und Bemusterungsschritte zur Bildung von Metallelektroden, was die Wärmeverarbeitungseinschränkungen verringert und die Bildung von dielektrischen und Passivierungsschichten durch Hochtemperatur-Thermaloxidierung gestattet, was zu verringerten Ablagerungs- und Bemusterungsabläufen führt. Verarbeitungssequenzen nach Ausführungsformen der Erfindung können gleichzeitiges Ätzen oder Oxidierungsabläufe verschiedener Eigenschaften umfassen, was die Anzahl von Masken verringert, welche bei der Verarbeitung notwendig sind.In another aspect, embodiments of the invention describe a method for forming a A micro device transfer head assembly from a commercially available silicon on insulator (SOI) substrate which allows a processing sequence with minimal processing steps. The processing sequence does not require metal deposition and patterning steps to form metal electrodes, which reduces heat processing limitations and permits the formation of dielectric and passivation layers by high temperature thermal oxidation resulting in reduced deposition and patterning procedures. Processing sequences according to embodiments of the invention may include concurrent etching or oxidation processes of various properties, which reduces the number of masks necessary in processing.
In einem weiteren Aspekt beschreiben Ausführungsformen der Erfindung einen Übertragungskopf und eine Übertragungskopfanordnung mit Vias, die von einer Rückseite des Basissubstrats aus durch das Basissubstrat auf die gemusterte Siliziumschicht führen, um die Elektroden mit Arbeitskreisläufen einer Übertragungskopfbaugruppe zu verbinden. Die Verarbeitungssequenz nach Ausführungsformen der Erfindung ermöglicht auch die Passivierung der Vias durch das Basissubstrat mit Hochtemperaturthermaloxidwachstum.In another aspect, embodiments of the invention describe a transfer head and a transfer head assembly with vias that lead from a backside of the base substrate through the base substrate to the patterned silicon layer to connect the electrodes to working circuits of a transfer head assembly. The processing sequence according to embodiments of the invention also enables passivation of the vias by the base substrate with high temperature thermal oxide growth.
In einem weiteren Aspekt beschreiben Ausführungsformen der Erfindung ein Verfahren für die Massenübertragung einer Anordnung der vorgefertigten Mikrovorrichtungen mit einer Anordnung konformer Übertragungsköpfe. Beispielsweise können die vorgefertigten Mikrovorrichtungen eine spezielle Funktion haben, wie etwa, aber nicht beschränkt auf, eine LED für die Ausgabe von Licht, ein Silizium-IC für Logik und Speicher, und Galliumarsenid-(GaAs)-Schaltkreise für Radiofrequenz-(RF)-Kommunikation. In einigen Ausführungsformen werden Anordnungen von Mikro-LED-Vorrichtungen welche für die Aufnahme platziert sind, mit einem Abstand von 10 μm mal 10 μm, oder 5 μm mal 5 μm beschrieben. Bei solchen Dichten kann beispielsweise ein 6-Zoll-Substrat ca. 165 Mio. Mikro-LED-Vorrichtungen mit einem Abstand von 10 μm mal 10 μm, oder ca. 660 Mio. Mikro-LED-Vorrichtungen mit einem Abstand von 5 μm mal 5 μm enthalten. Ein Übertragungswerkzeug mit einer Anordnung konformer Übertragungsköpfe, welche einer mehrfachen Integer des Abstands der jeweiligen Anordnung von Mikro-LED-Vorrichtungen entspricht, kann verwendet werden, um die Anordnung der Mikro-LED-Vorrichtungen aufzunehmen und an ein Empfangssubstrat zu übertragen. In dieser Weise ist es möglich, Mikro-LED-Vorrichtungen in heterogen integrierte Systeme zu integrieren und montieren, einschließlich Substrate jeder Größe von Mikroanzeigen bis zu Großanzeigen und bei hohen Übertragungsraten. Beispielsweise kann eine 1 cm mal 1 cm Mikrovorrichtungsübertragungskopfanordnung mehr als 100.000 Mikrovorrichtungen aufnahmen und übertragen, wobei größere Anordnungen von Mikrovorrichtungsübertragungsköpfen in der Schicht sind, mehr Mikrovorrichtungen zu übertragen.In another aspect, embodiments of the invention describe a method for mass transfer of an array of prefabricated microdevices having an array of conforming transfer heads. For example, the prefabricated microdevices may have a specific function, such as, but not limited to, an LED for outputting light, a silicon IC for logic and memory, and gallium arsenide (GaAs) circuits for radio frequency (RF) circuits. Communication. In some embodiments, arrangements of micro-LED devices placed for recording are described with a pitch of 10 μm by 10 μm, or 5 μm by 5 μm. At such densities, for example, a 6 inch substrate may comprise about 165 million micro-LED devices spaced 10 μm by 10 μm, or about 660 million micro-LED devices spaced 5 μm by 5 μm included. A transfer tool having an array of conforming transfer heads that corresponds to a multiple integer of the pitch of the respective array of micro-LED devices may be used to receive and transfer the array of micro-LED devices to a receiving substrate. In this way, it is possible to integrate and assemble micro LED devices into heterogeneously integrated systems, including substrates of any size from microdisplays to large displays and high transfer rates. For example, a 1 cm by 1 cm micro device transfer head assembly can accept and transfer more than 100,000 micro devices, with larger arrangements of micro device transfer heads in the layer transferring more micro devices.
Nun wird mit Verweis auf 1A eine Planansicht für einen Teil einer bipolaren Mikrovorrichtungsübertragungskopfanordnung der einseitig geklemmter Freiträgerpaare ohne Verbindungen bereitgestellt; sie umfasst Ansichten verschiedener Tiefen. In der speziellen dargestellten Ausführungsform zeigt der schattierte Bereich eine Aufstellung von Siliziumelektroden und Siliziumzwischenverbindungen von der Oberfläche der konformen bipolaren Mikrovorrichtungsübertragungskopfanordnung aus gesehen. Die dunklere Schattierung zeigt eine Viaverbindung auf der Rückseite wie von der rückseitigen Oberfläche der konformen bipolaren Mikrovorrichtungsübertragungskopfanordnung gezeigt. In dieser Weise stellt die Planansicht Details zu den Strukturen bereit, welche auf beiden Seiten des SOI-Wafers gebildet wurden.Now with reference to 1A a plan view is provided for a portion of a bipolar micro device transfer head assembly of cantilevered cantilever pairs with no connections; it includes views of different depths. In the particular embodiment illustrated, the shaded area shows a lineup of silicon electrodes and silicon interconnects as viewed from the surface of the compliant bipolar micro device transfer head assembly. The darker shade shows a via connection on the back as shown by the back surface of the compliant bipolar micro device transfer head assembly. In this way, the plan view provides details of the structures formed on both sides of the SOI wafer.
Wie dargestellt, umfasst die konforme bipolare Mikrovorrichtungsübertragungskopfanordnung 100 eine Anordnung konformer bipolar Übertragungsköpfe 102, die mit einem Aufbau von Siliziumfolgezwischenverbindungen 104 verbunden ist, sowie Buszwischenverbindungen 106. Wie dargestellt, können Buszwischenverbindungen 106 um eine Peripherie oder außerhalb eines Arbeitsbereichs der konformen bipolaren Übertragungskopfanordnung ausgebildet werden, einschließlich der Anordnung konformer Übertragungsköpfe 102. In einer Ausführungsform umfasst jeder konforme bipolare Übertragungskopf 102 ein Paar Siliziumelektroden 110, wobei jede Siliziumelektrode 110 eine Mesa-Struktur 112 und einer Elektrodenleitung 114 enthält, die mit einer Siliziumzwischenverbindung 104 verbunden sind. Wie dargestellt, hat jeder konforme Übertragungskopf 102 die Form eines Paars einseitig geklemmter Freiträger, die an gegenüberliegenden Seiten an den Siliziumfolgeverbindungen 104 angeklemmt werden. Das Paar Siliziumelektroden 110 für jeden konformen bipolaren Übertragungskopf 102 der Ausführungsform aus 1A werden nicht verbunden, wie durch einen offenen Verbindungsgraben 117 zwischen dem Paar der Mesa-Strukturen 112 dargestellt. In der dargestellten Ausführungsform sind die Paare der Mesa-Strukturanordnungen 112 in der konformen bipolaren Mikrovorrichtungsübertragungskopfanordnung 100 mit ca. demselben Abstand angeordnet, wie die aufzunehmenden Mikrovorrichtungen, beispielsweise 10 μm mal 10 μm, oder 5 μm mal 5 μm.As shown, the compliant bipolar micro device transfer head assembly includes 100 an array of conformal bipolar transmission heads 102 that with a buildup of silicon sequence interconnects 104 connected as well as bus interconnections 106 , As shown, bus interconnects 106 around a periphery or outside of a working area of the conformal bipolar transfer head assembly, including the arrangement of conformal transfer heads 102 , In one embodiment, each conformal bipolar transfer head comprises 102 a pair of silicon electrodes 110 where each silicon electrode 110 a mesa structure 112 and an electrode line 114 contains that with a silicon interconnect 104 are connected. As shown, each has a compliant transfer header 102 the shape of a pair of unilaterally clamped cantilevers on opposite sides of the silicon follower 104 be clamped. The pair of silicon electrodes 110 for each compliant bipolar transmission head 102 of the embodiment 1A are not connected, as by an open connection trench 117 between the pair of mesa structures 112 shown. In the illustrated embodiment, the pairs are the mesa structure arrangements 112 in the compliant bipolar micro device transfer head assembly 100 arranged with approximately the same distance as the micro devices to be recorded, for example 10 μm by 10 μm, or 5 μm by 5 μm.
In einer Ausführungsform wird eine Vielzahl von Vias 120 durch die Rückseite des Basissubstrats an die gemusterte Siliziumschicht ausgebildet, um einen Kontakt mit den Zwischenverbindungen 106 herzustellen, um die Siliziumelektroden 110 elektrisch mit funktionierenden Schaltkreisen einer Übertragungskopfbaugruppe zu verbinden. In der Ausführungsform aus 1A kann die Zwischenverbindung 106 auf der linken Seite der Illustration mit einer ersten erste Spannungsquelle VA, und die Zwischenverbindung 106 auf der rechten Seite der Illustration mit einer zweitem Spannungsquelle VB verbunden werden. Wenn jeder Übertragungskopf 102 als bipolarer Übertragungskopf dienen kann, können die Spannungsquellen VA und VB gleichzeitig entgegengesetzte Spannungen anlegen, sodass jede der Siliziumelektroden 110 in einem jeweiligen Übertragungskopf 102 eine entgegengesetzte Spannung führt.In one embodiment, a plurality of vias 120 formed by the back of the base substrate to the patterned silicon layer, to make contact with the interconnections 106 to produce the silicon electrodes 110 electrically connect with functioning circuitry of a transfer head assembly. In the embodiment of 1A can the interconnect 106 on the left side of the illustration with a first first voltage source V A , and the interconnect 106 on the right side of the illustration with a second voltage source V B are connected. If every transfer head 102 can serve as a bipolar transfer head, the voltage sources V A and V B can simultaneously apply opposite voltages, so that each of the silicon electrodes 110 in a respective transmission head 102 an opposite voltage leads.
1B ist eine Planansicht eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem Paar einseitig geklemmter Freiträger und keiner Verbindung nach einer Ausführungsform der Erfindung. Wie dargestellt werden die gegenüberliegenden Siliziumelektroden 110 an entgegengesetzten Seiten an die Siliziumfolgeverbindungen 104 geklemmt. Zu Zwecken der Klarheit erstreckt sich nur ein einzelner bipolarer Übertragungskopf 102 aus 1B zwischen zwei Siliziumfolgezwischenverbindungen 104, auch wenn eine Anordnung der bipolaren Übertragungsköpfe sich nach den Ausführungsformen der Erfindung zwischen den Siliziumzwischenverbindungen 104 erstrecken kann. Das Paar Siliziumelektroden 110 für jeden konformen bipolaren Übertragungskopf 102 sind nicht verbunden, wie durch den offenen Verbindungsgraben 117 zwischen dem Paar der Mesa-Strukturen 112 dargestellt. In der dargestellten Ausführungsform befindet sich der Verbindungsgraben 117 parallel zu den Siliziumzwischenverbindungen 104. 1C ist die Querschnittsseitenansicht entlang der Querlinie C-C des konformen bipolaren Mikrovorrichtungsübertragungskopfs aus 1B nach einer Ausführungsform der Erfindung. In der Ausführungsform aus 1C erstreckt sich jede Siliziumelektrode 110 in einer bipolaren Elektrodenkonfiguration von einer eigenen Siliziumzwischenverbindung 104. 1D ist eine Querschnittsseitenansicht entlang der Längslinie D-D des konformen bipolaren Mikrovorrichtungsübertragungskopfs aus 1B nach einer Ausführungsform der Erfindung. In 1C–1D führen die Siliziumelektroden Mesa-Strukturen 112 und die Leitungen 114 über eine Vertiefung 136 zwischen dem Basissubstrat 130 und der Siliziumelektrode 110 und können in diese hineingebogen werden. In einer Ausführungsform wird eine einzelne Vertiefung 136 unter einer Anordnung der bipolaren Siliziumelektroden 110 und zwischen zwei separaten Siliziumzwischenverbindungen 104 gebildet. Erneut unter Bezugnahme auf 1A können eine einzelne oder mehrere separate Vertiefungen 136 zwischen Siliziumzwischenverbindungsanordnungen 104 ausgebildet werden. In einer Ausführungsform sind die Vertiefungen 136 dieselbe Vertiefung. Beispielsweise kann sich Vertiefung 136 um Siliziumzwischenverbindung 104 und unter Siliziumelektrodenanordnung 110 erstrecken. Gräben 116 können außerdem in der gemusterten Siliziumschicht ausgebildet werden, welche die Siliziumelektroden 110 und Siliziumzwischenverbindungen 104, 106 definieren, wie nachfolgend ausführlicher beschrieben. Ein Graben 116 kann außerdem in der gemusterten Siliziumschicht an einem Ende einer Siliziumzwischenverbindung 104 ausgebildet werden, wenn eine Vertiefung 136 nicht um das Ende der Siliziumzwischenverbindung 104 herum reicht. 1B Figure 10 is a plan view of a compliant bipolar micro device transfer head with a pair of cantilevered cantilevers and no connection according to an embodiment of the invention. As shown, the opposing silicon electrodes 110 on opposite sides to the silicon follower compounds 104 clamped. For clarity, only a single bipolar transfer head extends 102 out 1B between two silicon series interconnects 104 although an arrangement of the bipolar transfer heads according to the embodiments of the invention between the silicon interconnects 104 can extend. The pair of silicon electrodes 110 for each compliant bipolar transmission head 102 are not connected, as through the open connection trench 117 between the pair of mesa structures 112 shown. In the illustrated embodiment, the connection trench is located 117 parallel to the silicon interconnects 104 , 1C For example, the cross-sectional side view taken along the transverse line CC of the compliant bipolar micro device transfer head 1B according to an embodiment of the invention. In the embodiment of 1C each silicon electrode extends 110 in a bipolar electrode configuration of its own silicon interconnect 104 , 1D FIG. 12 is a cross-sectional side view along the longitudinal line DD of the compliant bipolar micro device transfer head 1B according to an embodiment of the invention. In 1C - 1D The silicon electrodes lead mesa structures 112 and the wires 114 about a depression 136 between the base substrate 130 and the silicon electrode 110 and can be bent into it. In one embodiment, a single well 136 under an arrangement of the bipolar silicon electrodes 110 and between two separate silicon interconnects 104 educated. Referring again to 1A can be a single or multiple separate wells 136 between silicon interconnect assemblies 104 be formed. In one embodiment, the wells are 136 the same well. For example, depression can 136 around silicon interconnect 104 and under silicon electrode assembly 110 extend. trenches 116 may also be formed in the patterned silicon layer comprising the silicon electrodes 110 and silicon interconnects 104 . 106 define as described in more detail below. A ditch 116 may also be present in the patterned silicon layer at one end of a silicon interconnect 104 be formed when a recess 136 not around the end of the silicon interconnect 104 enough.
Nun werden unter Bezugnahme auf 2A–2B, 3A–3B und 4A–4B verschiedene konforme bipolare Übertragungskopfanordnungskonfigurationen nach Ausführungsformen der Erfindung nebeneinander dargestellt. Es versteht sich, dass während die folgenden Variationen getrennt dargestellt und beschrieben werden, die Variationen nicht unbedingt miteinander inkompatibel sind, und dass die Variationen in jeder geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert werden können.Now, referring to 2A - 2 B . 3A - 3B and 4A - 4B various compliant bipolar transfer head array configurations are shown side by side according to embodiments of the invention. It should be understood that while the following variations are shown and described separately, the variations are not necessarily mutually incompatible, and that the variations may be combined in any suitable manner in one or more embodiments.
2A–2B sind eine Kombinations-Planansicht und eine Kombinations-Querschnittsseitenansicht entlang der Linien V-V, W-W, X-X, Y-Y, und Z-Z aus 1A nach einer Ausführungsform der Erfindung. 3A–3B und 4A–4B sind Kombinationsplanansichten und Kombinationsquerschnittsseitenansichten, die ähnlich wie die aus 2A–2B erstellt wurden. Die Kombinationsansichten sind keine Darstellungen der genauen relativen Orte für alle verschiedenen dargestellten Funktionen, sondern die Kombinationsansichten kombinieren spezielle Eigenschaften an verschiedenen Standorten, die zuvor in 1A identifiziert wurden, um einfacher die bestimmten Variationen in Verarbeitungssequenzen darzustellen. Beispielsweise zeigen zwar die Kombinationsquerschnittsseitenansichten ein Via 120 für eine Siliziumelektrode 110, aber es ist aus 1A klar ersichtlich, dass ein Via 120 elektrisch mit einer Vielzahl Siliziumelektroden 110 entlang einer oder mehrerer Zwischenverbindungen 104 verbunden werden können. Wie dargestellt, verlaufen die Linien W-W und Y-Y entlang den Vias 120. Wie dargestellt, verlaufen die Linien V-V und Z-Z entlang eines oder mehrerer Gräben 116, welche die Siliziumelektroden 110 und Siliziumzwischenverbindungen 104, 106 definieren. Wie dargestellt, verläuft Linie X-X über einen bipolaren Übertragungskopf mit einem Paar Siliziumelektroden 110. Erneut unter Bezugnahme auf 1A, können eine oder mehrere Vertiefungen 136 um und unter allen Siliziumelektroden 110, sowie zwischen Zwischenverbindungen 104, 106 ausgebildet werden. 2A - 2 B FIG. 12 is a combination plan view and a combination cross-sectional side view taken along lines VV, WW, XX, YY, and ZZ 1A according to an embodiment of the invention. 3A - 3B and 4A - 4B Combination chart views and combination cross-sectional side views are similar to those of 2A - 2 B were created. The combination views are not representations of the exact relative locations for all of the various features shown, but the combination views combine special properties at different locations previously described in FIG 1A were identified to more easily represent the particular variations in processing sequences. For example, although the combination cross-sectional side views show a via 120 for a silicon electrode 110 but it is over 1A clearly seen that a via 120 electrically with a plurality of silicon electrodes 110 along one or more interconnections 104 can be connected. As shown, the lines WW and YY run along the vias 120 , As shown, the lines VV and ZZ run along one or more trenches 116 which the silicon electrodes 110 and silicon interconnects 104 . 106 define. As shown, line XX passes over a bipolar transfer head with a pair of silicon electrodes 110 , Referring again to 1A , can have one or more wells 136 around and under all silicon electrodes 110 , as well as between interconnections 104 . 106 be formed.
Erneut unter Bezugnahme auf 2A–2B umfasst eine Siliziumelektrode 110 eine Mesa-Struktur 112 und eine Elektrodenleitung 114, wobei die Mesa-Struktur 112 einen erhöhten Teil der Siliziumelektrode 110 darstellt. Eine dielektrische Schicht 118 kann eine Oberfläche des Paars Siliziumelektroden 110 abdecken. Die dielektrische Schicht 118 kann außerdem die Seitenfläche der Mesa-Strukturen 112 lateral zwischen dem Paar Mesa-Strukturen 112 für das Paar Siliziumelektroden 110 in einem bipolaren Übertragungskopf 102 abdecken. In der dargestellten Ausführungsform wird jeder freiträgerkonforme Übertragungskopf 102 durch einen offenen Raum im Verbindungsgraben 117 getrennt, und jede Siliziumelektrode 110 kann getrennt in eine Vertiefung 136 gebogen werden. Eine Viaöffnung 120A kann sich von der Rückseite des Basissubstrats auf die gemusterte Siliziumschicht 140 durch das Basissubstrat 130 erstrecken, wo sich die Zwischenverbindung 106 befindet. In der bestimmten Ausführungsform aus 2A–2B, erstreck sich die Viaöffnung 120A durch eine bedeckte Oxidschicht 124 und endet an einer unteren Fläche der gemusterten Siliziumschicht 140, wo sich die Zwischenverbindung 106 befindet. Eine Passivierungsschicht 132 wird an der Rückseite des Basissubstrats 130 ausgebildet, und eine Passivierungsschicht 133 wird an den Seitenflächen innerhalb der Viaöffnung 120A ausgebildet. Wenn das Basissubstrat aus Silizium ausgebildet ist, isolieren die Passivierungsschichten 132, 133 den elektrischen Kurzschluss zwischen den Vias 120. Die bedeckte Oxidschicht 124 isoliert auch den elektrischen Kurzschluss zwischen den Siliziumelektroden 110 und den Zwischenverbindungen 104, 106. Referring again to 2A - 2 B includes a silicon electrode 110 a mesa structure 112 and an electrode line 114 , where the mesa structure 112 an elevated part of the silicon electrode 110 represents. A dielectric layer 118 can be a surface of the pair of silicon electrodes 110 cover. The dielectric layer 118 can also be the side surface of the mesa structures 112 lateral between the pair of mesa structures 112 for the pair of silicon electrodes 110 in a bipolar transmission head 102 cover. In the illustrated embodiment, each free carrier compliant transfer head 102 through an open space in the connecting trench 117 separated, and each silicon electrode 110 can be separated into a well 136 be bent. A via opening 120A may be from the backside of the base substrate to the patterned silicon layer 140 through the base substrate 130 extend where the interconnect 106 located. In the specific embodiment 2A - 2 B , the via opening extends 120A through a covered oxide layer 124 and terminates at a lower surface of the patterned silicon layer 140 where the interconnect 106 located. A passivation layer 132 is at the back of the base substrate 130 formed, and a passivation layer 133 becomes on the side surfaces within the Viaöffnung 120A educated. When the base substrate is formed of silicon, the passivation layers insulate 132 . 133 the electrical short between the vias 120 , The covered oxide layer 124 also isolates the electrical short between the silicon electrodes 110 and the intermediates 104 . 106 ,
Die Vias 120 aus 2A–2B erstrecken sich durch das Basissubstrat 130 von einer Rückseite des Basissubstrats zu einer gemusterten Siliziumschicht 140. In einer Ausführungsform kontaktieren Vias 120 eine oder mehrere Buszwischenverbindungen 106 in der gemusterten Siliziumschicht 140. In anderen Ausführungsformen können Vias 120 andere Eigenschaften oder Zwischenverbindungen in der gemusterten Siliziumschicht 140 kontaktieren. Via 120 entlang Linie W-W kann elektrisch mit einer ersten Zwischenverbindung 106 verbunden sein, welche mit einer ersten Spannungsquelle VA, verbunden ist, und Via 120 entlang Linie Y-Y kann elektrisch mit einer zweiten Zwischenverbindung 106 verbunden werden, mit welcher eine zweite Spannungsquelle VB verbunden ist. In der bestimmten dargestellten Ausführungsform erstrecken sich Viaöffnungen 120A durch eine bedeckte Oxidschicht 124 und enden an der unteren Seite einer Zwischenverbindung 106. Eine Passivierungsschicht 132 wird an der Rückseite des Basissubstrats 130 und an den Seitenflächen innerhalb der Viaöffnungen 120A gebildet. Eine Leitschicht 122 wird an der Passivierungsschicht 133 gebildet und befindet sich in elektrischem Kontakt mit der unteren Fläche einer Zwischenverbindung 106. In der bestimmten dargestellten Ausführungsform füllen die Leitschichten 122 die Viaöffnungen 120A nicht vollständig aus, und die Leitschichten 122 sind physisch und elektrisch getrennt, um Kurzschlüsse zwischen den Vias 120 zu verhindern, die mit verschiedenen Spannungsquellen VA, VB verbunden sind. In einer Ausführungsform können Vias 120, die elektrisch mit derselben Spannungsquelle verbunden sind, physisch und elektrisch verbunden sein oder auch nicht. Beispielsweise kann eine Leitschicht 122 sich über beide Vias 120 auf der linken Seite von 1A erstrecken und ebenfalls elektrisch und physisch von Via 120 entlang Linie Y-Y auf der rechten Seite von 1A getrennt sein. In einer Ausführungsform wird die Struktur aus 2A–2B mit insgesamt sechs Masken gebildet. 3A–3B sind Kombinationsplanansichten und Kombinationsquerschnittsseitenansichten eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und eine Oxidverbindung 119 zwischen und zur Verbindung des Paars Siliziumelektroden 110, und oberen und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. Es ist zu beachten, dass zwar eine Oxidverbindung 119 und obere und Rückseitenviaöffnungen in 3A–3B zusammen dargestellt werden, dass jedoch Ausführungsformen der Erfindung nicht so eingeschränkt sind, und sie erfordern keine Oxidverbindung 119 zusammen mit oberen und Rückseitenviaöffnungen. In der Darstellung wird in einer Ausführungsform die Oxidverbindung 119 zwischen den Mesa-Strukturen 112 gebildet und verbindet diese für das Paar Siliziumelektroden 110, und die Oxidverbindung 119 befindet sich auf und in direktem Kontakt mit der bedeckten Oxidschicht 140. Da die Oxidverbindung 119 die Siliziumelektroden 110 verbindet, ist die bipolare Elektrodenbaugruppe aus 3A–3B gekennzeichnet als unterstützte Trägerstruktur zwischen Siliziumzwischenverbindungen. Wie dargestellt kann in einer Ausführungsform eine obere Viaöffnung 120B über der Rückseitenviaöffnung 120A ausgebildet sein, um Via 120 zu bilden. Wie in der folgenden Beschreibung noch klarer werden wird, kann die obere Viaöffnung 120B ausgebildet werden, um einen elektrischen Kontakt mit den Siliziumzwischenverbindungen 106 herzustellen, und um eine Öffnung durch die bedeckte Oxidschicht 124 ohne die lithografischen Herausforderungen darzustellen, ohne die Passivierungsschicht 133 entlang der Seitenwände der Viaöffnungen 120A nachteilig zu beeinflussen. Eine Leitschicht 123 kann optional über der offengelegten Oberfläche der Siliziumzwischenverbindungen 106 und innerhalb einer inneren Seitenfläche der Siliziumzwischenverbindungen 106 ausgebildet werden. In dieser Weise kann die teilweise Bildung einer Leitschicht 123 über der Oberfläche der Siliziumzwischenverbindung 106 eine größere Oberfläche für ohmschen Kontakt mit den Siliziumzwischenverbindungen 106 darstellen. Aufgrund der größeren Nähe der Siliziumzwischenverbindung 106 zur Oberfläche der SOI-Struktur als die rückseitige Fläche der SOI-Struktur nach einigen Ausführungsformen kann es effizienter sein, eine Leitschicht 123 innerhalb der Innenfläche der Zwischenverbindung 106 von über der Oberfläche der SOI-Struktur aus zu bilden, als von der Rückseite der SOI-Struktur aus. Die Leitschicht 123 kann aus demselben oder einem anderen Material als Leitschicht 122 gebildet sein. Leitschichten 122, 123 können eine durchgehende Leitschicht entlang der Seitenflächen von Via 120 bilden. In einer Ausführungsform wird die Struktur aus 3A–3B mit insgesamt sieben Masken gebildet. 4A–4B sind Kombinationsplanansichten und Kombinationsquerschnittsseitenansichten eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und einer abgelegten dielektrischen Schicht 126, einer Oxidverbindung 119 zwischen und zur Verbindung des Paars Siliziumelektroden 110, und oberen und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. Es ist zu beachten, dass während eine abgelegte dielektrische Schicht 126, eine Oxidverbindung 119, und obere und Rückseitenviaöffnungen in 4A–4B zusammen dargestellt sind, Ausführungsformen der Erfindung nicht so eingeschränkt sind, und keine abgelegte dielektrische Schicht 126 zusammen mit einer Oxidverbindung 119 und obere und Rückseitenviaöffnungen verlangen. Wie dargestellt, kann in einer Ausführungsform die dielektrische Schicht 118 teilweise oder vollständig entfernt sein. In der bestimmten Ausführungsform aus 4A–4B wird die dielektrische Schicht 118 von über den Mesa-Strukturen 112 entfernt. Eine zweite dielektrische Schicht 126 wird über der Oberfläche der Mesa-Strukturen 112 und über der verbleibenden Topografie der Übertragungskopfanordnung gebildet, welche Teile der dielektrischen Schicht 118 beinhalten kann. Die dielektrische Schicht 126 kann außerdem die Oxidverbindung 119, obere Viaöffnungen 120B und entsprechende Leitschichten 123 umfassen, und teilweise oder vollständig die oberen Viaöffnungen 120B innerhalb der Siliziumzwischenverbindungen 106 ausfüllen. In einer Ausführungsform hat die dielektrische Schicht 126 eine höhere dielektrische Konstante und/oder dielektrische Durchschlagsfestigkeit als die dielektrische Schicht 118. In einer Ausführungsform ist die dielektrische Schicht 118 thermal gewachsenes SiO2, und die dielektrische Schicht 126 ist eine atomisch abgelagerte Schicht (ALD) aus SiO2, AI2O3, Ta2O5, oder RUO2. Es ist zu beachten, dass zwar 4A–4B als Variation von 3A–3B dargestellt sind, aber dass eine Eigenschaft einer dielektrischen Schicht 126 auch mit den Ausführungsformen aus 2A–2B kombiniert werden kann. In einer Ausführungsform wird die Struktur aus 4A–4B mit insgesamt acht Masken gebildet.The vias 120 out 2A - 2 B extend through the base substrate 130 from a back surface of the base substrate to a patterned silicon layer 140 , In one embodiment, contact vias 120 one or more bus links 106 in the patterned silicon layer 140 , In other embodiments, vias 120 other properties or interconnects in the patterned silicon layer 140 to contact. Via 120 along line WW may be electrically connected to a first interconnect 106 be connected, which is connected to a first voltage source V A , and Via 120 along line YY may be electrically connected to a second interconnect 106 are connected, with which a second voltage source V B is connected. In the particular illustrated embodiment, via openings extend 120A through a covered oxide layer 124 and end at the bottom of an interconnect 106 , A passivation layer 132 is at the back of the base substrate 130 and on the side surfaces within the via openings 120A educated. A conductive layer 122 becomes at the passivation layer 133 is formed and in electrical contact with the lower surface of an interconnector 106 , In the particular embodiment illustrated, the conductive layers fill 122 the via openings 120A not completely out, and the conductive layers 122 are physically and electrically isolated to short circuits between the vias 120 to prevent, which are connected to different voltage sources V A , V B. In one embodiment, vias 120 which are electrically connected to the same voltage source, or may not be physically and electrically connected. For example, a conductive layer 122 over both vias 120 on the left side of 1A extend and also electrically and physically from Via 120 along line YY on the right side of 1A be separated. In one embodiment, the structure is off 2A - 2 B formed with a total of six masks. 3A - 3B FIG. 4 are combination plan views and combination cross-sectional side views of a compliant bipolar micro device transfer head with a double sided clamped supported carrier and an oxide interconnect. FIG 119 between and for connecting the pair of silicon electrodes 110 , and upper and rear overflow openings according to an embodiment of the invention. It should be noted that although an oxide compound 119 and top and backside openings in 3A - 3B together, however, embodiments of the invention are not so limited, and they do not require an oxide compound 119 along with top and back vias. In the illustration, in one embodiment, the oxide compound 119 between the mesa structures 112 formed and connects these for the pair of silicon electrodes 110 , and the oxide compound 119 is on and in direct contact with the covered oxide layer 140 , Because the oxide compound 119 the silicon electrodes 110 connects, the bipolar electrode assembly is off 3A - 3B characterized as a supported support structure between silicon interconnects. As illustrated, in one embodiment, an upper via opening 120B over the backside opening 120A be trained to Via 120 to build. As will become more apparent in the following description, the upper via opening may 120B be formed to make electrical contact with the silicon interconnects 106 and an opening through the covered oxide layer 124 without representing the lithographic challenges without the passivation layer 133 along the sidewalls of the via openings 120A adversely affect. A conductive layer 123 Optionally over the exposed surface of the silicon interconnects 106 and within an inner side surface of the silicon interconnects 106 be formed. In this way, the partial formation of a conductive layer 123 over the surface of the silicon interconnect 106 a larger surface area for ohmic contact with the silicon interconnects 106 represent. Due to the greater proximity of the silicon interconnect 106 to the surface of the SOI structure as the back surface of the SOI structure according to some embodiments, it may be more efficient to use a conductive layer 123 within the inner surface of the interconnect 106 from above the surface of the SOI structure than from the back of the SOI structure. The conductive layer 123 may be made of the same or different material as a conductive layer 122 be formed. conductive layers 122 . 123 may have a continuous conductive layer along the side surfaces of Via 120 form. In one embodiment, the structure is off 3A - 3B formed with a total of seven masks. 4A - 4B FIG. 4 are combination plan views and combination cross-sectional side views of a compliant bipolar micro device transfer head with a double sided clamped supported support and a deposited dielectric layer. FIG 126 , an oxide compound 119 between and for connecting the pair of silicon electrodes 110 , and upper and rear overflow openings according to an embodiment of the invention. It should be noted that while a deposited dielectric layer 126 , an oxide compound 119 , and upper and reverse vias in 4A - 4B are shown together, embodiments of the invention are not so limited, and no deposited dielectric layer 126 together with an oxide compound 119 and require top and back openings. As shown, in one embodiment, the dielectric layer 118 be partially or completely removed. In the specific embodiment 4A - 4B becomes the dielectric layer 118 from above the mesa structures 112 away. A second dielectric layer 126 gets over the surface of the mesa structures 112 and over the remaining topography of the transfer head assembly, which portions of the dielectric layer 118 may include. The dielectric layer 126 can also the oxide compound 119 , upper via openings 120B and corresponding conductive layers 123 include, and partially or completely, the upper via openings 120B within the silicon interconnections 106 fill out. In one embodiment, the dielectric layer 126 a higher dielectric constant and / or dielectric breakdown strength than the dielectric layer 118 , In one embodiment, the dielectric layer is 118 thermally grown SiO 2 , and the dielectric layer 126 is an atomically deposited layer (ALD) of SiO 2 , Al 2 O 3 , Ta 2 O 5 , or RUO 2 . It should be noted that though 4A - 4B as a variation of 3A - 3B but that a property of a dielectric layer 126 also with the embodiments 2A - 2 B can be combined. In one embodiment, the structure is off 4A - 4B formed with a total of eight masks.
5A–15B zeigen ein Verfahren für die Bildung eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem offenen Verbindungsgraben zwischen einen Paar Siliziumelektroden, und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. Anfänglich beginnt die Verarbeitungssequenz möglicherweise mit einem kommerziell verfügbaren SOI-Substrat wie aus 5A–5B. Das SOI-Substrat kann Basissubstrat 130, eine obere Siliziumschicht 140, eine bedeckte Oxidschicht 124 zwischen dem Basissubstrat und der oberen Siliziumschicht, und eine rückseitige Passivierungsschicht 132 enthalten. In einer Ausführungsform ist das Basissubstrat ein (100) Silizium-Handle-Wafer mit einer Dicke von 500 μm +/– 50 μm, die bedeckte Oxidschicht 124 ist 1 μm +/– 0,1 μm dick, und die obere Siliziumschicht ist 7–20 μm +/– 0,5 μm dick. Die obere Siliziumschicht kann auch dotiert sein, um die Leitfähigkeit zu verbessern. Beispielsweise führt eine phosphorhaltige Dotierungsmittelkonzentration von ca. 1017 cm–3 zu einem Widerstand von weniger als 0,1 Ohm-Zentimeter. In einer Ausführungsform ist die rückseitige Passivierungsschicht 132 ein Thermaloxid mit einer Dicke von bis ca. 2 μm, was die ungefähre Obergrenze für die thermale Oxidierung von Silizium darstellt. Eine Maskenschicht 142 kann dann über der oberen Siliziumschicht 140 gebildet werden, wie in 6A–6B. Die Maskenschicht 142 kann abgelegt, oder alternativ von der oberen Siliziumschicht 140 aus thermal gewachsen werden. In einer Ausführungsform ist die Maskenschicht 142 eine Thermalwachstums-SiO2 Schicht mit einer Dicke von ca. 0,1 μm. In einer Ausführungsform bei der die Maskenschicht 142 aus thermal gewachsenem SiO2 besteht, hat die Maskenschicht 142 eine Dicke, welche wesentlich dünner ist, als die Dicke der bedeckten Oxid-(SiO2)-Schicht 124, um die strukturelle Stabilität für die teilweise gemusterte SOI-Struktur während der Entfernung der gemustertem Maskenschicht zu erhalten. 5A - 15B show a method for forming a conformal bipolar micro device transfer head having an open connection trench between a pair of silicon electrodes, and backside via openings according to an embodiment of the invention. Initially, the processing sequence may begin with a commercially available SOI substrate such as 5A - 5B , The SOI substrate may be base substrate 130 , an upper silicon layer 140 , a covered oxide layer 124 between the base substrate and the upper silicon layer, and a back passivation layer 132 contain. In one embodiment, the base substrate is a ( 100 ) Silicon handle wafer with a thickness of 500 microns +/- 50 microns, the covered oxide layer 124 is 1 μm +/- 0.1 μm thick, and the top silicon layer is 7-20 μm +/- 0.5 μm thick. The top silicon layer may also be doped to improve conductivity. For example, a phosphorus-containing dopant concentration of about 10 17 cm -3 results in a resistance of less than 0.1 ohm-centimeter. In one embodiment, the backside passivation layer is 132 a thermal oxide with a thickness of up to approx. 2 μm, which represents the approximate upper limit for the thermal oxidation of silicon. A mask layer 142 can then over the top silicon layer 140 be formed as in 6A - 6B , The mask layer 142 can be deposited, or alternatively from the top silicon layer 140 to be grown out of thermal. In one embodiment, the mask layer is 142 a thermal growth SiO 2 layer having a thickness of about 0.1 μm. In one embodiment, the mask layer 142 made of thermally grown SiO 2 , has the mask layer 142 a thickness which is substantially thinner than the thickness of the covered oxide (SiO 2 ) layer 124 to obtain the structural stability for the partially patterned SOI structure during the patterned mask layer removal.
Mit Bezug auf 7A–7B, ist die Maskenschicht 142 dann gemustert, um eine Anordnung der Inseln 144 zu bilden, welche den Mesa-Strukturen der Siliziumelektroden entspricht. In einer Ausführungsform ist die Maskenschicht eine thermal gewachsene SiO2-Schicht, und die Inseln 144 werden durch Anwendung eines positiven Fotolacks gebildet, der belichtet wird, wonach die unentwickelten Bereiche des Fotolacks mit einer Kaliumhydroxid-(KOH)-Entwicklerlösung entfernt werden. Die Maskenschicht 142 wird dann mit einer geeigneten Technik wie Ionenfräsen, Plasmaätzen, Reactive-Ion-Etching (RIE), oder Reactive-Ion-Beam-Etching (RIBE), Electron Cyclotron Resonance (ECR), oder Inductively Coupled Plasma (ICP) trockengeätzt, um die Inseln 144 zu bilden, was an der Siliziumschicht 140 endet. Wenn ein hoher Grad an anisotropischem Ätzen notwendig ist, kann eine Trockenplasmaätztechnik mit einem Plasmaätzmittel wie CF4, SF6 oder NF3 verwendet werden. Der gemusterte Fotolack wird dann mit O2-Aschen und dann Piranha-Ätzen entfernt, was zu der Struktur aus 7A–7B führt.Regarding 7A - 7B , is the mask layer 142 then patterned to an arrangement of the islands 144 which corresponds to the mesa structures of the silicon electrodes. In one embodiment, the mask layer is a thermally grown SiO 2 layer, and the islands 144 are formed by using a positive photoresist which is exposed, after which the undeveloped areas of the photoresist are removed with a potassium hydroxide (KOH) developer solution. The mask layer 142 is then dry etched using a suitable technique such as ion milling, plasma etching, Reactive Ion Etching (RIE), or Reactive Ion Beam Etching (RIBE), Electron Cyclotron Resonance (ECR), or Inductively Coupled Plasma (ICP) Islands 144 to form what's on the silicon layer 140 ends. If a high degree of anisotropic etching is necessary, a Dry plasma etching can be used with a plasma etchant such as CF 4 , SF 6 or NF 3 . The patterned photoresist is then removed with O 2 ash and then piranha etch, resulting in the structure 7A - 7B leads.
In einer Ausführungsform werden dann Rückseitenviaöffnungen 120A im SOI-Substrat gebildet. Anfänglich werden wie in 8A–8B die Rückseitenviaöffnungen durch die rückseitige Passivierungsschicht 132 und das Basissubstrat 130 gebildet, und enden an der bedeckten Oxidschicht 124. In einer Ausführungsform werden die Rückseitenviaöffnungen 120A aus 8A–8B gebildet, indem ein gemusterter positiver Fotolack auf der rückseitigen Passivierungsschicht 132 angebracht wird, gefolgt von Ätzen der freigelegten Passivierungsschicht 132 und Dry Reactive Ion Etching (DRIE) des Basissubstrats 130, mit Ende an der bedeckten Oxidschicht 124. Das Basissubstrat 130 kann alternativ mit einem Nassätzmittel wie KOH geätzt werden. KOH-Nassätzmittel greift jedoch Silizium vor allem in der Ebene (100) an, und kann zu einem anisotropischen V-Ätzen mit schräg zulaufenden Seitenwänden führen. DRIE-Ätzen kann für vertikalere Seitenwände in den Rückseitenviaöffnungen 120A verwendet werden. Nach dem Ätzen des Basissubstrats 130 kann der gemusterte positive Fotolack durch O2-Aschen entfernt werden, gefolgt von Piranha-Ätzen, was zu der Struktur aus 8A–8B führt.In one embodiment, then backside via openings 120A formed in the SOI substrate. Initially, as in 8A - 8B the backside via openings through the backside passivation layer 132 and the base substrate 130 formed, and end at the covered oxide layer 124 , In one embodiment, the backside via openings 120A out 8A - 8B formed by a patterned positive photoresist on the back passivation layer 132 followed by etching of the exposed passivation layer 132 and Dry Reactive Ion Etching (DRIE) of the base substrate 130 , with end to the covered oxide layer 124 , The base substrate 130 may alternatively be etched with a wet etchant such as KOH. KOH wet etchant, however, attacks silicon especially in the plane ( 100 ) and may result in anisotropic V-etching with tapered sidewalls. DRIE etching can for more vertical sidewalls in the backside via openings 120A be used. After etching the base substrate 130 For example, the patterned positive photoresist can be removed by O 2 -schen, followed by piranha-etching, resulting in the structure 8A - 8B leads.
Mit Bezug auf 9A–10B, werden die Siliziumelektroden 110 und Zwischenverbindungen 104, 106 in einer zweiteiligen Ätzsequenz beemustert. Zuerst wird wie in 9A–9B die obere Siliziumschicht 140 teilweise durchgeätzt, was die Muster der Siliziumelektroden 110 und Zwischenverbindungen 104, 106 definiert. In einer Ausführungsform kann dies durch einen dünn gemusterten positiven Fotolack, DRIE-Ätzen von ca. 5 μm einer 7–10 μm dicken oberen Siliziumschicht 140 in einer getimten Ätzung, erfolgen. Der gemusterte positive Fotolack kann mit O2-Aschen gefolgt von Piranha-Ätzen entfernt werden. Nach den Ausführungsformen der Erfindung entsprechen Öffnungen im Fotolack 121 (nur aus 9A) an den Kanten von 9A der Größe des Grabens 116, welche verwendet wird, um die Siliziumelektroden 110 und Zwischenverbindungen 104, 106 zu definieren. Die Öffnungen um Fotolack 121 über den Inseln 144, die entsprechen dem Verbindungsgraben 117 zwischen den Siliziumelektroden-Mesa-Strukturen 112 entsprechen, können jedoch größer sein als die Lücke zwischen den Inseln 144. So können die Inseln 144 in der gemusterten harten Maskenschicht 142 verwendet werden, um Siliziumelektroden-Mesa-Strukturen 112 mit höherer Spaltauflösung der Verbindungsgrabenöffnungen 117 zwischen den Mesa-Strukturen zu bilden als bei der Verwendung von Fotolack alleine. In einer Ausführungsform sind die Öffnungen des Verbindungsgrabens 117 mindestens breit genug, um eine dielektrische Schicht 118 auf den Seitenflächen der angrenzenden Mesa-Strukturen 112 wachsen zu lassen, und eine Abbiegung jeder Siliziumelektrode 110 in die Vertiefung 136 zu gestatten. Beispielsweise können die Verbindungsgräben 117 2 μm breit oder größer sein.Regarding 9A - 10B , become the silicon electrodes 110 and intermediates 104 . 106 patterned in a two part etch sequence. First, as in 9A - 9B the upper silicon layer 140 partially etched through what the patterns of silicon electrodes 110 and intermediates 104 . 106 Are defined. In one embodiment, this may be achieved by a thin patterned positive photoresist, DRIE etching of about 5 μm of a 7-10 μm thick top silicon layer 140 in a timed etching. The patterned positive photoresist can be removed with O 2 ash followed by piranha etching. According to the embodiments of the invention correspond openings in the photoresist 121 (only from 9A ) on the edges of 9A the size of the trench 116 , which is used for the silicon electrodes 110 and intermediates 104 . 106 define. The openings around photoresist 121 over the islands 144 that correspond to the connection trench 117 between the silicon electrode mesa structures 112 but may be larger than the gap between the islands 144 , So can the islands 144 in the patterned hard mask layer 142 used to silicon electrode mesa structures 112 with higher gap resolution of the connection trench openings 117 form between the mesa structures than when using photoresist alone. In one embodiment, the openings of the connection trench 117 at least wide enough to form a dielectric layer 118 on the side surfaces of the adjacent mesa structures 112 grow and one turn of each silicon electrode 110 into the depression 136 to allow. For example, the connection trenches 117 2 microns wide or larger.
Zweitens wird, wie in 10A–10B mit noch vorhandenen Inseln 144, das DRIE-Ätzen mit Inseln 144 als Maske weitergeführt, um die Siliziumelektroden 110 zu bilden, einschließlich der vorspringenden Mesa-Strukturen 112, und Siliziumzwischenverbindungen 104, 106, endend an der darunterliegenden bedeckten Oxidschicht 124. Nach Abschluss des Ätzens der Siliziumschicht 140, wird eine Trockenätztechnik durchgeführt, um die Inseln 144 zu entfernen, mit ca. 0,1 μm. In einer Ausführungsform, bei der nur 0,1 μm Oxid entfernt werden, und das bedeckte Oxid 124 ca. 1,0 μm dick ist, wird wesentlich mehr als 0,1 μm des offengelegten bedeckten Oxids 124 nicht entfernt. Entsprechend der Ausführungsformen der Erfindung stellt das bedeckte Oxid 124 strukturelle Stabilität für die teilweise gemusterte SOI-Struktur bereit und wesentlich mehr als die Dicke der Inseln 144 wird während der Entfernung der Inseln 144 nicht von dem bedeckten Oxid 124 entfernt. Wie in 10B wird die bedeckte Oxidschicht 124 in den Verbindungsgräben 117 zwischen den Siliziumelektroden, und den Gräben 116 um die Siliziumelektroden herum und zwischen den Zwischenverbindungen offengelegt.Second, as in 10A - 10B with still existing islands 144 , the DRIE etching with islands 144 continued as a mask to the silicon electrodes 110 including the projecting mesa structures 112 , and silicon interconnects 104 . 106 ending at the underlying covered oxide layer 124 , After completing the etching of the silicon layer 140 , a dry etching technique is performed to the islands 144 to remove, with about 0.1 microns. In an embodiment where only 0.1 μm of oxide is removed and the oxide covered 124 1.0 μm thick becomes substantially more than 0.1 μm of the exposed oxide covered 124 not removed. According to embodiments of the invention, the covered oxide provides 124 Structural stability for the partially patterned SOI structure ready and much more than the thickness of the islands 144 will be during the removal of the islands 144 not from the covered oxide 124 away. As in 10B becomes the covered oxide layer 124 in the connecting trenches 117 between the silicon electrodes, and the trenches 116 around the silicon electrodes and between the interconnections.
Nun können unter Bezug auf 11A–11B, können die Vorder- und Rückseiten des SOI-Wafers dann oxidiert werden, um die Siliziumelektroden, Siliziumzwischenverbindungen, und die rückseitige Viaöffnung zu passivieren. In einer Ausführungsform kann eine Hochtemperatur-Nassoxidierung ausgeführt werden, um eine ca. 1 μm dicke Oxidschicht 118 an den Siliziumelektroden 110 innerhalb des Verbindungsgrabens 117 zwischen der Mesa-Struktur 112 an den Siliziumzwischenverbindungen 104, 106 und innerhalb der Gräben 116 wachsen zu lassen. An Stellen, an denen die bedeckte Oxidschicht 124 bereits offengelegt ist, kann die Dicke der bedeckten Oxidschicht 124 steigen oder gleich bleiben, je nach der vorher bestehenden Dicke. In einer Ausführungsform ist die Oxidschicht 118 ca. so dick, wie die bedeckte Oxidschicht 124. Eine ca. 1 μm dicke Oxid-Passivierungsschicht 133 wächst auch gleichzeitig innerhalb der Rückseitenviaöffnungen 120A entlang der Seitenwände des Basissubstrats 130.Well, with reference to 11A - 11B , the front and back surfaces of the SOI wafer may then be oxidized to passivate the silicon electrodes, silicon interconnects, and the back via opening. In one embodiment, high temperature wet oxidation may be performed to form an approximately 1 μm thick oxide layer 118 at the silicon electrodes 110 within the connection trench 117 between the mesa structure 112 at the silicon interconnections 104 . 106 and within the trenches 116 to grow. In places where the covered oxide layer 124 already disclosed, the thickness of the covered oxide layer 124 rise or stay the same, depending on the pre-existing thickness. In one embodiment, the oxide layer is 118 about as thick as the covered oxide layer 124 , An approx. 1 μm thick oxide passivation layer 133 also grows simultaneously within the backside via openings 120A along the sidewalls of the base substrate 130 ,
Nun wird unter Bezug auf 12A–12B ein dicker gemusterter positiver Fotolack über die Zwischenverbindungen 104, 106 und Siliziumelektroden 110 aufgetragen, gefolgt von Ätzen des offengelegten bedeckten Oxids in den Verbindungsgräben 117 und Grabenbereichen 137, was den Stellen der zu bildenden Vertiefungen 136 entspricht. Der gemusterte positive Fotolack kann mit O2-Aschen und dann Piranha-Ätzen entfernt werden.Now, referring to 12A - 12B a thick patterned positive photoresist over the interconnects 104 . 106 and silicon electrodes 110 followed by etching of the exposed covered oxide in the interconnecting trenches 117 and trench areas 137 , what the places of the wells to be formed 136 equivalent. The patterned positive photoresist can be removed with O 2 -Ana and then Piranha Etching.
Eine trockene Oxidätzung mit einer geeigneten Trockenätztechnik kann dann durchgeführt werden, um Öffnungen in der bedeckten Oxidschicht 124 innerhalb der Rückseitenviaöffnungen 120A zu erzeugen, um eine untere Fläche der gemusterten Siliziumschicht 140 offenzulegen, in der Siliziumzwischenverbindungen 106 gebildet werden, wie in 13A–13B. In einer Ausführungsform wird ein dünner positiver Fotolack über der Rückseite des SOI-Wafers und innerhalb der rückseitigen Viaöffnung 120A gebildet und gemustert. Die bedeckte Oxidschicht 124 wird dann geätzt, um eine untere Oberfläche der Siliziumschicht 140 zu erzeugen. In einer Ausführungsform, erfolgt das Ätzen der bedeckten Oxidschicht 124 mit RIE. Wie dargestellt, sind die Öffnungen in der bedeckten Oxidschicht 124 kleiner (z. B. kleinerer Durchmesser oder Querschnitt), als die Öffnungen innerhalb des Basissubstrats 130 (einschließlich der Oxid-Passivierungsschicht 133). In dieser Weise schützt die kleinere Öffnung innerhalb der bedeckten Oxidschicht 124 als im Basissubstrat (einschließlich der Oxid-Passivierungsschicht 133) vor versehentlichem Ätzen durch die Oxid-Passivierungsschicht 133, oder untergraben der Oxid-Passivierungsschicht 133 und elektrischem Kurzschluss des rückseitigen Vias 120 mit dem Basissubstrat 130. Durch die lithografischen Toleranzen und Auflösungsmöglichkeiten können die Öffnungen innerhalb der bedeckten Oxidschicht 124 einen Mindestquerschnitt von mehr als 10 μm haben.A dry oxide etch with a suitable dry etching technique may then be performed to openings in the covered oxide layer 124 inside the backside vias 120A around a lower surface of the patterned silicon layer 140 in the silicon interconnects 106 be formed as in 13A - 13B , In one embodiment, a thin positive photoresist is formed over the backside of the SOI wafer and within the backside via opening 120A formed and patterned. The covered oxide layer 124 is then etched to a lower surface of the silicon layer 140 to create. In one embodiment, the etching of the covered oxide layer takes place 124 with RIE. As shown, the openings in the covered oxide layer 124 smaller (eg, smaller diameter or cross-section) than the openings within the base substrate 130 (including the oxide passivation layer 133 ). In this way, the smaller opening inside the covered oxide layer protects 124 as in the base substrate (including the oxide passivation layer 133 ) from accidental etching through the oxide passivation layer 133 , or undermine the oxide passivation layer 133 and electrical short of the back vias 120 with the base substrate 130 , Due to the lithographic tolerances and resolution options, the openings within the covered oxide layer 124 have a minimum cross section of more than 10 microns.
Nun wird unter Bezug auf 14A–14B eine gemusterte Leitschicht 122 auf der Passivierungsschicht 133 innerhalb der Viaöffnungen 120A und in elektrischem Kontakt mit der unteren Fläche der Siliziumzwischenverbindungen 106 gebildet. In einer Ausführungsform wird die gemusterte Leitschicht 122 durch Sputtern durch eine Schattenmaske gebildet. In einer Ausführungsform umfasst die gemusterte Leitschicht 122 eine erste Schicht von 500 Angstrom dickem Titan (Ti), eine mittlere Schicht von 500 Angstrom dickem Titan-Wolfram (TiW), und eine 1 μm bis 2 μm dicke äußere Schicht Gold (Au). In einer Ausführungsform stellt die gemusterte Leitschicht 122 einen ohmschen Kontakt mit den Siliziumzwischenverbindungen 106 her. Nun können unter Bezug auf 15A–15B eine oder mehrere Vertiefungen 136 in das Basissubstrat 130 direkt unter der Siliziumelektrodenanordnung geätzt werden, sodass die Siliziumelektrodenanordnung in die eine oder mehreren Vertiefungen gebogen werden können. In einer Ausführungsform wird eine separate Vertiefung 136 direkt unter jedem Paar Siliziumelektroden gebildet. In einer Ausführungsform wird eine einzelne Vertiefung 136 direkt unter der Siliziumelektrodenanordnung in elektrischer Kommunikation mit den ersten und zweiten Zwischenverbindungen 104 gebildet. In einer Ausführungsform werden Vertiefungen 136 mit einer Timed-Release-Ätzung in dem Basissubstrat 130 ausgebildet, welche die Elektrodenleitungen 114 und Mesa-Strukturen 112 untergraben.Now, referring to 14A - 14B a patterned conductive layer 122 on the passivation layer 133 inside the via openings 120A and in electrical contact with the bottom surface of the silicon interconnects 106 educated. In one embodiment, the patterned conductive layer becomes 122 formed by sputtering through a shadow mask. In an embodiment, the patterned conductive layer comprises 122 a first layer of 500 angstrom thick titanium (Ti), a middle layer of 500 angstrom thick titanium tungsten (TiW), and a 1 micron to 2 micron thick outer layer of gold (Au). In one embodiment, the patterned conductive layer 122 an ohmic contact with the silicon interconnects 106 ago. Well, with reference to 15A - 15B one or more wells 136 in the base substrate 130 are etched directly under the silicon electrode assembly so that the silicon electrode assembly can be bent into the one or more recesses. In one embodiment, a separate recess 136 formed directly under each pair of silicon electrodes. In one embodiment, a single well 136 directly beneath the silicon electrode assembly in electrical communication with the first and second interconnects 104 educated. In one embodiment, pits become 136 with a timed release etch in the base substrate 130 formed, which the electrode lines 114 and mesa structures 112 undermine.
Beispielsweise kann Ätzen mit einer fluorbasierten Chemikalie wie XeF2 oder SF6 ausgeführt werden.For example, etching may be performed with a fluorine based chemical such as XeF 2 or SF 6 .
Nach der Bildung der einen oder mehreren Vertiefungen 136, kann das SOI-Substrat dann gewürfelt werden, beispielsweise mit Laserwürfeln, um eine konforme bipolare Übertragungskopfanordnung mit einer Anordnung konformer Übertragungsköpfe 102 mit Zwischenverbindungen mit Siliziumzwischenverbindungen 104, 106 und Vias 120 durch das Basissubstrat 130 von einer Rückseite des Basissubstrats aus an die gemusterte Siliziumschicht 140 zur elektrischen Verbindung der Siliziumelektroden 110 mit den Arbeitsschaltkreisen einer Übertragungskopfbaugruppe zu bilden. 16A ist eine Planansicht eines konformen bipolaren Mikrovorrichtungsübertragungskopfanordnungen der doppelseitig geklemmten unterstützten Träger und der Messverbindungen nach einer Ausführungsform der Erfindung. Die bestimmte Ausführungsform aus 16A ist ähnlich wie die Ausführungsform aus 1A, wobei ein Unterschied ist, dass das Paar Siliziumelektroden 110 für jeden konformen bipolaren Übertragungskopf 102 mit einer Oxidverbindung 119 zwischen dem Paar Mesa-Strukturen 112 verbunden ist. Als Ergebnis der Oxidverbindung 119, ist das Paar Siliziumelektroden in einem bipolaren Mikrovorrichtungsübertragungskopf in der Form eines doppelseitig geklemmten unterstützten Trägers, welcher an gegenüberliegenden Seiten mit Siliziumzwischenverbindungen 104 unterstützt wird. Eine einzelne Vertiefung 136 kann unter einer Anordnung von Übertragungsköpfen 102 ausgebildet werden, die sich zwischen einem Paar Siliziumzwischenverbindungen 104 erstreckt. Eine Vielzahl von Vertiefungen 136 kann zwischen einer Vielzahl Siliziumzwischenverbindungspaaren 104 ausgebildet sein, oder eine einzelne Vertiefung 136 kann zwischen einer Vielzahl von Siliziumzwischenverbindungspaaren 104 ausgebildet sein. Gräben 116 können auch in der gemusterten Siliziumschicht ausgebildet werden, und definieren die Siliziumelektroden 110 und Siliziumzwischenverbindungen 104, 106.After the formation of one or more wells 136 , the SOI substrate can then be diced, for example with laser dice, around a conformal bipolar transfer head assembly having an array of conformal transfer heads 102 with interconnections with silicon interconnects 104 . 106 and vias 120 through the base substrate 130 from a backside of the base substrate to the patterned silicon layer 140 for electrical connection of the silicon electrodes 110 to form with the working circuits of a transmission head assembly. 16A Figure 11 is a plan view of a compliant bipolar micro device transfer head assembly of the double-sided clamped supported carriers and the metered connections according to an embodiment of the invention. The specific embodiment 16A is similar to the embodiment of 1A , with a difference being that the pair of silicon electrodes 110 for each compliant bipolar transmission head 102 with an oxide compound 119 between the pair of mesa structures 112 connected is. As a result of the oxide compound 119 For example, in a bipolar micro device transfer head, the pair of silicon electrodes is in the form of a double-sided clamped supported carrier which is on opposite sides with silicon interconnects 104 is supported. A single well 136 can under an array of transfer heads 102 formed between a pair of silicon interconnects 104 extends. A variety of wells 136 can be between a plurality of silicon interconnect pairs 104 be formed, or a single recess 136 may be between a plurality of silicon interconnect pairs 104 be educated. trenches 116 may also be formed in the patterned silicon layer and define the silicon electrodes 110 and silicon interconnects 104 . 106 ,
16B ist eine Planansicht eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und einer Messverbindung nach einer Ausführungsform der Erfindung. 16C ist eine Querschnittsseitenansicht entlang der Querlinie C-C des konformen bipolaren Mikrovorrichtungsübertragungskopfs aus 16B nach einer Ausführungsform der Erfindung. 16D ist eine Querschnittsseitenansicht entlang der Längslinie D-D des konformen bipolaren Mikrovorrichtungsübertragungskopfs aus 16B nach einer Ausführungsform der Erfindung. Ähnlich der Ausführungsformen aus 1B–1D, ist nur ein einzelner Übertragungskopf 102 in 16B so dargestellt, dass er zwischen zwei Siliziumfolgeverbindungen 104 verläuft und von diesen unterstützt wird, auch wenn eine Übertragungskopfanordnung sich nach Ausführungsformen der Erfindung zwischen den Siliziumzwischenverbindungen 104 erstrecken kann. Das Paar Siliziumelektroden 110 für jeden konformen bipolaren Übertragungskopf 102 wird mit einer Oxidverbindung 119 zwischen dem Paar Mesa-Strukturen 112 verbunden. In der dargestellten Ausführungsform verläuft die Oxidverbindung 119 parallel zu den Siliziumzwischenverbindungen 104. Laut 16C–16D erstrecken sich die Siliziumelektroden-Mesa-Strukturen 112 und Leitungen 114 über eine Vertiefung 136 zwischen dem Basissubstrat 130 und der Siliziumelektrode 110 und können in diese eingebogen werden. In der Ausführungsform aus 16D ist die Oxidverbindung 119 an und in direktem Kontakt mit der bedeckten Oxidschicht 124. 16B Figure 10 is a plan view of a compliant microplate bipolar transfer head with a double-sided clamped supported support and a sensing connection according to one embodiment of the invention. 16C FIG. 12 is a cross-sectional side view along the transverse line CC of the conformal bipolar micro device transfer head 16B according to an embodiment of the invention. 16D is a Cross-sectional side view taken along the longitudinal line DD of the compliant bipolar micro device transfer head 16B according to an embodiment of the invention. Similar to the embodiments 1B - 1D , is just a single transfer header 102 in 16B shown to be between two silicon series compounds 104 and supported by these, even if a transfer head assembly according to embodiments of the invention between the silicon interconnections 104 can extend. The pair of silicon electrodes 110 for each compliant bipolar transmission head 102 is using an oxide compound 119 between the pair of mesa structures 112 connected. In the illustrated embodiment, the oxide compound runs 119 parallel to the silicon interconnects 104 , Loud 16C - 16D The silicon electrode mesa structures extend 112 and wires 114 about a depression 136 between the base substrate 130 and the silicon electrode 110 and can be inflected into them. In the embodiment of 16D is the oxide compound 119 on and in direct contact with the covered oxide layer 124 ,
17A–24B zeigen ein Verfahren für die Bildung eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und eine Oxidverbindung zwischen und zur Verbindung des Paars Siliziumelektroden, und oberen und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. In einer Ausführungsform kann die Verarbeitungssequenz, die zu 17A–17B führt, identisch mit der Verarbeitungssequenz von 5A–8B sein, wobei ein unterschied die Distanz zwischen den Inseln 144 ist. Wie ausführlicher in der folgenden Beschreibung beschrieben, entspricht die Musterung der Inseln 144 den Mesa-Strukturen 112, die nachfolgend zu bilden sind. Weiterhin entspricht die Distanz zwischen den Inseln 144 der Breite der Oxidverbindung 119, welche zwischen den Siliziumelektrodenpaaren 110 gebildet wird und diese verbindet. 17A - 24B show a method for forming a compliant bipolar micro device transfer head with a double sided clamped supported support and an oxide interconnection between and for connecting the pair of silicon electrodes, and top and back via openings according to an embodiment of the invention. In one embodiment, the processing sequence associated with 17A - 17B leads, identical to the processing sequence of 5A - 8B be a difference, the distance between the islands 144 is. As described in more detail in the following description, the pattern corresponds to the islands 144 the mesa structures 112 to be formed below. Furthermore, the distance between the islands corresponds 144 the width of the oxide compound 119 which are between the silicon electrode pairs 110 is formed and this connects.
Entsprechend kann, da die Oxidverbindung 119 die Siliziumelektrodenpaare 110 in der doppelseitig geklemmten Trägerkonfiguration unterstützt, der Abstand zwischen den Inseln 144 in 17A–17B geringer sein, als der Abstand zwischen den Inseln 144 in 8A–8B. Beispielsweise kann der Abstand zwischen den Inseln ausreichend klein sein, um den Verbindungsgraben 117 vollständig mit Oxid zu füllen, das thermal aus den Mesa-Strukturen 112 gewachsen ist. Beispielsweise können die Verbindungsgräben 117 2 μm oder weniger breit sein.Accordingly, since the oxide compound 119 the silicon electrode pairs 110 supported in the double-sided clamped carrier configuration, the distance between the islands 144 in 17A - 17B be less than the distance between the islands 144 in 8A - 8B , For example, the distance between the islands may be sufficiently small to the connecting trench 117 completely filled with oxide, the thermal from the mesa structures 112 has grown. For example, the connection trenches 117 2 microns or less wide.
Mit Bezug auf 17A–17B, können die Siliziumelektroden 110 und Zwischenverbindungen 104, 106 in einem zweiteiligen Ätzverfahren gemustert werden. Erst wird wie in 17A–17Bdie obere Siliziumschicht 140 teilweise durchgeätzt, um die Muster der Siliziumelektroden 110 und Zwischenverbindungen 104, 106 zu definieren. In einer Ausführungsform kann dies mit einem dünnen gemusterten positiven Fotolack, DRIE-Ätzen von ca. 5 μm einer 7–10 μm dicken oberen Siliziumschicht 140 in einer getimten Ätzung erfolgen. Nach Ausführungsformen der Erfindung, entsprechen Öffnungen im Fotolack 121 (nur aus 17A) an den Rändern von 17A der Größe der Gräben 116 für die Definition der Siliziumelektroden 110 und Zwischenverbindungen 104, 106, wobei jedoch die Öffnungen im Fotolack 121 über den Inseln 144, die dem Verbindungsgraben 117 zwischen den Siliziumelektroden-Mesa-Strukturen 112 entsprechen, größer sein können, als der Spalt zwischen der Inseln 144. Daher können die Inseln 144 in der gemusterten harten Maskenschicht 142 verwendet werden, um Siliziumelektroden-Mesa-Strukturen 112 mit höherer Spaltauflösung der Verbindungsgrabenöffnungen 117 zwischen den Mesa-Strukturen zu bilden, als bei der Verwendung von Fotolack alleine. So können die Inseln 144 in der gemusterten harten Maskenschicht 142 verwendet werden, um Siliziumelektroden-Mesa-Strukturen 112 mit höherer Spaltauflösung zwischen den Mesa-Strukturen zu bilden, als bei der Verwendung von Fotolack alleine, was bei der Erhöhung des aktiven Bereichs der Elektrode und des daraus entstehenden Griffdrucks über die Anordnung der konformen Übertragungsköpfe helfen kann. Beispielsweise kann bei sinkender Mikrovorrichtungsgröße ein schmalerer Spalt zwischen den Mesa-Strukturen den verfügbaren Elektrodenraum bezüglich eine aufzunehmenden Mikrovorrichtung erhöhen. Der gemusterte positive Fotolack kann mit O2-Aschen gefolgt von Piranha-Ätzen entfernt werden.Regarding 17A - 17B , the silicon electrodes can 110 and intermediates 104 . 106 patterned in a two-part etching process. First, as in 17A - 17B the upper silicon layer 140 partially etched through the patterns of the silicon electrodes 110 and intermediates 104 . 106 define. In one embodiment, this may be done with a thin patterned positive photoresist, DRIE etching of about 5 μm of a 7-10 μm thick top silicon layer 140 done in a timed etching. According to embodiments of the invention, openings in the photoresist correspond 121 (only from 17A ) on the edges of 17A the size of the trenches 116 for the definition of silicon electrodes 110 and intermediates 104 . 106 but with the openings in the photoresist 121 over the islands 144 that the connecting trench 117 between the silicon electrode mesa structures 112 may be larger than the gap between the islands 144 , Therefore, the islands can 144 in the patterned hard mask layer 142 used to silicon electrode mesa structures 112 with higher gap resolution of the connection trench openings 117 form between the mesa structures, as when using photoresist alone. So can the islands 144 in the patterned hard mask layer 142 used to silicon electrode mesa structures 112 with higher nip resolution between the mesa structures than with the use of photoresist alone, which may help in increasing the active area of the electrode and the resulting grip pressure over the array of conformal transfer heads. For example, as the size of the microdevice decreases, a narrower gap between the mesa structures may increase the available electrode space relative to a microdevice to be accommodated. The patterned positive photoresist can be removed with O 2 ash followed by piranha etching.
Zweitens wird wie in 18A–18B mit noch vorhandenen Inseln 144, DRIE-Ätzen weiter mit den Inseln 144 als Maske verwendet, um die Siliziumelektroden 110 zu bilden, einschließlich der vorspringenden Mesa-Strukturen 112 und Zwischenverbindungen 104, 106, mit dem Ende an der bedeckten Oxidschicht 124 darunter. Nach Abschluss des Ätzens der Siliziumschicht 140, wird eine Trockenätztechnik durchgeführt, um die Inseln 144 um ca. 0,1 μm zu entfernen. In einer Ausführungsform in der nur 0,1 μm Oxid entfernt wird, und das bedeckte Oxid 124 ca. 1,0 μm dick ist, wird wesentlich mehr als 0,1 μm des offenliegenden bedeckten Oxids 124 nicht entfernt. Nach Ausführungsformen der Erfindung stellt das bedeckte Oxid 124 strukturelle Stabilität für die teilweise gemusterte SOI-Struktur zur Verfügung, und es wird nicht wesentlich mehr als die Dicke der Inseln 144 während der Entfernung der Inseln 144 von dem bedeckten Oxid 124 entfernt.Second, as in 18A - 18B with still existing islands 144 , DRIE etch continues with the islands 144 used as a mask to the silicon electrodes 110 including the projecting mesa structures 112 and intermediates 104 . 106 , with the end at the covered oxide layer 124 underneath. After completing the etching of the silicon layer 140 , a dry etching technique is performed to the islands 144 to remove approx. 0.1 μm. In an embodiment where only 0.1 μm oxide is removed, and the oxide covered 124 1.0 μm thick becomes substantially more than 0.1 μm of the exposed oxide covered 124 not removed. According to embodiments of the invention, the covered oxide provides 124 Structural stability is available for the partially patterned SOI structure, and it does not significantly exceed the thickness of the islands 144 during the removal of the islands 144 from the covered oxide 124 away.
Nun können dann unter Bezug auf 19A–19B die Vorder- und Rückseiten des SOI-Wafers oxidiert werden, um die Siliziumelektroden, Siliziumzwischenverbindungen, und rückseitige Viaöffnung zu passivieren. In einer Ausführungsform kann eine nasse Oxidierung bei hoher Temperatur durchgeführt werden, um eine ca. 1 μm dicke Oxidschicht 118 auf den Siliziumelektroden 110 innerhalb des Verbindungsgrabens 117 zwischen den Mesa-Strukturen 112, auf den Siliziumzwischenverbindungen 104, 106 und in den Gräben 116 wachsen zu lassen. Wie oben beschrieben bildet dort, wo die Oxidschicht 118 innen wächst und den Verbindungsgraben 117 füllt, eine Oxidverbindung 119. In einer Ausführungsform füllt die Oxidverbindung 119 den Verbindungsgraben 117 vollständig. An Stellen, an denen die bedeckte Oxidschicht 124 bereits offengelegt ist, kann die Dicke der bedeckten Oxidschicht 124 bei der thermalen Oxidierung erhöht werden oder gleich bleiben, je nach bestehender Dicke. In einer Ausführungsform hat die Oxidschicht 118 ca. dieselbe Dicke wie die bedeckte Oxidschicht 124. Eine ca. 1 μm dicke Oxid-Passivierungsschicht 133 wächst gleichzeitig innerhalb der Rückseitenviaöffnungen 120A entlang der Seitenwände des Basissubstrats 130.Well then, referring to 19A - 19B the front and back sides of the SOI wafers are oxidized to passivate the silicon electrodes, silicon interconnects, and back via openings. In one embodiment, wet oxidation at high temperature may be performed to form an approximately 1 μm thick oxide layer 118 on the silicon electrodes 110 within the connection trench 117 between the mesa structures 112 , on the silicon interconnections 104 . 106 and in the trenches 116 to grow. As described above, where the oxide layer forms 118 growing inside and connecting trench 117 fills, an oxide compound 119 , In one embodiment, the oxide compound fills 119 the connecting trench 117 Completely. In places where the covered oxide layer 124 already disclosed, the thickness of the covered oxide layer 124 increase in thermal oxidation or remain the same, depending on the existing thickness. In one embodiment, the oxide layer 118 about the same thickness as the covered oxide layer 124 , An approx. 1 μm thick oxide passivation layer 133 grows simultaneously within the backside via openings 120A along the sidewalls of the base substrate 130 ,
Nun werden unter Bezug auf 20A–20B Öffnungen (welche Teil der Viaöffnungen 120B werden) in der oberen dielektrischen Schicht 118 gebildet, um die gemusterte Siliziumschicht 140 in Bereichen der Siliziumzwischenverbindungen 106 direkt über den Rückseitenviaöffnungen 120A und Grabenbereichen 137 offengelegt, wo die eine oder mehreren Vertiefungen 136 gebildet werden. Öffnungen im Grabenbereich 137 werden gleichzeitig in der bedeckten Oxidschicht 124 gebildet, um das Basissubstrat 130 offenzulegen, wo die eine oder mehreren Vertiefungen 136 gebildet werden. Öffnungen können in der oberen dielektrischen Schicht 118 und der bedeckten Oxidschicht 124 mit einem dicken gemusterten positiven Fotolack gebildet werden, gefolgt durch Trockenätzung der oberen dielektrischen Schicht 118. Der gemusterte Fotolack wird dann durch O2-Aschen, gefolgt durch Piranha-Atzen, entfernt, was zu der Struktur aus 20A–20B führt. Die Kombination der Ätz- und Bemusterungsschritte zur Bildung der Viaöffnungen 120B und Öffnungen des Grabenbereichs 137 können auch die Verarbeitungsverfahren und Anzahl der erforderlichen Masken verringern.Now, referring to 20A - 20B Openings (which are part of the via openings 120B ) in the upper dielectric layer 118 formed around the patterned silicon layer 140 in areas of silicon interconnects 106 directly over the backside vias 120A and trench areas 137 disclosed where the one or more wells 136 be formed. Openings in the trench area 137 be simultaneously in the covered oxide layer 124 formed around the base substrate 130 to disclose where the one or more wells 136 be formed. Openings may be in the upper dielectric layer 118 and the covered oxide layer 124 with a thick patterned positive photoresist, followed by dry etching of the top dielectric layer 118 , The patterned photoresist is then removed by O 2 -Asen, followed by piranha etching, resulting in the structure 20A - 20B leads. The combination of the etching and patterning steps to form the via openings 120B and openings of the trench area 137 can also reduce the processing procedures and number of masks required.
Nun werden unter Bezug auf 21A–21B Öffnungen in der Siliziumschicht 140 und der bedeckten Oxidschicht 124 gebildet, um eine obere Viaöffnung 120B zu bilden, welche mit der rückseitigen Viaöffnung 120A verbunden ist. Öffnungen können in der Siliziumschicht 140 und der bedeckten Oxidschicht 124 gebildet werden, indem ein dicker gemusterter positiver Fotolack gebildet wird, gefolgt durch DRIE der Siliziumschicht 140 mit Ende an der bedeckten Oxidschicht 124, gefolgt durch RIE durch die bedeckte Oxidschicht 124. Der gemusterte Fotolack wird dann durch O2-Aschen entfernt, gefolgt durch Piranha-Ätzen, was zu der Struktur in 21A–21B führt. So kann das Bilden der Öffnungen durch die bedeckte Oxidschicht 124 bei der Bildung der oberen Viaöffnungen 120B die lithografischen Herausforderungen vermeiden, die mit der Bildung einer Öffnung in der bedeckten Oxidschicht 124 von der Rückseite des SOI-Struktur her ohne negative Beeinträchtigung der Passivierungsschicht 133 entlang der Seitenwände der Viaöffnungen 120A zusammenhängen.Now, referring to 21A - 21B Openings in the silicon layer 140 and the covered oxide layer 124 formed to an upper via opening 120B to form, which with the back via opening 120A connected is. Openings can be in the silicon layer 140 and the covered oxide layer 124 are formed by forming a thick patterned positive photoresist, followed by DRIE of the silicon layer 140 with end to the covered oxide layer 124 followed by RIE through the covered oxide layer 124 , The patterned photoresist is then removed by O 2 -heses followed by piranha etching resulting in the structure in FIG 21A - 21B leads. Thus, forming the openings through the covered oxide layer 124 in the formation of the upper via openings 120B avoid the lithographic challenges associated with the formation of an opening in the covered oxide layer 124 from the backside of the SOI structure without negatively affecting the passivation layer 133 along the sidewalls of the via openings 120A related.
Eine gemusterte Leitschicht 123 kann dann über der offenliegenden Oberfläche der Siliziumzwischenverbindungen 106 und innerhalb einer inneren Seitenfläche der Siliziumzwischenverbindungen 106 gebildet werden, wie in 22A–22B. So kann die teilweise Bildung einer Leitschicht 123 über der Oberfläche der Siliziumzwischenverbindung 106 einen größeren Oberflächenbereich für ohmschen Kontakt mit den Siliziumzwischenverbindungen 106 ermöglichen. Durch die größere Nähe der Siliziumzwischenverbindung 106 zur Oberfläche der SOI-Struktur als der rückseitigen Oberfläche der SOI-Struktur kann es nach einigen Ausführungsformen effizienter sein, eine Schicht mit einer Leitschicht 123 innerhalb der inneren Oberfläche der Zwischenverbindung 106 von über der Oberfläche der SOI-Struktur aus zu bilden, statt von der Rückseite der SOI-Struktur her. In einer Ausführungsform wird die gemusterte Leitschicht 123 durch Sputtern durch eine Schattenmaske gebildet. In einer Ausführungsform umfasst die gemusterte Leitschicht 123 eine erste Schicht von 500 Angstrom dickem Titan (Ti), eine mittlere Schicht von 500 Angstrom dickem Titan-Wolfram (TiW), und eine 1 μm bis 2 μm dicke Außenschicht aus Gold (Au). In einer Ausführungsform stellt die gemusterte Leitschicht 123 ohmschen Kontakt mit den Siliziumzwischenverbindungen 106 her. Nun kann unter Bezug auf 23A–23B eine gemusterte Leitschicht 122 auf der Passivierungsschicht 133 innerhalb der Viaöffnungen 120A und in elektrischem Kontakt mit der gemusterten Leitschicht 123 gebildet werden. Die Leitschicht 122 kann aus demselben oder einem anderen Material gebildet werden, wie die Leitschicht 123, und kann dieselbe oder eine andere Dicke besitzen. In einer Ausführungsform hat die Leitschicht 123 eine dickere Schicht Gold.A patterned conductive layer 123 may then over the exposed surface of the silicon interconnects 106 and within an inner side surface of the silicon interconnects 106 be formed as in 22A - 22B , Thus, the partial formation of a conductive layer 123 over the surface of the silicon interconnect 106 a larger surface area for ohmic contact with the silicon interconnects 106 enable. Due to the greater proximity of the silicon interconnect 106 to the surface of the SOI structure as the back surface of the SOI structure, according to some embodiments, it may be more efficient to have a layer with a conductive layer 123 within the inner surface of the interconnect 106 from above the surface of the SOI structure rather than from the back side of the SOI structure. In one embodiment, the patterned conductive layer becomes 123 formed by sputtering through a shadow mask. In an embodiment, the patterned conductive layer comprises 123 a first layer of 500 Angstroms thick titanium (Ti), a middle layer of 500 Angstroms thick titanium tungsten (TiW), and a 1 μm to 2 μm thick outer layer of gold (Au). In one embodiment, the patterned conductive layer 123 ohmic contact with the silicon interconnects 106 ago. Now, referring to 23A - 23B a patterned conductive layer 122 on the passivation layer 133 inside the via openings 120A and in electrical contact with the patterned conductive layer 123 be formed. The conductive layer 122 may be formed of the same or different material as the conductive layer 123 , and may have the same or a different thickness. In one embodiment, the conductive layer has 123 a thicker layer of gold.
Nun können unter Bezug auf 24A–24B eine oder mehrere Vertiefungen 136 dann in das Basissubstrat 130 direkt unter der Siliziumelektrodenanordnung geätzt werden, sodass die Siliziumelektrodenanordnung in eine oder mehrere Vertiefungen gebogen werden kann. In einer Ausführungsform wird eine separate Vertiefung 136 direkt unter jedem Siliziumelektrodenpaar gebildet. In einer Ausführungsform wird eine einzelne Vertiefung 136 direkt unter der Siliziumelektrodenanordnung in elektrischer Kommunikation mit ersten und zweiten Zwischenverbindungen 104 gebildet. In einer Ausführungsform werden Vertiefungen 136 mit einer Timed-Release-Ätzung im Basissubstrat 130 gebildet, welches die Elektrodenleitungen 114 und Mesa-Strukturen 112 untergräbt. Beispielsweise kann das Ätzen mit einer fluorbasierten Chemikalie wie XeF2 oder SF6 durchgeführt werden. In einer Ausführungsform sind die eine oder mehreren Vertiefungen 136 ca. 15 μm tief.Well, with reference to 24A - 24B one or more wells 136 then into the base substrate 130 are etched directly under the silicon electrode assembly so that the silicon electrode assembly can be bent into one or more recesses. In one embodiment, a separate recess 136 formed directly under each silicon electrode pair. In one embodiment, a single well 136 directly under the silicon electrode assembly in electrical communication with first and second intermediates 104 educated. In one embodiment, pits become 136 with a timed release etch in the base substrate 130 formed, which the electrode lines 114 and mesa structures 112 undermines. For example, the etching may be performed with a fluorine-based chemical such as XeF 2 or SF 6 . In one embodiment, the one or more wells 136 approx. 15 μm deep.
Nach der Bildung der einen oder mehreren Vertiefungen 136 kann das SOI-Substrat dann gewürfelt werden, etwa durch Laserwürfeln, um eine konforme bipolare Übertragungskopfanordnung mit einer Anordnung konformer Übertragungsköpfen 102 mit Zwischenverbindungen durch Siliziumzwischenverbindungen 104, 106 und Vias 120 von einer Rückseite des Basissubstrats zur gemusterten Siliziumschicht 140 durch das Basissubstrat 130, und durch die gemusterte Siliziumschicht 140 zu bilden, um die Siliziumelektroden 110 elektrisch mit Arbeitsschaltkreisen einer Übertragungskopfbaugruppe zu verbinden. 25A–30B zeigt ein Verfahren für die Bildung eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten unterstützten Träger und einer abgelegten dielektrische Schicht 126, einer Oxidverbindung 119 zwischen und zur Verbindung der Siliziumelektrodenpaare 110, und oberen und Rückseitenviaöffnungen nach einer Ausführungsform der Erfindung. In einer Ausführungsform kann die Verarbeitungssequenz bis zu 25A–25B identisch sein mit der Verarbeitungssequenz von 5A–7B und 17A–19B wie oben beschrieben. Nun werden unter Bezug auf 25A–25B in einer Ausführungsform Öffnungen in der oberen dielektrischen Schicht 118 direkt über den Rückseitenviaöffnungen 120A und direkt über den Mesa-Strukturen 112 gebildet.After the formation of one or more wells 136 The SOI substrate may then be diced, such as by laser dicing, into a conformal bipolar transfer head assembly having an array of conformal transfer heads 102 with interconnections through silicon interconnects 104 . 106 and vias 120 from a back surface of the base substrate to the patterned silicon layer 140 through the base substrate 130 , and through the patterned silicon layer 140 to form around the silicon electrodes 110 electrically connect to working circuits of a transfer head assembly. 25A - 30B shows a method for forming a compliant bipolar micro device transfer head with a double sided clamped supported support and a deposited dielectric layer 126 , an oxide compound 119 between and for connection of the silicon electrode pairs 110 , and upper and rear overflow openings according to an embodiment of the invention. In one embodiment, the processing sequence may be up to 25A - 25B be identical to the processing sequence of 5A - 7B and 17A - 19B as described above. Now, referring to 25A - 25B in one embodiment, openings in the upper dielectric layer 118 directly over the backside vias 120A and directly above the mesa structures 112 educated.
Nun werden unter Bezug auf 25A–25B Öffnungen in der oberen dielektrischen Schicht 118 gebildet, um die Mesa-Strukturen 112 und Oxidverbindung 119 (und optional Teile der Elektrodenleitungen 114), und Öffnungen (welche Teil der Viaöffnungen 120B werden) in der oberen dielektrischen Schicht 118 direkt über den Rückseitenviaöffnungen 120A gebildet. Öffnungen im Grabenbereich 137 werden ebenfalls gleichzeitig in der bedeckten Oxidschicht 124 gebildet, um das Basissubstrat 130 offenzulegen, wo die eine oder mehreren Vertiefungen 136 gebildet werden. In der dargestellten bestimmten Ausführungsform wird die Oxidverbindung 119 nicht vollständig zwischen den angrenzenden Mesa-Strukturen 112 in einem bipolaren Elektroden-Übertragungskopf 102 entfernt. Öffnungen können in der oberen dielektrischen Schicht 118 und der bedeckten Oxidschicht 124 mit einem dicken gemusterten positiven Fotolack gebildet werden, gefolgt durch Trockenätzung der oberen dielektrischen Schicht 118. In einer Ausführungsform wird eine getimte Trockenoxidätzung durchgeführt, um sicherzustellen, dass die Oxidverbindung 119 nicht vollständig entfernt wird. In einer Ausführungsform haben die obere dielektrische Schicht 118 und die bedeckte Oxidschicht 124 ca. dieselbe Dicke, und können vollständig in einer getimten trockenen Oxidätzung entfernt werden, während weniger als 0,2 μm der Dicke der Oxidverbindung 119 entfernt werden. Der gemusterte Fotolack wird dann durch O2-Aschen entfernt, gefolgt durch Piranha-Ätzen, was zu der Struktur aus 25A–25B führt. Kombinieren der Ätz- und Musterungsschritte zur Bildung von Viaöffnungen 120A und Öffnungen des Grabenbereichs 137 können ebenfalls die Verarbeitungsschritte und die Anzahl erforderlicher Masken verringern.Now, referring to 25A - 25B Openings in the upper dielectric layer 118 formed around the mesa structures 112 and oxide compound 119 (and optional parts of the electrode leads 114 ), and openings (which are part of the via openings 120B ) in the upper dielectric layer 118 directly over the backside vias 120A educated. Openings in the trench area 137 are also simultaneously in the covered oxide layer 124 formed around the base substrate 130 to disclose where the one or more wells 136 be formed. In the particular embodiment shown, the oxide compound becomes 119 not completely between the adjacent mesa structures 112 in a bipolar electrode transfer head 102 away. Openings may be in the upper dielectric layer 118 and the covered oxide layer 124 with a thick patterned positive photoresist, followed by dry etching of the top dielectric layer 118 , In one embodiment, a timed dry oxide etch is performed to ensure that the oxide compound 119 not completely removed. In an embodiment, the upper dielectric layer 118 and the covered oxide layer 124 approximately the same thickness, and can be completely removed in a timed dry oxide etch, while less than 0.2 microns of the thickness of the oxide compound 119 be removed. The patterned photoresist is then removed by O 2 -hes, followed by piranha-etching, resulting in the structure 25A - 25B leads. Combining the etching and patterning steps to form via openings 120A and openings of the trench area 137 can also reduce the processing steps and the number of masks required.
Nun wird unter Bezug auf 26A–26B in einer Ausführungsform eine zweite dielektrische Schicht 126 über der Oberfläche gebildet, einschließlich der gemusterten dielektrischen Schicht 118, der gemusterten Siliziumschicht 140 und der Oxidverbindung 119, gefolgt durch Musterung mit einem dicken positiven Fotolack, und geätzt. Nach Abschluss des Ätzens deckt die gemusterte zweite dielektrische Schicht 126 die Mesa-Strukturen 112 ab und kann außerdem einen Teil der Elektrodenleitungen 114 und der gemusterten dielektrischen Schicht 118 abdecken. Die gemusterte zweite dielektrische Schicht 126 wird von über der gemusterten Siliziumschicht 140 direkt über den Rückseitenviaöffnungen 120A und in Grabenbereichen 137, wo die eine oder mehreren Vertiefungen 136 gebildet werden, entfernt. In einer Ausführungsform kann die zweite dielektrische Schicht eine höhere dielektrische Konstante oder dielektrische Durchschlagsfestigkeit aufweisen, als die dielektrische Schicht 118, und hat eine Dicke zwischen 0,5 μm–10 μm. Beispielsweise ist die zweite dielektrische Schicht 126 eine Schicht aus AI2O3, Ta2O5 oder HfO2 abgelegt durch Atomic Layer Deposition (ALD).Now, referring to 26A - 26B in one embodiment, a second dielectric layer 126 formed over the surface, including the patterned dielectric layer 118 , the patterned silicon layer 140 and the oxide compound 119 followed by patterning with a thick positive photoresist, and etched. After completion of the etching, the patterned second dielectric layer covers 126 the mesa structures 112 and may also be a part of the electrode lines 114 and the patterned dielectric layer 118 cover. The patterned second dielectric layer 126 gets over from the patterned silicon layer 140 directly over the backside vias 120A and in trench areas 137 where the one or more wells 136 be formed, removed. In one embodiment, the second dielectric layer may have a higher dielectric constant or dielectric breakdown strength than the dielectric layer 118 , and has a thickness between 0.5 .mu.m-10 .mu.m. For example, the second dielectric layer 126 a layer of Al 2 O 3 , Ta 2 O 5 or HfO 2 deposited by atomic layer deposition (ALD).
Nun werden unter Bezug auf 27A–27B Öffnungen in der Siliziumschicht 140 und der bedeckten Oxidschicht 124 gebildet, um die oberen Viaöffnungen 120B zu bilden, welche mit Rückseitenviaöffnungen 120A verbunden werden. Öffnungen können in der Siliziumschicht 140 und der bedeckten Oxidschicht 124 durch Bildung eines dicken gemusterten positiven Fotolacks gebildet werden, gefolgt durch DRIE der Siliziumschicht 140 mit Ende an der bedeckten Oxidschicht 124, gefolgt durch RIE durch die bedeckte Oxidschicht 124. Der gemusterte Fotolack wird dann durch O2-Aschen entfernt, gefolgt durch Piranha-Ätzen, was zu der Struktur aus 27A–27B führt. So kann die Bildung der Öffnungen durch die bedeckte Oxidschicht 124 bei Bildung der oberen Viaöffnungen 120B die lithografischen Herausforderungen in Zusammenhang mit der Bildung einer Öffnung in der bedeckten Oxidschicht 124 von der Rückseite der SOI-Struktur her vermeiden, ohne sich nachteilig auf die Passivierungsschicht 133 entlang der Seitenwände der Viaöffnungen 120A auszuwirken.Now, referring to 27A - 27B Openings in the silicon layer 140 and the covered oxide layer 124 formed around the upper via openings 120B which are with backside openings 120A get connected. Openings can be in the silicon layer 140 and the covered oxide layer 124 formed by forming a thick patterned positive photoresist, followed by DRIE of the silicon layer 140 with end to the covered oxide layer 124 followed by RIE through the covered oxide layer 124 , The patterned photoresist is then removed by O 2 -hes, followed by piranha-etching, resulting in the structure 27A - 27B leads. Thus, the formation of the openings through the covered oxide layer 124 at the formation of the upper via openings 120B the lithographic challenges associated with the formation of an opening in the covered oxide layer 124 from the back of the SOI structure, without adversely affecting the passivation layer 133 along the sidewalls of the via openings 120A to impact.
Eine gemusterte Leitschicht 123 wird dann über der offenliegenden Oberfläche der Siliziumzwischenverbindungen 106 und innerhalb der inneren Oberfläche der Siliziumzwischenverbindungen 106 gebildet, wie in 28A–28B. So kann die teilweise Bildung einer Leitschicht 123 über der Oberfläche der Siliziumzwischenverbindung 106 einen größeren Oberflächenbereich für einen ohmschen Kontakt mit den Siliziumzwischenverbindungen 106 herstellen. Durch die größere Nähe der Siliziumzwischenverbindung 106 mit der Oberfläche der SOI-Struktur als der rückseitigen Oberfläche der SOI-Struktur kann es nach einigen Ausführungsformen effizienter sein, eine Schicht mit einer Leitschicht 123 innerhalb der inneren Oberfläche der Zwischenverbindung 106 von über der Oberfläche der SOI-Struktur aus zu bilden, statt von der Rückseite der SOI-Struktur her. In einer Ausführungsform wird die gemusterte Leitschicht 123 durch Sputtern durch eine Schattenmaske gebildet. In einer Ausführungsform, umfasst die gemusterte Leitschicht 123 eine erste Schicht von 500 Angstrom dickem Titan (Ti), eine mittlere Schicht von 500 Angstrom dickem Titan-Wolfram (TiW), und eine 1 μm bis 2 μm dicke äußere Schicht Gold (Au). In einer Ausführungsform stellt die gemusterte Leitschicht 123 ohmschen Kontakt mit den Siliziumzwischenverbindungen 106 her. Eine gemusterte Leitschicht 122 kann auf der Passivierungsschicht 133 innerhalb der Viaöffnungen 120A und in elektrischem Kontakt mit der gemusterten Leitschicht 123 wie in 29A–29B ausgebildet werden. Die Leitschicht 122 kann aus demselben oder einem anderen Material wie die Leitschicht 123 gebildet sein, und kann dieselbe oder eine andere Dicke aufweisen. In einer Ausführungsform hat die Leitschicht 123 eine dickere Schicht Gold. Die Leitschichten 122, 123 können eine durchgehende Leitschicht entlang der Seitenflächen von Via 120 bilden. Nun können unter Bezug auf 30A–30B eine oder mehrere Vertiefungen 136 in das Basissubstrat 130 direkt unter der Siliziumelektrodenanordnung geätzt werden, sodass die Siliziumelektrodenanordnung in die eine oder mehreren Vertiefungen gebogen werden können. In einer Ausführungsform wird eine separate Vertiefung 136 direkt unter jedem Siliziumelektrodenpaar gebildet. In einer Ausführungsform wird eine einzelne Vertiefung 136 direkt unter der Siliziumelektroden Anordnung in elektrischer Kommunikation mit den ersten und zweiten Zwischenverbindungen 104 gebildet. In einer Ausführungsform werden Vertiefungen 136 mit einer Timed-Release Ätzung in dem Basissubstrat 130 gebildet, welches die Elektrodenleitungen 114 und Mesa-Strukturen 112 untergräbt. Beispielsweise kann das Ätzen mit einer fluorbasierten Chemikalie wie XeF2 oder SF6 durchgeführt werden. In einer Ausführungsform sind die eine oder mehrere Vertiefungen 136 ca. 15 μm tief. Nach der Bildung der einen oder mehreren Vertiefungen 136 kann das SOI-Substrat gewürfelt werden, etwa durch Laserwürfeln, um eine konforme bipolare Übertragungskopfanordnung mit einer Anordnung konformer Übertragungsköpfe 102 zu bilden, welche Zwischenverbindungen mit Siliziumzwischenverbindungen 104, 106 und Vias 120 aufweisen, die durch das Basissubstrat 130 von der Rückseite des Basissubstrats zur gemusterten Siliziumschicht 140, und durch die gemusterte Siliziumschicht 140, führen, um die Siliziumelektroden 110 elektrisch mit Arbeitsschaltkreisen einer Übertragungskopfbaugruppe zu verbinden.A patterned conductive layer 123 then passes over the exposed surface of the silicon interconnects 106 and within the inner surface of the silicon interconnects 106 formed as in 28A - 28B , Thus, the partial formation of a conductive layer 123 over the surface of the silicon interconnect 106 a larger surface area for ohmic contact with the silicon interconnects 106 produce. Due to the greater proximity of the silicon interconnect 106 With the surface of the SOI structure as the back surface of the SOI structure, according to some embodiments, it may be more efficient to have a layer with a conductive layer 123 within the inner surface of the interconnect 106 from above the surface of the SOI structure rather than from the back side of the SOI structure. In one embodiment, the patterned conductive layer becomes 123 formed by sputtering through a shadow mask. In an embodiment, the patterned conductive layer comprises 123 a first layer of 500 angstrom thick titanium (Ti), a middle layer of 500 angstrom thick titanium tungsten (TiW), and a 1 micron to 2 micron thick outer layer of gold (Au). In one embodiment, the patterned conductive layer 123 ohmic contact with the silicon interconnects 106 ago. A patterned conductive layer 122 can on the passivation layer 133 inside the via openings 120A and in electrical contact with the patterned conductive layer 123 as in 29A - 29B be formed. The conductive layer 122 may be of the same or different material as the conductive layer 123 be formed, and may have the same or a different thickness. In one embodiment, the conductive layer has 123 a thicker layer of gold. The conductive layers 122 . 123 may have a continuous conductive layer along the side surfaces of Via 120 form. Well, with reference to 30A - 30B one or more wells 136 in the base substrate 130 are etched directly under the silicon electrode assembly so that the silicon electrode assembly can be bent into the one or more recesses. In one embodiment, a separate recess 136 formed directly under each silicon electrode pair. In one embodiment, a single well 136 directly under the silicon electrode assembly in electrical communication with the first and second interconnects 104 educated. In one embodiment, pits become 136 with a timed-release etch in the base substrate 130 formed, which the electrode lines 114 and mesa structures 112 undermines. For example, the etching may be performed with a fluorine-based chemical such as XeF 2 or SF 6 . In one embodiment, the one or more wells 136 approx. 15 μm deep. After the formation of one or more wells 136 For example, the SOI substrate may be diced, such as by laser dicing, into a conformal bipolar transfer head assembly having an array of conformal transfer heads 102 to form which interconnections with silicon interconnects 104 . 106 and vias 120 have, through the base substrate 130 from the backside of the base substrate to the patterned silicon layer 140 , and through the patterned silicon layer 140 , lead to the silicon electrodes 110 electrically connect to working circuits of a transfer head assembly.
31–37 zeigen die verschiedenen Änderungen konformer bipolarer Mikrovorrichtungsübertragungsköpfe zwischen Siliziumzwischenverbindungen 104 nach Ausführungsformen der Erfindung. Während 31–37 getrennt von den oben dargestellten Verarbeitungssequenzen dargestellt sind, ist zu beachten, dass viele der verschiedenen für 31–37 beschriebenen Änderungen in den oben geschriebenen Verarbeitungssequenzen umgesetzt werden können. 31 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit Freiträger und durchgehender Verbindung nach einer Ausführungsform der Erfindung. Wie dargestellt, kann ein Siliziumelektrodenfreiträger ein Paar Siliziumelektrodenleitung 114 umfassen, welche von zwei Siliziumzwischenverbindungen 104 ausgehen, und ein Paar Mesa-Strukturen 112, welche durch eine durchgehende Oxidverbindung 117 verbunden werden, welche sich an und in direktem Kontakt mit der bedeckten Oxidschicht 124 befinden, und sich in Längsrichtung des Freiträgers parallel zu dem Paar Siliziumzwischenverbindungen 104 erstreckt. In einer solchen Ausführungsform isoliert die Oxidverbindung 117 die Siliziumelektrodenpaare elektrisch in der bipolaren Elektrodenkonfiguration entlang der Längsrichtung des Freiträgers entlang des Paars Siliziumelektrodenleitungen 114 und des Paars Mesa-Strukturen 112. Wie dargestellt können die Siliziumelektrodenleitungen 114 eine Biegung 115 umfassen (dargestellt als 90-Grad-Biegung). 31 - 37 show the various changes in compliant bipolar micro device transfer heads between silicon interconnects 104 according to embodiments of the invention. While 31 - 37 are shown separately from the processing sequences presented above, it should be noted that many of the various are for 31 - 37 described changes in the above-written processing sequences can be implemented. 31 Fig. 12 is a plan view and cross-sectional side view taken along line AA of a compliant bipolar and transfer-type bipolar micro-device transfer head according to an embodiment of the invention. As illustrated, a silicon electrode backing may comprise a pair of silicon electrode leads 114 which consist of two silicon interconnects 104 go out, and a pair of mesa structures 112 , which by a continuous oxide compound 117 which are attached to and in direct contact with the covered oxide layer 124 located, and in the longitudinal direction of the cantilever parallel to the pair of silicon interconnects 104 extends. In such an embodiment, the oxide compound is isolated 117 the silicon electrode pairs electrically in the bipolar electrode configuration along the longitudinal direction of the cantilever along the pair of silicon electrode lines 114 and the pair of mesa structures 112 , As shown, the silicon electrode lines 114 a bend 115 include (shown as 90 degree bend).
32 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit Freiträger und Mesaverbindung nach einer Ausführungsform der Erfindung. Wie dargestellt, kann ein Siliziumelektroden-Freiträger ein Paar Siliziumelektrodenleitungen 114 umfassen, die von zwei Siliziumzwischenverbindungen 104 ausgehen, und ein Paar Mesa-Strukturen 112, die durch eine Mesa-Oxidverbindung 117 getrennt sind, welche sich auf und in direktem Kontakt mit der bedeckten Oxidschicht 124 befindet und sich in Längsrichtung des Freiträgers parallel zu dem Paar Siliziumzwischenverbindungen 104 erstreckt. In einer solchen Ausführungsform isoliert die Oxidverbindung 117 elektrisch die Siliziumelektrodenpaare in der bipolaren Elektrodenkonfiguration entlang der Längsrichtung des Freiträgers entlang des Paars Mesa-Strukturen 112. Wie dargestellt wird das Paar Siliziumelektrodenleitungen 114 physisch durch Bemusterung getrennt und kann eine Biegung umfassen 115 (dargestellt als 90-Grad-Biegung). 33 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit doppelseitig geklemmtem Träger und durchgehender Verbindung nach einer Ausführungsform der Erfindung. Wie dargestellt, kann eine Siliziumelektrode mit doppelseitig geklemmtem Träger ein Paar gebogener Siliziumelektrodenleitungen 114 umfassen, die von zwei Siliziumzwischenverbindungen 104 ausgehen, und ein Paar Mesa-Strukturen 112, die durch eine fortlaufende Oxidverbindung 117 getrennt werden, welche sich an und in direktem Kontakt mit der bedeckten Oxidschicht 124 befindet, und sich in Längsrichtung des Freiträgers parallel zu dem Paar Siliziumzwischenverbindungen 104 erstreckt. In einer solchen Ausführungsform, isoliert die Oxidverbindung 117 elektrisch die Siliziumelektrodenpaare in der bipolaren Elektrodenkonfiguration entlang der Längsrichtung des doppelseitig geklemmten Trägers entlang des Paars Siliziumelektrodenleitungen 114 und des Paars Mesa-Strukturen 112. Wie dargestellt, können die Siliziumelektrodenleitungen 114 jeweils Biegungen 115 (dargestellt als 90-Grad-Biegungen) an den proximalen und distalen Stellen enthalten, an denen die Elektrodenleitungen von den Siliziumzwischenverbindungen 104 ausgehen. 32 Figure 10 is a plan view and cross-sectional side view taken along line AA of a compliant bipolar to microcavity transfer head with cantilever and mesa connection according to an embodiment of the invention. As illustrated, a silicon electrode cantilever may comprise a pair of silicon electrode lines 114 include that of two silicon interconnects 104 go out, and a pair of mesa structures 112 passing through a mesa oxide compound 117 are separated, which are on and in direct contact with the covered oxide layer 124 is located in the longitudinal direction of the cantilever parallel to the pair of silicon interconnects 104 extends. In such an embodiment, the oxide compound is isolated 117 electrically the silicon electrode pairs in the bipolar electrode configuration along the longitudinal direction of the cantilever along the pair of mesa structures 112 , As shown, the pair of silicon electrode lines 114 physically separated by sampling and may include a bend 115 (shown as 90 degree bend). 33 Fig. 3 is a plan view and cross-sectional side view taken along line AA of a double-clamped, compliant bipolar microplate transfer head according to one embodiment of the invention. As shown, a double sided clamped silicon electrode may include a pair of bent silicon electrode lines 114 include that of two silicon interconnects 104 go out, and a pair of mesa structures 112 caused by a continuous oxide compound 117 which are on and in direct contact with the covered oxide layer 124 and in the longitudinal direction of the cantilever parallel to the pair of silicon interconnects 104 extends. In such an embodiment, the oxide compound is isolated 117 electrically, the silicon electrode pairs in the bipolar electrode configuration along the longitudinal direction of the double-sided clamped carrier along the pair of silicon electrode lines 114 and the pair of mesa structures 112 , As shown, the silicon electrode lines 114 each bends 115 (shown as 90 degree bends) at the proximal and distal locations where the electrode leads from the silicon interconnects 104 out.
34 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten Träger mit einem Paar Siliziumelektroden mit doppelter Biegung und einer Messverbindung nach einer Ausführungsform der Erfindung. Wie dargestellt kann eine Siliziumelektrode mit doppelseitig geklemmtem Träger ein Paar Siliziumelektrodenleitungen 114 umfassen, die von zwei Siliziumzwischenverbindungen 104 ausgehen, wobei jede Leitung 114 eine doppelte Biegung 115 aufweist, sowie ein Paar Mesa-Strukturen 112, die durch eine Mesaoxidverbindung 117 getrennt sind, welche sich an und in direktem Kontakt mit der bedeckten Oxidschicht 124 befindet und sich in Querrichtung des doppelseitig geklemmten Trägers parallel zu dem Paar Siliziumzwischenverbindungen 104 erstreckt. In einer solchen Ausführungsform, isoliert die Oxidverbindung 117 elektrisch die Siliziumelektrodenpaare in der bipolar Elektrodenkonfiguration entlang der Querrichtung des Freiträgers zwischen dem Paar Mesa-Strukturen 112, und das Paar Siliziumelektrodenleitungen 114 wird physisch durch die Bemusterung getrennt. In der dargestellten Ausführungsform wird jede Elektrodenleitung 114 aufgeteilt, sodass die Trägerkonfiguration die Konfiguration in Form einer 8 mit den Siliziumelektrodenleitungen 114 annimmt. 34 Figure 5 is a plan view and cross-sectional side view along line AA of a compliant bipolar micro device transfer head with a double-sided clamped support having a pair of double bend silicon electrodes and a sensing connection according to an embodiment of the invention. As illustrated, a double side clamped silicon electrode may comprise a pair of silicon electrode lines 114 include that of two silicon interconnects 104 go out, each line 114 a double bend 115 and a pair of mesa structures 112 caused by a mesa oxide compound 117 are separated, which are on and in direct contact with the covered oxide layer 124 is located in the transverse direction of the double-sided clamped carrier parallel to the pair of silicon interconnects 104 extends. In such an embodiment, the oxide compound is isolated 117 electrically the silicon electrode pairs in the bipolar electrode configuration along the transverse direction of the cantilever between the pair of mesa structures 112 , and the pair of silicon electrode lines 114 is physically separated by the sampling. In the illustrated embodiment, each electrode lead becomes 114 so that the carrier configuration has the configuration in the form of an 8 with the silicon electrode lines 114 accepts.
35 ist eine Planansicht und Querschnittsseitenansicht entlang Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten Träger mit einem Paar Siliziumelektroden mit einzelner Biegung und einer Messverbindung nach einer Ausführungsform der Erfindung. Wie dargestellt, kann eine Siliziumelektrode mit doppelseitig geklemmtem Träger ein Paar Siliziumelektrodenleitungen 114 enthalten, die von zwei Siliziumzwischenverbindungen 104 ausgehen, wobei jede Leitung 114 eine einzelne Biegung 115 aufweist, und ein Paar Mesa-Strukturen 112, die durch eine Mesaoxidverbindung 117 getrennt sind, welche sich an und in direktem Kontakt mit der bedeckten Oxidschicht 124 befindet, und sich in Querrichtung des doppelseitig geklemmten Trägers rechtwinklig zu dem Paar Siliziumzwischenverbindungen 104 erstreckt. In einer solchen Ausführungsform isoliert die Oxidverbindung 117 elektrisch die Siliziumelektrodenpaare in der bipolaren Elektrodenkonfiguration entlang der Querrichtung des doppelseitig geklemmten Trägers zwischen dem Paar Mesa-Strukturen 112, und das Paar Siliziumelektrodenleitungen 114 wird durch die Bemusterung physisch getrennt. 35 Figure 5 is a plan view and cross-sectional side view taken along line AA of a compliant microplate bipolar transfer head with a double-sided clamped support having a pair of single-bend silicon electrodes and a sensing connection according to an embodiment of the invention. As shown, a double sided clamped silicon electrode may include a pair of silicon electrode lines 114 contained by two silicon interconnects 104 go out, each line 114 a single bend 115 and a pair of mesa structures 112 caused by a mesa oxide compound 117 are separated, which are on and in direct contact with the covered oxide layer 124 and transverse to the double-sided clamp beam perpendicular to the pair of silicon interconnects 104 extends. In such an embodiment, the oxide compound is isolated 117 electrically the silicon electrode pairs in the bipolar electrode configuration along the transverse direction of the double-sided clamped carrier between the pair of mesa structures 112 , and the pair of silicon electrode lines 114 is physically separated by the sampling.
36–37 sind Planansichten und Querschnittsseitenansichten entlang der Linie A-A eines konformen bipolaren Mikrovorrichtungsübertragungskopfs mit einem doppelseitig geklemmten Träger mit einem Paar Siliziumelektroden mit doppelter Biegung und einer Mesaverbindung nach einer Ausführungsform der Erfindung. Wie dargestellt kann eine Siliziumelektrode mit doppelseitig geklemmtem Träger ein Paar Siliziumelektrodenleitungen 114 enthalten, jeweils mit einer doppelten Biegung 115, und ein Paar Mesa-Strukturen 112, die durch eine Mesaoxidverbindung 117 getrennt sind, welche sich an und in direktem Kontakt mit der bedeckten Oxidschicht 124 befindet, und sich in Querrichtung des doppelseitig geklemmten Trägers parallel zu dem Paar Siliziumzwischenverbindungen 104 erstreckt. In einer solchen Ausführungsform isoliert die Oxidverbindung 117 elektrisch die Siliziumelektrodenpaare in der bipolaren Elektrodenkonfiguration entlang der Querrichtung des doppelseitig geklemmten Trägers zwischen dem Paar Mesa-Strukturen 112. In der bestimmten Ausführungsform aus 36 befindet sich der Träger in einer W-förmigen Konfiguration. In der bestimmten Ausführungsform aus 37, befindet sich der Träger in einer S-förmigen Konfiguration. 36 - 37 10 are plan views and cross-sectional side views taken along line AA of a compliant bipolar micro device transfer head having a double-sided clamped carrier with a pair of double-bend silicon electrodes and a mesa connector according to an embodiment of the invention. As illustrated, a double side clamped silicon electrode may comprise a pair of silicon electrode lines 114 included, each with a double bend 115 , and a pair of mesa structures 112 caused by a mesa oxide compound 117 are separated, which are on and in direct contact with the covered oxide layer 124 and in the transverse direction of the double-sided clamped support parallel to the pair of silicon interconnects 104 extends. In such an embodiment, the oxide compound is isolated 117 electrically the silicon electrode pairs in the bipolar electrode configuration along the transverse direction of the double-sided clamped carrier between the pair of mesa structures 112 , In the specific embodiment 36 the carrier is in a W-shaped configuration. In the specific embodiment 37 , the carrier is in an S-shaped configuration.
Nach Ausführungsformen der Erfindung, hat die dielektrische Schicht 118 oder 126, welche die Mesa-Strukturen 112 abdeckt, eine geeignete Dicke und die dielektrische Konstante für die Erreichung des erforderlichen Griffdrucks für den Mikrovorrichtungsübertragungskopf, sowie ausreichenden dielektrischen Widerstand, um bei Betriebsspannung nicht zusammenzubrechen. 38 ist ein Ablaufdiagramm, das ein Verfahren für die Aufnahme und Übertragung einer Mikrovorrichtungsanordnung von einem Trägersubstrat an ein Empfangssubstrat nach einer Ausführungsform der Erfindung zeigt. Bei Funktion 3810 wird eine Anordnung konformer Übertragungsköpfen über einer Mikrovorrichtungsanordnung auf einem Trägersubstrat platziert. 39 ist eine Querschnittsseitenansicht einer Anordnung des konformen bipolaren Mikrovorrichtungsübertragungskopfs 102 über einer Mikrovorrichtungsanordnung auf einem Trägersubstrat 200 nach einer Ausführungsform der Erfindung. Bei Funktion 3820, ist die Mikrovorrichtungsanordnung mit der Anordnung konformer Übertragungsköpfe in Kontakt. In einer alternativen Ausführungsform wird die Anordnung konformer Übertragungsköpfe über der Mikrovorrichtungsanordnung platziert, mit einem geeigneten Luftspalt, der sie trennt, was sich nicht wesentlich auf den Griffdruck auswirkt, beispielsweise 1 nm bis 10 nm. 40 ist eine Querschnittsseitenansicht einer Anordnung konformer bipolarer Mikrovorrichtungsübertragungsköpfe 102 in Kontakt mit einer Mikrovorrichtungsanordnung 202 nach einer Ausführungsform der Erfindung. Wie dargestellt, ist der Abstand der Anordnung konformer Übertragungsköpfe 102 eine ganzzahliges Mehrfaches des Abstands der Mikrovorrichtungsanordnung 202. Bei Funktion 3830 wird eine Spannung an der Anordnung konformer Übertragungsköpfe 102 angelegt. Die Spannung kann von den Arbeitsschaltkreisen innerhalb einer konformen Übertragungskopfbaugruppe 160 in elektrischer Verbindung mit der Anordnung konformer Übertragungsköpfen durch die Vias 120 angelegt werden. Bei Funktion 3840 wir die Mikrovorrichtungsanordnung mit der Anordnung konformer Übertragungsköpfe aufgenommen. 41 ist eine Querschnittsseitenansicht einer Anordnung konformer Übertragungsköpfe 102, welche eine Mikrovorrichtungsanordnung 202 nach einer Ausführungsform der Erfindung aufnimmt. Bei Funktion 3850 wird die Mikrovorrichtungsanordnung dann auf ein Empfangssubstrat freigegeben. Beispielsweise kann das Empfangssubstrat ein Anzeigesubstrat, Beleuchtungssubstrat, Substrat mit funktionalen Vorrichtungen wie Transistoren oder ICs, oder ein Substrat mit Metallumverteilungsleitungen sein, ist jedoch nicht darauf beschränkt. 42 ist eine Querschnittsseitenansicht einer Mikrovorrichtungsanordnung 202, welche nach einer Ausführungsform der Erfindung auf ein Empfangssubstrat 300 freigegeben ist.According to embodiments of the invention, the dielectric layer has 118 or 126 showing the mesa structures 112 covering, a suitable thickness and the dielectric constant for the achievement of the required grip pressure for the Micro-device transfer head, as well as sufficient dielectric resistance, so as not to break down at operating voltage. 38 FIG. 11 is a flowchart showing a method of receiving and transmitting a micro device array from a carrier substrate to a receiving substrate according to an embodiment of the invention. FIG. At function 3810 For example, an array of conformal transfer heads is placed over a microdevice assembly on a carrier substrate. 39 FIG. 12 is a cross-sectional side view of an arrangement of the compliant bipolar micro device transfer head. FIG 102 over a micro device array on a carrier substrate 200 according to an embodiment of the invention. At function 3820 , the micro device array is in contact with the array of compliant transfer heads. In an alternative embodiment, the array of conformal transfer heads is placed over the microdevice assembly, with a suitable air gap separating it, which does not significantly affect grip pressure, for example 1 nm to 10 nm. 40 FIG. 12 is a cross-sectional side view of an array of conformal bipolar micro device transfer heads. FIG 102 in contact with a micro device array 202 according to an embodiment of the invention. As shown, the pitch of the array is conformal transfer heads 102 an integer multiple of the pitch of the micro device array 202 , At function 3830 a voltage is applied to the array of conforming transfer heads 102 created. The voltage may be from the working circuits within a compliant transmission head assembly 160 in electrical communication with the arrangement of conformal transfer heads through the vias 120 be created. At function 3840 we picked up the micro device array with the array of conforming transfer heads. 41 Figure 12 is a cross-sectional side view of an array of conforming transfer heads 102 which is a micro device arrangement 202 according to one embodiment of the invention receives. At function 3850 the micro device array is then released onto a receiving substrate. For example, the receiving substrate may be, but is not limited to, a display substrate, a lighting substrate, a substrate having functional devices such as transistors or ICs, or a substrate with metal redistribution lines. 42 Fig. 10 is a cross-sectional side view of a micro device array 202 , which according to an embodiment of the invention on a receiving substrate 300 is released.
Während Funktion 3810–3850 nacheinander in 38 dargestellt wurden, ist zu beachten, dass die Ausführungsformen nicht so eingeschränkt sind und dass weitere Funktionen ausgeführt werden können, und dass bestimmte Funktionen in unterschiedlichen Abläufen ausgeführt werden können. Beispielsweise kann in einer Ausführungsform die Funktion ausgeführt werden, um vor oder während der Aufnahme der Mikrovorrichtung eine Phasenänderung in einer Verbindungsschicht zu erreichen, welche die Mikrovorrichtung mit dem Trägersubstrat verbindet. Beispielsweise kann die Verbindungsschicht eine Liquidustemperatur unter 350°C oder genauer gesagt unter 200°C besitzen. Die Verbindungsschicht kann aus einem Material gebildet sein, welches eine Haftung an einem Trägersubstrat bietet, aber auch ein Medium sein, von dem die Mikrovorrichtung leicht entfernt werden kann. In einer Ausführungsform ist die Verbindungsschicht ein Material wie Indium oder eine Indiumlegierung. Wenn ein Teil der Verbindungsschicht mit der Mikrovorrichtung aufgenommen wird, können weitere Funktionen durchgeführt werden, um die Phase des Teils der Verbindungsschicht bei nachfolgender Verarbeitung zu steuern. Beispielsweise kann Wärme von einer Wärmequelle innerhalb der Übertragungskopfbaugruppe 160, des Trägersubstrats 200, und/oder des Empfangssubstrats 300 an die Verbindungsschicht angelegt werden.While function 3810 - 3850 one after the other in 38 It should be noted that the embodiments are not so limited and that other functions may be performed, and that certain functions may be performed in different operations. For example, in one embodiment, the function may be performed to achieve a phase change in a bonding layer connecting the microdevice to the carrier substrate prior to or during capture of the microdevice. For example, the tie layer may have a liquidus temperature below 350 ° C or, more specifically, below 200 ° C. The bonding layer may be formed of a material which provides adhesion to a support substrate but may also be a medium from which the microdevice can be easily removed. In one embodiment, the tie layer is a material such as indium or an indium alloy. When a part of the connection layer is picked up with the micro device, further functions can be performed to control the phase of the part of the connection layer in subsequent processing. For example, heat may be from a heat source within the transfer head assembly 160 , the carrier substrate 200 , and / or the receiving substrate 300 be applied to the connection layer.
Weiterhin kann die Funktion 3830 für das Anlegen der Spannung zu Erzeugung eines Griffdrucks auf den Mikrovorrichtungen in verschiedenen Reihenfolgen geschehen. Beispielsweise kann die Spannung vor der Kontaktierung der Mikrovorrichtungsanordnung mit der Anordnung konformer Übertragungsköpfe, während die Kontaktierung der Mikrovorrichtungen mit der Anordnung konformer Übertragungsköpfe, oder nach der Kontaktierung der Mikrovorrichtungen mit der Anordnung konformer Übertragungsköpfe erfolgen. Die Spannung kann auch vor, während oder nach der Erzeugung eines Phasenwechsels in der Verbindungsschicht erfolgen. Wenn die konformen Übertragungsköpfe 102 bipolare Siliziumelektroden umfassen, wird eine Wechselspannung über die Siliziumelektrodenpaare in jedem konformen Übertragungskopf 102 angelegt, sodass bei einer bestimmten Stelle, wenn eine negative Spannung an eine Siliziumelektrode angelegt wird, eine positive Spannung auf die andere Siliziumelektrode des Paars angelegt wird, und umgekehrt, um den Aufnahmedruck zu erzeugen. Die Freigabe der Mikrovorrichtungen von den konformen Übertragungsköpfen 102 kann mit einer Vielzahl von Verfahren erfolgen, einschließlich dem Abschalten der Spannungsquellen, der Senkung der Spannung über den Siliziumelektrodenpaaren, der Änderung einer Wellenform der AC-Spannung, und der Erdung der Spannungsquelles. Die Freigabe kann ebenfalls durch Ableitung in Zusammenhang mit der Platzierung der Mikrovorrichtungen auf dem Empfangssubstrat erfolgen.Furthermore, the function 3830 for applying the voltage to generate a grip pressure on the micro devices in various orders. For example, the voltage may be prior to contacting the microdevice assembly with the array of conformal transfer heads, while contacting the microdevices with the array of conformal transfer heads, or after contacting the microdevices with the array of conformal transfer heads. The voltage can also be effected before, during or after the generation of a phase change in the connection layer. If the compliant transfer heads 102 bipolar silicon electrodes, an alternating voltage across the silicon electrode pairs in each conforming transfer head 102 so that at a certain point, when a negative voltage is applied to one silicon electrode, a positive voltage is applied to the other silicon electrode of the pair, and vice versa, to produce the pickup pressure. The release of the micro devices from the compliant transfer heads 102 can be accomplished by a variety of methods, including turning off the voltage sources, lowering the voltage across the silicon electrode pairs, changing a waveform of the AC voltage, and grounding the voltage source. The release may also be by derivation in connection with the placement of the micro devices on the receiving substrate.
Bei der Verwendung der verschiedenen Aspekte dieser Erfindung wäre es für eine mit der Technik vertrauten Person offensichtlich, dass Kombinationen oder Variationen der obigen Ausführungsformen für die Bildung eines konformen bipolaren Mikrovorrichtungsübertragungskopfs und einer Kopfanordnung sowie für die Übertragung einer Mikrovorrichtung und einer Mikrovorrichtungsanordnung, erforderlich sind. Auch wenn diese Erfindung in einer Sprache beschrieben wurde, welche sich speziell auf strukturelle Eigenschaften und/oder Verfahrenshandlungen bezieht, versteht es sich, dass die in den anhängenden Ansprüchen definierte Erfindung nicht auf die bestimmten beschriebenen Eigenschaften oder Handlungen bezieht. Die spezifischen Eigenschaften und Handlungen, die offenbart wurden, sind stattdessen als besonders elegante Umsetzungen der beanspruchten Erfindung zu betrachten, welche für die Darstellung dieser Erfindung nützlich sind.In using the various aspects of this invention, it would be obvious to a person skilled in the art that combinations or variations of the above embodiments are required for the formation of a compliant bipolar micro device transfer head and head assembly and for the transfer of a micro device and a micro device array. Although this invention has been described in language specifically pertaining to structural and / or procedural acts, it is to be understood that the invention as defined in the appended claims does not relate to the particular characteristics or acts described. The specific properties and acts disclosed have instead been considered to be particularly elegant implementations of the claimed invention which are useful in the presentation of this invention.
