DE112005003788T5 - Dynamische Abschätzung der Lebensdauer einer Halbleitereinrichtung - Google Patents

Dynamische Abschätzung der Lebensdauer einer Halbleitereinrichtung Download PDF

Info

Publication number
DE112005003788T5
DE112005003788T5 DE112005003788T DE112005003788T DE112005003788T5 DE 112005003788 T5 DE112005003788 T5 DE 112005003788T5 DE 112005003788 T DE112005003788 T DE 112005003788T DE 112005003788 T DE112005003788 T DE 112005003788T DE 112005003788 T5 DE112005003788 T5 DE 112005003788T5
Authority
DE
Germany
Prior art keywords
processor
dynamic
life
operating
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112005003788T
Other languages
English (en)
Inventor
Xavier Vera
Jaume Abella
Osman Unsal
Oguz Ergin
Antonio Gonzalez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112005003788T5 publication Critical patent/DE112005003788T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/008Reliability or availability analysis
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2846Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms

Abstract

Verfahren umfassend:
Erfassen von Information über dynamische Betriebsparameter eines Prozessors;
Bestimmen des dynamischen Nutzungsgrads des Prozessors auf der Grundlage der Information über dynamische Betriebsparameter; und
dynamisches Abschätzen einer Restlebensdauer des Prozessors auf der Grundlage des dynamischen Nutzungsgrads.

Description

  • Hintergrund
  • Die Ausführungen der vorliegenden Erfindung beziehen sich auf Halbleitereinrichtungen und insbesondere auf die vorausschauende Bestimmung einer Lebensdauer derartiger Einrichtungen.
  • Die Messung der Lebensdauer der Halbleitereinrichtungen (das heißt, der Zeit bis zu ihrem Ausfall) ist ein Aspekt, der gegenwärtige und zukünftige Technologien betrifft, da Transistoren und sonstige Strukturen immer kleiner werden und schneller alter oder ausfallen. Die bestehenden Verfahren zur Vorhersage der Lebensdauer besagter Einrichtungen sind statische Verfahren, die feste Bedingungen während der gesamten Lebensdauer der Einrichtung hinsichtlich Temperatur, Spannung und Frequenz annehmen. Das dynamische Verhalten kann jedoch von den angenommenen festen Bedingungen sehr verschieden sein. Zusätzlich arbeitet jedes Betriebsmittel in einem integrierten Schaltkreis (IC – "Integrated circuit") unter abweichenden Bedingungen, was zu unterschiedlichen Lebensdauern der einzelnen Betriebsmittel führt.
  • Die Lebensdauer der Einrichtungen wird von Generation zu Generation kürzer. Andererseits hängt die Lebensdauer von den tatsächlichen Betriebsparametern ab, wie zum Beispiel den unterschiedlichen Betriebsspannungen und -temperaturen, sowie von den Tendenzen der Maßstabsanpassung der unterschiedlichen Technologien. Diese Abnahme der Lebensdauer rührt von einer Reihe von Schadensquellen her: der Elektromigration, der Spannungsmigration, dem zeitabhängigen dielektrischen Durchbruch (TDDB – "time-dependent dielectric breakdown"), der Temperaturinstabilität bei negativen Gatespannungen (NBTI – "negative bias temperature instability") und der Belastung durch Temperaturzyklen. Es wird angenommen, dass sich der Fehleranteil auf Grund dieser Faktoren gleichmäßig auf alle fünf Quellen verteilt. Auf diesen Fehleranteil wird auch als Fehler im Verlauf der Zeit (FIT – "failures in time") Bezug genommen, dies ist die erwartete Fehlerzahl innerhalb von 109 Stunden. Die Verwendung eines FIT-Werts ermöglicht die Bestimmung einer mittleren Zeit bis zum Auftreten eines Fehlers (MTTF – "mean time to failure"), einem in der Industrie normalerweise als 1/FIT verwendeten Maß. Der Wert MTTF wird für jede Technologie unter der Annahme eines Betriebs in einem stationären Zustand unter festen Bedingungen (zum Beispiel Temperatur, Spannung, Frequenz und Einsatz) ermittelt.
  • Temperatur, Spannung, Frequenz und Einsatz können sich jedoch alle während der Lebensdauer des Schaltkreises ändern, mit den Mechanismen des stationären Zustands wird folglich eine genauen Vorhersage der Lebensdauer der Einrichtungen nicht erreicht. Es besteht daher die Notwendigkeit verbesserter Messungen der Lebensdauer.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt ein Blockdiagramm eines Prozessors gemäß einer Ausführung der vorliegenden Erfindung.
  • 2 zeigt ein Blockdiagramm eines Prozessors gemäß einer weiteren Ausführung der vorliegenden Erfindung.
  • 3 zeigt ein Flussdiagramm eines Verfahrens gemäß einer Ausführung der vorliegenden Erfindung.
  • 4 zeigt ein Flussdiagramm der Steuerung eines Betriebsmittels entsprechend einer Ausführung der vorliegenden Erfindung.
  • 5 zeigt ein Blockdiagramm eines Multiprozessorsystems entsprechend einer Ausführung der vorliegenden Erfindung.
  • Ausführliche Beschreibung
  • Dynamische Abschätzungen der Restlebensdauer von Halbleitereinrichtungen wie Prozessoren, Speicherkontrollern und sonstigen Funktionseinheiten können in unterschiedlichen Ausführungen vorgenommen werden. Die dynamischen Abschätzungen der Lebensdauer können nach einem Kriterium pro Einrichtung (zum Beispiel pro integriertem Schaltkreis (IC)) erfolgen, oder aber nach einem Kriterium mit einer feineren oder genaueren Aufteilung. In einer Ausführungsform zum Einsatz in einem Prozessor können die Abschätzungen der Lebensdau er zum Beispiel entsprechend einem Kriterium für jeden Kern eines Mehrfachkern-Prozessors erfolgen. Zusätzlich können in weiteren Implementierungen die Abschätzungen der Lebensdauer nach einem Blockkriterium erfolgen, zum Beispiel für Funktionseinheiten, Strukturen des Cache-Speichers, der Registerbank oder nach weiteren Blockkriterien.
  • In den Abschätzungen der Lebensdauer ist es möglich, sowohl eine aktive Zeit der Einrichtung wie auch eine inaktive Zeit zu berücksichtigen, während der sich die Einrichtung in einem freien oder inaktiven Zustand befindet. Auf diese Weise kann eine genaue Abschätzung der Restlebensdauer erfolgen. Wie nachstehend erläutert wird ist es möglich, eine Bestimmung des Nutzungsgrads oder der so genannten "Kilometerleistung" oder Betriebslaufleistung der Einrichtung in periodischen Intervallen vorzunehmen, so dass eine Abschätzung der Lebensdauer die dynamischen Betriebsbedingungen der Einrichtung genau widerspiegeln kann. Andererseits ist es möglich, die in unterschiedlichen Intervallen bestimmte Betriebsdauer oder Betriebslaufleistung mit einer statischen Abschätzung der Lebensdauer der Einrichtung zu vergleichen. Auf diese Weise wird eine reguläre Bestimmung einer geschätzten Restlebensdauer ermöglicht. Unter Verwendung dieser geschätzten Restlebensdauer ist zum Beispiel eine Steuerung der Einrichtung in der Weise möglich, dass deren Lebensdauer verlängert wird, oder die Steuerung der Einrichtung erfolgt derart, dass die Leistungsfähigkeit in Anbetracht der dieser Einrichtung verbleibenden Kapazitäten oder Eigenschaften verbessert oder aufrecht erhalten wird.
  • Nachstehend wird auf 1 Bezug genommen, die ein Blockdiagramm eines Prozessors entsprechend einer Ausführung der vorliegenden Erfindung zeigt. Wie in 1 dargestellt, kann der Prozessor 10 ein Doppelkern-Prozessor sein, der einen ersten Kern 20 (den Kern A) und einen zweiten Kern 30 (den Kern B) aufweist. Wenngleich in 1 eine Ausführung mit zwei Kernen gezeigt wird, ist zu verstehen, dass der Geltungsbereich der vorliegenden Erfindung nicht auf diese Weise beschränkt wird und die Erfindung in anderen Ausführungen in einem Prozessor mit einem einzigen Kern oder mit Mehrfachkern genutzt werden kann.
  • Weiterhin in Bezug auf die 1 wird in dieser ein erster Kern 20 dargestellt, der mehrere Blöcke mit einer oder mehreren Ausführungseinheiten 22, einer oder mehreren Registerbänken 24 und einem oder mehreren Cache-Speichern 26 beinhaltet. Selbstverständlich kann eine gegebene Architektur oder Struktur eines Kerns zusätzliche Blöcke wie Speicherstrukturen (Registerbänke, Cache-Speicher, Warteschlangenspeicher und ähnliche) sowie weitere kom binatorische Schaltungen (Ausführungseinheiten, Dekodierlogik und ähnliche) enthalten. In unterschiedlichen Realisierungen können die Ausführungseinheiten 22 unterschiedliche Formen annehmen und zum Beispiel eine oder mehrere skalare Verarbeitungseinheiten wie zum Beispiel eine Integer-Einheit und eine Fließkomma-Einheit umfassen. Weiterhin können eine oder mehrere Einheiten mit Einzelanweisung und Mehrfachdaten (SIMD – "single instruction multiple data") zusammen mit weiteren Funktionseinheiten wie Einheiten zur Adressgenerierung und ähnlichen vorhanden sein. Andererseits umfasst der erste Kern 20 einen Kontroller 28, der zum Beispiel ein Mikrokontroller sein kann. Der Kontroller 28 ist gemäß einer Ausführung der vorliegenden Erfindung zur Durchführung dynamischer Abschätzungen der Lebenszeit einsetzbar. Zusätzlich kann der Kontroller 28 in manchen Ausführungen wenigstens den Betrieb der Ausführungseinheiten 22 auf der Grundlage einer Restlebensdauer steuern, die wie nachstehend erläutert abgeschätzt wurde.
  • Der erste Kern 20 umfasst zusätzlich eine Mehrzahl von Sensoren zur Messung der Betriebsparameter des Kerns. In der in 1 dargestellten Ausführung beinhaltet jeder Block seinen eigenen Sensor. Folglich ist der Sensor 21 den Ausführungseinheiten 22, der Sensor 23 den Registerbänken 24 und der Sensor 25 den Cache-Speichern 26 zugeordnet. Auch wenn eine Darstellung mit diesen zugeordneten Sensoren erfolgt, versteht sich, dass unterschiedliche Implementierungen eine größere oder kleinere Anzahl von Sensoren umfassen können. Die Sensoren können darüber hinaus von gleicher oder unterschiedlicher Art sein. In einer Ausführung kann beispielsweise jeder dieser Sensoren ein Temperatursensor mit einer Diode als Grundelement sein. Andere Ausführungen können Sensoren für weitere Betriebsparameter aufweisen wie Stromsensoren, Spannungssensoren und ähnliche.
  • Wie weiterhin in 1 gezeigt ist, umfasst der Kontroller 28 eine Speicherung 27, diese kann zum Beispiel in einem nichtflüchtigen Speicher erfolgen und zur dynamischen Speicherung bestimmter Informationen der geschätzten Lebensdauer vorgesehen sein. Weiterhin kann die Speicherung 27 in manchen Ausführungen einen Mikrocode zur Durchführung von Verfahren zur dynamischen Messung der Lebensdauer gemäß einer Ausführung der vorliegenden Erfindung enthalten. Wenn der Kontroller 28 nicht über eine unabhängige Logik zur Berechnung der "Kilometerleistung" oder Betriebslaufleistung verfügt, ist es in derartigen Ausführungen möglich, dass der Kontroller 28 die Funktion einer oder mehrerer Ausführungseinheiten 22 so steuert, dass der Mikrocode ausgeführt wird.
  • Der Prozessor 10 kann zusätzlich einen Cache-Speicher 40 umfassen, der mit beiden Kernen verbunden ist. Der Cache-Speicher 40 kann seinerseits an einen zentralen Speicherkontroller 50 (MCH – "memory controller hub") angeschlossen sein, der die Steuerung und Kommunikation zwischen dem Cache-Speicher 40 und den übrigen Teilen einer Speicherhierarchie wie dem Systemspeicher bereitstellt, mit dem der Prozessor 10 verbunden ist. Auch wenn dies aus Gründen der Übersichtlichkeit in 1 nicht dargestellt ist, kann der zweite Kern 30 ähnliche Strukturen aufweisen wie sie im ersten Kern 20 gezeigt werden.
  • Selbstverständlich sind auch andere Ausführungen möglich. An Stelle eines speziellen Kontrollers zur ausschließlichen Verwendung in jedem Kern kann zum Beispiel ein einziger Kontroller in einem Prozessor vorhanden sein, um Information über Betriebsparameter der Mehrfachkerne zu empfangen und auf deren Grundlage eine geschätzte Restlebensdauer zu bestimmen. Zusätzlich kann der Kontroller 28 in manchen Ausführungen seine eigenen Verarbeitungskapazitäten zur Bestimmung einer geschätzten Restlebensdauer auf der Grundlage der von den einzelnen Sensoren empfangenen Information aufweisen. Der Kontroller 28 kann jedoch in weiteren praktischen Ausführungen an deren Stelle einen Kommunikationskanal seines zugeordneten Kerns zur vollständigen Ausführung der anstehenden Operationen und zur Bereitstellung eines Codes zur Ausführung mit den Betriebsmitteln des Kerns steuern, um so die dynamische Messung der geschätzten Restlebensdauer zu ermöglichen. Auch wenn hier die Beschreibung in einer Umgebung oder einem Kontext mit Mehrfachkernen erfolgt ist, sind die Ausführungen der vorliegenden Erfindung in jeder beliebigen Einrichtung anwendbar, deren Temperatur, Spannung und Frequenz überwacht werden.
  • Nachfolgend wird auf 2 Bezug genommen, in der ein Blockdiagramm eines Prozessors gemäß einer weiteren Ausführung der vorliegenden Erfindung dargestellt ist. Wie aus 2 hervorgeht, kann der Prozessor 100 wiederum ein Mehrfachkern-Prozessor und insbesondere ein Doppelkern-Prozessor sein. In dieser Ausführung ist jedoch ein Kontroller 100 für den ausschließlichen Einsatz zur Bestimmung der geschätzten Restlebensdauer der im Prozessor 100 enthaltenen Mittel vorhanden.
  • Wie in 2 dargestellt umfasst der Prozessor 100 einen ersten Kern 120 (den Kern A) und einen zweiten Kern 130 (den Kern B). Zusätzlich umfasst der Prozessor 100, ähnlich wie vorstehend in Bezug auf 1 beschrieben, einen mit den Kernen verbundenen Cache-Speicher 140 der seinerseits über einen MCH 150 zum Beispiel mit einem Frontseitenbus (FSB – "fron tal side bus") eines Systems verbunden ist, das den Prozessor 100 enthält. In anderen Ausführungen kann der Prozessor 100 an weitere Komponenten wie Speicher, Einrichtungen mit integrierten Schaltkreisen oder Chips oder ähnliche über eine oder mehrere Punkt-zu-Punkt-Schnittstellen angeschlossen sein.
  • Der erste Kern 120 umfasst eine oder mehrere Ausführungseinheiten 122, eine oder mehrere Registerbänke 124 und einen oder mehrere Cachespeicher 126. Auch wenn die Ausführung nach 2 mit diesen konkreten Blöcken dargestellt wird, ist zu verstehen, dass in anderen Ausführungen eine größere Anzahl von Blöcken vorhanden sein kann oder dass diese anders angeordnet sind. Weiterhin umfasst der erste Kern 120 einen Sensor 128, der ein einziger Sensor zur Messung von Betriebsparametern des ersten Kerns 120 sein kann. Der Sensor 128 ist zum Beispiel ein Temperatursensor zur Messung einer Temperatur des Kerns. Selbstverständlich ist es möglich, dass in anderen Ausführungen zusätzliche Sensoren im ersten Kern 120 vorhanden sind, die in den unterschiedlichen Funktionsblöcken oder in deren Nähe angeordnete Sensoren umfassen können. Der zweite Kern 130 kann ähnliche Komponenten beinhalten.
  • In der Ausführung nach 2 kann der Kontroller 160 auf diese Weise Information über Betriebsparameter vom Sensor 128 und von einem oder mehreren ähnlichen Sensoren empfangen, die sich im zweiten Kern befinden oder diesem zugeordnet sind. Auf der Grundlage dieser Information kann der Kontroller eine geschätzte Restlebensdauer für jeden Kern bestimmen. Ebenso ist es möglich, diese unabhängigen Bestimmungen zu kombinieren, um Aussagen über den gesamten Prozessor 100 bereit zu stellen. Der Kontroller 160 kann zusätzlich eine Speicherung 165 in Form einer nichtflüchtigen Speicherung der momentanen Information hinsichtlich der Betriebsdauer oder der Betriebslaufleistung und der geschätzten Restlebensdauer umfassen. Als Alternative ist es möglich, diese Information auch an einem anderen Ort im System zu speichern, zum Beispiel in einem anderen nichtflüchtigen Speicher.
  • Auch wenn in den 1 und 2 spezielle Konfigurationen von Kontrollern und zugeordneten Sensoren gezeigt werden ist zu beachten, dass selbstverständlich in den unterschiedlichen Ausführungen die Anordnung des Kontrollers von der Position der Sensoren unabhängig ist. In manchen Ausführungen kann so ein einziger Sensor im Kern installiert sein mit einem zugeordneten und im Kern installierten Kontroller. Als Alternative können mehrere im Kern installierte Sensoren einem außerhalb des Kerns installierten Kontroller zugeordnet sein. Die se und weitere Konfigurationen von Kontrollern und Sensoren werden als unterschiedliche Ausführungen der vorliegenden Erfindung angesehen.
  • Nachfolgend wird auf 3 Bezug genommen, in der ein Flussdiagramm eines Verfahrens gemäß einer Ausführung der vorliegenden Erfindung dargestellt ist. Wie in 3 dargestellt, kann das Verfahren 200 zum Beispiel in einem Kontroller in Form eines Mikrokontrollers implementiert sein, der dazu vorgesehen ist, die Abschätzungen der Restlebensdauer durchzuführen. Als Alternative kann das Verfahren 200 auch in Form von Anweisungen implementiert sein, die auf einem Allzweck-Prozessor ausgeführt werden, zum Beispiel auf einem Prozessor, für den die Abschätzungen der Lebensdauer erfolgen.
  • Das Verfahren 200 kann mit der Erfassung von Betriebsparametern einer Einrichtung beginnen (Block 210). Hinsichtlich der Ausführung zum Einsatz in einer Halbleitereinrichtung wie einem Prozessor können zum Beispiel ein oder mehrere Betriebsparameter ermittelt werden. Diese Betriebsparameter beinhalten zum Beispiel die tatsächlichen Werte von Betriebstemperatur, -spannung und -frequenz und können auch weitere Betriebsparameter wie Feuchtigkeit, Luftdruck, Salzgehalt, starke Magnetfelder, Strahlung und Beschleunigung umfassen. In manchen Ausführungen können Spannung und Frequenz aus bekannten Betriebsinformationen des Prozessors gewonnen werden an Stelle der Verwendung von Sensoren für diese Parameter. Demzufolge werden in manchen Ausführungen nur Temperatursensoren zur Bereitstellung von Information über die entsprechenden Betriebsparameter eingesetzt. Anschließend ist die Berechnung einer Betriebslaufleistung der Einrichtung für ein gegebenes Zeitintervall auf der Grundlage der Betriebsparameter möglich (Block 220). Das heißt, es kann eine tatsächliche Betriebslaufleistung oder ein tatsächlicher Verschleiß auf der Grundlage der tatsächlichen Nutzung der Einrichtung bestimmt werden. Die Messung dieses Verschleißes ist auf unterschiedliche Art möglich. Das heißt, dass das Zeitintervall variieren kann, für das diese Berechnung durchgeführt wird. In manchen Implementierungen kann das Zeitintervall in Bezug auf die Arbeits- oder Maschinenzyklen relativ lang sein, jedoch relativ kurz im Hinblick auf die Echtzeit. Das Zeitintervall kann zum Beispiel zwischen etwa 1,0 Millisekunden (ms) und einer Minute variieren, der Geltungsbereich der vorliegenden Erfindung ist jedoch in dieser Hinsicht nicht beschränkt. In derart kurzen Echtzeitintervallen ist es unwahrscheinlich, dass wesentliche Änderungen von Temperatur, Spannung oder Frequenz auftreten.
  • Unter Verwendung der berechneten Betriebsdauer oder Betriebslaufleistung ist eine Bestim mung der geschätzten Restlebensdauer auf der Grundlage der in diesem Zeitpunkt vorhandenen geschätzten Restlebensdauer und der berechneten Betriebslaufleistung möglich (Block 230). Das heißt, eine zu diesem Zeitpunkt vorhandene geschätzte Lebensdauer für das System kann mit der im Verlauf des letzten Zeitintervalls erreichten Betriebslaufleistung verglichen werden. Die geschätzte Lebensdauer in diesem Zeitpunkt kann einer stationären geschätzten Lebensdauer für die Einrichtung entsprechen (zum Beispiel eine Gesamtlebensdauer) abzüglich der akkumulierten ermittelten Betriebslaufleistungen (zum Beispiel eine Gesamtbetriebslaufleistung). Auf diese Weise kann die zu diesem Zeitpunkt vorhandene Betriebslaufleistung von der in diesem Zeitpunkt vorhandenen geschätzten Lebensdauer abgezogen werden, um eine neue geschätzte Restlebensdauer zu erhalten. Diese Information kann übergeben und gespeichert werden (Block 240). Es ist zum Beispiel möglich, die Information in einem nichtflüchtigen Speicher des eigenen Prozessors oder in einem anderen nichtflüchtigen Speicher eines Systems zu speichern.
  • Weiterhin in Bezug auf 3 kann anschließend bestimmt werden, ob das Zeitintervall abgelaufen ist (Diamant oder Rhombus 250). Im negativen Fall schließt der Rhombus 250 eine Rückführschleife zu sich selbst. Ist das Zeitintervall dagegen abgelaufen, kehrt die Steuerung zu dem vorstehend erläuterten Block 210 zurück. Auf diese Weise werden periodische Messungen der tatsächlichen Betriebslaufleistung durchgeführt und eine geschätzte Restlebensdauer zur Verwendung in Steuermechanismen aktualisiert und ausgegeben wie nachstehend erläutert wird. Natürlich ist es auch möglich, andere Methoden zur Bestimmung der Restlebensdauer einzusetzen.
  • Auf der Grundlage der geschätzten Restlebensdauer kann eine Steuerung des Systems entsprechend den Kennwerten seines Verhaltens, seiner Betriebsparameter oder der Verwaltung seiner Aufgaben erfolgen. Wird zum Beispiel festgestellt, dass einer oder mehrere Kerne eines Prozessors sich dem Ende ihrer geschätzten Lebensdauer nähern, können diese Prozessoren außer Betrieb gesetzt oder eine Veränderung der Frequenz und/oder der Spannung der Kerne vorgenommen werden. In anderen Ausführungen kann ein System wählen, ob es Aufgaben an einen solchen Prozessor übergibt um dessen Betriebsmittel vollständig auszuschöpfen, bevor das Ende von dessen Lebensdauer erreicht wird. Es ist jedoch ebenfalls möglich, diesen Prozessoren Aufgaben abzunehmen. In unterschiedlichen Ausführungen sind also verschiedene Arten der genannten Steuerung einsetzbar. Im folgenden wird auf 4 Bezug genommen, in der ein Flussdiagramm zur Steuerung eines Betriebsmittels gemäß einer Ausführung der vorliegenden Erfindung dargestellt ist. Wie in 4 gezeigt kann das Verfahren 300 mit dem Empfang von Information über die geschätzte Lebensdauer eines oder mehrerer Betriebsmittel des Prozessors beginnen (Block 310). Zum Beispiel kann eine Zeitablaufsteuerung (die zum Beispiel einem Betriebssystem (OS – "operating system") oder einer Zeitablaufsteuerung des Prozessors zugeordnet ist) Information über die geschätzte Lebensdauer gemäß dem vorstehend in Zusammenhang mit 3 beschriebenen Verfahren 200 empfangen.
  • Auf der Grundlage dieser Information über die geschätzte Lebensdauer ist es möglich, eine oder mehrere geschätzte Lebensdauern (zum Beispiel für die einzelnen Betriebsmittel des Prozessors) zu ermitteln, die sich unterhalb einer vorgegebenen Schwelle befinden (Rhombus 320). Die Schwellen können in unterschiedlichen, in den einzelnen Ausführungen stark voneinander abweichenden Abstufungen festgelegt werden. Liegen die Lebensdauerwerte nicht unterhalb der Schwelle, kann die Steuerung zu Block 310 zurückkehren, in dem das Verfahren bis zu einem folgenden Empfang von Information über die geschätzte Lebensdauer wartet.
  • Wird stattdessen im Rhombus 320 festgestellt, dass mindestens eine der Abschätzungen der Lebensdauer unterhalb der Schwelle liegt, kann die Steuerung mit Block 330 fortsetzen. In diesem werden das (die) der verminderten geschätzten Lebensdauer zugeordnete(n) Mittel entsprechend gesteuert (Block 330). Wie vorstehend erläutert ist es möglich, diese Betriebsmittel, zum Beispiel einen ganzen Prozessor, einen Kern oder einen Block desselben, außer Betrieb zu setzen oder entsprechend weiteren Steuerungsmechanismen mit einer verminderten Spannung und/oder Frequenz zu betreiben. Auch wenn die Beschreibung in Zusammenhang mit dieser speziellen Implementierung der Ausführung nach 4 erfolgt ist, bedeutet dies keine Beschränkung des Geltungsbereichs der vorliegenden Erfindung.
  • Zur Bestimmung der Restlebensdauer eines Blocks können in unterschiedlichen Ausführungen statische und dynamische Informationen kombiniert werden. In manchen Ausführungen kann die statische Information einem für einen stationären Zustand bestimmten MTTF zur Ermittlung einer erwarteten Lebensdauer eines Blocks entsprechen. In einer Ausführung kann ein stationäres Zustandsmodell zur Ermittlung einer gegebenen Lebensdauer (MTTFstationär) auf der Grundlage statischer Parameter von Temperatur (TBasis) und Spannung (VBasis) verwendet werden, wobei die Temperatur in Grad Celsius oder Kelvin gemessen wird. Insbesondere ist es in dieser Ausführung möglich, den Wert MTTFstationär für eine vollständige Halblei tereinrichtung wie folgt zu ermitteln:
    Figure 00100001
    wobei λtotal einem Gesamtfehleranteil einer Halbleitereinrichtung, zum Beispiel eines Prozessors, entspricht und λil der Fehleranteil der i-ten Struktur auf Grund des l-ten Fehlermechanismus ist. Demzufolge ist es möglich, für einen Prozessor einen Gesamtfehleranteil durch Summieren der Anteile der einzelnen Fehler für dessen unterschiedliche Komponenten zu bestimmen. Auf diese Weise lässt sich der Gesamtfehleranteil als Summenmodell der Fehleranteile auffassen, mit dem die Auswirkungen der einzelnen Fehlermechanismen auf die unterschiedlichen Strukturen oder Blöcke eines Prozessors kombiniert werden. Wenngleich in unterschiedlichen Ausführungen diese Gesamtfehleranteile entsprechend einem Kriterium pro Block abgeschätzt und genutzt werden können, ist es jedoch auch möglich, die geschätzte Lebensdauer feiner unterteilter Strukturen innerhalb eines Prozessors oder einer anderen Halbleitereinrichtung zu messen und zu analysieren. Darüber hinaus versteht sich, dass in den unterschiedlichen Ausführungen verschiedene Modelle zur Berücksichtigung der unterschiedlichen Fehlermechanismen einsetzbar sind, um die durch die einzelnen Strukturen hervorgerufenen Fehleranteile zu berücksichtigen.
  • Nachstehend wird eine Reihe von Gleichungen zur Berechnung der tatsächlichen Betriebslaufleistung eines Blocks verwendet. Diese Betriebslaufleistung oder der tatsächliche Nutzungsgrad des Blocks kann sowohl auf der Verwendung dynamischer wie auch statischer Information zur Bestimmung der erwarteten Lebensdauer in einem stationären Zustand beruhen, um so die dynamischen Unterschiede auf Grund der tatsächlichen Nutzung des Blocks zu berücksichtigen. Obwohl die Berechnung der Betriebslaufleistung auf unterschiedliche Art erfolgen kann, wird in manchen Ausführungen eine Anzahl von Gleichungen zur Berechnung der Betriebslaufleistung auf der Grundlage unterschiedlicher beobachteter Werte von Umgebungsparametern für einen zu untersuchenden Block genutzt.
  • Zunächst ist eine Gleichung für die Betriebslaufleistung während der Einschaltdauer zur Messung der Betriebslaufleistung anwendbar, wenn die Einrichtung (zum Beispiel ein bestimmter Block eines Prozessors) aktiv ist. Konkret ist in manchen Ausführungen Gleichung 2 anwendbar: Betriebslaufleistung eingeschaltet = Σ(Δt·KTon(Tjetzt-TBasis))· KVon(Vjetzt-VBasis)·KFon(Fjetzt-Fmax_diese_V)/Fmax_diese_V) (Gl. 2)
  • In Gleichung 2 ist Δt das Zeitintervall zwischen zwei Beobachtungen (das heißt, einer vorhergehenden Beobachtung und einer Beobachtung im aktuellen Zeitpunkt). KTon, KVon und KFon sind technologieabhängige Konstanten, die sich auf Temperatur, Spannung und Frequenz während der Zeitabschnitte beziehen, in denen die Einrichtung eingeschaltet ist. Für verschiedene Technologien (zum Beispiel 65 nm und 32 nm) können diese Einschränkungen immer größer als eins sein, das heißt, je höher die Temperatur, die Spannung oder die Frequenz ist, um so größer ist die Betriebslaufleistung.
  • Tabelle 1 enthält die Werte der für die Berechnung der Betriebslaufleistung nach einer Ausführung verwendeten Konstanten. In anderen Implementierungen können andere Werte der Konstanten verwendet werden in Abhängigkeit davon, ob diese aus den Parameter bekannter Technologien und/oder aus experimentellen Modellen ermittelt werden. TABELLE 1
    65 nm 45 nm 32 nm
    KTon 1,0648 1,0679 1,0703
    KVon 3,5794 6,5925 10,4596
    KFon 1,3166 1,5016 1,6955
    KToff 1,0696 1,0696 1,0696
  • Die aktuellen Variablen Tetzt, Vjetzt und Fjetzt, oder Variablen zum gegenwärtigen Zeitpunkt, entsprechen der in diesem Zeitraum beobachteten Temperatur, Spannung und Frequenz. Die Werte VBasis und TBasis entsprechen Messungen von Temperatur und Spannung im stationären Zustand. Fmax_diese_v entspricht schließlich einer maximalen möglichen Betriebsfrequenz bei einer gegebenen Speisespannung mit der die Einrichtung betrieben wird. Es ist zu beachten, dass der mit Gleichung 2 ermittelte Wert der aktuellen Betriebsdauer oder Betriebslaufleistung zur Gesamtheit der vorher bestimmten Werte zu addieren ist, um die Gesamtbetriebslaufleistung während der Aktivzeit der Einrichtung zu erhalten.
  • An zweiter Stelle kann eine Gleichung für die Betriebslaufleistung während der inaktiven oder freien Zeit benutzt werden, um die Betriebslaufleistung während der Intervalle zu messen, in denen die Einrichtung (zum Beispiel ein Block eines Prozessors) inaktiv ist. In diesen Intervallen tritt nur eine Verschlechterung auf Grund der spannungsbedingten Migration und der Belastung durch Temperaturzyklen auf, wobei keine Verschlechterung zum Beispiel auf Grund von Elektromigration, TDDB und NBTI zu verzeichnen ist. Da die Verschlechterung gleichförmig auf eine bestimmte Anzahl von Fehlerquellen oder -ursachen verteilt sein kann und nur einige davon eine Verschlechterung der Einrichtung bewirken wenn diese inaktiv ist, ist die Verwendung eines Skalierungsfaktors zulässig. Konkret wird in Bezug auf die nachstehende Gleichung 3 ein Skalierungsfaktor 2/5 benutzt: Betriebslaufleistung ausgeschaltet = Σ(Δt·2/5·KToff(Tjetzt-TBasis) (Gl. 3)wobei KToff (ähnlich wie KTon) eine Konstante ist, die von der Technologie abhängt und der Temperatur während der inaktiven Perioden abhängt. Die Symbole Δt, Tjetzt und TBasis stimmen mit denen in Gleichung 2 überein. Es ist zu beachten, dass der mit Gleichung 2 ermittelte Wert der aktuellen Betriebsdauer oder Betriebslaufleistung für diesen Zeitpunkt zur Gesamtheit der vorher bestimmten Werte zu addieren ist, um die Gesamtbetriebslaufleistung während der inaktiven Zeit der Einrichtung zu erhalten.
  • Die Gesamtbetriebslaufleistung der Einrichtung ergibt sich aus der Summe von Gleichung 2 und Gleichung 3.
  • Betriebslaufleistung = Betriebslaufleistung eingeschaltet + Betriebslaufleistung ausgeschaltet (Gl. 4)
  • Schließlich kann in dieser Ausführungsform die geschätzte Restlebensdauer durch Vergleich des Werts für den stationären Zustand mit dem nach Gleichung 4 ermittelten Wert der Betriebslaufleistung bestimmt werden. MTTFRest = MTTFstationär – Betriebslaufleistung (Gl. 5)
  • In der mit Hilfe von Gleichung 4 bestimmten Betriebslaufleistung wird demzufolge der tatsächliche Verschleiß unter Berücksichtigung der realen Werte von Temperatur (Tjetzt) und Spannung (Vjetzt) berücksichtigt. Zum Beispiel kann der Betrieb während einer Stunde mit einer um 10 Grad gegenüber TBasis erhöhten Temperatur einen Block so verschlechtern, als wäre er 1,5 Stunden mit TBasis in Betrieb gewesen (Betriebslaufleistung 1,5 Stunden). Andererseits kann ein Betrieb bei niedrigeren Temperaturen einen solchen Verschleiß des Blocks bewirken, als wäre er während 0,5 Stunden mit TBasis in Betrieb gewesen. Auf diese Weise lässt sich die geschätzte Restlebensdauer auf eine statische Bestimmung der geschätzten Lebensdauer (die zum Beispiel während der Herstellung der Einrichtung ermittelt wurde) und eine dynamische Abschätzung des Verbrauchs oder der Betriebslaufleistung zurückführen, die auf realen dynamischen Betriebsparametern beruht. Obgleich diese spezielle Implementierung in Zusammenhang mit den Gleichungen 1–5 beschrieben wurde, versteht sich, dass der Geltungsbereich der vorliegenden Erfindung nicht auf diese Weise eingeschränkt wird. In anderen Implementierungen können zum Beispiel an Stelle des Addierens der für jedes Intervall bestimmten Werte der Betriebslaufleistung Einzelbestimmungen der Betriebslaufleistung erfolgen und diese von einem Wert der geschätzten Restlebensdauer abgezogen werden, die ihrerseits auf der anfänglichen geschätzten Lebensdauer der Einrichtung basiert und in jedem Intervall entsprechend dem tatsächlichen Verbrauch aktualisiert wird. Selbstverständlich sind auch weitere Implementierungen möglich.
  • Zur Ausführung der Berechnungen gemäß einer Ausführung der vorliegenden Erfindung ist es möglich, die dynamische Betriebslaufleistung einer oder mehrerer Einrichtungen aufzuzeichnen. Im allgemeinen kann die zur Speicherung der Betriebslaufleistung erforderliche Datenmenge relativ klein sein. Zum Beispiel in Umgebungen oder in Zusammenhang mit Mehrfachkernen ist die Verwendung einiger weniger Bytes ausreichend, um die Verfolgung der Betriebslaufleistung für jeden Kern zu sichern. Diese Information kann in einem nicht flüchtigen Speicher aufgezeichnet werden, auf diese Weise ist es möglich, mehrere für eine Halbleitereinrichtung ermittelte Verbrauchswerte der Betriebslaufleistung zu summieren. Diese Summierung und deren Speicherung kann auf unterschiedlichen Ebenen der Aufteilung oder Partition erfolgen. Zum Beispiel in einer Ausführung, in der für die einzelnen Betriebsmittel des Prozessors unabhängige Bestimmungen der Betriebslaufleistung vorliegen, ist jeder dieser Bestimmungen der Betriebslaufleistung eine entsprechende Position im Speicher zugeordnet. In einer Ausführung, in der eine Lösung mit einer weniger tiefen Aufteilung mit zum Beispiel einem Kriterium pro Kern verwendet wird, kann als Alternative jedem Kern ein eigener Speicher zugeordnet sein. Darüber hinaus kann in manchen Ausführungen auch eine geschätzte Restlebensdauer gespeichert und später in einer zusätzlichen Abschätzung der Restlebensdauer verwendet werden (das heißt in kontinuierlichen Intervallen). Die Sicherung dieser Information kann im Basis-Ein-Ausgabesystem (BIOS "basic input/Output system") oder in einem kleinen für den Nutzer nicht zugänglichen nichtflüchtigen Speicher erfolgen. Es wird darauf hingewiesen, dass in unterschiedlichen Ausführungen die Aufsummierung oder Aktualisierung der Betriebslaufleistung in diesem Speicher zur Energieeinsparung periodisch erfolgen kann (zum Beispiel in Intervallen von mehreren Minuten). Die Aktualisierung der Betriebslaufleistung ist wenig aufwendig, da gemäß den Ausführungen der vorliegenden Erfindung in jedem Zeitintervall nur sehr wenige Berechnungen vorzunehmen sind. Auf diese Weise ist es möglich, die von einem oder mehreren Sensoren stammenden Daten sehr häufig zu lesen und die Betriebslaufleistung zu aktualisieren (zum Beispiel jede Millisekunde, jede Minute oder in ähnlichen Intervallen).
  • Die Berechnungen können in den unterschiedlichen Ausführungen auf viele verschiedene Arten erfolgen, wobei alle vernachlässigbare Auswirkungen bezüglich Fläche und Energieverbrauch haben. Nachstehend werden mögliche Optionen für eine Mehrfachkern-Umgebung aufgeführt. Eine Ausführung kann einen für alle Kerne gemeinsamen Mikrokontroller wie den Kontroller 160 in 2 umfassen, der zur Berechnung der Betriebslaufleistung jedes Kerns oder von Teilen derselben bestimmt ist. Dieser Mikrokontroller kann einen oder mehrere Logikblöcke zur Durchführung der gewünschten Berechnungen enthalten. Wenn ein System, das diesen Prozessor enthält, eingeschaltet oder aktiviert wird, kann der Mikrokontroller die Information über die Betriebslaufleistung aus einem nichtflüchtigen Speicher laden und in jedem Δt die Daten der Sensoren in den einzelnen Kernen empfangen, um die Betriebslaufleistung zu aktualisieren und diese zurückzugeben.
  • An Stelle eines globalen Mikrokontrollers kann jeder Kern seinen eigenen Mikrokontroller mit einer eigenen Logik zur Berechnung seiner Betriebslaufleistung beinhalten. Als Alternative kann jeder Kern seinen eigenen Mikrokontroller beinhalten, der das Laden von Anweisungen in den Kern zeitlich verzögert, der wartet, bis der Kommunikationsweg frei ist, der die für die Berechnung der Betriebslaufleistung erforderlichen Anweisungen ausgibt, der die Ergebnisse in seinen eigenen Registern speichert und schließlich die Ausführung des in diesem Moment abgearbeiteten Programms wieder aktiviert.
  • Auf diese Weise können unter Verwendung der Ausführungen der vorliegenden Erfindung genaue Vorhersagen bezüglich der Lebensdauer der Einrichtungen erstellt werden, die eine Außerbetriebsetzung oder Verlagerung der Einrichtung selbst oder einer beliebigen Programmierung oder Steuersoftware vor dem vorhergesagten Lebensende der Einrichtung ermöglicht. Die Messung der Betriebslaufleistung der Kerne in einer Mehrfachkern-Umgebung kann Strategien zur Verteilung oder Zuordnung der Aufgaben zulassen. Zum Beispiel können Aufgaben in Abhängigkeit von der gewünschten Implementierung an die weniger oder die mehr genutzten Kerne verteilt werden. Außerdem ermöglicht die Messung der Betriebslaufleistung die Anwendung von Mechanismen, welche die Leistung der Einrichtungen vermindern, wenn deren Verschleiß hoch ist, um so deren Lebensdauer zu verlängern. Zum Beispiel ist es möglich, eine verminderte Leistung einer Einrichtung zu implementieren, wenn bei einer Bestimmung der Betriebslaufleistung eine vorgegebene Schwelle erreicht wird. Diese Verminderung der Leistung lässt sich zum Beispiel durch Verringerung der Betriebsspannung und/oder der Betriebsfrequenz erreichen.
  • Der Einsatz der Ausführungen gemäß der vorliegenden Erfindung ermöglicht die Freigabe oder Sperrung von Zusatzmerkmalen des Prozessors. In manchen Implementierungen kann ein Prozessor zum Beispiel verschiedene Steuerlogiken enthalten, die bestimmte Funktionen oder Blöcke auf der Grundlage der Benutzung freigeben oder sperren. Darüber hinaus können unterschiedliche Preiskriterien entsprechend den Festlegungen der Betriebslaufleistung eingeführt werden. Diese Implementierung ermöglicht die Lieferung eines Prozessors oder einer anderen Halbleitereinrichtung mit einer vorgegebenen Betriebslaufleistung. Diese vorgegebene Betriebslaufleistung kann zum Beispiel in einem nichtflüchtigen Speicher des Prozessors oder in einer anderen Halbleitereinrichtung gespeichert sein. Andererseits ist es in manchen Ausführungen möglich, die vorgegebene Betriebslaufleistung auf einen geringeren Wert als die ermittelte tatsächliche statische Lebensdauer einzustellen. Dies gestattet die Einstellung einer geringeren vorgegebenen Lebensdauer für Einrichtungen, die zu einem niedrigeren Preis als gleichartige Einrichtungen mit einer längeren vorgegebenen Lebensdauer verkauft werden. Auf diese Weise wird der Verkauf von Prozessoren mit identischen Funktionskapazitäten zu unterschiedlichen Preisen in Abhängigkeit von einer vorgegebenen Lebensdauer der Einrichtung ermöglicht. Während des Betriebs werden die dynamischen Messungen der Betriebslaufleistung mit dieser vorgegebenen Betriebslaufleistung verglichen um zu bestimmen, wann ein Zustand entsprechend dem Ende der Lebensdauer erreicht ist. Die Ausführungen entsprechend der vorliegenden Erfindung ermöglichen die Außerbetriebsetzung des Prozessors oder einer sonstigen Halbleitereinrichtung, wenn besagter Zustand erreicht ist.
  • In manchen Implementierungen ist es zum Beispiel möglich, eine programmierbare Fusionslogik innerhalb des Prozessors zu aktivieren, wenn die berechnete Betriebslaufleistung mit der für den Prozessor vorgegebenen Betriebslaufleistung übereinstimmt. Daraufhin kann die Fusionslogik den Prozessor auf eine beliebige von mehreren Arten außer Betrieb setzen. Dies gestattet die Anpassung der maximal zulässigen Betriebslaufleistung entsprechend dem Preis der Einrichtung (der Preis ist zum Beispiel um so höher, je größer der vorgeschriebene Wert für die Betriebslaufleistung ist). In anderen Implementierungen kann einem Nutzer eine zusätzliche Betriebslaufleistung gegen eine oder mehrere Zusatzzahlungen angeboten werden.
  • An Stelle der Fusionslogik ist es in anderen Implementierungen möglich, (zum Beispiel) ein Steuerregister oder ein anderes ähnliches Steuermerkmal so einzustellen, dass der Prozessor oder ein Teil desselben gesperrt wird, wenn die verbleibende Lebensdauer mit der vorgegebenen Betriebslaufleistung übereinstimmt. Die Verwendung der Betriebslaufleistung zur Verfolgung des Verschleißes der Einrichtungen ermöglicht die Bereitstellung zuverlässigerer Prozessoren, da die abgenutzten Einrichtungen in manchen Implementierungen gesperrt werden können bevor sie ausfallen.
  • Die Ausführungen lassen sich in vielen Systemen unterschiedlicher Art implementieren. Im folgenden wird auf 5 Bezug genommen, die ein Blockdiagramm eines Multiprozessorsystems gemäß einer Ausführung der vorliegenden Erfindung zeigt. Wie in 5 dargestellt ist das Multiprozessorsystem ein System mit Punkt-zu-Punkt-Schnittstellen und umfasst einen ersten Prozessor 470 und einen zweiten Prozessor 480, die über eine Punkt-zu-Punkt-Schnittstelle 450 zusammengeschaltet sind. Wie in 5 dargestellt kann jeder der Prozessoren 470 und 480 ein Prozessor mit Mehrfachkern sein, der einen ersten und einen zweiten Prozessorkern umfasst (das heißt, die Prozessorkerne 474a und 474b sowie die Prozessorkerne 484a und 484b). Jeder Prozessor 470 und 480 kann zusätzlich einen Kontroller 475 bzw. 485 zur Bestimmung der geschätzten dynamischen Lebensdauer entsprechend einer Ausführung beinhalten. In manchen Implementierungen können diese Kontroller eine Speicherung einer vorgegebenen Betriebslaufleistung und einer dynamische Betriebslaufleistung umfassen. Der erste Prozessor 470 beinhaltet zusätzlich einen zentralen Speicherkontroller 472 (MCH – "memory controller hub") und Punkt-zu-Punkt-Schnittstellen (P-P) 476 und 478. In ähnlicher Weise umfasst der Prozessor 480 einen MCH 482 und Punkt-zu-Punkt-Schnittstellen 488. Wie aus 5 hervorgeht, verbinden die MCH 472 und 482 die jeweiligen Prozessoren und Speicher untereinander, das heißt, einen Speicher 432 und einen Speicher 434, die Teil eines Hauptspeichers sein können, der lokal den jeweiligen Prozessoren zugeordnet ist.
  • In manchen Ausführungen kann ein Betriebssystem (OS – "operating system") des Multiprozessorsystems so laufen, dass es von dem ersten Prozessor 470 und dem zweiten Prozessor 480 einen oder mehrere hierarchisch steuert. Das Betriebssystem kann eine Zeitablaufsteuerung umfassen, um den Zeitablauf der Verarbeitungen in den einzelnen Prozessoren und deren Kernen zu steuern. In manchen Implementierungen können die Kontroller 475 und 485 Informationen über die geschätzte Restlebensdauer an die Zeitablaufsteuerung des OS liefern. Die Zeitablaufsteuerung ist demzufolge in der Lage, unter Nutzung dieser Information Verarbeitungsaufgaben an den ersten Prozessor 470 oder den zweiten Prozessor 480 oder deren Kerne zu übergeben oder von diesen zu verteilen. Darüber hinaus kann die Zeitablaufsteuerung weitere Steuerfunktionen auf der Grundlage der Information über die geschätzte Restlebensdauer implementieren.
  • Der erste Prozessor 470 und der zweite Prozessor 480 können über eine Punkt-zu-Punkt-Schnittstelle P-P 452 bzw. 454 mit einem Schaltkreissatz 490 verbunden sein. Wie in 5 dargestellt enthält der Schaltkreissatz 490 Schnittstellen P-P 494 und 498. Außerdem beinhaltet der Schaltkreissatz 490 eine Schnittstelle 492 zum Anschluss des Schaltkreissatzes 490 an einen Hochleistungs-Graphikgenerator 438. In einer Ausführung kann ein verbesserter Graphikkarten-Anschluss 439 (AGP – "Advanced Graphics Port") zum Anschluss des Graphikgenerators 438 an den Schaltkreissatz 490 verwendet werden. Der Bus des AGP 439 kann an die Spezifikation für den beschleunigten Graphikkarten-Anschluss, Revision 2.0, veröffentlicht am 4. Mai 1998 von der Intel Corporation Santa Clara, Kalifornien, angepasst werden. Als Alternative kann eine Punkt-zu-Punkt-Schnittstelle 439 der Verbindung dieser Komponenten dienen.
  • Der Schaltkreissatz 490 kann seinerseits an einen ersten Bus 416 über eine Schnittstelle 496 angeschlossen sein. In einer Ausführung kann der erste Bus 416 ein Bus zum Anschluss peripherer Komponenten sein (PCI – "Peripherical Component Interconnect") entsprechend der Spezifikation für den Lokalbus PCI, Produktionsversion, Revision 2.1 Juni 1995 oder ein Bus wie der PCI-Express-Bus oder ein anderer Bus der dritten Generation zum Anschluss von Ein- und Ausgängen (I/O) sein, wobei der Geltungsbereich der Erfindung hierdurch nicht beschränkt wird.
  • Wie in 5 dargestellt ist es möglich, unterschiedliche Ein- und Ausgabeeinrichtungen 414 zusammen mit einer Busbrücke 418 an den ersten Bus 416 anzuschließen, die den ersten Bus 416 mit einem zweiten Bus 420 verbindet. In einer Ausführug kann der zweite Bus 420 ein Bus mit einer geringen Pin-Zahl (LPC – "Low pin count") sein. Es ist möglich, unterschiedliche Einrichtungen an den zweiten Bus 420 anzuschließen, diese umfassen zum Beispiel eine Tastatur und eine Maus 422, Kommunikationseinrichtungen 426 und eine Datenspeichereinheit 428, diese kann in einer Ausführung einen Code 430 enthalten. In der Datenspeichereinheit 428, die ein nichtflüchtiger Speicher sein kann, können zusätzlich Daten 432 hinsichtlich der Lebensdauer entsprechend den akkumulierten Werten der Betriebslaufleistung für verschiedene Betriebsmittel des Systems enthalten sein. Darüber hinaus lässt sich an den zweiten Bus 420 eine Audio-Ein- und Ausgabe 424 anschließen.
  • Die Ausführungen können als Code implementiert und in einem Speichermedium gespeichert sein, auf dem Anweisungen abgelegt sind, die zur Programmierung eines Systems verwendbar sind, so dass dieses die Anweisungen ausführt. Das Speichermedium kann Platten beliebiger Art enthalten ohne sich auf diese zu beschränken, unter Einschluss flexibler Platten, optischer Platten, Nur-Lese-Speicher in Form von Kompakt-Disks (CD-ROM), wieder beschreibbare Kompakt-Disks (CD-RW) und magnetooptische Platten, Halbleiterspeichereinrichtungen wie Nur-Lese-Speicher (ROM), Speicher mit wahlfreiem Zugriff (RAM) wie dynamische Speicher mit wahlfreiem Zugriff (DRAM), statische Speicher mit wahlfreiem Zugriff (SRAM), löschbare, programmierbare Nur-Lese-Speicher (EPROM), Speicher mit Impulsauffrischung, elektrisch löschbare, programmierbare Nur-Lese-Speicher (EEPROM), magnetische und optische Karten oder beliebige sonstige zur Speicherung elektronischer Anweisungen geeignete Mittel.
  • Auch wenn die vorliegende Erfindung in Zusammenhang mit einer begrenzten Anzahl von Ausführungen beschrieben wurde, erkennen technische Fachleute zahlreiche Abwandlungen und Varianten der vorstehend genannten Ausführungen. Es ist beabsichtigt, dass die beigefügten Ansprüche alle besagten Abwandlungen und Varianten umfassen, insoweit diese entsprechend dem tatsächlichen Sinn derselben in den Geltungsbereich der vorliegenden Erfindung fallen.
  • Zusammenfassung
  • Die Erfindung bezieht sich auf eine dynamische Abschätzung der Lebensdauer einer Halbleitervorrichtung. Bei einer Ausführungsform umfasst die Erfindung ein Verfahren, das umfasst: Erfassen von Informationen, die sich auf dynamische Betriebsparameter einer Halbleitervorrichtung beziehen, wie zum Beispiel einem Prozessor, Bestimmen des Ausmaßes der dynamischen Nutzung der Vorrichtung, entweder für alle Vorrichtungen oder für eine oder mehrere Teile derselben, Verwenden der Informationen, die sich auf die dynamischen Betriebsparameter beziehen, und dynamisches Abschätzen der verbleibenden Lebensdauer der Vorrichtung unter Verwendung des Ausmaßes der dynamischen Nutzung. Abhängig von der geschätzten verbleibenden Lebensdauer kann die Vorrichtung wie gewünscht gesteuert werden. Die Erfindung beschreibt und beansprucht auch andere Ausführungsformen.

Claims (29)

  1. Verfahren umfassend: Erfassen von Information über dynamische Betriebsparameter eines Prozessors; Bestimmen des dynamischen Nutzungsgrads des Prozessors auf der Grundlage der Information über dynamische Betriebsparameter; und dynamisches Abschätzen einer Restlebensdauer des Prozessors auf der Grundlage des dynamischen Nutzungsgrads.
  2. Verfahren nach Anspruch 1, das zusätzlich das Steuern des Prozessors auf der Grundlage der geschätzten Restlebensdauer umfasst.
  3. Verfahren nach Anspruch 1, in welchem das Bestimmen des dynamischen Nutzungsgrads des Prozessors das Bestimmen eines dynamischen Nutzungsgrads für ein oder mehrere Betriebsmittel des Prozessors umfasst.
  4. Verfahren nach Anspruch 1, in welchem das Bestimmen des dynamischen Nutzungsgrads für ein Betriebszeitintervall die Durchführung von Berechnungen unter Verwendung der Information über dynamische Betriebsparameter für das Betriebszeitintervall und der Information über statische Betriebsparameter umfasst mit dem Ziel, einen aktiven dynamischen Nutzungsgrad zu erhalten.
  5. Verfahren nach Anspruch 4, in welchem das Bestimmen des dynamischen Nutzungsgrads das Bestimmen eines dynamischen inaktiven Nutzungsgrads des Prozessors für das Betriebszeitintervall auf der Grundlage eines Teils der Information über dynamische Betriebsparameter umfasst.
  6. Verfahren nach Anspruch 5, das zusätzlich das Bestimmen eines Gesamtnutzungsgrads des Prozessors auf der Grundlage des aktiven dynamischen Nutzungsgrads und des inaktiven dynamischen Nutzungsgrads umfasst.
  7. Verfahren nach Anspruch 2, in welchem das Steuern des Prozessors das Verteilen oder Zuordnen einer oder mehrerer Prozeduren zu einem gewählten Kern des Prozessors auf der Grundlage der geschätzten Restlebensdauer umfasst.
  8. Verfahren nach Anspruch 7, das zusätzlich das Verteilen der einen oder mehrerer Prozeduren an einen weniger genutzten Kern oder an einen mehr genutzten Kern des Prozessors umfasst.
  9. Verfahren nach Anspruch 6, das zusätzlich das Vergleichen des Gesamtnutzungsgrads mit einer geschätzten Lebensdauer des Prozessors zur dynamischen Abschätzung der Restlebensdauer umfasst.
  10. Gerät umfassend: einen Prozessor mit: mindestens einem Betriebsmittel zur Ausführung von Anweisungen; mindestens einem Umgebungssensor; und einer mit dem mindestens einen Umgebungssensor verbundenen Logik zum Bestimmen eines tatsächlichen Verbrauchs des mindestens einen Betriebsmittels auf der Grundlage der von dem mindestens einen Umgebungssensor stammenden Information.
  11. Gerät nach Anspruch 10, das zusätzlich einen Kontroller umfasst, der zum Steuern des Prozessors auf der Grundlage einer unter Nutzung des tatsächlichen Verbrauchs bestimmten geschätzten Restlebensdauer vorgesehen ist.
  12. Gerät nach Anspruch 11, in welchem der Kontroller die geschätzte Restlebensdauer ausgehend vom tatsächlichen Verbrauch und einer Messung der Lebensdauer im stationären Zustand zu bestimmen hat.
  13. Gerät nach Anspruch 10, in welchem die Logik den tatsächlichen Verbrauch periodisch zu aktualisieren hat.
  14. Gerät nach Anspruch 10, in welchem die Logik den tatsächlichen Verbrauch unter Verwendung eines nach einer ersten Berechnung ermittelten aktiven Verbrauchs und eines nach einer zweiten Berechnung ermittelten inaktiven Verbrauchs so zu bestimmen hat, dass der inaktive Verbrauch den Zeitabschnitten entspricht, in denen das mindestens eine Betriebsmittel inaktiv ist.
  15. Gerät nach Anspruch 10, in welchem die Logik den tatsächlichen Verbrauch unter Verwendung einer im Prozessor in diesem Moment vorhandenen Spannung, einer in diesem Moment vorhandenen Temperatur und einer in diesem Moment vorhandenen Frequenz sowie einer mit dem Prozessor verknüpften in diesem Moment vorhandenen Spannung im stationären Zustand, einer Temperatur im stationären Zustand und einer Frequenz im stationären Zustand zu bestimmen hat.
  16. Gerät nach Anspruch 10, in welchem die Logik einen Mikrokontroller zur Ausführung von Mikrocode auf dem mindestens einen Betriebsmittel des Prozessors umfasst.
  17. Gerät nach Anspruch 11, in welchem der Prozessor einen Wert der Lebensdauer entsprechend einer für den Prozessor zulässigen Lebensdauer enthält, wobei der Wert der Lebensdauer in einem nicht flüchtigen Speicher des Prozessors gespeichert wird.
  18. Gerät nach Anspruch 17, in welchem der Prozessor eine Logik bezüglich des Endes der Lebensdauer beinhaltet, die dazu vorgesehen ist, den Prozessor außer Betrieb zu setzen, wenn die geschätzte Restlebensdauer im wesentlichen der zulässigen Lebensdauer entspricht.
  19. System umfassend: einen ersten zur Ausführung von Anweisungen bestimmten Prozessor, wobei der Prozessor beinhaltet: mindestens einen zur Ausführung von Anweisungen bestimmten Kern; und mindestens eine Einrichtung zur Verfolgung der Temperatur; einen ersten Kontroller, der mit der mindestens einen Einrichtung zur Verfolgung der Temperatur verbunden ist zur Bestimmung einer geschätzten Restlebensdauer des ersten Prozessors unter Verwendung von Information, die von der mindestens einen Einrichtung zur Verfolgung der Temperatur stammt; einen zweiten Prozessor, der mit dem ersten Prozessor zur Ausführung von Anweisungen verbunden ist; einen zweiten Kontroller, der mit dem ersten Prozessor und mit dem zweiten Prozessor verbunden ist, um vom ersten Kontroller die geschätzte Restlebensdauer zu empfangen und den Nutzungsgrad mindestens des ersten Prozessors auf der Grundlage der geschätzten Restlebensdauer zu steuern; und einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM), der mit dem ersten Prozessor und mit dem zweiten Prozessor verbunden ist.
  20. System nach Anspruch 19, in welchem der erste Prozessor einen Wert der Lebensdauer entsprechend einer zulässigen Lebensdauer für den ersten Prozessor enthält, wobei der Wert der Lebensdauer in einem nicht flüchtigen Speicher des ersten Prozessors abgelegt ist.
  21. System nach Anspruch 20, in welchem die zulässige Lebensdauer auf eine aus einer Mehrzahl unterschiedlicher Stufen während der Herstellung des ersten Prozessors gesetzt wird, so dass jeder einzelnen aus der Mehrzahl unterschiedlicher Stufen ein unterschiedlicher Preiswert für den ersten Prozessor entspricht.
  22. System nach Anspruch 19, in welchem der erste Kontroller den zweiten Kontroller vor der Außerbetriebsetzung über eine bevorstehende Außerbetriebsetzung des ersten Prozessors informieren muss.
  23. System nach Anspruch 19, in welchem der zweite Kontroller eine oder mehrere Aufgaben zu verteilen hat, indem er diese dem ersten Prozessor abnimmt und dem zweiten Prozessor auf der Grundlage der geschätzten Restlebensdauer zuordnet.
  24. System nach Anspruch 9, in welchem der zweite Kontroller eine oder mehrere Aufgaben einem unter dem ersten und dem zweiten Prozessor mehr oder einem weniger genutzten Prozessor auf der Grundlage eines Vergleichs der geschätzten Restlebensdauer des ersten Prozessors und einer entsprechenden geschätzten Restlebensdauer des zweiten Prozessors zuzuordnen hat.
  25. System nach Anspruch 19, in welchem der erste Prozessor von Frequenz und Spannung des ersten Prozessors mindestens eine einzustellen hat, wenn die geschätzte Restlebensdauer unter einer bestimmten Schwelle liegt.
  26. Artikel, der ein maschinenlesbares Speichermedium umfasst, das Anweisungen enthält, die bei Ausführung durch eine Maschine ermöglichen, dass die Maschine ein Verfahren durchführt umfassend: Bestimmen einer tatsächlichen Betriebsdauer oder Betriebslaufleistung eines ersten Blocks einer Halbleitereinrichtung auf der Grundlage dynamischer, für den ersten Block gewonnener Information; und Abschätzen einer dynamischen Lebensdauer des ersten Blocks auf der Grundlage der tatsächlichen Betriebslaufleistung und einer für den ersten Block vorhergesagten statischen Lebensdauer.
  27. Artikel nach Anspruch 26, in welchem das Verfahren zusätzlich das Bestimmen der tatsächlichen Betriebslaufleistung für ein periodisches Intervall und das Speichern der tatsächlichen Betriebslaufleistung in einem nichtflüchtigen Speicher der Halbleitereinrichtung umfasst.
  28. Artikel nach Anspruch 27, in welchem das Verfahren zusätzlich das Bestimmen der tatsächlichen Betriebslaufleistung für das periodische Intervall und das Summieren mit der gespeicherten tatsächlichen Betriebslaufleistung zur Aktualisierung der gespeicherten tatsächlichen Betriebslaufleistung umfasst.
  29. Artikel nach Anspruch 27, in welchem das Verfahren zusätzlich das Bestimmen der tatsächlichen Betriebslaufleistung umfasst gemäß einer ersten Berechnung, wenn der erste Block während des periodischen Intervalls aktiv ist, und gemäß einer zweiten Berechnung, wenn der erste Block während des periodischen Intervalls inaktiv ist.
DE112005003788T 2005-12-30 2005-12-30 Dynamische Abschätzung der Lebensdauer einer Halbleitereinrichtung Withdrawn DE112005003788T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/ES2005/070188 WO2007077264A1 (es) 2005-12-30 2005-12-30 Estimación dinámica del tiempo de vida de un dispositivo semiconductor

Publications (1)

Publication Number Publication Date
DE112005003788T5 true DE112005003788T5 (de) 2008-09-25

Family

ID=38227930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005003788T Withdrawn DE112005003788T5 (de) 2005-12-30 2005-12-30 Dynamische Abschätzung der Lebensdauer einer Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US8151094B2 (de)
CN (1) CN101313226B (de)
DE (1) DE112005003788T5 (de)
WO (1) WO2007077264A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010026342A1 (de) * 2010-07-07 2012-01-12 Rohde & Schwarz Gmbh & Co. Kg Elektronische Vorrichtung mit Kühlvorrichtung

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9183133B2 (en) * 2007-11-28 2015-11-10 Seagate Technology Llc System, method, and computer program product for increasing spare space in memory to extend a lifetime of the memory
US8549363B2 (en) * 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components
US8571847B2 (en) * 2010-01-08 2013-10-29 International Business Machines Corporation Efficiency of static core turn-off in a system-on-a-chip with variation
US20110191602A1 (en) * 2010-01-29 2011-08-04 Bearden David R Processor with selectable longevity
TW201140308A (en) * 2010-03-15 2011-11-16 Kyushu Inst Technology Semiconductor device, detection method, and program
US20120036398A1 (en) * 2010-04-22 2012-02-09 Freescale Semiconductor, Inc. Multiple core data processor with usage monitoring
US20110265090A1 (en) * 2010-04-22 2011-10-27 Moyer William C Multiple core data processor with usage monitoring
US9098561B2 (en) 2011-08-30 2015-08-04 Intel Corporation Determining an effective stress level on a processor
US9183102B2 (en) * 2011-09-30 2015-11-10 Alcatel Lucent Hardware consumption architecture
US20130086395A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Multi-Core Microprocessor Reliability Optimization
DE102011085251A1 (de) * 2011-10-26 2013-05-02 Hüttinger Elektronik Gmbh + Co. Kg Verfahren zur Bestimmung einer verbrauchten oder verbleibenden Gerätelebensdauer eines elektrischen Geräts und/oder einer verbrauchten oder verbleibenden Komponentenlebensdauer
US8812454B2 (en) 2012-01-12 2014-08-19 Alcatel Lucent Apparatus and method for managing storage of data blocks
US8943269B2 (en) * 2012-04-13 2015-01-27 Alcatel Lucent Apparatus and method for meeting performance metrics for users in file systems
WO2013187207A1 (ja) * 2012-06-14 2013-12-19 三菱電機株式会社 パワーモジュールの劣化検知装置
US20140067994A1 (en) 2012-08-29 2014-03-06 Krishna P. Puttaswamy Naga Reducing costs related to use of networks based on pricing heterogeneity
US8996902B2 (en) 2012-10-23 2015-03-31 Qualcomm Incorporated Modal workload scheduling in a heterogeneous multi-processor system on a chip
US9087146B2 (en) * 2012-12-21 2015-07-21 Intel Corporation Wear-out equalization techniques for multiple functional units
US9013207B2 (en) * 2012-12-27 2015-04-21 Intel Corporation Method and apparatus for chip self deactivation
US9619309B2 (en) 2012-12-28 2017-04-11 Intel Corporation Enforcing different operational configurations for different tasks for failure rate based control of processors
US9075904B2 (en) * 2013-03-13 2015-07-07 Intel Corporation Vulnerability estimation for cache memory
US20140278247A1 (en) * 2013-03-14 2014-09-18 International Business Machines Corporation Remote electromigration monitoring of electronic chips
US9176895B2 (en) 2013-03-16 2015-11-03 Intel Corporation Increased error correction for cache memories through adaptive replacement policies
US9317389B2 (en) * 2013-06-28 2016-04-19 Intel Corporation Apparatus and method for controlling the reliability stress rate on a processor
TWI489122B (zh) * 2013-08-01 2015-06-21 Realtek Semiconductor Corp 電路使用期計量裝置與方法
CN104345261B (zh) * 2013-08-07 2018-01-16 瑞昱半导体股份有限公司 电路使用期计量装置与方法
US9477568B2 (en) * 2013-09-27 2016-10-25 International Business Machines Corporation Managing interconnect electromigration effects
WO2015050487A1 (en) 2013-10-03 2015-04-09 Telefonaktiebolaget L M Ericsson (Publ) Method for determining operation conditions for a selected lifetime of a semiconductor device
US10067483B1 (en) 2014-08-28 2018-09-04 Apple Inc. Controlling electrical device based on temperature and voltage
US9904339B2 (en) 2014-09-10 2018-02-27 Intel Corporation Providing lifetime statistical information for a processor
TWI621839B (zh) * 2014-10-23 2018-04-21 山姆科技公司 主動光學纜線及用於計算其有效年齡之方法
US9704598B2 (en) 2014-12-27 2017-07-11 Intel Corporation Use of in-field programmable fuses in the PCH dye
US9791502B2 (en) 2015-04-30 2017-10-17 Globalfoundries Inc. On-chip usable life depletion meter and associated method
JP6622497B2 (ja) * 2015-07-22 2019-12-18 ルネサスエレクトロニクス株式会社 故障予測装置および故障予測方法
US9921760B2 (en) 2015-10-22 2018-03-20 International Business Machines Corporation Shifting wearout of storage disks
US10528276B2 (en) 2015-10-22 2020-01-07 International Business Machines Corporation Shifting wearout of storage disks
US20170160338A1 (en) * 2015-12-07 2017-06-08 Intel Corporation Integrated circuit reliability assessment apparatus and method
CN105891427B (zh) * 2016-06-08 2019-05-31 深圳市欧瑞博电子有限公司 基于云计算的传感器寿命监测方法及装置
US9977075B1 (en) * 2016-11-23 2018-05-22 Intel Corporation Integrated circuit reliability assessment apparatus and method
EP3761630A4 (de) * 2018-02-27 2021-11-17 Canon Kabushiki Kaisha Halbleiterbauelement, abbildungsvorrichtung, abbildungssystem und mobiles objekt
US20240094793A1 (en) * 2022-06-23 2024-03-21 Nvidia Corporation Techniques to modify processor performance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3246242A (en) 1960-11-03 1966-04-12 Texas Instruments Inc Method and apparatus for predicting the lifetime of semiconductor devices by examining parameter variations with respect to time
JPH07306239A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 余寿命センサー付き電気製品
US6424930B1 (en) * 1999-04-23 2002-07-23 Graeme G. Wood Distributed processing system for component lifetime prediction
KR100613201B1 (ko) * 2000-08-28 2006-08-18 마이크로코넥트 엘엘씨 씨피유 사용량 측정 방법
US6775624B2 (en) * 2001-10-19 2004-08-10 International Business Machines Corporation Method and apparatus for estimating remaining life of a product
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6725182B2 (en) * 2002-07-31 2004-04-20 Smar Research Corporation System and method for monitoring devices and components
GB2405496B (en) * 2003-08-27 2007-02-07 Agilent Technologies Inc A method and a system for evaluating aging of components, and computer program product therefor
US20050144524A1 (en) * 2003-12-04 2005-06-30 International Business Machines Corporation Digital reliability monitor having autonomic repair and notification capability
US7595796B2 (en) 2004-04-23 2009-09-29 Hewlett-Packard Development Company, L.P. Optimizing lifetime of a display
US7183799B1 (en) * 2005-02-25 2007-02-27 Xilinx, Inc. Physically-enforced time-limited cores and method of operation
US7779287B2 (en) * 2005-08-22 2010-08-17 Intel Corporation Reducing power consumption in multiprocessor systems
US7574613B2 (en) * 2006-03-14 2009-08-11 Microsoft Corporation Scaling idle detection metric for power management on computing device
US7493477B2 (en) * 2006-06-30 2009-02-17 Intel Corporation Method and apparatus for disabling a processor core based on a number of executions of an application exceeding a threshold
US20080126748A1 (en) * 2006-09-01 2008-05-29 Capps Louis B Multiple-Core Processor
US7616021B2 (en) * 2007-01-18 2009-11-10 Advanced Micro Devices, Inc. Method and device for determining an operational lifetime of an integrated circuit device
US7472038B2 (en) * 2007-04-16 2008-12-30 International Business Machines Corporation Method of predicting microprocessor lifetime reliability using architecture-level structure-aware techniques
US7495519B2 (en) * 2007-04-30 2009-02-24 International Business Machines Corporation System and method for monitoring reliability of a digital system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010026342A1 (de) * 2010-07-07 2012-01-12 Rohde & Schwarz Gmbh & Co. Kg Elektronische Vorrichtung mit Kühlvorrichtung

Also Published As

Publication number Publication date
US8151094B2 (en) 2012-04-03
CN101313226A (zh) 2008-11-26
WO2007077264A1 (es) 2007-07-12
CN101313226B (zh) 2013-02-13
US20090287909A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
DE112005003788T5 (de) Dynamische Abschätzung der Lebensdauer einer Halbleitereinrichtung
DE102007016060B4 (de) Computerarbeitslastneuverteilung
DE112012001358B4 (de) Verwalten von Energieverbrauch in einem Mehrfachkernprozessor
US10002212B2 (en) Virtual power management multiprocessor system simulation
DE112004002506B4 (de) Vorrichtung und Verfahren für Energieleistungsüberwachungsgeräte zur Programmanpassung auf einen geringen Energieverbrauch
DE10297598B4 (de) Vorrichtung und System zum Abschätzen und Steuern von di/dt-induzierten Spannungsänderungen bei Energieversorgungen
DE102010054337A1 (de) Mechanismen, um ineffizientes Core-Hopping zu vermeiden und Hardware-unterstützte Auswahl eines Niedrigleitungszustands bereitzustellen
DE112017008096T5 (de) Stromsteuerung einer verarbeitungseinheit
DE112006002265T5 (de) Zuverlässiges Rechnen mit einem Mehrkern-Prozessor
DE112017005131T5 (de) Leistungsverwaltung in disaggregierten datenverarbeitungsystemen
DE112018007545T5 (de) Energiesteuerungsarbitration
EP3543852B1 (de) Systeme und verfahren zur variablen ratenbegrenzung eines gemeinsamen ressourcenzugriffs
DE102005044533A1 (de) Aufgabenplanungsverfahren für geringe Leistungsableitung in einem Systemchip
DE102019109367A1 (de) Kontrollierte Einbringung von Unsicherheit in Systembetriebsparameter
DE102015211561A1 (de) Leistungsverfolgungsanschluss zum Verfolgen von Zuständen von Leistungsdomänen
DE112006003504T5 (de) Detektion von Cachespeicher-Disassoziierung
DE102006039942A1 (de) Informationsspeichereinrichtung für elektrische Steuereinrichtung
DE102015102689A1 (de) Steuern von Flankensteilheiten eines Prozessors auf der Basis eines Batterieladezustands
DE102019102886A1 (de) Prozessor mit eingebettetem nichtflüchtigen Direktzugriffsspeicher zum Unterstützen von Prozessorüberwachungssoftware
DE112021002290T5 (de) Partitionierbares neuronales netz für festkörperlaufwerke
DE112021003294T5 (de) Systemverwaltung auf grundlage von leistung und leistungsfähigkeit
DE102014101114A1 (de) Histogramm des leistungsrauschens eines computersystems
DE112012006163T5 (de) Steuerung des Energieverbrauchs in Mehrkernumgebungen
DE102021130359A1 (de) Ressourcenzuordnung auf der grundlage eines kontextbezogenen szenarios
EP4001938A1 (de) Computergestütztes verfahren zum bestimmen von zustandsgrössen eines batteriespeichers und batteriespeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee