DE1088098B

DE1088098B - Standard gate as a building block for contactless control devices

Info

Publication number: DE1088098B
Application number: DES57792A
Authority: DE
Inventors: Dipl-Phys Helmut Schwab
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1958-04-11
Filing date: 1958-04-11
Publication date: 1960-09-01

Description

DEUTSCHESGERMAN

Für die Steuerung von industriellen Anlagen, Werkzeugmaschinen usw. sind heute vielfach noch Relais und Schützsteuerungen gebräuchlich. Die Vielzahl der dabei laufend zu betätigenden Kontakte hat jedoch immer wieder Betriebsstörungen verursacht, so daß man sich bereits seit längerer Zeit mit dem Problem beschäftigt, die Relais durch kontaktlos arbeitende Elemente zu ersetzen.For the control of industrial systems, machine tools, etc. are still in many cases today Relays and contactor controls commonly used. The large number of contacts to be continuously activated has However, repeatedly caused malfunctions, so that one has been with the for a long time Problem busy replacing the relays with non-contact elements.

Für den Aufbau von Steuerungen mit Relais sind im wesentlichen Hintereinanderschaltungen und Parallelschaltungen von Arbeits- bzw. Ruhekontakten sowie selbsthaltende Relais und Zeitglieder erforderlich. Grundsätzlich gibt es bei Relaiskontakten nur zwei Stellungen, nämlich »ein« und., »aus«, während Zwischenwerte, wie sie bei Regeleinrichtungen vorliegen, nicht vorkommen. Man kann die Arbeitsweise der Schützsteuerungen in ihre einzelnen Funktionen zerlegen und diese zu der Arbeitsweise der Bauteile von Rechenmaschinen mit fünf logischen Grundfunktionen in Analogie bringen. Diese sind im einzelnen:For the construction of controls with relays there are essentially series connections and parallel connections of normally open and normally closed contacts as well as latching relays and timers are required. Basically there are only two positions for relay contacts, namely "on" and., "Off", while Intermediate values, such as those available with control equipment, do not occur. You can work the way the contactor controls are broken down into their individual functions and these to the functioning of the components of calculating machines with five logical basic functions in analogy. These are in detail:

Einheitsgatter als Baustein
für kontaktlose SteuereinrichtungenStandard gate as a building block
for contactless control devices

Anmelder:Applicant:

Siemens-Schuckertwerke,Siemens-Schuckertwerke,

Aktiengesellschaft,Corporation,

Berlin und Erlangen,Berlin and Erlangen,

Erlangen, Werner-von-Siemens-Str. 50Erlangen, Werner-von-Siemens-Str. 50

Dipl.-Phys. Helmut Schwab, Pasadena, Calif. (V. St, Α.), ist als Erfinder genannt wordenDipl.-Phys. Helmut Schwab, Pasadena, Calif. (V. St, Α.), has been named as the inventor

Mathematische
FunktionenMathematical
Functions RelaissteuerungRelay control Undand Reihenschaltung von ArbeitsSeries connection of work kontaktencontacts Oderor Parallelschaltung von ArbeitsParallel connection of work kontaktencontacts Nichtnot RuhekontaktBreak contact Gedächtnismemory SelbsthaltungSelf-holding ZeitTime ZeitrelaisTiming relay

Von dieser Analogie ausgehend kann man aus ruhenden kontaktlosen Elementen Steuerungen aufbauen. Zur Darstellung der magnetischen Funktionen können Schaltungen unter Verwendung von Dioden und Verstärkerelementen dienen, die in Anlehnung an die bekannten Schaltungen der Schwachstromtechnik als Gatter bezeichnet werden. Im folgenden seien Grundschaltungen für die fünf Grundfunktionen näher betrachtet.Based on this analogy, control systems can be built from static, contactless elements. Circuits using diodes can be used to represent the magnetic functions and amplifier elements are used, which are based on the known circuits of low-voltage technology are referred to as gates. Basic circuits for the five basic functions are detailed below considered.

Fig. 1 zeigt- das Undgatter. Die logische Funktion »Und« bedeutet, daß nur dann ein Signal weitergeleitet wird, wenn an sämtliche Zuleitungen' α und b und c ... und η Signal gegeben wird. Wie aus Fig. 1 a ersichtlich, wird sie bei Relais Steuerungen durch die Hintereinanderschaltung von Arbeitskontakten α- bis η dargestellt. Der Ausgang ist der Arbeitskontakt A eines Schützes, dessen Erregerwicklung-von den, »Einganskontakten« gesteuert wird.Fig. 1 shows the AND gate. The logical function "And" means that a signal is only passed on if a signal is given to all feed lines' α and b and c ... and η . As can be seen from Fig. 1 a, it is shown in relay controls by the series connection of working contacts α to η . The output is the normally open contact A of a contactor, the field winding of which is controlled by the "input contacts".

Fig. Ib zeigt ein mit Dioden ausgeführtes Undgatter. Jedem Eingang ist hierbei eine Diode 1 zugeordnet, während der Ausgang ^! über einen Widerstand 2 mit negativem Potential verbunden ist. In dieser Schaltung bedeutet »Eingangssignal« das Anlegen von —24 V an den Eingang· (α bis»), »kein Eingangssignal« das Anlegen von Erdpotential(0 V). Wenn nur einer der Eingänge auf dem Potential O¹ V liegt, so hat auch der Verzweigungspunkt P₁ das Potential 0 V, so daß am Ausgang kein Signal erscheint Nur wenn sämtliche Dioden 1 durch Anlegen einer negativen Spannung an die einzelnen Eingänge gesperrt sind, tritt auch am Ausgang das Signal — 24 V auf. Fig. Ic zeigt ein für das Undgatter vorgeschlagenes Schaltungssymbol.Fig. Ib shows an AND gate implemented with diodes. A diode 1 is assigned to each input, while the output ^! is connected to negative potential via a resistor 2. In this circuit, »input signal« means applying -24 V to the input · (α to »),» no input signal «means applying earth potential (0 V). If only one of the inputs is at the potential O ¹ V, the junction point P _{1 also has} the potential 0 V, so that no signal appears at the output. Only when all diodes 1 are blocked by applying a negative voltage to the individual inputs occurs the signal - 24 V also appears at the output. Fig. Ic shows a proposed circuit symbol for the AND gate.

Die Steuerfunktion »Oder« bedeutet, daß ein Signal dann, weitergeleitet wird, wenn an einen beliebigen Eingang α oder b oderc .. . oder η ein Signal gegeben wird. Fig. 2 zeigt die entsprechenden Elemente. In Fig. 2 a ist die Ausführung einer Oderfunktion mit Relais- bzw. Schützkontakten dargestellt. Die Parallelschaltung von: Arbeitskontakten α bis η erfüllt, .wie ohne weiteres ersichtlich, die Oderbedingung.The control function "Or" means that a signal is passed on if at any input α or b or c ... or η a signal is given. Fig. 2 shows the corresponding elements. In Fig. 2a, the execution of an OR function with relay or contactor contacts is shown. The parallel connection of: normally open contacts α to η fulfills, as is readily apparent, the OR condition.

Fig. 2 b zeigt das entsprechende kontaktlose Element. Der Ausgang A ist über ,einen Widerstand 3 mit dem Erdpotential verbunden. Wenn ein beliebiger der Eingänge α. bis η Signal erhält (—24 V), so· entsteht dieses Signal auch am Ausgang. Den Eingängen können zur Entkopplung Dioden wie in Fig. 1 b, jedoch mit umgekehrter Durchlaßrichtung·, zugeordnet sein. Ein vorgeschlagenes Schaltungssymbol für das Odergatter zeigt Fig. 2 c.Fig. 2 b shows the corresponding contactless element. The output A is connected to the ground potential via a resistor 3. If any of the inputs α. until η receives a signal (-24 V), this signal is also generated at the output. For decoupling, diodes can be assigned to the inputs as in FIG. A suggested circuit symbol for the OR gate is shown in FIG. 2 c.

Die Steuerfunktion »Nicht« bedeutet, daß dann ein Signal abgegeben wird, wenn am Eingang kein ,Signal vorhanden ist, und umgekehrt. In Fig. 3 ist die Nicht-The control function "Not" means that a signal is output if there is no signal at the input is present and vice versa. In Fig. 3 the non-

009 589/31+009 589/31 +

3 43 4

schaltung dargestellt, und zwar in Fig. 3 a die mit Charakters vor, so daß der besondere Löscheingang /circuit shown, namely in Fig. 3a with the character before, so that the special reset input /

einem Relais arbeitende. Das Schütz hat einen. Ruhe- erforderlich ist.a relay working. The contactor has one. Rest is required.

kontakt A, der geöffnet wird, sobald am Eingang ein Die »Zeit«-Funktion bedeutet, daß nach Eintreffencontact A, which is opened as soon as a. The "time" function means that after arrival

Signal vorhanden ist, d.h. der Kontakt α geschlossen eines beliebig langen Eingangssignals nur währendSignal is present, ie the contact α closed only during an input signal of any length

wird. .5 einer gewissen Zeit T ein Ausgangssignal abgegebenwill. .5 a certain time T emitted an output signal

Die entsprechende kontaktlose Schaltung nach wird. Fig. 5 zeigt die entsprechenden Schaltungen. Fig. 3 b enthält einen Transistor 4 mit dem Kollektor- Bei Relaissteuerungen wird gemäß Fig. 5 a ein Zeitwiderstand 5 und zwei Eingangswiderständen 6 und 7. relais beliebiger Konstruktion verwendet, das nach Wenn am Eingang α Signal vorhanden ist, wird der Betätigen des Kontaktes α erregt wird und über seine Transistor leitend, so daß die gesamte Spannung am io Eigenzeit den Kontakt^ schließt.
Kollektorwiderstand5 steht und am Ausgang^ das Eine kontaktlose Schaltung ist in Fig. 5b darge-Potential OV herrscht. Dies ist nach früherem gleich- stellt. Sie besteht aus einem Nichtgatter nach Fig. 3b bedeutend mit dem Nichtvorhandensein eines Aus- zur Signalumkehr, wobei die Bezugszeichen aus gangssignals. Fehlt jedoch das Eingangssignal, so Fig. 3b übernommen wurden. Über einen Kopplungssperrt der Transistor, und das Potential —24 V er- 15 kondensator 18 wird das Ausgangssignal des Nichtscheint am Ausgang A. Um die Sperrung des Trap- garters der Basiselektrode eines Transistors 19 zugesistors sicherzustellen, ist die Basiselektrode über den führt, dessen Kollektorwiderstand 20 zwischen dem Widerstand? an das Potential +24V angeschlossen. Ausgang^ und dem Potential —24V liegt. Ferner Das vorgeschlagene Schaltungssymbol für das Nicht- ist noch ein Widerstand 21 vorgesehen, über den der gatter zeigt Fig. 3 c. 20 Transistor 19 einen Steuerstrom erhält.The corresponding contactless circuit according to will. Fig. 5 shows the corresponding circuits. FIG. 3b includes a transistor 4 with the collector case of relay control is shown in FIG. 5 a is a timing resistor 5 and two input resistors 6 and 7. relay of any design used, the after If α the input signal is present, the pressing of the contact α is excited and conductive via its transistor, so that the entire voltage on the io proper time closes the contact ^.
Collector resistance 5 is and at the output ^ the A contactless circuit is shown in Fig. 5b Darge potential OV prevails. This is equivalent to earlier. It consists of a non-gate according to FIG. 3b, meaning that there is no output for signal reversal, the reference numerals from output signals. However, if the input signal is missing, then Fig. 3b have been adopted. The transistor blocks via a coupling block and the potential -24 V capacitor 18 is the output signal of the not- appearing at output A. To ensure the blocking of the trap gate to the base electrode of a transistor 19, the base electrode is connected to the one whose collector resistance leads 20 between the resistance? connected to the + 24V potential. Output ^ and the potential -24V. Furthermore, the proposed circuit symbol for the non- a resistor 21 is also provided, via which the gate shows Fig. 3c. 20 transistor 19 receives a control current.

Die Steuerfunktion »Gedächtnis« bedeutet, daß Solange am Eingang α kein Signal vorhanden ist, nach Auftreten eines Eingangssignals ein Ausgangs- ist der Transistor 19 leitend, so daß auch der Aussignal abgegeben wird, das auch nach Verschwinden gang^4 kein Signal führt. Bei Anlegen eines Signals des Eingangssignals für beliebige Zeit bestehenbleibt, an den Eingang α wird der Transistor 4 leitend, so bis über einen anderen Eingang das Gedächtnis ge- 25 daß sein Kollektorpotential plötzlich von —24 V auf löscht wird. Entsprechende Schaltungen sind in Fig. 4 OV springt. Dieser positive Stoß wird vom Kondendargestellt. Die Relaisschaltung zeigt Fig. 4 a. Der sator 18 an die Basis des Transistors 19 weiter- »Speichereingäng« ist mit e bezeichnet, der »Lösch- geleitet, so daß dieser gesperrt wird und am Auseingang¹« mit /. Bei Betätigung des Kontaktes e spricht gang A Signal erscheint. Mit einer Zeitkonstante, die das Schütz an und schließt seinen Selbsthaltekontakts, 30 gleich dem Produkt des Widerstandes 21 und der so daß es so lange erregt bleibt, bis der Kontakt L ge- Kapazität 18 ist, wird der positive Stoß abgebaut, so öffnet wird. Der Ausgang des Gedächtnisses kann daß nach bestimmter Zeit der Transistor 19 wieder entweder ein Ruhekontakt oder ein Arbeitskontakt leitend wird und das Ausgangssignal verschwindet, sein, wie in Fig. 4 angedeutet. Ein vorgeschlagenes Schaltungssymbol zeigt Fig. 5 c.The control function "memory" means that as long as there is no signal at the input α , after an input signal has occurred, the transistor 19 is conductive, so that the output signal is also emitted, which even after disappearing gang ^ 4 carries no signal. When a signal is applied, the input signal persists for any time, at the input α the transistor 4 becomes conductive, so until the memory is activated via another input that its collector potential is suddenly cleared from -24 V to. Corresponding circuits are shown in FIG. 4 OV. This positive surge is represented by the condensate. The relay circuit is shown in Fig. 4 a. The sator 18 to the base of the transistor 19 - "memory input" is designated with e , the "erasure channel" so that it is blocked and at output input ¹ "with /. When contact e is activated, gang A signal appears. With a time constant that the contactor connects and closes its self-holding contact s, 30 equal to the product of the resistor 21 and so that it remains excited until the contact L is capacitance 18, the positive shock is reduced, so it opens . The output of the memory can be that after a certain time the transistor 19 becomes again either a normally closed contact or a normally open contact and the output signal disappears, as indicated in FIG. A suggested circuit symbol is shown in FIG. 5c.

Die entsprechende kontaktlose Schaltung gemäß 35 In Fig. 5 d ist der Potentialverlauf an einzelnen Fig. 4b ist im wesentlichen eine bistabile Transistor- Punkten der Schaltung als Funktion der Zeit dargekippschaltung, wie sie an sich bekannt ist. Sie besteht stellt, und zwar von oben nach unten Eingangsspanaus zwei Transistoren 8 und 9, deren Emitter an das nung, Kollektorspannung des Transistors 4, Basis-Potential 0 V gelegt ist, während die Kollektoren spannung des Transistors 19 und Ausgangsspannung, über Widerstände 10 und 11 am Potential —24 V 40 Fig. 5d ist nach den obigen Erläuterungen ohne weiliegen. In Analogie zum Nichtgatter sind Eingangs- teres verständlich.The corresponding contactless circuit according to 35 In Fig. 5d is the potential profile on individual 4b is essentially a bistable transistor point of the circuit as a function of time. as it is known per se. It consists of an input span from top to bottom two transistors 8 and 9, the emitter of which is connected to the voltage, collector voltage of transistor 4, base potential 0 V is applied, while the collector voltage of transistor 19 and output voltage, via resistors 10 and 11 at the potential -24 V 40 Fig. 5d is without lying after the above explanations. In analogy to the non-gate, the first things are understandable.

widerstände 12 und 13 für den Speicher- bzw. Lösch- Bei der näheren Untersuchung von SteuerproblemenResistors 12 and 13 for the storage and erasure When examining control problems more closely

eingang vorgesehen, während über Widerstände 14 erkennt man, daß die oben gegebenen Definitionen desinput provided, while resistors 14 can be seen that the definitions of the above given

und 15 die Basiselektroden der Transistoren eine Gedächtnisses und der Zeitschaltung noch nicht alleand 15 the base electrodes of the transistors a memory and the timing circuit not all

positive Vorspannung erhalten, die sie gesperrt hält. 45 möglichen Betriebszustände erfassen. Wie aus Fig. 4breceive positive bias that keeps them locked. 45 possible operating states. As from Fig. 4b

Zwischen Eingang und Ausgang sind noch Rückkopp- ersichtlich, hat die Gedächtnisschaltung zwei Ein-Feedback can still be seen between the input and output, the memory circuit has two inputs

lungswiderstände 16 und 17 geschaltet. gänge, und zwar einen Speichereingang und einentreatment resistors 16 and 17 switched. passages, namely a memory input and a

Tritt am Eingang e Signal auf, so wird der Tran- Löscheingang. Man kann das Gedächtnis so schalten, sistor 8 leitend, dadurch sinkt die Spannung am Aus- daß zur Löschung ein Signal am Löscheingang aufgang Ä auf etwa OV. Damit verschwindet der Steuer- 50 treten muß oder aber daß das Verschwinden des Sistrom für den Transistor 9, der über den Widerstand gnals am Löscheingang die Löschung bewirkt. Dies 17 floß, sofern am Löscheingang I kein Signal Hegt. sei an Hand der Fig. 6 näher erläutert, die Gedächt-Da am nunmehr gesperrten Transistor 9 die Speise- nisschaltungen mit Relaiskontakten zeigt. Die Gespannung abfällt, führt der Ausgang^ das Signal dachtnisschaltung nach Fig. 6a kann nur dann spei-—24 V und liefert über den Widerstand 16 einen 55 ehern, wenn der »Löscheingang« Signal hat, d. h. der Steuerstrom an den Transistor 8, der ihn auch nach Kontakt h geschlossen ist. Dagegen speichert die Fortfall des Eingangs geöffnet hält. Der Ausgang^ Schaltung nach Fig. 6b nur dann, wenn der »Löschentspricht somit dem Arbeitskontakt, der Ausgang Ä eingang« kein Signal hat, d. h. der Ruhekontakt I gedem Ruhekontakt in der Schaltung nach Fig. 4a. schlossen ist. Der Schaltung nach Fig. 6b entsprichtIf a signal occurs at the input e , the tran- delete input. One can switch the memory so sistor 8 conductive, thereby the voltage falls at the initial that the deletion aufgang a signal at the clear input Ä to about OV. The control 50 must then disappear, or else the disappearance of the current for the transistor 9, which causes the extinction via the resistance gnals at the extinction input. This raft 17 when the reset input I no signal Hegt. will be explained in more detail on the basis of FIG. 6, which shows the memory circuit with relay contacts on the now blocked transistor 9. The voltage drops, the output ^ carries the signal memory circuit according to FIG it is closed even after contact h. In contrast, the omission of the input saves keeps open. The output ^ circuit according to FIG. 6b only when the " delete corresponds to the normally open contact, the output A input" has no signal, ie the normally closed contact I gedem normally closed contact in the circuit according to FIG. 4a. is closed. The circuit of Fig. 6b corresponds

Ein Signal an I löscht das Gedächtnis, indem es die 6° eine kontaktlose Schaltung nach Fig. 7, die eine Ge-Schaltung in die entgegengesetzte Ruhelage kippt. dächtnisschaltung mit Haltefunktion darstellt. Der Die Gedächtnisschaltung liefert also nicht nur eine Schaltung nach Fig. 6 a entspricht eine kontaktlose Speicherung des Eingangssignals, sondern erfüllt zu- Schaltung nach Fig. 4b, das ist eine Gedächtnisgleich auch die »Nicht«-Funktion. Ein vorgeschla- schaltung mit Löschfunktion. A signal at I erases the memory by switching the 6 ° a contactless circuit according to FIG. 7, which flips a Ge circuit into the opposite rest position. represents memory circuit with hold function. The memory circuit thus not only provides a circuit according to FIG. 6a corresponds to a contactless storage of the input signal, but also fulfills the "not" function. A pre-circuit with delete function.

genes Schaltungssymbol für das Gedächtnis zeigt 65 Außerdem ist es möglich, daß sowohl das Eingangs-The corresponding circuit symbol for the memory shows 65 In addition, it is possible that both the input

Fig. 4c, wobei mehrere Eingänge angedeutet sind. signal als auch das Löschsignal gleichzeitig vorliegen.4c, several inputs being indicated. signal and the cancel signal are present at the same time.

Im übrigen wäre es auch möglich, das Gedächtnis Da eine Gedächtnisschaltung zwei Ausgänge besitztIn addition, it would also be possible to use the memory Since a memory circuit has two outputs

durch Anlegen einer positiven Spannung an den (vgl. Fig. 4b), so ergeben sich für gleichzeitiges Vor-by applying a positive voltage to the (see Fig. 4b), then for simultaneous pre-

Speichereingang e zu löschen.. In der Regel liegen je- handensein von Eingangs- und Löschsignal folgende Delete memory input e .. As a rule, the input and delete signals are as follows

doch in Steuerungen nur 'Signale ein und desselben 7° Möglichkeiten für die beiden Ausgänge:but in controls only 'signals of one and the same 7 ° possibilities for the two outputs:

5 65 6

1. Das Eingangssignal überwiegt das Löschsignal. Zeit Ty beendet, so¹ erscheint am Ausgang überhaupt Die entsprechende Relaisschaltung zeigt Fig. 6b. kein Signal. Die Rücklaufzeit beim Ende des Ein-1. The input signal outweighs the cancellation signal. Time Ty ends, so ¹ appears at the output at all. The corresponding relay circuit is shown in FIG. 6b. no signal. The return time at the end of the

2. Das Löschsignal überwiegt das Eingangssignal. gangssignals soll möglichst kurz sein.2. The cancel signal outweighs the input signal. output signal should be as short as possible.

Die entsprechende Relaisschaltung zeigt Fig. 4 a. Eine Möglichkeit zur Darstellung eines Verzöge-The corresponding relay circuit is shown in FIG. 4 a. One way of representing a delay

3. Eingangssignal und Löschsignal wirken je auf 5 rungsgliedes zeigt Fig. 13. Es besteht aus einem Zeiteinen Ausgang. Dies kann bei Gedächtnisschaltun- glied Z und einem Undgatter und arbeitet derart, daß gen auf Relaisbasis nicht auftreten, ist aber bei die beiden Eingänge des Undgatters vom Eingangsder grundsätzlichen kontaktlosen Gedächtnisschal- signal und vom komplementären Ausgangssignal i tung nach Fig. 4b gegeben. (»nicht Z«) des Zeitgliedes besetzt werden. Nach3. The input signal and the canceling signal each have an effect on 5 circuit elements, as shown in FIG. 13. It consists of a time unit Exit. This can be done with memory circuit element Z and an AND gate and works in such a way that gen on relay basis does not occur, but is with the two inputs of the and gate of the input of the basic contactless memory switching signal and from the complementary output signal i given device according to Fig. 4b. ("Not Z") of the timer are occupied. To

Die genauere Untersuchung hat also gezeigt, daß io Ablauf der Zeit T des Zeitgliedes tritt dieses kompleder Ausgang ^4 nur beim normalen Arbeiten des Ge- mentäre Signal auf, und zwar als Potential von dächtnisses die mathematische Bedingung erfüllt, daß —24 V, da das eigentliche Ausgangssignal des Zeiter ein dem Signal des Ausganges A entgegengesetztes gliedes zu diesem Zeitpunkt verschwindet.
Signals führt. Das gleichzeitige Eintreffen von Ein- Beim Aufbau von kompletten Steuerungen tritt gangssignal und Löschsignal verursacht jedoch, daß 15 meist die Notwendigkeit auf, mehrere Gatter hintersowohl der Ausgang A als auch der Ausgang Ä kein einanderzuschalten. Dies ist bei den bisher besproche-Signal führen, und verlangt daher besondere Auf- nen Und- und Odergattern nur unter erheblichen merksamkeit. Schwierigkeiten möglich. In Fig. 14 ist die Hinterein-Closer investigation has shown that when the time T of the timing element has elapsed, this complete output ^ 4 occurs only during normal operation of the mental signal, namely as a memory potential that fulfills the mathematical condition that -24 V, since that The actual output signal of the timer, a member opposite to the signal at output A , disappears at this point in time.
Signal leads. The simultaneous arrival of input signals and clearing signals, however, usually causes the need not to connect several gates after both the output A and the output A to each other. This is the result of the previously discussed signal, and therefore requires special recording and and or gates only with considerable attention. Difficulties possible. In Fig. 14 the rear entry

Ein Gedächtnis mit Haltefunktion gemäß der Mög- anderschaltung von Grundgattern, angedeutet. Die lichkeit 1 kann man auch durch die Kombination 20 Arbeitswiderstände 3, 2 und 3' sind als gleich groß eines Oder- und eines Undgatters ersetzen, wie Fig. 8 angenommen. Wenn am Eingang e kein Signal vorzeigt. Diese Schaltung kann auf der Grundschaltung Hegt, sollte der Verzweigungspunkt P₂ über das Vender Boolschen Algebra noch weiter umgeformt wer- til 1 geerdet sein, so daß am Ausgang A_% und folglich den. Bekanntlich ist am Ausgang A_s kein Signal erscheint. Statt dessen _a . fr _ ~^^ 25 tritt jedoch eine Spannungsteilung zwischen denA memory with a hold function according to the possible switching of basic gates, indicated. The possibility of 1 can also be replaced by the combination 20 load resistances 3, 2 and 3 'are equal in size to an OR and an AND gate, as assumed in FIG. 8. If there is no signal at input e. This circuit can be grounded on the basic circuit, should the branch point P ₂ be further transformed via the Vender Boolean algebra, so that at the output A _% and consequently the. As is known, no signal appears at the output A _s. Instead _a . For _ ~ ^^ 25, however, there is a division of tension between the

Widerständen 3 und 2 auf, und am Ausgang erhältResistors 3 and 2 on, and receives at the output

Dies bedeutet, daß das gleichzeitige Vorhanden- man ein Signal von etwa—8 V. Liegt andererseits einThis means that the simultaneous presence of a signal of about -8 V. On the other hand, there is a signal

sein der Signale α und b äquivalent ist dem Nichtvor- Signal am Eingang e vor, so findet eine Spannungs-if the signals α and b are equivalent to the not- before signal at input e , a voltage

handensein entweder des Signals »nicht α« oder des teilung zwischen den Widerständen 2 und 3' statt, sothe presence of either the "not α" signal or the division between resistors 2 and 3 'takes place, see above

Signals »nicht b«. 3° daß am Ausgang statt —24 V nur —12 V auftreten.Signal "not b". 3 ° that instead of -24 V, only -12 V occurs at the output.

Auf dieser Grundlage entsteht aus der Schaltung Um diese Schwierigkeiten zu umgehen, müssen ent-On this basis, the circuit is created. To avoid these difficulties, it is necessary to

nach Fig. 8 entweder eine Schaltung aus zwei Oder- weder die jeweils nachfolgenden Gatter hochohmigAccording to FIG. 8, either a circuit of two or neither the respective subsequent gates with high resistance

gattern (Fig. 9) oder aus zwei Undgattern (Fig. 10) gegen die vorhergehenden sein oder zwischen diegates (Fig. 9) or of two Undgattern (Fig. 10) against the preceding or between the

oder aus einem Und- und einem Odergatter (Fig. 11). Gatter Verstärker geschaltet werden.or from an AND and an OR gate (Fig. 11). Gate amplifier can be switched.

Die Querstriche über den Signalen bedeuten hier 35 Die erste Lösung hat den grundsätzlichen Nachteil, wie im folgenden die »Nicht«-Funktion, d. h., das daß jedes einzelne Gatter individuell gefertigt werden Signal ist nicht vorhanden. Die Schaltungen nach den muß und bei der Hintereinanderschaltung mehrerer Fig. 8 bis 11 unterscheiden sich außer im Aufbau Gatter ein sehr hochohmiges Niveau erreicht wird,
darin, in welche Stellung sie beim Einschalten der Die letztere Lösung wurde daher in der Praxis beNetzspannung fallen. Nur die Schaltung nach den 40 vorzugt, obwohl sie verhältnismäßig großen Aufwand Fig. 11 fällt ohne Zusatzmaßnahmen in Ruhestellung. erfordert. Es ist beispielsweise bekannt, die Gatter Die Schaltung nach Fig. 8 fällt in Arbeitsstellung, bei unter Verwendung von magnetischen oder Transistorden Schaltungen der Fig. 9 und 10 ist die Anfangs- verstärkern aufzubauen, so daß eine Hintereinanderlage unbestimmt. schaltung beliebig vieler Gatter ohne weiteres möglichThe dashes above the signals mean 35. The first solution has the fundamental disadvantage, as in the following the “not” function, ie that every single gate is produced individually. Signal is not available. The circuits according to the must and with the series connection of several Fig. 8 to 11 differ except in the structure of gates a very high resistance level is reached,
in which position it falls when the mains voltage is switched on. Only the circuit according to FIG. 40 is preferred, although it involves relatively great effort. FIG. 11 falls into the rest position without additional measures. requires. It is known, for example, that the gates The circuit according to FIG. 8 falls into the working position, when using magnetic or transistor the circuits of FIGS. switching of any number of gates is easily possible

Bei der schärferen Definition von Zeitschaltungen 45 ist. Aus Gründen der Platzersparnis wird man im allist es zweckmäßig, von den Aufgabenstellungen der gemeinen Transistoren vorziehen.
Praxis auszugehen. Im wesentlichen werden von Zeit- Auch derartige mit Verstärkerelementen versehene schaltungen zwei verschiedene Eigenschaften ver- Gatter sind noch mit einem wesentlichen Nachteil belangt, und zwar erstens Abgabe eines Signals für eine haftet. Die Gatter zur Erfüllung der einzelnen logibestimmte Zeit, zweitens Verzögerung eines Signals 5° sehen Funktionen haben nämlich einen verschiedenfür eine bestimmte Zeit. artigen Aufbau, obwohl ihr preislich und raummäßigWith the more precise definition of timing circuits 45 is. For reasons of space saving, it will be expedient to prefer common transistors from the tasks.
Practice to go out. Such circuits provided with amplifier elements essentially have two different properties. The gates for the fulfillment of the individual logic-determined time, secondly, delay of a signal 5 ° see functions namely have a different for a certain time. like structure, although its price and space

Die eigentliche Zeitfunktion ist bereits an Hand wesentlichster Bestandteil ein Verstärker ist. Es von Fig. 5 behandelt worden. Verschwindet das Ein- müssen daher die Gatter für die einzelnen Funktionen gangssignal vor Ablauf der Zeit T, so wird im all- je für sich auf Lager gehalten werden, und ein Ausgemeinen gewünscht, daß auch das Ausgangssignal 55 tausch untereinander ist nicht möglich,
gleichzeitig mitverschwindet. Es gibt jedoch auch Der Erfindung liegt die Aufgabe zugrunde, diesen Fälle, wo ein Anstoß des Zeitgliedes durch einen Im- Nachteil der bekannten Gatter mit Verstärkern zu puls gewünscht wird (vgl. die monostabilen Kipp- vermeiden · und eine'freizügigere Anwendbarkeit zu schaltungen). erreichen.The actual time function is already on hand, the most essential component is an amplifier. It has been dealt with by FIG. Therefore, if the input signal disappears, the gates for the individual functions of the output signal before the time T has elapsed, they will generally be kept in stock for themselves, and a general wish is that the output signal 55 cannot be exchanged with one another either,
disappears at the same time. However, the invention is also based on the object of preventing the timing element from being triggered due to a disadvantage of the known gates with amplifiers to avoid pulsing (cf. the monostable toggle circuits) . reach.

Bei der Verzögerung soll das Ausgangssignal erst 60 Die Erfindung bezieht sich auf ein Einheitsgatter nach der Zeit T nach Beginn des Eingangssignals vor- als Baustein für kontaktlose Steuerungen und ermöghanden sein und so lange dauern wie das Eingangs- licht es, mit ein und demselben Gatter verschiedensignal selbst. Eine Gegenüberstellung der eigentlichen artige logische Funktionen zu realisieren. Die Erfin-Zeitfunktion und der Verzögerungsfunktion zeigt die dung besteht darin, daß das Einheitsgatter eine Fig. 12, und zwar von oben nach unten das Eingangs- 65 Grundschaltung in Form einer Kippschaltung aus signal, die Zeitfunktion Z mit der Signalzeit T_z und zwei Transistoren mit Kollektor-, Basis- und Rückdie Verzögerungsfunktion V mit der Verzögerungs- kopplungswiderständen enthält, daß dieser Grundzeit T_v. Die gestrichelten Linien gelten für vorzeitiges schaltung umpolbare Dioden für die Erfüllung der Ende des Eingangssignals. Wird¹ bei der Verzöge- »Und«- bzw. »Oder«-Bedingung vorschaltbar sind rungsfunktion das Eingangssignal vor Ablauf der 70 und' daß das Gatter durch Auftrennung der Grund-During the delay, the output signal should not be available until the time T after the start of the input signal, as a component for contactless controls, and last as long as the input light, with one and the same gate different signal itself. Realize a comparison of the actual kind of logical functions. The invention time function and the delay function shows the manure is that the unit gate is a Fig. 12, from top to bottom the input 65 basic circuit in the form of a flip-flop from signal, the time function Z with the signal time T _z and two transistors with collector, base and return the delay function V with the delay coupling resistances contains that this basic time T _v . The dashed lines apply to premature switching of polarity reversible diodes for meeting the end of the input signal. If ¹ for the delay “And” or “Or” condition, the input signal before the end of 70 and 'that the gate can be activated by separating the basic

schaltung in den Eingangs-, Ausgangs- und Rückkopplungspfaden sowie Herausführen der Trennstellen an Lötösen, Steckerstifte od. dgl. mittels wahlweise einstellbarer Verbindungen für die gewünschte logische Funktion mit oder ohne Kippverhalten umschaltbar ist.circuit in the input, output and feedback paths as well as leading out the separation points on solder lugs, pins or the like. Can be switched over by means of optionally adjustable connections for the desired logical function with or without tilting behavior.

Obwohl es möglich ist, sämtliche fünf logischen Funktionen durch entsprechend abgewandelte Einheitsgatter zu erfüllen, kann es unter Umständen vorteilhaft sein, die Zeitglieder, die ja nur relativ wenig benötigt werden, aus dem einheitlichen Aufbau auszunehmen und ihnen eine besondere Schaltung zu geben, die alle in der Praxis auftretenden Anforde- rungen erfüllt. In diesem Fall dient das Einheitsgatter wahlweise zur Darstellung der Funktionen »Und«, »Oder«, «Nicht« bzw. »Gedächtnis«.Although it is possible to use all five logical functions with appropriately modified unit gates to meet, it can be advantageous under certain circumstances, the timing elements, which are relatively few are required to be excluded from the uniform structure and to give them a special circuit that meets all requirements that arise in practice. In this case, the unit gate is used optionally to display the functions "And", "Or", "Not" or "Memory".

Aufbau und Wirkungsweise des Erfindungsgegenstandes seien im folgenden an Hand von Ausführungsbeispielen näher beschrieben. The structure and mode of operation of the subject matter of the invention are described in more detail below on the basis of exemplary embodiments.

In Fig. 15 ist die Schaltung des Einheitsgatters dargestellt. Es wird vorteilhaft in ein. Gehäuse eingebaut, beispielsweise in das bekannte !"-Relaisgehäuse mit Sockelstiften, so daß es einfach ausgewechselt werden kann. In Fig. 15 sind die Sockelstiftanschlüsse mit Kreisen versehen. Im Innern des Gehäuses wird man die einzelnen Schaltelemente auf Isolierplatten montieren, wobei feste Verbindungsleitungen in geätzter oder gedruckter Technik ausgeführt sein können. Nach der Erfindung ist die Schaltung in mehreren Punkten aufgetrennt und an Einzelkontakte geführt, die zur Erfüllung der jeweils gewünschten logischen Funktion in geeigneter Weise miteinander verbunden werden. Dies kann beispielsweise durch Löten geschehen, oder man kann, auch hierfür eine Steckerverbindung wählen. Beim Einbau in ein T-Relaisgehäuse wird im allgemeinen die Lötverbindung zweckmäßig sein, und die Auftrennungsstellen der Schaltung werden daher im folgenden als Lötösen bezeichnet.In Fig. 15, the circuit of the unit gate is shown. It will be beneficial in one. Built-in housing, for example in the well-known! "relay housing with socket pins, so that it can be easily replaced can be. In Fig. 15, the socket pin terminals are provided with circles. Inside the In the housing, the individual switching elements will be mounted on insulating plates, with fixed connecting lines using etched or printed technology could be. According to the invention, the circuit is separated in several points and connected to individual contacts led to the fulfillment of the logical function desired in each case in a suitable manner be connected to each other. This can be done, for example, by soldering, or you can, too choose a plug connection for this. When installing in a T-relay housing, the soldered connection is generally used be appropriate, and the separation points of the circuit are therefore hereinafter referred to as Called solder lugs.

Das Einheitsgatter nach Fig. 15 besteht im wesentliehen aus zwei Transistoren 101 und 102 mit den Kollektorwiderständen 103 und 104 und den Basiswiderständen 105 und 106. Am Eingang ist ein Widerstand 107 vorgesehen, während an das Potential —24 V ein Widerstand 108 angeschlossen ist. Am ^4S Ausgang liegt ein Widerstand 109. Ferner sind Basiswiderstände 110, 111 und 112 vorhanden. Schließlich liegt an der Basis des Transistors 101 eine Diodenschaltung aus zwei Ventilen 113 und 114. Die Gatterdioden sind mit 115, 116, 117 und 118, 119 und 120 bezeichnet, das Gatter hat also maximal sechs Eingänge α bis f, die an die Sockelstifte des Γ-Relaisgehäuses geführt sind. Ebenso sind auch die Kathoden der Dioden an Sockelstifte geführt. Die Lötösen sind in Fig. 15 mit I bis XIV bezeichnet.The unit gate according to FIG. 15 consists essentially of two transistors 101 and 102 with the collector resistors 103 and 104 and the base resistors 105 and 106. A resistor 107 is provided at the input, while a resistor 108 is connected to the -24 V potential. A resistor 109 is connected to the ^4S output. Base resistors 110, 111 and 112 are also present. Finally, a diode circuit consisting of two valves 113 and 114 is connected to the base of transistor 101. The gate diodes are labeled 115, 116, 117 and 118, 119 and 120 , so the gate has a maximum of six inputs α to f, which are connected to the socket pins of the Γ relay housing. The cathodes of the diodes are also connected to socket pins. The soldering lugs are denoted by I to XIV in FIG. 15.

In Fig. 16 sind die zur Erfüllung der einzelnen logischen Funktionen vorgesehenen Verbindungen der Lötösen I bis XIV dargestellt.·In FIG. 16, the connections provided for fulfilling the individual logical functions are shown in FIG Solder lugs I to XIV shown.

Fig. 16 a zeigt die Verbindungen zur Herstellung eines Odergatters mit Kippverhalten. Dabei sind die Gatterdioden in der in Fig. 15 gezeigten Richtung eingeschaltet. Das Gatter besteht aus der Hintereinanderschaltung eines normalen Diodengatters und eines zweistufigen Transistorzwischenverstärkers mit Kippverhalten. Durch die Verbindung I-II-III sind die Anöden sämtlicher Dioden über den Eingangswiderstand 1Q7 und die Verbindungsleitung X-IX an die Basis des Transistors 101 gelegt Dorthin fließt über die Verbindung X-XI auch der zum Kippverhalten nötige Rückkopplungsstrom vom Widerstand 110. Die Verbindung XII-XIII koppelt den Transistor 102 über den Widerstand 112 an den Transistor 101. Fig. 16 a shows the connections for the production of an OR gate with tilting behavior. At this time, the gate diodes are turned on in the direction shown in FIG. The gate consists of a series connection of a normal diode gate and a two-stage transistor repeater with flip-flop behavior. Through the connection I-II-III, the anodes of all diodes are connected to the base of the transistor 101 via the input resistor 1Q7 and the connection line X-IX. The feedback current from the resistor 110, which is necessary for the tilting behavior, also flows there via the connection X-XI. The connection XII-XIII couples transistor 102 to transistor 101 via resistor 112.

Das Kippverhalten des Transistorverstärkers führt dazu, daß die Ausgangssignale im Gegentakt vom Ruhewert auf den Signalwert bzw. umgekehrt kippen, wenn das Eingangssignal über einen festzusetzenden Grenzwert ansteigt. Ein Rückkippen tritt erst bei Unterschreiten eines unteren Grenzbereiches ein, der im allgemeinen kleiner als der obere Grenzwert ist. Da demnach die Ausgangswerte einer hystereseähnlichen Kurve folgen, unterscheidet sich das Odergatter mit Kippverhalten von einer Gedächtnisschaltung praktisch nur durch die Lage der Grenzwerte der Kippcharakteristik.The tilting behavior of the transistor amplifier means that the output signals are in push-pull from the Idle value tilt to the signal value or vice versa if the input signal has a value to be fixed Limit increases. Tilting back only occurs when a lower limit is undershot, the is generally less than the upper limit. Since, accordingly, the output values are similar to a hysteresis Follow the curve, the Oder gate with tilting behavior differs from a memory circuit practically only through the position of the limit values of the tilting characteristic.

Die Lötverbindungen zur Herstellung eines Odergatters ohne Kippverhalten sind in Fig. 16 b angedeutet. Das Kippverhalten eines Gatters ist nicht in allen Fällen nötig. Um eine gute Anpassung an alle praktisch vorkommenden Betriebsbedingungen zu erreichen, ist bei den. Einheitsgattern nach der Erfindung die Möglichkeit vorgesehen, durch Entfernen der Verbindung X-XI das Kippverhalten aufzuheben. Der Zwischenverstärker bekommt dann eine Kennlinie mit endlicher Steilheit des Überganges vom Signal Null zum Ausgangssignal. Nimmt das Steuersignal sprunghaft zu, so erhält man einen genügend raschen¹ Anstieg des *Ausgangssignals auch ohne Kippen. Dagegen sind Kippgatter vorteilhaft, wenn die Eingangssignalgeber ein stetig veränderliches Signal liefern, wie beispielsweise magnetische, optische und ähnliche Einrichtungen.The soldered connections for producing an OR gate without tilting behavior are indicated in FIG. 16 b. The tilting behavior of a gate is not necessary in all cases. In order to achieve a good adaptation to all practically occurring operating conditions, the. Unit gates according to the invention provided the possibility of canceling the tilting behavior by removing the connection X-XI. The intermediate amplifier then receives a characteristic curve with a finite slope of the transition from signal zero to the output signal. If the control signal increases abruptly, a sufficiently rapid ¹ increase in the * output signal is obtained even without tilting. On the other hand, toggle gates are advantageous if the input signal generators supply a continuously variable signal, such as magnetic, optical and similar devices.

Durch die Schaltverbindungen gemäß Fig. 16 c und Umpolen der Dioden 115 bis 120 erhält man aus dem Einheitsgatter ein Undgatter mit Kippverhalten. Wie man durch Vergleich der Fig. 16 c mit der Fig, 15 erkennt, werden bei einem Undgatter die Durchlaßrichtungen sämtlicher Eingangsdioden umgekehrt. Die Verbindung I-VI legt die Widerstände 107 und 108 in Reihe. Die A^erbindung H-III-X bildet aus den Dioden 115 bis 120 und den Widerständen 107 und 108 ein Undgatter nach der früher bereits beschriebenen Schaltung (vgl. Fig. Ib). Dieses Undgatter ist über die Verbindung IV-X-XI an einen Transistorkippverstärker angeschlossen, wie oben beschrieben.The circuit connections according to FIG. 16 c and polarity reversal of the diodes 115 to 120 result in an AND gate with a toggle behavior from the standard gate. As can be seen by comparing FIG. 16c with FIG. 15, the forward directions of all input diodes are reversed in the case of an AND gate. Connection I-VI puts resistors 107 and 108 in series. The connection H-III-X forms from the diodes 115 to 120 and the resistors 107 and 108 an AND gate according to the circuit already described earlier (see. Fig. Ib). This AND gate is connected to a transistor flip-flop amplifier via connection IV-X-XI, as described above.

Man erkennt, daß als Gatterwiderstand eine Reihenschaltung der Widerstände 107 und 108 dient. Der Widerstand 107 ist derart dimensioniert, daß er auch bei stark vermindertem Eingangssignal ein sicheres Aussteuern des Odergatters gewährleistet. Würde man ihn beim Undgatter direkt an das Potential —24 V anschließen, so würde eine Übersteuerung des Transistors 101 eintreten. Um dies zu vermeiden, ist noch der Widerstand 108 vorgesehen.It can be seen that a series circuit of the resistors 107 and 108 serves as the gate resistor. The resistor 107 is dimensioned in such a way that it ensures reliable control of the OR gate even with a greatly reduced input signal. If it were to be connected directly to the -24 V potential at the AND gate, the transistor 101 would be overdriven. In order to avoid this, the resistor 108 is also provided.

Wünscht man das Undgatter ohne Kippverhalten, so wird gemäß Fig. 16 d die Verbindung X-XI aufgetrennt. If the AND gate is desired without tilting behavior, the connection X-XI is separated according to FIG. 16 d.

Für den Aufbau mancher Steuerungen ist es möglich, sogenannte halbe Odergatter zu verwenden, d. h. Odergatter mit einem nachgeschalteten einstufigen Transistorverstärker, der also nicht das Signal A, sondern wegen seiner phasendrehenden Wirkung das Signal Ä abgibt. Man benötigt in diesem Fall vom Einheitsgatter nur einen Transistor und kann den zweiten Transistor als Bestandteil eines Nichtgatters benutzen, erhält also aus einem einzigen Einheitsgatter zwei logische Funktionen, die getrennt voneinander erfüllt werden können.For the construction of some controls it is possible to use so-called half OR gates, ie OR gates with a downstream single-stage transistor amplifier, which does not emit signal A, but rather signal Ä because of its phase-rotating effect. In this case, only one transistor is required from the unit gate and the second transistor can be used as part of a non-gate, i.e. two logic functions are obtained from a single unit gate, which can be performed separately from one another.

Fig. 16 e zeigt die Schaltverbindungen für ein halbes Odergatter mit sechs Eingängen und einem zusätzlichen Nichtgatter. Zum Od'ergatter gehören dieFig. 16e shows the circuit connections for a half Or-gate with six inputs and an additional non-gate. The Od'ergatter belong to the

Claims

9 109 10

Compounds I-II-III and IX-X, while the lending. be. This mode of operation is achieved by establishing binding XIII-XIV the non-gate with the switch of the switching connections according to FIG. 16 k. Hiersistor 102 completed. As a result of the missing connection, the diode 113 comes into action, with the connection XII-XIII the non-gate is completely separated from half the coupling resistor 111 together an AND-gate OR-gate. Similarly, a 5 can also be used. If the input signal (the hold function) is missing a half AND gate with six inputs and one at the cathode of the diode 113, this is therefore grounded, and additional non-gates are formed according to FIG. 16 f. the transistor 101 does not get any feedback Connection XIII-XIV io memory signal held via resistor 107 is established. will. The input signal outweighs the delete

There may also be six inputs on signal.

a gate is not required. For most other devices, it may be desirable for the delete gating to be sufficient with three inputs. Let signal prevail. By switching connection from the unit gate by assigning 15 genes each according to FIG. 161, the input or gate with three input diodes to one transistor will form two half gates that are independent of the connection X-IV instead of X-IX to the transistor. Fig. 16 g 101 coupled so that the diode 113 also gates the switching connections for two half ors acts on the input. As an undgattergattergatter with three inputs each. The solder lug III stood for the valve 113 , the parallel circuit is connected to the solder lug VIII, ie the diodes 20 from 107 and 111. 118 to 120 are assigned to the transistor 102 . In addition, one can "· through circuit connections

In a similar way, a half OR gate according to FIG. 16m can be given to the six inputs the proper and an independent half AND gate each with three shafts of AND gates, if this is technically desired for control technology inputs by switching connections according to FIG. 16. You then get a memory production. Through the connections I-VI and IH-X 25 nis circuit with hold function, the erasing and reversing of the polarity of the diodes 118 to 120 , an AND signal outweighs the input signal, and formed with a gate with three inputs and to the Tran and gate input.

sistor 101 connected. Through the connection to the representation of timers one can also

II-VIH forms the rest of the diode group with you if you use the unit gate according to FIG. 15 and

Transistor 102 half an OR gate. 30 it in the sense of FIG. 5b by a capacitor

As mentioned earlier, a memory circuit consists essentially of a bistable that is connected to the base of the resistor 102 from the collector of the resistor 101 . The Kon flip-flop. The circuit connections required for this purpose in the case of the unit gate are generally shown in FIG. 16 i. of the unit gate. The connections XII-XIII and VX-IV result in a monostable tilting tray, a complete flip-flop circuit, being formed from the unit gate. The processing whose signal time is adjustable. With a higher bond VX the resistor 110 short-circuits and demands on the adaptability and setting power the total feedback resistance dispensable of the timing element can, however, under certain circumstances, it can be lower impedance. This changes the fact that it is more favorable to achieve the specified time with different stability ratios of the flip-flop switch compared to 40 switchings.

behave towards those at the gates with tilt. When the in Fig. 17 is an implemented unit gate after

Toggle switch has once reached its working position ¹ , so shown the invention. It show, FIGS. 17 a and

suffices that of the relatively low resistance 17 b a view with the hood removed, 17 c the

Feedback resistor 111 overall flowing feedback view. The soldering lugs I to XI are shown in FIG. 17 a

tion current to the transistor 101 even if 45 above, the solder lugs XII to XIV in Fig. 17b in the

of the input signal to keep it fully modulated. The center can be seen. In Fig. 17 a, the gate

diodes 115 to 120 produced by the connections according to FIG. 16 i and the diodes 113 in FIG. 17 b

The circuit essentially corresponds to the circuit and 114 shown. The transistors are for cooling

16b, but is inserted through the connections in blocks of brass, such as in particular

I-II and HI-VIII at each of the entrances one 5o can be seen in FIG. 17b.

Group of three diodes placed so that of three un- The unit gate according to the invention is permitted

dependent supply lines for an input or a complex control system with related

Clear signal can be delivered. tactless elements from gates of a single type,

It is usually required that memory switches be adapted to the respective lines by simple switching connections when the mains voltage is switched on in the idle state. This should be the situation. With complete symmetry of the circuit there would be a series production of the unit gates and the probability of this would be only 50%. The easy interchangeability of the gate also unterein diode 114, however, takes as an additional threshold the other possible, since then only the connections to the transistor 101, an asymmetry in the general arrangement of the solder lugs must be changed accordingly, tung, Da by different dimensioning of the resistance ^6o only the unit gate can be kept in stock, stands 105 and 106 can be enlarged. As a result, or must be available for replacement purposes, despite the variation in the transistor characteristics, the construction and operation of such contactless controls are considerably cheaper when the mains voltage is switched on.
ensures.

In the earlier there is already the difference from extinguishing 65

and hold function for the operation of a patent claim:
memory circuit has been explained. Accordingly, the memory circuit just discussed works with 1st unit gates, in particular in a Ge clearing function. For some control tasks but also memories can housing with base pins for inputs, outputs with hold function required 7 ° and power connectors, as a building block for

_. . . 009 589/314

iiii

contactless control devices, characterized in that the gate has a basic circuit in Form of a flip-flop circuit consisting of two transistors (101, 102) with collector (103, 104), base (105, 106) and feedback resistors (110 to 112) that this basic circuit contains reversible polarity Diodes (115 to 120) can be connected upstream to meet the “And” or “Or” conditions are and that the gate by separating the basic circuit at the input, output and Feedback paths as well as by leading out the separation points on solder lugs, connector pins or the like. (I to XIV) by means of optionally usable connections for the desired logical function can be switched with or without tilting behavior.

2. Unit gate according to claim 1, characterized in that the diodes with an electrode connected to one base pin each and with the other electrode connected in groups to one solder lug each are. ao

3. Standard gate according to claim 1, characterized in that that each transistor is assigned an input resistor, both terminals of which are connected to solder lugs.

4. Unit gate according to claim 1, characterized by a series connection of two feedback resistors, which are connected to an output (socket pin), while the resistor facing away from the output is connected on both sides Solder lugs is connected.

5. unit gate according to claim 1, characterized by a further feedback resistor that is connected to the other output (socket pin) and a solder lug.

6. Unit gate according to claim 1, characterized in that the base electrode of both transistors are each connected to a soldering lug.

7. unit gate according to claim 1, characterized by a series connection of diodes of different Forward direction, both anodes and the common cathode each connected to a soldering lug are.

8. unit gate according to claim 1, characterized by a series resistor between the Supply voltage terminal and a soldering lug.

9. Unit gate according to claim 1, characterized in that the supply voltage, bias voltage and reference potential are supplied via socket pins.

10. Unit gate according to claim 1, characterized by circuit connections for representation an AND or OR gate with or without tilting behavior.

11. Unit gate according to claim 1, characterized by circuit connections for representation half an and or or gate and a non-gate.

12. Unit gate according to claim 1, characterized by circuit connections for representation of two half AND or OR gates with half the number of inputs.

13. Unit gate according to claim 1, characterized by circuit connections for representation a memory circuit.

For this purpose 2 sheets of drawings