DE1067131B - Method for producing a semiconductor arrangement with an edge layer produced between a metal layer and the surface of the semiconductor crystal - Google Patents

Method for producing a semiconductor arrangement with an edge layer produced between a metal layer and the surface of the semiconductor crystal

Info

Publication number
DE1067131B
DE1067131B DENDAT1067131D DE1067131DA DE1067131B DE 1067131 B DE1067131 B DE 1067131B DE NDAT1067131 D DENDAT1067131 D DE NDAT1067131D DE 1067131D A DE1067131D A DE 1067131DA DE 1067131 B DE1067131 B DE 1067131B
Authority
DE
Germany
Prior art keywords
layer
semiconductor
foreign
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DENDAT1067131D
Other languages
German (de)
Inventor
und Dr Heinrich Kniepkamp München Solln Dr Alfred Politycki Karlsruhe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens and Halske AG
Original Assignee
Siemens and Halske AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Publication date
Publication of DE1067131B publication Critical patent/DE1067131B/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

.■r.t-iritf-«-inirmr-rr. ■ r.t-iritf - «- inirmr-rr

ix. 21g 11/02ix. 21g 11/02

XKXtXHKt. KL. H 011 XKXtXHKt. KL. H 011

ÜTSCHES PATENTAMTÜTSCHES PATENT OFFICE

AUSLEGES'CHRIFT 1067131EXEMPTIONAL DEVELOPMENT 1067131

S41996VIIIc/2IgS41996VIIIc / 2Ig

AHMELDETACi 17. DEZEMBER 1954AHMELDETACi DECEMBER 17, 1954

βCKANNTM4CHONC
OrRASMtLDONG
CND ACSCABE OCS
At)SLECESCUHtFr: IS. O KTO B E R 1959βCKANNTM4CHONC
OrRASMtLDONG
CND ACSCABE OCS
At) SLECESCUHtFr: IS. O KTO BER 1959

Die Erfindung bezieht sich .auf ein Verfahren zum Herstellen einer Halbleiteranordnung, beispielsweise Richtleiter oder Transistor, mit einer' zwischen einer ^ίctallschicht und der Oberfläche des Halbleiterkristalls erzeugten RandschichtThe invention relates .auf a method for Manufacture of a semiconductor device, for example Directional conductor or transistor, with a 'between one ^ ίctallschicht and the surface of the semiconductor crystal generated surface layer

Bei · Transistormikrophonen. also einer auf dem Transistorprinzip, beruhenden Anordnung zur Umwandlung mechanischer in elektrische Schwingungen, ist es bereits bekanntgeworden, eine sehr dünne Schicht von etwa 10-4Cm Stärke auf der Oberfläche 10-des verwendeten, n-leitcnden Halbleiters zur Erzeugung der gewünschten Transistorwirkung in eine p-lcitende Schicht umzuformen, auf der Kohleköroer. einen Kontakt bilden, wie es vom Emitter oder Kotlcktor eines Spitzentransistors her bekannt ist.With transistor microphones. Thus, one on the transistor principle arrangement based for converting mechanical into electric vibrations, it has already become known, a very thin layer of about 10- 4 cm thick on the surface 10 of the used n-leitcnden semiconductor to produce the desired transistor action in a Form p-lite layer on the charcoal. form a contact, as it is known from the emitter or kotlcktor of a tip transistor.

In der Hauptpatentanmeldung ist ein Verfahren zum .■ Herstellen einer Halbleiteranordnung, beispielsweise Richtleiter oder Transistor, beschrieben, mit einer zwischen einer Metallschicht und der Oberfläche des Halbleiterkristalis erzeugten Randschicht, bei dem ao die zwischen dem Halbleiterkristall und der Metallschicht befindliche Halbleiteroberfläche extrem gereinigt und auf der von jeder Fremdschicht befreiten Halbleiteroberfläche durch entsprechende weitere Oberflächenbehandlung eine in sich reine, homogene. zusammenhängende, im Vergleich zur Randschicht sehr dünne, beispielsweise '/ιο»μ Dicke aufweisende. Oxydschicht erzeugt wird, auf tier dann die Metallschicht aufgebracht wird. Es"isfin der HauptpatentajtmddunjJ^witterhirT ausgeführt, daß diese Fremdschicht aus einem oder mehreren Oxyden besteht, und es sind Verfahren zur Herstellung dieser Schicht angegeben. Zweckjjer Fremdschicht ist eine Vergrößerung der R"ärnl*perrwirkung.~d. h. eine Erhöhung der Sperrspannung i)ei gleichzeitiger Erniedrigung des Sperrstromes. · 'The main patent application describes a method for. ■ Manufacturing a semiconductor arrangement, for example a directional conductor or transistor, with an edge layer produced between a metal layer and the surface of the semiconductor crystal, in which the semiconductor surface located between the semiconductor crystal and the metal layer is extremely cleaned and on the The semiconductor surface freed from every foreign layer is inherently pure and homogeneous by appropriate further surface treatment. coherent, compared to the edge layer very thin, for example '/ ιο »μ thickness. Oxide layer is generated, a uf t i he then the M etallschicht brought to wi rd. It "is executed isfin the HauptpatentajtmddunjJ ^ witterhirT that these foreign layer consists of one or more oxides, and are given process for the production of this layer. Zweckjjer Fremdsc hicht e is an Enlarge ung the R "* ärnl perrwirkung. ~ ie, an increase in the reverse voltage i) ei simultaneously reducing the reverse current. · '

Erfindungsgemäß wird eine Weiterbildung <tes Verfahrens gemäß der Hauptpatentanmeldung. weicht auf Grund weiterer experimenteller Untersuchungen und theoretischer Überlegungen über mögliche Deutungen »o der durch die technischen Maßnahmen erziehen Wirkung ermöglicht worden ist. dadurch erreicht, daß an Stelle der Oxydschicht eine Fremdschicht verwendet wird, die aus einem oder mehreren Chalkogentden. ausgenommen den Oxyden, verzugsweisc des Halbleitermaterial und/oder einer Titanverbindung, beispielsweise Titandioxid, besteht oder solche enthält.According to the invention, there is a further development of the method according to the main patent application. gives way on the basis of further experimental investigations and theoretical considerations about possible interpretations, or the effect made possible by the technical measures. achieved in that instead of the oxide layer, a foreign layer is used which consists of one or more chalcogens. with the exception of the oxides, including the semiconductor material and / or a titanium compound, for example titanium dioxide, consists or contains such.

Die Erfindung geht von der Überlegung aus, daß die Beschaffenheit der zwischen Halbleiteroberfläche und Metalikoatakt befindlichen Fremdschicht infolge ihrer geringen Dicke von weniger als 1 μ. im allgemeinen sogar weniger als Vf u. besondere Eigenschaften hat, welche teilweise als Isolatoreigenschaften, teilweise als HalbfcrtgreigffnscfiäTten zu deuten sind.The invention is based on the consideration that the nature of the between semiconductor surface and metal coatacts due to their small thickness of less than 1 μ. generally even less than Vf and special properties has, which are to be interpreted partly as isolator properties, partly as semi-protective properties.

Verfahren zum HerstellenMethod of manufacture

einer Halbleiteranordnunga semiconductor device

mit einer zwischen einer Metallschichtwith one between a metal layer

und der Oberfläche des HalbleiterkristaUsand the surface of the semiconductor crystal

erzeugten Randschichtgenerated surface layer

Zusatz zur Patentanmeldung S 40844 VHIc/21 j (Auslegwduiil 1044 286}Addition to patent application S 40844 VHIc / 21 j (Auslegwduiil 1044 286}

Ii mtl' 1 .. Hi |fl . ^^ ^dV^ ^^Ii month ' 1 .. Hi | fl. ^^ ^ dV ^ ^^

g kr Sauerstoff unter Umständeng kr oxygen under certain circumstances

durch eine auf dem Halbleiter befindliche OxydMrhicht gebunden werden kann..Durch die Anwesenheit des Sauerstoffes auf der Oberfläche eines n-leitcndea Halbleiters.— nur tür einen solchen gilt die Betrachtung von Mott — werden an der Oberfläche des Halb; Idters Defektelektronen erzeugt, welche eineAnhet» des verbotenen Bandes am Rande des Halbleiterby an oxide layer on the semiconductor can be bound..By the presence of oxygen on the surface of an n-conductive cndea Semiconductor.— Mott's consideration is only valid for such a thing — become on the surface of the half; Idters creates defect electrons which of the forbidden tape on the edge of the semiconductor

Anmelder: Siemens & Halske Aktiengesellschaft,Applicant: Siemens & Halske Aktiengesellschaft,

Berlin und München, München 2, Wittelsbadierplatz 2Berlin and Munich, Munich 2, Wittelsbadierplatz 2

Or. Alfred Politydci, Karlsruhe,Or. Alfred Politydci, Karlsruhe,

und Dr. Heinrich Kniepkamp, München-Solln,and Dr. Heinrich Kniepkamp, Munich-Solln,

sind als Erfinder genannt wordenhave been named as inventors

'. An Hand der Zeichnung seien' zwei mögliche Deutungen der durch die Erfindung herbeigeführten Wirkung diskutiert. ; '. Using the drawing, two possible interpretations of the effect brought about by the invention will be discussed. ;

In Fig. 1 bedeutet .1 den Halbleiter, beispielsweise. dm-n_Siliziun)kri>taU. und 2 die darauf angeordnete MetaÜscliicht, iHiispielsweise eine Goldschicht. Zwischen beiden Schichten- bildet sich an der Trennfläche bekanntlieh cine S'»genannte Schottky sehe Randaperr-.schicht mit "entsprechender Bandaufbäumung (dicke Linien) aus. Xach Untersuchungen von Mot t wird die Sperrwirkung wesentlich erhöht bzw. ermögliclit da- ■ durch, daß'sich freier Sauerstciffjn düiinster Sc.hicljt auf der Oberfläche des Halbleiters t>eimdetTTlott gibt an. daßIn Fig. 1, .1 means the semiconductor, for example. dm-n _Siliziun) kri > taU. and 2 the metal layer arranged thereon, for example a gold layer. Between the two layers, a Schottky, known as a Schottky, see Randaperr layer with corresponding banding (thick lines) is formed at the interface ' free sour tciffjn darkest look on the surface of the semiconductor t> eimdetTTlott indicates that

Claims (3)

der in Fig. 1 dargestellten Weise (dünne Linien) bewirken. Hierdurch entsteht die Möglichkeit, daß Elektronen aus dem besetzten Band des Halbleiters in das Metal! übertreten .können. Das Leitungsband des Metalls ist aaf der rechten Seit«; der Fig. 1 dargestellt. Die Anwesenheit der Defektelektronen auf der Halbleiteroberfläche ist durch Pluszeichen angedeutet. Diese Deutung von MOtt kann unter L'nutändvn auch zur Deutung der durch die Maßnahme nach der Erfindung erzielten Wirkung mit herangezogen werden. Es ist allerdings insofern eine zusätzliche Betrachtung ,anzustellen, als MOtt bei seiner Theorie voraussetzt, daß die Oxydschicht von zu vernachlässigender Dicke ist und nur den Zweck hat, freien Sauerstoff zu binden, welcher die Defektelektronen liefern soll. Aus *s diesem Grunde ist auch bisher experimentell nach der von MOtt angegebenen Theorie noch nicht verfahren worden, weil die Herstellung einer derart dünnen Oxydschicht nicht möglich erschien. Tatsächlich ist deritaod von der Größenordnung von 10'* Ohm "bei einer Schichtlänge von 5 cm und einer Schichtbreitc von 2 cm auf. während der Widerstand in Richtung senkrecht zur HalbleitcrolKirfläche kleiner als 1 Ohm S ist. bei Schichtbieite und -länge von etwa 1-2cm. Die einleitenden Ülwrlcgungen lassen sich dahingehend zusammenfassen, daß die zwischen Halbleiter» olxirfiäche und Metallkotitaktfläche angeordnete Fremdschicht die Eigenschaft besitzen muß:the manner shown in Fig. 1 (thin lines) cause. This creates the possibility that electrons from the occupied band of the semiconductor into the metal! trespass. The conduction band of the metal is on the right side; 1 shown. The presence of the defect electrons on the semiconductor surface is indicated by plus signs. This interpretation of MOtt can also be used under L'nutändvn to interpret the effect achieved by the measure according to the invention. However, an additional consideration should be made insofar as MOtt assumes in his theory that the oxide layer is of negligible thickness and has only the purpose of binding free oxygen, which is supposed to supply the defect electrons. For this reason, the theory given by MOtt has not yet been used experimentally, because the production of such a thin oxide layer did not appear to be possible. In fact, deritaod is of the order of magnitude of 10 '* ohms "with a layer length of 5 cm and a layer width of 2 cm. While the resistance in the direction perpendicular to the semiconductor crystal surface is less than 1 ohm S. With a layer width and length of about 1- 2 cm. The introductory effects can be summarized in that the foreign layer arranged between the semiconductor oil surface and the metal contact surface must have the property: 1. dem Leitfähigkeitstypus der Halbleitergrundsubstanz entgegengesetzte Ladungsträger zu liefern und1. to supply charge carriers opposite to the conductivity type of the basic semiconductor substance and 2. so dünn zu sein, daß eine Durchtunnetung durch die Majoritätsträger des Halbleiters in Frage.kommt; als Schichtdicke hat sich ein Bereich zwischen ViM bzw. V» und 1 μ ergeben.2. To be so thin that a tunnel through the Majority carrier of the semiconductor in question. the layer thickness is a range between ViM or V »and 1 μ result. Gemäß einer weiteren Ausbildung des Erfindungsgedankens ist _die Fremdschicht eine halbleitende Schicht von entgegengesetztem Lettungstypu» wie"cfieAccording to a further development of the concept of the invention, the foreign layer is a semiconducting layer of the opposite type of letting, such as "cfie." die gemäß der Erfindung vorgesehene Fremdschicht, ao rTalbleite?gfufi3suBstanz^ * S te besteht beispielsweise insbesondere Oxydschicht, dicker als die nach Mott aus Oxyden oder anderen Chalkogeniden, welche gevorausgesetzte Oxydschicht. Die Fremdschicht nach gebenenfalls durch Störung des stöchiometrischen der Erfindung soll nämlich rein und homogen sein und Gleichgewichtes nach dem Prinzip der gelenkten Vain sich möglichst zusammenhängen. Diese Anforde- lenzen in gewünschter Weise p- oder η-leitend sind, rung ist nach den Überlegungen von MOtt nicht zu as Sulfide oder Telluride oder auch Titanoxyde, etwa stellen, weil die Oxydschicht selbst bei der theorett- ΤΠΧ. konTm^^eispicTs"weiseTiierfuT"in" Frage* sehen Überlegung außer Betracht gelassen wird und Der Aufbringung der Freradschicht geht eine exnur als Träger für den wirksamen Sauerstoff dient. treme Reinigung, vorzugsweise eine Politur d^r Obcr-Demgegenüber ist die zusammenhängende Fremd- -fläche des Halbleiterkristalls voraus, wobei sich zur schicht nach der Erfindjung, sofern sie eine reine, ein- 30 Behandlung von Silicium besonders ein bereits vorfache Oxydschicht ist, als eine Isolierschicht anzu- geschlagenes Gemisch von 40>/»iger Flußsäure und sehen, welche so dick ist, daf5 sie in sich gut zusammen- rauchender Salpetersäure als zweckmäßig erwiesen hängend und homogen ausgebildet ist. und die anderer- hat. Anschließend an diese Vorbehandlung wird die seits so dünn sein muß, daß sie durch den Tunnel- Oberfläche gegebenenfalls bei erhöhter Temperatur effekt von den Ladungsträgern durchdrungen werden 35 einer Sauerstoff- oder sauerstoffhaltigen Atmosphäre kann. Auf Grund der im Zusammenhang mit der Er- ausgesetzt. Gegebenenfalls tritt an Stelle der Behandfindung angestellten Versuche hat sich gezeigt, daß die
Fremdschicht bis zu etwa 1Zj μ stark sein kann und daß
sie zweckmäßig dicker als '/»μ, mindestens jedoch
Vim> μ sein soll.the foreign layer provided according to the invention, ao rtalbleite? gfufi3suBstanz ^ * S te consists for example in particular oxide layer, thicker than that according to Mott of oxides or other chalcogenides, which presupposed oxide layer. The foreign layer, if necessary due to the disturbance of the stoichiometric of the invention, should namely be pure and homogeneous and should be connected as far as possible in equilibrium according to the principle of controlled Vain. These requirements are p- or η-conductive in the desired manner, according to MOtt's considerations, it should not be considered sulfides or tellurides or titanium oxides, for example because the oxide layer itself in the theoretical ΤΠΧ. KonTm ^^ eispicTs "weiseTiierfuT" in "question * see consideration is disregarded and the application of the Freradschicht goes only as a carrier for the effective oxygen serves. Retail Space of the semiconductor crystal ahead, with the layer after Erfindjung unless they a pure, single 30 treatment of silicon particularly an already vorfache oxide layer is to be applied as an insulating beaten mixture of 40> / "hydrofluoric acid and see what is so thick that it is formed hanging and homogeneous in well-fuming nitric acid, and that has been found to Temperature effect can be penetrated by the charge carriers 35 an oxygen or oxygen-containing atmosphere annex with the ex- posed. If necessary, instead of the treatment, attempts made has been shown that the
Foreign layer up to about 1 Zj μ can be strong and that
it is expediently thicker than '/ »μ, but at least
Vim should be> μ. Da bei derartigen im Verhältnis zu der Mottschen
Zwischenschicht4 erheblich dickeren Schichten auch
THKh andere physikalische Wirkungen auftreten können, sei an Hand der Fig. 2 eine andere'Überlegung
durchgeführt, welche bei der Schichtbildung'nach der 45 werden kann. Erfindung ebenfalls Platz greifen kann und möglicher- Die Erfindung bezieht sich hauptsächlich auf Halbweise zusätzlich zur ersten Deutungsart in Betracht leiter, wie Germanium, Silicium. Verbindungen von kommt. Hiernach besteht die dünne Fremdschicht, Elementen der III. und, V., IL und VI., I. und welche mit 3 bezeichnet ist., aus einer halblgjtendcn VII. Gruppe des Periodischen Systems sowie deren Substanz, die beispielsweise" oluTch ein Gemisch so Mehtfachverbindungen. . . . mehrerer Oxyde zustande kommen kann. Dabei ist es
wichtig, daß diese Schicht den entgegengesetzten Lci-As with such in relation to the Mottschen
Intermediate layer 4 considerably thicker layers too
THKh other physical effects can occur, consider a different consideration with reference to FIG
carried out, which can be carried out during the layer formation after 45. Invention can also take place and possible- The invention relates mainly to semi-conductor in addition to the first type of interpretation into consideration, such as germanium, silicon. Connections come from. After that, the thin foreign layer, elements of III. and, V., IL and VI., I. and which is denoted by 3., from a semi-sequential VII group of the Periodic Table and their substances, which, for example, are a mixture of multiple compounds... of several oxides can. It is
important that this layer the e ent gegengeset zth LCI FäirHes n-Siliciums p-leitcnd ist. Die Zwischenschicht bewirkt dann" For n-silicon is p-conductive. The intermediate layer then causes " lung mit Sauerstoff eine entsprechende Behandlung mit einer Schwefel-, Telluratmosphäre od. dgl. Es ist unter Umständen auch möglich, das gewünschte Oxyd, insbesondere SHiciumoxyd, Siliciumtellurid, Titanoxyd od. dgl. durch Aufdampfen auf die Halbleiteroberfläche aufzubringen, wobei der Aufdampfvorgang entweder an Stelle der atmosphärischen Behandlung bzw. Temperung oder zusätzlich zu dieser angewandttreatment with oxygen a corresponding treatment with a sulfur, tellurium atmosphere or the like. It is possibly also possible, the desired oxide, especially silicon oxide, silicon telluride, titanium oxide or the like. To be applied to the semiconductor surface by vapor deposition, the vapor deposition process either in place of the atmospheric treatment or tempering or in addition to this PatentaSSPBOCME:Patent aSSPBOCME: das" Zustandekommen eines ■p-n-Ulter.r ganges, welcher gegebenenfalls zusätzlich zur Schottky^chcn Randschicht eine übliche Flächcnrichtleiterwirkung hervorruft: Die Verformung des Leitungsbandes in den drei Schichten 1, 3 und 2 ist in Üblicher Weise in der Fig. 2 angedeutet. * ■ the "state ekomm s a s ■ pn Ulter .r gear, which optionally additionally CHCN for Schottky ^ boundary layer causes a usual Flächcnrichtleiterwirkung: The deformation of the conduction band in the three layers 1, 3 and 2 is in a conventional manner in Fig. 2 indicated. * ■ Es ist gemessen worden, daß Ise» der beispielsweise!» Anordnung, wie sie in Fig. 3 dargestellt ist. sich folgende Leitiähigkeitseigenscnattcn der gegebenenfalls p-lcitendcn Zwischenschicht 3 auf der n-lcitenden Siliciumschicht 1 ergeben: Die Schicht 3 hat eine Dicke von '/ta μ und besteht aus Siliciumoxyd, welches gegebenenfalls aus mehreren Oxydschichten-geinischt ■ sein kann. Die Kathode 2'besteht aus Go*d, Silber oder auch Kupfer. In Richtung des Pfeiles S parallel zur Schichtung weist die Zwischenschicht einen Wi- 7«It has been measured that Ise "for example!" Arrangement as shown in FIG. The following Leitiähigkeitseigenscnattcn optionally p-lcitendcn intermediate layer 3 lcitenden n-on the silicon layer 1 give: The layer 3 has a thickness of '/ ta μ and made of silicon oxide, which can ■ optionally be geinischt oxide layers-from several. The cathode 2 'consists of gold, silver or copper. In the direction of the arrow S parallel to the layering, the intermediate layer has a wi 1. Verfahren zum Herstellen einer Halbleiter-, anordnung, beispielsweise Richtleiter oder Transistor, mit einer zwischen einer Metallschicht'und der Oberfläche des Halbleiterkristalls erzeugten Randschicht, bei dem die zwischen dem Halbleiterkristall und der Metallschicht befindliche' Halbleiteroberfläche zunächst extrem gereinigt und auf der von jeder Fremdschicht befreiten Halbleiteroberfläche durch entsprechende weitere Oberflächenbehandlung eine in sich reine, homogene, zusammenhängende, im Vergleich, zur Randschicht sehr dünne, beispielsweise 'Λωμ Dicke aufweisende Oxydschicht erzeugt wird, auf der dann die Metallschicht aufgebracht wird, nach Patentanmeldung S 40844 VIIIc/21g, dadurch gekennzeichnet, daß an Stelle der Oxydschicht eine Fremd-1. A method for producing a semiconductor arrangement, for example a directional conductor or transistor, with one produced between a metal layer and the surface of the semiconductor crystal Edge layer in which the 'located between the semiconductor crystal and the metal layer' Semiconductor surface first extremely cleaned and on the semiconductor surface freed from every foreign layer by appropriate further surface treatment a pure, homogeneous, coherent, compared to the edge layer, very thin, for example 'Λωμ thickness Oxide layer is generated, on which the metal layer is then applied, according to patent application S 40844 VIIIc / 21g, characterized in that that instead of the oxide layer a foreign schicht verwendet wird, die aus einem oder mehreren Chalkogenide«, ausgenommen den Oxyden, vorzugsweise des Halbleitermaterials, nnd/oder einer Titanverbindung, beiipielsweise Titandioxyd, besteht oder solche enthält.layer is used, which consists of one or more chalcogenides «, with the exception of the oxides, preferably of the semiconductor material, and / or a titanium compound, for example titanium dioxide, exists or contains such. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Fretndschicht zwischen 1Am und 1 μ gewählt wird.2. The method according to claim 1, characterized in that the thickness of the Fretndschicht is chosen between 1 Am and 1 μ. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach einer Politur der Halb- te leitsroberfläche, gegebenenfalls bei erhöhter Temperatur, die Halbleiteroberfläche einem flüssigen und/oder gasförmigen Medium ausgesetzt wird und dabei die Fremdschicht durch Verbindung^·3. The method according to claim 1 or 2, characterized in that after polishing the half te lleitroberfläche, optionally at elevated temperature, the semiconductor surface is exposed to a liquid and / or gaseous medium and thereby the foreign layer by connection ^ · bildung erzeugt wird. _. ' '"*"*education is generated. _. '' "*" * —?T~ Verfahren" nach Anspruch 1 oder. 2, dadurch gekennzeichnet, daß die Fret .-!schicht aufgedampft-? T ~ method "according to claim 1 or 2, thereby characterized in that the Fret .-! layer is vapor-deposited wird. ~ ■ ~ ——·,will. ~ ■ ~ —— ·, ■^"SrVerfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Metallelektrode im Vakuum, zweckmäßig unmittelbar nach der Aufbringung der Fremdschicht, durch Bedampf er. erzeugt wird.■ ^ "Sr method according to one of claims 1 to 4, characterized in that the metal electrode in a vacuum, expediently immediately after Application of the foreign layer by steaming it. is produced. In Betracht gezogene Druckschriften: USA-Patentschrift Nr. 2 497 770.References considered: U.S. Patent No. 2,497,770. Hierzu 1 Blatt Zeichnungen1 sheet of drawings
DENDAT1067131D 1954-09-15 Method for producing a semiconductor arrangement with an edge layer produced between a metal layer and the surface of the semiconductor crystal Pending DE1067131B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DES40844A DE1044286B (en) 1954-09-15 1954-09-15 Method for producing a semiconductor arrangement, for example a directional conductor or transistor
DES0041996 1954-12-17

Publications (1)

Publication Number Publication Date
DE1067131B true DE1067131B (en) 1959-10-15

Family

ID=25995175

Family Applications (2)

Application Number Title Priority Date Filing Date
DENDAT1067131D Pending DE1067131B (en) 1954-09-15 Method for producing a semiconductor arrangement with an edge layer produced between a metal layer and the surface of the semiconductor crystal
DES40844A Pending DE1044286B (en) 1954-09-15 1954-09-15 Method for producing a semiconductor arrangement, for example a directional conductor or transistor

Family Applications After (1)

Application Number Title Priority Date Filing Date
DES40844A Pending DE1044286B (en) 1954-09-15 1954-09-15 Method for producing a semiconductor arrangement, for example a directional conductor or transistor

Country Status (3)

Country Link
DE (2) DE1044286B (en)
FR (1) FR1126109A (en)
GB (1) GB814527A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL210216A (en) * 1955-12-02
US3099576A (en) * 1960-06-24 1963-07-30 Clevite Corp Selective gold plating of semiconductor contacts
NL128768C (en) * 1960-12-09
DE1194986B (en) * 1961-07-15 1965-06-16 Siemens Ag Tunnel diode with partially falling current-voltage characteristic
US3666913A (en) * 1966-09-14 1972-05-30 Texas Instruments Inc Method of bonding a component lead to a copper etched circuit board lead

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2402839A (en) * 1941-03-27 1946-06-25 Bell Telephone Labor Inc Electrical translating device utilizing silicon
US2497770A (en) * 1948-12-29 1950-02-14 Bell Telephone Labor Inc Transistor-microphone

Also Published As

Publication number Publication date
FR1126109A (en) 1956-11-15
DE1044286B (en) 1958-11-20
GB814527A (en) 1959-06-10

Similar Documents

Publication Publication Date Title
DE2109874C3 (en) Semiconductor component with a monocrystalline silicon body and method for manufacturing
DE19751294B4 (en) Semiconductor device and method for its production
DE69005711T2 (en) Process for the production of P-type II-VI semiconductors.
DE2654429A1 (en) SEMICONDUCTOR DEVICE, IN PARTICULAR PHOTOVOLTAIC PROBE, WITH AN ALLOY-BASED SUBSTRATE CD DEEP X HG DEEP 1-X TE, AND PROCESS FOR THEIR PRODUCTION
DE2031333C3 (en) Method for manufacturing a semiconductor component
DE2920444C2 (en) Method for ohmic contacting of a semiconductor component
DE2062041C3 (en) Process for the production of semiconductor junctions by liquid phase epitaxy of solid solutions of n / IV and IV / VI semiconductor compounds
DE3021074C2 (en) Thermal diffusion process for the production of surface layers from Hg 1 - x Cd x Te
DE1067131B (en) Method for producing a semiconductor arrangement with an edge layer produced between a metal layer and the surface of the semiconductor crystal
DE2529747C3 (en) Process for the production of epitaxial growths from the liquid phase
DE2641232C2 (en) Layer structure and process for its manufacture
DE1514888B1 (en) Method for manufacturing a planar germanium transistor
DE2602705A1 (en) ELECTRON TUBE WITH A PHOTOCATHOD, PHOTOCATHOD FOR SUCH A TUBE AND A METHOD FOR MANUFACTURING SUCH A TUBE
DE1964837B2 (en) Method for manufacturing a light emitting semiconductor diode
DE1914563C3 (en) Method for producing an electroluminescent component
DE2163075C2 (en) Process for the production of electroluminescent semiconductor components
DE2527528B2 (en) Charge storage plate for an image pickup tube and method for making the same
DE69216138T2 (en) Process for structuring multilayer thin films with a superconducting layer
DE2255508A1 (en) PROCESS FOR THE EPITACTIC GROWING OF A THIN, WELL-CONDUCTING SEMICONDUCTOR LAYER
DE2438787A1 (en) GA AL AS SEMICONDUCTOR LASER
DE2556503A1 (en) Stress-free semiconductive epitactic film on substrate - with stress-absorbing intermediate layer
AT233059B (en) Semiconductor device and method for its manufacture
DE1285625C2 (en) METHOD FOR MANUFACTURING A SEMICONDUCTOR COMPONENT
DE2420741C2 (en) Manufacturing process for a light emitting diode
DE2638530A1 (en) Semiconductor with Schottky barrier - is formed by heating in contact with nickel pallaalladium alloy to form film of intermetallic cpd.