DE1046374B

DE1046374B - Analog-digital converter for electronic computing systems

Info

Publication number: DE1046374B
Application number: DES37120A
Authority: DE
Original assignee: Societe dElectronique et dAutomatisme SA
Current assignee: Societe dElectronique et dAutomatisme SA
Priority date: 1953-01-12
Filing date: 1954-01-11
Publication date: 1958-12-11
Also published as: GB761884A

Description

Die Erfindung betrifft ein mit Elektronenröhren arbeitendes Codiergerät für die periodische Umwandlung der Augenblickswerte einer Spannung, deren zeitlicher Verlauf eine stetig veränderliche Größe wiedergibt (im folgenden als »Analogiespannung« bezeichnet), in ihre Darstellung im binären Ziffernsystem. Hierbei soll die »Analogiespannung« innerhalb einer Werteskala variieren, die zwischen zwei vorgegebenen Werten von entgegengesetztem Vorzeichen liegt, d. h. der Umsetzer soll in algebraischer Weise arbeiten.The invention relates to an electronic tube coding device for periodic conversion the instantaneous values of a voltage, the course of which over time is a constantly changing quantity reproduces (hereinafter referred to as "analog voltage"), in its representation in the binary number system. Here the »analogy voltage« should vary within a value scale between two predetermined values are of opposite sign, d. H. the translator should be in algebraic Work wisely.

Bei der Umformung einer Analogiegröße in eine binäre Darstellung derselben Größe wird die Analogiefunktion, eine stetige Spannung von veränderlicher Amplitude, bekanntlich zunächst analysiert oder gemessen und der sich ergebende Wert in eine Gruppe von Spannungen mit einem oder dem anderen von zwei Werten, die jeweils die Ziffern 0 oder 1 darstellen, verwandelt. Diese Spannungsgruppe erscheint meist an den Klemmen eines statischen Speichers. Dann wird der Inhalt des statischen Speichers elektrisch abgelesen, um eine Impulsgruppe in binärer Zählweise zu erzeugen, bei der die zeitliche Verteilung der Impulse die gewünschte binäre Darstellung der Größe der Analogiespannung zu dem Zeitpunkt, wo sie gemessen oder analysiert wurde, gibt.When converting an analogy quantity into a binary representation of the same quantity, the analogy function, a steady voltage of variable amplitude, as is well known, first analyzed or measured and the resulting value into a group of voltages with one or the other of converts two values, each representing the digits 0 or 1. This tension group appears mostly at the terminals of a static storage tank. Then the contents of the static memory electrically read in order to generate a pulse group in binary counting, in which the temporal Distribution of the impulses the desired binary representation of the magnitude of the voltage analogous to that The time when it was measured or analyzed.

Ein in der oben angegebenen Weise definierter Code in binärer Zählweise wird algebraisch gemacht, indem man der erwähnten Spannungsgruppe eine zusätzliche Spannung hinzufügt, die einen oder den anderen von zwei Werten annehmen kann, je nachdem ob das Vorzeichen der Größe positiv oder negativ ist. Bei der Ablesung des statisch gespeicherten Codes wird diese das Vorzeichen darstellende Spannung in einen zusatzliehen Codetakt der Darstellung im binären Ziffernsystem, d. h. der erwähnten Code-Impulsgruppe, übersetzt, und zwar setzt man im allgemeinen den Codetakt, der das Vorzeichen der numerischen Größe bestimmt, an die Spitze der Impulsgruppe.A binary counting code defined as above is made algebraic by one adds an additional tension to the mentioned tension group, one or the other of can have two values, depending on whether the sign of the quantity is positive or negative. In the Reading the statically stored code will convert this voltage, which represents the sign, into an additional one Code clock of the representation in the binary number system, d. H. the mentioned code impulse group, translated, in general, one sets the code clock, which is the sign of the numerical quantity determined to be at the top of the impulse group.

Es sind verschiedene Codeumsetzer bekanntgeworden, die nach den beschriebenen Grundprinzipien arbeiten. Diese Codeumsetzer sind meist für Pulscodemodulation bestimmt, wo es nicht so sehr wie bei elektronischen Recihenanlagen auf die genaue Einhaitung der Phasenbeziehungen ankommt, weil es sich um die Übertragung von Sprache handelt und das Ohr bekanntlich gegen verhältnismäßig starke Phasenverzerrungen unempfindlich ist.Various code converters have become known that operate according to the basic principles described work. These code converters are mostly intended for pulse code modulation, where it is not so much as at electronic row systems on the exact unit the phase relationships matter because it is about the transmission of speech and the ear is known to be insensitive to relatively strong phase distortions.

Bei einem derartigen Umsetzer wird ein algebraischer Zähler von einem hochfrequenten Puls so lange in der einen oder anderen Richtung betätigt, bis die Ausgangsspannung eines ihn steuernden Spannungsvergleichsgerätes verschwindet. Dieses Gerät ver-Analog-digitaler Umsetzer
für elektronische RechenanlagenIn such a converter, an algebraic counter is actuated by a high-frequency pulse in one direction or the other until the output voltage of a voltage comparator controlling it disappears. This device ver-analog-digital converter
for electronic computing systems

Anmelder:
S. E. A. Societe d'ElectroniqueApplicant:
SEA Societe d'Electronique

et d'Automatisme,
Courbevoie, Seine (Frankreich)et d'Automatisme,
Courbevoie, Seine (France)

Vertreter: Dipl.-Ing. E. Prinz, Patentanwalt,
München-Pasing, Bodenseestr. 3 aRepresentative: Dipl.-Ing. E. Prinz, patent attorney,
Munich-Pasing, Bodenseestr. 3 a

Beanspruchte Priorität:
Frankreich vom 12. Januar 1953Claimed priority:
France 12 January 1953

gleicht die zu codierende Analogiespannung mit dem rückübersetzten Inhalt des Zählers.equals the analog voltage to be coded with the reverse-translated content of the counter.

Eine periodische Ablesung dieses Umsetzers stößt auf Schwierigkeiten. Unterbricht man nämlich die Speisung des Zählers in regelmäßigen Abständen, um seinen Inhalt ablesen zu können, so> ist man nicht sicher, daß das Gleichgewicht zwischen der Eingangsspannung und der rückübersetzten Spannung bereits erreicht ist. Wartet man andererseits stets bis zur Erreichung des Gleichgewichts, d. h. bis die Ausgangsspannung des Spannungsvergleichsgeräts verschwindet, so kann man nur eine aperiodische Ablesung durchführen. So etwas ist in elektrischen Rechenanlagen nicht möglich.A periodic reading of this converter runs into difficulties. If you interrupt the Supply of the meter at regular intervals in order to be able to read its content, see above> one is not sure that the equilibrium between the input voltage and the back-translated voltage already exists is reached. On the other hand, if one always waits until equilibrium is reached, i. H. until the output voltage of the voltage comparator disappears, you can only take an aperiodic reading. Such a thing is not possible in electrical computing systems.

Bei einem weiteren bekannten Umsetzer wird die Analogiespannung periodisch kurzzeitig auf einen Kondensator gegeben und lädt diesen mehr oder weniger auf, woraufhin der Kondensator von der Eingangsspannungsquelle abgetrennt wird. Hierauf wird die im Kondensator gespeicherte Ladung nacheinander mit den Ladungen anderer Kondensatoren von abnehmender Größe verglichen. Je nach dem Ergebnis des Vergleichs wird der betreffende Kondensator entladen oder im geladenen Zustand belassen. Die einzelnen Entladungsstromstöße ergeben den gewünschten binären Code.In a further known converter, the analog voltage is periodically briefly increased to a Given capacitor and charges it more or less, whereupon the capacitor from the input voltage source is separated. Thereupon the charge stored in the capacitor is successively compared to the charges of other capacitors of decreasing size. Depending on the result of the In comparison, the capacitor in question is discharged or left in the charged state. The single ones Discharge currents result in the desired binary code.

Bei dieser Schaltungsanordnung sind die Vergleichskondensatoren aber nicht voneinander unabhängig, da sie sich über den gleichen Entladekreis entladen. Infolgedessen sind gewisse Schwankungen im Lade-In this circuit arrangement, however, the comparison capacitors are not independent of one another because they discharge themselves over the same discharge circuit. As a result, certain fluctuations in the charging

809 598/249809 598/249

zustand der einzelnen Kondensatoren unvermeidlich. Deswegen ist die Anordnung für elektronische Rechenmaschinen nicht brauchbar.condition of the individual capacitors is unavoidable. Therefore the arrangement is for electronic calculating machines not usable.

Der erfindungsgemäße Analog-Digital-Umsetzer ist von allen diesen Nachteilen frei. Er ist aus einfachen und seit langem durchentwickelten Teilen aufgebaut. Seine Steuerung geschieht mit Hilfe von Impulsen, die stets den Vorteil aufweisen, daß Schwankungen der Betriebsspannung und der Werte der Schaltungselemente in weiten Grenzen ohne Einfluß auf das Ergebnis sind. Der Arbeitsverlauf hängt nicht von der Höhe der umzusetzenden Analogiespannung ab, so· daß keine nichtlinearen Verzerrungen auftreten können. Die einzelnen Schritte des Spannungsvergleichs werden mit fester Taktfolge durchgeführt. Da es sich um eine Nullmethode handelt, ist die erreichbare Genauigkeit sehr hoch.The analog-to-digital converter according to the invention is free from all of these disadvantages. He's made simple and built up parts that have been developed for a long time. Its control is done with the help of impulses always have the advantage that fluctuations in the operating voltage and the values of the circuit elements are within wide limits without any influence on the result. The work flow does not depend on the level of the analog voltage to be converted, so that no non-linear distortions occur can. The individual steps of the voltage comparison are carried out with a fixed cycle sequence. There If it is a zero method, the achievable accuracy is very high.

Erfindungsgemäß wird von einem statischen Speicher mit getrennten Stufen, also· ohne Übertragungsverbindungen zwischen den einzelnen Stufen Gebrauch gemacht. Der Inhalt dieses Speichers wird periodisch auf einen bestimmten Wert eingestellt und dann stufenweise so lange geändert, bis die in bekannter Weise erzeugte Vergleichsspannung verschwindet. Infolge der stufenweisen Durchführung dieser Operation wird jede Stufe nur einmal betätigt und der Meßvorgang besteht aus einer wohlbestimmten Anzahl von Schritten, die gleich der Stufenzahl des Speichers ist.According to the invention, a static memory with separate stages, that is without transmission connections made use of it between the individual stages. The content of this memory is updated periodically set a certain value and then gradually changed until the in the known way generated equivalent stress disappears. As a result of the gradual implementation of this operation will each stage is actuated only once and the measuring process consists of a well-defined number of Steps that is equal to the number of steps in the memory.

Demgemäß ist ein analog-digitaler Umsetzer gemäß der Erfindung für elektronische Rechenanlagen mit einem statischen Speicher, einer Vorrichtung zur periodischen Ablesung des Speicherinhalts, einem an den Speicher angeschlossenen Decodierer und einer Vorrichtung zum Vergleich der Ausgangsspannung des Decodierers mit der ziffernmäßig auszudrückenden Analogiespannung, und der Speicherinhalt periodisch auf einen festen Wert gebracht und dann unter Steuerung durch die Ausgangsspannung der Spannungsvergleichsvorrichtung schrittweise auf einen der betreffenden Analogiespannung entsprechenden Wert zurückgeführt wird, dadurch gekennzeichnet, daß der statische Speicher aus getrennten bistabilen Kippstufen besteht, deren jede nacheinander über ein Gate einen Betätigungsimpuls erhält und anschließend durch einen zweiten Impuls zurückgeschaltet wird, falls der letztere Impuls von einem auf die VoTzeichenlage der Vergleichsspannung ansprechenden Gate durchgelassen wird.Accordingly, an analog-digital converter according to the invention for electronic computing systems with a static memory, a device for periodic reading of the memory contents, an on decoder connected to the memory and a device for comparing the output voltage of the decoder with the analog voltage to be expressed numerically, and the memory content periodically brought to a fixed value and then under the control of the output voltage of the voltage comparator is gradually returned to a value corresponding to the relevant analog voltage, characterized in that the static memory consists of separate bistable flip-flops, each one after the other via a gate Receives actuation impulse and is then switched back by a second impulse, if the the latter pulse is allowed to pass through a gate responsive to the VOC position of the comparison voltage will.

Ferner kann bei dem erfindungsgemäßen Umsetzer sehr leicht das Vorzeichen der zu codierenden Analogiespannung berücksichtigt werden. Hierzu erhält der Speicher eine zusätzliche Kippstufe zur Kennzeichnung des Vorzeichens der durch die anderen Stufen dargestellten numerischen Größe. Der Zustand dieser Vorzeichenkippstufe wird vorzugsweise vor demjenigen der anderen Kippstufen eingestellt.Furthermore, in the converter according to the invention, the sign of the to be coded Analog voltage must be taken into account. For this purpose, the memory receives an additional flip-flop Identification of the sign of the numerical quantity represented by the other levels. The state this sign flip-flop is preferably set before that of the other flip-flops.

Weitere Einzelheiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels an Hand der Zeichnung.Further details of the invention emerge from the description of an exemplary embodiment Hand drawing.

Die in Fig. 3 gezeigte Schaltung dient zur Um-Wandlung einer Größe, die durch eine Spannung der in Fig. 1 abgebildeten Art dargestellt wird, aus ihrer Analogdarstellung in die binäre Darstellung. In Fig. 2 sind für das Arbeiten der Schaltung nach Fig. 3 erforderliche Steuersignale abgebildet.The circuit shown in Fig. 3 is used to convert a variable that is determined by a voltage of the is represented in Fig. 1 type, from its analog representation to the binary representation. In Fig. 2 the control signals required for the operation of the circuit according to FIG. 3 are shown.

Die Analogiespannung U der Fig. 1 kann sich zu beiden Seiten des Wertes Null verändern, ist jedoch auf sieben positive und sieben negative Stufen beschränkt. Jede Stufe ist eine willkürlich festgelegte Spannungseinheit dieser Analogiespannung, und zwar liegt deren Waihl im Belieben des Konstrukteurs, deren Wahl die Genauigkeit der Anordnung bestimmt. Die Codierung einer solchen Spannung, d. h. ihre Umwandlung in die Darstellung im binären Ziffernsystem, soll zu Zeitpunkten gleichen Abstands i₀, J₁... i₆ ... vorgenommen werden. Jedes einer Codierung zugeordnete Zeitintervall ist auf T (Fig. 2) beschränkt. Dieser Wert T muß so gewählt werden, daß der Wert der Analogiespannung im wesentlichen keine Zeit zur Veränderung hat, bzw. genauer gesagt, daß die mögliche Änderung der Spannung U in der Zeit T keinesfalls eine Einheitsstufe erreichen kann.The analog voltage U of FIG. 1 can change on both sides of the value zero, but is limited to seven positive and seven negative steps. Each stage is an arbitrarily determined voltage unit of this analog voltage, the choice of which is at the discretion of the designer, the choice of which determines the accuracy of the arrangement. The coding of such a voltage, ie its conversion into the representation in the binary number system, should be carried out at times of the same distance i ₀ , J ₁ ... i ₆ ... Each time interval assigned to a coding is restricted to T (FIG. 2). This value T must be chosen so that the value of the analog voltage has essentially no time to change, or more precisely, that the possible change in voltage U in the time T can in no way reach a uniform level.

Bei sieben Stufen enthält der statische Speicher 10 (Fig. 3) nur vier Kippstufen, von denen drei die Ziffern I, II, III tragen und die vierte mit 6" bezeichnet ist.With seven stages, the static memory 10 (FIG. 3) contains only four flip-flops, three of which are the Numbers I, II, III bear and the fourth is denoted by 6 " is.

Jede Stufe ist so geschaltet, daß sie zwei stabile Zustände annehmen kann, d.h., in binärer Ausdrucksweise einen Zustand Null und einen Zustand Eins. Eine bekannte Ausführungsart einer solchen Kippschaltung ist bei Stufe I gezeigt. Sie besteht aus zwei Trioden 1-2 mit Netzwerken gleicher Zeitkonstante zwischen Anode der einen Röhre und Steuergitter der anderen und umgekehrt. Der Betätigungseingang kann parallel auf die beiden Steuergitter führen, wenn Impulse negativer Polarität verwendet werden. Im binären Zustand Null ist die Röhre 1 leitend und die Röhre 2 nichtleitend oder blockiert. Im binären Zustand Eins ist die Röhre 1 blockiert und die Röhre 2 leitend. Alle Stufen sind in der Zeichnung im Zustand Null dargestellt, d. h. in einem Augenblick, wo eine Codierungsperiode T beginnt, nachdem der Rückführungsimpuls des Speichers auf Null R₀ (Fig. 2) an der Klemme 28 (Fig. 3) angelegt wurde. Dieser Impuls wirkt nur auf diejenigen Stufen, die sich im Zustand Eins befinden.Each stage is connected in such a way that it can assume two stable states, that is to say in binary terms a state zero and a state one. A known embodiment of such a flip-flop is shown at stage I. It consists of two triodes 1-2 with networks of the same time constant between the anode of one tube and the control grid of the other and vice versa. The actuation input can lead to the two control grids in parallel if pulses of negative polarity are used. In the binary state zero, the tube 1 is conductive and the tube 2 is non-conductive or blocked. In the binary state one, tube 1 is blocked and tube 2 is conductive. All stages are shown in the drawing in the zero state, ie at a moment when a coding period T begins after the return pulse of the memory to zero R ₀ (FIG. 2) has been applied to terminal 28 (FIG. 3). This impulse only affects those levels that are in state one.

Die Anodenspannungen der Röhren 1 der Kippstufen sind mit den Eingängen 58, 59, 60 und 61 einer Ablesevorrichtung 6 verbunden, während die Anodenausgänge der Röhren 2 zu den Eingängen von Netzwerken 34, 35, 36 und 37 einer Decodiereinrichtung 5 führen.The anode voltages of the tubes 1 of the flip-flops are one with the inputs 58, 59, 60 and 61 Reading device 6 connected, while the anode outputs of the tubes 2 to the inputs of networks 34, 35, 36 and 37 of a decoder 5 lead.

In der dargestellten Schaltung enthält die Ablesevorrichtung vier Pentoden 66, 67, 68 und 69. Die Anodenausgänge dieser Röhren sind mit den Eingängen 64, 63, 62 und 65 einer Verzögerungsleitung verbunden, an deren einem Ende die Entnahmeleitung 74 angeschlossen ist. Alle Steuergitter der Pentoden empfangen Ableseimpulse von einer einzigen Klemme 70 aus. Jede Pentode wird so· von einer Kippstufe gesteuert, daß sie nur dann einen Ableseimpuls überträgt, wenn diese Stufe in ihrem Zustand Eins ist, während sie keinen Ableseimpuls übertragt, wenn die ihr zugeordnete Stufe im Zustand Null ist.In the circuit shown, the reading device includes four pentodes 66, 67, 68 and 69. The Anode outputs of these tubes are connected to inputs 64, 63, 62 and 65 of a delay line connected, at one end of which the extraction line 74 is connected. All control grids of the pentodes receive reading pulses from a single terminal 70. Each pentode is controlled by a flip-flop that it only transmits a reading pulse when this stage is in its state one, while it does not transmit a reading pulse if the level assigned to it is in the state zero.

Da es bei einer codierten Impulsgruppe in binärer Zählweise üblich ist, daß der erste Impuls, d. h. der erste Codetakt das Vorzeichen der numerischen Größe bedeutet, wird die Pentode 69 von der Stufe 6" des Speichers gesteuert, und ihr Ausgang ist mit dem letzten Abgriff der Verzögerungsleitung verbunden. Da es ferner üblich ist, daß in einer solchen Impulsgruppe die Codetakte in der Reihenfolge steigender Stellenwerte der Glieder, die sie darstellen, angeordnet sind, ist der Ausgang der von der Stufe I des Speichers gesteuerten Röhre 66 mit dem vorletzten Abgriff der Verzögerungsleitung verbunden usw.Since it is common for a coded pulse group in binary counting that the first pulse, i.e. H. the first code clock means the sign of the numerical size, the pentode 69 is from level 6 "des And its output is connected to the last tap of the delay line. Since it is also common that in such a pulse group, the code clocks in increasing order Place values of the limbs that they represent, are arranged, the output is the from the stage I of the Memory-controlled tube 66 connected to the penultimate tap of the delay line, etc.

Natürlich kann die Schaltung der Ablesevorrichtung abgeändert werden, indem alle Ausgänge der Röhren gemeinsam an den Leiter 74 gelegt werden,Of course, the circuitry of the reading device can be modified by removing all outputs of the Tubes are laid together on conductor 74,

5 65 6

während die Steuergitter der Röhren durch einen die und die Anode der Röhre 18 zum Betätigungseingangwhile the control grids of the tubes through a die and the anode of the tube 18 to the actuation input

Verzögerungsleitung durchlaufenden Ableseimpuls er- der Kippstufe I.The reading pulse passing through the delay line goes to the flip-flop I.

regt werden, und jedes Steuergitter an einen eigenen Die Steuergitter der Röhren 15 bis 18 sind ferner Abgriff der Leitung gelegt wird. Der innere Aufbau gemeinsam mit der Klemme 27 zur Zuführung der der AblesevO'rrichtung ist nicht Gegenstand der Er- 5 Impulse d_t verbunden. Diese Impulse gehen jeweils findung und kann in beliebiger Weise abgeändert wer- den Impulsen d₀ voraus, und zwar gibt es in jedem den. Die für die Decodiervorrichtung angegebene Codierungsintervall drei Impulse^, für jede Speicher-Schaltung ist ebenfalls ein einfaches Ausführungs- stufe III, II, I einen Impuls. Der erste Impuls d₀ ist beispiel für diese an sich bekannte Einrichtung. zur Betätigung der Vorzeichenkippstufe S bestimmt,are excited, and each control grid is placed on its own The control grid of the tubes 15 to 18 are also tapping the line. The internal structure together with the terminal 27 for supplying the reading device is not the subject of the pulse d _t . These impulses are always found and can be modified in any way. The impulses d _{0 are} preceded by the. The coding interval specified for the decoding device, three pulses, for each memory circuit is also a simple execution stage III, II, I, a pulse. The first pulse d ₀ is an example of this known device. intended to operate the sign toggle stage S,

Ihre Ausgangsklemme 7 ist mit einem der Ein- io falls die Spannung bei 11 negativ ist.Your output terminal 7 is one of the inputs if the voltage at 11 is negative.

gänge, hier 9, eines Paares von Eingangsklemmen Die Verteilung der Impulse, die auf die Stufen desgears, here 9, of a pair of input terminals The distribution of the impulses to the stages of the

einer Spannungsvergleichseinricihtung 8 verbunden, Speichers während einer Codierungsperiode T über-a voltage comparison device 8 connected, memory during a coding period T over-

deren andere Klemme bei 11 die der zu codierenden tragen werden können, wird durch Zeichen gesteuert,the other terminal of which can be worn at 11 that of the one to be coded is controlled by characters,

Größe Analogiespannung aufnimmt. die aus langen Impulsen d_s, d_it d₂, d_± bestehen. Diese Diese Spannungsvergleichseinrichtung (Kompara- 15 Impulse werden an Klemmen 19, 20, 21 und 26 überSize analogy voltage absorbs. which consist of long pulses d _s , d _it d ₂ , d _± . This voltage comparison device (comparative 15 pulses are transmitted to terminals 19, 20, 21 and 26)

torj kann eine Eingangsmischstufe enthalten, die aus die Bremsgitter der Röhren 15, 16, 17, 18 zugeführt,torj can contain an input mixer which is fed from the brake grids of the tubes 15, 16, 17, 18,

zwei gleichen Widerständen 29 und 30 besteht, deren Jeder lange Impuls ist so beschaffen, daß er die Röhre,consists of two equal resistors 29 and 30, each of which is long impulse is of such a nature that it

gemeinsamer Punkt über einen Differenzverstärker77 die er erreicht, für den Durchgang eines an ihremcommon point via a differential amplifier77 which it reaches for the passage of one to theirs

(beispielsweise einen Kathodenverstärker) eines der Steuergitter auftretenden Impulses durchlässig macht, Steuergitter einer Schmittschen Kippschaltung 31 be- 20 sei es nun der Impuls d_t oder der Impuls d₀. (for example a cathode amplifier) makes one of the control grid pulses permeable, control grid of a Schmitt flip-flop circuit 31 be 20 whether it is the pulse d _t or the pulse d ₀ .

aufschlagt. Diese Kippschaltung kann nicht nur zwei Die vollständige Gruppe von Steuersignalen für eineserves. This flip-flop can not only have two complete set of control signals for one

feste Zustände einnehmen, vielmehr hängt hier die Periode T ist in Fig. 2 dargestellt. Sie wird geliefertassume fixed states, rather the period T depends here in FIG. 2. It will be delivered

Ausgangsspannung von der S teuer spannung ab. Je von einer nicht gezeigten Vorrichtung, deren an sichOutput voltage from the expensive voltage. Depending on a device not shown, its per se

nachdem, ob die algebraische Summe der beiden bei 9 bekannte Bauweise außerhalb des Rahmens der Erfin- und 11 an den Komparator angelegten Spannungen 25 dung liegt. Man kann z. B. annehmen, daß die Signaleafter whether the algebraic sum of the two construction known at 9 is outside the scope of the invention and 11 voltages applied to the comparator 25. You can z. B. assume that the signals

das eine oder das andere Vorzeichen hat, also· positiv von einer sich ununterbrochen drehenden magnetischenhas one or the other sign, i.e. · positive from a continuously rotating magnetic

oder negativ ist, wird die Kippschaltung 31 in den Trommel geliefert werden, auf der sie vorher aufge-or negative, the flip-flop circuit 31 will be supplied in the drum on which it was previously recorded.

einen oder den anderen ihrer beiden Zustände über- zeichnet wurden, und von der sie periodisch undone or the other of their two states were oversubscribed, and of which they periodically and

geführt. Die aus dem Decodiergerät hervorgehende zyklisch abgenommen werden. In einer elektrischenguided. Those emerging from the decoding device are taken cyclically. In an electric

Spannung heißt Z. Sie ist immer von entgegen- 30 Rechenmaschine, in der man im allgemeinen die erfin-Voltage is called Z. It is always from the opposite side.

gesetzter Polarität wie diejenige der bei 11 angelegten dungsgemäße Anordnung verwenden wird, enthaltenSet polarity as that of the proper arrangement applied at 11 is used

Spannung U. die Organe zur Programmsteuerung häufig eine solcheVoltage U. the organs for program control often such

Durch geeignete Wahl der bei 24 demjenigen Trommel und liefern jedenfalls Signale der in Fig. 2By a suitable choice of the drum and at 24 each deliver signals of the in Fig. 2

Steuergitter der Schmittschen Kippschaltung 31, die betrachteten Art.Control grid of the Schmitt flip-flop circuit 31, the considered art.

nicht mit dem Ausgang des Differenzverstärkers 77 35 In der Decodiervorrichtung 5 bestehen die Eingangsverbunden ist, angelegten Vorspannung hat die Kipp- netzwerke, die von den Anodenausgängen der Röhren 2 schaltung folgende Zustände. Im Zustand Null ist die der Kippgeräte I, II, III, S gesteuert werden, aus Po-Röhre 22 blockiert und die Röhre 23 leitend, während tentiometerschaltungen 34, 35, 36, 37, die mit den im Zustand Eins die Röhre 22 leitend und die Röhre Steuergittern der Trioden 38, 39, 40 und 75 verbun-23 blockiert ist. Die Ausgangsspannung des Kompa- 40 den sind. Diese Trioden sind dann leitend, wenn die rators wird bei 12 von der Anode der Röhre 22 abge- Röhren 2 der Speicherstufen blockiert sind, d. h., die ncmmen. Diese Ausgangsspannung ist hoch, wenn die entsprechenden Stufen ihren Zustand Null einnehmen. Kippschaltung 31 im Zustand Null ist, und im Zu- Dieser Zustand ist im beschriebenen Beispiel nach jestand Eins der Kippschaltung ist die Ausgangsspan- dem Impuls R₀ vorhanden.not connected to the output of the differential amplifier 77 35. In the decoding device 5 the input is connected, applied bias voltage has the trigger networks, the following states from the anode outputs of the tubes 2 circuit. In state zero, the tilting devices I, II, III, S are controlled, from Po tube 22 blocked and tube 23 conductive, while tentiometer circuits 34, 35, 36, 37, with those in state one, tube 22 conductive and the tube control grids of the triodes 38, 39, 40 and 75 verbun-23 is blocked. The output voltage of the compade 40 are. These triodes are conductive when the rators is removed from the anode of the tube 22 at 12- tubes 2 of the storage stages are blocked, ie the ncmmen. This output voltage is high when the corresponding stages assume their zero state. Flip-flop 31 is in the zero state, and in the closed This state is in the example described after each one of the flip-flop, the output voltage is the pulse R ₀ available.

nung niedrig. 45 Die Anoden der Röhren 38, 39, 40 sind jeweils mit Der Ausgang 12 ist mit dem Bremsgitter einer Widerständen 46, 47, 48 verbunden, die ein Mischnetz-Pentode 32 verbunden, die einem Gate 13 angehört. werk am Eingang eines SummierungsVerstärkers 51 Diese Röhre 32 ist so eingerichtet, daß sie an ihrem bilden. Sie sind ferner mit den Klemmen 41,42 bzw. 43 Steuergitter über eine Eingangsklemme 14 eine peri- verbunden, denen geeichte Bezugsspannungen zugeodische Impulsfolge d₀ (Fig. 2) von positiver Polari- 50 führt werden. Schließlich sind die Anoden dieser tat erhält. Der Röhre 32 folgt eine Vorzeichenumkehr- Röhren mit den Kathoden nur in einer Richtung leiröhre 33. Wenn die Röhre 32 leitet und einen Im- tender Elemente, beispielsweise der Dioden 55, 56, 57 puls ^₀ aufnimmt, wird dieser Impuls mit negativem verbunden, deren Anoden an Masse liegen. Vorzeichen auf das Steuergitter der Röhre 33 über- Die Klemme 41 erhält eine einer Einheitsstufe (+1) tragen, die er blockiert, so daß die Röhre 33 infolge- 55 proportionale Spannung, dieKlemme42 eine Spannung, dessen an ihrem Ausgang 25 einen positiven Impuls die zwei Einheitsstufen ( + 2) proportional ist und die abgibt. Klemme 43 eine Spannung proportional vier Einheits-voltage low. 45 The anodes of the tubes 38, 39, 40 are each connected to The output 12 is connected to the braking grid of a resistor 46, 47, 48, which is connected to a mixed network pentode 32 which belongs to a gate 13. plant at the input of a summing amplifier 51. This tube 32 is arranged to form at its. They are also connected to the terminals 41, 42 and 43 control grid via an input terminal 14 with a peri pulse sequence d ₀ (FIG. 2) of positive polarity to which calibrated reference voltages are assigned. After all, the anodes of this tat are preserved. The tube 32 is followed by a sign-reversal tube with the cathodes only in one direction lead tube 33. When the tube 32 conducts and _{picks up an im- tender element, for example the diodes 55, 56, 57 pulse ^ 0} , this pulse is connected with a negative, whose anodes are connected to ground. The terminal 41 receives a unit stage (+1) which it blocks so that the tube 33 as a result of a proportional voltage, the terminal 42 a voltage, the output 25 of which is a positive pulse two unit levels (+ 2) is proportional and that gives off. Terminal 43 a voltage proportional to four unit

Wie in Fig. 2 dargestellt, sind in jeder Codierungs- stufen (+4). Alle diese Spannungen sind positiv,As shown in FIG. 2, there are coding levels (+4) in each. All of these tensions are positive

periodeT vier Impulse d₀ vorgesehen, die auf den dem Wenn die Speicherstufen I, II, III ihren Zustandperiod T four pulses d ₀ provided, which are based on the If the storage stages I, II, III their state

Speicher zugeführten Impuls R₀ folgen. Die drei letz- 60 Null einnehmen, sind die Röhren 38, 39, 40 leitend, The pulse R ₀ supplied to the memory follows. The three last 60 zero occupy the tubes 38, 39, 40 are conductive,

ten Impulse d₀ werden jeweils erst ausgesandt, wenn Über ihre zu diesem Zweck vorgespannten Kathodenth impulses d ₀ are only emitted when their cathodes, which are biased for this purpose

ein Impuls d_t einer anderen Impulsserie über eine mit besitzen diese Röhren dann an ihren AnodenausgängenThese tubes then have a pulse d _t of another pulse series via a with at their anode outputs

dem Ausgang 25 des Durchgangskreises 13 parallel eine negative Vorspannung, welche die Dioden 55, 56the output 25 of the through circuit 13 has a negative bias voltage in parallel, which the diodes 55, 56

geschaltete Eingangsklemme 27 angelegt ist. und 57 leitend macht. Diese Dioden legen also dieswitched input terminal 27 is applied. and makes 57 conductive. So these diodes put the

Der Ausgang 25 ist mit allen Steuergittern eines 65 Masse an die Eingänge 46, 47 und 48 der MischstufeThe output 25 is connected to all control grids of a 65 ground to the inputs 46, 47 and 48 of the mixer

Satzes von vier Pentoden 15 bis 18 verbunden. Die und schließen so die geeichten Potentiale bei 41, 42Set of four pentodes 15-18 connected. The and thus close the calibrated potentials at 41, 42

Anode der Röhre 15 führt zum Betätigungseingang und 43 kurz.The anode of the tube 15 leads to the actuation input and 43 briefly.

der Vorzeichenkippstufe 5 des Speichers, die Anode Der Ausgang der Röhre 75 ist mit dem Steuergitterof the sign flip-flop 5 of the memory, the anode. The output of the tube 75 is connected to the control grid

der Röhre 16 zu demjenigen der Kippstufe III, die einer zweiten Triode 76 verbunden. Die Anode dieserof the tube 16 to that of the flip-flop III, which is connected to a second triode 76. The anode of this

Anode der Röhre 17 zu demjenigen der Kippstufe II 70 Triode 76 liegt über einen Belastungswiderstand 53 anThe anode of the tube 17 to that of the flip-flop II 70 triode 76 is applied via a load resistor 53

Masse. Die Anode einer Diode 52 ist mit der Anode der Triode 76 verbunden. Die Kathode der Diode 52 steht mit einer Klemme 45 in Verbindung, die ein negatives Potential mit dem absoluten Wert von sieben Einheitsstufen (—7) empfängt. Diese Kathode ist ferner mit dem Widerstand 49 des Eingangsmischnetzwerks des Summierverstärkers 51, sowie mit der Anode einer Diode 54 verbunden, deren Kathode an Masse liegt. Wenn die Stufe -S" des Speichers in ihrem Zustand Null ist und so das Vorzeichen Plus darstellt, ist die Röhre 76 blockiert und die Diode 52 leitend. Dann ist die Masse über die Diode 54 an den Widerstand 49 gelegt und das Potential (—7) kurzgeschlossen. Dimensions. The anode of a diode 52 is connected to the anode of the triode 76. The cathode of diode 52 is connected to a terminal 45, which has a negative potential with the absolute value of seven Unit levels (-7) receives. This cathode is also connected to resistor 49 of the input mixing network of the summing amplifier 51, and connected to the anode of a diode 54, the cathode of which is connected Mass lies. If the level -S "of memory is in their State is zero and thus represents the sign plus, the tube 76 is blocked and the diode 52 is conductive. Then the ground is connected to the resistor 49 via the diode 54 and the potential (-7) is short-circuited.

Der Verstärker 51 ist neben seinem Eingangsmischnetzwerk wie üblich mit einem Gegenkopplungswiderstand 50 versehen. Er kann aus einem dreistufigen Gleichstromverstärker bestehen, der einen erheblichen Verstärkungsfaktor besitzt. Er kehrt das Vorzeichen jeder an seinem Steuergitter auftretenden Spannung um und liefert an der Klemme 7 eine Spannung von gleichem Wert, aber entgegengesetztem Vorzeichen wie die am Eingangsgitter seiner ersten Verstärkungsstufe zugeführte Spannung. Wenn beispielsweise die Vorzeichenkippstufe S im Zustand Eins und alle übrigen im Zustand Null sind, wird nur der Kurzschluß der geeichten Spannung ( — T) aufgehoben, und die Spannung ( — 7) wird dem Verstärker 51 zugeführt. Die Ausgangspannung bei 7 ist dann ( + 7). Wenn dagegen die Vorzeichenkippstufe S im Zustand Null und alle übrigen Kippstufen im Zustand Eins sind, empfängt der Verstärker eine resultierende Spannung ( + 7) und liefert an der Klemme 7 eine Ausgangsspannung (—7). Für jeden anderen Zustand des Speichers 10 ist die Arbeitsweise des Verstärkers ähnlich.In addition to its mixed input network, the amplifier 51 is provided with a negative feedback resistor 50 as usual. It can consist of a three-stage DC amplifier that has a significant gain factor. It reverses the sign of each voltage appearing on its control grid and delivers a voltage at terminal 7 of the same value but opposite in sign to the voltage supplied to the input grid of its first amplification stage. If, for example, the sign flip-flop S is in the state one and all others are in the state zero, only the short circuit of the calibrated voltage (- T) is canceled and the voltage (- 7) is fed to the amplifier 51. The output voltage at 7 is then (+ 7). If, on the other hand, the sign flip-flop S is in the state zero and all other flip-flops are in the state one, the amplifier receives a resulting voltage (+ 7) and supplies an output voltage (-7) at terminal 7. For any other state of memory 10, the operation of the amplifier is similar.

Zu Beginn einer Codierungsperiode T hat der Impuls R₀ alle Stufen in den binären Nullzustand übergeführt. Die bei 7 auftretende Spannung Z, die der Klemme 9 des Komparators 8 zugeführt wird, ist Null. Zuerst sei der Fall eines positiven Wertes der Eingangsspannung U an der Klemme 11, beispielsweise vom Wert (+2), betrachtet.At the beginning of a coding period T , the pulse R _{0 has converted} all stages into the binary zero state. The voltage Z occurring at 7, which is fed to the terminal 9 of the comparator 8, is zero. First, consider the case of a positive value of the input voltage U at terminal 11, for example of the value (+2).

Der lange Impuls d_s wird an die Klemme 19 angelegt, aber die Differenz U — Z ist positiv, also ist die Röhre 22 des Komparators 8 leitend, und die Rohre 32 des Durchgangskreises 13 überträgt keinen Impuls d₀ auf die Kippstufe S des Speichers. Die Vorzeichenkippstufe 5" bleibt also in ihrem binaren Zustand Null, der das Vorzeichen Plus bedeutet, und die Ausgangsspannung der Decodiereinrichtung 5 bleibt Null.The long pulse d _s is applied to the terminal 19, but the difference U - Z is positive, so the tube 22 of the comparator 8 is conductive and the tubes 32 of the through circuit 13 do not transmit any pulse d ₀ to the flip-flop S of the memory. The sign flip-flop 5 ″ therefore remains in its binary state zero, which means the sign plus, and the output voltage of the decoder 5 remains zero.

Dem Impuls d_s an der Klemme 19 folgt der Impuls d_a an der Klemme 20. Der bei 27 ankommende Impuls d_t wird über die Röhre 16 der Kippstufe III des Speichers zugeführt, und diese Stufe kommt in ihren binären Zustand Eins. Die geeichte Spannung ( + 4) wird somit freigegeben und dem Eingang des Verstärkers 51 zugeführt, da die Diode 57 blockiert wird. Die Decodiereinrichtung liefert eine Spannung Z = (—4). Die Steuerspannung der Spannungsvergleichsstufe 31 wird negativ und gleich (—2). Die Röhre 22 der Stufe 31 wird blockiert, und die Röhre 32 kann den Impuls d_Q durchlassen. Dieser Impuls führt also die Stufe III des Speichers in den Zustand Null über, und die Ausgangsspannung der Decodiereinrichtung kehrt auf Null zurück.The pulse d _s at the terminal 19 is followed by the pulse d _a at the terminal 20. The pulse d _t arriving at 27 is fed via the tube 16 to the flip-flop III of the memory, and this stage comes to its binary state one. The calibrated voltage (+ 4) is thus released and fed to the input of the amplifier 51, since the diode 57 is blocked. The decoder delivers a voltage Z = (-4). The control voltage of the voltage comparator 31 becomes negative and equal (-2). The tube 22 of the stage 31 is blocked and the tube 32 can pass the pulse d _Q. This pulse thus leads stage III of the memory to the state zero, and the output voltage of the decoder returns to zero.

Dem Impuls t?₄ an der Klemme 20 substituiert sich der Impuls d₂ an der Klemme 21. Der Impuls d_t bei 27 führt die Kippstufe II in fliren Zustand Eins über. Die Ausgangs spannung der Decodiereinrichtung wird ( — 2), weil die Diode 56 blockiert und der Kurzschluß für die geeichte Spannung (+2) bei 42 aufgehoben wird. Der Komparator 31 empfängt an seinem Eingang eine Spannung Null, und die Röhre 22 wird leitend, da die Vorspannung bei 24 entsprechend gewählt ist. Die Durchgangsstufe 32 wird blockiert, der Impuls d_ü kann nicht übertragen werden, und die Kippstufe II bleibt in ihrem binären Zustand Eins. Die Ausgangsspannung der Decodiereinrichtung bleibt (—2). Dem Impuls d₂ an der Klemme 20 substituiertThe impulse t? ₄ at terminal 20, the pulse d ₂ at terminal 21 is substituted. The pulse d _t at 27 transfers flip-flop II to state one. The output voltage of the decoder is (- 2) because the diode 56 is blocked and the short circuit for the calibrated voltage (+2) at 42 is canceled. The comparator 31 receives a voltage of zero at its input, and the tube 22 becomes conductive, since the bias voltage at 24 is selected accordingly. The through-stage 32 is blocked, the pulse d _u cannot be transmitted, and the flip-flop II remains in its binary state one. The output voltage of the decoder remains (-2). Substituted for pulse d ₂ at terminal 20

ίο sich der Impuls d_x an der Klemme 26. Die Röhre 18 wird durchlässig, und der Impuls d_t bei 27 versetzt die Kippstufe I in den Zustand Eins. Die Diode 55 wird blockiert und die geeichte Spannung (+1) der geeichten Spannung (+2) hinzuaddiert. Die Ausgangsspannung der Decodiereinrichtung ist also (—3), und der Eingang des Komparators 31 empfängt die negative Spannung (—1), die die Röhre 22 blockiert und die Röhre 32 zur Übertragung des Impulses d₀ fähig macht. Dieser Impuls wird über die Röhreίο the pulse d _x at the terminal 26. The tube 18 becomes permeable, and the pulse d _t at 27 puts the flip-flop I into the state one. The diode 55 is blocked and the calibrated voltage (+1) is added to the calibrated voltage (+2). The output voltage of the decoder is thus (-3) and the input of comparator 31 receives the negative voltage (-1) which blocks tube 22 and enables tube 32 to transmit the pulse d ₀ . This impulse goes through the tube

18 angelegt und führt die Kippstufe I des Speichers in ihren Zustand Null zurück.18 is applied and leads the flip-flop I of the memory back to its zero state.

Am Ende der betrachteten Periode T bleibt also der statische Speicher 10 allein mit seinem Kippgerät II in dem binären Zustand Eins, während die anderen Kippgeräte im Zustand Null sind. Der Code, den er enthält und weitergeben kann, ist 0/010, drückt also den Wert (+2) aus. Im Ablesekreis ist allein die Röhre 67 durchlässig, und die bei 74 auftretende Impulsgruppe gibt ebenfalls den Code 0/010, d.h. ( + 2) wieder.At the end of the period T under consideration, the static memory 10 alone with its tilting device II remains in the binary state one, while the other tilting devices are in the zero state. The code that it contains and can pass on is 0/010, i.e. it expresses the value (+2). In the reading circle only the tube 67 is permeable, and the pulse group occurring at 74 also gives the code 0/010, ie (+ 2).

Nun sei ein negativer Wert der Eingangsspannung !7 betrachtet, beispielsweise (—5), und er wird wieder vom allgemeinen Zustand Null nach Durchgang eines Impulses R₀ ausgegangen.Now consider a negative value of the input voltage! 7, for example (-5), and it is assumed again from the general state zero after a pulse R _{0 has passed.}

Da die Ausgangsspannung des Decodiergeräts 5 Null ist, wird allein die Spannung (—5) über die Stufe 31 des Komparators zugeführt, und die Röhre 22 ist blockiert, die Röhre 32 also leitend. Der Impuls d₀ wird dann dem Steuergitter der Röhre 15 über-Since the output voltage of the decoding device 5 is zero, only the voltage (-5) is supplied via the stage 31 of the comparator, and the tube 22 is blocked, that is to say the tube 32 is conductive. The pulse d ₀ is then transmitted to the control grid of the tube 15.

mittelt, und da diese Röhre ihrerseits durch den Impuls d_s zu diesem Zeitpunkt leitend gemacht wurde, wird die Vorzeichenkippstufe S in ihren Zustand Eins übergeführt. Die Röhre 75 wird blockiert, die Röhre 76 wird leitend, die Dioden 52 und 54 sind blockiert.averages, and since this tube in turn has been made conductive by the pulse d _s at this point in time, the sign flip-flop S is brought into its state one. The tube 75 is blocked, the tube 76 becomes conductive, the diodes 52 and 54 are blocked.

Die Spannung (—7) bei 45 wird freigegeben und am Ausgang des Verstärkers 51 erscheint die Spannung (+7). Das Vorzeichen Minus der Eingangsspannung ist also gespeichert worden.The voltage (-7) at 45 is released and the voltage appears at the output of amplifier 51 (+7). The minus sign of the input voltage has therefore been saved.

Der Wählimpuls d_s verschwindet, und bei 20 er-The dial pulse d _s disappears, and at 20

scheint der Wählimpuls ti₄. Die Kippstufe III wird durch den Impuls d_t bei 27, der über die Röhre 16 übertragen wird, in den Zustand Eins übergeführt. Die Ausgangsspannung des Decodiergeräts erhält den Wert (+3). Die algebraische Summe der Span-the dialing pulse appears ti ₄ . The flip-flop III is transferred to the state one by the pulse d _t at 27, which is transmitted via the tube 16. The output voltage of the decoder receives the value (+3). The algebraic sum of the span

nungen U und Z im Komparator wird also auf (—2) gebracht. Die Röhre 22 wird verriegelt, und die Röhre 32 kann den bei 14 ankommenden Impuls d₀ über die Röhre 16 auf die Kippstufe III übertragen, die somit in ihren binären Zustand Null übergeführt wird.The values U and Z in the comparator are brought to (-2). The tube 22 is locked and the tube 32 can transmit the pulse d ₀ arriving at 14 via the tube 16 to the flip-flop III, which is thus brought into its binary state zero.

Auf den Impuls d_i folgt bei 21 der Impuls d.₂. Über die Röhre 17 betätigt der folgende, bei 27 zugeführte Impuls d_t die Kippstufe II des Speichers und versetzt sie in ihren binären Zustand Eins. Die Ausgangsspannung der Decodiereinrichtung wird (+5), undThe pulse d _i follows the pulse d at 21 . ₂ . Via the tube 17, the following pulse d _t supplied at 27 actuates the flip-flop II of the memory and puts it in its binary state one. The output voltage of the decoder becomes (+5), and

die Röhre 22 wird leitend, die Röhre 32 verriegelt sich also. Der nun ankommende Impuls d_Q wird der Stufe II nicht mehr zugeführt, diese bleibt also im Zustand Eins.the tube 22 becomes conductive, so the tube 32 is locked. The now arriving pulse d _Q is no longer fed to stage II, so stage II remains in state one.

Der bei 26 auftretende Impuls ^₁ ersetzt nun denThe pulse ^ ₁ occurring at 26 now replaces the

Impuls d₂ bei 21, so daß der Impuls d_t der Kippstufe IPulse d ₂ at 21, so that the pulse d _{t of} the flip-flop I

zugeführt werden kann und diese in den Zustand Eins gerät. Die Ausgangsspannung des Decodiergeräts 5 wird ( + 4), und die im Komparator sich ergebende Spannung wird (—1). Die Röhre 22 wird blockiert, die Röhre 32 durchlässig, und der Impuls d₀ wird der Kippstufe I zugeführt, die also in ihren binären Zustand Null zurückkehrt. Die Ausgangsspannung der Decodiereinrichtung wird auf (+5) zurückgebracht.can be supplied and this goes into state one. The output voltage of the decoder 5 becomes (+ 4), and the resulting voltage in the comparator becomes (-1). The tube 22 is blocked, the tube 32 is permeable, and the pulse d ₀ is fed to the flip-flop I, which thus returns to its binary state zero. The output voltage of the decoder is brought back to (+5).

Am Ende der betrachteten Decodierungsperiode T ist also dem statischen Speicher der Code 1/010 aufgeprägt, der gemäß den oben erläuterten Festsetzungen genau den numerischen Code (—5) wiedergibt.At the end of the decoding period T under consideration, the code 1/010 is impressed on the static memory and reproduces exactly the numerical code (-5) in accordance with the provisions explained above.

Der Wert der Vorspannung bei 24 muß für ein richtiges Arbeiten der Anordnung unterhalb einer Einheitsstufe der Spannung liegen. The value of the bias at 24 must be below a unit level of tension for the assembly to work properly.

Der Aufbau des Komparators kann im einzelnen von dem dargestellten. Ausführungsbeispiel abweichen.The structure of the comparator can vary in detail from that shown. Embodiment differ.

Ferner können unter anderem folgende Abänderungen der erfindungsgemäßen Vorrichtung eingeführt werden: a°Furthermore, inter alia, the following modifications of the device according to the invention can be introduced become: a °

a) Die Gater mit Pentoden können durch Gater mit Dioden, insbesondere mit Germaniumdioden, ersetzt werden.a) The gates with pentodes can be replaced by gates with diodes, in particular with germanium diodes will.

b) Der allgemeine Ausgangszustand Null des Speichers vor dem oben erläuterten systematischen «5 Test kann durch einen anderen Zustand der Rückführung auf einen vorbestimmten von Null verschiedenen numerischen Wert ersetzt werden, beispielsweise den Zustand (—7). Dies läuft darauf hinaus, die Bedeutung der Zustände der Kippstufe S umzukehren und zugleich die Röhre 76 in der Decodiereinrichtung wegzulassen, während in die Verbindung zwischen der Stufe 5¹ und dem Ablesekreis eine Vorzeichenumkehrröhre eingeschaltet werden muß. Ferner muß in diesem Fall auch für die Kippstufe 6* wie für die anderen Kippstufen des Speichers ein Impuls d_t vorgesehen werden.b) The general initial state zero of the memory before the systematic test explained above can be replaced by another state of the return to a predetermined numerical value other than zero, for example the state (-7). This amounts to reversing the meaning of the states of the flip-flop S and at the same time omitting the tube 76 in the decoder, while a sign-reversing tube must be switched on ^{in the connection between the stage 5 1 and the reading circuit.} Furthermore, in this case, a pulse d _t must also be provided for flip-flop 6 * as for the other flip-flops of the memory.

c) Die Kippgeräte mit symmetrischem Eingang können durch Kippgeräte mit asymmetrischem Betätigungseingang ersetzt werden. Die Röhren 15 bis 18 müssen dann verdoppelt werden, und die eine Röhre jedes Paars empfängt einen Impuls der Art d_t, während die andere einen Impuls der Art d₀ empfängt. Wenn das Kippgerät zwei Betätigungseingänge besitzt, werden die Ausgänge der beiden Röhren eines Paars mit diesen beiden Eingängen verbunden. Wenn das Kippgerät nur einen Eingang hat (beispielsweise Schmittsche Kippschaltung) , werden die Ausgänge beider Röhren an diesen einzigen Eingang gelegt, jedoch enthält der eine Ausgang eine Vorzeichenumkehrstufe.c) The tilting devices with symmetrical input can be replaced by tilting devices with asymmetrical actuation input. The tubes 15 to 18 must then be doubled, and one tube of each pair receives a pulse of the type d _t while the other receives a pulse of the type d ₀ . If the tilting device has two actuation inputs, the outputs of the two tubes of a pair are connected to these two inputs. If the flip-flop has only one input (for example Schmitt's flip-flop circuit), the outputs of both tubes are connected to this single input, but one output contains a sign reverser.

cherinhalts, einem an den Speicher angeschlossenen Decodierer und einer Vorrichtung zum Vergleich der Ausgangsspannung des Decodierers mit der ziffernmäßig auszudrückenden Analogiespannung, und der Speicherinhalt periodisch auf einen festen Wert gebracht und dann unter Steuerung durch die Ausgangsspannung der Spannungsvergleichsvorrichtung schrittweise auf einen der betreffenden Analogiespannung entsprechenden Wert zurückgeführt wird, dadurch gekennzeichnet, daß der statische Speicher (10) aus getrennten bistabilen Kippstufen (I, II, III, S) besteht, deren jede nacheinander über ein Gate (15 bis 18) einen Betätigungsimpuls (d_t) erhält und anschließend durch einen zweiten Impuls (d_Q) zurückgeschaltet wird, falls der letztere Impuls von einem auf die Vorzeichenlage der Vergleichsspannung ansprechenden Gate (13) durchgelassen wird.chereinhalts, a decoder connected to the memory and a device for comparing the output voltage of the decoder with the analog voltage to be expressed numerically, and the memory contents periodically brought to a fixed value and then gradually returned to a value corresponding to the analog voltage in question under the control of the output voltage of the voltage comparison device is, characterized in that the static memory (10) consists of separate bistable multivibrators (I, II, III, S) , each of which receives an actuation pulse (d _t ) one after the other via a gate (15 to 18) and then by a second Pulse (d _Q ) is switched back if the latter pulse is let through by a gate (13) responsive to the sign position of the comparison voltage.

2. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher eine zusätzliche Kippstufe zur Kennzeichnung des Vorzeichens der durch die anderen Stufen dargestellten numerischen Größe besitzt und daß der Zustand dieser Vorzeichenkippstufe vor den anderen Kippstufen, die je eine Ziffer der zu speichernden numerischen Größe darstellen, eingestellt wird.2. Converter according to claim 1, characterized in that the memory has an additional flip-flop to identify the sign of the numeric represented by the other levels Has size and that the state of this sign flip-flop before the other flip-flops that each represent one digit of the numerical variable to be saved, is set.

3. Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß die Betätigung der Vorzeichenkippstufe (S) nur durch einen Impuls (d₀) bewirkt wird, wenn dieser durch die vom Ausgang des Spannungsvergleichsgeräts gesteuerte Torschaltung (13) hindurchgelassen wurde, während die Vorzeichenkippstufe in den Zustand, der dem Vorzeichen Plus entspricht, zurückgeführt wird, wenn der gesamte Speicherinhalt periodisch auf seinen festen Wert (Zustand Null) gebracht wird.3. Converter according to claim 2, characterized in that the actuation of the sign flip-flop (S) is effected only by a pulse (d ₀ ) when this was passed through the gate circuit (13) controlled by the output of the voltage comparator, while the sign flip-flop in the State corresponding to the plus sign is returned when the entire memory content is periodically brought to its fixed value (state zero).

4. Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß der feste Wert, auf den der Speicherinhalt zurückgeführt wird, dem maximalen negativen Inhalt des Speichers (10) entspricht.4. Converter according to claim 2, characterized in that the fixed value to which the memory content is returned, corresponds to the maximum negative content of the memory (10).

5. Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Spannungsvergleichsvorrichtung (8) eine Schaltung (29, 30) zur Mischung der umzusetzenden und der entschlüsselten Spannung, die entgegengesetztes Vorzeichen aufweisen, enthält und die Ausgangsspannung dieser Mischschaltung eine Schmittsche Kippschaltung (22, 23) steuert, die ihrerseits auf ein Gate (32) arbeitet, das je nach seinem Zustand die Übertragung von Impulsen (d₀) auf den Speicher gestattet oder nicht.5. Converter according to one of the preceding claims, characterized in that the voltage comparison device (8) contains a circuit (29, 30) for mixing the voltage to be converted and the decoded voltage, which have opposite signs, and the output voltage of this mixer circuit contains a Schmitt flip-flop (22 , 23), which in turn operates on a gate (32) which, depending on its state, allows or does not allow the transmission of pulses (d ₀ ) to the memory.

Claims

Patent claims:

Considered publications:
Book by CW Tompkins, JH Wakelin and 1. Analog-digital converter for electronic 55 WW Stifler: "High-Speed Computing Devices", computer systems with a static memory, a McGraw Hill Book Comp. Inc., New York-Toronto - Device for periodic reading of the memory London, 1950, pp. 390 to 393.

1 sheet of drawings

® 809 698/249 12.58