DE1042130B - Process for the production of semiconductor devices - Google Patents
Process for the production of semiconductor devicesInfo
- Publication number
- DE1042130B DE1042130B DES48722A DES0048722A DE1042130B DE 1042130 B DE1042130 B DE 1042130B DE S48722 A DES48722 A DE S48722A DE S0048722 A DES0048722 A DE S0048722A DE 1042130 B DE1042130 B DE 1042130B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- ion bombardment
- semiconductor device
- glow discharge
- inert gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000008569 process Effects 0.000 title claims description 5
- 238000010849 ion bombardment Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 2
- 230000005518 electrochemistry Effects 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003518 caustics Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Description
Verfahren zur Herstellung von Halbleiteranordnungen Die Erfindung betrifft eine Verbesserung bei der Herstellung von Halbleitergeräten, insbesondere Flächengleichrichtern für hohe Spannungen und Ströme, Leistungstransistoren usw., mit einem im wesentlichen einkristallinen Grundkörper, z. B. aus Germanium, Silizium od. dgl., welcher einen oder mehrere pn-Übergänge aufweist. Die Qualität derartiger Halbleitergeräte wird häufig durch Oberflächenverschmutzung beeinträchtigt, insbesondere an den im folgenden als »äußere pn-Grenze« bezeichneten Stellen, an denen ein pn-Übergang an die Oberfläche tritt. Es ist daher üblich, die Halbleiteroberfläche durch Ätzen zu reinigen. Damit wird jedoch nicht immer ein befriedigendes Ergebnis erzielt. Es ist z. B. die Erfahrung gemacht worden, daß sich Stoffe von edlerem Charakter als das behandelte Halbleitermaterial, von welchen Spuren in der Ätzflüssigkeit enthalten sind, auf dem Halbleitermaterial niederschlagen und unter Umständen leitende Überbrückungen der äußeren pn-Grenze bilden. Ferner kann durch Berührung mit Luft während der auf den Ätzvorgang folgenden Weiterbehandlung des Halbleitergerätes eine erneute Verschmutzung der Oberfläche eintreten. Demgegenüber wird mit der Erfindung eine Oberflächenreinigung bezweckt, bei welcher der Halbleiter nicht mit einem Fremdstoff, der Schmutzspuren enthalten kann, wie Ätzflüssigkeit, in Berührung kommt, und welche ohne größere Umstände kurz vor oder sogar nach der luftdichten Kapselung des Halbleiters am fertigen oder fast fertigen Halbleitergerät durchgeführt werden kann.Method of manufacturing semiconductor devices The invention relates to an improvement in the manufacture of semiconductor devices, in particular Surface rectifiers for high voltages and currents, power transistors, etc., with an essentially monocrystalline base body, e.g. B. of germanium, silicon or the like, which has one or more pn junctions. The quality of such Semiconductor devices are often affected by surface pollution, in particular at the points referred to below as the "outer pn limit" where a pn junction comes to the surface. It is therefore common practice to etch the semiconductor surface to clean. However, this does not always give a satisfactory result. It is Z. B. the experience has been made that there are substances of noble character than the treated semiconductor material, traces of which in the etching liquid are contained, are deposited on the semiconductor material and may be conductive Build bridges at the outer pn limit. It can also be caused by contact with air during the further processing of the semiconductor device following the etching process renewed contamination of the surface occur. In contrast, with the invention a surface cleaning is intended, in which the semiconductor is not contaminated with a foreign substance, which may contain traces of dirt, such as caustic liquid, comes into contact, and which without any major inconvenience shortly before or even after the airtight encapsulation of the semiconductor can be carried out on the finished or almost finished semiconductor device.
Demgemäß bezieht sich die Erfindung auf ein Verfahren zur Herstellung von Halbleiteranordnungen mit im wesentlichen einkristallinem Grundkörper, welcher mindestens einen pn-Übergang und beiderseits desselben großflächige Metallelektroden aufweist und dessen Halbleiteroberfläche während des Herstellungsganges wiederholt gereinigt wird. Erfindungsgemäß wird die letzte Oberflächenreinigung der bereits mit den Metallelektroden versehenen Halbleiteroberfläche durch ein an sich bekanntes Ionenbombardement in Gestalt einer an mindestens einer der Metallelektroden erzeugten Glimmentladung vorgenommen. Bei bekannten Fällen, in denen Halbleitereinkristalle einem Ionenbombardement ausgesetzt wurden, handelte es sich lediglich um Versuche, bei denen teils Kristalle von einheitlichem Leitfähigkeitstyp, also ohne pn-Übergang, behandelt wurden, teils der Einfluß eines Ionenbombardements auf die Oberflächenrekombination den Gegenstand der Untersuchung bildete, wobei aber nirgends der Gedanke auftauchte, diese Behandlung an geeigneter Stelle in das Herstellungsverfahren einzubauen mit dem Ziel, dadurch die Gefahr von Überbrückungen der äußeren pn-Grenze zu vermeiden. Das Verfahren gemäß der Erfindung soll an Hand der Fig. 1 bis 4 erläutert werden.Accordingly, the invention relates to a method of manufacture of semiconductor arrangements with an essentially monocrystalline base body, which at least one pn junction and large metal electrodes on both sides and its semiconductor surface is repeated during the manufacturing process is cleaned. According to the invention, the last surface cleaning is the already with the metal electrodes provided semiconductor surface by a known per se Ion bombardment in the form of one generated on at least one of the metal electrodes Glow discharge made. In known cases where semiconductor single crystals were exposed to ion bombardment, it was merely an attempt to some of which have crystals of the same conductivity type, i.e. without a pn junction, were treated, partly the influence of ion bombardment on surface recombination formed the subject of the investigation, but nowhere did the thought arise to incorporate this treatment at a suitable point in the manufacturing process the aim of this is to avoid the risk of bridging the outer pn limit. The method according to the invention will be explained with reference to FIGS.
Nach Fig. 1 bildet ein Halbleitereinkristall H als Ganzes die Kathode gegenüber einer fremden Anode A. Der Halbleiter H bestehe beispielsweise aus einem scheibenförmigen Grundkörper von p-leitendem Silizium, der auf einer Seite mit einer sperrfreien Basiselektrode B versehen ist. Eine Gegenelektrode G befindet sich auf der gegenüberliegenden Seite. Ihr ist ein n-leitender Bereich vorgelagert, der in an sich bekannter Weise durch eine geeignete Wärmebehandlung unter Anwendung einer passenden Dotierungssubstanz hergestellt sein kann. Die beiden Bereiche von verschiedenem Leitfähigkeitstyp diesseits und jenseits des pn-Überganges sind durch eine elektrisch leitende Gberbrückung des letzteren zueinander parallel geschaltet und mit dem Minuspol einer Spannungsquelle verbunden, während die Fremdanode A an den Pluspol derselben angeschlossen ist. Die Anordnung wird zur Durchführung des Reinigungsprozesses innerhalb eines inerten Gases, z. B. Argon, vorzugsweise unter geringerem als dem normalen Atmosphärendruck bzw. als dem späteren Betriebsdruck an Spannung gelegt. Argon hat sich auch bei den obenerwähnten bekannten Versuchen als geeignetes Schutzgas erwiesen.According to Fig. 1, a semiconductor single crystal H as a whole forms the cathode to a foreign anode A. The semiconductor H consists, for example, of one disk-shaped base body of p-conductive silicon, which is on one side with a non-blocking base electrode B is provided. A counter electrode G is on the opposite side. It is preceded by an n-conductive area, which is in in a known manner by a suitable heat treatment using a suitable dopant can be produced. The two realms of different The conductivity type on this side and on the other side of the pn junction are electrical conductive bridging of the latter connected in parallel to each other and with the negative pole connected to a voltage source, while the foreign anode A is connected to the positive pole of the same connected. The arrangement is used to carry out the cleaning process within an inert gas, e.g. B. argon, preferably under less than normal Atmospheric pressure or as the later operating pressure applied to voltage. Has argon also proved to be a suitable protective gas in the above-mentioned known experiments.
Fig. 2 zeigt eine entsprechende Anordnung für einen Transistor, bei welcher ein p-leitender Grundkörper H mit einer am Rande angebrachten sperrfreien Basiselektrode B zwei n-leitende Bereiche unter den einander gegenüberliegenden Flachseiten aufweist, auf denen die beiden Richtelektroden, Emitter E und Kollektor C, angebracht sind. Hier sind die drei Elektroden B, C und E zueinander parallel geschaltet und mit dem negativen Pol der Spannungsquelle verbunden, während die Fremdanode A wiederum am positiven Pol liegt.Fig. 2 shows a corresponding arrangement for a transistor, at which has a p-conducting base body H with a lock-free attached to the edge Base electrode B has two n-conductive areas below the opposing ones Has flat sides on which the two directional electrodes, emitter E and collector C, are attached. Here the three electrodes B, C and E are parallel to each other switched and with connected to the negative pole of the voltage source, while the foreign anode A is in turn on the positive pole.
Zur Durchführung der Oberflächenreinigung wird nach dem Anlegen der Gleichspannung durch Abpumpen von Füllgas aus dem Behandlungsraum der Druck fortschreitend herabgesetzt, bis die Glimmentladung einsetzt. Die Druckhöhe, bei welcher das eintritt, ist von der Höhe der angelegten Spannung und von den geometrischen Abmessungsverhältnissen des Halbleitergerätes abhängig. Durch Versuch können sowohl die günstigste Spannung als auch die passende Höhe des Druckes für den wirksamsten Ionenbeschuß verhältnismäßig leicht ermittelt werden. Es ist auch ohne weiteres möglich, das Einsetzen und die Dauer der Glimmentladung durch elektrische Meßinstrumente zu überwachen. Von Zeit zu Zeit kann die Behandlung unterbrochen und durch Umschalten auf eine geeignete Prüfeinrichtung jedesmal die Sperrfähigkeit des Halbleitergerätes bzw. deren Veränderung festgestellt werden. Der Reinigungsprozeß durch Abglimmen kann bei jedem Prüfling so lange fortgesetzt bzw. wiederholt werden, bis ein gewünschter Wert der Sperrfähigkeit bzw. ein Optimum erreicht ist. Eine Unterbrechung des Ionenbeschusses kann beispielsweise durch weitere Fortsetzung der Druckverminderung mittels laufenden Abpumpens von Füllgas herbeigeführt werden.To carry out the surface cleaning, after applying the DC voltage by pumping filling gas from the treatment room the pressure progressing until the glow discharge begins. The pressure altitude at which this occurs depends on the level of the applied voltage and on the geometrical dimensions of the semiconductor device. By trying both can find the most favorable voltage as well as the appropriate level of pressure for the most effective ion bombardment can be easily determined. It is also easily possible to insert and Monitor the duration of the glow discharge by means of electrical measuring instruments. From time At times treatment can be interrupted and switched to an appropriate one Test device each time the blocking capability of the semiconductor device or its change to be established. The cleaning process by glowing down can be carried out with every test item continued or repeated until a desired value of the blocking capability or an optimum is reached. An interruption of the ion bombardment can, for example by continuing to reduce the pressure by means of ongoing pumping out of Filling gas are brought about.
Die Fig. 3 zeigt eine Anordnung, bei welcher unter Fortfall einer Fremdanode eine zur Erzeugung einer Glimmentladung ausreichende Spannung zwischen die einzelnen Halbleiterbereiche von verschiedenem Leitfähigkeitstyp gelegt wird. Die Anschlüsse der Elektroden B und G sind hierbei so gepolt, daß der pn-Übergang in Sperrichtung beansprucht wird. Hierbei ist im Gegensatz zu den Anordnungen nach Fig. 1 und 2 nicht die ganze Halbleiterfläche dem Ionenbeschuß ausgesetzt, sondern nur der Teil, welcher ein genügend hohes negatives Potential hat. Da der überwiegende Anteil des Potentialgefälles am pn-Übergang liegt, erstreckt sich die Glimmentladung nicht nur bis an die dem negativen Pol zugekehrte Grenze des pn-Überganges, sondern auch mindestens auf einen Teil der in Richtung des Potentialgefälles gerechneten Breite dieses Überganges. Infolgedessen vermag offenbar die Glimmentladung, welche bei fortlaufender Druckminderung einen flächenhaften Charakter annimmt, ihre reinigende Wirkung mindestens nahezu auf die ganze Breite des pn-Überganges auszuüben. So wenigstens ist die durch Versuche festgestellte Verbesserung der Sperrfähigkeit von Silizium-Gleichrichtern durch die vorbeschriebene Behandlung erklärbar.Fig. 3 shows an arrangement in which, with the omission of a Foreign anode a sufficient voltage to generate a glow discharge between the individual semiconductor areas of different conductivity types are placed. The connections of the electrodes B and G are polarized so that the pn junction is claimed in the blocking direction. This is in contrast to the arrangements according to 1 and 2 not the entire semiconductor surface exposed to ion bombardment, but only the part that has a sufficiently high negative potential. Since the vast majority Portion of the potential gradient is at the pn junction, the glow discharge extends not only up to the limit of the pn junction facing the negative pole, but also at least on a part of the calculated in the direction of the potential gradient Width of this transition. As a result, the glow discharge is evidently capable of which with continuous pressure reduction takes on a flat character, its cleansing To have an effect at least almost over the entire width of the pn junction. So at least is the improvement in the blocking capability of silicon rectifiers that has been established through tests explainable by the treatment described above.
Bei einem Transistor, den Fig. 4 als Beispiel zeigt, können die beiden Richtelektroden, Emitter E und Kollektor C, zueinander parallel geschaltet und an den entgegengesetzten Spannungspol gelegt werden wie die Basis B.In a transistor shown in FIG. 4 as an example, both Directional electrodes, emitter E and collector C, connected in parallel to each other and on the opposite voltage pole as the base B.
Bei den Anordnungen entsprechend den Fig. 3 und 4, bei denen der pn-Übergang bzw. die pn-Übergänge während der Behandlung in Sperrichtung beansprucht werden, kann statt Gleichspannung auch Wechselspannung angewendet werden. Diese legt sich von selbst während der Sperrhalbwelle an den pn-Übergang bzw. die pn-Übergänge und ruft dort die reinigende Glimmentladung hervor. Es muß dann nur für eine Begrenzung des Stromes während der Durchlaßhalbwelle gesorgt werden, indem z. B. ein Widerstand mit dem Halbleiterelement in Reihe geschaltet wird. Der Wert dieses Widerstandes muß groß sein gegenüber dem Widerstandswert des Halbleiterelementes in Durchlaßrichtung, jedoch klein gegenüber dem Widerstandswert des Halbleiterelementes in Sperrichtung. Die Oberflächenreinigung kann bei den Anordnungen nach Fig. 3 und 4, einerlei ob mit Gleich- oder Wechselspannung, in derselben Weise durchgeführt werden, wie oben für diejenigen nach Fig. 1 und 2 angegeben.In the arrangements according to FIGS. 3 and 4, in which the pn junction or the pn junctions are stressed in the reverse direction during treatment, AC voltage can also be used instead of DC voltage. This subsides by itself during the blocking half-wave to the pn junction or the pn junctions and there evokes the cleansing glow discharge. It then only has to be for a limit of the current are taken care of during the passage half-wave by z. B. a resistor is connected in series with the semiconductor element. The value of this resistance must be large compared to the resistance value of the semiconductor element in the forward direction, but small compared to the resistance of the semiconductor element in the reverse direction. The surface cleaning can with the arrangements according to Fig. 3 and 4, regardless of whether with direct or alternating voltage, can be carried out in the same way as above for those of FIGS. 1 and 2 indicated.
Bei der Herstellung der Schaltungen nach den Fig. 1 bis 4 kann mindestens ein Teil der etwa bereits angebrachten leitenden Gehäuseteile oder der für den Betrieb des fertigen Gerätes vorgesehenen Anschlußvorrichtungen (Anschlußfahnen, Klemmen) die in der Zeichnung der besseren Übersicht halber weggelassen sind, zum Anschluß an die Spannungsquelle verwendet werden, welche zur Oberflächenreinigung benutzt wird. Wird gemäß Fig. 1 und 2 eine fremde Anode A verwendet, so wird es in der Regel erforderlich sein, wenigstens einen Teil des Gehäuses erst nach dem Abglimmen der Halbleiteroberfläche anzubringen, die besagte Behandlung also in einer besonderen, luftdicht abgeschlossenen und mit inertem Gas von vermindertem Druck gefüllten Kammer vorzunehmen, in der sich auch die Fremdanode A befindet. Die Vervollständigung des Gehäuses wird dann vorteilhaft in dem gleichen abgeschlossenen und mit inertem Gas gefüllten Behandlungsraum in unmittelbarem Anschluß an das Abglimmen der Halbleiteroberfläche vorgenommen, ohne daß der Halbleiter zwischendurch mit Luft in Berührung kommt.In the manufacture of the circuits according to FIGS. 1 to 4, at least some of the conductive housing parts that have already been attached or those for operation connection devices provided for the finished device (connection lugs, terminals) which are omitted in the drawing for the sake of clarity, for connection to the voltage source used for surface cleaning will. If, as shown in FIGS. 1 and 2, a foreign anode A is used, it will as a rule be necessary, at least part of the housing only after the glowing of the To apply the semiconductor surface, the said treatment in a special, airtight chamber filled with inert gas at reduced pressure in which the external anode A is also located. Completion of the Housing is then advantageously sealed in the same and with inert gas filled treatment room in direct connection to the glowing of the semiconductor surface made without the semiconductor coming into contact with air in between.
Bei der Schaltung ohne Fremdanode nach den Fig. 3 und 4 ist es dagegen auch möglich, bei der Oberflächenreinigung ohne eine besondere Kammer auszukommen. Man kann nämlich die Behandlung wahlweise an dem bereits vom Gehäuse völlig umschlossenen und von inertem Gas umgebenen Halbleitergerät vornehmen, z. B. in der Weise, daß nach Anlegen der Spannung an die entsprechenden äußeren Anschlußteile des Gehäuses ein Teil des für den Betrieb vorgesehenen inerten Füllgases aus dem Gehäuse durch einen Füllstutzen abgepumpt wird. Nach dem Abglimmen wird dann wieder Füllgas in das Gehäuse eingelassen, bis der normale bzw. betriebsmäßige Druck im Gehäuse herrscht. Danach wird dessen Füllöffnung endgültig verschlossen, z. B. zugelötet.In the case of the circuit without an external anode according to FIGS. 3 and 4, however, it is it is also possible to do without a special chamber for surface cleaning. You can choose to have the treatment on that which is already completely enclosed by the housing and make semiconductor device surrounded by inert gas, e.g. B. in such a way that after voltage has been applied to the corresponding external connection parts of the housing part of the inert filling gas provided for operation from the housing a filler neck is pumped out. After the glowing down, the filling gas is in again let in the housing until normal or operational pressure prevails in the housing. Then the filling opening is finally closed, for. B. soldered shut.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DES48722A DE1042130B (en) | 1956-05-15 | 1956-05-15 | Process for the production of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DES48722A DE1042130B (en) | 1956-05-15 | 1956-05-15 | Process for the production of semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1042130B true DE1042130B (en) | 1958-10-30 |
Family
ID=7486976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DES48722A Pending DE1042130B (en) | 1956-05-15 | 1956-05-15 | Process for the production of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1042130B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1223953B (en) * | 1962-02-02 | 1966-09-01 | Siemens Ag | Method for producing a semiconductor current gate by removing semiconductor material |
| DE2833919A1 (en) * | 1978-08-02 | 1980-02-14 | Siemens Ag | ELECTRIC LAYER CIRCUIT ON PLASTIC FILM AND PRODUCTION METHOD |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2592683A (en) * | 1949-03-31 | 1952-04-15 | Bell Telephone Labor Inc | Storage device utilizing semiconductor |
-
1956
- 1956-05-15 DE DES48722A patent/DE1042130B/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2592683A (en) * | 1949-03-31 | 1952-04-15 | Bell Telephone Labor Inc | Storage device utilizing semiconductor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1223953B (en) * | 1962-02-02 | 1966-09-01 | Siemens Ag | Method for producing a semiconductor current gate by removing semiconductor material |
| DE2833919A1 (en) * | 1978-08-02 | 1980-02-14 | Siemens Ag | ELECTRIC LAYER CIRCUIT ON PLASTIC FILM AND PRODUCTION METHOD |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69504495T2 (en) | VOLTAGE BREAKTHROUGH-RESISTANT SEMICONDUCTOR COMPONENTS MADE OF SINGLE-CRYSTAL-SILICON CARBIDE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE3223432C2 (en) | Method for eliminating short circuits or shunts in the semiconductor body of a solar cell | |
| DE2160427C3 (en) | ||
| DE102018216855A1 (en) | A silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device | |
| DE69921607T2 (en) | Method for removing short-circuit sections of a solar cell | |
| DE1838035U (en) | SEMI-CONDUCTOR DEVICE. | |
| DE1614356A1 (en) | Integrated semiconductor assembly with complementary field effect transistors | |
| DE2425185C3 (en) | Method for manufacturing semiconductor devices, in particular field effect transistors | |
| DE2906721C2 (en) | GTO thyristor | |
| DE1764757C3 (en) | Process for the production of a field effect transistor with an insulated gate electrode | |
| DE2234973A1 (en) | MIS SEMICONDUCTOR DEVICE | |
| DE2131167A1 (en) | Field effect transistor with insulated grid and grid protection diode | |
| DE1042130B (en) | Process for the production of semiconductor devices | |
| DE1160547B (en) | Method for electrolytic etching of a semiconductor component with an essentially single-crystalline semiconductor body and a pn junction emerging on the surface | |
| DE1285623B (en) | ELECTROLUMINESCENT DIODE | |
| DE919303C (en) | Crystal rectifier | |
| DE1489193C3 (en) | Method for manufacturing a semiconductor device | |
| DE1137078B (en) | Semiconductor device having a plurality of stable semiconductor elements | |
| DE2637481A1 (en) | THIN-FILM TRANSISTOR DEVICE | |
| DE1236686B (en) | Method for producing electrode connections to potassium tantalate-potassium niobate mixed crystals | |
| DE2745361A1 (en) | TWO-WAY SEMI-CONDUCTOR SWITCH (TRIAC) | |
| DE2911133A1 (en) | AVALANCHE SEMICONDUCTOR STRUCTURE WITH A THIRD ELECTRODE | |
| DE1007438B (en) | Surface transistor based on the alloy principle | |
| DE1031893B (en) | Process for the outer shaping of semiconductor arrangements, in particular for rectifier and amplifier purposes with semiconductors made of germanium or silicon | |
| DE1018554B (en) | Method for manufacturing a semiconductor device in which a semiconducting surface layer of the p-type conduction occurs |