DE10341206A1 - Appliance for improving reliability of BGA (ball grid array) solder connections between BGA component substrate, whose contact pads are fitted with solder balls or bumps - Google Patents

Appliance for improving reliability of BGA (ball grid array) solder connections between BGA component substrate, whose contact pads are fitted with solder balls or bumps Download PDF

Info

Publication number
DE10341206A1
DE10341206A1 DE10341206A DE10341206A DE10341206A1 DE 10341206 A1 DE10341206 A1 DE 10341206A1 DE 10341206 A DE10341206 A DE 10341206A DE 10341206 A DE10341206 A DE 10341206A DE 10341206 A1 DE10341206 A1 DE 10341206A1
Authority
DE
Germany
Prior art keywords
bga
bumps
solder balls
contact pads
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10341206A
Other languages
German (de)
Inventor
Martin Dr. rer.nat. Reiß
Kerstin Dr.-Ing. Nocke
Carsten Dr. Phil.nat. Bender
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10341206A priority Critical patent/DE10341206A1/en
Publication of DE10341206A1 publication Critical patent/DE10341206A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Appliance for improving reliability of BGA solder connections between substrate (1) of BGA-component, whose contact pads (7) are fitted with solder balls or bumps (2) in asymmetric layout, and contacts of circuit board (5).Selected contact pads on substrate and/or contact faces (4) on circuit board and/or solder ball or bumps (9) of each BGA component have larger dimensions. Preferably larger contacts or solder balls or bumps (7-9) are fitted in corner positions of ball layout, with layout containing at least one larger solder ball or bump, with larger solder balls etc. located in possible increased stress.

Description

Die Erfindung betrifft eine Anordnung zur Verbesserung der Zuverlässigkeit von BGA-Lötverbindungen zwischen einem Substrat eines BGA-Bausteines, dessen Kontaktpads mit Lötbällen oder Bumps in einem asymmetrischen Ball Layout versehen sind und einer Leiterplatte.The The invention relates to an arrangement for improving the reliability BGA solder joints between a substrate of a BGA device, its contact pads with solder balls or bumps are provided in an asymmetric ball layout and a printed circuit board.

Bei derartigen BGA-Bausteine sind die Chips auf dem Substrat durch Chipbonden befestigt. Zur Herstellung elektrischer Verbindungen zwischen den Bondpads des Halbleiterchips und Kontaktinseln auf dem Substrat werden üblicher Weise elektrische Verbindungen in Form von Drahtbrücken verwendet. Zum Schutz vor Beschädigungen sind das Chip und das Substrat zumindest teilweise mit einer Moldmasse umhüllt.at such BGA devices are the chips on the substrate by chip bonding attached. For making electrical connections between bond pads of the semiconductor chip and contact pads on the substrate become more common Way used electrical connections in the form of wire bridges. To the Protection against damage the chip and the substrate are at least partially filled with a molding compound envelops.

Um derartige BGA-Bausteine auf Leiterplatten montieren zu können, erfolgt innerhalb des Substrates eine Umverdrahtung der Kontakte auf das nächst höhere Verdrahtungsniveau der Leiterplatte, so dass das Raster der auf dem Substrat angeordneten Lötbälle oder Bumps dem Raster der Kontaktinseln auf der Leiterplatte entspricht. Das Design der Kontaktanordnungen wird dabei durch das Chip-Design bestimmt, wobei die Dimensionen sämtlicher Kontakte gleich sind.Around to be able to mount such BGA components on printed circuit boards, takes place Within the substrate, a rewiring of the contacts to the next higher level wiring the circuit board, leaving the grid of the arranged on the substrate Solder balls or Bumps corresponds to the grid of contact pads on the circuit board. The design of the contact arrangements is determined by the chip design determined, wherein the dimensions of all contacts are the same.

Aus geometrischen und materialspezifischen Gründen ergeben sich während der Zuverlässigkeitstests bzw. dem Burn-In lokal für die einzelnen Kontakte unterschiedliche Stresseinträge (Warpage). Das gilt auch bei einer besonderen Beanspruchung während der Betriebszeit. Insbesondere unter Temperaturwechselbelastung werden geometrisch exponierte Ein zelkontakte mechanisch besonders belastet und fallen in der Regel durch Abrisse am Landing-Pad aus. Das kann sowohl an der Leiterplatte als auch am Baustein erfolgen. Dieser Sachverhalt ist bei einer asymmetrischen Anordnung der Lötbälle besonders gravierend.Out geometric and material specific reasons arise during the reliability tests or the burn-in locally for the individual contacts different stress entries (Warpage). The also applies to a special load during the operating time. Especially Under thermal cycling are geometrically exposed A zelkontakte mechanically particularly stressed and usually fall through breaks out at the landing pad. That can be done on the circuit board as well done on the block. This situation is at an asymmetric Arrangement of solder balls especially serious.

Um derartige Abrisse zu vermeiden, werden partiell größere Balldurchmesser verwendet und/oder das Pad-Design verändert. Dies Änderungen betreffen immer das gesamte BGA und beeinflussen lokale Stresseinträge nicht. Diese Maßnahmen können allerdings nur begrenzt eingesetzt werden, da Limitierungen durch die Package-Abmessungen und die definierten Kontaktabstände bestehen. Größere Balldurchmesser und damit die Erhöhung der Lotmenge ist nicht unbegrenzt möglich, weil dann andere Fehlermechanismen, insbesondere Kurzschlüsse, aktiviert werden.Around To avoid such breaks, partially larger ball diameter used and / or changed the pad design. This changes always affect the entire BGA and do not affect local stress entries. These measures can However, only limited use, as limited by the package dimensions and the defined contact distances exist. Bigger ball diameter and thus the increase of Lot quantity is not unlimited, because then activates other failure mechanisms, in particular short circuits become.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Verbesserung der Zuverlässigkeit von BGA-Lötverbindungen zu schaffen, mit der die im Stand der Technik zu verzeichnenden Nachteile vermieden werden.Of the Invention is based on the object, an arrangement for improvement the reliability BGA solder joints to create, with that in the state of the art to be recorded Disadvantages are avoided.

Die der Erfindung zugrunde liegende Aufgabe wird bei einer Anordnung der eingangs genannten Art dadurch gelöst, dass ausgewählte Kontaktpads auf dem Substrat und/oder Kontaktflächen auf der Leiterplatte und/oder die Lötbälle bzw. Bumps jeweils eines BGA-Bausteins größere Abmessungen aufweisen, wobei die größeren Kontakte/Lötbälle bzw. Bumps in den Bereichen erhöhten Stresseintrages angeordnet sind.The The object underlying the invention is in an arrangement of the type mentioned solved in that selected contact pads the substrate and / or contact surfaces on the circuit board and / or the solder balls or bumps one each BGA device larger dimensions have, with the larger contacts / solder balls or bumps increased in the areas Stress entries are arranged.

Durch die Erfindung können lokal unterschiedliche Stresseinträge kontrolliert werden. Realisiert werden kann dies durch einen mehrstufigen Solderball Attach Prozess (Lötballmontage) oder im Fall des Druckens von Solderbumps über ein entsprechendes Schablonendesign. Auch ist zusätzlich eine Opti mierung der elektrischen Performance der BGA-bauelemente möglich.By the invention can locally different stress entries are controlled. implemented This can be done through a multi-stage Solderball Attach process (Lötballmontage) or in the case of printing solder bumps via a corresponding template design. Also is additional optimizing the electrical performance of the BGA components possible.

Die größeren Kontakte/Lötbälle bzw. Bumps sind bevorzugt in Eckpositionen des Ball Layouts angeordnet, wobei mindestens ein größerer Kontakt/Lötball bzw. Bump vorgesehen ist.The larger contacts / solder balls or Bumps are preferably arranged in corner positions of the ball layout, wherein at least one larger contact / solder ball or Bump is provided.

Eine weitere Fortführung der Erfindung sieht vor, dass ausgewählte Kontaktpads auf dem Substrat und/oder Kontaktflächen auf der Leiterplatte einen unrunden Umriss aufweisen und beispielsweise oval sind.A further continuation The invention provides that selected contact pads on the substrate and / or contact surfaces on the circuit board have a non-circular outline and, for example are oval.

Die der Erfindung zugrunde liegende Aufgabe wird bei einer Anordnung der eingangs genannten Art ferner dadurch gelöst, dass auf ausgewählten Kontaktpads auf dem Substrat und/oder Kontaktflächen auf der Leiterplatte mit größerer Kontaktfläche jeweils mehrere Lötbälle oder Bumps mit Standardabmessungen nebeneinander angeordnet sind.The The object underlying the invention is in an arrangement of the type mentioned above also solved that on selected contact pads on the substrate and / or contact surfaces on the circuit board with larger contact area respectively several soldering balls or Bumps with standard dimensions are arranged side by side.

Der besondere Vorteil dieser Ausführungsform ist, dass der Solder Ball attach process in einem Schritt erfolgen kann. Ein möglicher Kurzschluss der auf der größeren Kontaktfläche angeordneten Lötbälle ist unschädlich.Of the particular advantage of this embodiment is that the Solder Ball attach process done in one step can. A possible Short circuit arranged on the larger contact surface Solder balls is harmless.

In einer Ausgestaltung der Erfindung sind die Kontaktpads und/oder Kontaktflächen mit größerer Kontaktfläche in einem oder mehreren Bereichen mit erhöhtem Stresseintrag angeordnet.In An embodiment of the invention are the contact pads and / or contact surfaces with larger contact area in one or more areas with elevated Stress entry arranged.

Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:The invention is intended below to a Embodiment will be explained in more detail. In the accompanying drawings show:

1: eine Draufsicht auf eine schematische Darstellung eines Substrates eines BGA-Bausteins bzw. einer Leiterplatte mit einem asymmetrischen Layout; und 1 FIG. 4 is a plan view of a schematic representation of a substrate of a BGA module or a printed circuit board with an asymmetrical layout; FIG. and

2: eine schematische Schnittdarstellung entlang der Linie A-A aus 1. 2 : A schematic sectional view taken along the line AA 1 ,

Aus 1 ist zunächst die Draufsicht auf ein Substrat 1 eines BGA-Bausteines ersichtlich, dass mit einem asymmetrischen Ball Layout, bestehend aus einzelnen Lötbällen oder Bumps 2 zeigt, die auf Kontaktpads 3 des Substrates 1 vormontiert sind. Für die noch zu beschreibende Erfindung ist es dabei unerheblich, ob Lötbälle als elektrische und mechanische Verbindungselemente zu den Kontaktflächen 4 einer Leiterplatte 5 verwendet werden (2). Die elektrische und mechanische Verbindung erfolgt in beiden Fällen durch Löten.Out 1 is initially the top view of a substrate 1 A BGA building block can be seen to have an asymmetrical ball layout consisting of individual solder balls or bumps 2 showing on contact pads 3 of the substrate 1 are pre-assembled. For the invention to be described, it is irrelevant whether solder balls as electrical and mechanical connection elements to the contact surfaces 4 a circuit board 5 be used ( 2 ). The electrical and mechanical connection takes place in both cases by soldering.

In 1 ist der Bereich mit erhöhten Stresseintrag 6 bei Temperaturwechselbeanspruchung angedeutet. Um diesem erhöhten Stresseintrag zu kompensieren, ist in diesem Bereich ein größerer Kontaktpad 7 auf dem Substrat 1 und eine größere Kontaktfläche 8 auf der gegenüber liegenden Leiterplatte 5 vorgesehen, zwischen denen ein größerer Lötball/Bump 9 angeordnet ist.In 1 is the area with increased stress entry 6 indicated during thermal cycling. To compensate for this increased stress entry, there is a larger contact pad in this area 7 on the substrate 1 and a larger contact area 8th on the opposite circuit board 5 provided, between which a larger solder ball / bump 9 is arranged.

Auf diese Weise wird im Bereich mit erhöhtem Stresseintrag 6 eine deutlich höhere Haftung erreicht. Grundsätzlich besteht die Möglichkeit, größere Kontaktpads 7 und Kontaktflächen 8 auch mehrfach einzusetzen, so dass lokale Stresseinträge mit einfachen Mitteln kontrolliert werden können.This way, in the area with increased stress entry 6 achieved a much higher adhesion. Basically there is the possibility of larger contact pads 7 and contact surfaces 8th also multiple use, so that local stress records can be controlled with simple means.

Werden Lötbälle als Verbindungselement eingesetzt, so können diese in einem mehrstufigen Lötball-Montageprozess realisiert werden. Im Falle der Verwendung von Bumps können diese mit einem entsprechenden Schablonendesign realisiert werden. Gleichzeitig ist eine Optimierung der elektrischen Perfor mance der BGA-Bausteine möglich, indem die größeren Kontakte beispielsweise für die Energiezuführung verwendet werden.Become Solder balls as Used connecting element, so they can in a multi-stage solder ball assembly process will be realized. In case of using bumps these can be realized with a corresponding stencil design. simultaneously is an optimization of the electrical performance of the BGA devices possible, by the larger contacts for example the energy supply be used.

Um einen mehrstufigen Lötball-Montageprozess zu vermeiden, besteht grundsätzlich auch die Möglichkeit, auf den ausgewählten Kontaktpads 7 auf dem Substrat 1 und/oder Kontaktflächen 8 auf der Leiterplatte 5 mit größerer Kontaktfläche jeweils mehrere Lötbälle oder Bumps 2 gleicher Größe nebeneinander anzuordnen. Die Lötbälle bzw. Bumps 2 können in diesem Fall auf den Kontaktpads 7 auch deutlich enger nebeneinander angeordnet werden, da hier ein möglicher Kurzschluss der auf der größeren Kontaktfläche angeordneten Lötbälle bzw. Bumps 2 unschädlich ist.In order to avoid a multi-stage solder ball mounting process, there is also the possibility in principle, on the selected contact pads 7 on the substrate 1 and / or contact surfaces 8th on the circuit board 5 with larger contact surface in each case several solder balls or bumps 2 to arrange the same size next to each other. The solder balls or bumps 2 can in this case on the contact pads 7 Also be arranged much closer together, since there is a possible short circuit on the larger contact surface arranged solder balls or bumps 2 is harmless.

Weiterhin können die größeren Kontaktpads 7 und die größeren Kontaktflächen 8 auch einen unrunden Umriss aufweisen und beispielsweise oval sein. In letzterem Fall können auf einfache Weise zwei Lötbälle bzw. Kontaktpads 2 gleicher Abmessung nebeneinander angeordnet werden.Furthermore, the larger contact pads 7 and the larger contact surfaces 8th also have a non-round outline and, for example, be oval. In the latter case can easily two solder balls or contact pads 2 the same dimension are arranged side by side.

11
Substrat eines BGA-Bausteinssubstratum a BGA device
22
Lötball/BumpSolder ball / bump
33
Kontaktpadcontact pad
44
Kontaktflächecontact area
55
Leiterplattecircuit board
66
Bereich mit erhöhtem StresseintragArea with elevated stress entry
77
größerer Kontaktpadlarger contact pad
88th
größere Kontaktflächelarger contact area
99
größerer Lötball/Bumplarger solder ball / bump

Claims (8)

Anordnung zur Verbesserung der Zuverlässigkeit von BGA-Lötverbindungen zwischen einem Substrat eines BGA-Bausteines, dessen Kontaktpads mit Lötbällen oder Bumps in einem asymmetrischen Ball Layout versehen sind und Kontakten einer Leiterplatte, dadurch gekennzeichnet, dass ausgewählte Kontaktpads (7) auf dem Substrat (1) und/oder Kontaktflächen (4) auf der Leiterplatte (5) und/oder die Lötbälle bzw. Bumps (9) jeweils eines BGA-Bausteins größere Abmessungen aufweisen.Arrangement for improving the reliability of BGA solder joints between a substrate of a BGA package whose contact pads are provided with solder balls or bumps in an asymmetrical ball layout and contacts of a printed circuit board, characterized in that selected contact pads ( 7 ) on the substrate ( 1 ) and / or contact surfaces ( 4 ) on the printed circuit board ( 5 ) and / or the solder balls or bumps ( 9 ) each have a BGA module larger dimensions. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass größere Kontakte/Lötbälle bzw. Bumps (7, 8, 9) in den Bereichen erhöhten Stresseintrages (6) angeordnet sind.Arrangement according to claim 1, characterized in that larger contacts / solder balls or bumps ( 7 . 8th . 9 ) in the areas of increased stress ( 6 ) are arranged. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass größere Kontakte/Lötbälle bzw. Bumps (7, 8, 9) in Eckpositionen des Ball Layouts angeordnet sind.Arrangement according to claim 2, characterized in that larger contacts / solder balls or bumps ( 7 . 8th . 9 ) are arranged in corner positions of the ball layout. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass im Ball Layout mindestens ein größerer Kontakt/Lötball bzw. Bump (7, 8, 9) vorgesehen ist.Arrangement according to one of claims 1 to 3, characterized in that in the ball layout at least one larger contact / solder ball or bump ( 7 . 8th . 9 ) is provided. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ausgewählte Kontaktpads (7) auf dem Substrat (1) und/oder Kontaktflächen (8) auf der Leiterplatte (5) einen unregelmäßigen Umriss aufweisen.Arrangement according to one of claims 1 to 4, characterized in that selected contact pads ( 7 ) on the substrate ( 1 ) and / or contact surfaces ( 8th ) on the printed circuit board ( 5 ) have an irregular outline. Anordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Umriss oval ist.Arrangement according to claim 5, characterized in that that the outline is oval. Anordnung zur Verbesserung der Zuverlässigkeit von BGA-Lötverbindungen zwischen einem Substrat eines BGA-Bausteines, dessen Kontaktpads mit Lötbällen oder Bumps in einem asymmetrischen Ball Layout versehen sind und Kontakten einer Leiterplatte, dadurch gekennzeichnet dass auf den ausgewählten Kontaktpads (7) auf dem Substrat (1) und/oder Kontaktflächen (8) auf der Leiterplatte (5) mit größerer Kontaktfläche jeweils mehrere Lötbälle oder Bumps (2) mit Standardabmessungen nebeneinander angeordnet sind.Arrangement for improving the reliability of BGA solder joints between a sub Strat of a BGA device whose contact pads are provided with solder balls or bumps in an asymmetric ball layout and contacts of a printed circuit board, characterized in that on the selected contact pads ( 7 ) on the substrate ( 1 ) and / or contact surfaces ( 8th ) on the printed circuit board ( 5 ) with larger contact surface in each case several solder balls or bumps ( 2 ) are arranged side by side with standard dimensions. Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Kontaktpads (7) und/oder Kontaktflächen (8) mit größerer Kontaktfläche in einem oder mehreren Bereichen mit erhöhtem Stresseintrag angeordnet sind.Arrangement according to claim 7, characterized in that the contact pads ( 7 ) and / or contact surfaces ( 8th ) are arranged with a larger contact area in one or more areas with increased stress entry.
DE10341206A 2003-09-04 2003-09-04 Appliance for improving reliability of BGA (ball grid array) solder connections between BGA component substrate, whose contact pads are fitted with solder balls or bumps Ceased DE10341206A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10341206A DE10341206A1 (en) 2003-09-04 2003-09-04 Appliance for improving reliability of BGA (ball grid array) solder connections between BGA component substrate, whose contact pads are fitted with solder balls or bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10341206A DE10341206A1 (en) 2003-09-04 2003-09-04 Appliance for improving reliability of BGA (ball grid array) solder connections between BGA component substrate, whose contact pads are fitted with solder balls or bumps

Publications (1)

Publication Number Publication Date
DE10341206A1 true DE10341206A1 (en) 2005-04-14

Family

ID=34305599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10341206A Ceased DE10341206A1 (en) 2003-09-04 2003-09-04 Appliance for improving reliability of BGA (ball grid array) solder connections between BGA component substrate, whose contact pads are fitted with solder balls or bumps

Country Status (1)

Country Link
DE (1) DE10341206A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130107484A1 (en) * 2010-08-06 2013-05-02 Panasonic Corporation Circuit board and method for manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3984860A (en) * 1973-06-04 1976-10-05 International Business Machines Corporation Multi-function LSI wafers
US5859474A (en) * 1997-04-23 1999-01-12 Lsi Logic Corporation Reflow ball grid array assembly
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3984860A (en) * 1973-06-04 1976-10-05 International Business Machines Corporation Multi-function LSI wafers
US5859474A (en) * 1997-04-23 1999-01-12 Lsi Logic Corporation Reflow ball grid array assembly
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130107484A1 (en) * 2010-08-06 2013-05-02 Panasonic Corporation Circuit board and method for manufacturing same
US9198284B2 (en) * 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same

Similar Documents

Publication Publication Date Title
DE60309422T2 (en) Multi-chip module and manufacturing process
DE602004005760T2 (en) Semiconductor device
DE102005055761B4 (en) Power semiconductor component with semiconductor chip stack in bridge circuit and method for producing the same
DE10339770B4 (en) Method for producing an FBGA arrangement
DE102006001767B4 (en) Semiconductor module with semiconductor chips and method for producing the same
DE102007002707A1 (en) System in package module
DE102004001829A1 (en) Semiconductor device
DE10222678A1 (en) Semiconductor device
DE10301512A1 (en) Reduced chip package and process for its manufacture
DE10142119B4 (en) Electronic component and method for its production
DE102006016345A1 (en) Semiconductor module with discrete components and method for producing the same
DE102005041452A1 (en) Three-dimensional integrated electronic component and production process has chips, wafers or films with active and passive electronic components in embedded or printed circuits in many interconnected planes
DE10251530A1 (en) Stack arrangement for FBGA memory module, has encapsulation at central region of each memory chip, constituting spacer between chips, and metallization connected to carrier substrate
DE102009027416B4 (en) Semiconductor module with a pluggable connection and method of manufacturing a semiconductor module with a pluggable connection
DE102008031511A1 (en) Semiconductor device and method of making the same
DE10297785T5 (en) An electronics assembly having a denser contact assembly that allows lead routing to the contacts
DE102004036909B4 (en) A semiconductor base device with a wiring substrate and an intermediate wiring board for a semiconductor device stack, and a method of manufacturing the same
DE10142117A1 (en) Electronic component with at least two stacked semiconductor chips and method for its production
DE102004005586B3 (en) Semiconductor device having a semiconductor chip stack on a rewiring plate and producing the same
DE10302022A1 (en) Chip scale package comprises conductive layers formed on upper and lower chip surfaces and electrode surfaces on same side surfaces of conductive layers
DE10261410B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
DE10244664A1 (en) Electronic component with semiconductor chips in a stack and method for producing the same
DE10341206A1 (en) Appliance for improving reliability of BGA (ball grid array) solder connections between BGA component substrate, whose contact pads are fitted with solder balls or bumps
DE102017218273B4 (en) semiconductor assembly
DE102005001590B4 (en) BOC Package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection