DE10340637A1

DE10340637A1 - Driver for signal production especially off chip driver for memory components has control circuit to adjust driver power

Info

Publication number: DE10340637A1
Application number: DE2003140637
Authority: DE
Inventors: Michael Bernhard Sommer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-09-03
Filing date: 2003-09-03
Publication date: 2004-12-23

Abstract

A driver for signal production having adjustable driver power comprises signal input (43) and output (12), at least two parallel driver circuits (1,2) producing a dependent output signal. A control circuit (3) regulating the power of at least one driver (2) comprises inputs for a feedback (A) and reference (VR1) signal governing the control. An independent claim is also included for an operating process for the above.

Description

Die Erfindung betrifft eine Treiberanordnung zur Bereitstellung eines Treibersignals mit regelbarer Treiberleistung. Die Erfindung betrifft weiterhin ein Verfahren zum Betreiben einer Treiberanordnung mit regelbarer Treiberleistung.The The invention relates to a driver arrangement for providing a Driver signal with adjustable driver power. The invention relates furthermore a method for operating a driver arrangement with controllable Driver performance.

Treiberschaltungen insbesondere sogenannte "Off-Chip Driver" sind wichtige Bauelemente bei der Realisierung von Speicherbausteinen. Sie werden dazu verwendet, um bei vorgegebener Versorgungsspannung eine ausreichende Leistung für das Treiben von Daten bereitzustellen. Steigende Frequenzanforderungen bei modernen Speicherbausteinen fordern immer wieder nach einer neuen Spezifikation der Treiberschaltungen, insbesondere der Logikspezifikationen. Die Logikspezifikation definiert dabei unter anderem die Treiberstärke der Schaltung, also den maximalen bzw. minimalen Strom bei vorgegebener Treiberspannung. So wurde in der Vergangenheit eine sogenannte "Low Voltage Differential Signaling"-Logik von einer "Gunning Transceiver"-Logik (GTL) abgelöst und diese wiederum von der nunmehr aktuellen SSTL_2-Logik ersetzt. Ein Spezifikationsbeispiel für die SSTL_2-Logik zeigt 5 für einen Feldeffekttransistor.Driver circuits, in particular so-called "off-chip drivers", are important components in the implementation of memory modules. They are used to provide sufficient power to drive data at a given supply voltage. Increasing frequency requirements in modern memory chips keep calling for a new specification of the driver circuits, especially the logic specifications. The logic specification defines, among other things, the driver strength of the circuit, i.e. the maximum or minimum current for a given driver voltage. In the past, a so-called "low voltage differential signaling" logic was replaced by a "gunning transceiver" logic (GTL) and this in turn was replaced by the current SSTL_2 logic. A specification example for the SSTL_2 logic shows 5 for a field effect transistor.

Dort sind die maximalen bzw. minimalen Stromgrenzen gegenüber der Ausgangsspannung für den Fall angegeben, daß die Ausgangsspannung nach unten gezogen wird (Pull-Down Output Voltage). Diese Spezifikation muß ein Treiber oder ein Transistor erfüllen.There are the maximum and minimum current limits compared to Output voltage for indicated the case that the Output voltage is pulled down (pull-down output voltage). This specification must be a Driver or transistor.

Physikalische Parameter und Dimensionierung in der Fertigung bestimmen die Eigenschaften eines Feldeffekttransistors, der durch seine Transistorkennlinie charakterisiert ist. Dadurch bestimmt die Transistorkennlinie das DC-Ausgangsverhalten ei ner Treiberschaltung. Ein Beispiel verschiedener Transistorkennlinien im Vergleich zur obigen Spezifikation der SSTL_2-Logik ist in 6 zu sehen. Es ist zu erkennen, daß die Transistorkennlinien der Feldeffekttransistoren K1, K2 und K3 in weiten Bereichen außerhalb der von den Kurven K_MIN und K_MAX definierten Spezifikation liegen. Solche Transistoren wären demnach für die Realisierung einer Treiberschaltung nicht geeignet, stehen jedoch oftmals als einzige zur Verfügung. Eine Anpassung der Übergangskennlinie des verwendeten Transistors an die Spezifikation ist wegen technologischer Gegebenheiten meist nicht möglich.Physical parameters and dimensioning in production determine the properties of a field effect transistor, which is characterized by its transistor characteristic. As a result, the transistor characteristic curve determines the DC output behavior of a driver circuit. An example of different transistor characteristics compared to the above specification of the SSTL_2 logic is in 6 to see. It can be seen that the transistor characteristics of the field effect transistors K1, K2 and K3 lie in wide ranges outside the specification defined by the curves K _MIN and K _MAX . Such transistors would therefore not be suitable for implementing a driver circuit, but are often the only ones available. An adaptation of the transition characteristic of the transistor used to the specification is usually not possible due to technological circumstances.

Neben dem Nachteil einer Abhängigkeit des Schaltverhaltens eines Feldeffekttransistors von seiner Transistorkennlinie gibt es noch weitere Nachteile. Für Anwendungen mit hohen Frequenzen ist ein Aufbau einer Schaltung mit ECL-Logik (Emitter-Coupled Logic) von besonderem Vorteil, da sich so schnelle Schaltzeiten realisieren lassen. Die ECL-Logik erfordert dabei von den Treiberschaltungen einen weichen Übergang ihrer Signalpegel. Diese Forderung steht im Gegensatz zu den bisherigen Realisierungskonzepten einer Treiberschaltung mit CMOS-Elementen, die einen harten oder einen "Full-Swing" Übergang favorisieren. Durch Last- bzw. Abschlußwiderstände wird jedoch erreicht, daß sich am Ausgang einer Treiberschaltung ein für die ECL-Logik erforderliches Verhalten einstellt.Next the disadvantage of dependency the switching behavior of a field effect transistor from its transistor characteristic there are other disadvantages. For high frequency applications is a construction of a circuit with ECL logic (Emitter-Coupled Logic) This is particularly advantageous because it enables fast switching times to let. The ECL logic requires the driver circuits a smooth transition their signal level. This requirement is in contrast to the previous one Realization concepts of a driver circuit with CMOS elements, who prefer a hard or a "full swing" transition. By Load or termination resistors however achieved that on Output of a driver circuit required for the ECL logic Behavior.

Dieses Konzept wirkt sich jedoch nachteilig auf die "Slew Rate" auf, die die Zeitspanne für einen Signalübergang von einem niedrigen zu einem hohen Pegel angibt. In diesem Zusammenhang steht das Patent US 5,430,387 , welches eine Schaltung zur Kontrolle eines Übergangs einer Treiberschaltung vom "off" in den "on" Zustand beschreibt. Allerdings ist diese Schaltung sehr kosten- und platzaufwändig, Kennlinien der Treiberschaltung sind nur unzureichend beeinflußbar.However, this concept adversely affects the "slew rate", which indicates the time period for a signal transition from a low to a high level. The patent is in this context US 5,430,387 which describes a circuit for controlling a transition of a driver circuit from the "off" to the "on" state. However, this circuit is very costly and space-consuming, characteristics of the driver circuit can only be influenced inadequately.

Der Erfindung stellt sich die Aufgabe, eine Anordnung vorzusehen, mit der die Übergangskennlinie einer Treiberanordnung einstellbar ist. Weiterhin soll ein Verfahren vorgesehen werden, mit dem die Übergangskennlinie kontrolliert werden kann.The The invention has for its object to provide an arrangement with which is the transition characteristic a driver arrangement is adjustable. Furthermore, a procedure is said be provided with which the transition characteristic can be controlled.

Diese Aufgaben werden mit den Gegenständen der nebengeordneten Patentansprüche gelöst.This Tasks are with the objects of the subordinate claims solved.

Es ist eine Treiberanordnung zur Bereitstellung eines Treibersignals mit einer regelbaren Treiberleistung vorgesehen. Die Treiberanordnung umfaßt einen Schalteingang für ein Schaltsignal und einen Ausgang zur Bereitstellung des Treibersignals. Die Treiberanordnung weist ferner eine erste Treiberschaltung und zumindest eine zweite zu der ersten Treiberschaltung parallel geschaltete zweite Treiberschaltung auf, deren Treiberleistung regelbar ist. Die Schalteingänge der ersten und der zweiten Treiberschaltung sind mit dem Schalteingang der Treiberanordnung gekoppelt, und die Ausgänge der ersten und der zweiten Treiberschaltung sind mit dem Ausgang der Treiberanordnung verbunden. Die erste und die zweite Treiberschaltung sind zur Abgabe eines Treibersignals an den Ausgängen abhängig von dem Schaltsignal ausgebildet. Weiterhin weist die Treiberanordnung einen Regelkreis zur Regelung der Treiberleistung der zweiten Treiberschaltung auf. Der Regelkreis enthält einen ersten, mit dem Ausgang der Treiberanordnung verbundenen Eingang für ein Rückführungssignal und einen zweiten Eingang für ein Referenzsignal. Der Regelkreis ist zur Abgabe eines Regelsignals an einen Regeleingang der zumindest einen zweiten Treiberschaltung abhängig von am ersten und am zweiten Eingang angelegten Signalen ausgebildet.A driver arrangement for providing a driver signal with a controllable driver power is provided. The driver arrangement comprises a switching input for a switching signal and an output for providing the driver signal. The driver arrangement further has a first driver circuit and at least one second driver circuit connected in parallel with the first driver circuit, the driver power of which can be regulated. The switching inputs of the first and second driver circuits are coupled to the switching input of the driver arrangement, and the outputs of the first and second driver circuits are connected to the output of the driver arrangement. The first and the second driver circuit are designed to emit a driver signal at the outputs depending on the switching signal. Furthermore, the driver arrangement has a control circuit for regulating the driver power of the second driver circuit. The control loop contains a first input, connected to the output of the driver arrangement, for a feedback signal and a second input for a reference signal. The control loop is dependent on the delivery of a control signal to a control input of the at least one second driver circuit signals applied to the first and second inputs.

Somit wird in der erfindungsgemäßen Treiberanordnung ein Regelkreis realisiert, mit dessen Hilfe die Treiberleistung des Treibersignals einstellbar ist. Das Ausgangssignal der Treiberanordnung wird dem Rückführungseingang des Regelkreises zugeführt, in diesem analysiert, und entsprechend der Analyse wird die Treiberstärke der zweiten Treiberschaltung des Ausgangstreibers angepaßt, wodurch sich die Kennlinie gegenüber der ursprünglichen Treiberstärke verändert. Durch geeignete Wahl des Referenzsignals läßt sich die Übergangskennlinie der Treiberanordnung auf die Bedürfnisse einstellen. Dadurch wird in vorteilhafter Weise eine Treiberschaltung realisiert, die bei praktisch beliebigen Transistoreigenschaften immer eine vorgegebene Spezifikation erfüllt. Weiterhin ist bei der erfindungsgemäßen Treiberanordnung die Slew Rate und damit die maximale Treiberbandbreite kontrollierbar.Consequently is in the driver arrangement according to the invention implemented a control loop with the help of the driver power of the driver signal is adjustable. The output signal of the driver arrangement is the return entrance fed into the control loop, analyzed in this, and according to the analysis, the driver strength of the adapted second driver circuit of the output driver, whereby the characteristic curve the original drive strength changed. The transition characteristic curve can be selected by suitable selection of the reference signal the driver arrangement to the needs to adjust. This advantageously becomes a driver circuit realized with practically any transistor properties always meets a specified specification. Furthermore, the driver arrangement according to the invention the slew rate and thus the maximum driver bandwidth can be controlled.

In einem Verfahren zum Betreiben einer Treiberanordnung wird das Treiberausgangssignal der Treiberanordnung mit zumindest einem Referenzsignal verglichen. Abhängig von dem Vergleich wird das Treiberausgangssignal einer Treiberschaltung verändert, so daß ein Stromfluß des Treiberausgangssignals der Treiberanordnung abhängig von einer Spannung des Treiberausgangssignals in einem durch zwei Grenzwerte vorgegebenen Intervall liegt.In One method for operating a driver arrangement is the driver output signal the driver arrangement is compared with at least one reference signal. Dependent from the comparison becomes the driver output signal of a driver circuit changed so that a Current flow of the Driver output signal of the driver arrangement depending on a voltage of the Driver output signal in a predetermined by two limit values Interval lies.

Durch den Vergleich des Treiberausgangssignals mit einem Referenzsignal und Änderung der Treiberstärke wird die Übergangskennlinie der Treiberanordnung beim Übergang von einem hohen Zustand in einen niedrigen Zustand verändert. Mit dem erfindungsgemäßen Verfahren wird daher die Treiberstärke des Treiberausgangssignals immer so angepaßt, daß eine vorgegebene Spezifikation erfüllt wird. Weiterhin kann durch selektives Hinzufügen bzw. Wegnehmen von Treiberleistung die Slew Rate konstant gehalten werden.By the comparison of the driver output signal with a reference signal and change the driver strength becomes the transition characteristic the driver arrangement during the transition changed from a high state to a low state. With the inventive method therefore the driver strength of the driver output signal always adjusted so that a specified specification is fulfilled. Furthermore, by selectively adding or removing driver power the slew rate is kept constant.

Weitere vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.Further advantageous embodiments are the subject of the dependent claims.

In einer zweckmäßigen Ausgestaltung der Erfindung ist der Regelkreis für die zumindest eine zweite Treiberschaltung zur Abgabe eines stufenlosen, analogen Regelsignals an die zumindest eine zweite Treiberschaltung ausgebildet. Somit ist die Ausgangsleistung der zweiten Treiberschaltung stufenlos einstellbar. Alternativ ist der Regelkreis zur Abgabe eines schrittweisen oder diskreten Regelsignals an die zumindest eine zweite Treiberschaltung ausgebildet. In dieser Ausführungsform wird durch den Regelkreis stufenweise, bzw. in diskreten Schritten Leistung dem Treiberausgangssignal hinzugefügt oder weggenommen. Dies erfolgt durch ein Signal am Regeleingang der zumindest einen zweiten Treiberschaltung.In an appropriate design The invention is the control loop for the at least one second Driver circuit for delivering a stepless, analog control signal to the at least one second driver circuit. Consequently the output power of the second driver circuit is infinitely variable adjustable. Alternatively, the control loop for submitting a step by step or discrete control signal to the at least one second driver circuit educated. In this embodiment is performed by the control circuit gradually or in discrete steps added to or removed from the driver output signal. this happens by a signal at the control input of the at least one second driver circuit.

In einer Ausbildung einer solchen Treiberanordnung ist der Regelkreis zur Abgabe eines Aktivierungssignals und eines Deaktivierungssignals ausgebildet. Durch das Regelsignal wird daher eine schaltbare Treiberschaltung der Treiberanordnung aktiviert oder deaktiviert. In einer anderen Ausgestaltung der Erfindung umfaßt das Mittel zur Regelung eine Inverterschaltung, deren Ausgang einen Ausgang des Mittels zur Regelung bildet. Dadurch gibt das Mittel zur Regelung abhängig von der Inverterschaltung ein Signal mit zwei logischen Pegeln ab, die einem Aktivierungs- bzw. Deaktivierungssignal entsprechen.In One form of such a driver arrangement is the control loop for emitting an activation signal and a deactivation signal educated. The control signal therefore becomes a switchable driver circuit the driver arrangement enabled or disabled. In another Embodiment of the invention includes the means for controlling a Inverter circuit whose output is an output of the means for regulation forms. This gives the means for control depending on the inverter circuit a signal with two logic levels that correspond to an activation or deactivation signal.

Eine vorteilhafte Weiterbildung in diesem Zusammenhang ist die Kaskadierung der zumindest einen zweiten Treiberschaltung mit mehreren einzelnen Treiberschaltungen. Abhängig von dem Regelsignal des Regelkreises werden nun Treiberschaltungen mit spezifischen Treiberleistungen selektiv hinzugefügt oder weggeschaltet. Auf diese Art und Weise kann bei beliebigen Transistoreigenschaften eine neue ideale Ausgangskennlinie erzeugt werden.A An advantageous further development in this context is cascading the at least one second driver circuit with several individual ones Driver circuits. Dependent from the control signal of the control loop driver circuits are now selectively added with specific driver services or disconnected. This way you can use any transistor properties a new ideal output characteristic can be generated.

In einer Weiterbildung der Erfindung weist eine der zumindest einen zweiten Treiberschaltung zumindest zwei in Reihe geschaltete erste steuerbare Strecken auf. Diese besitzen einen zueinander entgegengesetzten Kanal- oder Leitungstyp. Die Steueranschlüsse der zumindest zwei ersten steuerbaren Strecken sind mit dem Mittel zur Regelung verbunden. Somit bilden die Steueranschlüsse der beiden ersten steuerbaren Strecken den Regeleingang der zumindest einen zweiten Treiberschaltung.In In a development of the invention, one of the at least one second driver circuit at least two first series connected controllable routes. These have an opposite one another Channel or line type. The control connections of the at least two first controllable routes are connected to the means of regulation. Thus, the control connections form of the first two controllable routes the control input of at least a second driver circuit.

In einer Weiterbildung dieser Ausgestaltung enthält eine der zumindest einen zweiten Treiberschaltung einen Inverter, der aus zwei in Reihe geschalteten steuerbaren gebildet ist. Zwischen die zwei in Reihe geschalteten steuerbaren Strecken sind die zumindest zwei ersten steuerbaren Strecken geschaltet. Ein Abgriff zwischen den zumindest zwei ersten steuerbaren Strecken bildet den Ausgang der zumindest einen zweiten Treiberschaltung. Dadurch ist die Treiberleistung der zumindest einen zweiten Treiberschaltung mittels der beiden ersten steuerbaren Strecken regelbar.In A further development of this embodiment contains one of the at least one second driver circuit an inverter, which consists of two connected in series controllable is formed. Between the two connected in series controllable routes are the at least two first controllable routes Routes switched. A tap between the at least two first controllable routes forms the output of at least a second one Driver circuit. This makes the driver performance at least a second driver circuit by means of the first two controllable Routes adjustable.

In einer Weiterbildung der Erfindung sind die steuerbaren Strecken durch Feldeffekttransistoren gebildet.In The controllable routes are a further development of the invention formed by field effect transistors.

In einer anderen Weiterbildung der Erfindung umfaßt der Regelkreis zwei Vergleichsschaltungen, deren Ausgänge mit jeweils einem der Steueranschlüsse der zumindest zwei ersten steuerbaren Strecken gekoppelt sind. Die Ausgänge der beiden Vergleichsschaltung sind daher an den Ausgang des Regelkreises angeschlossen, an dem das Regelsignal abgreifbar ist. Dadurch läßt sich von jeder Vergleichsschaltung ein Signal auf einen Steueranschluß der beiden ersten steuerbaren Strecken unabhängig von dem Ausgangssignal der anderen Vergleichsschaltung geben.In another development of the invention, the control circuit comprises two comparison circuits, the outputs of which are each coupled to one of the control connections of the at least two first controllable sections. The outputs of the two Comparison circuits are therefore connected to the output of the control loop, at which the control signal can be tapped. As a result, each comparison circuit can give a signal to a control connection of the first two controllable lines, independently of the output signal of the other comparison circuit.

In einer Ausgestaltung ist die Treiberanordnung zum Treiben eines Stromsignals bei einer bestimmten Versorgungsspannung ausgebildet.In One embodiment is the driver arrangement for driving a current signal trained at a certain supply voltage.

Im Folgenden wird die Erfindung unter Zuhilfenahme der Zeichnung im Detail erläutert.in the The invention is described below with the aid of the drawing Explained in detail.

Es zeigen:It demonstrate:

1 ein erstes Blockschaltbild einer Treiberanordnung, 1 a first block diagram of a driver arrangement,

2 ein zweites Blockschaltbild einer Treiberanordnung, 2 2 shows a second block diagram of a driver arrangement,

3 ein Ausführungsbeispiel einer Treiberanordnung gemäß 2, 3 an embodiment of a driver arrangement according to 2 .

4 eine erste Komparatorschaltung und eine Inverterschaltung, des in 3 gezeigten Ausführungsbeispiels, 4 a first comparator circuit and an inverter circuit, the in 3 shown embodiment,

5 eine zweite Komparatorschaltung und Inverterschaltung, des in 3 gezeigten Ausführungsbeispiels, 5 a second comparator and inverter circuit, the in 3 shown embodiment,

6 Strom-Spannungsdiagramm eines Treibersignalübergangs, 6 Current-voltage diagram of a driver signal transition,

7 ein Diagramm zur Logik-Spezifikation, 7 a logic specification diagram,

8 Ausgangskennlinien bekannter Transistoren im Vergleich zur Logik-Spezifikation. 8th Output characteristics of known transistors compared to the logic specification.

1 zeigt eine erfindungsgemäße Treiberanordnung. Sie besitzt einen Eingang 43 für ein Eingangssignal IN sowie einen Ausgang 12 für das Treiberausgangssignal A. Der Eingang 43 ist an einen Schalteingang 13' und 14' einer ersten und einer zweiten Treiberschaltung 1 und 2 angeschlossen. Jede Treiberschaltung weist einen Ausgang 11 und 21 auf, die miteinander und mit dem Ausgang 12 der Treiberanordnung verbunden sind. Die beiden Treiberschaltungen 1 und 2 sind daher parallel zueinander geschaltet. Durch das Schaltsignal lassen sich beide Treiberschaltungen 1 und 2 schalten, so daß sie an ihrem Ausgang ein Treibersignal mit einer bestimmten Treiberstärke abgeben. 1 shows a driver arrangement according to the invention. It has an entrance 43 for an input signal IN and an output 12 for the driver output signal A. The input 43 is at a switching input 13 ' and 14 ' a first and a second driver circuit 1 and 2 connected. Each driver circuit has an output 11 and 21 on that with each other and with the exit 12 are connected to the driver arrangement. The two driver circuits 1 and 2 are therefore connected in parallel to each other. Both driver circuits can be switched by the switching signal 1 and 2 switch so that they output a driver signal with a certain driver strength at their output.

Weiterhin besitzt die Treiberschaltung 2 einen Regeleingang 241, der mit einem Ausgang eines Regelkreises 3 verbunden ist. Ein Eingang 22 des Regelkreises 3 ist an den Ausgang 12 der Treiberanordnung angeschlossen und bildet den Rückführungseingang. Ein zweiter Eingang 252 ist ein Referenzeingang für das von außen zugeführte Referenzsignal VR1.The driver circuit also has 2 a control input 241 that with an output of a control loop 3 connected is. An entrance 22 of the control loop 3 is at the exit 12 connected to the driver arrangement and forms the feedback input. A second entrance 252 is a reference input for the externally supplied reference signal VR1.

Der Regelkreis vergleicht das Treiberausgangssignal A mit dem Referenzsignal VR1 und gibt an seinem Ausgang ein Regelsignal ab, das dem Regeleingang zugeführt wird. Das Regelsignal regelt die Treiberstärke der Treiberschaltung 2. Abhängig vom Regelsignal wird die Treiberstärke erhöht oder reduziert. Dadurch verändert sich bei einem Übergang des Treiberausgangssignals A von einem hohen Zustand auf einen niedrigen Zustand und umgekehrt die Strom-Spannungskennlinie der Treiberanordnung. Beispielsweise wird durch das Reduzieren von Treiberleistung während eines Signalübergang die Treiberanordnung von einem "Strong-driver Mode" in einen "Weak-driver Mode" geschaltet.The control circuit compares the driver output signal A with the reference signal VR1 and outputs a control signal at its output which is fed to the control input. The control signal regulates the driver strength of the driver circuit 2 , Depending on the control signal, the driver strength is increased or reduced. As a result, when the driver output signal A changes from a high state to a low state and vice versa, the current-voltage characteristic of the driver arrangement changes. For example, by reducing driver power during a signal transition, the driver arrangement is switched from a "strong driver mode" to a "weak driver mode".

Ein Beispiel dafür ist in 6 zu sehen, die ein Strom-Spannungsdiagramm des Treibersignals darstellt. Die beiden Kurven K_MIN und K_MAX zeigen die durch die Spezifikation festgelegten Grenzen des Treibersignals. Die gestrichelte Kurve K1 ist ein Treiberbetrieb einer Treiberanordnung mit einer starken Treiberleistung, ein "Strong-driver Mode". Die Kurve K2 zeigt einen Betriebsmodus mit einer schwachen Treiberleistung, den "Weak-driver Mode". Während die Kurve K1 im Bereich niedriger Treiberausgangsspannungen die geforderte Spezifikation nicht einhält, durchbricht der schwache Treiberbetrieb bei einer höheren Treiberspannungen die Grenze.An example of this is in 6 to see, which is a current-voltage diagram of the driver signal. The two curves K _MIN and K _MAX show the limits of the driver signal specified by the specification. The dashed curve K1 is a driver operation of a driver arrangement with a strong driver power, a "strong driver mode". The curve K2 shows an operating mode with a weak driver power, the "weak driver mode". While the curve K1 does not meet the required specification in the area of low driver output voltages, the weak driver operation breaks the limit at a higher driver voltage.

Die erfindungsgemäße Treiberanordnung verbindet beide Treiberbetriebsarten miteinander, in dem sie durch den Regelkreis von einer Betriebsart in die andere wechselt. Bei dem Übergang der Treiberanordnung von "low" nach "high" steigt die Treiberspannung an. Ab Erreichen einer Spannung U1 wird die zweite Treiberschaltung hinzugeschaltet, die zusätzliche Treiberleistung erzeugt. Die Treiberanordnung wechselt vom "Weak-driver Mode" in den "Strong-driver Mode". Der Übergang KU1 nach KU2 sind abhängig von dem Regelsignal und der Regeleinrichtung der zweiten Treiberschaltung. Möglich ist dabei ein weicher, langsamer Übergang wie in KU1 mit einer kleinen Slew-Rate, aber auch ein schneller Übergang wie in KU2 mit einer großen Slew-Rate. Die Treiberleistung wird also so nachgeregelt, das der Strom des Treiberausgangssignals nicht außerhalb der Spezifikation liegt. Ein Übergang von "high" nach "low", also das Absinken der Treiberausgangsspannung erfolgt in gleicher Weise. Zusätzlich können Hystereseeffekte ausgeglichen werden.The driver arrangement according to the invention connects both driver modes together by going through the control loop changes from one operating mode to the other. At the transition the driver arrangement increases from "low" to "high" the driver voltage on. When a voltage U1 is reached, the second driver circuit switched on, the additional Driver power generated. The driver arrangement changes from the "weak-driver mode" to the "strong-driver mode". The transition KU1 to KU2 are dependent from the control signal and the control device of the second driver circuit. Possible is a smooth, slow transition like in KU1 with a small slew rate, but also a quick transition like in KU2 with a huge Slew rate. The driver power is adjusted so that the Driver output signal current is not out of specification. A transition from "high" to "low", that is the sinking the driver output voltage is the same. In addition, hysteresis effects be balanced.

Ein zweites Blockschaltbild, daß eine leicht veränderte Ausführung zeigt, ist in 2 zu sehen. Gleiche Bauelemente tragen dabei gleiche Bezugszeichen.A second block diagram that is easy shows changed execution is in 2 to see. The same components have the same reference numerals.

Hier ist der Eingang 43 ist über zwei Inverter 41 und 42 mit den Steueranschlüssen 13' und 14' einer ersten Treiberschaltung 1 sowie den Steueranschlüssen 32' und 31' einer zweiten Treiberschaltung 2 verbunden. Die erste Treiberschaltung 1 umfaßt zwei in Reihe geschaltete Feldeffekttransistoren 13 und 14, die einen Inverter bilden. Der Feldeffekttransistor 13 hat einen n-Kanaltyp und ist mit einem Anschluß mit dem Bezugspotential VSS und mit dem anderen Anschluß an einen Knoten 11 des Inverters 1 angeschlossen. Der zweite Feldeffekttransistor 14 ist ein p-Kanal- oder Leitungstyp Feldeffekttransistor, der mit einem Anschluß mit dem Versorgungspotential VDD und mit dem anderen Anschluß mit dem Knoten 11 verbunden ist. Der Knoten 11 führt weiterhin zum Ausgang 12 der Treiberanordnung.Here is the entrance 43 is about two inverters 41 and 42 with the control connections 13 ' and 14 ' a first driver circuit 1 as well as the control connections 32 ' and 31 ' a second driver circuit 2 connected. The first driver circuit 1 comprises two field effect transistors connected in series 13 and 14 that form an inverter. The field effect transistor 13 has an n-channel type and is connected to the reference potential VSS with one connection and to a node with the other connection 11 of the inverter 1 connected. The second field effect transistor 14 is a p-channel or line type field effect transistor, which has one connection with the supply potential VDD and the other connection with the node 11 connected is. The knot 11 continues to lead to the exit 12 the driver arrangement.

Die Treiberschaltung 2 umfaßt eine durch zwei in Reihe geschaltete pMOS-Transistoren 31 und 24 und zwei in Reihe geschalteten nMOS-Transistoren 23 und 32 gebildete Strecke. Der Steueranschluß des pMOS-Transistors 31 bildet den Steueran schluß 31', der Steueranschluß des nMOS-Transistors 32 bildet den Steueranschluß 32' der zweiten Treiberschaltung 2. Ein Anschluß des pMOS-Transistors 31 ist mit dem Bezugspotential VDD verbunden, ein Anschluß des nMOS-Transistors 32 ist an das Bezugspotential VSS angeschlossen. Ein Abgriff zwischen dem zweiten pMOS-Transistor 24 und dem zweiten nMOS-Transistor 23 bildet den Knoten 21, der weiterhin mit dem Knoten 11 der ersten Treiberschaltung 1 und dem Ausgang 12 der Treiberanordnung verbunden ist.The driver circuit 2 comprises one through two pMOS transistors connected in series 31 and 24 and two nMOS transistors connected in series 23 and 32 formed route. The control terminal of the pMOS transistor 31 forms the tax connection 31 ' , the control connection of the nMOS transistor 32 forms the control connection 32 ' the second driver circuit 2 , A connection of the pMOS transistor 31 is connected to the reference potential VDD, a connection of the nMOS transistor 32 is connected to the reference potential VSS. A tap between the second pMOS transistor 24 and the second nMOS transistor 23 forms the knot 21 who continues with the knot 11 the first driver circuit 1 and the exit 12 the driver arrangement is connected.

Die beiden Transistoren 23 und 24 bilden Transfer-Gates oder Schalter zur Regelung der Treiberleistung der zweiten Treiberschaltung 2. Dazu sind ihre Steueranschlüsse mit den Ausgängen 254 und 264 einer ersten und einer zweiten Komparatorschaltung 25 und 26 verbunden, die einen Bestandteil des Regelkreises bilden. Die Eingänge 253 und 263 der beiden Komparatorschaltungen 25 und 26 sind an den Rückführungseingang 22 des Regelkreises 3 angeschlossen, der seinerseits mit dem Knoten 21 der Treiberschaltung 2 verbunden ist. Der jeweils andere Eingang 252 und 262 führt jeweils ein Referenzsignal VR1 und VR2.The two transistors 23 and 24 form transfer gates or switches for regulating the driver power of the second driver circuit 2 , To do this, their control connections are with the outputs 254 and 264 a first and a second comparator circuit 25 and 26 connected, which form part of the control loop. The entrances 253 and 263 of the two comparator circuits 25 and 26 are at the return entrance 22 of the control loop 3 connected, which in turn with the knot 21 the driver circuit 2 connected is. The other entrance 252 and 262 carries a reference signal VR1 and VR2.

Der Regelkreis 3 vergleicht das Treiberausgangssignal A mit zwei Referenzsignalen VR1 und VR2, wobei VR1 größer ist als VR2. In diesem Fall sind die beiden Referenzsignale aus einer Referenzspannung gebildet, zu der eine kleine feste Spannung addiert bzw. subtrahiert wird. Im einfachsten Fall ist dies durch einen Spannungsteiler erreichbar. Abhängig von dem Ergebnis der Vergleiche werden die beiden Transfer-Gates 23 und 24 geschaltet, und somit die Treiberausgangsleistung der Treiberschaltung 2 verändert. Dadurch läßt sich die Treiberstärke des Ausgangssignals A bei einem Übergang von einem hohen Pegel auf einen niedrigen Pegel oder von einem niedrigen Pegel auf einen hohen Pegel abhängig von den Referenzsignalen VR1 und VR2 einstellen. Auch in dieser Ausführungsform der regelbaren Treiberschaltung 2 wird die Kennlinie des Treiberausgangssignals der Treiberanordnung in geeigneter Weise ver ändert, so daß das Ausgangssignal die notwendigen Spezifikationen erfüllt.The control loop 3 compares the driver output signal A with two reference signals VR1 and VR2, VR1 being greater than VR2. In this case, the two reference signals are formed from a reference voltage to which a small fixed voltage is added or subtracted. In the simplest case, this can be achieved using a voltage divider. Depending on the result of the comparisons, the two transfer gates 23 and 24 switched, and thus the driver output power of the driver circuit 2 changed. As a result, the driver strength of the output signal A can be adjusted in a transition from a high level to a low level or from a low level to a high level depending on the reference signals VR1 and VR2. Also in this embodiment the controllable driver circuit 2 the characteristic of the driver output signal of the driver arrangement is changed in a suitable manner, so that the output signal meets the necessary specifications.

3 zeigt eine weitere Ausgestaltung der erfindungsgemäßen Treiberanordnung. Gleiche Bauelemente tragen auch hier die gleichen Bezugszeichen. In 2 sind fünf pMOS-Transistoren mit einem Anschluß mit der Versorgungsleitung 33 für das Versorgungspotential VDD verbunden. Gleichzeitig sind fünf nMOS-Transistoren mit jeweils einem Anschluß an die Leitung 34 für das Bezugspotential VSS angeschlossen. Diese Transistoren bilden einen Teil der Treiberschaltung 2. Jeweils ein weiterer pMOS- und nMOS-Transistor bilden die Treiberschaltung 1. 3 shows a further embodiment of the driver arrangement according to the invention. The same components have the same reference numerals here. In 2 are five pMOS transistors connected to the supply line 33 connected for the supply potential VDD. At the same time there are five nMOS transistors, each with one connection to the line 34 connected for the reference potential VSS. These transistors form part of the driver circuit 2 , A further pMOS and nMOS transistor form the driver circuit 1 ,

Die fünf pMOS und fünf nMOS-Transistoren sind jeweils mit ihrem anderen Anschluß über die beiden Transfer-Gates 23 und 24 und den dazwischenliegenden Abgriff 21 miteinander gekoppelt, wobei der Abgriff 21 zu dem Knoten 11 und dem Ausgang 12 der Treiberanordnung führt und gleichzeitig mit dem Rückführungseingang 22 des Mittels 3 verbunden ist. In diesem Ausführungsbeispiel ist die Treiberleistung der Feldeffekttransistoren der Treiberschaltung 2 deutlich größer als die Leistung der Treiberschaltung 1. Jedoch wird die Treiberleistung der Treiberschaltung 2 abhängig von den beiden Transfer-Gates 23 und 24 über einen weiten Bereich hinweg geregelt. Die Regelung erfolgt über Signale an den Steueranschlüssen der beiden Transfer-Gates. Diese sind mit einer Vergleichsschaltung verbunden, die entweder ein kontinuierliches Regelsignal oder ein stufenförmiges Regelsignal abgibt. Beispiele für solche Vergleichsschaltungen sind in 3 und 4 zu sehen.The five pMOS and five nMOS transistors are each connected to the other via the two transfer gates 23 and 24 and the tap in between 21 coupled with each other, the tap 21 to the knot 11 and the exit 12 the driver arrangement leads and simultaneously with the feedback input 22 of the agent 3 connected is. In this embodiment, the driver power is the field effect transistors of the driver circuit 2 significantly larger than the performance of the driver circuit 1 , However, the driver performance of the driver circuit 2 depending on the two transfer gates 23 and 24 regulated over a wide range. The regulation takes place via signals at the control connections of the two transfer gates. These are connected to a comparison circuit which either outputs a continuous control signal or a step-shaped control signal. Examples of such comparison circuits are in 3 and 4 to see.

In 4 ist ein Differenzverstärker als Komparatorschaltung 26 gezeigt, der mit Feldeffekttransistoren ausgebildet ist. In jedem Pfad eines aus zwei pMOS-Transistoren gebildeten Stromspiegels ist ein nMOS-Transistor geschaltet, dessen Steueranschlüsse den Eingang 262 bzw. 263 des Differenzverstärkers bildet. Der Stromspiegel stellt gleichzeitig eine Last für die beiden nMOS-Transistoren dar. Weiterhin ist jeweils ein Anschluß der beiden nMOS-Transistoren mit einem weiteren eine Stromquelle bildenden nMOS-Transistor 261 verbunden. Ein Abgriff zwischen dem Transistor 265 und einem Transistor des Stromspiegels bildet den Ausgang 264 der Differenzverstärkerschaltung.In 4 is a differential amplifier as a comparator circuit 26 shown, which is formed with field effect transistors. In each path of a current mirror formed from two pMOS transistors, an nMOS transistor is connected, the control connections of which are the input 262 respectively. 263 of the differential amplifier. The current mirror simultaneously represents a load for the two nMOS transistors. Furthermore, one connection of the two nMOS transistors is connected to a further nMOS transistor 261 forming a current source. A tap between the transistor 265 and a transistor of the current mirror forms the output 264 the differential amplifier circuit.

In ähnlicher Weise ist der Differenzverstärker 25 in der 4 aufgebaut, nur daß für die Bildung des Differenzverstärkers pMOS-Transistoren und für die Bildung des Stromspiegels nMOS-Transistoren verwendet werden.The differential amplifier is similar 25 in the 4 constructed, only that pMOS transistors are used for the formation of the differential amplifier and nMOS transistors are used for the formation of the current mirror.

Werden die Ausgänge 254 und 264 mit den Steueranschlüssen der Transfer-Gates 24 und 23 verbunden, so ergibt sich eine spannungsgesteuerte Regelung mit einer weichen Differenzspannungsverstärkung. Diese bilden ein Intervall zwischen dem Versorgungspotential VDD und dem Bezugspotential VSS. Beim Übergang des Treibersignals von dem Potential VSS auf das Potential VDD oder umgekehrt wird dadurch durch das Regelsignal an den Steueranschlüssen der Transfer-Gates 23 und 24 die Leitfähigkeit der Transfer-Gates erhöht oder reduziert. Somit wird Treiberleistung zu der Leistung des bisherigen Treiberausgangssignals A hinzugefügt oder weggenommen. Das Spannungsintervall, in dem ein Übergang stattfindet, ist durch die beiden Referenzsignals VR1 und VR2 einstellbar. Je nach Größe des durch die Referenzsignals VR1 und VR2 festgelegten Intervalls läßt sich die Geschwindigkeit des Übergangs zwischen einem hohen und einem niedrigen Pegel einstellen und dadurch die Slew Rate bestimmen.Will the exits 254 and 264 with the control connections of the transfer gates 24 and 23 connected, this results in a voltage-controlled regulation with a soft differential voltage amplification. These form an interval between the supply potential VDD and the reference potential VSS. When the driver signal changes from the potential VSS to the potential VDD or vice versa, the control signal on the control terminals of the transfer gates 23 and 24 the conductivity of the transfer gates increases or decreases. Thus, driver power is added to or removed from the power of the previous driver output signal A. The voltage interval in which a transition takes place can be set by the two reference signals VR1 and VR2. Depending on the size of the interval determined by the reference signals VR1 and VR2, the speed of the transition between a high and a low level can be set and the slew rate can thereby be determined.

Alternativ zur weichen Differenzverstärkungsregelung läßt sich der Ausgang 254 und 264 der Differenzverstärker 25 und 26 mit einem Eingang 256 bzw. 266 einer Inverterschaltung 25' und 26' verbinden. Diese Inverterschaltungen sind in 4 bzw. 5 gezeigt.The output can be used as an alternative to the soft differential gain control 254 and 264 the differential amplifier 25 and 26 with an entrance 256 respectively. 266 an inverter circuit 25 ' and 26 ' connect. These inverter circuits are in 4 respectively. 5 shown.

Sie umfassen jeweils zwei einzelne Inverter, um an ihrem Ausgang 254' bzw. 264' wieder ein Signal mit richtiger Polarität bereitzustellen. Jeder einzelne Inverter der Inverterschaltungen 25' und 26' weist zwei Feldeffekttransistoren entgegengesetzten Kanaltyps auf, die zwischen dem Versorgungspotential VDD und dem Bezugspotential VSS in Reihe geschaltet sind. Ein Abgriff zwischen den beiden Feldeffekttransistoren des ersten Inverters ist mit den Steueranschlüssen der Feldeffekttransistoren des zweiten Inverters verbunden. Die beiden Inverter 25' und 26' sind so ausgebildet, daß sie abhängig von Signalen an ihren Eingängen am Ausgang ein Signal mit einem hohen bzw. einem niedrigen Pegel erzeugen. Die Schaltpunkte des ersten Inverters sind dabei durch die Wahl der verwendeten Transistoren bestimmt.They each include two individual inverters to get to their output 254 ' respectively. 264 ' again provide a signal with correct polarity. Every single inverter of the inverter circuits 25 ' and 26 ' has two field-effect transistors of opposite channel types, which are connected in series between the supply potential VDD and the reference potential VSS. A tap between the two field effect transistors of the first inverter is connected to the control connections of the field effect transistors of the second inverter. The two inverters 25 ' and 26 ' are designed so that they generate a signal with a high or a low level depending on signals at their inputs at the output. The switching points of the first inverter are determined by the choice of the transistors used.

Sind die Ausgänge 254' und 264' der beiden Inverterschaltungen 25' und 26' mit den Steueranschlüssen der Transfer-Gates verbunden, so schaltet der Inverter bei einem Überschreiten der Inverterschwellenspannung die Treiberschaltung 2 hinzu, bei einem Unterschreiten der Invewrtwerschwellenspannung die Treiberschaltung 2 weg. Eine solche Inverterschaltung hat vor allem dann Vorteile, wenn eine Kaskadierung mehrerer regelbarer Treiberschaltungen beabsichtigt ist. Durch verschiedene Schwellenspannungen werden dann zusätzliche Treiber hinzu- bzw. weggeschaltet.Are the exits 254 ' and 264 ' of the two inverter circuits 25 ' and 26 ' connected to the control connections of the transfer gates, the inverter switches the driver circuit when the inverter threshold voltage is exceeded 2 the driver circuit if the voltage falls below the inverse threshold voltage 2 path. Such an inverter circuit has advantages particularly when a cascading of several controllable driver circuits is intended. Additional drivers are then switched on or off by different threshold voltages.

Mit der Erfindung wird daher ein Regelkreis in einer Treiberschaltung realisiert, mit dessen Hilfe die Treiberstärke der Treiberanordnung regelbar ist. Dies wird dadurch erreicht, daß das Treiberausgangssignal zurückgeführt und analysiert wird. Neben der hier vorgestellten Spannungsregelung ist jedoch auch eine Slew-Rate getriebene Regelung, eine sogenannte Differenziationsregelung, denkbar. Diese analysiert die Slew Rate, also den Übergang zwischen einem logisch hohen und einem logisch niedrigen Pegel und und regelt so nach, daß diese konstant gehalten wird. Insgesamt wird mit dem Regelkreis die Treiberausgangsleistung der Treiberanordnung reguliert, so daß sich unabhängig von den Eigenschaften verwendeter Transistoren eine ideale Ausgangskennlinie der Treiberanordnung erzeugen läßt. Zusätzlich läßt sich der Übergang von einem Treiber mit einer starken Treiberleistung hin zu einem Treiber mit einer schwachen Treiberleistung kontrollieren.With The invention therefore becomes a control loop in a driver circuit realized with the help of which the driver strength of the driver arrangement can be regulated is. This is achieved in that the driver output signal returned and is analyzed. In addition to the voltage regulation presented here is however also a slew rate driven regulation, a so-called Differentiation scheme, conceivable. This analyzes the slew rate, so the transition between a logic high and a logic low level and and regulates so after that this constant is held. Overall, the driver output power with the control loop regulates the driver arrangement so that regardless of an ideal output characteristic due to the properties of the transistors used can generate the driver arrangement. In addition, the transition from a driver with strong driver performance to a driver control with poor driver performance.

1, 21, 2: Treiberschaltungdriver circuit
33: Regelkreisloop
11, 2111 21: Knotennode
1212: Ausgangoutput
13, 14, 31, 3213 14, 31, 32: FeldeffekttransistorenFETs
13', 14', 31', 32'13 ', 14', 31 ', 32': Steueranschlüssecontrol connections
2222: RückführungseingangFeedback input
23, 2423 24: Feldeffekttransistoren, Transfer-GatesField effect transistors, Transfer gates
25, 2625 26: Komparatorschaltungcomparator circuit
41, 4241 42: Inverterinverter
4343: Eingangentrance
262, 263, 253, 252262 263, 253, 252: Eingängeinputs
254, 264254 264: Ausgängeoutputs
261, 251261 251: Stromquellepower source
25', 26'25 ', 26': Inverterinverter
256, 266256 266: Invertereingängeinverter inputs
254', 264'254 ', 264': Inverterausgängeinverter outputs
31, 3231 32: Steuerleitungcontrol line
33, 3433 34: Versorgungsleitungsupply line
K1, K2, K3K1, K2, K3: TransistorkennlinienTransistor characteristics
K_MIN, K_MAX K _MIN , K _MAX: Spezifikationspecification
KU1, Ku2KU1, ku2: ÜbergangskennlinienTransition curves
ININ: Eingangssignalinput
AA: Ausgangssignaloutput
VDD, VSSVDD, VSS: Potentialepotentials
VR1, VR2VR1 VR2: Referenzsignalereference signals

Claims

Driver arrangement for providing a driver signal with controllable driver power, comprising: a switching input ( 43 ) for a switching signal (IN) and an output ( 12 ) to provide the driver signal (A); - a first driver circuit ( 1 ) and at least a second, to the first driver circuit ( 1 ) second controllable driver circuit connected in parallel ( 2 ), each with at least one switching input ( 13 ' . 32 ' ) which are connected to the switching input ( 43 ) of the driver arrangement are coupled, the outputs ( 11 . 21 ) with the output ( 12 ) are coupled to the driver arrangement and which are used to emit a driver signal at the outputs ( 11 . 21 ) are designed depending on the switching signal (IN); - a control loop ( 3 ) to regulate the driver power of the at least one second driver circuit ( 2 ), the first with the output ( 12 ) input connected to the driver arrangement ( 22 ) for a feedback signal (A) and a second input ( 252 ) for a reference signal (VR1) and for delivering a control signal to a control input ( 241 ) of the at least one second driver circuit ( 2 ) depending on the first and second inputs ( 22 . 252 ) applied signals is formed.

Driver arrangement according to claim 1, characterized in that the control circuit ( 3 ) to deliver a stepless, value-continuous control signal to the at least one second driver circuit ( 2 ) is trained.

Driver arrangement according to Claim 1, characterized in that the control circuit for emitting a discrete-value control signal to the at least one second driver circuit ( 2 ) is trained.

Driver arrangement according to Claim 3, characterized in that the control circuit for emitting an activation signal and deactivation signal to the at least one second driver circuit ( 2 ) is trained.

Driver arrangement according to one of Claims 1 to 4, characterized in that the control loop ( 3 ) an inverter circuit ( 25 ' . 26 ' ) whose output ( 255 ' . 265 ' ) an exit of the agent ( 3 ) forms for regulation.

Driver arrangement according to one of Claims 1 to 5, characterized in that one of the at least one second driver circuit ( 2 ) at least two first controllable lines connected in series ( 23 . 24 ) of opposite channel types for controlling the driver power, whose control connections to the output of the control loop ( 3 ) are connected.

Driver arrangement according to claim 6, characterized in that one of the at least one second driver circuit comprises one of two controllable lines connected in series ( 31 . 32 ) formed inverter, between which the at least two first controllable sections ( 23 . 24 ) are switched, with a tap between the at least two first controllable sections ( 23 . 24 ) the exit ( 21 ) of the at least one second driver circuit ( 2 ) forms.

Driver arrangement according to one of claims 6 or 7, characterized in that the controllable routes ( 23 . 24 . 31 . 32 ) are formed by field effect transistors.

Driver arrangement according to one of Claims 6 to 8, characterized in that the control loop ( 3 ) two comparison circuits ( 25 . 26 ) whose outputs ( 253 . 263 ) with one of the control connections of the at least two first controllable routes ( 24 . 23 ) are coupled.

Driver arrangement according to one of claims 1 to 9, characterized in that the Driver arrangement for driving a current signal at a specific one Supply voltage is formed.

Method for operating a driver arrangement according to one of the claims 1 to 10, characterized in that - the driver output signal the driver arrangement is compared with at least one reference signal becomes; - the a current of the driver output signal of a driver circuit depending on the comparison is controlled so that the current of the driver output signal depends on the driver arrangement from a voltage of the driver output signal in one by two Limits specified interval.