DE10339982B4 - Method for applying an antireflection layer to a plurality of radiation-emitting semiconductor chips - Google Patents

Method for applying an antireflection layer to a plurality of radiation-emitting semiconductor chips Download PDF

Info

Publication number
DE10339982B4
DE10339982B4 DE2003139982 DE10339982A DE10339982B4 DE 10339982 B4 DE10339982 B4 DE 10339982B4 DE 2003139982 DE2003139982 DE 2003139982 DE 10339982 A DE10339982 A DE 10339982A DE 10339982 B4 DE10339982 B4 DE 10339982B4
Authority
DE
Germany
Prior art keywords
carrier
semiconductor chips
radiation
layer
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003139982
Other languages
German (de)
Other versions
DE10339982A1 (en
Inventor
Uwe Dr. Strauss
Bernd Böhm
Wilhelm Dr. Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE2003139982 priority Critical patent/DE10339982B4/en
Publication of DE10339982A1 publication Critical patent/DE10339982A1/en
Application granted granted Critical
Publication of DE10339982B4 publication Critical patent/DE10339982B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Verfahren zum Herstellen einer Mehrzahl von strahlungsemittierenden Halbleiterchips (1) mit jeweils einer epitaktisch hergestellten Mehrschichtstruktur (8), die eine elektromagnetische Strahlung erzeugende aktive Zone (12) aufweist, und jeweils einem die Mehrschichtstruktur (8) tragenden Trägerelement (3), das mindestens eine Seitenfläche (7) aufweist, durch die elektromagnetische Strahlung ausgekoppelt wird, dadurch gekennzeichnet, daß ein entlang von Trennungslinien (10) zu einzelnen Trägerelementen (3) mit Mehrschichtstruktur (8) durchtrennter Warfer (2), der auf einem expandierbaren Träger (5) fixiert ist, bereitgestellt wird, die Abstände der Halbleiterchips (1) untereinander durch Dehnen des expandierbaren Trägers erhöht werden, die Halbleiterchips (1) auf einem Zwischenträger fixiert werden, der expandierbare Träger entfernt wird und nachfolgend jeweils mindestens eine Antireflexschicht (9) auf mindestens einen Teil der Seitenfläche (7) aufgebracht wird.Method for producing a plurality of radiation-emitting semiconductor chips (1) each having an epitaxially produced multilayer structure (8) which has an active region (12) which generates electromagnetic radiation, and in each case a carrier element (3) carrying the multilayer structure (8), which has at least one Side surface (7), is decoupled by the electromagnetic radiation, characterized in that along a separation lines (10) to individual support elements (3) with a multi-layer structure (8) severed Warfer (2) fixed on an expandable support (5) is, is provided, the distances of the semiconductor chips (1) with each other by stretching the expandable carrier are increased, the semiconductor chips (1) are fixed on an intermediate carrier, the expandable carrier is removed and subsequently at least one antireflection coating (9) on at least one part the side surface (7) is applied.

Figure 00000001
Figure 00000001

Description

Verfahren zum Aufbringen einer Antireflexschicht auf eine Mehrzahl von strahlungsemittierenden Halbleiterchips Die Erfindung betrifft ein Verfahren zum Herstellen einer Mehrzahl von strahlungsemittierenden Halbleiterchips mit jeweils einer epitaktisch hergestellten Mehrschichtstruktur, die eine elektromagnetische Strahlung erzeugende aktive Zone aufweist, und jeweils einem die Mehrschichtstruktur tragenden Trägerelement, das mindestens eine Seitenfläche aufweist, durch die elektromagnetische Strahlung ausgekoppelt wird.method for applying an antireflection coating to a plurality of radiation-emitting Semiconductor chips The invention relates to a method for manufacturing a plurality of radiation-emitting semiconductor chips each with an epitaxially produced multilayer structure containing an electromagnetic Having radiation generating active zone, and one each Multilayer structure-carrying carrier element, the at least one side surface has, is decoupled by the electromagnetic radiation.

Die Lichtauskopplung von elektromagnetische Strahlung emittierenden Halbleiterchips ist aufgrund von Reflexion an den Grenzflächen des Chips zu seiner Umgebung eingeschränkt. Die Ursache dieser Reflexion sind die unterschiedlichen Brechzahlen des Chips und der Umgebung. Bei einem Halbleiterchip, der elektromagnetische Strahlung in erster Linie durch eine von einem Trägersubstrat für die strahlungsemittierende Mehrschichtstruktur abgewandte Hauptfläche der Mehrschichtstruktur emittiert, kann diese durch Aufbringen einer Antireflexschicht auf diese Hauptfläche verringert werden.The Lichtauskopplung of electromagnetic radiation emitting Semiconductor chips is due to reflection at the interfaces of the Limited chips to its environment. The cause of this reflection are the different refractive indices of the chip and the environment. In a semiconductor chip, the electromagnetic radiation in the first Line through one of a carrier substrate for the radiation-emitting multi-layer structure facing away from the main surface of Multilayer structure emitted, this can be achieved by applying a Antireflection layer can be reduced to this major area.

Bei einer Reihe von Typen von optoelektronischen Halbleiterchips, bei denen eine strahlungserzeugende epitaktische Schichtenfolge auf einem SiC-Substrat aufgebracht ist, trifft ein wesentlicher Anteil einer in der strahlungserzeugenden epitaktischen Mehrschichtstruktur erzeugten elektromagnetischen Strahlung auf Chipseitenflächen. Insbesondere bei Leuchtdiodenchips auf Basis von Nitrid-III-V-Verbindungshalbleitermaterial, bei denen eine Nitrid-III-V-Verbindungshalbleiter-basierte Mehrschichtstruktur auf einem SiC-Substrat aufgebracht ist, wird ein erheblicher Anteil der in der Mehrschichtstruktur erzeugten elektromagnetischen Strahlung in das SiC-Substrat eingekoppelt und trifft dort auf eine Substratseitenfläche. Derartige Halbleiterchips sind beispielsweise in den Druckschriften WO 01/61764 A1 und WO 01/61765 A1 beschrieben. In solchen Fällen ist es besonders wünschenswert, an Außenflächen des SiC-Substrats, durch die Strahlung ausgekoppelt werden soll, die Strahlungsauskopplung zu verbessern.In a number of types of optoelectronic semiconductor chips in which a radiation-generating epitaxial layer sequence is deposited on an SiC substrate, a substantial portion of an electromagnetic radiation generated in the radiation-generating epitaxial multilayer structure impinges on chip side surfaces. Particularly in the case of light-emitting diode chips based on nitride III-V compound semiconductor material, in which a nitride III-V compound semiconductor-based multilayer structure is applied to an SiC substrate, a significant proportion of the electromagnetic radiation generated in the multilayer structure is introduced into the SiC substrate. Substrate coupled and meets there on a substrate side surface. Such semiconductor chips are for example in the publications WO 01/61764 A1 and WO 01/61765 A1 described. In such cases, it is particularly desirable to improve radiation decoupling on outer surfaces of the SiC substrate through which radiation is to be coupled out.

Der Vollständigkeit halber sei an dieser Stelle angemerkt, dass unter die Gruppe von strahlungsemittierenden und/oder strahlungsdetektierenden Chips auf Basis von Nitrid-III-V-Verbindungshalbleitermaterial vorliegend insbesondere solche Chips fallen, bei denen die epitaktisch hergestellte Halbleiterschicht, die in der Regel eine Schichtfolge aus unterschiedlichen Einzelschichten aufweist, mindestens eine Einzelschicht enthält, die ein Material aus dem Nitrid-III-V-Verbindungshalbleitermaterial-System InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist. Die Halbleiterschicht kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) aufweisen. Derartige Strukturen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert.For the sake of completeness, it should be noted at this point that the group of radiation-emitting and / or radiation-detecting chips based on nitride III-V compound semiconductor material in particular includes chips in which the epitaxially produced semiconductor layer, which as a rule comprises a layer sequence having different monolayers, at least one single layer containing a nitride III-V compound semiconductor material system material In x Al y Ga 1-xy N with 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and x + y ≦ 1 having. The semiconductor layer may, for example, have a conventional pn junction, a double heterostructure, a single quantum well structure (SQW structure) or a multiple quantum well structure (MQW structure). Such structures are known in the art and are therefore not explained in detail at this point.

Aus der Druckschrift US 6,018,167 A ist bekannt, LED Chips, die auf einer Mehrschichtstruktur basieren, auf einem Substrat zu montieren und mit einem elektrisch isolierenden Film zu bedecken. Dazu werden die LED Chips auf einem anhaftenden Träger aufgebracht, der anschließend gedehnt wird, um den Abstand zwischen den LED Chips zu erhöhen.From the publication US 6,018,167 A It is known to mount LED chips based on a multilayer structure on a substrate and to cover them with an electrically insulating film. For this purpose, the LED chips are applied to an adhesive carrier, which is then stretched to increase the distance between the LED chips.

Ein Verfahren zum Herstellen von Lumineszenzdioden ist in der Druckschrift DE 42 31 007 C2 beschrieben. Dabei werden die Seitenflächen der Lumineszenzdioden-Chips, die aus einer mit einer zur Strahlungserzeugung geeigneten Schichtenfolge bestehen, mit einer reflexionsmindernden Schicht bedeckt.A method for producing light-emitting diodes is in the document DE 42 31 007 C2 described. In this case, the side surfaces of the light-emitting diode chips, which consist of a layer sequence suitable for generating radiation, are covered with a reflection-reducing layer.

Die Druckschrift DE 100 44 500 A1 beschreibt ein Licht emittierendes Verbindungshalbleiter-Bauteil, das aus Halbleiterschichten, die auf einem isolierenden Substrat angeordnet sind, besteht. Auf den Seitenwänden und der Unterseite des Substrats ist eine lichtdurchlässige Schicht aufgetragen, die das in einer aktiven Schicht erzeugte Licht durchlässt.The publication DE 100 44 500 A1 describes a light-emitting compound semiconductor device composed of semiconductor layers disposed on an insulating substrate. On the side walls and the underside of the substrate, a translucent layer is applied, which transmits the light generated in an active layer.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dessen Hilfe optoelektronische Halbleiterchips hergestellt werden können, die eine verbesserte Strahlungsauskopplung durch Chip-Seitenflächen aufweisen.Of the The present invention is based on the object, a method specify, with the help of which produced optoelectronic semiconductor chips can be which have an improved radiation decoupling by chip side surfaces.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.These The object is achieved by a method having the features of the claim 1 solved.

Vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens sind in den Unteransprüchen 2 bis 8 angegeben.advantageous embodiments and further developments of the method are in the dependent claims 2 to 8 indicated.

Gemäß der Erfindung werden bei einem Verfahren der eingangs genannten Art folgende Verfahrensschritte durchgeführt:

  • – Bereitstellen eines entlang von Trennungslinien zu einzelnen Halbleiterchips, jeweils umfassend ein Trägerelement mit Mehrschichtstruktur, durchtrennter Wafer, der auf einem expandierbaren Träger fixiert ist,
  • – Erhöhen der Abstände der Halbleiterchips untereinander durch Dehnen des expandierbaren Trägers,
  • – Fixieren der Halbleiterchips auf einem Zwischenträger,
  • – Entfernen des expandierbaren Trägers und
  • – Aufbringen von jeweils mindestens einer Antireflexschicht auf mindestens einen Teil der Seitenflächen der Halbleiterchips.
According to the invention, the following method steps are carried out in a method of the type mentioned above:
  • Providing a wafer severed along dividing lines to individual semiconductor chips, each comprising a carrier element with a multilayer structure, which is fixed on an expandable carrier,
  • Increasing the spacings between the semiconductor chips by stretching the expandable carrier,
  • Fixing the semiconductor chips on an intermediate carrier,
  • Removing the expandable carrier and
  • - Applying in each case at least one antireflection layer on at least a part of the side surfaces of the semiconductor chips.

Dadurch, daß trotz des Durchtrennens des Wafers zu einzelnen Halbleiterchips diese aufgrund der Fixierung auf dem expandierbaren Träger und anschließender Fixierung auf den Zwischenträger im Waferverbund verbleiben, kann mit relativ geringem Aufwand eine Behandlung der Seitenflächen der Halblei terchips erfolgen. Die Seitenflächen können mit einer Antireflexschicht versehen werden, ohne daß die Halbleiterchips einzeln und damit mit hohem technischem Aufwand gehandhabt werden müssen. Das Dehnen des expandierbaren Trägers erlaubt es, die Abstände der Halbleiterchips untereinander soweit zu erhöhen, daß eine zu starke gegenseitige Abschattung der Halbleiterchips vermieden und folglich eine hinreichend exakte Beschichtung der Seitenflächen durchgeführt werden kann.Thereby, that despite of severing the wafer to individual semiconductor chips these due to the fixation on the expandable carrier and subsequent fixation on the intermediate carrier remain in the wafer composite, can with relatively little effort a Treatment of the side surfaces the semicon terchips done. The side surfaces can be covered with an antireflection coating be provided without the Semiconductor chips individually and thus with high technical complexity must be handled. The Stretching the expandable carrier it allows the distances the semiconductor chips with each other to increase so much that too strong mutual Shading of the semiconductor chips avoided and therefore a sufficient exact coating of the side surfaces carried out can be.

Die Fixierung auf dem Zwischenträger beseitigt vorteilhafterweise die Gefahr, daß sich die Abstände der Chips infolge Zusammenziehens des expandierten Trägers während des Beschichtens der Halbleiterchips verändern und so den weiteren Prozeß negativ beeinflussen.The Fixation on the intermediate carrier advantageously eliminates the risk that the distances of the Chips due to contraction of the expanded carrier during the Coating the semiconductor chips change and so the other process negative influence.

Vorteilhafterweise wird die Antireflexschicht nach dem Fixieren der Halbleiterchips auf dem Zwischenträger und dem Entfernen des expandierbaren Trägers aufgebracht.advantageously, becomes the antireflection layer after fixing the semiconductor chips on the subcarrier and removing the expandable carrier.

In einer bevorzugten Ausführungsform wird die Antireflexschicht durch Bedampfen oder Besputtern aufgebracht. Es können jedoch auch andere bekannte, beispielsweise in der Halbleitertechnologie herkömmlich eingesetzte, Beschichtungsverfahren, wie chemische und physikalische Gasphasen- oder Dampfbeschichtungsverfahren eingesetzt werden.In a preferred embodiment the antireflection coating is applied by vapor deposition or sputtering. It can However, other known, for example, in semiconductor technology conventionally used, Coating processes, such as chemical and physical vapor phase or vapor coating processes.

In einer besonders vorteilhaften Ausführungsform liegt der Brechungsindex der Antireflexschicht zwischen dem Brechungsindex des Trägerelements und dem Brechungsindex eines als Chipumhüllung vorgesehenen Mediums. Dies verringertvorteilhafterweise den Sprung im Brechungsindex beim Übergang vom Halbleiterchip zum Medium der Chipumhüllung. Ein verringerter Brechungsindexsprung hat vorteilhafterweise eine verringerte Reflexion an der Grenzfläche Halbleiterchip/Chipumhüllung und damit eine verbesserte Strahlungsauskopplung aus dem Halbleiterchip durch diese Grenzfläche zur Folge. Die Brechungsindices von herkömmlichen Chipumhüllungen in der Optoelektronik sind erheblich geringer als die der Chipmaterialien. Folglich wird der Brechungsindex der Antireflexschicht vorzugsweise niedriger als der Brechungsindex des Trägerelements gewählt.In In a particularly advantageous embodiment, the refractive index is the antireflection layer between the refractive index of the carrier element and the refractive index of a medium provided as a chip cladding. This advantageously reduces the jump in refractive index at the transition from the semiconductor chip to the medium of the chip cladding. Has a reduced refractive index jump advantageously a reduced reflection at the semiconductor chip / chip cladding interface and thus an improved radiation decoupling from the semiconductor chip this interface result. The refractive indices of conventional chip cladding in optoelectronics are significantly lower than the chip materials. As a result, the refractive index of the antireflection film preferably becomes lower as the refractive index of the carrier element selected.

In einer weiteren vorteilhaften Ausführungsform wird die Antireflexschicht mit einer Dicke von mλ/4n aufgebracht, wobei λ die Wellenlänge einer im Betrieb des Halbleiterchips in der aktiven Zone erzeugten Strahlung ist, n der Brechungsindex der Antireflexschicht und m eine ungerade ganze Zahl. Eine derartige, sogenannte λ/4-Schicht weist einen optimierten Transmissionsgrad auf.In In another advantageous embodiment, the antireflection coating is used with a thickness of mλ / 4n applied, wherein λ the wavelength one generated during operation of the semiconductor chip in the active zone Radiation is, n is the refractive index of the antireflection layer and m an odd integer. Such, so-called λ / 4-layer has an optimized transmittance.

Vorzugsweise besteht die Antireflexschicht aus einem elektrisch leitfähigen Material. Dies bringt den Vorteil mit sich, dass die Antireflexschicht nach dem Beschichtungsschritt nicht aufwendig an denjenigen Stellen wieder entfernt werden muß, an denen elektrische Kontakte auf dem Halbleiterchip aufgebracht sind.Preferably the antireflection layer consists of an electrically conductive material. This has the advantage that the antireflection layer after the Coating step not consuming in those places again must be removed where applied electrical contacts on the semiconductor chip are.

Bevorzugt weist die Antireflexschicht ZnO und/oder Indium-Zinn-Oxid (ITO) auf. Diese Materialien sind elektrisch leitfähig und transparent. Im Fall des Aufbringens einer Antireflexschicht, die nicht elektrisch leitfähig ist, umfaßt diese bevorzugt ein Nitridmaterial.Prefers has the antireflective layer ZnO and / or indium tin oxide (ITO). These materials are electrically conductive and transparent. In the case of applying an antireflection coating, which are not electrically conductive is included this prefers a nitride material.

Vorzugsweise weist das Trägerelement mindestens eine schräge Seitenfläche auf, durch die elektromagnetische Strahlung ausgekoppelt wird und auf der zumindest teilweise eine Antireflexschicht angeordnet ist.Preferably has the carrier element at least one oblique side surface on, is decoupled by the electromagnetic radiation and on the at least partially an antireflection layer is arranged.

Der Halbleiterchip kann eine beliebige Geometrie, beispielsweise eine quaderartige Geometrie aufweisen. Da bei einer Reihe von Typen von strahlungsemittierenden Halbleiterchips (Beispiele siehe weiter oben) ein großer Teil der in der aktiven Zone erzeugten elektromagnetischen Strahlung zu den Seitenflächen der Halbleiterchips hin emittiert wird, verringert eine Antireflexschicht auf diesen Seitenflächen den An teil der Strahlung, die von den Seitenflächen in den Chip zurückreflektiert wird.Of the Semiconductor chip may be any geometry, such as a have cuboid geometry. As with a number of types of radiation-emitting semiconductor chips (examples see further above) a big one Part of the electromagnetic radiation generated in the active zone to the side surfaces is emitted to the semiconductor chip, reduces an antireflection layer on these side surfaces At the part of the radiation, which reflects back from the side surfaces in the chip becomes.

Bevorzugt liegt der Brechungsindex der Antireflexschicht zwischen dem Brechungsindex des Trägerelements und dem Brechungsindex eines als Chipumhüllung vorgesehenen Mediums. Üblicherweise ist dieses Medium ein transparenter Kunststoff, wie beispielsweise Epoxidharz, Siliconharz, Acrylharz oder Luft, was bedeutet, daß der Brechungsindex der Chipumgebung, beziehungsweise der Chipumhüllung niedriger ist als der Brechungsindex des Trägerelements. Somit wird eine Antireflexschicht gewählt, deren Brechungsindex niedriger ist als der Brechungsindex des Trägerelements. Somit werden vorteilhafterweise verringerte Sprünge im Brechungsindex an den Übergängen Halbleiterchip/Antireflexschicht und Antireflexschicht/Chipumgebung erzielt.Prefers the refractive index of the antireflection layer is between the refractive index the carrier element and the refractive index of a medium provided as a chip cladding. Usually is this medium a transparent plastic, such as epoxy resin, Silicone resin, acrylic resin or air, which means that the refractive index the chip environment, or the chip envelope is lower than the Refractive index of the carrier element. Thus, an anti-reflection layer is selected whose refractive index is lower is the refractive index of the carrier element. Thus, advantageously reduced jumps in the refractive index at the semiconductor chip / antireflection layer junctions and antireflection layer / chip environment.

Das erfindungsgemäße Verfahren läßt sich vorteilhafterweise nicht nur zur Beschichtung von Seitenflächen von Trägerelementen einsetzen, sondern auch generell zur Antireflex-Beschichtung von Chipseitenflächen, das heißt auch von Seitenflächen der Mehrschichtstruktur, unabhängig davon, ob durch das Trägerelement Strahlung ausgekoppelt wird oder ob das Trägerelement vor oder nach dem Aufbringen der Antireflexschicht von der Mehrschichtstruktur getrennt wird. Es sei ausdrücklich darauf hingewiesen, dass all diese Ausführungsformen des erfindungsgemäßen Verfahrens unabhängig voneinander jeweils den grundlegenden Gedanken der Erfindung umfassen.The inventive method can be advantageously not only for the coating of side surfaces of support elements use, but son Also generally for the antireflection coating of chip side surfaces, that is also of side surfaces of the multi-layer structure, regardless of whether radiation is coupled out by the carrier element or whether the carrier element before or after the application of the antireflection layer is separated from the multi-layer structure. It should be expressly understood that all of these embodiments of the method according to the invention independently of each other comprise the basic idea of the invention.

Die Erfindung stellt vorteilhafterweise ein Verfahren bereit, mit dem eine Antireflexschicht auf Chipseitenflächen aufgebracht werden kann. Mit der Erfindung ist es vorteilhaferweise möglich, auf einen Halbleiterchip mit speziell angepaßter Geometrie eine Antireflexschicht, insbesondere eine leitfähige, transparente Schicht, wie beispielsweise eine ITO-Schicht, als Antireflexschicht aufzubringen.The The invention advantageously provides a method with which an antireflection layer can be applied to chip side surfaces. With the invention, it is advantageously possible to apply to a semiconductor chip with specially adapted Geometry an antireflection layer, in particular a conductive, transparent Layer, such as an ITO layer, as an antireflection layer.

Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens ergeben sich aus den folgenden in Verbindung mit den in 1a und 1b, 2a bis 2g und 3a bis 3e erläuterten Ausführungsbeispielen. Es zeigen:Further advantages, advantageous embodiments and developments of the method will become apparent from the following in connection with in 1a and 1b . 2a to 2g and 3a to 3e explained embodiments. Show it:

1a und 1b eine schematische perspektivische Darstellung eines Wafers bzw. von aus diesem Wafer hergestellten Halbleiterchips in zwei unterschiedlichen Verfahrensstadien eines Verfahrens gemäß einem ersten Ausführungsbeispiel, 1a and 1b 3 a schematic perspective view of a wafer or of semiconductor chips produced from this wafer in two different process stages of a method according to a first exemplary embodiment,

2a bis 2g einen Ablauf eines Verfahrens gemäß einem zweiten Ausführungsbeispiel anhand von schematischen Schnittdarstellungen eines Wafers bzw. von aus diesem Wafer hergestellten Halbleiterchips, 2a to 2g a sequence of a method according to a second exemplary embodiment with the aid of schematic sectional representations of a wafer or of semiconductor chips produced from this wafer,

3a bis 3e einen Ablauf eines Verfahrens gemäß einem dritten Ausführungsbeispiel anhand von schematischen Schnittdarstellungen eines Wafers bzw. von aus diesem Wafer hergestellten Halbleiterchips. 3a to 3e a sequence of a method according to a third embodiment with reference to schematic sectional views of a wafer or made of this wafer semiconductor chip.

In den verschiedenen Ausführungsbeispielen sind gleiche oder gleichwirkende Bestandteile jeweils gleich bezeichnet und mit den gleichen Bezugszeichen versehen. Die dargestellten Schichtdicken sind nicht als maßstabsgerecht anzusehen. Sie sind vielmehr zum besseren Verständnis übertrieben dick und nicht mit den tatsächlichen Dickenverhältnissen zueinander dargestellt.In the various embodiments are the same or equivalent components each referred to the same and provided with the same reference numerals. The illustrated layer thicknesses are not as true to scale to watch. They are rather exaggerated for better understanding and not with the actual Thickness ratios to each other shown.

Beim ersten Ausführungsbeispiel wird ein Wafer 2, der ein Aufwachssubstrat und eine auf diesem epitaktisch aufgewachsene strahlungserzeugende Halbleiterschichtenfolge aufweist, auf einem expandierbaren Träger 5 fixiert (man vgl. 1a). Das Aufwachssubstrat besteht beispielsweise aus SiC und die strahlungsemittierende Halbleiterschichtenfolge basiert beispielsweise auf Nitrid-III-V- Verbindungshalbleitermaterial. Der expandierbare Träger 5 ist beispielsweise eine dehnbare Kunststoff-Laminierfolie, wie sie herkömmlich in der Halbleitertechnik zum Einsatz kommt.In the first embodiment, a wafer 2 which has a growth substrate and a radiation-generating semiconductor layer sequence grown epitaxially thereon, on an expandable support 5 fixed (cf. 1a ). The growth substrate consists, for example, of SiC, and the radiation-emitting semiconductor layer sequence is based, for example, on nitride III-V compound semiconductor material. The expandable carrier 5 is, for example, a stretchable plastic laminating film, as conventionally used in semiconductor technology.

Entlang von Trennungslinien 10 wird der Warfer 2 nachfolgend in einzelne Halbleiterchips 1, jeweils umfassend einen Teil des Aufwachssubstrats als Trägerelement und einen Teil der Halbleiterschichtenfolge als strahlungserzeugende Mehrschichtstruktur, durchtrennt. Dieser Trennschritt erfolgt beispielsweise mittels Sägen; die Halbleiterchips 1 bleiben auf dem expandierbaren Träger 5 fixiert. Durch nachfolgendes Dehnen des expandierbaren Trägers 5 (in 1a durch Pfeile 50 angedeutet) wird der Abstand der Halbleiterchips 1 untereinander derart vergrößert (man vergleiche 1b), dass Seitenflächen 7 der Halbleiterchips für einen Beschichtungsschritt, bei dem eine Antireflexschicht aufgebracht wird, hinreichend zugänglich sind. Nach dem Dehnen des expandierbaren Trägers 5 werden die Halbleiterchips auf einem Zwischenträger fixiert, und der expandierbare Träger 5 entfernt. Das Beschichten erfolgt beispielsweise mittels Bedampfen oder mittels Sputtern. Als Material für die Antireflexschicht wird beispielsweise ZnO oder ITO verwendet.Along dividing lines 10 becomes the warfer 2 below into individual semiconductor chips 1 , each comprising a part of the growth substrate as a carrier element and a part of the semiconductor layer sequence as a radiation-generating multi-layer structure, severed. This separation step takes place, for example, by means of sawing; the semiconductor chips 1 stay on the expandable carrier 5 fixed. By subsequently stretching the expandable carrier 5 (in 1a through arrows 50 indicated), the distance of the semiconductor chips 1 so enlarged among each other (compare 1b ) that side surfaces 7 the semiconductor chips are sufficiently accessible for a coating step in which an antireflection coating is applied. After stretching the expandable carrier 5 For example, the semiconductor chips are fixed on an intermediate carrier, and the expandable carrier 5 away. Coating takes place, for example, by means of vapor deposition or by sputtering. As the material for the antireflection layer, for example, ZnO or ITO is used.

Beim zweiten Ausführungsbeispiel wird auf einen Warfer 2, der ein Aufwachssubstrat 30 und eine auf diesem epitaktisch aufgewachsene strahlungserzeugende Halbleiterschichtenfolge 80 umfasst, ein Zwischenträger 15 aufgebracht und zwar auf der Seite der strahlungserzeugenden Halbleiterschichtenfolge 80 (man vergleiche 2a). Der Zwischenträger 15 ist beispielsweise eine Kunststoff-Laminierfolie, wie sie herkömmlich in der Halbleitertechnik zum Einsatz kommt.In the second embodiment is on a Warfer 2 that is a growth substrate 30 and a radiation-generating semiconductor layer sequence grown on this epitaxially 80 includes, an intermediate carrier 15 applied on the side of the radiation-generating semiconductor layer sequence 80 (compare 2a ). The intermediate carrier 15 is, for example, a plastic laminating film, as conventionally used in semiconductor technology.

Das Aufwachssubstrat 30 besteht beispielsweise aus SiC und die strahlungsemittierende Halbleiterschichtenfolge 80 basiert beispielsweise auf Nitrid-III-V-Verbindungshalbleitermaterial.The growth substrate 30 For example, it consists of SiC and the radiation-emitting semiconductor layer sequence 80 is based, for example, on nitride III-V compound semiconductor material.

Die strahlungserzeugende Halbleiterschichtenfolge 80 und das Aufwachssubstrat 30 weisen jeweils eine Vielzahl von den herzustellenden Halbleiterchips zugeordneten elektrischen Kontaktschichten 14a (Kontaktschichten auf der Seite des Aufwachssubstrats 30) und 14b (Kontaktschichten auf der Seite der Halbleiterschichtfolge 80) auf.The radiation-generating semiconductor layer sequence 80 and the growth substrate 30 each have a plurality of electrical contact layers assigned to the semiconductor chips to be produced 14a (Contact layers on the side of the growth substrate 30 ) and 14b (Contact layers on the side of the semiconductor layer sequence 80 ) on.

Das Aufwachssubstrat 30 wird nach dem Aufbringen des Zwischenträgers 15 entlang von Trennlinien 10 (man vgl. 1a) mittels eines Sägeblattes mit v-förmigen Formrand bis zu einer vorgegebenen Tiefe eingesägt und zwar von der Seite, die von der Halbleiterschichtenfolge 80 abgewandt ist (man vergleiche 2b). Dabei entstehen Strukturen im Aufwachssubstrat, die die Strahlungsauskopplung verbessern. Derartige Strukturen und zugehörige Herstellungsverfahren sind beispielsweise in den Druckschriften WO01/61764 A1 und WO01/61765 A1 beschrieben.The growth substrate 30 is after the application of the intermediate carrier 15 along dividing lines 10 (cf. 1a ) sawed by means of a saw blade with a V-shaped edge form to a predetermined depth and that from the side of the semiconductor layer sequence 80 turned away (compare 2 B ). This creates structures in the growth substrate, which improve the radiation extraction. Such structures and related manufacturing methods are described, for example, in the publications WO01 / 61764 A1 and WO01 / 61765 A1 described.

Nach dem Einsägen des Aufwachssubstrats 30 wird auf dieses ein expandierbarer Träger 5 (Material beispielsweise wie beim ersten Ausführungsbeispiel) aufgebracht, bevor nachfolgend der Zwischenträger 15 entfernt wird (man vgl. 2c). Von der nunmehr freiliegenden Hauptfläche der Halbleiterschichtfolge 80 her wird diese entlang der Trennlinien 10 beispielsweise mittels Sägen und/oder Ätzen durchtrennt und strukturiert (man vergleiche 2d). Das nach dem vorangehenden Einsägen mit einer Restdicke verbliebene Aufwachssubstrat 30 wird dabei gleich mit durchtrennt oder nachfolgend durch Brechen durchtrennt, so daß der Wafer nachfolgend zu voneinander getrennten Halbleiterchips 1, jeweils umfassend ein Trägerelement 3 in Form eines Teiles des Aufwachssubstrats 30 und eine strahlungserzeugende Mehrschichtstruktur 8 in Form eines Teiles der strahlungserzeugenden Halbleiterschichtfolge 80, vereinzelt ist, die mittels des expandierbaren Trägers 5 in ihrer Anordnung zueinander fixiert bleiben. Die Vereinzelung des Wafers 2 nach dem Einsägen des Aufwachssubstrats 30 und dem Aufbringen des expandierbaren Trägers 5 kann alternativ ausschließlich durch Brechen erfolgen. Anstelle der V-artigen Form der Vertiefung 11, die sich durch den Formrand des Sägeblattes ergibt, können durch Verwendung entsprechend geformter Sägeblätter auch andere Geometrien der Vertiefung 11 und damit der Seitenflächen 7 der Halbleiterchips 1 erzielt werden. Insbesondere sind beispielsweise konkave oder gestufte Randgeometrien denkbar.After sawing the growth substrate 30 becomes an expandable carrier for this 5 (Material, for example, as in the first embodiment) applied, before subsequently the intermediate carrier 15 is removed (see. 2c ). From the now exposed main surface of the semiconductor layer sequence 80 This is done along the dividing lines 10 for example, cut and structured by means of sawing and / or etching (compare 2d ). The growth substrate remaining after the previous sawing with a residual thickness 30 is hereby severed with or subsequently severed by breaking, so that the wafer is subsequently separated from one another by semiconductor chips 1 , each comprising a carrier element 3 in the form of a part of the growth substrate 30 and a radiation-generating multilayer structure 8th in the form of a part of the radiation-generating semiconductor layer sequence 80 , isolated, by means of the expandable carrier 5 remain fixed in their arrangement to each other. The separation of the wafer 2 after sawing the growth substrate 30 and applying the expandable carrier 5 alternatively, it can only be done by breaking. Instead of the V-like shape of the depression 11 , which results from the shape of the edge of the saw blade, by using appropriately shaped saw blades, other geometries of the recess 11 and thus the side surfaces 7 the semiconductor chips 1 be achieved. In particular, for example, concave or stepped edge geometries are conceivable.

Nach dem Vereinzeln des Wafers 2 zu einzelnen Halbleiterchips 1 wird der expandierbare Träger 5 gedehnt (man vergleiche 2e), um so die Abstände zwischen den Halbleiterchips 1 zu vergrößern und die Seitenflächen 7 für eine Beschichtung mit einer Antireflexschicht 9 hinreichend freizulegen. Nach einem Aufbringen eines weiteren Zwischenträgers 25 auf die Halbleiterchips 1 an ihrer vom expandierbaren Träger 5 abgewandten Seite wird der expandierbare Träger 5 entfernt. Der weitere Zwischenträger 25 ist beispielsweise eine Kunststoff-Laminierfolie, wie sie herkömmlich in der Halbleitertechnik zum Einsatz kommt. Von einer derartigen Folie können Halbleiterchips weitgehend ohne Klebrückstände entfernt werden.After separating the wafer 2 to individual semiconductor chips 1 becomes the expandable carrier 5 stretched (compare 2e ), so the distances between the semiconductor chips 1 to enlarge and the side surfaces 7 for a coating with an antireflection coating 9 sufficiently exposed. After applying another intermediate carrier 25 on the semiconductor chips 1 at their from the expandable carrier 5 opposite side is the expandable carrier 5 away. The other intermediate carrier 25 is, for example, a plastic laminating film, as conventionally used in semiconductor technology. From such a film semiconductor chips can be largely removed without adhesive residue.

Die Seitenflächen 7 der Trägerelemente 3 werden nachfolgend mit einer Antireflexschicht 9 beschichtet, was in 2f durch Pfeile 6 angedeutet ist. Das Beschichten erfolgt beispielsweise mittels Bedampfen oder mittels Sputtern. Die Antireflexschicht besteht beispielsweise aus elektrisch leitendem Material, insbesondere aus ZnO oder ITO. Die elektrische Kontaktschicht 14a, die sich auf dem Trägerelement 3 befindet, wird dabei genauso wie die Seitenflächen 7 mit der Antireflexschicht 9 bedeckt. Da die Antireflexschicht 9 elektrisch leitfähig ist, muß sie nachfolgend nicht mithilfe relativ aufwendiger Photolack- und Maskenverfahren von der elektrischen Kontaktschicht 14a auf dem Trägerelement 3 entfernt werden. Im Falle einer Antireflexschicht 9, die beispielsweise aufgrund gewisser Bauteilanforderungen aus einem elektrisch nicht leitfähigen Material besteht, muß in einem nach folgendem Verfahrensschritt die elektrische Kontäktschicht 14a auf dem Trägerelement 3 freigelegt werden.The side surfaces 7 the support elements 3 be subsequently with an antireflection coating 9 coated, what in 2f through arrows 6 is indicated. Coating takes place, for example, by means of vapor deposition or by sputtering. The antireflection layer consists for example of electrically conductive material, in particular ZnO or ITO. The electrical contact layer 14a , which is on the carrier element 3 is there, as well as the side surfaces 7 with the antireflection coating 9 covered. Because the anti-reflective coating 9 is electrically conductive, it must not subsequently using relatively expensive photoresist and mask method of the electrical contact layer 14a on the carrier element 3 be removed. In the case of an antireflection coating 9 , which for example consists of an electrically non-conductive material due to certain component requirements, must in one of the following process step, the electrical Kontäktschicht 14a on the carrier element 3 be exposed.

Je nachdem, wie die Halbleiterchips 1 weiterbehandelt werden sollen, können sie entweder auf dem weiteren Zwischenträger 25 verbleiben oder mit einer beliebigen Seite auf einem anderen Träger durch einfaches oder zweifaches Umkleben fixiert werden. Ebenso können sie ganz von dem weiteren Zwischenträger 25 abgelöst werden (2g).Depending on how the semiconductor chips 1 can be treated further, they can either on the other subcarrier 25 remain fixed or fixed with any page on another carrier by simply or double gluing. Likewise, they can be completely different from the other subcarrier 25 be replaced ( 2g ).

Die Antireflexschicht 9 wird vorzugsweise als λ/4-Schicht ausgebildet, daß heißt, die Schichtdicke beträgt mλ/4n, wobei λ die Wellenlänge einer im Betrieb des Halbleiterchips 1 von der aktiven Zone erzeugten Strahlung, n der Brechungsindex der Antireflexschicht 9 und m eine ungerade ganze Zahl ist. Der Brechungsindex der Antireflexschicht 9 ist kleiner als der Brechungsindex des Materials des Trägerelements 3 und liegt zwischen dem Brechungsindex des Materials des Trägerelements 3 und dem Brechungsindex eines für eine Chipumhüllung vorgesehenen Mediums. Ein derartiges Medium ist beispielsweise ein transparentes Harz, wie Epoxidharz, oder ein anderer geeigneter Kunststoff.The antireflection coating 9 is preferably formed as λ / 4-layer, that is, the layer thickness is mλ / 4n, where λ is the wavelength of one in the operation of the semiconductor chip 1 radiation generated by the active zone, n the refractive index of the antireflection layer 9 and m is an odd integer. The refractive index of the antireflective layer 9 is smaller than the refractive index of the material of the carrier element 3 and lies between the refractive index of the material of the carrier element 3 and the refractive index of a chip cladding medium. Such a medium is for example a transparent resin, such as epoxy resin, or another suitable plastic.

Bei dem in 2g) im Schnitt gezeigten Halbleiterchip 1 mit Antireflexschicht 9 erfolgt ein Großteil der Strahlungsauskopplung aus dem Trägerelement 3 an den schräg zur Mehrschichtstruktur 8 stehenden Teilbereichen der Seitenflächen 7. Ein Großteil der in das Trägerelement 3 eingekoppelten Strahlung trifft auf diese schrägen Teilbereiche der Seitenflächen 7 in einem sehr steilen Winkel auf, der nur wenig von 90° abweicht. Daher stellt die Antireflexschicht 9 für diesen Großteil der Strahlung zumindest annähernd eine λ/4-Schicht dar. Dadurch ist die Wirkung der Antireflexschicht 9 für diesen Typ von Halbleiterchip 1 besonders hoch.At the in 2g ) Semiconductor chip shown in section 1 with anti-reflective coating 9 a large part of the radiation extraction takes place from the carrier element 3 at the oblique to the multi-layer structure 8th standing portions of the side surfaces 7 , Much of the in the support element 3 Coupled radiation impinges on these oblique portions of the side surfaces 7 at a very steep angle, which deviates only slightly from 90 °. Therefore, the antireflex layer represents 9 at least approximately a λ / 4-layer for this majority of the radiation. This is the effect of the antireflection coating 9 for this type of semiconductor chip 1 especially high.

Die Fixierung der einzelnen Halbleiterchips auf einem weiteren Zwischenträger 25 ermöglicht eine Handhabung der einzel nen Halbleiterchips im Waferverbund, was eine kostengünstige Verfahrensführung erlaubt. Statt die Halbleiterchips vom expandierbaren Träger 5 auf einen weiteren Zwischenträger 25 umzukleben, kann der expandierbare Träger 5 auch im gedehnten Zustand belassen werden und der Beschichtungsschritt 6 ohne ein vorhergehendes Umkleben stattfinden.The fixation of the individual semiconductor chips on a further intermediate carrier 25 allows handling of the individual NEN semiconductor chips in the wafer composite, which allows a cost-effective process management. Instead of the semiconductor chips from the expandable carrier 5 on another intermediate carrier 25 To re-adhere, the expandable carrier 5 are left in the stretched state and the coating step 6 take place without a previous pasting.

Das Verfahren gemäß dem dritten Ausführungsbeispiel (3a bis 3e) unterscheidet sich von dem vorherigen Ausführungsbeispiel unter anderem insbesondere dadurch, daß vor dem Sägen zum Vereinzeln des Wafers 2 umfassend das Aufwachssubstrat 30 und die strahlungserzeugende epitaktische Halbleiterschichtenfolge 80 eine Schutzlackschicht 13 auf die Halbleiterschichtenfolge 80 aufgebracht wird. Diese Schutzlackschicht 13 verringert die Gefahr einer Beschädigung der Halbleiterschichtenfolge 80 während des Trennens des Wafers 2 zu einzelnen Halbleiterchips 1.The method according to the third embodiment ( 3a to 3e ) differs from the previous embodiment, inter alia, in particular by the fact that prior to sawing to singulate the wafer 2 comprising the growth substrate 30 and the radiation-generating epitaxial semiconductor layer sequence 80 a protective lacquer layer 13 on the semiconductor layer sequence 80 is applied. This protective lacquer layer 13 reduces the risk of damage to the semiconductor layer sequence 80 during the separation of the wafer 2 to individual semiconductor chips 1 ,

Der Wafer wird mit der Seite des Aufwachssubstrats 30 auf einem expandierbaren Träger 5 fixiert, der nach dem Trennen des Wafers 2 in einzelne Halbleiterchips 1, beispielsweise durch Sägen und/oder Ätzen (man vergleiche 3b) gedehnt wird (man vergleiche 3c; das Dehnen ist durch Pfeile 50 angedeutet). Nach diesem Schritt kann die Schutzlackschicht 13 entfernt werden. Anschließend werden die Halbleiterchips 1 vom expandierten Träger 5 auf einen Zwischenträger 15 umgeklebt (man vergleiche 3d) und mit einer Antireflexschicht 9 beschichtet (angedeutet durch Pfeile 6), bevor nachfolgend die Halbleiterchips 1 vom Zwischenträger 15 getrennt werden.The wafer becomes on the side of the growth substrate 30 on an expandable carrier 5 fixed after disconnecting the wafer 2 into individual semiconductor chips 1 , for example by sawing and / or etching (compare 3b ) is stretched (compare 3c ; the stretching is by arrows 50 indicated). After this step, the protective lacquer layer 13 be removed. Subsequently, the semiconductor chips 1 from the expanded carrier 5 on an intermediate carrier 15 pasted over (compare 3d ) and with an antireflection coating 9 coated (indicated by arrows 6 ), before subsequently the semiconductor chips 1 from the subcarrier 15 be separated.

Die Erfindung ist selbstverständlich nicht auf die konkret beschriebenen Ausführungsbeispiele beschränkt, sondern erstreckt sich auf sämtliche Verfahren und Vorrichtungen, die die prinzipiellen Merkmale der Erfindung aufweisen. Insbesondere sind strahlungsemittierende Halbleiterchips unterschiedlicher Geometrie und unterschiedlichen Aufbaus herstellbar.The Invention is self-evident not limited to the specific embodiments described, but extends to all Methods and apparatuses which show the principal features of Invention have. In particular, radiation-emitting semiconductor chips different geometry and different structure produced.

Es sei angemerkt, dass die Erfindung nicht auf die Verwendung eines Aufwachssubstrats 30 als Material für die Trägerelemente 3 eingeschränkt ist, sondern dass stattdessen beispielsweise auch ein nach dem epitaktischen Aufwachsen der strahlungsemittierenden Halbleiterschichtenfolge 80 aufgebrachter Trägerwarfer verwendet werden kann, dessen Material hinsichtlich der Stahlungsauskopplung aus dem Halbleiterchip optimiert ist.It should be noted that the invention does not relate to the use of a growth substrate 30 as material for the carrier elements 3 is limited, but that instead, for example, after the epitaxial growth of the radiation-emitting semiconductor layer sequence 80 applied Trägerwarfer can be used, the material is optimized in terms of Stahlungsauskopplung from the semiconductor chip.

Weiterhin ist ein Fixieren des Wafers 2 bzw. der Halbleiterchips 1 auf einem Zwischenträger 15 vor und nach dem Fixieren auf einem dehnbaren Träger 5 in allen vorteilhaften Kombinationen mit oder ohne Aufbringen eines Sägeschutzlacks 13 mit einer elektrisch leitfähigen oder nicht leitfähigen Antireflexschicht 9 möglich.Furthermore, a fixing of the wafer 2 or the semiconductor chips 1 on an intermediate carrier 15 before and after fixation on a stretchable support 5 in all advantageous combinations with or without applying a Sägeschutzlacks 13 with an electrically conductive or non-conductive antireflection coating 9 possible.

Claims (8)

Verfahren zum Herstellen einer Mehrzahl von strahlungsemittierenden Halbleiterchips (1) mit jeweils einer epitaktisch hergestellten Mehrschichtstruktur (8), die eine elektromagnetische Strahlung erzeugende aktive Zone (12) aufweist, und jeweils einem die Mehrschichtstruktur (8) tragenden Trägerelement (3), das mindestens eine Seitenfläche (7) aufweist, durch die elektromagnetische Strahlung ausgekoppelt wird, dadurch gekennzeichnet, daß ein entlang von Trennungslinien (10) zu einzelnen Trägerelementen (3) mit Mehrschichtstruktur (8) durchtrennter Warfer (2), der auf einem expandierbaren Träger (5) fixiert ist, bereitgestellt wird, die Abstände der Halbleiterchips (1) untereinander durch Dehnen des expandierbaren Trägers erhöht werden, die Halbleiterchips (1) auf einem Zwischenträger fixiert werden, der expandierbare Träger entfernt wird und nachfolgend jeweils mindestens eine Antireflexschicht (9) auf mindestens einen Teil der Seitenfläche (7) aufgebracht wird.Method for producing a plurality of radiation-emitting semiconductor chips ( 1 ) each having an epitaxially produced multilayer structure ( 8th ), which generates an electromagnetic radiation generating active zone ( 12 ), and in each case one the multilayer structure ( 8th ) carrying carrier element ( 3 ), the at least one side surface ( 7 ), is coupled by the electromagnetic radiation, characterized in that a along separation lines ( 10 ) to individual carrier elements ( 3 ) with multilayer structure ( 8th ) severed warpers ( 2 ) mounted on an expandable carrier ( 5 ) is provided, the distances of the semiconductor chips ( 1 ) are increased with each other by stretching the expandable carrier, the semiconductor chips ( 1 ) are fixed on an intermediate carrier, the expandable carrier is removed and subsequently at least one antireflective layer ( 9 ) on at least a part of the side surface ( 7 ) is applied. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Antireflexschicht (9) durch Bedampfen oder Besputtern aufgebracht wird.Method according to Claim 1, characterized in that the antireflection coating ( 9 ) is applied by steaming or sputtering. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Brechungsindex der Antireflexschicht (9) zwischen dem Brechungsindex des Trägerelements (3) und dem Brechungsindex eines als Chipumhüllung vorgesehenen Mediums liegt.Method according to one of Claims 1 or 2, characterized in that the refractive index of the antireflective layer ( 9 ) between the refractive index of the carrier element ( 3 ) and the refractive index of a medium provided as a chip cladding. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Antireflexschicht (9) mit einer Dicke von mλ/4n aufgebracht wird, wobei λ die Wellenlänge einer im Betrieb des Halbleiterchips (1) in der aktiven Zone erzeugten Strahlung, n der Brechungsindex der Antireflexschicht (9) und m eine ungerade ganze Zahl ist.Method according to one of Claims 1 to 3, characterized in that the antireflection coating ( 9 ) is applied with a thickness of mλ / 4n, where λ is the wavelength of an operating mode of the semiconductor chip ( 1 ) radiation generated in the active zone, n the refractive index of the antireflective layer ( 9 ) and m is an odd integer. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Antireflexschicht (9) elektrisch leitfähig ist.Method according to one of Claims 1 to 4, characterized in that the antireflection coating ( 9 ) is electrically conductive. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Antireflexschicht (9) ZnO und/oder Indium-Zinn-Oxid (ITO) aufweist.Method according to claim 5, characterized in that the antireflection coating ( 9 ) ZnO and / or indium tin oxide (ITO). Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Antireflexschicht (9) ein Nitridmaterial aufweist.Method according to one of Claims 1 to 4, characterized in that the antireflection coating ( 9 ) has a nitride material. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, daß das Trägerelement (3) mindestens eine schräge Seitenfläche aufweist, durch die elektromagnetische Strahlung ausgekoppelt wird und auf der zumindest teilweise eine Antireflexschicht angeordnet wird.Method according to one of the above claims, characterized in that the carrier element ( 3 ) has at least one inclined side surface, is decoupled by the electromagnetic radiation and on the at least partially an Antire flex layer is arranged.
DE2003139982 2003-08-29 2003-08-29 Method for applying an antireflection layer to a plurality of radiation-emitting semiconductor chips Expired - Fee Related DE10339982B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003139982 DE10339982B4 (en) 2003-08-29 2003-08-29 Method for applying an antireflection layer to a plurality of radiation-emitting semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003139982 DE10339982B4 (en) 2003-08-29 2003-08-29 Method for applying an antireflection layer to a plurality of radiation-emitting semiconductor chips

Publications (2)

Publication Number Publication Date
DE10339982A1 DE10339982A1 (en) 2005-04-07
DE10339982B4 true DE10339982B4 (en) 2009-10-08

Family

ID=34258288

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003139982 Expired - Fee Related DE10339982B4 (en) 2003-08-29 2003-08-29 Method for applying an antireflection layer to a plurality of radiation-emitting semiconductor chips

Country Status (1)

Country Link
DE (1) DE10339982B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019776A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing a plurality of optoelectronic components
KR20100095134A (en) 2009-02-20 2010-08-30 엘지이노텍 주식회사 Light emitting device and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231007C2 (en) * 1992-09-16 1998-08-20 Siemens Ag Process for the manufacture of light-emitting diodes
US6018167A (en) * 1996-12-27 2000-01-25 Sharp Kabushiki Kaisha Light-emitting device
WO2001061764A1 (en) * 2000-02-15 2001-08-23 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor element, method for production thereof and radiation emitting optical component
WO2001061765A1 (en) * 2000-02-15 2001-08-23 Osram Opto Semiconductors Gmbh Semiconductor component which emits radiation, and method for producing the same
DE10044500A1 (en) * 2000-09-08 2002-04-04 Highlink Technology Corp Chupe More reliable blue LED requiring only single wire bonding, is formed by GaN-based layers on substrate surrounded by e.g. cup-shaped conductor frame

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231007C2 (en) * 1992-09-16 1998-08-20 Siemens Ag Process for the manufacture of light-emitting diodes
US6018167A (en) * 1996-12-27 2000-01-25 Sharp Kabushiki Kaisha Light-emitting device
WO2001061764A1 (en) * 2000-02-15 2001-08-23 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor element, method for production thereof and radiation emitting optical component
WO2001061765A1 (en) * 2000-02-15 2001-08-23 Osram Opto Semiconductors Gmbh Semiconductor component which emits radiation, and method for producing the same
DE10044500A1 (en) * 2000-09-08 2002-04-04 Highlink Technology Corp Chupe More reliable blue LED requiring only single wire bonding, is formed by GaN-based layers on substrate surrounded by e.g. cup-shaped conductor frame

Also Published As

Publication number Publication date
DE10339982A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
DE102008050538B4 (en) Optoelectronic component and method for its production
EP1774599B1 (en) Method for producing semiconductor chips using thin-film technology and a semiconductor chip produced using thin-film technology
DE102007022947B4 (en) Optoelectronic semiconductor body and method for producing such
DE102011013821B4 (en) Method for producing at least one optoelectronic semiconductor chip
DE102010034665B4 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
EP1592072B1 (en) Optoelectronic semiconductor chip and method of fabricating the same
DE102007019776A1 (en) Optoelectronic component and method for producing a plurality of optoelectronic components
DE10111501A1 (en) Radiation-emitting semiconductor component and method for its production
DE19632626A1 (en) Method for manufacturing semiconductor bodies with MOVPE layer sequence
DE10245628A1 (en) Light-emitting semiconductor chip includes mirror layer with planar reflection surfaces inclined at acute angle with respect to main plane of beam production region
DE102012109905A1 (en) Method for producing a multiplicity of optoelectronic semiconductor components
EP1277240A1 (en) Radiation-emitting semiconductor element and method for producing the same
DE102015107586B4 (en) Method for producing optoelectronic components and surface-mountable optoelectronic component
WO2007124737A1 (en) Radiation-emitting semiconductor body with carrier substrate and method for the production thereof
DE102008039790B4 (en) Optoelectronic component and method for its production
WO2016180732A1 (en) Method for producing optoelectronic components and surface-mountable optoelectronic component
WO2012107290A1 (en) Optoelectronic semi-conductor chip with encapsulated mirror layer
DE10339982B4 (en) Method for applying an antireflection layer to a plurality of radiation-emitting semiconductor chips
DE112015002778B4 (en) Light emitting semiconductor components
DE102011017097A1 (en) Method for producing a semiconductor body
WO2016198620A1 (en) Method for producing optoelectronic conversion semiconductor chips and composite of conversion semiconductor chips
WO2019224154A1 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
DE102004036962A1 (en) Production process for a thin film semiconductor chip forms active and contact layers on a growth substrate structures to stacks applies conductive film and removes substrate
WO2023025937A2 (en) Method for producing at least one laser chip, and laser chip
DE102023106511A1 (en) Optoelectronic semiconductor chip with reflective layer system

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee