DE10338665A1 - Production of insulating regions in semiconductor memories comprises forming a hard mask with openings in a region of a stronger electrical insulation and in a region of a weaker electrical insulation on a substrate, and further processing - Google Patents

Production of insulating regions in semiconductor memories comprises forming a hard mask with openings in a region of a stronger electrical insulation and in a region of a weaker electrical insulation on a substrate, and further processing Download PDF

Info

Publication number
DE10338665A1
DE10338665A1 DE10338665A DE10338665A DE10338665A1 DE 10338665 A1 DE10338665 A1 DE 10338665A1 DE 10338665 A DE10338665 A DE 10338665A DE 10338665 A DE10338665 A DE 10338665A DE 10338665 A1 DE10338665 A1 DE 10338665A1
Authority
DE
Germany
Prior art keywords
hard mask
trenches
substrate
region
electrical insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10338665A
Other languages
German (de)
Inventor
Franz Dr. Schuler
Momtchil Dr. Stavrev
Christoph Dr. Ludwig
Nikolaos Dr. Hatzopoulos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10338665A priority Critical patent/DE10338665A1/en
Publication of DE10338665A1 publication Critical patent/DE10338665A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

Production of insulating regions in semiconductor memories comprises forming a hard mask (4) with openings (7) in the region of a stronger electrical insulation and in the region of a weaker electrical insulation on a substrate (1), closing the openings in the region of weaker electrical insulation using a filler (10), etching trenches in the substrate using the mask, removing the filler, etching again, removing the mask and filling the trenches with a dielectric.

Description

Mit zunehmender Integrationsdichte von Bauelementen auf IC-Chips nimmt auch die Anzahl unterschiedlicher Funktionen der Komponenten auf dem Chip zu (System-on-Chip). Derartige unterschiedliche Funktionen können z. B. die Speicherzellen eines Speicherzellenfeldes auf einem Halbleiterspeicherchip und die zugehörige Ansteuerperipherie mit Logikschaltungen sein. Die Logikschaltungen werden z. B. in CMOS-Technologie hergestellt. Die Bauelemente der Logikschaltung sind vorwiegend Niedervolt-Transistoren, zwischen denen elektrische Isolationen vorhanden sind, die nur niedrige Spannungen isolieren müssen.With Increasing integration density of devices on IC chips is also increasing the number of different functions of the components on the Chip to (system-on-chip). Such different functions can z. B. the memory cells of a memory cell array on a semiconductor memory chip and the associated Be control peripherals with logic circuits. The logic circuits will be z. B. manufactured in CMOS technology. The components of the logic circuit are mainly low-voltage transistors, between which electrical insulation are present, which must isolate only low voltages.

Für die elektrischen Isolationen sind üblicherweise Isolationsgräben vorgesehen, die zwar so schmal wie möglich sein sollen, um einen möglichst geringen Anteil der Chipoberfläche zu verbrauchen, die andererseits aber ausreichend breit sein müssen, um eine ausreichende elektrische Isolation zu gewährleisten. Diese Isolationsgräben sind als STI (Shallow Trench Isolation) ziemlich flach ausgebildet, um beispielsweise Latch-up-Probleme zu vermeiden, die zum Auftreten unerwünschter parasitärer Bipolartransistoren führen können. Ebenfalls vorhandene Hochvolt-Transistoren dagegen müssen besser elektrisch isoliert werden, da sie mit Spannungen von typisch 12 V und mehr betrieben werden. Die für die Hochvolt-Transistoren vorgesehenen Isolationsgräben sind daher breiter und/oder tiefer als die für die Niedervolt-Transistoren vorgesehenen Isolationsgräben. Eine STI-Isolation kann unter Umständen auch für Hochvolt-Transistoren verwendet werden, z. B. mit einer zusätzlichen Kanalstopp-Implantation.For the electrical Isolations are common isolation trenches provided, which should be as narrow as possible, to a as low as possible Share of the chip surface but on the other hand, they have to be sufficiently wide to to ensure sufficient electrical insulation. These isolation trenches are as STI (shallow trench isolation) formed rather flat to For example, to avoid latch-up issues that occur undesirable parasitic Lead bipolar transistors can. On the other hand, existing high-voltage transistors also need to be better electrically isolated, as they have voltages of typically 12 V and more are operated. The for the high-voltage transistors provided isolation trenches are therefore wider and / or deeper than those for the low-voltage transistors provided isolation trenches. An STI isolation may also be used for high-voltage transistors be, for. B. with an additional Channel stop implantation.

In einem Speicherzellenfeld sollen die Isolationsgräben zwischen den Speicherzellen aus Gründen der Flächenersparnis ebenfalls möglichst schmal ausgebildet sein. Da aber insbesondere Charge-Trapping-Zellen mit einer Oxid-Nitrid-Oxid-Speicherschichtfolge, insbesondere SONOS-Zellen oder NROM-Zellen sowie Flash- bzw. EEPROM-Zellen mit einem isolierten Gate (Floating Gate) als Speicherschicht, mit relativ hohen Spannungen betrieben werden, sollten auch hier die Gräben für eine gute Isolation tiefer ausgebildet werden als bei den Niedervolt-Transistoren.In a memory cell array to the isolation trenches between the memory cells for reasons the area savings also preferably be formed narrow. But because in particular charge-trapping cells with an oxide-nitride-oxide storage layer sequence, in particular SONOS cells or NROM cells as well as flash or EEPROM cells with an insulated gate (floating gate) as storage layer, with should be operated at relatively high voltages, here too trenches for one good insulation are formed deeper than the low-voltage transistors.

Die Verwendung unterschiedlich tiefer Isolationsgräben resultiert bei bisher bekannten Ausführungsformen in einem erheblich höheren Herstellungsaufwand. Ein nachträgliches Tieferätzen eines zunächst flach hergestellten STI-Grabens ist mit den Nachteilen einer begrenzten Skalierbarkeit und eines höheren Flächenbedarfs verbunden.The Use of different depth isolation trenches results in previously known embodiments in a considerably higher Production expense. An afterthought Tieferätzen one at first flat-made STI trench is a limited with the disadvantages Scalability and a higher space requirements connected.

In der US 6,436,611 B1 ist ein Verfahren beschrieben, bei dem eine Spacertechnik angewendet wird, um einen tieferen Isolationsgraben herzustellen.In the US Pat. No. 6,436,611 B1 a method is described in which a spacer technique is used to make a deeper isolation trench.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von Isolationsbereichen in Halbleiterspeichern anzugeben, mit dem mit vergleichsweise geringem Aufwand Isolationsbereiche unterschiedlicher Tiefen hergestellt werden können.task The present invention is a process for the preparation of isolation regions in semiconductor memories, with the With comparatively little effort isolation areas of different Depths can be made.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.These The object is achieved by the method having the features of claim 1 solved. Embodiments emerge from the dependent claims.

Bei dem Verfahren werden Isolationsgräben hergestellt, die jeweils bis zu unterschiedlich vorgesehenen Tiefen geätzt werden. Wesentlich ist dabei, dass die Position der Gräben durch dieselbe Maske definiert wird. Eine billigere weitere Maske geringeren Auflösungsvermögens dient zur Unterscheidung der flacher zu ätzenden Gräben von den tiefer zu ätzenden Gräben. Das Ätzen und Füllen der Gräben mit dielektrischem Material geschieht in parallelen Herstellungsschritten, so dass der Herstellungsaufwand sehr gering ist.at Isolation trenches are produced in the process, each one etched to different depths. It is essential doing that, the position of the trenches is defined by the same mask. A cheaper additional mask lower resolution serves for distinguishing the shallow trenches to be etched from the deeper ones to be etched Trenches. The etching and filling the trenches with Dielectric material happens in parallel manufacturing steps, so that the production cost is very low.

Auf der Oberseite des Substrats, das mit den Isolationsbereichen zu versehen ist, wird eine Hartmaske, vorzugsweise z. B. aus TEOS, hergestellt, die Öffnungen im Bereich der herzustellenden Isolationsbereiche aufweist. Es werden dann diejenigen Öffnungen dieser Hartmaske verschlossen, die für die flacheren Gräben vorgesehen sind. Dazu kann eine Maske geringeren Auflösungsvermögens eingesetzt werden. Das liegt daran, dass die für die tieferen Isolationsgräben bzw. für die flacheren Isolationsgräben vorgesehenen Bereiche in der Regel jeweils zusammenhängende größere Gebiete umfassen, die mit einer gröberen Struktur erfasst werden können als die schmalen Isolationsgräben.On the top of the substrate, that with the isolation areas too is provided, a hard mask, preferably z. From TEOS, made the openings having in the region of the isolation areas to be produced. It will then those openings this hard mask closed, which provided for the shallower trenches are. For this purpose, a mask of lower resolution can be used. The is because the for the deeper isolation trenches or for the shallower isolation trenches areas generally each contiguous larger areas include those with a coarser one Structure can be detected as the narrow isolation trenches.

Es können dann die tiefer herzustellenden Gräben bis zu einer gewissen Tiefe ausgeätzt werden. Danach werden alle Öffnungen der Hartmaske freigelegt. In einem weiteren Ätzschritt werden die flacher herzustellenden Isolationsgräben auf volle Tiefe ausgeätzt und gleichzeitig die zuvor bereits geätzten Gräben noch tiefer ausgeätzt. Auf diese Weise erhält man mit nur wenigen zusätzlichen Verfahrensschritte und unter Verwendung nur einer hochauflösenden Maske in praktisch demselben Arbeitsgang Gräben unterschiedlicher Tiefe sowie der vorgesehenen geringen Breite.It can then the deeper ditches to a certain depth etched become. After that, all the openings the hard mask exposed. In a further etching step, the flatter to be produced isolation trenches etched to full depth and at the same time etched the previously etched trenches even deeper. On get that way one with only a few additional ones Procedural steps and using only a high-resolution mask in practically the same operation, trenches of different depths as well as the intended small width.

Es folgt eine genauere Beschreibung eines bevorzugten Beispiels des Verfahrens anhand der 1 bis 6.The following is a more detailed description of a preferred example of the method with reference to FIG 1 to 6 ,

Die 1 zeigt im Querschnitt ein nach dem Verfahren hergestelltes Zwischenprodukt für STI-Bereiche und MTI-Bereiche nach dem Aufbringen einer ersten Schichtfolge.The 1 shows in cross-section an intermediate prepared by the process for STI regions and MTI regions after the application of a first layer sequence.

Die 2 zeigt im Querschnitt entsprechend der 1 ein Zwischenprodukt nach dem Herstellen der Hartmaske und dem teilweisen Verschließen der Maskenöffnungen.The 2 shows in cross section corresponding to the 1 an intermediate after making the hard mask and partially closing the mask openings.

Die 3 zeigt im Querschnitt entsprechend der 1 ein Zwischenprodukt nach einer ersten Grabenätzung und dem Öffnen sämtlicher Maskenöffnungen.The 3 shows in cross section corresponding to the 1 an intermediate after a first trench etch and opening of all mask openings.

Die 4 zeigt im Querschnitt entsprechend der 1 ein Zwischenprodukt nach einer weiteren Grabenätzung auf volle Tiefe.The 4 shows in cross section corresponding to the 1 an intermediate after further trench etching to full depth.

Die 5 zeigt im Querschnitt entsprechend der 1 ein Zwischenprodukt nach dem Einfüllen des Dielektrikums in die Gräben.The 5 shows in cross section corresponding to the 1 an intermediate after filling the dielectric in the trenches.

Die 6 zeigt im Querschnitt entsprechend der 1 das mit Isolationsstrukturen fertig bereitgestellte Substrat.The 6 shows in cross section corresponding to the 1 the substrate finished with isolation structures.

In der 1 ist im Querschnitt ein Substrat 1 aus Halbleitermaterial mit einer darauf aufgebrachten Schichtfolge aus einem Pad-Oxid 2, insbesondere SiO2, einem Pad-Nitrid 3, insbesondere Si3N4, einer Hartmaskenschicht 40 (z. B. TEOS), einer Antireflexschicht 5 und einer Lackschicht 6 dargestellt. Die Hartmaskenschicht 40 ist zur Herstellung der Hartmaske vorgesehen; es kann im Prinzip dafür jedes für eine Hartmaske geeignete Material verwendet werden. In der 1 ist auf der linken Seite derjenige Anteil des Substrats 1 dargestellt, in dem flache STI-Gräben hergestellt werden sollen, und auf der rechten Seite derjenige Anteil des Substrats 1 dargestellt, in dem etwas tiefere MTI-Gräben (Medium Trench Isolation) hergestellt werden sollen. Mit den gestrichelten Linien in der Mitte ist angedeutet, dass diese Anteile zu demselben Substrat gehören.In the 1 is a substrate in cross-section 1 of semiconductor material having a layer sequence of a pad oxide applied thereon 2 , in particular SiO 2 , a pad nitride 3 , in particular Si 3 N 4 , a hard mask layer 40 (eg TEOS), an antireflective layer 5 and a varnish layer 6 shown. The hard mask layer 40 is intended for the production of the hard mask; in principle, any material suitable for a hard mask can be used for this purpose. In the 1 is on the left side that portion of the substrate 1 in which flat STI trenches are to be produced, and on the right side that portion of the substrate 1 shown in the slightly deeper MTI trenches (Medium Trench Isolation) are to be produced. The dashed lines in the middle indicate that these parts belong to the same substrate.

Mit einer Maske hohen Auflösungsvermögens wird die Lackschicht 6 für eine nachfolgende Lithographie strukturiert. Mittels der strukturierten Lackmaske wird die TEOS-Schicht 40 zu der Hartmaske 4 strukturiert, die in der 2 eingezeichnet ist, die den Querschnitt der 1 nach weiteren Verfahrensschritten zeigt. Die Hartmaske 4 besitzt Öffnungen 7 im Bereich der herzustellenden Isolationsgräben. In dem für die STI-Isolationen vorgesehenen Bereich wird ein Füllmaterial 10 in die Öffnungen 7 der Hartmaske 4 eingebracht.With a mask of high resolution becomes the paint layer 6 structured for a subsequent lithography. By means of the structured lacquer mask the TEOS layer becomes 40 to the hard mask 4 structured in the 2 is drawn, the cross section of the 1 after further process steps shows. The hard mask 4 has openings 7 in the area of the isolation trenches to be produced. In the area provided for the STI isolations becomes a filling material 10 in the openings 7 the hard mask 4 brought in.

Dieses Füllmaterial kann vorzugsweise eine weitere Antireflexschicht 51 und eine weitere Lackschicht 61 umfassen, die zunächst ganzflächig aufgebracht und im Bereich der herzustellenden MTI-Isolationen entfernt werden. Das geschieht in der üblichen Weise lithographisch mittels einer Belichtungsmaske geringeren Auflösungsvermögens, mit der der Lack belichtet wird, so dass er nach dem Entwickeln anteilig entfernt werden kann. Es ist jedoch statt dessen auch möglich, zunächst ein anderes Füllmaterial in die Öffnungen 7 einzubringen, darauf die Folge aus Antireflexschicht 51 und Lackschicht 61 aufzubringen und zu strukturieren und das Füllmaterial im Bereich der herzustellenden MTI-Isolationsgräben zu entfernen. Bei dem in der 2 dargestellten bevorzugten Ausführungsbeispiel des Verfahrens wird die Folge aus Antireflexschicht 51 und Lackschicht 61 bereits zum Abdecken der Öffnungen 7 der Hartmaske 4 in dem Bereich der herzustellenden STI-Isolationen verwendet.This filling material may preferably comprise a further antireflection coating 51 and another coat of paint 61 include, which are initially applied over the entire surface and removed in the range of MTI isolations to be produced. This is done in the usual way lithographically by means of an exposure mask lower resolution, with which the paint is exposed so that it can be removed proportionally after development. However, it is also possible, first, another filler in the openings 7 to introduce, on it the consequence from antireflex layer 51 and varnish layer 61 to apply and structure and to remove the filler in the area to be produced MTI isolation trenches. In the in the 2 illustrated preferred embodiment of the method is the consequence of anti-reflection layer 51 and varnish layer 61 already to cover the openings 7 the hard mask 4 used in the field of STI isolations to be produced.

Die noch freien Öffnungen der Hartmaskenschicht 4 werden dann verwendet, um dort Gräben in das Substrat 1 auszuätzen. Das ist in der 2 durch den Pfeil und die gestrichelte Kontur angedeutet.The still free openings of the hard mask layer 4 are then used to create trenches in the substrate 1 etch out. That is in the 2 indicated by the arrow and dashed outline.

Die 3 zeigt den Querschnitt der Anordnung, nachdem im Bereich der MTI-Isolationsgräben ein Graben 8 bis zu einer gewissen Tiefe in das Substrat 1 ausgeätzt und das Füllmaterial 10 aus der Hartmaske 4 entfernt wurde. Wie in der 3 auf der rechten Seite angedeutet ist, wird bei dem Ätzprozess die Hartmaske 4 zu einem gewissen Anteil mit abgetragen. Es kann sich nun ein weiterer Ätzschritt anschließen, mit dem durch sämtliche Öffnungen 7 der Hartmaske 4 hindurch das Material des Substrats 1 tiefer geätzt wird.The 3 shows the cross-section of the arrangement after a trench in the area of the MTI isolation trenches 8th to a certain depth in the substrate 1 etched and the filler 10 from the hard mask 4 was removed. Like in the 3 is indicated on the right side, in the etching process, the hard mask 4 to a certain extent with removed. It may now be followed by another etching step, with which through all openings 7 the hard mask 4 through the material of the substrate 1 is etched deeper.

Die 4 zeigt im Querschnitt das Ergebnis diesen weiteren Ätzschrittes, mit dem jetzt Gräben 8 in beiden vorgesehenen Bereichen vorhanden sind. In dem für die STI-Isolationsgräben vorgesehenen Bereich sind die Gräben entsprechend flacher ausgebildet als in dem für die MTI-Isolationsgräben vorgesehenen Bereich. Im Anschluss an den Ätzprozess noch vorhandene restliche Anteile der Hartmaske 4 werden, vorzugsweise nasschemisch, entfernt.The 4 shows in cross section the result of this further etching step, with the now trenches 8th are present in both intended areas. In the area provided for the STI isolation trenches, the trenches are correspondingly flatter than in the area provided for the MTI isolation trenches. Remaining portions of the hard mask remaining after the etching process 4 are removed, preferably wet-chemically.

Das seitlich der Gräben vorhandene Pad-Nitrid 3 kann in einem anschließenden Pull-Back-Schritt rückgeätzt werden. Das ist in der 5 erkennbar. Die Gräben werden dann mit dem Dielektrikum 9, das für die elektrische Isolation vorgesehen ist, gefüllt, wobei vorzugsweise SiO2 aus einem HDP (High-Density Plasma) verwendet wird. Das Dielektrikum 9 wird bis auf die Höhe des Pad-Nitrids 3 abgetragen, was vorzugsweise mittels CMP (Chemical Mechanical Polishing) geschieht.The side of the trenches existing pad nitride 3 can be etched back in a subsequent pull-back step. That is in the 5 recognizable. The trenches are then covered with the dielectric 9 , which is provided for the electrical insulation, filled, preferably SiO 2 is used from a HDP (High-Density Plasma). The dielectric 9 gets down to the height of the pad Ni trids 3 removed, which is preferably done by CMP (Chemical Mechanical Polishing).

Das Pad-Nitrid 3 wird dann entfernt, so dass die Struktur entsprechend der 6 entsteht. Das solcherart mit Isolationsgräben versehene Substrat 1 kann dann als Grundlage für die Herstellung von IC-Chips, z. B. von Speicherbausteinen, verwendet werden.The pad nitride 3 is then removed, so that the structure according to the 6 arises. The thus provided with isolation trenches substrate 1 can then be used as the basis for the production of IC chips, eg. B. of memory modules used.

Das beschriebene Verfahren kann grundsätzlich auch angewendet werden, nachdem bereits für Halbleiterbauelemente vorgesehene Strukturen in dem Substrat 1 hergestellt wurden. Bevorzugt ist jedoch die Ausführung des Verfahrens, bevor Bauelemente in dem Halbleitermaterial hergestellt werden.In principle, the method described can also be applied after structures already provided for semiconductor components in the substrate 1 were manufactured. However, the execution of the method is preferred before components are produced in the semiconductor material.

Ein wesentlicher Vorteil dieses Verfahrens liegt darin, dass die Gräben unterschiedlicher Tiefe in demselben, nur durch das Entfernen der zweiten Maske unterbrochenen Ätzprozess hergestellt werden können. Eine bevorzugte Anwendung liegt im Bereich der Herstellung von Speicherzellenfeldern aus Embedded-Flash-Speicherzellen oder SONOS-Speicherzellen.One The main advantage of this method is that the trenches differ Depth in the same etching process interrupted only by the removal of the second mask can be produced. A preferred application is in the field of manufacturing memory cell arrays Embedded flash memory cells or SONOS memory cells.

11
Substratsubstratum
22
Pad-OxidPad oxide
33
Pad-NitridPad nitride
44
Hartmaskehard mask
55
AntireflexschichtAnti-reflective coating
66
Lackschichtpaint layer
77
Öffnung der HartmaskeOpening the hard mask
88th
Grabendig
99
Dielektrikumdielectric
1010
Füllmaterialfilling material
4040
HartmaskenschichtHard mask layer
5151
AntireflexschichtAnti-reflective coating
6161
weitere LackschichtFurther paint layer

Claims (7)

Verfahren zur Herstellung von Isolationsbereichen in Halbleiterspeichern, bei dem auf einer Oberseite eines Substrats (1) eine Hartmaske (4) hergestellt wird, die Öffnungen (7) im Bereich herzustellender Isolationsbereiche hat, unter Verwendung der Hartmaske (4) Gräben (8) in dem Substrat (1) geätzt werden und die Gräben (8) mit einem Dielektrikum (9) gefüllt werden, dadurch gekennzeichnet, dass die Hartmaske (4) mit Öffnungen (7) im Bereich einer vorgesehenen stärkeren elektrischen Isolation und im Bereich einer vorgesehenen geringeren elektrischen Isolation hergestellt wird, die Öffnungen (7) der Hartmaske (4) im Bereich der vorgesehenen geringeren elektrischen Isolation mit einem Füllmaterial (10) verschlossen werden, unter Verwendung der Hartmaske (4) Gräben (8) in das Substrat (1) geätzt werden, das Füllmaterial (10) entfernt wird, eine erneute Ätzung erfolgt, mit der durch alle Öffnungen (7) der Hartmaske (4) Gräben (8) in das Substrat (1) geätzt werden, wobei die zuvor geätzten Gräben tiefer hergestellt werden als die übrigen Gräben, die Hartmaske (4) entfernt wird und die Gräben (8) mit dem Dielektrikum (9) gefüllt werden.Method for producing isolation regions in semiconductor memories, in which on an upper side of a substrate ( 1 ) a hard mask ( 4 ), the openings ( 7 ) in the area to be produced, using the hard mask ( 4 ) Trenches ( 8th ) in the substrate ( 1 ) and the trenches ( 8th ) with a dielectric ( 9 ), characterized in that the hard mask ( 4 ) with openings ( 7 ) is produced in the region of a planned stronger electrical insulation and in the region of a planned lower electrical insulation, the openings ( 7 ) of the hard mask ( 4 ) in the region of the intended lower electrical insulation with a filler material ( 10 ), using the hard mask ( 4 ) Trenches ( 8th ) in the substrate ( 1 ), the filling material ( 10 ), a renewed etching takes place, through which all openings ( 7 ) of the hard mask ( 4 ) Trenches ( 8th ) in the substrate ( 1 ), wherein the previously etched trenches are made deeper than the remaining trenches, the hardmask ( 4 ) and the trenches ( 8th ) with the dielectric ( 9 ) are filled. Verfahren nach Anspruch 1, bei dem die Hartmaske (4) aus TEOS hergestellt wird.Method according to Claim 1, in which the hard mask ( 4 ) is made of TEOS. Verfahren nach Anspruch 1 oder 2, bei dem das Füllmaterial (10) einen Fotolack (61) umfasst.Method according to Claim 1 or 2, in which the filling material ( 10 ) a photoresist ( 61 ). Verfahren nach einem der Ansprüche 1 bis 3, bei dem vor dem Herstellen der Hartmaske (4) ein Pad-Oxid (2) und ein Pad-Nitrid (3) auf die Oberseite des Substrats (1) aufgebracht werden.Method according to one of claims 1 to 3, wherein prior to the manufacture of the hard mask ( 4 ) a pad oxide ( 2 ) and a pad nitride ( 3 ) on top of the substrate ( 1 ) are applied. Verfahren nach Anspruch 4, bei dem nach dem Entfernen der Hartmaske (4) und vor dem Einfüllen des Dielektrikums (9) das Pad-Nitrid (3) in einem Pull-Back-Schritt rückgeätzt wird.Method according to Claim 4, in which, after removal of the hard mask ( 4 ) and before filling the dielectric ( 9 ) the pad nitride ( 3 ) is etched back in a pull-back step. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die tieferen Gräben zur Isolation von Speicherzellen eines Speicherzellenfeldes und/oder von Hochvolt-Transistoren einer Ansteuerperipherie vorgesehen werden und die flacheren Gräben zur Isolation übriger Bauelemente der Ansteuerperipherie vorgesehen werden.Method according to one of claims 1 to 5, wherein the lower trenches for the isolation of memory cells of a memory cell array and / or be provided by high-voltage transistors of a drive periphery and the shallower trenches to the isolation left over Components of Ansteuerperipherie be provided. Verfahren nach Anspruch 6, bei dem Embedded-Flash-Speicherzellen oder Charge-Trapping-Layer-Speicherzellen, insbesondere SONOS- oder NROM-Speicherzellen hergestellt werden.The method of claim 6, wherein the embedded flash memory cells or charge trapping layer memory cells, in particular SONOS or NROM memory cells are produced.
DE10338665A 2003-08-22 2003-08-22 Production of insulating regions in semiconductor memories comprises forming a hard mask with openings in a region of a stronger electrical insulation and in a region of a weaker electrical insulation on a substrate, and further processing Ceased DE10338665A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10338665A DE10338665A1 (en) 2003-08-22 2003-08-22 Production of insulating regions in semiconductor memories comprises forming a hard mask with openings in a region of a stronger electrical insulation and in a region of a weaker electrical insulation on a substrate, and further processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10338665A DE10338665A1 (en) 2003-08-22 2003-08-22 Production of insulating regions in semiconductor memories comprises forming a hard mask with openings in a region of a stronger electrical insulation and in a region of a weaker electrical insulation on a substrate, and further processing

Publications (1)

Publication Number Publication Date
DE10338665A1 true DE10338665A1 (en) 2005-03-31

Family

ID=34223120

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10338665A Ceased DE10338665A1 (en) 2003-08-22 2003-08-22 Production of insulating regions in semiconductor memories comprises forming a hard mask with openings in a region of a stronger electrical insulation and in a region of a weaker electrical insulation on a substrate, and further processing

Country Status (1)

Country Link
DE (1) DE10338665A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436611B1 (en) * 1999-07-07 2002-08-20 Samsung Electronics Co., Ltd. Trench isolation method for semiconductor integrated circuit
US20020187615A1 (en) * 2001-06-07 2002-12-12 United Microelectronics Corp. Method for forming isolations in memory devices with common source lines

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436611B1 (en) * 1999-07-07 2002-08-20 Samsung Electronics Co., Ltd. Trench isolation method for semiconductor integrated circuit
US20020187615A1 (en) * 2001-06-07 2002-12-12 United Microelectronics Corp. Method for forming isolations in memory devices with common source lines

Similar Documents

Publication Publication Date Title
DE102006021070B4 (en) Semiconductor devices with deep trench isolation structures and methods of making same
DE10021385B4 (en) A method of manufacturing a capacitor with formation of a lower capacitor electrode using a CMP stop layer
DE102019210342B4 (en) FORMING SELF ALIGNED GATE AND SOURCE/DRAIN CONTACTS USING A SACRIFICIAL GATE CAP SPACER
DE112013004335B4 (en) Semiconductor device with element isolation regions and method for its production
DE10326771A1 (en) Integrated memory circuit and method for forming an integrated memory circuit
DE102004032703A1 (en) A method of forming isolation regions of a semiconductor device and semiconductor device
DE19747776A1 (en) Semiconductor memory with stacked gate structure
DE102016118062A1 (en) Semiconductor device and method for its production
DE102014119641B4 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
DE112018003712T5 (en) METHOD FOR DESIGNING A HIGH VOLTAGE TRANSISTOR WITH THIN GATE-POLY
DE102005048036B4 (en) Method for producing a semiconductor device with deep trench structures
DE102017124009A1 (en) Semiconductor device and method of manufacturing the same
DE102005008058A1 (en) Method of manufacturing semiconductor memory devices and integrated memory device
DE102008062488A1 (en) Semiconductor component and method for producing the component
DE10302117A1 (en) Method of achieving high self-aligning protrusions for vertical gates relative to the carrier isolation plane
DE10260185B4 (en) Semiconductor memory with vertical charge trapping memory cells and method for its production
DE102006008503B4 (en) Method for producing nonvolatile memory cells
DE10259701A1 (en) Cylindrical type transistor with a vertical silicon-on-insulator structure and manufacturing method therefor
DE102006048877B3 (en) Method for forming semiconductor memory device e.g. not-and (NAND) type flash memory device involves filling interspaces with planarizing layer of dielectric material, and removing remaining portions of sacrificial layer
DE102005020342A1 (en) Method of making charge-trapping memory devices
DE10338665A1 (en) Production of insulating regions in semiconductor memories comprises forming a hard mask with openings in a region of a stronger electrical insulation and in a region of a weaker electrical insulation on a substrate, and further processing
DE102005030445A1 (en) Method of manufacturing a flash memory device
DE102006003393A1 (en) Method for contacting bit lines for non-volatile memory cells
DE60318419T2 (en) Method for producing different isolation structures in semiconductor devices and corresponding structure
DE10333777B4 (en) A manufacturing method for a trench capacitor with an insulation collar, which is electrically connected on one side to a substrate via a buried contact, in particular for a semiconductor memory cell

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection