DE10335461A1 - Production of silicon nitride mask on silicon-containing layer on semiconductor substrate for producing integrated semiconductor circuits comprises forming pad oxide layer on silicon-containing layer, and further processing - Google Patents

Production of silicon nitride mask on silicon-containing layer on semiconductor substrate for producing integrated semiconductor circuits comprises forming pad oxide layer on silicon-containing layer, and further processing Download PDF

Info

Publication number
DE10335461A1
DE10335461A1 DE10335461A DE10335461A DE10335461A1 DE 10335461 A1 DE10335461 A1 DE 10335461A1 DE 10335461 A DE10335461 A DE 10335461A DE 10335461 A DE10335461 A DE 10335461A DE 10335461 A1 DE10335461 A1 DE 10335461A1
Authority
DE
Germany
Prior art keywords
layer
silicon
pad oxide
silicon nitride
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10335461A
Other languages
German (de)
Inventor
Henry Bernhardt
Bernd Stottko
Marko Lemke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10335461A priority Critical patent/DE10335461A1/en
Publication of DE10335461A1 publication Critical patent/DE10335461A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

The production of a silicon nitride mask on a silicon-containing layer on a semiconductor substrate (1) comprises forming a pad oxide layer (2) on the silicon-containing layer, baking the pad oxide layer in a nitrogen-containing atmosphere to partially convert the pad oxide layer into a pad oxynitride layer, forming a silicon nitride layer (3) on the pad oxide layer, forming a photolacquer layer (4) to form opening regions in the silicon nitride layer and the backed pad oxide layer, anisotropically etching the silicon nitride layer and the backed pad oxide layer using the photolacquer structure to form the silicon nitride mask, and removing the photolacquer structure.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Siliziumnitridmaske auf einer siliziumhaltigen Schicht auf einem Halbleitersubstrat.The The invention relates to a method for producing a silicon nitride mask on a silicon-containing layer on a semiconductor substrate.

Integrierte Halbleiterschaltungen werden in der Regel mithilfe der Planartechnik realisiert, die aus einer Abfolge von jeweils ganzflächig an der Halbleiteroberfläche wirkenden Einzelprozessen besteht, die gezielt zur lokalen Veränderung des Halbleitermaterials führen. Zum Strukturieren der Halbleiterscheibe werden in der Regel photolithographische Verfahren eingesetzt, die dazu dienen, eine Maske mit einer gewünschten Struktur auf der Halbleiterscheibenoberfläche auszubilden, um dann in einem darauf folgenden Prozessschritt die Maskenstruktur z.B. mithilfe einer Ätzung oder einer Implantation die Maskenstruktur in die darunter liegende Schicht der Halbleiterscheibe zu übertragen.integrated Semiconductor circuits are usually using the planar technology realized, consisting of a sequence of each over the whole area the semiconductor surface acting individual processes that are targeted for local change lead the semiconductor material. For structuring the semiconductor wafer, photolithographic processes are generally used used to serve a mask with a desired Form structure on the wafer surface, then in a subsequent process step, the mask structure e.g. help an etching or an implantation the mask structure in the underlying Layer of the semiconductor wafer to transfer.

Die Maske wird in der Regel so hergestellt, dass eine dünne strahlungsempfindliche Schicht, meist eine organische Photolackschicht, auf der Halbleiterscheibe aufgebracht wird. Die dünne strahlungsempfindliche Schicht wird dann im Allgemeinen optisch mithilfe einer Photomaske bestrahlt. Anschließend wird die durch die Strahlung chemisch veränderte Photolackschicht entwickelt, wobei in der Positivlacktechnik der Photolack an den belichteten Stellen aufgelöst und die nicht belichteten Bereiche maskiert bleiben. In der Negativlacktechnik sind genau entgegengesetzt die belichteten Stellen maskiert, während die unbelichteten Lackbereiche beim Entwickeln entfernt werden.The Mask is usually made so that a thin radiation sensitive Layer, usually an organic photoresist layer, on the semiconductor wafer is applied. The thin one radiation-sensitive layer is then generally optically irradiated using a photomask. Subsequently, by the radiation chemically altered Developed photoresist layer, wherein in the positive resist technology Photoresist dissolved at the exposed areas and unexposed Areas remain masked. In the Negativlacktechnik are exactly opposite the exposed areas masked while the unexposed paint areas are removed during development.

Das so entstandene Muster in der Photolackschicht kann direkt zur lokalen Veränderung der darunter liegenden Halbleiterschicht eingesetzt werden. Insbesondere dann, wenn in der Halbleiterscheibe Ätzstrukturen oder Diffusionsprozesse ausgeführt werden sollen, wird in der Regel zusätzliche eine Hartmaske ausgebildet, die zwischen die Halbleiterscheibe und die Photolackschicht eingebracht wird und auf die die in der Photolackschicht erzeugte Struktur mithilfe spezieller Ätzverfahren übertragen wird. Die so strukturierte Hartmaske dient dann als eigentliche Maske für den darauf folgenden Prozessschritt zur gezielten lokalen Veränderung des darunter liegenden Halbleitermaterials, insbesondere zur Ausführung von Ätzstrukturen und Dotierimplantationen in der Halbleiterscheibe.The so formed pattern in the photoresist layer can directly to the local change the underlying semiconductor layer can be used. Especially then, if in the semiconductor wafer etching or diffusion processes be executed are supposed to be extra a hard mask formed between the semiconductor wafer and the photoresist layer is introduced and those in the photoresist layer generated structure is transferred by means of special etching. The structured hard mask then serves as the actual mask for the following process step for targeted local change of the underlying semiconductor material, in particular for the implementation of etching structures and doping implantations in the semiconductor wafer.

Als Hartmaskenschichtmaterial wird in der Siliziumtechnologie insbesondere Siliziumnitrid verwendet, das sich durch seine hervorragende Barriereeigenschaften gegen Diffusion aller Art auszeichnet. Strukturierte Siliziumnitrid-Maskenschichten werden insbesondere in der sogenannten LOCOS-Technik zur Erzeugung lokaler Feldoxidschichten auf der Siliziumoberfläche eingesetzt. Die LOCOS-Technik nutzt die unterschiedliche Oxidationsrate von Silizium und Siliziumnitrid zur lokalen Maskierung der Scheibenoberfläche während des Aufwachsens des Feldoxids. Die strukturierte Siliziumnitridschicht dient dabei als lokale Diffusionssperre für Sauerstoff. Die Siliziumnitridschicht wirkt somit als Oxidationsbarriere auf der Scheibenoberfläche, so dass das Feldoxid nur auf den freiliegenden Siliziumoberflächenbereichen aufwächst.When Hard mask layer material is used in silicon technology in particular Silicon nitride is used, which stands out for its excellent barrier properties distinguished against diffusion of all kinds. Structured silicon nitride mask layers are especially in the so-called LOCOS technique for generating local Field oxide layers used on the silicon surface. The LOCOS technique Uses the different oxidation rates of silicon and silicon nitride for locally masking the wafer surface during the growth of the field oxide. The structured silicon nitride layer serves as a local diffusion barrier for oxygen. The silicon nitride layer thus acts as an oxidation barrier the disk surface, so that the field oxide only on the exposed silicon surface areas grows up.

Da das mechanisch sehr harte Siliziumnitrid einen höheren thermischen Expansionskoeffizienten als Silizium aufweist, können aufgrund der hohen Temperaturbelastung während der Oxidation der freiliegenden Siliziumoberfläche Gitterspannungen oder Kristallfehler in der darunter liegenden Siliziumschicht entstehen. Diese lassen sich durch ein dünnes Oxid als Pufferschicht, dem sogenannten Pad-Oxid, zwischen der Siliziummaske und der Siliziumschicht zum Ausgleich der temperaturbedingten mechanischen Spannungen vermeiden. Darüber hinaus sorgt die dünne Pad-Oxidschicht unter der Siliziumnit ridschicht für eine bessere Haftung der Siliziumnitridschicht auf der darunter liegenden Siliziumschicht.There the mechanically very hard silicon nitride has a higher thermal expansion coefficient than Silicon may have due to the high temperature load during the oxidation of the exposed ones silicon surface Grid voltages or crystal defects in the underlying silicon layer arise. These can be replaced by a thin oxide as a buffer layer, the so-called pad oxide, between the silicon mask and the silicon layer to compensate for the temperature-induced mechanical stresses. About that addition, the thin ensures Pad oxide layer under the silicon nitride layer for a better Adhesion of the silicon nitride layer on the underlying silicon layer.

Siliziumnitridschichten lassen sich mit unterschiedlichsten Verfahren auf einer Siliziumschicht herstellen. Zur Erzeugung der Siliziumnitridschichten wird jedoch vorzugsweise das CVD-Verfahren eingesetzt, bei dem ausgewählte Gase über die aufgeheizte Substratoberfläche geleitet werden, auf der sich dann die gewünschte Schicht niederschlägt. Zur Erzeugung von Siliziumnitridschichten werden dabei vorzugsweise als Gase NH3 und SiH2Cl2 eingesetzt, die bei einem niedrigen Druck von 30 Pa auf eine ca. 750°C heiße Siliziumoberfläche geleitet werden, um die Siliziumnitridschicht zu erzeugen.Silicon nitride layers can be produced on a silicon layer by a wide variety of methods. For the production of the silicon nitride layers, however, the CVD method is preferably used, in which selected gases are passed over the heated substrate surface, on which then the desired layer is deposited. To generate silicon nitride layers, NH 3 and SiH 2 Cl 2 are preferably used as gases, which are conducted at a low pressure of 30 Pa to a silicon surface having a temperature of approximately 750 ° C. in order to produce the silicon nitride layer.

Zur Übertragung der lithographisch erzeugten Lackmusterstrukturen in die Siliziumnitridschicht werden anisotrope Ätzprozesse eingesetzt. In der weiteren Prozessfolge, insbesondere bei Reinigungsschritten, werden auch isotrope nasschemische Ätzschritte eingesetzt, insbesondere auch nasschemische Ätzlösungen auf der Basis von HF, mit denen sowohl die Siliziumnitridschicht als auch das darunter liegende Pad-Oxid geätzt werden können. Bei diesen Ätzprozessen zur Ausbildung der strukturierten Siliziumnitridschicht besteht jedoch das Problem, dass das Ätzverhalten des Pad-Oxids dem Ätzverhalten des Siliziumnitrids nicht vollkommen gleich ist und insbesondere das Pad-Oxid verstärkt entfernt wird, so dass im Bereich des Pad-Oxids unter dem Siliziumnitrid Unterätzungen entstehen, die dazu führen, dass das darüber liegende Siliziumnitrid im Bereich dieser Unterätzungen nicht stabil ist und im anschließenden Prozessverlauf abbrechen kann. Aufgrund der zunehmenden Miniaturisierung integrierter Halbleiterschaltungen ist es jedoch erforderlich, auch Strukturen mit Größenverhältnissen unter 100 nm auf der Photolackschicht abzubilden und das so entstandene Muster dann in die unter der Photolackschicht liegende Siliziumschicht mithilfe des anisotropen Ätzprozesses zu übertragen. Die in der Prozessfolge bei Nassätzprozessen auftretende Unterätzung des Pad-Oxids sorgt je doch dann für eine ungewünschte Verbreiterung der Strukturabmessungen, wodurch dann die Toleranzen für die Überlagerungsgenauigkeit der nächsten aufgebrachten Strukturebene reduziert werden.Anisotropic etching processes are used to transfer the lithographically produced resist pattern structures into the silicon nitride layer. In the further process sequence, in particular during cleaning steps, isotropic wet-chemical etching steps are also used, in particular also wet-chemical etching solutions based on HF, with which both the silicon nitride layer and also the underlying pad oxide can be etched. In these etching processes for the formation of the patterned silicon nitride layer, however, there is the problem that the etching behavior of the pad oxide is not completely equal to the etching behavior of the silicon nitride, and in particular the pad oxide is removed in an increased manner, so that undercuts in the region of the pad oxide under the silicon nitride arise, which cause the overlying silicon nitride in the range of these undercuts is not stable and im closing process can cancel. However, due to the increasing miniaturization of integrated semiconductor circuits, it is also necessary to image structures with size ratios below 100 nm on the photoresist layer and then to transfer the resulting pattern into the silicon layer underlying the photoresist layer by means of the anisotropic etching process. The undercutting of the pad oxide occurring in the process sequence in the case of wet etching processes then ensures unwanted broadening of the structure dimensions, which then reduces the tolerances for the overlay accuracy of the next applied structure plane.

Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen einer Siliziumnitrid-Hartmaske auf einem siliziumhaltigen Substrat bereit zu stellen, mit dem sich mit hoher Zuverlässigkeit auch minimale Strukturen erzeugen lassen.task The invention is a method for producing a silicon nitride hard mask to provide on a silicon-containing substrate with which with high reliability also create minimal structures.

Diese Aufgabe wird mit einem Verfahren gemäß Anspruch 1 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.These The object is achieved by a method according to claim 1. preferred Trainings are in the dependent claims specified.

Erfindungsgemäß wird beim Verfahren zum Herstellen der Siliziumnitrid-Hartmaske auf einer siliziumhaltigen Schicht auf einem Halbleitersubstrat eine auf der siliziumhaltigen Schicht aufgebrachte Pad-Oxidschicht in stickstoffhaltiger Atmosphäre ausgebacken, um die Pad-Oxidschicht wenigstens teilweise in eine Pad-Oxynitridschicht umzuwandeln. Auf dieser ausgebackenen Pad-Oxidschicht wiederum wird dann die Siliziumnitridschicht erzeugt, in der mithilfe eines Lithographieschritts und eines anschließenden anisotropen Ätzenschritts die Siliziumnitrid-Hartmaske ausgebildet wird.According to the invention Method for producing the silicon nitride hardmask on a silicon-containing layer on a semiconductor substrate one on the silicon-containing layer applied pad oxide layer in nitrogen-containing Atmosphere baked, at least partially into a pad oxynitride layer around the pad oxide layer convert. Turned on this baked pad oxide layer then the silicon nitride layer is generated, in which by means of a lithography step and a subsequent one anisotropic etching step the silicon nitride hardmask is formed.

Durch den Ausbackschritt in stickstoffhaltiger Atmosphäre, die ein teilweises Umwandeln des Pad-Oxids in ein Pad-Oxynitrid bewirken, wird die Eigenschaft der Pufferschicht zwischen der siliziumhaltigen Schicht und der Siliziumnitridschicht an die Ätzeigenschaften des Siliziumnitrids angenähert. Hierdurch wird erreicht, dass beim isotropen Ätzen die Siliziumnitridschicht und das ausgebackene Pad-Oxid im Wesentlichen ein identisches Ätzverhalten zeigen und somit keine oder weniger Unterätzung im Pad-Oxid auftritt. Erfindungsgemäß ist es deshalb möglich, auch kleinste Strukturabmessungen im Bereich unter 100 nm in der Siliziumnitridmaske zu er zeugen, ohne dass die Gefahr besteht, dass aufgrund von Unterätzungen eine Strukturverbreiterung auftritt.By the bake step in nitrogenous atmosphere, which is a partial conversion of the pad oxide into a pad oxynitride cause the property of the buffer layer between the silicon-containing Layer and the silicon nitride layer to the etching properties of the silicon nitride approximated. This ensures that during isotropic etching, the silicon nitride layer and the baked pad oxide has substantially identical etch behavior show and thus no or less undercutting in the pad oxide occurs. It is according to the invention therefore possible Even the smallest structural dimensions in the range below 100 nm in the Silicon nitride mask to testify he, without the risk that due to undercuts a structural broadening occurs.

Bevorzugt ist es hierbei, als stickstoffhaltige Atmosphäre für das Umwandeln der Pad-Oxidschicht in eine Pad-Oxynitridschicht Ammoniak einzusetzen, wobei die Pad-Oxidschicht vorzugsweise auf eine Temperatur von wenigstens 850°C aufgeheizt wird. Bei diesen Bedingungen ist eine optimale Umwandlung des Pad-Oxids in ein Pad-Oxynitrid gewährleistet.Prefers it is this, as a nitrogen-containing atmosphere for converting the pad oxide layer in to use a pad oxynitride layer of ammonia, wherein the pad oxide layer preferably heated to a temperature of at least 850 ° C. becomes. In these conditions, optimal conversion of the pad oxide guaranteed in a pad oxynitride.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:The Invention will become apparent from the accompanying drawings explained in more detail. It demonstrate:

1A bis 1H eine Darstellung der wesentlichen Verfahrensschritte des erfindungsgemäßen Verfahrens am Beispiel einer Siliziumscheibe; und 1A to 1H a representation of the essential process steps of the method according to the invention using the example of a silicon wafer; and

2A und 2B einen Vergleich der Strukturbreite im Bereich des Pad-Oxids gemäß einem herkömmlichen Verfahren und gemäß dem erfindungsgemäßen Verfahren. 2A and 2 B a comparison of the structure width in the region of the pad oxide according to a conventional method and according to the inventive method.

Prinzipiell auf verschiedene Substratstrukturen anwendbar, wird die vorliegende Erfindung am Beispiel des Siliziumsubstrats beschrieben. Das erfindungsgemäße Verfahren lässt sich jedoch überall dort anwenden, wo als oberste Schicht auf dem Halbleitersubstrat eine siliziumhaltige Schicht vorgesehen ist.in principle Applicable to various substrate structures, the present Invention described using the example of the silicon substrate. The inventive method let yourself but everywhere apply where as the top layer on the semiconductor substrate a silicon-containing layer is provided.

In 1A bis 1H ist jeweils ein Querschnitt durch eine Siliziumscheibe 1 nach den verschiedenen aufeinanderfolgenden Prozessschritten gemäß der Erfindung gezeigt. Ausgangspunkt ist, wie in 1A dargestellt, eine Hauptfläche der Siliziumscheibe 1. Auf der Siliziumscheibe 1 wird in einem ersten Schritt, wie in 1B gezeigt, eine Pad-Oxidschicht 2 erzeugt. Diese Pad-Oxidschicht 2 wird vorzugsweise durch Oxidation der Siliziumscheibe 1 bei Temperaturen zwischen 700°C und 1200°C in oxidierender Atmosphäre hergestellt. Die Dicke der Pad-Oxidschicht 2 liegt dabei im Bereich von ca. 3 bis 5 nm. Die dünne Pad-Oxidschicht 2 hat die Funktion einer Haftschicht für die anschließend aufgebrachte Siliziumnitridschicht. Weiterhin sorgt die Pad-Oxidschicht 2 dafür, die starken mechanischen Spannungen, die bei einem Aufheizprozess z.B. im Zusammenhang mit der Erzeugung von Feldoxidgebieten im Bereich der strukturierten Siliziumnitridschicht in der Siliziumnitridschicht auf der Pad-Oxidschicht auftreten, von der darunter liegenden Siliziumscheibe fernzuhalten.In 1A to 1H is in each case a cross section through a silicon wafer 1 according to the various sequential process steps according to the invention. Starting point is, as in 1A shown, a major surface of the silicon wafer 1 , On the silicon disk 1 is in a first step, as in 1B shown a pad oxide layer 2 generated. This pad oxide layer 2 is preferably by oxidation of the silicon wafer 1 produced at temperatures between 700 ° C and 1200 ° C in an oxidizing atmosphere. The thickness of the pad oxide layer 2 is in the range of about 3 to 5 nm. The thin pad oxide layer 2 has the function of an adhesive layer for the subsequently applied silicon nitride layer. Furthermore, the pad oxide layer provides 2 to keep the strong mechanical stresses that occur on the pad oxide layer in a heating process, for example in connection with the generation of field oxide regions in the region of the structured silicon nitride layer in the silicon nitride layer, from the silicon wafer underneath.

Die dünne Pad-Oxidschicht 2 wird nun in einem weiteren Schritt wenigstens teilweise in eine Oxynitridschicht umgewandelt. Für diese Umwandlung wird die Siliziumscheibe in einer stickstoffhaltigen Atmosphäre aufgeheizt. Als Stickstoffkomponente wird vorzugsweise NH3 (Ammoniak) verwendet. Bevorzugt wird hierbei die Siliziumscheibe 1 mit der Pad-Oxidschicht 2 in einer stickstoffhaltigen Atmosphäre auf eine Temperatur von wenigstens 850°C gebracht. Durch Einstellung des Drucks und der Temperatur des Aufheizprozesses kann dabei der Grad der Umwandlung der Pad-Oxidschicht in die Pad-Oxynitridschicht genau geregelt werden. Vorzugsweise wird die gesamte Pad-Oxidschicht 2 in eine Pad-Oxynitridschicht umgewandelt. Durch die Umwandlung der Pad-Oxidschicht in eine Pad-Oxynitridschicht werden die Ätzeigenschaften der Schicht an die Ätzeigenschaften der anschließend aufgebrachten Siliziumnitridschicht angeglichen.The thin pad oxide layer 2 is now at least partially converted into an oxynitride layer in a further step. For this transformation, the silicon wafer is heated in a nitrogen-containing atmosphere. As the nitrogen component, NH 3 (ammonia) is preferably used. In this case, the silicon wafer is preferred 1 with the pad oxide layer 2 in a nitrogen-containing atmosphere to a temperature of at least 850 ° C ge introduced. By adjusting the pressure and the temperature of the heating process, the degree of conversion of the pad oxide layer into the pad oxynitride layer can be precisely controlled. Preferably, the entire pad oxide layer becomes 2 converted into a pad oxynitride layer. By converting the pad oxide layer into a pad oxynitride layer, the etch properties of the layer are matched to the etch characteristics of the subsequently deposited silicon nitride layer.

In einem nächsten Schritt, wie in 1C gezeigt ist, wird nach dem Ausbacken der Pad-Oxidschicht 2 auf der Pad-Oxidschicht eine Siliziumnitridschicht 3 erzeugt. Die Siliziumnitridschicht 3 wird vorzugsweise in CVD-Technik mithilfe des sogenannten Hochtemperatur-Nitrid-Verfahren hergestellt. Hierzu wird die Siliziumscheibe in einem CVD-Reaktor auf eine Temperatur von 750°C aufgeheizt, wobei über die Oberfläche ein Gasgemisch SiH2Cl2 und NH3 geleitet wird, so dass sich auf der ausgebackenen Pad-Oxidschicht 2 Si3N4 niederschlägt. Je nach Dauer des CVD-Prozesses kann die Schichtdicke der Sili ziumnitridschicht 3 eingestellt werden, wobei die Schichtdicke vorzugsweise im Bereich von einigen hundert Nanometer liegt.In a next step, as in 1C is shown after baking the pad oxide layer 2 on the pad oxide layer, a silicon nitride layer 3 generated. The silicon nitride layer 3 is preferably made in CVD technology using the so-called high-temperature nitride process. For this purpose, the silicon wafer is heated in a CVD reactor to a temperature of 750 ° C, over the surface of a gas mixture SiH 2 Cl 2 and NH 3 is passed, so that on the baked pad oxide layer 2 Si 3 N 4 precipitates. Depending on the duration of the CVD process, the layer thickness of the silicon nitride layer 3 can be adjusted, wherein the layer thickness is preferably in the range of a few hundred nanometers.

Um diese Siliziumnitridschicht 3 und die darunter liegende ausgebackene Pad-Oxidschicht 2 in der gewünschten Weise zu strukturieren, wird ein Photolithographieprozess durchgeführt. Hierzu wird, wie in 1D gezeigt ist, in einem ersten Schritt ein lichtempfindlicher Photolack 4 auf die Oberfläche aufgeschleudert. Der Photolack 4 wird dann, wie in 1E gezeigt ist, über eine Maske 5 mit der Struktur einer Entwurfsebene belichtet. Anschließend wird dann der belichtete Photolack, wie in 1F dargestellt ist, entwickelt, um den Photolack an den belichteten Stellen zu entfernen.To this silicon nitride layer 3 and the underlying pad oxide pad layer 2 In the desired manner to structure, a photolithography process is performed. For this purpose, as in 1D is shown, in a first step, a photosensitive photoresist 4 spun on the surface. The photoresist 4 will then, as in 1E is shown via a mask 5 exposed to the structure of a design plane. Subsequently, the exposed photoresist, as in 1F is designed to remove the photoresist at the exposed locations.

Dann wird, wie in 1G dargestellt ist, die in der Photolackschicht 4 ausgebildete Struktur mit einem anisotropen Ätzprozess exakt in den darunter liegenden Schichtenstapel aus Pad-Oxidschicht 2 und Siliziumnitridschicht 3 übertragen. Wie in 1G gezeigt ist, werden mit diesem anisotropen Ätzschritt nahezu senkrechte Wände in der Schichtenfolge aus Pad-Oxidschicht und Siliziumnitridschicht 3 ausgebildet.Then, as in 1G shown in the photoresist layer 4 formed structure with an anisotropic etching process exactly in the underlying layer stack of pad oxide layer 2 and silicon nitride layer 3 transfer. As in 1G As shown, with this anisotropic etching step, almost vertical walls are formed in the layer sequence of pad oxide layer and silicon nitride layer 3 educated.

Die erfindungsgemäße Umwandlung der Pad-Oxidschicht in eine Pad-Oxynitridschicht sorgt dafür, dass das Ätzverhalten der ausgebackenen Pad-Oxidschicht 2 im Wesentlichen identisch mit der darüber liegenden Siliziumnitridschicht 3 ist und somit im Übergang zwischen der Siliziumnitridschicht 3 und der ausgebackenen Pad-Oxidschicht 2 keine Unterätzungen auftreten, wie dies im Stand der Technik erfolgt. Nach dem anisotropen Ätzschritt wird abschließend zum Ausbilden der Siliziumhartmaskenschicht die Photolackschicht 4 wieder entfernt, wie in 1H gezeigt ist. Durch die Öffnungen in der Siliziumhartmaskenschicht können dann Dotier- oder Ätzprozesse auf der freigelegten Siliziumscheibenoberfläche durchgeführt werden.The conversion according to the invention of the pad oxide layer into a pad oxynitride layer ensures that the etching behavior of the baked pad oxide layer 2 substantially identical to the overlying silicon nitride layer 3 is and thus in the transition between the silicon nitride layer 3 and the baked pad oxide layer 2 no undercuts occur, as is done in the prior art. After the anisotropic etching step, finally, the photoresist layer is formed to form the silicon hard mask layer 4 again removed, as in 1H is shown. Doping or etching processes can then be carried out on the exposed silicon wafer surface through the openings in the silicon hard mask layer.

2A zeigt eine Siliziumnitridmaske mit einem darunter liegendem Pad-Oxid, das in herkömmlicher Vorgehensweise keiner Temperaturbehandlung in stickstoffhaltiger Atmosphäre ausgesetzt war, und 2B eine Siliziumnitridmaske mit einem ausgebackenen Pad-Oxid gemäß der erfindungsgemäßen Vorgehensweise. Deutlich ist zu sehen, dass bei dem erfindungsgemäßen Ausbacken des Pad-Oxids wesentlich geringere Unterätzungen im Pad-Oxid auftreten. Mit der Erfindung lassen sich strukturierte Siliziumnitridmasken auf siliziumhaltigen Schichten mit Strukturabmessungen unter 100 nm erzeugen, ohne dass es zu einer wesentlichen Strukturverbreiterung aufgrund eines Unterätzens der zwischen der siliziumhaltigen Schicht und dem Siliziumnitrid eingebrachten Pad-Oxidschicht kommt. Der erfindungsgemäße Ausbackschritt der Pad-Oxidschicht in stickstoffhaltiger Atmosphäre kann dabei in den Schritt zur Erzeugung der Pad-Oxidschicht integriert werden, d.h. im Reaktor zur Erzeugung der Pad-Oxidschicht ausgeführt werden. Alternativ besteht jedoch auch die Möglichkeit, den Ausbackschritt des Pad-Oxids in stickstoffhaltiger Atmosphäre dem Erzeugen der Siliziumnitridschicht im CVD-Reaktor vorzuschalten. Weiterhin können zwischen der Photolackschicht und der Siliziumnitridschicht weitere Schichten aufgebracht werden, wie Oxide z.B. Bor- oder Phosphor-dotierte CVD-Oxide, die im Rahmen der Ausbildung der Siliziumnitridmaske mit strukturiert werden können. 2A shows a silicon nitride mask with an underlying pad oxide, which was subjected in a conventional procedure, no temperature treatment in a nitrogen-containing atmosphere, and 2 B a silicon nitride mask with a baked pad oxide according to the procedure of the invention. It can clearly be seen that significantly lower undercuts occur in the pad oxide in the baking oxide of the pad oxide according to the invention. The invention makes it possible to produce structured silicon nitride masks on silicon-containing layers having structural dimensions of less than 100 nm, without significant structural broadening due to undercutting of the pad oxide layer introduced between the silicon-containing layer and the silicon nitride. The baking step according to the invention of the pad oxide layer in a nitrogen-containing atmosphere can be integrated into the step for producing the pad oxide layer, ie, carried out in the reactor for producing the pad oxide layer. Alternatively, however, it is also possible to preconnect the baking step of the pad oxide in a nitrogen-containing atmosphere to the production of the silicon nitride layer in the CVD reactor. Furthermore, further layers can be applied between the photoresist layer and the silicon nitride layer, such as oxides, for example boron- or phosphorus-doped CVD oxides, which can be patterned as part of the formation of the silicon nitride mask.

Claims (3)

Verfahren zum Herstellen einer Siliziumnitridmaske auf einer siliziumhaltigen Schicht auf einem Halbleitersubstrat mit den Verfahrensschritten: a) Erzeugen einer Pad-Oxidschicht auf der siliziumhaltigen Schicht; b) Ausbacken der Pad-Oxidschicht in einer stickstoffhaltigen Atmosphäre, um die Pad-Oxidschicht wenigstens teilweise in eine Pad-Oxynitridschicht umzuwandeln; c) Erzeugen einer Siliziumnitridschicht auf der ausgebackenen Pad-Oxidschicht; d) Ausbilden einer Photolackstruktur, um Öffnungsbereiche in der Siliziumnitridschicht und der ausgebackenen Pad-Oxidschicht festzulegen; d) anisotropes Ätzen der Siliziumnitridschicht und der ausgebackenen Pad-Oxidschicht mithilfe der Fotolackstruktur, um die Siliziumnitridmaske auszubilden; und e) Entfernen der Photolackstruktur.Method for producing a silicon nitride mask on a silicon-containing layer on a semiconductor substrate with the process steps: a) generating a pad oxide layer on the silicon-containing layer; b) baking the pad oxide layer in a nitrogen-containing atmosphere, around the pad oxide layer at least partially convert into a pad oxynitride layer; c) Forming a silicon nitride layer on the baked pad oxide layer; d) Forming a photoresist pattern around opening areas in the silicon nitride layer and the baked pad oxide layer set; d) anisotropic etching of the silicon nitride layer and the baked pad oxide layer using the photoresist structure, to form the silicon nitride mask; and e) removing the Photoresist structure. Verfahren nach Anspruch 1, wobei die stickstoffhaltigen Atmosphäre NH3 enthält.The method of claim 1, wherein the stick containing atmospheric NH 3 . Verfahren nach Anspruch 1 oder 2, wobei die Pad-Oxidschicht bei einer Temperatur von wenigstens 850°C ausgeheizt wird.The method of claim 1 or 2, wherein the pad oxide layer in a Temperature of at least 850 ° C is heated.
DE10335461A 2003-08-02 2003-08-02 Production of silicon nitride mask on silicon-containing layer on semiconductor substrate for producing integrated semiconductor circuits comprises forming pad oxide layer on silicon-containing layer, and further processing Ceased DE10335461A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10335461A DE10335461A1 (en) 2003-08-02 2003-08-02 Production of silicon nitride mask on silicon-containing layer on semiconductor substrate for producing integrated semiconductor circuits comprises forming pad oxide layer on silicon-containing layer, and further processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335461A DE10335461A1 (en) 2003-08-02 2003-08-02 Production of silicon nitride mask on silicon-containing layer on semiconductor substrate for producing integrated semiconductor circuits comprises forming pad oxide layer on silicon-containing layer, and further processing

Publications (1)

Publication Number Publication Date
DE10335461A1 true DE10335461A1 (en) 2005-03-03

Family

ID=34111871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335461A Ceased DE10335461A1 (en) 2003-08-02 2003-08-02 Production of silicon nitride mask on silicon-containing layer on semiconductor substrate for producing integrated semiconductor circuits comprises forming pad oxide layer on silicon-containing layer, and further processing

Country Status (1)

Country Link
DE (1) DE10335461A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726091A (en) * 1996-08-29 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
US6380027B2 (en) * 1999-01-04 2002-04-30 International Business Machines Corporation Dual tox trench dram structures and process using V-groove
US20030129839A1 (en) * 2002-01-04 2003-07-10 Shyh-Dar Lee Method of forming a liner in shallow trench isolation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726091A (en) * 1996-08-29 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
US6380027B2 (en) * 1999-01-04 2002-04-30 International Business Machines Corporation Dual tox trench dram structures and process using V-groove
US20030129839A1 (en) * 2002-01-04 2003-07-10 Shyh-Dar Lee Method of forming a liner in shallow trench isolation

Similar Documents

Publication Publication Date Title
DE3688042T2 (en) METHOD FOR PRODUCING A SUBMICRON TRENCH STRUCTURE ON A SEMICONDUCTIVE SUBSTRATE.
DE4410274C2 (en) Method of making a multilayer resist pattern
DE102004024603B4 (en) A method of manufacturing a semiconductor device having oxide film layers of different thicknesses
DE102006037710B4 (en) Method for producing a trench isolation of a semiconductor device
DE69531472T2 (en) Pattern generation in the manufacture of microelectronic devices
DE3135815A1 (en) "METHOD FOR PRODUCING INTEGRATED CIRCUITS"
DE19929239A1 (en) MOSFET integrated circuit manufacture lithography masking technique
DE3136009A1 (en) METHOD FOR PRODUCING INTEGRATED CIRCUITS
DE3402825A1 (en) SEMICONDUCTOR ARRANGEMENT WITH INSULATION GROOVE AND PRODUCTION METHOD
DE10341576A1 (en) Manufacture of microelectronic structure comprises forming set of openings in surface of substrate, forming film stack, exposing oxide layer and silicon layer on portion of structure, and thermally nitriding silicon layer
DE4446850C2 (en) A method of manufacturing a transistor for a semiconductor device
DE10259728B4 (en) A method of fabricating a trench isolation structure and method of controlling a degree of edge rounding of a trench isolation structure in a semiconductor device
EP1086488B1 (en) Method for producing semiconductor elements
DE102009046259B4 (en) Greater adhesion of a PECVD carbon to dielectric materials by providing a bond interface
DE3016050A1 (en) METHOD FOR PRODUCING PHOTO PAINT STRUCTURES FOR INTEGRATED SEMICONDUCTOR CIRCUITS
DE10335461A1 (en) Production of silicon nitride mask on silicon-containing layer on semiconductor substrate for producing integrated semiconductor circuits comprises forming pad oxide layer on silicon-containing layer, and further processing
DE19980980B4 (en) Method for producing a semiconductor device
DE102021115397A1 (en) Improved structure formation through mask stress management and resulting structures
DE19803186C1 (en) Structured wafer production used in micro-mechanical sensor structure manufacture, without need for wafer edge lacquering or doping
DE4307580C2 (en) Process for local oxidation of silicon using an ion and diffusion barrier
EP2562790A1 (en) Method for producing semiconductor components on a substrate and substrate with semiconductor components
EP1446829B1 (en) Method for forming a structure in a semiconductor substrate
DE19730139C2 (en) Method for producing a highly integrated semiconductor component with a separation structure
DE19649917B4 (en) Method for insulating semiconductor devices
DE2150859A1 (en) Method for making small openings in insulating layers in the manufacture of semiconductor components

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection