DE10317213A1

DE10317213A1 - level converter

Info

Publication number: DE10317213A1
Application number: DE2003117213
Authority: DE
Inventors: Rainer Zuschlag; Peter Maue
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2003-04-15
Filing date: 2003-04-15
Publication date: 2004-11-04
Also published as: DE112004001095D2; WO2004093321A1

Abstract

Es wird ein Pegelwandler (LS) vorgeschlagen, der einen Transistor aufweist, an dessen erste Außenelektrode eine Eingangsspannung mit einem ersten und zweiten Pegel angeschlossen ist und an dessen zweite Außenelektrode eine Ausgangsspannung mit einem dritten und einem vierten Pegel anliegt. An einer Mittelelektrode des Transistors ist über einen Spannungsteiler eine Versorgungsspannung mit dem vierten Pegel angeschlossen. Der Transistor ist derart beschaltet, dass der erste Pegel zum dritten Pegel und der zweite Pegel zum vierten Pegel an der zweiten Außenelektrode führen.A level converter (LS) is proposed which has a transistor, to the first outer electrode of which an input voltage having a first and second level is connected and to whose second outer electrode an output voltage having a third and a fourth level is present. A supply voltage with the fourth level is connected to a center electrode of the transistor via a voltage divider. The transistor is wired in such a way that the first level leads to the third level and the second level leads to the fourth level on the second outer electrode.

Description

Stand der TechnikState of technology

Die Erfindung geht aus von einem Pegelwandler nach der Gattung des unabhängigen Patentanspruchs.The The invention is based on a level converter according to the type of the independent claim.

Aus DE 101 20 672 A1 ist beispielsweise ein Pegelwandler bekannt, bei dem ein Pegel von einem ersten Gleichspannungsniveau auf ein zweites Gleichspannungsniveau geändert wird.Out DE 101 20 672 A1 For example, a level converter is known in which a level is changed from a first DC voltage level to a second DC voltage level.

Vorteile der ErfindungAdvantages of invention

Der erfindungsgemäße Pegelwandler mit den Merkmalen des unabhängigen Patentanspruchs hat demgegenüber den Vorteil, dass dieser Pegelwandler lediglich mit einem Transistor auskommt, der derartig beschaltet ist, dass der logische Eingangspegel ohne Invertierung auf den Ausgang übertragen wird. Dazu wird eine Schwellenspannung als Schaltschwelle verwendet, die bewirkt, dass in Abhängigkeit von dein logischen Eingangspegel auf den entsprechenden logischen Ausgangspegel umgeschaltet wird. Dies ist eine sehr kostengünstige und einfache Ausführung eines Pegelwandlers. Der Pegelwandler soll hier vorzugsweise zwischen einem Sender und einem Empfänger wirken. Eine vorteilhafte Schaltungsmaßnahme ist die Verwendung des Pull-Down-Widerstands, um bei einer Sperrung des Transistors den Ausgangspegel auf die an den Pull-Down-Widerstand angelegte Spannung zu ziehen. Unter Versorgungsspannung ist hier jede bereitgestellte Spannung zu verstehen, die zur Einstellung des Ausgangspegels dient. Dazu gehören auch von der Versorgungsspannung abgeleitete Spannungen, die beispielsweise über Spannungsteiler bereitgestellt werden.The level converter according to the invention with the characteristics of the independent In contrast, claims the advantage that this level converter has only one transistor that is wired in such a way that the logical input level is transferred to the output without inversion. This will be a Threshold voltage is used as the switching threshold that causes dependent on from your logical input level to the corresponding logical one Output level is switched. This is a very inexpensive and simple execution a level converter. The level converter should preferably be between a transmitter and a receiver Act. An advantageous circuit measure is the use of the pull-down resistor in order to blocking the transistor's output level to that of the pull-down resistor to pull the applied voltage. Under supply voltage is here understand any voltage provided to adjust the voltage Output level serves. This includes also voltages derived from the supply voltage, for example via voltage dividers to be provided.

Die Eingangsspannung, beispielsweise 0/3,3 V, ist an einer ersten Außenelektrode angeschlossen, beispielsweise dem Emitter. Dabei bedeutet 0 V beispielsweise Low und 3,3 V High. Die Ausgangsspannung ist dann am Kollektor abzugreifen. Der logische Ausgangspegel wird beispielsweise über die Spannung an dem Pull-Up-Widerstand eingestellt, das sind beispielsweise 5 V, vorzugsweise die Versorgungsspannung des Empfängers. Diese Spannung von 5 V oder die Versorgungsspannung hat einen Wert, den die Ausgangsspannung auf seinem Maximalpegel erreichen soll. Bei einem Eingangspegel von 0 V wird der Ausgangspegel dann auch einen Wert von 0 V aufweisen. Der Ausgangspegel von 5 V könnte High entsprechen und der Ausgangspegel von 0 V Low. Andere Pegelumsetzungen sind möglich.The Input voltage, for example 0 / 3.3 V, is at a first outer electrode connected, for example the emitter. 0 V means for example Low and 3.3 V high. The output voltage can then be tapped at the collector. The logic output level is determined, for example, by the voltage across the pull-up resistor set, for example 5 V, preferably the supply voltage Recipient. This voltage of 5 V or the supply voltage has a value which the output voltage should reach at its maximum level. At an input level of 0 V, the output level will also be have a value of 0 V. The 5 V output level could be high correspond and the output level of 0 V Low. Other level conversions are possible.

Aufgrund des einfachen Aufbaus ist der erfindungsgemäße Pegelwandler auch besonders platzsparend. Die Außenelektrode bezeichnen demnach Kollektor und Emitter bzw. Source und Drain, während die Mittelelektrode die Basis bzw. das Gate bezeichnet.by virtue of The level converter according to the invention is also special in terms of its simple construction space-saving. The outer electrode designate collector and emitter or source and drain, while the center electrode denotes the base or the gate.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Anspruch angegebenen Pegelwandlers möglich.By those in the dependent Measures listed claims and further developments are advantageous improvements of the independent claim specified level converter possible.

Besonders vorteilhaft ist, dass der Transistor entweder als Bipolartransistor oder als n-Kanal-Feldeffekttransistor ausgebildet werden kann. Der Basis/Drain-Spannungsteiler wird zum Einstellen der Schwellenspannung, also einer Schaltschwelle, verwendet. Es ist möglich, auf den Spannungsteiler zu verzichten, wenn eine passende Spannung im betroffenen System verfügbar ist. Weiterhin weist insbesondere der Widerstand des Spannungsteilers, der an Masse angeschlossen ist, parallel einen Kondensator auf der für saubere und schnelle Schaltflanken des Ausgangssignals sorgt. Damit ist eine originalgetreue Wiedergabe des Eingangssignals ermöglicht.Especially It is advantageous that the transistor either as a bipolar transistor or as an n-channel field effect transistor can be trained. The base / drain voltage divider becomes Setting the threshold voltage, i.e. a switching threshold, is used. It is possible, to do without the voltage divider if a suitable voltage available in the affected system is. Furthermore, the resistance of the voltage divider, which is connected to ground, a capacitor in parallel on the for clean and ensures fast switching edges of the output signal. So that is enables a faithful reproduction of the input signal.

Vorteilhafterweise ist der Pegelwandler zwischen einem Prozessor oder Mikrocontroller und einem Kommunikationsbus wie dem CAN-Bus in einem Steuergerät für Rückhaltesysteme geschaltet. Es ist möglich, dass der Pegelwandler zwischen Schaltungen mit unterschiedlichen logischen Pegeln eingesetzt wird.advantageously, is the level converter between a processor or microcontroller and a communication bus such as the CAN bus in a control unit for restraint systems connected. It is possible, that the level converter between circuits with different logical levels is used.

In einem weiteren Ausführungsbeispiel ist vorgesehen, dass die Versorgungsspannung des Empfängers nicht zur Einstellung der Schwellenspannung verwendet wird, sondern nur zur Einstellung des Ausgangspegels. Die Schwellenspannung wird dann in Abhängigkeit von der Versorgungsspannung des Senders eingestellt. Die Versorgungsspannung des Empfängers kann dann beispielsweise lediglich zur Einstellung des Ausgangspegels verwendet werden. Dies Schaltungsmaßnahme ermöglicht ein leichtes Folgen von Schwankungen der jeweiligen Versorgungsspannungen durch die Ausgangspegel. Schwankungen der Versorgungsspannung des Senders wirken auf das Schaltverhalten des Transistors und Schwankungen der Versorgungsspannung des Empfängers wirken direkt auf den Ausgangspegel.In another embodiment it is provided that the supply voltage of the receiver is not is used to adjust the threshold voltage, but only to adjust the output level. The threshold voltage will then dependent on set by the supply voltage of the transmitter. The supply voltage Recipient can then only be used, for example, to adjust the output level be used. This circuit measure enables easy follow-up of fluctuations in the respective supply voltages due to the Output level. Fluctuations in the supply voltage of the transmitter affect the switching behavior of the transistor and fluctuations the supply voltage of the receiver act directly on the output level.

Zeichnungdrawing

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert.embodiments the invention are shown in the drawing and are in the following description in more detail explained.

Es zeigen 1 ein Blockschaltbild, 2 ein erstes Schaltbild des erfindungsgemäßen Pegelwandlers und 3 ein zweites Schaltbild des Pegelwandlers.Show it 1 a block diagram, 2 a first circuit diagram of the level converter according to the invention and 3 a second circuit diagram of the level converter.

Beschreibungdescription

1 zeigt in einem Blockschaltbild den Einsatz des erfindungsgemäßen Pegelwandlers. Ein Mikrocontroller μC in einem Steuergerät für Rückhaltesysteme ist über einen Datenausgang an den Pegelwandler LS angeschlossen. Der Pegelwandler LS ist über einen Datenausgang mit einem CAN-Bus CAN verbunden. Der Mikrocontroller verwendet einen maximalen Spannungspegel für seine Signale von 3,3 V. Der CAN-Bus verwendet jedoch einen Spannungspegel von 5 V. Folglich ist ein Pegelwandler erforderlich, um die Signale des Mikrocontrollers von 3,3 V auf 5 V zu wandeln. 1 shows in a block diagram the use of the level converter according to the invention. A microcontroller μC in a control unit for restraint systems is connected to the level converter LS via a data output. The level converter LS is connected to a CAN bus CAN via a data output. The microcontroller uses a maximum voltage level for its signals of 3.3 V. However, the CAN bus uses a voltage level of 5 V. Consequently, a level converter is required to convert the signals of the microcontroller from 3.3 V to 5 V.

2 zeigt nun die erfindungsgemäße Ausführung des Pegelwandlers. An einen Emitter eines Transistors T1 ist eine Eingangsspannung 20 angeschlossen, die einen Low-Pegel und einen High-Pegel aufweist. Der Low-Pegel ist bei 0 V, während der High-Pegel bei 3,3 V ist. An den Kollektor des Transistors T1 ist einerseits ein Widerstand R3 angeschlossen und andererseits ein Ausgang für eine Ausgangsspannung 21. Die Ausgangsspannung 21, die hier für den CAN-Bus gedacht ist, soll ebenfalls einen Low-Pegel von 0 V aufweisen, aber einen High-Pegel von 5 V. Der Widerstand R3 ist an seiner anderen Seite mit einem Widerstand R1 und einer Versorgungsspannung VDD an einer Elektrode 22 verbunden. Die Versorgungsspannung VDD weist einen Pegel von 5 V auf, also genau den Pegel, den die Ausgangsspannung 21 auf High-Pegel aufweisen soll. Der Widerstand R1 ist an seiner anderen Seite an eine Basis als die Mittelelektrode des Transistors T1 und an eine Parallelschaltung aus einem Widerstand R2 und einem Kondensator C 1 angeschlossen. Die Parallelschaltung des Kondensators C 1 und des Widerstands R2 ist auf ihrer anderen Seite an Masse angeschlossen. 2 now shows the inventive design of the level converter. An input voltage is at an emitter of a transistor T1 20 connected, which has a low level and a high level. The low level is at 0 V, while the high level is at 3.3 V. On the one hand, a resistor R3 is connected to the collector of transistor T1 and, on the other hand, an output for an output voltage 21 , The output voltage 21 , which is intended here for the CAN bus, should also have a low level of 0 V, but a high level of 5 V. The resistor R3 is on its other side with a resistor R1 and a supply voltage VDD on an electrode 22 connected. The supply voltage VDD has a level of 5 V, ie exactly the level that the output voltage 21 should be at high level. The resistor R1 is connected on its other side to a base as the center electrode of the transistor T1 and to a parallel circuit comprising a resistor R2 and a capacitor C 1. The parallel connection of the capacitor C 1 and the resistor R2 is connected to ground on its other side.

Ist nun an einem Anschluss 20 die Eingangsspannung auf dem Pegel Low, also 0 V, dann ist die Kollektor-Emitter-Strecke des Transistors T1 leitend, da die Spannung VDD von 5 V über den Spannungsteiler R1 und R2 derart einen Spannungsabfall auf der Basis-Emitter-Strecke hervorruft, dass der Transistor T1 leitend ist. Daher muss der Spannungsteiler R1 und R2 dieses berücksichtigen. Das Ergebnis ist, dass auch am Ausgang 21 ein Pegel Low von 0 V anliegt, da der Transistor T1 leitend ist und keine nennenswerte Spannung abfällt und an der anderen Seite am Anschluss 20 ebenfalls 0 V anliegen. Geht nun am Anschluss 20 die Spannung von 0 V auf den High-Pegel von 3,3 V, dann wirkt diese Spannungsänderung über die Widerstände R3, R1 und R2 auf die Basis-Emitter-Spannung, die vormals bei einem Pegel von 0 V am Eingang 20 allein durch die Spannung VDD von 5 V bestimmt wurde. Die am Anschluss 20 ansteigende Spannung reduziert nämlich damit die Basis-Emitter-Spannung, sodass der Transistor T1 in den gesperrten Bereich gefahren wird. Damit ist das Schaltverhalten des Pegelwandlers gegeben. Die Dimensionierung der Widerstände R3, R1 und R2 ist derart, dass die Sperrung der Kollektor-Emitter-Strecke des Transistors T1 bei 3,3 V mindestens erfüllt ist. Diese Spannung dient demnach als Schwellenspannung. Ist aber der Transistor T1 gesperrt, dann liegen die vollen 5 V am Widerstand R3 an, da nun der Strom nicht mehr durch den Transistor T1 fließen kann, sondern lediglich über den Ausgang 21. Diese 5 V rufen demnach den High-Pegel von 5 V hervor.Is now on a connection 20 the input voltage at the low level, i.e. 0 V, then the collector-emitter path of the transistor T1 is conductive, since the voltage VDD of 5 V across the voltage dividers R1 and R2 causes a voltage drop on the base-emitter path such that the transistor T1 is conductive. The voltage divider R1 and R2 must therefore take this into account. The result is that even at the exit 21 there is a low level of 0 V, since the transistor T1 is conductive and no significant voltage drops and on the other side at the connection 20 0 V are also present. Now go to the connection 20 the voltage from 0 V to the high level of 3.3 V, then this voltage change affects the resistors R3, R1 and R2 on the base-emitter voltage, which was previously at a level of 0 V at the input 20 was determined solely by the voltage VDD of 5 V. The one at the connector 20 Rising voltage thus reduces the base-emitter voltage, so that the transistor T1 is moved into the blocked region. This results in the switching behavior of the level converter. The dimensions of the resistors R3, R1 and R2 are such that the blocking of the collector-emitter path of the transistor T1 at 3.3 V is at least fulfilled. This voltage therefore serves as a threshold voltage. However, if transistor T1 is blocked, the full 5 V are present at resistor R3, since the current can no longer flow through transistor T1, but only through the output 21 , This 5 V accordingly causes the high level of 5 V.

Der Kondensator C1 sorgt für saubere und schnelle Schaltflanken des S-V-Ausgangssignals, um eine originalgetreue Wiedergabe des Eingangssignals zu ermöglichen. Der Widerstand R3 erfüllt also hier die Funktion eines sogenannten „Pullup-Widerstands". Es ist möglich, hier andere Spannungswerte zu verwenden.The Capacitor C1 provides clean and fast switching edges of the S-V output signal to ensure a true to the original To allow playback of the input signal. The resistor R3 Fulfills so here the function of a so-called "pull-up resistor". It is possible here to use other voltage values.

Entsprechend müssen dann die Widerstände R1, R2 und R3 sowie der Kondensator C1 dimensioniert werden. Als Transistoren für den Transistor T1 können Bipolartransistoren oder n-Kanal-Feldeffekttransistoren verwendet werden.Corresponding have to then the resistors R1, R2 and R3 and the capacitor C1 can be dimensioned. As Transistors for the transistor T1 can Bipolar transistors or n-channel field effect transistors are used become.

Folgendes Dimensionierungsbeispiel ist möglich: R1 = 34.8 kΩ, R2 = 21.5 kΩ, R3 = 3.48 kΩ, C1 = 22nF und T1 = BC846B.following Dimensioning example is possible: R1 = 34.8 kΩ, R2 = 21.5 kΩ, R3 = 3.48 kΩ, C1 = 22nF and T1 = BC846B.

3 zeigt eine weitere Ausführungsform der Erfindung. Hier werden die gleichen Bezeichnungen für die gleichen Bauelemente verwendet. Der einzige Unterschied zur 2 ist, dass der Widerstand R3 nunmehr auf der ersten Seite mit der Versorgungsspannung VDD2 des Empfängers verbunden ist und mit der anderen Seite mit dem Kollektor von T1 und dem Ausgang 21. Zusätzlich ist R1 auf seiner ersten Seite mit VDD1 verbunden. VDD1 bezeichnet die Versorgungsspannung des Senders. Auf seiner zweiten Seite ist R1 wie in 2 mit der Basis von T1 und der Parallelschaltung aus R2 und C1 verbunden. Folglich werden hier zwei Versorgungsspannungen VDD1 und VDD2 für die Schaltung verwendet. Dabei wird die Schwellenspannung für den Transistor T1 über die Versorgungsspannung VDD1 des Senders eingestellt und die Ausgangsspannung über die Versorgungsspannung VDD2 des Empfängers. Damit ist der erfindungsgemäße Pegelwandler auch für leicht dynamische Versorgungsspannungen einsetzbar, denn entweder wirkt die Dynamik von VDD 1 auf die Schwellenspannung und damit das Schaltverhalten des Transistors und/oder VDD2 wirkt durch ihre Dynamik direkt auf die Ausgangsspannung des Pegelwandlers. Die hohen Pegel des Pegelwandlers entsprechen jeweils den Versorgungsspannungen des Senders und Empfängers. 3 shows a further embodiment of the invention. The same designations are used here for the same components. The only difference to 2 is that the resistor R3 is now connected on the first side to the supply voltage VDD2 of the receiver and on the other side to the collector of T1 and the output 21 , In addition, R1 is connected to VDD1 on its first side. VDD1 denotes the transmitter supply voltage. On its second side, R1 is like in 2 connected to the base of T1 and the parallel connection of R2 and C1. Consequently, two supply voltages VDD1 and VDD2 are used for the circuit here. The threshold voltage for the transistor T1 is set via the supply voltage VDD1 of the transmitter and the output voltage via the supply voltage VDD2 of the receiver. The level converter according to the invention can thus also be used for slightly dynamic supply voltages, because either the dynamics of VDD 1 act on the threshold voltage and thus the switching behavior of the transistor and / or VDD2 acts directly on the output voltage of the level converter due to their dynamics. The high levels of the level converter correspond to the supply voltages of the transmitter and receiver.

Claims

Level converter, characterized in that the level converter (LS) has a transistor (T1), on the first outer electrode of which an input voltage ( 20 ) is connected to a first and second level and an output voltage ( 21 ) is present at a third and fourth level, that a threshold voltage is present at a center electrode of the transistor (T1), that a supply voltage (VDD) is present at a fourth level and that the transistor (T1) is connected such that the first level is third Level and the second level lead to the fourth level on the second outer electrode.

Level converter according to claim 1, characterized in that a pull-up resistor (R3) between the supply voltage (VDD) and the second outer electrode is provided.

Level converter according to claim 1 or 2, characterized in that that a voltage divider (R1, R2) for setting the threshold voltage is provided.

Level converter according to claim 3, characterized in that a capacitor (C) is provided in the voltage divider (R1, R2) is used to stabilize the threshold voltage.

Level converter according to one of the preceding claims, characterized characterized in that the transistor (T1) is an NPN bipolar transistor is.

Level converter according to one of claims 1 to 3, characterized in that the transistor is an n-channel field effect transistor.

Level converter according to one of the preceding claims, characterized characterized in that the first and the third level 0 V, the second Level is 3.3 V and the fourth level is 5 V.

Level converter according to one of the preceding claims, characterized characterized in that the level converter (LS) between a processor (μC) and a communication bus (CAN) is connected in a control unit for restraint systems.

Level converter according to claim 1, characterized in that the threshold voltage is dependent on the second level is set.

Level converter according to claim 1, characterized in that the threshold voltage is dependent on the fourth level is set.