DE10316214A1 - Detection of defects at crystal surface, etches surface using gas flow to reveal defects as result of differential etching rates - Google Patents
Detection of defects at crystal surface, etches surface using gas flow to reveal defects as result of differential etching rates Download PDFInfo
- Publication number
- DE10316214A1 DE10316214A1 DE2003116214 DE10316214A DE10316214A1 DE 10316214 A1 DE10316214 A1 DE 10316214A1 DE 2003116214 DE2003116214 DE 2003116214 DE 10316214 A DE10316214 A DE 10316214A DE 10316214 A1 DE10316214 A1 DE 10316214A1
- Authority
- DE
- Germany
- Prior art keywords
- crystal
- crystal surface
- etching
- defect
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/12—Etching in gas atmosphere or plasma
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Dekorieren eines Kristalldefekts an einer Kristalloberfläche.The The present invention relates to a method of decorating a crystal defect on a crystal surface.
Jeder reale Kristall mit makroskopischen Abmessungen weist Kristallbaufehler bzw. Kristalldefekte auf. Zu diesen Kristalldefekten zählen beispielsweise Stufen- und Schrauben-Versetzungen. Auch bei der Epitaxie von Kristallen und insbesondere bei der Heteroepitaxie nicht-gitterangepaßter Halbleiterschichten entstehen Kristalldefekte. Die Heteroepitaxie nicht gitterangepaßter Si-, Ge-, Si1–xGex (x = 0....1 ) und anderer Halbleiterschichten wird in großem und ständig zunehmendem Umfang eingesetzt, um neuartige elektronische und elektrooptische Eigenschaften dieser Halbleiterschichten zu nutzen.Every real crystal with macroscopic dimensions has crystal construction defects or crystal defects. These crystal defects include step and screw dislocations, for example. Crystal defects also arise in the epitaxy of crystals and in particular in the heteroepitaxy of non-lattice-matched semiconductor layers. The heteroepitaxy of non-lattice-matched Si, Ge, Si 1-x Ge x (x = 0 .... 1) and other semiconductor layers is used on a large and constantly increasing scale in order to use novel electronic and electro-optical properties of these semiconductor layers.
Große technische Bedeutung hat zur Zeit pseudomorphverspanntes Si, das auf einer relaxierten Si1–xGex-Legierung (beispielsweise Si0,75Ge0,25) aufgewachsen wird. Eine solche verspannte Si-Schicht weist eine gegenüber unverspanntem Si veränderte elektronische Bandstruktur auf. Aus der veränderten elektronischen Bandstruktur resultiert eine erhöhte Beweglichkeit bzw. Mobilität der Ladungsträger. Dies ermöglicht die Realisierung schnellerer und effizienterer elektronischer Bauelemente (siehe z. B. K. Rim, IEEE Trans. Electron Devices Bd. 47, S. 1406–1415, 2000).Pseudomorph-strained Si, which is grown on a relaxed Si 1-x Ge x alloy (for example Si 0.75 Ge 0.25 ), is currently of great technical importance. Such a strained Si layer has an electronic band structure that is different from that of unstressed Si. The changed electronic band structure results in increased mobility or mobility of the charge carriers. This enables the implementation of faster and more efficient electronic components (see, for example, BK Rim, IEEE Trans. Electron Devices Vol. 47, pp. 1406-1415, 2000).
Zur Herstellung wird zunächst auf einem kommerziellen Si-Wafer die relaxierte Si1–xGex-Pufferschicht abgeschieden, die später als virtuelles Substrat für das pseudomorph verspannte Si dient. Wegen der relativ hohen Gitterfehlanpassung bzw. des relativ großen Unterschiedes zwischen den Gitterkonstanten von Si und Si1–xGex kommt es während des Wachstums der Si1–xGex-Pufferschicht zu der erwünschten Relaxation. Mit der Relaxation einher geht jedoch auch die Bildung von Kristallbaufehlern bzw. Kristalldefekten. Diese bestehen vor allem aus Gleitlinien. An den Enden der Gleitlinien liegen Schraubversetzungen (threading dislocations = td) bzw. Durchstoßungsversetzungen vor, die die Si1–xGex-Pufferschicht oder auch angrenzende Schichten und damit ganze Schichtstapel durchdringen. Durch die Schraubversetzungen oder auch andere Kristalldefekte werden die elektronischen und elektrooptischen Eigenschaften der betroffenen Schicht negativ beeinflußt. Insbesondere resultiert eine Verringerung der Mobilität der Ladungsträger.For production, the relaxed Si 1-x Ge x buffer layer is first deposited on a commercial Si wafer, which later serves as a virtual substrate for the pseudomorphically strained Si. Because of the relatively high lattice mismatch or the relatively large difference between the lattice constants of Si and Si 1-x Ge x , the desired relaxation occurs during the growth of the Si 1-x Ge x buffer layer. However, relaxation also goes hand in hand with the formation of crystal defects or defects. These consist mainly of sliding lines. At the ends of the sliding lines there are threading dislocations (td) or penetration dislocations that penetrate the Si 1-x Ge x buffer layer or also adjacent layers and thus entire layer stacks. The screw dislocations or other crystal defects have a negative influence on the electronic and electro-optical properties of the layer concerned. In particular, this results in a reduction in the mobility of the charge carriers.
Das Ziel der weiteren Entwicklung in diesem Bereich ist daher das Wachstum bzw. die epitaktische Erzeugung von virtuellen Si1–xGex-Substraten mit möglichst geringen Defektdichten. Dazu wird ein Verfahren zum Nachweis der Kristalldefekte benötigt, das die Optimierung von Wachstumsverfahren und die Prozeßkontrolle während der Fertigung erlaubt.The goal of further development in this area is therefore the growth or epitaxial generation of virtual Si 1-x Ge x substrates with the lowest possible defect densities. For this, a method for the detection of the crystal defects is required, which allows the optimization of growth processes and the process control during production.
Typische Defektdichten liegen zwischen 104cm–2 und 107cm–2. Somit liegen in der Regel viele Kristallbaufehler vor. Nur bei sehr kleinen Probenvolumina liegen unter Umständen keiner oder einer oder wenige Kristalldefekte vor. Obwohl vor allem statistische Parameter wie die Anzahl bzw. mittlere Dichte der Kristalldefekte und ihre Verteilung bzw. räumliche Korrelation die Eigenschaften der Kristallschicht oder der Kristalloberfläche beeinflussen, bezieht sich die vorliegende Patentanmeldung sowohl auf einzelne als auch auf eine Mehrzahl von Kristalldefekten.Typical defect densities are between 10 4 cm -2 and 10 7 cm -2 . As a result, there are usually many crystal defects. Only with very small sample volumes may there be no or one or a few crystal defects. Although above all statistical parameters such as the number or average density of the crystal defects and their distribution or spatial correlation influence the properties of the crystal layer or the crystal surface, the present patent application relates to both individual and a plurality of crystal defects.
Ein Überblick über derzeit eingesetzte Verfahren zum Nachweis von Kristalldefekten ist beispielsweise dem Buch „Integrierte Halbleiterschaltungen" von F. Beck (VCH, Wein heim, 1993) zu entnehmen. Eine Reihe der herkömmlichen Verfahren schließt keine chemische Vorbehandlung ein:
- – Die Röntgentopographie (XRT; XRT = X-Ray-Topography) eignet sich im Prinzip für großflächige Untersuchungen, insbesondere für die Untersuchung ganzer Si-Scheiben. Ein Nachteil der Röntgentopographie ist der relativ hohe apparative und zeitliche Aufwand, den sie verursacht. Ein weiterer Nachteil ist die geringe Ortsauflösung in der Größenordnung einiger μm. Mit der Röntgentopographie können deshalb keine einzelnen Defekte nachgewiesen werden.
- – Die Transmissions-Elektronen-Mikroskopie (TEM) liefert im Prinzip Bilder von atomarer Auflösung und eignet sich damit auch zum Nachweis einzelner Defekte. Ein Nachteil sind der hohe apparative Aufwand und vor allem auch der hohe präparative Aufwand, die für die Transmissions-Elektronen-Mikroskopie erforderlich sind. Ein weiterer Nachteil ist, daß mit der Transmissions-Elektronen-Mikroskopie nur sehr kleine Probenvolumina erfaßt werden können. Eine Untersuchung einer ganzen Si-Scheibe ist hingegen nicht möglich. Kleine Probenvolumina und an ihnen vorgenommene Messungen sind jedoch oft nicht für die gesamte Probe bzw. die gesamte Si-Scheibe repräsentativ.
- – Der Nachweis von Kristalldefekten mittels eines Elektronenstrahl-induzierten Stromes (EBIC; EBIC = electron beam induced current) erfordert eine elektronische Modifizierung der untersuchten Halbleiterschicht. Eine solche Modifizierung ist beispielsweise eine Dotierung zur Erzeugung einer p-i-n-Struktur. Eine solche elektronische Modifizierung ist aufwendig und in vielen Fällen weder möglich noch erwünscht. Zwar eignet sich das Verfahren zur Untersuchung ganzer Si-Scheiben, jedoch können einzelne Schraubversetzungen nicht aufgelöst werden. Darüber hinaus bleiben elektronisch inaktive Versetzungen bzw. Kristalldefekte unsichtbar, während gleichzeitig das EBIC- Meßergebnis durch andere Effekte, welche die Leitfähigkeit beeinflussen, verfälscht werden kann.
- - X-ray topography (XRT; XRT = X-Ray topography) is suitable in principle for large-area examinations, in particular for the examination of entire Si wafers. A disadvantage of x-ray topography is the relatively high expenditure of equipment and time that it causes. Another disadvantage is the low spatial resolution on the order of a few μm. Therefore, no single defects can be detected with the X-ray topography.
- - Transmission electron microscopy (TEM) basically provides images of atomic resolution and is therefore also suitable for the detection of individual defects. A disadvantage is the high outlay in terms of equipment and, above all, the high amount of preparative work required for transmission electron microscopy. Another disadvantage is that only very small sample volumes can be detected with transmission electron microscopy. However, an entire Si wafer cannot be examined. However, small sample volumes and measurements made on them are often not representative of the entire sample or the entire Si wafer.
- - The detection of crystal defects by means of an electron beam induced current (EBIC; EBIC = electron beam induced current) requires an electronic modification of the examined semiconductor layer. Such a modification is, for example, doping to produce a pin structure. Such an electronic modification is complex and in many cases is neither possible nor desirable. Although the method is suitable for examining entire Si disks, individual screw dislocations cannot be resolved. Beyond that electronically inactive dislocations or crystal defects invisible, while at the same time the EBIC measurement result can be falsified by other effects that influence the conductivity.
Aufgrund der genannten Nachteile werden zur Zeit als Standardverfahren zur Dekoration von Schraubversetzungen überwiegend naßchemische Ätzverfahren bzw. Verfahren mit einer Probenpräparation durch naßchemisches Ätzen angewendet. Die Ätzrate bzw. Abtragrate einer Halbleiterätzlösung an einem Kristallbaufehler unterscheidet sich von derjenigen in einem defektfreien Bereich einer Kristalloberfläche, indem sie höher oder niedriger ist. Beispielsweise entstehen im Fall einer höheren Ätzrate an einem Kristalldefekt (preferential etching) charakteristische Ätzgruben, welche Kristalldefekte dekorieren bzw. markieren. Diese Ätzgruben sind bereits im Lichtmikroskop in Dunkelfeld-Beleuchtung oder bei differentiellem Interferenzkontrast sichtbar.by virtue of of the disadvantages mentioned are currently used as standard procedures Decoration of screw dislocations mainly wet chemical etching processes or method with a sample preparation by wet chemical etching applied. The etch rate or removal rate of a semiconductor etching solution on one Crystal construction defect differs from that in a defect-free one Area of a crystal surface, by going higher or lower. For example, in the case of a higher etching rate a crystal defect (preferential etching) characteristic etching pits, which crystal defects decorate or mark. These caustic pits are already in the light microscope in dark field illumination or with differential Interference contrast visible.
Gängige Ätzlösungen für Si sind die sogenannte SECCO- (F. Secco d'Aragona, J. Electrochem. Soc. Juli 1972, 5. 948-951) die WRIGHT- (M. Wright Jenkins, J. Electrochem. Soc. Mai 1977, S. 757–762) und die SIRTL-Ätzen (E. Sirtl und A. Adler, Z. f. Metallkunde 52, 1961, S. 529). Speziell für die Schichtfolge aus einer relaxierten Si1–xGex-Pufferschicht und einer darauf erzeugten verspannten Si-Schicht ist das Anätzen mit der sogenannten Schimmel-Ätze üblich (D. Schimmel, J. Electrochem. Soc. 1979, S. 479–482 und S. B. Smavedam, J. Vac. Sci. Technol. B, Bd. 17, 1999, S. 1424–1429). Ein erheblicher praktischer Nachteil der Schimmel-Ätze besteht darin, daß sie mit HF und Chromtrioxid stark gesundheitsgefährdende und krebserregende Substanzen enthält. Insbesondere das Chromtrioxid soll nach der geltenden Gefahrstoffverordnung vermieden werden.Common etching solutions for Si are the so-called SECCO (F. Secco d'Aragona, J. Electrochem. Soc. July 1972, 5. 948-951) the WRIGHT (M. Wright Jenkins, J. Electrochem. Soc. May 1977, Pp. 757-762) and the SIRTL etching (E. Sirtl and A. Adler, Z. f. Metallkunde 52, 1961, p. 529). Etching with the so-called mold etching is customary especially for the layer sequence comprising a relaxed Si 1-x Ge x buffer layer and a strained Si layer produced thereon (D. Schimmel, J. Electrochem. Soc. 1979, pp. 479– 482 and SB Smavedam, J. Vac. Sci. Technol. B, Vol. 17, 1999, pp. 1424-1429). A considerable practical disadvantage of the mold etch is that it contains HF and chromium trioxide, which are highly health-endangering and carcinogenic substances. Chromium trioxide in particular should be avoided in accordance with the applicable hazardous substances ordinance.
Darüber hinaus weist eine Probenpräparation durch naßchemisches Ätzen eine Reihe weiterer einzeln und in der Summe schwerwiegender Nachteile auf.
- – Die Ätzrate ist in der Regel so hoch, daß die Ätzzeiten nur einige wenige Sekunden betragen. Ätzzeiten dieser Kürze sind jedoch nur schwer genau zu definieren. Eine präzise Steuerung der Ätztiefe ist deshalb nicht möglich.
- – Dadurch sind praktisch keine Ätztiefen von wesentlich weniger als ca. 100 nm einstellbar. Kristalldefekte in Schichten mit einer Dicke von nur einigen oder wenigen nm sind damit nicht dekorierbar. Häufig sind jedoch Kristalldefekte in derart dünnen Schichten von entscheidender Bedeutung für die Funktion und die funktionale Qualität einer Halbleiterschichtstruktur.
- - The etching rate is usually so high that the etching times are only a few seconds. However, etching times of this brevity are difficult to precisely define. Precise control of the etching depth is therefore not possible.
- - As a result, practically no etching depths of significantly less than approx. 100 nm can be set. Crystal defects in layers with a thickness of only a few or a few nm cannot therefore be decorated. However, crystal defects in such thin layers are often of crucial importance for the function and the functional quality of a semiconductor layer structure.
Ein Beispiel ist die bereits erwähnte verspannte Si-Schicht auf einer relaxierten SiGe-Schicht. Die verspannte Si-Schicht ist typischerweise nur ca. 10 nm bis 15 nm dick und in der Regel nicit wesentlich dicker als ca. 20 nm. Das Ergebnis einer naßchemischen Dekoration ist somit eher ein Mittelwert über die eigentlich interessierende verspannte Si-Schicht und die angrenzende relaxierte Si-Ge-Schicht als eine Abbildung der Kristalldefekte der verspannten Si-Schicht. Für die Eigenschaften, insbesondere die elektrischen Eigenschaften des Wafers sind jedoch im wesentlichen nur die Kristalldefekte der verspannten Si-Schicht relevant und nicht die der darunterliegenden SiGe-Schicht.On Example is the one already mentioned strained Si layer on a relaxed SiGe layer. The strained Si layer is typically only about 10 nm to 15 nm thick and usually nicit much thicker than about 20 nm. The result of a wet chemical Decoration is therefore more of an average over the one that is actually of interest strained Si layer and the adjacent relaxed Si-Ge layer as one Illustration of the crystal defects of the strained Si layer. For the properties, in particular however, the electrical properties of the wafer are essential only the crystal defects of the strained Si layer are relevant and not that of the underlying SiGe layer.
Ein weiteres Beispiel sind SOI-Substrate (SOI = silicon on insulator), SIMOX-Substrate (SIMOX = separation by Implantation of oxygen) und SGOI-Substrate (SGOI = silicon germanium on insulator), bei denen wenige nm bis einige zehn nm dünne Si- bzw. SiGe-Schichten über SiO2-Schichten angeordnet sind. Mit herkömmlichen naßchemischen Verfahren ist auch bei diesen Beispielen keine vertikal selektive Dekoration von Kristalldefekten der dünnen Si- oder SiGe-Schicht möglich. Die herkömmliche Dekoration bildet eher einen Mittelwert über die Kristalldefekte der Si- oder SiGe-Schicht, der darunter liegenden SiO2-Schicht und einer unter der SiO2-Schicht liegenden Schicht. Die Eigenschaften, insbesondere die elektrischen Eigenschaften der Schichtstruktur werden jedoch wieder im wesentlichen nur durch die Kristalldefekte der dünnen Si- oder SiGe-Schicht bestimmt.
- – Die Ätzrate wird erheblich durch eine Bewegung der Probe oder der Ätzlösung beeinflußt. Auch dies erschwert eine präzise Kontrolle der Ätztiefe.
- – Das Ätzen ganzer Si-Wafer der aktuellen Wafergeneration mit einem Durchmesser von beispielsweise 300 mm erfordert einen hohen technischen Aufwand und den Einsatz einer großen Menge der Ätzlösung, die, wie erwähnt, hochgradig gesundheitsgefährdende Eigenschaften aufweist.
- – Bei größeren Ätztiefen bilden sich Gasblasen an der Waferoberfläche. Diese führen zu Ätzartefakten. Auch wegen der typischerweise kurzen Ätzzeiten ist ein über den gesamten Wafer homogener Abtrag schwer erreichbar.
- – Die zu untersuchende SiGe/Si-Kristallschicht wird nach ihrer Erzeugung auf dem Wafer und vor dem Ätzen zwangsläufig der Atmosphäre bzw. Umgebungsluft ausgesetzt. Dies führt zur Bildung von Si- und SiGe-Oxiden an der zu dekorierenden Oberfläche. Eine Beeinflussung des Ätzresultats ist deshalb wahrscheinlich.
- – Aufgrund der verwendeten Ätzlösungen, der erforderlichen Sicherheitsmaßnahmen und der weiteren genannten Nachteile ist mit dem herkömmlichen Verfahren eine schnelle Prozeßentwicklung und eine schnelle Prozeßkontrolle innerhalb einer Produktionslinie nicht möglich.
- - The etching rate is significantly influenced by movement of the sample or the etching solution. This also makes it difficult to precisely control the etching depth.
- - The etching of entire Si wafers of the current generation of wafers with a diameter of, for example, 300 mm requires a high level of technical complexity and the use of a large amount of the etching solution, which, as mentioned, has highly hazardous properties.
- - At larger etching depths, gas bubbles form on the wafer surface. These lead to etching artifacts. Because of the typically short etching times, it is difficult to achieve a homogeneous removal over the entire wafer.
- - The SiGe / Si crystal layer to be examined is inevitably exposed to the atmosphere or ambient air after it has been produced on the wafer and before etching. This leads to the formation of Si and SiGe oxides on the surface to be decorated. The etching result is therefore likely to be influenced.
- - Because of the etching solutions used, the required safety measures and the other disadvantages mentioned, rapid process development and rapid process control within a production line are not possible with the conventional method.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zum Dekorieren eines Kristalldefekts an einer Kristalloberfläche zu schaffen.The The object of the present invention is an improved To provide a method for decorating a crystal defect on a crystal surface.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.This The object is achieved by a method according to claim 1.
Die vorliegende Erfindung schafft ein Verfahren zum Dekorieren eines Kristalldefekts an einer Kristalloberfläche, bei dem ein Ätzgas über die Kristalloberfläche geleitet wird, um die Kristalloberfläche durch Ätzen abzutragen, wobei das Dekorieren des Kristalldefekts dadurch bewirkt wird, daß die Ätzrate des Ätzgases an dem Kristalldefekt höher oder niedriger ist als an einem defektfreien Bereich der Kristalloberfläche.The The present invention provides a method for decorating a Crystal defect on a crystal surface, in which an etching gas over the crystal surface is conducted to remove the crystal surface by etching, the Decorating the crystal defect is caused by the etching rate of the etching gas higher on the crystal defect or lower than at a defect-free area of the crystal surface.
In vielen Fällen sind statistische Parameter wie die Anzahl bzw. Dichte der Kristalldefekte oder ihre räumliche Korrelation wichtiger als der Nachweis eines einzelnen Kristalldefekts. Trotzdem wird im Folgenden oft auf einen einzelnen Kristalldefekt Bezug genommen, da das Markieren eines einzelnen Kristalldefekts und das Markieren einer Mehrzahl von Kristalldefekten gleich ablaufen und die vorliegende Erfindung ebensogut zum Dekorieren eines einzelnen Kristalldefekts verwendbar ist wie zum Dekorieren einer Mehrzahl von Kristalldefekten.In many cases are statistical parameters such as the number or density of the crystal defects or their spatial Correlation is more important than the detection of a single crystal defect. Nevertheless, the following is often a single crystal defect Referenced as marking a single crystal defect and marking a plurality of crystal defects is the same and the present invention as well for decorating a single one Crystal defect can be used as for decorating a plurality of crystal defects.
Die vorliegende Erfindung beruht auf der Idee, einen Kristalldefekt an einer Kristalloberfläche zu dekorieren, indem ein Ätzgas über die Kristalloberfläche geleitet wird. Dabei ist die Ätzrate des Ätzgases an dem Kristalldefekt höher oder niedriger als an einem defektfreien Bereich der Kristalloberfläche. Ist die Ätzrate an dem Kristalldefekt höher als an einem defektfreien Bereich, so resultiert eine Ätzgrube, die den Kristalldefekt dekoriert bzw. markiert. Der solchermaßen dekorierte Kristalldefekt kann in einem Licht-, Rasterkraft- oder Rasterelektronen-Mikroskop nachgewiesen werden.The The present invention is based on the idea of a crystal defect on a crystal surface decorate with an etching gas over the crystal surface is directed. Here is the etch rate of the etching gas higher on the crystal defect or lower than a defect-free area of the crystal surface. is the etch rate higher on the crystal defect than at a defect-free area, the result is an etching pit that decorated or marked the crystal defect. The so decorated Crystal defects can be detected in a light, atomic force or scanning electron microscope become.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß die Ätzrate eines Ätzgases u. a. durch Wahl des Druckes und der Menge des Ätzgases sowie der Temperatur in einem weiten Bereich über mehrere Größenordnungen beeinflußbar bzw. steuerbar ist. Deshalb kann eine niedrige Ätzrate und eine lange Ätzzeit eingestellt werden, so daß die Ätzzeit und damit die Ätztiefe genau gesteuert bzw. kontrolliert werden können. Dadurch können auch kleine Ätztiefen von wenigen nm bis zu einigen μm präzise eingestellt werden.On The advantage of the present invention is that the etching rate of an etching gas u. a. by choosing the pressure and the quantity of the etching gas as well as the temperature over a wide range several orders of magnitude impressionable or is controllable. Therefore, a low etching rate and a long etching time can be set so that the etching time and so the etching depth can be precisely controlled or controlled. This can also small etching depths from a few nm to a few μm precisely set become.
Das erfindungsgemäße Verfahren bietet im Vergleich zu dem eingangs beschriebenen Verfahren unter Verwendung der Schimmel-Ätze eine um mindestens eine Größenordnung bessere vertikale Auflösung. Aufgrund der, hervorragenden Einstellbarkeit und Steuerbarkeit der Ätzrate und der Ätztiefe sind Ätztiefen von nur wenigen nm realisierbar. Dadurch steht erstmals ein Verfahren zur vertikal selektiven Untersuchung einer nur wenige nm dicken Schicht zur Verfügung.The inventive method offers in comparison to the method described at the beginning Use of the mold etch one by at least an order of magnitude better vertical resolution. Because of the excellent adjustability and controllability of the etching rate and the etching depth are etching depths realizable from only a few nm. This is the first time a procedure has been completed for the vertical selective examination of a thickness of only a few nm Layer available.
Beispielsweise erlaubt das erfindungsgemäße Verfahren eine Untersuchung von Kristalldefekten in einer typischerweise nur 10 nm bis 15 nm dicken verspannten Si-Schicht. Ferner erlaubt das erfindungsgemäße Verfahren beispielsweise eine Untersuchung von in der Regel nur 10 nm bis 50 nm dicken SiGe-Schichten von SGOI-Substraten. In beiden Fällen markiert das erfindungsgemäße Verfahren lediglich die Kristalldefekte innerhalb einer Schicht von wenigen nm Dicke, während herkömmliche Verfahren Kristalldefekte innerhalb einer wesentlich dickeren Schicht markieren und damit keine selektive Aussage über die Qualität der dünnen Schicht erlauben.For example allows the method according to the invention an investigation of crystal defects in one typically only 10 nm to 15 nm thick strained Si layer. This also allows inventive method for example an examination of usually only 10 nm to 50 nm thick SiGe layers of SGOI substrates. Marked in both cases the inventive method only the crystal defects within a layer of a few nm thickness while conventional Process crystal defects within a much thicker layer mark and thus no selective statement about the quality of the thin layer allow.
Ein weiterer Vorteil des Verfahrens besteht darin, daß es für verschiedenste Kristalloberflächen auf beliebigen Kristallen oder Kristallschichten auf beliebigen Substraten und für eine große Anzahl von Ätzgasen oder Ätzgas/Trägergas-Mischungen verwendbar ist.On Another advantage of the method is that it can be used for a wide variety Crystal surfaces any crystals or crystal layers on any substrates and for a big Number of etching gases or etching gas / carrier gas mixtures is usable.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist, daß es auch hinsichtlich tolerierter und erzeugter Kontaminationen mit herkömmlichen CMOS-Produktionslinien vollstän dig kompatibel ist. Ferner ist das Verfahren ohne weiteres automatisierbar und weitaus schneller und billiger durchführbar als alle bekannten Verfahren.On Another advantage of the method according to the invention is that it too regarding tolerated and generated contamination with conventional CMOS production lines Completely is compatible. Furthermore, the method can be automated easily and far faster and cheaper to carry out than all known methods.
Ein weiterer Vorteil besteht darin, daß ein Ätzgas eine sehr niedrige Viskosität aufweist. Es kann deshalb ohne weiteres eine intensive bzw. starke bzw. schnelle laminare oder turbulente Strömung in dem Ätzgas erzeugt werden, welche eine lokal fluktuierende Veränderung der Eigenschaften des Ätzgases, insbesondere eine Abreicherung des ätzenden Reaktanden oder eine Anreicherung, eines Reaktionsprodukts, wirkungsvoll verhindert. Damit wird eine große räumliche Homogenität des Abtrags bzw. der Ätzrate erzielt. Deshalb kann die Verteilung von Kristalldefekten über einen gesamten Wafer mit hoher Ortsauflösung untersucht werden. Insbesondere im Fall einer automatischen Auswertung ist ohne weiteres eine Defektdichte-Wafermap für einen gesamten Wafer erstellbar.On Another advantage is that an etching gas has a very low viscosity. It can therefore be intense, strong or fast laminar or turbulent flow in the etching gas generated, which is a locally fluctuating change the properties of the etching gas, in particular a depletion of the caustic reactant or a Enrichment, a reaction product, effectively prevented. This will be a great one spatial homogeneity of the removal or the etching rate achieved. Therefore, the distribution of crystal defects over one entire wafers can be examined with high spatial resolution. In particular in the case of an automatic evaluation, a defect density wafer map is readily available for an entire Wafers can be created.
Ein weiterer Vorteil besteht darin, daß ein Übergang von einer Wafergeneration zur nächsten und insbesondere ein Wechsel der Wafergröße (beispielsweise von einem Durchmesser von 200 mm zu einem Durchmesser von 300 mm) keine Zusatzinvestitionen in Geräte zur Anpräparation von Kristalldefekten erfordert. Hingegen müßten für eine herkömmliche naßchemische Präparation größere Ätzbecken angeschafft werden.Another advantage is that a transition from one generation of wafers to the next, and in particular a change in wafer size (for example from a diameter of 200 mm to a diameter of 300 mm), does not require any additional investments in devices for preparing crystal earth fect requires. On the other hand, larger etching tanks would have to be purchased for a conventional wet chemical preparation.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird das Ätzgas in dem Behälter über die Kristalloberfläche geleitet, in dem zuvor die Kristalloberfläche erzeugt wurde. Der Behälter ist beispielsweise eine Kammer, in der die Kristalloberfläche mittels chemischer Gasphasenabscheidung (CVD; CVD = chemical vapor deposition) erzeugt wird, indem auf ein Substrat eine kristalline Schicht aufgebracht wird. Die vorliegende Erfindung ist deshalb einfach in bestehende Produktionslinien bzw. Produktionsprozesse einbindbar. Insbesondere erfordert sie keinen zusätzlichen apparativen Aufwand und keine zusätzlichen Handhabungsschritte. Vielmehr wird gemäß der vorliegenden Erfindung das Substrat mit der frisch erzeugten Kristalloberfläche in der CVD-Kammer einige wenige Minuten länger belassen, um in dieser Zeit durch Überleiten des Ätzgases über die Kristalloberfläche das erfindungsgemäße Verfahren durchzuführen. Herkömmliche CVD-Kammern weisen in der Regel eine Anzahl von Gas-Ein- und -Auslässen auf, die auch zum Zuführen des Ätzgases verwendbar sind. In der Regel ist sogar mindestens ein Ätzgas bereits fest in der CVD-Kammer installiert, um die Kammer oder ihre Innenwände und Einbauten nach einem CVD-Schritt zu reinigen. Herkömmliche CVD-Reaktoren bzw. -Kammern erlauben eine präzise Kontrolle aller relevanten Prozeßparameter.According to one preferred embodiment According to the present invention, the etching gas in the container is over the crystal surface passed in which the crystal surface was previously generated. The container is For example, a chamber in which the crystal surface is chemical vapor deposition (CVD) is applied by placing a crystalline layer on a substrate becomes. The present invention is therefore simple in existing ones Production lines or production processes can be integrated. Requires in particular they have no additional equipment and no additional handling steps. Much more is according to the present Invention the substrate with the freshly generated crystal surface in the Leave the CVD chamber in this for a few minutes longer Time by transfer of the etching gas over the crystal surface the inventive method perform. Conventional CVD chambers usually have a number of gas inlets and outlets, which is also used to supply the etching gas are usable. As a rule, at least one etching gas is already present permanently installed in the CVD chamber to the chamber or its inner walls and Clean internals after a CVD step. conventional CVD reactors or chambers allow precise control of all relevant Process parameters.
Vorzugsweise wird als Ätzgas gasförmige Salzsäure HCl verwendet. Diese wird vorzugsweise mit einem Volumen- oder Masse-Anteil von wenigen Prozent einem Trägergas zugemischt. Salzsäure ist ausgezeichnet verfügbar, billig und auch einfach herstellbar. Salzsäure ist ein gängiger und einfach handzuhabender Stoff, der bei Einhaltung weniger einfacher Handhabungs- und Verhaltens-Vorschriften ein geringes gesundheitsgefährdendes Potential aufweist. Ferner ist Salzsäure einfach neutralisierbar und kann dann ohne weiteres entsorgt werden. Hinzu kommt, daß die gasförmige Salzsäure bei einem CVD-Reaktor durch das Vakuumsystem abgesaugt, mit Wasser aus dem Abgas des Vakuumsystems ausgewaschen und neutralisiert wird und bis dahin in einem geschlossenen Gassystem eingeschlossen bleibt und nicht mit der Umwelt in Berührung kommt. Damit ist insbesondere auch ein Kontakt der Salzsäure mit einer Bedienungsperson weder erforderlich noch vorgesehen sondern vielmehr – von schweren Betriebsstörungen abgesehen -ausgeschlossen.Preferably is called an etching gas gaseous hydrochloric acid HCl used. This is preferably with a volume or mass fraction of a few percent a carrier gas admixed. hydrochloric acid is excellent available cheap and easy to manufacture. Hydrochloric acid is a common and easy-to-use fabric that is less easy when followed Handling and behavioral regulations are a minor health hazard Has potential. Hydrochloric acid is also easy to neutralize can then be disposed of easily. In addition, the gaseous hydrochloric acid a CVD reactor sucked through the vacuum system with water the exhaust gas from the vacuum system is washed out and neutralized and until then remains enclosed in a closed gas system and not in touch with the environment comes. This is in particular also a contact of the hydrochloric acid an operator neither required nor intended but rather - from serious malfunctions apart from - excluded.
Besonders eignet sich das erfindungsgemäße Verfahren in Zusammenhang mit der Erzeugung einer verspannten Si-Schicht auf einer relaxierten Si1–xGex-Schicht, wobei die relaxierte Si1–xGex-Schicht in der Regel auf einen Si-Wafer aufgewach sen ist und als virtuelles Substrat für die verspannte Si-Schicht dient. Mittels des erfindungsgemäßen Verfahrens werden Kristalldefekte in der relaxierten Si1–xGex-Schicht oder in der verspannten Si-Schicht auf der relaxierten Si1- xGex-Schicht unmittelbar nach deren Abscheidung in einem CVD-Reaktor bzw. einer CVD-Kammer durch kontrolliertes Anätzen dekoriert. Das Ätzgas ist in der CVD-Kammer (d. h. in situ) in der Regel zur Reinigung der Kammer bereits installiert. Eine Reihe von Prozeßparametern, insbesondere Temperatur, Druck des Gasgemisches, Partialdruck des Ätzgases, Gasfluß und Zeit, sind ohne weiteres und genau steuerbar bzw. kontrollierbar bzw. einstellbar. Durch Wahl dieser Prozeßparameter können Kristalldefekte dekoriert bzw. deutlich von ihrer Umgebung unterschieden werden. Die so dekorierten Defekte können dann im Licht-, Rasterkraft- oder Rasterelektronen-Mikroskop erfaßt bzw. nachgewiesen und statistisch ausgewertet werden.The method according to the invention is particularly suitable in connection with the production of a strained Si layer on a relaxed Si 1-x Ge x layer, the relaxed Si 1-x Ge x layer generally being grown on a Si wafer and serves as a virtual substrate for the strained Si layer. By means of the method according to the invention, crystal defects in the relaxed Si 1 x Ge x layer or in the strained Si layer on the relaxed Si 1 x Ge x layer immediately after their deposition in a CVD reactor or a CVD chamber decorated by controlled etching. The etching gas is usually already installed in the CVD chamber (ie in situ) for cleaning the chamber. A number of process parameters, in particular temperature, pressure of the gas mixture, partial pressure of the etching gas, gas flow and time, are easily and precisely controllable or controllable or adjustable. By choosing these process parameters, crystal defects can be decorated or clearly differentiated from their surroundings. The defects decorated in this way can then be detected or detected in the light, scanning force or scanning electron microscope and statistically evaluated.
Damit ist ein äußerst schnelles, einfach anzuwendendes, ungefährliches, billiges und reproduzierbares Verfahren gegeben, um die Defektdichte einer relaxierten Si1–xGex-Schicht, einer verspannten Si-Schicht oder einer beliebigen anderen Kristallschicht oder Kristalloberfläche auf der gesamten Waferoberfläche zuverlässig nachzuweisen.This provides an extremely fast, easy-to-use, harmless, cheap and reproducible method to reliably detect the defect density of a relaxed Si 1-x Ge x layer, a strained Si layer or any other crystal layer or crystal surface on the entire wafer surface.
Das erfindungsgemäße Verfahren ist insbesondere verwendbar, um die Prozeßparameter für die Erzeugung der relaxierten Si1–xGex-Pufferschicht zu optimieren. Dazu werden nach dem beschriebenen Bestimmen der Qualität der relaxierten Si1–xGex-Pufferschicht oder der verspannten Si-Schicht bzw. von deren Defektdichten einer oder mehrere Prozeßparameter verändert bzw. neu eingestellt. Mit den neu eingestellten Prozeßparametern werden anschließend eine weitere Si1–xGex-Pufferschicht auf einem weiteren Wafer bzw. Substrat und darauf gegebenenfalls eine weitere verspannte Si-Schicht erzeugt. Diese Verfahrensschritte werden so lange iteriert, bis eine ausreichende oder optimale Qualität der relaxier ten Si1–xGex-Pufferschicht oder der verspannten Si-Schicht vorliegt.The method according to the invention can be used in particular to optimize the process parameters for the generation of the relaxed Si 1-x Ge x buffer layer. For this purpose, after the described determination of the quality of the relaxed Si 1-x Ge x buffer layer or the strained Si layer or of its defect densities, one or more process parameters are changed or newly set. With the newly set process parameters, a further Si 1-x Ge x buffer layer is then produced on a further wafer or substrate and, if appropriate, a further strained Si layer. These process steps are iterated until there is sufficient or optimal quality of the relaxed Si 1-x Ge x buffer layer or the strained Si layer.
Da das erfindungsgemäße Verfahren zum Dekorieren so schnell, einfach anzuwenden, ungefährlich und kostengünstig ist, ist es ohne weiteres auch zur laufenden Überwachung der Qualität einer Serien- bzw. Massen-Produktion verwendbar. Das erfindungsgemäße Verfahren ruft dabei keine oder keine nennenswerte Verzögerung des Produktionsablaufes hervor. Dazu wird in jedem Los stichprobenartig an einem (zufällig) herausgegriffenen Wafer , die relaxierte Si1–xGex-Schicht vor der Erzeugung der pseudomorph-verspannten Si-Schicht oder die verspannte Si-Schicht nach ihrer Erzeugung geprüft. Im Fall einer unzureichenden Qualität der Si1–xGex-Pufferschicht oder der pseudomorph-verspannten Si-Schicht bzw. einer zu hohen Defektdichte derselben werden das Los verworfen und die Produktion gestoppt bis die Ursache der unzureichenden Qualität gefunden ist. Gegebenenfalls werden die Prozeßparameter nach dem oben beschriebenen erfindungsgemäßen Verfahren neu optimiert. Dadurch werden einerseits Produktionskosten eingespart und andererseits eine hohe Qualität des ausgelieferten Produkts sichergestellt.Since the decorating method according to the invention is so quick, easy to use, harmless and inexpensive, it can also be used without any problems for continuous monitoring of the quality of a series or mass production. The method according to the invention causes no or no significant delay in the production process. For this purpose, each batch is checked on a (randomly) picked wafer, the relaxed Si 1-x Ge x layer before the pseudomorph-strained Si layer or the strained Si layer after its creation. In the case of insufficient quality of the Si 1-x Ge x buffer layer or the pseudomorph-strained The Si layer or a defect density that is too high is discarded and production is stopped until the cause of the inadequate quality is found. If necessary, the process parameters are re-optimized according to the inventive method described above. This saves production costs on the one hand and ensures the high quality of the delivered product on the other.
Bevorzugte Weiterbildungen der vorliegenden Erfindungen sind in den Unteransprüchen definiert.preferred Further developments of the present inventions are defined in the subclaims.
Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung mit Bezug auf die beiliegenden Figuren näher erläutert. Es zeigen: following become preferred embodiments of the present invention with reference to the accompanying figures explained in more detail. It demonstrate:
Zur
Durchführung
des erfindungsgemäßen Verfahrens
ist der Gaseinlaß
In
dem Behälter
Nach
dem Start
Nach
dem Erzeugen
Ein Ätzgas wird über die
Kristalloberfläche
Ein Beispiel für Prozeßparameter, die sich für das Dekorieren von Kristalldefekten einer verspannten Si-Schicht auf einer relaxierten Si1–xGex-Pufferschicht als virtuellem Substrat eignen, sind eine Temperatur der Kristalloberfläche von 800°C, eine Ätzzeit von 4,5 Minuten, ein Gesamtdruck von 6 torr bzw. 0,8 kPa und ein Gasgemisch aus 0,5 slm HCl als Ätzgas in 20 slm H2 als Trägergas. Die Einheit slm (Standard-Liter pro Minute) beschreibt einen Gasfluß einer Gasmenge, die bei Standard- bzw. Normalbedingungen (300 K, 1013 hPa) einem Volumen von einem Liter entspricht, pro Minute.An example of process parameters that are suitable for decorating crystal defects of a strained Si layer on a relaxed Si 1-x Ge x buffer layer as a virtual substrate are a temperature of the crystal surface of 800 ° C. and an etching time of 4.5 minutes , a total pressure of 6 torr or 0.8 kPa and a gas mixture of 0.5 slm HCl as etching gas in 20 slm H 2 as carrier gas. The unit slm (standard liters per minute) describes a gas flow per minute that corresponds to a volume of one liter under standard or normal conditions (300 K, 1013 hPa).
Um eine lokale Veränderung der Zusammensetzung des Gasgemisches, insbesondere eine Abreicherung des Ätzgases oder eine Anreicherung von Ätz-Reaktionsprodukten, und damit eine lokale Veränderung der Wirkung des Ätzgases und vor allem eine Redeposition abgeätzter Si-Atome und ggf. Ge-Ätome zu verhindern, wird vorzugsweise eine große Gas-Flußgeschwindigkeit bei einem geringen Gesamtdruck aufrecht erhalten. Eine große Homogenität des Ätzgases ist auch durch eine Verwirbelung desselben erzielbar.Around a local change the composition of the gas mixture, in particular a depletion of the etching gas or an enrichment of etching reaction products, and thus a local change the effect of the etching gas and especially a redeposition of etched Si atoms and possibly Ge atoms prevent, will preferably have a large gas flow rate maintained at a low total pressure. A great homogeneity of the etching gas can also be achieved by swirling the same.
Bei
dem Schritt
Nach
dem Dekorieren der Kristalldefekte werden diese mittels Rasterelektronenmikroskopie, Rasterkraftmikroskopie
oder herkömmlicher
Lichtmikroskopie erfaßt
Ergebnis
der Erfassung der dekorierten Kristalldefekte ist vorzugsweise eine
Abbildung der Kristalloberfläche
Nachfolgend
wird entschieden
Dieses
Verfahren wird vorzugsweise so lange iteriert, bis ein gewünschtes
Qualitätsniveau
der relaxierten Pufferschicht bzw. eine erwünschte Anzahl oder Verteilung
der Kristalldefekte an der Kristalloberfläche erreicht ist. Ist dies
der Fall, so wird das Verfahren beendet
Das
anhand des Flußdiagramms
aus
Durch
das anhand der
Unmittelbar
im Anschluß an
die SiGe/Si-Epitaxie wurde die erfindungsgemäße gaschemische Ätzung mit
HCl wie oben beschrieben durchgeführt. Das Ätzgas HCl steht im Epsilon
Das
Bild aus
Zum Vergleich wurde mit dem gleichen Mikroskop eine Aufnahme einer äquivalenten Probenoberfläche bzw. Kristalloberfläche gemacht, die nach dem eingangs beschriebenen Verfahren mittels der eingangs erwähnten Schimmelätze naßchemisch präpariert wurde. Dazu wurde zunächst das sich an Luft durch Reaktion mit dem Luftsauerstoff bildende natürliche Oxid durch kurzes (30 Sekunden) Eintauchen in 1%ige Flußsäure (HF-dip) entfernt. Einzelne 2×2 cm2 große Bruchstücke aus der Mitte des 200 mm-Wafers wurden dann bei Zimmertemperatur ca. 8 Sekunden in die Schimmelätzlösung (5 Teile 0,2 M CrO3 und 4 Teile 50%ige HF) getaucht. Dies entspricht einer Ätztiefe von ca. 100 nm. Anschließend wurden die Proben mit VE-Wasser gespült und getrocknet.For comparison, an image of an equivalent sample surface or crystal surface was taken with the same microscope, which was prepared wet-chemically according to the method described at the beginning by means of the mold sets mentioned at the beginning. For this purpose, the natural oxide formed in air by reaction with the atmospheric oxygen was first removed by briefly (30 seconds) immersion in 1% hydrofluoric acid (HF-dip). Individual 2 × 2 cm 2 fragments from the middle of the 200 mm wafer were then immersed in the mold etching solution (5 parts 0.2 M CrO 3 and 4 parts 50% HF) at room temperature for about 8 seconds. This corresponds to an etching depth of approx. 100 nm. The samples were then rinsed with demineralized water and dried.
Ein
Vergleich des herkömmlichen
Verfahrens und des erfindungsgemäßen Verfahrens
ist durch einen direkten Vergleich der
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003116214 DE10316214A1 (en) | 2003-04-09 | 2003-04-09 | Detection of defects at crystal surface, etches surface using gas flow to reveal defects as result of differential etching rates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003116214 DE10316214A1 (en) | 2003-04-09 | 2003-04-09 | Detection of defects at crystal surface, etches surface using gas flow to reveal defects as result of differential etching rates |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10316214A1 true DE10316214A1 (en) | 2004-11-04 |
Family
ID=33103278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2003116214 Ceased DE10316214A1 (en) | 2003-04-09 | 2003-04-09 | Detection of defects at crystal surface, etches surface using gas flow to reveal defects as result of differential etching rates |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10316214A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005045339A1 (en) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4530149A (en) * | 1982-06-24 | 1985-07-23 | Rca Corporation | Method for fabricating a self-aligned vertical IGFET |
-
2003
- 2003-04-09 DE DE2003116214 patent/DE10316214A1/en not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4530149A (en) * | 1982-06-24 | 1985-07-23 | Rca Corporation | Method for fabricating a self-aligned vertical IGFET |
Non-Patent Citations (1)
Title |
---|
JP 60-17926 A. In: Pat. Abstr. of Jp. * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005045339A1 (en) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
DE102005045339B4 (en) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
US7579261B2 (en) | 2005-09-22 | 2009-08-25 | Siltronic Ag | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
CN1936110B (en) * | 2005-09-22 | 2010-06-09 | 硅电子股份公司 | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
US7935614B2 (en) | 2005-09-22 | 2011-05-03 | Siltronic Ag | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69930700T2 (en) | Semiconductor substrate and method for its production | |
DE112014001279B4 (en) | Processing method of a silicon-on-insulator structure for reducing light-point defects and surface roughness | |
DE69020906T2 (en) | MANUFACTURING PROCESS FOR A QUANTUM Diverter. | |
DE69827824T2 (en) | CONTROL OF SEVENING DENSITY THROUGH THE USE OF GRADIENT LAYERS AND BY PLANARIZATION | |
DE112017003644T9 (en) | A method for evaluating the carbon concentration of a silicon sample, methods for evaluating a manufacturing process for silicon wafers, methods for producing silicon wafers, methods for producing a single silicon single crystal ingot, silicon single crystal ingot, and silicon wafers | |
DE112017006777T5 (en) | EPITAXIAL SiC WAFERS AND METHOD FOR THE PRODUCTION THEREOF | |
EP1014431A2 (en) | Method of fabricating epitaxial silicon-germanium layers | |
DE112012000962T5 (en) | Selective epitaxial growth of silicon at low temperature for integration of units | |
DE112014001496T5 (en) | A method of polishing a silicon wafer and a method of making an epitaxial wafer | |
DE102012103686A1 (en) | Epitaxial substrate, process for producing an epitaxial substrate and optoelectronic semiconductor chip with an epitaxial substrate | |
DE112011105735B4 (en) | Method for identifying crystal-related defects | |
DE102017118860B4 (en) | Manufacturing method for a thin film | |
DE112012002127T5 (en) | Compound semiconductor substrate | |
DE112013001934T5 (en) | Method for producing a silicon carbide substrate | |
DE10393440T5 (en) | Process for treating semiconductor material | |
DE102019127412A1 (en) | SIC SUBSTRATE EVALUATION METHOD, METHOD FOR THE PRODUCTION OF SIC EPITAXY WAVERS AND SIC EPITAXIAL WAFER | |
DE112014000633B4 (en) | Semiconductor layer sequence and method for producing a semiconductor layer sequence | |
DE10316214A1 (en) | Detection of defects at crystal surface, etches surface using gas flow to reveal defects as result of differential etching rates | |
DE60310100T2 (en) | DISC WITH A REVERSE SEAL FROM TWO LAYER LOW TEMPERATURE OXYD AND METHOD FOR THE PRODUCTION THEREOF | |
DE102004053307B4 (en) | A multilayer structure comprising a substrate and a heteroepitaxially deposited layer of silicon and germanium thereon, and a method of making the same | |
DE112010003311B4 (en) | Process for producing silicon epitaxial wafers | |
De Cooman et al. | HREM of compound semiconductors | |
WO2015140329A1 (en) | Production of semiconductor-on-insulator layer structures | |
WO2019081201A1 (en) | Semiconductor wafer composed of monocrystalline silicon | |
Hayes et al. | Laser Liftoff of GaAs Thin Films |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |