DE10310195A1 - Datenverarbeitungsergebniserzielungswegoptimierungsverfahren - Google Patents

Datenverarbeitungsergebniserzielungswegoptimierungsverfahren Download PDF

Info

Publication number
DE10310195A1
DE10310195A1 DE2003110195 DE10310195A DE10310195A1 DE 10310195 A1 DE10310195 A1 DE 10310195A1 DE 2003110195 DE2003110195 DE 2003110195 DE 10310195 A DE10310195 A DE 10310195A DE 10310195 A1 DE10310195 A1 DE 10310195A1
Authority
DE
Germany
Prior art keywords
reconfigurable array
data processing
selection
data
data handling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2003110195
Other languages
English (en)
Inventor
Frank May
Armin Dr. NÜCKEL
Martin Vorbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PACT XPP Technologies AG
Original Assignee
PACT XPP Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PACT XPP Technologies AG filed Critical PACT XPP Technologies AG
Priority to DE2003110195 priority Critical patent/DE10310195A1/de
Priority to PCT/EP2003/008081 priority patent/WO2004021176A2/de
Priority to AU2003286131A priority patent/AU2003286131A1/en
Priority to EP03776856.1A priority patent/EP1537501B1/de
Priority to US10/523,764 priority patent/US8156284B2/en
Priority to JP2005506110A priority patent/JP2005535055A/ja
Priority to AU2003260323A priority patent/AU2003260323A1/en
Priority to EP03784053A priority patent/EP1535190B1/de
Priority to PCT/EP2003/008080 priority patent/WO2004015568A2/en
Publication of DE10310195A1 publication Critical patent/DE10310195A1/de
Priority to US12/570,943 priority patent/US8914590B2/en
Priority to US12/621,860 priority patent/US8281265B2/en
Priority to US12/947,167 priority patent/US20110238948A1/en
Priority to US14/923,702 priority patent/US10579584B2/en
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/329Power saving characterised by the action undertaken by task scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria

Abstract

Die Erfindung betrifft ein Verfahren zur Auswahl eines aus einer Vielzahl von Wegen zur Erzielung eines Datenverarbeitungsergebnisses bei der Datenverarbeitung unter zumindest möglicher Verwendung multidimensionaler Felder konfigurierbarer Datenhandhabungselemente. Hierbei ist vorgesehen, daß den Datenhandhabungselementen konfigurationsabhängig leistungsaufnahmebezogene kennzeichnende Größen zugeordnet werden und eine Wegauswahl unter Zuordnungsbewertung erfolgt.

Description

  • Die vorliegende Erfindung betrifft das oberbegrifflich Beanspruchte und geht somit ein auf Konfigurationen für multidimensionale Prozessorfelder.
  • Konfigurierbare multidimensionale Prozessorfelder sind bekannt. Sie umfassen eine Vielzahl von Logikzellen, die über Leitungen miteinander verbindbar sind. In den Logikzellen können eingehende Daten manipuliert werden, um dann über die internen Busse an weitere Zellen oder einen Prozessorfeld-Ausgang geleitet zu werden. Indem den Logikzellen wechselnde Aufgaben wie Addition, Multiplikation, Division, logische Vergleiche usw. zugewiesen und die Leitungen zur Verbindung der einzelnen Logikzellen aktiviert oder getrennt werden, kann das multidimensionale Prozessorfeld zur Ausführung bestimmter Datenverarbeitungsaufgaben konfiguriert werden.
  • Die Art und Weise, wie ein gegebenes Prozessorfeld für eine vorgegebene Weise konfiguriert werden muß, ist nicht eindeutig. Dies gilt insbesondere dann, wenn es sich um komplexe Felder handelt, bei denen etwa zumindest zum Teil in den Leitungen Register vorgesehen sind und weiter mit diesen insbesondere auch Additionen und/oder Vergleiche von Daten durchzuführen sind, wie dies auch in arithmetische Logikeinheiten (ALUs) aufweisenden Logikzellen des Feldes der Fall sein kann.
  • Verwiesen wird bezüglich des bevorzugten Aufbaus von Logikzellenfeldern auf die XPP-Architektur und vorveröffentlichte sowie jüngere Schutzrechtsanmeldungen des vorliegenden Anmelders, die zu Offenbarungszwecken vollumfänglich eingegliedert sind. Erwähnt seien somit insbesondere die DE 44 16 881 A1 , DE 197 81 412 A1 , DE 197 81 483 A1 , DE 196 54 846 A1 , DE 196 54 593 A1 , DE 197 04 044.6 A1 , DE 198 80 129 A1 , DE 198 61 088 A1 , DE 199 80 312 A1 , PCT/DE 00/01869, DE 100 36 627 A1 , DE 100 28 397 A1 , DE 101 10 530 A1 , DE 101 11 014 A1 , PCT/EP 00/10516, EP 01 102 674 A1 , DE 198 80 128 A1 , DE 101 39 170 A1 , DE 198 09 640 A1 , DE 199 26 538.0 A1 , DE 100 50 442 A1 , sowie die PCT/EP 02/02398, DE 102 40 000 , DE 102 02 044 , DE 102 02 175 , DE 101 29 237 , DE 101 42 904 , DE 101 35 210 , EP 01 129 923 , PCT/EP 02/10084, DE 102 12 622 , DE 102 36 271 , DE 102 12 621 , EP 02 009 868 , DE 102 36 272 , DE 102 41 812 , DE 102 36 269 , DE 102 43 322 , EP 02 022 692 , ebenso wie die EP 02 001 331 und die EP 02 027 277 .
  • Obwohl es sich bei der XPP-Architektur um eine zur Laufzeit rekonfigurierbare Architektur mit grobgranularen Logikzelleneinheiten und feingranularer Steuer- bzw. Statuslogik handelt, wird einsichtig sein, daß sich die Erfindung in wesentlichen Aspekten auch anwenden läßt auf vollständig oder partiell nicht-laufzeitrekonfigurierbare, insbesondere nur einmalig konfigurierbare Einheiten, die grob- und/oder feingranular sein können. Die Verwendbarkeit mit FPGA-Architek-turen etc. sei explizit erwähnt.
  • Es ist bereits vorgeschlagen worden, eine Konfiguration aus mehreren per se verwendbaren auszuwählen anhand der momentanen Konfigurierbarkeit unter geometrischen Aspekten, der Ressourcenverfügbarkeit und/oder auszuwählen aufgrund von Geschwindigkeitsaspekten.
  • Dies kann die Auswahl erleichtern, stellt aber oftmals nur unzureichende Kriterien dar. Es ist wünschenswert, die Konfigurationsauswahl weiter verbessern zu können.
  • Es ist weiter oftmals möglich, eine bestimmte Datenverarbeitungsaufgabe selbst auf unterschiedliche Weise durchzuführen. So ist etwa eine Reihe von Algorithmen bekannt, die es erlauben, einen Satz Daten auf unterschiedliche Weise zu sortieren. Auch hier ist es erforderlich, zwischen unterschiedlichen Algorithmen, die prinzipiell geeignet sind, eine bestimmte Datenverarbeitungsaufgabe zu bewältigen, aufgrund von objektivierbaren Kriterien zu wählen. Daß diese Wahl zur Laufzeit und/oder davor erfolgen kann, sei erwähnt.
  • Insgesamt ist es somit wünschenswert, Auswahlmöglichkeiten bei der Datenverarbeitung mit konfigurierbaren multidimensionalen Prozessorfeldern zu verbessern.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, Neues für die gewerbliche Anwendung bereitzustellen.
  • Die Lösung dieser Aufgabe wird in unabhängiger Form beansprucht. Bevorzugte Ausführungsformen finden sich in den Unteransprüchen.
  • Die vorliegende Erfindung schlägt somit in einem ersten Grundgedanken ein Verfahren zur Auswahl eines aus einer Vielzahl von Wegen zur Erzielung eines Datenverarbeitungsergebnisses bei der Datenverarbeitung unter zumindest möglicher Verwendung multidimensionaler Felder konfigurierbarer Datenhandhabungselemente vor, bei welchem vorgesehen ist, daß den Datenhandhabungselementen konfigurationsabhängig verbrauchsbezogene kennzeichnende Größen zugeordnet werden und eine Wegauswahl anhand der Zuordnung erfolgt.
  • Ein erster Grundgedanke kann somit in der Erkenntnis gesehen werden, daß bestimmten Datenverarbeitungswegen typische Leistungs- bzw. Energieaufnahmewerte zugeordnet werden können, um dann eine Wegauswahl unter Berücksichtigung derselben vorzunehmen. Als Erzielung eines Datenverarbeitungsergebnisses wird auch eine bestimmte Art und Weise einer Zwischenergebnisberechnung und/oder einer Datenhandhabung etc. betrachtet. Durch die Zuordnung verbrauchskennzeichnender Größen wird also eine wesentliche Ojektivierung der Wegauswahl möglich.
  • Die Auswahl eines Weges kann beispielsweise die Wahl eines gegebenen Algorithmus aus einer Vielzahl unterschiedlicher Algorithmen umfassen, sei es für Aufgaben wie das Sortieren von Daten, bestimmte mathematische Transformationen oder dergleichen. Liegen in einer Programmmodul-Bibliothek etwa mehrere Sortieralgorithmen, Algorithmen zur Bestimmung einer Fourier-Transformierten oder dergleichen vor, so kann z. B. zu jeder eine verbrauchskennzeichnende Größe ermittelt werden und es wird dann unter Berücksichtigung derselben eine Auswahl vorgenommen. So wird es möglich, Algorithmen zu wählen, die beispielsweise einen besonders niedrigen Energieverbrauch besitzen. Dies kann für mobile Anwendungen wie bei Laptops, Funktelefonen und dergleichen sinnvoll sein, bietet aber auch in Bereichen Vorteile, bei denen sehr rechenintensive Aufgaben zu bewältigen sind, etwa in Servern, Basestations usw., wo die in einer Verarbeitungseinheit erzeugte Leistung weggekühlt und/oder abgeführt werden muß. Durch die Erfindung können so Systemgesamtkosten minimiert werden.
  • Es ist weiter möglich, für ein und denselben Algorithmus eine Vielzahl unterschiedlicher Konfigurationen vorzusehen, etwa unter Berücksichtigung verschiedener, simultan und/oder sequenziell auf das multidimensionale Feld zu konfigurierender Teilaufgaben, und dann eine Auswahl aus diesen unter Auswertung der jeweils zugeordneten Größe vorzunehmen.
  • Weiter ist es möglich, unter Anwendung des erfindungsgemäßen Verfahrens darüber zu befinden, ob eine gegebene Aufgabe der Datenverarbeitung, bzw. eine Teilaufgabe, dem betrachteten multidimensionalen Feld konfigurierbarer Datenhandhabungselemente und/oder einem anderen Element zur Datenverarbeitung außerhalb des multidimensionalen Feldes zugeordnet werden soll; so kann etwa darüber entschieden werden, ob dann, wenn das multidimensionale Feld als Koprozessor dient, eine bestimmte Teilaufgabe besser auf einer rein sequenziell arbeitenden CPU oder dem rekonfigurierbaren, typisch als Datenflußprozessor oder dergleichen arbeitenden multidimensionalen Feld abgearbeitet werden soll. Es ist auch möglich, über das Erfordernis oder die Sinnhaftigkeit dedizierter Schaltkreise wie ASICs für bestimmte Aufgaben zu befinden.
  • Typisch wird es sich bei dem Feld konfigurierbarer Datenhandhabungselemente um einzweidimensionales Feld handeln. Es sei erwähnt, daß die Erfindung für Felder wie FPGAs, XPP-Prozessoren usw. anwendbar ist. Es ist besonders bevorzugt für zur Laufzeit konfigurierbare, insbesondere partiell zur Laufzeit ohne Störung nicht umzukonfigurierende Elemente teil-rekonfigurierbarer Prozessorfelder.
  • In typischen Anwendungen wie bei XPP-Feldern werden als zu berücksichtigende Datenhandhabungselemente insbesondere zumindest einige, bevorzugt alle der Elemente Busse, Register, ALUs, RAMs, I/O-Ports sowie konfigurierende Einheiten (CT's) erfaßt. Es sei darauf hingewiesen, daß von bestimmten dieser Teile nur eine abgeschätzte oder partielle Verbrauchsberücksichtigung erforderlich ist; so brauchen etwa bei Bussen lediglich bestimmte Treiberstufen und dergleichen berücksichtigt werden. Weiter kann es erforderlich sein, auch Taktbeschaltungen mit zu erfassen, sei es, weil in bestimmten Datenverarbeitungswegen eine Voll- oder Teilabschaltung eines Taktzweiges möglich ist, sei es, weil bestimmte Schaltungsbereiche mit einem unterschiedlichen Takt versorgt werden können oder müssen.
  • Es ist bevorzugt, wenn der kennzeichnende Wert nur grob abgeschätzt wird, etwa dahingehend, daß festgestellt wird, ob ein bestimmtes Element momentan verwendet wird und/oder konfiguriert ist, oder ob es stattdessen nicht verwendet wird und gegebenenfalls sogar von einer Spannungsversorgung bis auf einen Wake-up-Schaltkreis und/oder von einer Taktversorgung zumindest weitgehend abgeklemmt ist. Es ist also nicht erforderlich, eine absolut exakte Verbrauchskennzeichnung vorzunehmen, etwa unter Festlegung des Verbrauchs der spezifischen algebraischen Operation, die einer jeweiligen arithmetisch-logischen Einheit aktuell und/oder dauerhaft zugeordnet wird. Vielmehr kann es ausreichend sein, die verbrauchskennzeichnende Größe nur dahingehend zu bestimmen, ob und wie weit tatsächlich das jeweilige Element im Augenblick verwendet wird. Ausnahmen hiervon sind möglich. Eine Ausnahme kann insbesondere gemacht werden für Operationen wie Multiplikationen, bei denen sehr große Schaltkreisflächen mit Leistung versorgt werden müssen. In einem solchen Fall kann eine weitere Detaillierung vorgesehen werden.
  • Es ist möglich und bevorzugt, jedem unterschiedlichen Datenhandhabungselement unterschiedliche Kennzahlen, wie strom- und/oder leistungsaufnahmebezogener Größen als verbrauchskennzeichnende Größen zuzuordnen. Dieses kann gegebenenfalls in taktabhängiger Weise (Leistungsaufnahme pro Taktfrequenz) geschehen. Weiter ist es möglich, eine Auswahl unter Berücksichtigung eines Summenwertes vorzunehmen, also über die Betrachtung des Gesamtverbrauchs oder abgeschätzten Gesamtverbrauchs eines betrachteten Weges zu entscheiden.
  • Die Auswahl wird typisch nicht alleine unter Berücksichtigung der verbrauchskennzeichnenden Größen erfolgen, sondern kann andere Parameter miterfassen, etwa eine erforderliche Ausführungszeit, erforderliche Ressourcen auf einem multidimensionalen Feld, eine aktuelle oder erwartete Prozessorauslastung durch andere Aufgaben und/oder eine aktuell gewünschte beziehungsweise erwartete oder zulässige Leistungsaufnahme.
  • Die Auswahl des jeweiligen Weges kann vor der eigentlichen Datenverarbeitung erfolgen, etwa bei der Festlegung von später zu ladenden Konfigurationen unter mehreren, theoretisch implementierbaren Konfigurationen. In einem solchen Fall ist es besonders ist bevorzugt, wenn die kennzeichnende Größe während der Simulation der Datenverarbeitungsfunktionen mit ermittelt wird. Alternativ kann vorgesehen werden, daß die Auswahl unter verschiedenen möglichen Wegen während der Laufzeit erfolgt. In einem solchen Fall werden etwa mehrere mögliche Algorithmen, z. B. um Daten zu sortieren, bereitgestellt, es wird dann abgefragt, wie viele einzelne Daten zu sortieren sind und wie gegebenenfalls der Ordnungsgrad dieser Daten ist und es wird erst danach eine Auswahl unter verschiedenen, vorher bestimmten Algorithmen anhand der ihnen zugeordneten parametrierten Verbrauchskennzeichnungsgrößen wie der Gesamtleistungsaufnahme usw. vorgenommen. Analog kann auch eine Konfiguration zur Laufzeit abhängig von z. B. einer momentan möglichen oder gewünschten Stromaufnahme erfolgen.
  • Die Erfindung wird im folgenden und beispielsweise beschrieben, ohne daß Bezug genommen wird auf eine Figur.
  • Es wird zunächst eine gewünschte Art der Daten-Bearbeitung festgelegt, die auf dem Prozessorfeld durchgeführt werden soll. Beispielsweise wird ein Viterbi-Algorithmus programmiert und eine für das betrachtete Prozessorfeld geeignete Konfiguration bestimmt. Es wird dann ermittelt, welche Einheiten auf dem Prozessorfeld verwendet werden und über wie viele Takte dies geschieht. Bei der Betrachtung der verwendeten Elemente werden in einem Beispiel berücksichtigt ALUs, Vorwärts- und Rückwärts-Register (FREG und BREG) sowie Schalter in Bussen (LSW und RSW). Es wird dann der gesamte Energieverbrauch je Elementart bestimmt und anschließend der gesamte Energieverbrauch aller unterschiedlichen Einheiten. Die Energieverbrauchswerte für ein einzelnes Element je Takt sind ihrerseits abgeschätzt aus Simulationen der Hardwareschaltungen bei der betrachteten Architektur und sind für das Verfahren der Erfindung tabellarisch hinterlegt.
  • In dem betrachteten praktischen Beispiel sind für die Implementierung eines gegebenen Viterbi-Algorithmus 10 ALUs, 17 Vorwärtsregister, 23 Rückwärtsregister sowie 30 Busschalter (LSW) in einer und 35 Schalter in der entgegengesetzten Richtung (RSW) erforderlich. Bei einem Energieverbrauch von 4,85 pW/Hz je ALU, 7,01 pW/Hz pro FREG, 7,02 pW/Hz je BREG sowie 2,03 pW/Hz je Busschalter ergibt sich folgende Tabelle:
    Number of cycles: 1582 Energy consumption
    Figure 00090001
  • Es kann nun der Implementierung der Viterbi-Transformation ein Gesamtleistungsverbrauch von 461,08 pW/Hz zugeordnet werden und dieser so erhaltene Wert verglichen werden mit Werten, die bei anderen Algorithmen und/oder Konfigurationen erhalten werden und/oder durch dedizierte Schaltkreise wie ASICs zu erhalten sind.

Claims (15)

  1. Verfahren zur Auswahl eines aus einer Vielzahl von Wegen zur Erzielung eines Datenverarbeitungsergebnisses bei der Datenverarbeitung unter zumindest möglicher Verwendung multidimensionaler Felder konfigurierbarer Datenhandhabungselemente, dadurch gekennzeichnet, daß den Datenhandhabungselementen konfigurationsabhängig leistungsaufnahmebezogene kennzeichnende Größen zugeordnet werden und eine Wegauswahl unter Zuordnungsbewertung erfolgt.
  2. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß einer aus einer Vielzahl unterschiedlicher Algorithmen ausgewählt wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine aus einer Vielzahl unterschiedlicher Konfigurationen ausgewählt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß über die Zuordnung einer gegebenen Datenverarbeitungsaufgabe und/oder -teilaufgabe an ein multidimensionales Feld konfigurierbarer Datenhandhabungselemente und/oder einer anderen Datenverarbeitungsarchitektur, insbesondere an ein ASIC, und/oder an eine rein sequenziell arbeitende CPU bei der Wegauswahl entschieden wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein zweidimensionales Feld konfigurierbarer Datenhandhabungselemente betrachtet wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Auswahl aus einem zur Laufzeit konfigurierbaren, insbesondere störungsfrei partiell rekonfigurierbaren Prozessorfeld vorgenommen wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als konfigurierbare Datenhandhabungselemente zumindest einige, bevorzugt alle der Elemente Busse, Register, ALUs, RAMs und/oder andere grobgranulare Datenhandhabungselemente betrachtet werden.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der kennzeichnende Wert unabhängig von der tatsächlichen aktuell zugeordneten Aufgabe nur davon abhängig gewählt wird, ob das jeweilige Datenhandhabungselement überhaupt verwendet wird oder nicht.
  9. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß jeder Konfiguration eine eigene Kennzahl bei der Verwendung zugeordnet wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine strom-, arbeits- und/oder leistungsbezogene Größe als verbrauchskennzeichnende Größe zugeordnet wird.
  11. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß eine Auswahl unter Berücksichtigung eines Summenwertes verbrauchskennzeichnender Größen erfolgt.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Auswahl unter Berücksichtigung weiterer Größen erfolgt, insbesondere einer erforderlichen Ausführungszeit und/oder erforderlicher Ressourcen, einer aktuellen Prozessorauslastung und/oder einer aktuell gewünschten und/oder möglichen Leistungsaufnahme.
  13. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß eine Auswahl vor der eigentlichen Datenverarbeitung erfolgt.
  14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kennzeichnungsgrößen bei der Simulation einer Datenverarbeitung bereitgestellt und/oder ausgewählt werden.
  15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Auswahl zur Laufzeit erfolgt.
DE2003110195 2002-03-21 2003-03-06 Datenverarbeitungsergebniserzielungswegoptimierungsverfahren Ceased DE10310195A1 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE2003110195 DE10310195A1 (de) 2003-03-06 2003-03-06 Datenverarbeitungsergebniserzielungswegoptimierungsverfahren
PCT/EP2003/008081 WO2004021176A2 (de) 2002-08-07 2003-07-23 Verfahren und vorrichtung zur datenverarbeitung
AU2003286131A AU2003286131A1 (en) 2002-08-07 2003-07-23 Method and device for processing data
EP03776856.1A EP1537501B1 (de) 2002-08-07 2003-07-23 Verfahren und vorrichtung zur datenverarbeitung
EP03784053A EP1535190B1 (de) 2002-08-07 2003-07-24 Verfahren zum gleichzeitigen Betreiben eines sequenziellen Prozessors und eines rekonfigurierbaren Arrays
JP2005506110A JP2005535055A (ja) 2002-08-07 2003-07-24 データ処理方法およびデータ処理装置
AU2003260323A AU2003260323A1 (en) 2002-08-07 2003-07-24 Data processing method and device
US10/523,764 US8156284B2 (en) 2002-08-07 2003-07-24 Data processing method and device
PCT/EP2003/008080 WO2004015568A2 (en) 2002-08-07 2003-07-24 Data processing method and device
US12/570,943 US8914590B2 (en) 2002-08-07 2009-09-30 Data processing method and device
US12/621,860 US8281265B2 (en) 2002-08-07 2009-11-19 Method and device for processing data
US12/947,167 US20110238948A1 (en) 2002-08-07 2010-11-16 Method and device for coupling a data processing unit and a data processing array
US14/923,702 US10579584B2 (en) 2002-03-21 2015-10-27 Integrated data processing core and array data processor and method for processing algorithms

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003110195 DE10310195A1 (de) 2003-03-06 2003-03-06 Datenverarbeitungsergebniserzielungswegoptimierungsverfahren

Publications (1)

Publication Number Publication Date
DE10310195A1 true DE10310195A1 (de) 2004-09-23

Family

ID=32891963

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003110195 Ceased DE10310195A1 (de) 2002-03-21 2003-03-06 Datenverarbeitungsergebniserzielungswegoptimierungsverfahren

Country Status (1)

Country Link
DE (1) DE10310195A1 (de)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A VLIW processor with reconfigurable instruction set for embedded applications. Campi,F., Toma, M., Lodi, A., Cappelli, A., Canegallo, R., Guierrieri, R., ARCES, Bologna Univ., Italy. This paper appears in: Solid-State Cirucits Conference, 2003, Digest of Technical Papers, ISSCC, 2003 IEEE International. Publication Date: 9-13 Feb. 2003 On page(s): 250-491 Vol. 1, ISSN: 0193-6530 Number of Pages: 2 Vol. 532+692. Insxpec Accession Number: 7785765
A VLIW processor with reconfigurable instruction set for embedded applications. Campi,F., Toma, M.,Lodi, A., Cappelli, A., Canegallo, R., Guierrieri,R., ARCES, Bologna Univ., Italy. This paper appears in: Solid-State Cirucits Conference, 2003,Digest of Technical Papers, ISSCC, 2003 IEEE International. Publication Date: 9-13 Feb. 2003 On page(s): 250-491 Vol. 1, ISSN: 0193-6530 Number of Pages: 2 Vol. 532+692. Insxpec Accession Number: 7785765 *

Similar Documents

Publication Publication Date Title
DE69637399T2 (de) Grobkörnig strukturierte integrierte Halbleiterschaltung mit Nachschlagtabellen
DE19914210B4 (de) Verfahren und Prozessor für eine gestaffelte Ausführung einer Anweisung
DE69827589T2 (de) Konfigurierbare Verarbeitungsanordnung und Verfahren zur Benutzung dieser Anordnung, um eine Zentraleinheit aufzubauen
DE69834942T2 (de) Vorrichtung zum Multiplizieren
DE60018078T2 (de) Einstellung von bedingungswerten in einem rechner
DE112019002981T5 (de) Parallelberechnungsarchitektur mit rekonfigurierbarer kernebenen- und vektorebenen-parallelität
EP0875031B1 (de) Prozessor zur bildverarbeitung
DE60115982T2 (de) Verfahren und Vorrichtung zum Zuordnen funktioneller Einheiten in einem Mehrfachthread-VLIM-Prozessor
DE69636861T2 (de) Mikroprozessor mit Lade-/Speicheroperation zu/von mehreren Registern
DE2724125A1 (de) Gleitkomma-datenverarbeitungsgeraet
DE60131214T2 (de) Verfahren und Anordnung zur Freilassung von Funktionseinheiten in einem multithreaded VLIW-Prozessor
DE112013006309T5 (de) Funktionseinheit mit Baumstruktur zur Unterstützung eines Vektorsortieralgorithmus und anderer Algorithmen
DE102013111605A1 (de) Reduzierung des Leistungsverbrauchs in einer fusionierten Multiplizier-Addier-(FMA)-Einheit in Reaktion auf Eingangsdatenwerte
DE102021121732A1 (de) Vektorprozessorarchitekturen
CH644461A5 (de) Digitale multipliziereinrichtung.
DE602004006841T2 (de) Elektronischer schaltkreis mit einem feld programmierbarer logischer zellen
DE4430195B4 (de) Verfahren zur Auswertung von Booleschen Ausdrücken
DE102007056104A1 (de) Verfahren und Vorrichtung zur Multiplikation von Binäroperanden
DE112005003130B4 (de) Verfahren und Vorrichtung zum Bewerten von Flag-Registern in einer Einzelbefehl-Mehrdaten-Ausführungsmaschine
DE3507584C2 (de)
WO2002071196A2 (de) Verfahren und vorrichtung zu datenbe- und/oder verarbeitung
RU2373564C2 (ru) Модулярный вычислитель систем булевых функций
DE10310195A1 (de) Datenverarbeitungsergebniserzielungswegoptimierungsverfahren
DE102013114508B4 (de) Blockbasierte Signalverarbeitung
DE102020118517A1 (de) Verteilte physikalische verarbeitung einer matrixsummenoperation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection