DE10229066A1 - Production of a floating gate structure comprises applying a first dielectric layer on semiconductor material, applying a first polysilicon layer, applying a second dielectric layer and applying a second polysilicon layer - Google Patents

Production of a floating gate structure comprises applying a first dielectric layer on semiconductor material, applying a first polysilicon layer, applying a second dielectric layer and applying a second polysilicon layer Download PDF

Info

Publication number
DE10229066A1
DE10229066A1 DE2002129066 DE10229066A DE10229066A1 DE 10229066 A1 DE10229066 A1 DE 10229066A1 DE 2002129066 DE2002129066 DE 2002129066 DE 10229066 A DE10229066 A DE 10229066A DE 10229066 A1 DE10229066 A1 DE 10229066A1
Authority
DE
Germany
Prior art keywords
polysilicon layer
layer
applying
polysilicon
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002129066
Other languages
German (de)
Inventor
Peter Hagemeyer
Wolfram Dr. Langheinrich
Christian Geissler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002129066 priority Critical patent/DE10229066A1/en
Publication of DE10229066A1 publication Critical patent/DE10229066A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Production of a floating gate structure comprises: (a) applying a first dielectric layer (3) on semiconductor material; (b) applying a first polysilicon layer (4) for a first floating gate electrode on the first dielectric layer; (c) applying a second dielectric layer (11) as intermediate dielectric on the first polysilicon layer; and (d) applying a second polysilicon layer (12) as control gate electrode on the second dielectric layer. An amount of a surface of the first polysilicon layer is provided with a protrusion before applying the second dielectric layer, whilst a spacer mask is used to back etch a polysilicon layer locally to a prescribed thickness of the first polysilicon layer.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Oberflächenvergrößerung einer Floating-Gate-Struktur bei nichtflüchtigen Halbleiterspeichern.The present invention relates to a method for increasing the surface area of a Floating gate structure in non-volatile semiconductor memories.

Bei Halbleiterspeichern mit Flash-Speicherzellen sind in jeder Speicherzelle eine nicht auf definiertes elektrisches Potential gelegte Floating-Gate-Elektrode und eine elektrisch angeschlossene Control-Gate-Elektrode vorhanden. Die Floating-Gate-Elektrode ist sowohl zu dem darunter vorhandenen Halbleitermaterial als auch zu der darüber angeordneten Control-Gate-Elektrode durch dielektrische Schichten elektrisch isoliert. Für die angestrebte Funktionalität muss zwischen der Control-Gate-Elektrode und der Floating-Gate-Elektrode eine gewisse Mindestkapazität vorhanden sein, um eine ausreichend große Kopplung zu gewährleisten. Eine weitere Miniaturisierung derartiger Halbleiterspeicher stößt an eine Grenze, wenn das Problem auftritt, dass die Kapazität zwischen der Control-Gate-Elektrode und der Floating-Gate-Elektrode den geforderten Mindestwert nicht aufweisen kann, weil die zur Verfügung stehende Fläche zu gering ist. Als Zwischendielektrikum wird bisher üblicherweise eine Oxid-Nitrid-Oxid-Schichtfolge eingesetzt. Der Ersatz einer solchen ONO-Schicht durch dielektrisches Material einer größeren relativen Dielektrizitätszahl ist technologisch schwierig, da eine ausreichende Prozesskompatibilität gewährleistet sein muss. Eine Flächenvergrößerung würde beim aktuellen Stand der Technik die erforderliche Chipfläche deutlich vergrößern und eine aufwendige Maskentechnik erfordern.For semiconductor memories with flash memory cells are not defined electrical in each memory cell Floating gate electrode and an electrically connected one Control gate electrode available. The floating gate electrode is both to the existing semiconductor material and to the one above it Control gate electrode electrically through dielectric layers isolated. For the desired functionality must be between the control gate electrode and the floating gate electrode certain minimum capacity be available to ensure a sufficiently large coupling. A further miniaturization of such semiconductor memories is encountering one Limit when the problem occurs that the capacity between the control gate electrode and the floating gate electrode the required May not have minimum value because the available area is too low. So far, one is usually used as an intermediate dielectric Oxide-nitride-oxide layer sequence used. The replacement of such an ONO layer with dielectric Material of a larger relative permittivity is technologically difficult because it ensures sufficient process compatibility have to be. An increase in area would state of the art the required chip area clearly enlarge and require a complex mask technique.

Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie ein Flash-Halbleiterspeicher mit Floating-Gate-Elektrode so hergestellt werden kann, dass trotz einer Verkleinerung der Ab messungen eine ausreichend große Kapazität zwischen der Control-Gate-Elektrode und der Floating-Gate-Elektrode erreicht werden kann.Object of the present invention is to specify how a flash semiconductor memory with a floating gate can be manufactured in such a way that despite a reduction in dimensions, big enough capacity reached between the control gate electrode and the floating gate electrode can be.

Diese Aufgabe wird mit dem Verfahren zur Herstellung einer Floating-Gate-Struktur für nichtflüchtige Halbleiterspeicher mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.This task is done with the procedure for producing a floating gate structure for non-volatile semiconductor memories solved the features of claim 1. Refinements result themselves from the dependent Claims.

Bei dem Verfahren wird ein Anteil der Oberfläche der für die Floating-Gate-Elektrode vorgesehenen ersten Polysiliziumschicht vor dem Aufbringen des Zwischendielektrikums mit einer diese Oberfläche vergrößernden Erhebung versehen, indem unter Verwendung einer Spacer-Maske eine zunächst dicker aufgebrachte Polysiliziumschicht lokal unterschiedlich weit auf die vorgesehene Dicke der ersten Polysiliziumschicht rückgeätzt wird. Diese Erhebung kann insbesondere durch einen Wulst an den Flanken eines in die erste Polysiliziumschicht geätzten Grabens gebildet werden. Als Zwischendielektrikum kann eine ONO-Schicht aufgebracht werden, auf die die für die Control-Gate-Elektrode vorgesehene zweite Polysiliziumschicht aufgebracht wird. Die übrigen Verfahrensschritte entsprechen der Herstellung herkömmlicher Flash-Speicherzellen und sind an sich bekannt.In the process, a portion the surface the for the first polysilicon layer provided for the floating gate electrode before the application of the intermediate dielectric with an enlarging this surface Provide elevation by using a spacer mask first thicker applied polysilicon layer locally different distances is etched back to the intended thickness of the first polysilicon layer. This elevation can be caused in particular by a bead on the flanks of a trench etched into the first polysilicon layer. An ONO layer can be applied as the intermediate dielectric, on those for the control gate electrode provided second polysilicon layer is applied. The remaining Process steps correspond to the production of conventional ones Flash memory cells and are known per se.

Es folgt eine genauere Beschreibung eines Beispiels des Verfahrens anhand der 1 bis 5, in denen jeweils ein Zwischenprodukt des Verfahrens im Querschnitt dargestellt ist.The following is a more detailed description of an example of the method using the 1 to 5 , in each of which an intermediate product of the method is shown in cross section.

In der 1 ist im Querschnitt ein Substrat 1 aus Halbleitermaterial dargestellt, in dem ein STI-Bereich 2 (Shallow Trench Isolation) hergestellt ist. Dieser STI-Bereich 2 ist daher elektrisch isolierendes Material. Auf der Oberseite des Halbleitermaterials wird durch thermische Oxidation eine dünne Oxidschicht hergestellt, die die erste Dielektrikumschicht 3 bildet (Gate-Oxid). Darauf wird die erste Polysiliziumschicht 4 aufgebracht, die für die Floating-Gate-Elektrode vorgesehen ist. Über dem STI-Bereich 2 wird in die erste Polysiliziumschicht 4 ein Graben 5 geätzt, der die Polysiliziumschicht 4 vollständig durchtrennt und vorzugsweise bis in den STI-Bereich 2 hinein reicht.In the 1 is a substrate in cross section 1 shown from semiconductor material in which an STI area 2 (Shallow trench isolation). This STI area 2 is therefore an electrically insulating material. A thin oxide layer is formed on the top of the semiconductor material by thermal oxidation, which is the first dielectric layer 3 forms (gate oxide). Then the first polysilicon layer 4 applied, which is provided for the floating gate electrode. Over the STI area 2 is in the first polysilicon layer 4 a ditch 5 etched the polysilicon layer 4 completely severed and preferably into the STI area 2 extends into it.

Ausgehend von der so erreichten Struktur wird, wie in der 2 dargestellt, auf die Oberseite ganzflächig eine Maskenschicht 6 aufgebracht, die vorzugsweise Nitrid ist. Durch isotropes Abscheiden dieser Maskenschicht 6 wird die Schicht überall in etwa gleichmäßiger Dicke aufgebracht. Durch anisotropes Rückätzen können die in der 2 mit gestrichelten Berandungen angedeuteten Maskierungsspacer 7 in an sich bekannter Weise hergestellt werden. Diese Maskierungsspacer 7 an den Flanken des Grabens 5 sind dafür vorgesehen, in dem nachfolgenden Ätzschritt die Flanken des Grabens 5 gegen den Ätzangriff zu schützen.Starting from the structure thus achieved, as in the 2 shown, a mask layer over the entire surface 6 applied, which is preferably nitride. By isotropic deposition of this mask layer 6 the layer is applied approximately uniformly everywhere. By anisotropic etching back in the 2 with masking spacer indicated by dashed borders 7 be produced in a manner known per se. This masking spacer 7 on the flanks of the trench 5 are intended for the flanks of the trench in the subsequent etching step 5 to protect against the caustic attack.

In der 3 ist im Querschnitt die Struktur der Maskierungsspacer 7 an den Flanken des Grabens 5 eingezeichnet. Die erste Polysiliziumschicht 4 wird dann auf die vorgesehene Dicke rückgeätzt, so dass seitlich der Maskierungsspacer 7 die eingezeichneten Wälle 8 stehen bleiben. Diese Wälle 8 besitzen eine sich nach oben hin verjüngende keilförmige Struktur. Die Schräge der beiden Flanken der Wälle 8 wird beim Ätzprozess durch die Wahl der Richtung des Ätzangriffs unter Berücksichtigung der Eigenschaften des Polysiliziums in an sich bekannter Weise erzeugt. Die Maskierungsspacer 7 werden dann entfernt.In the 3 is the structure of the masking spacer in cross section 7 on the flanks of the trench 5 located. The first polysilicon layer 4 is then etched back to the intended thickness so that the masking spacer is on the side 7 the marked ramparts 8th stop. These ramparts 8th have a wedge-shaped structure that tapers towards the top. The slope of the two flanks of the ramparts 8th is generated in the etching process by the choice of the direction of the etching attack taking into account the properties of the polysilicon in a manner known per se. The masking spacer 7 will then be removed.

In der 4 ist im Querschnitt dargestellt, dass vorzugsweise in einem nächsten Verfahrensschritt durch RTP-Oxidation eine dünne Oxidschicht 9 auf der Oberfläche der ersten Polysiliziumschicht 4 hergestellt wird. Diese dünne Oxidschicht wird anschließend nasschemisch weggeätzt, so dass die Grate 10, die die oberen Kanten der Wälle 8 bilden, abgerundet werden.In the 4 is shown in cross section that a thin oxide layer is preferably in a next process step by RTP oxidation 9 on the surface of the first polysilicon layer 4 will be produced. This thin oxide layer is then etched away by wet chemistry, so that the ridges 10 that the top edges of the ramparts 8th form, be rounded.

Anschließend wird gemäß der 5 auf die Oberseite der ersten Polysiliziumschicht 4 das Material des Zwischendielektrikums aufgebracht. Diese zweite Dielektrikumschicht 11 ist vorzugsweise eine ONO-Schicht (Oxid-Nitrid-Oxid-Schicht). Auf die zweite Dielektrikumschicht 11 wird wieder ganzflächig die zweite Polysiliziumschicht 12 aufgebracht, die für die Control-Gate-Elektrode vorgesehen ist.Then according to the 5 on top of the first polysilicon layer 4 applied the material of the intermediate dielectric. This second dielectric layer 11 is preferably an ONO layer (oxide-nitride-oxide layer). On the second dielectric layer 11 becomes the second polysilicon layer over the entire surface 12 applied, which is provided for the control gate electrode.

Bei diesem Ausführungsbeispiel des Verfahrens erhält man auf Grund des vorhandenen STI-Bereiches 2 durch die die erste Polysiliziumschicht 4 vollständig durchtrennende Grabenätzung eine vollständige elektrische Isolation der beiden in der 5 dargestellten verbleibenden Anteile der ersten Polysiliziumschicht 4. Diese Anteile bilden daher (in der 5 links und rechts eingezeichnet) jeweilige Floating-Gate-Elektroden, die zum Halbleitermaterial des Substrats 1 hin durch die erste Dielektrikumschicht 3 und zur Control-Gate-Elektrode der zweiten Polysiliziumschicht 12 hin durch die zweite Dielektrikumschicht 11 elektrisch isoliert sind. Eine hinreichend große Kapazität zwischen der Floating-Gate-Elektrode und der Control-Gate-Elektrode ergibt sich durch die Oberflächenvergrößerung, die mit der Herstellung der Wälle 8 erreicht wird.In this exemplary embodiment of the method, one obtains on the basis of the existing STI area 2 through which the first polysilicon layer 4 completely cutting trench etching a complete electrical insulation of the two in the 5 shown remaining portions of the first polysilicon layer 4 , These parts therefore form (in the 5 drawn in on the left and right) respective floating gate electrodes which form the semiconductor material of the substrate 1 through the first dielectric layer 3 and to the control gate electrode of the second polysilicon layer 12 through the second dielectric layer 11 are electrically isolated. A sufficiently large capacitance between the floating gate electrode and the control gate electrode results from the increase in surface area that occurs with the manufacture of the ramparts 8th is achieved.

Seitlich angrenzend an eine jeweilige Transistorstruktur einer jeweiligen nach diesem Verfahren hergestellten Speicherzelle befindet sich daher eine Kondensatorstruktur einer ausreichend hohen Kapazität. Mit dem angegebenen Herstellungsverfahren ergibt sich außerdem auf einfache Weise eine elektrische Isolation zwischen den einzelnen Speicherzellen. Vorteile dieses Verfahrens sind insbesondere die einfache Prozessführung ohne zusätzliche Maske und ohne Veränderung herkömmlicher Masken; auf die Verwendung spezieller dielektrischer Materialien kann verzichtet werden.Laterally adjacent to a respective one Transistor structure of a respective manufactured by this method There is therefore a capacitor structure of a memory cell sufficiently high capacity. Using the specified manufacturing process also results in simple way of electrical isolation between each Memory cells. The advantages of this method are particularly simple Litigation without additional Mask and without change conventional masks; on the use of special dielectric materials to be dispensed with.

Claims (4)

Verfahren zur Herstellung einer Floating-Gate-Struktur für nichtflüchtige Halbleiterspeicher, bei dem eine erste Dielektrikumschicht (3) auf Halbleitermaterial aufgebracht wird, eine für eine Floating-Gate-Elektrode vorgesehene erste Polysiliziumschicht (4) auf die erste Dielektrikumschicht (3) aufgebracht wird, eine als Zwischendielektrikum vorgesehene zweite Dielektrikumschicht (11) auf die erste Polysiliziumschicht (4) aufgebracht wird und eine als Control-Gate-Elektrode vorgesehene zweite Polysiliziumschicht (12) auf die zweite Dielektrikumschicht (11) aufgebracht wird, dadurch gekennzeichnet, dass ein Anteil einer Oberfläche der ersten Polysiliziumschicht (4) vor dem Aufbringen der zweiten Dielektrikumschicht (11) mit einer diese Oberfläche vergrößernden Erhebung versehen wird, indem unter Verwendung einer Spacer-Maske eine zunächst dicker aufgebrachte Polysiliziumschicht lokal unterschiedlich weit auf die vorgesehene Dicke der ersten Polysiliziumschicht rückgeätzt wird.Method for producing a floating gate structure for non-volatile semiconductor memories, in which a first dielectric layer ( 3 ) is applied to semiconductor material, a first polysilicon layer provided for a floating gate electrode ( 4 ) on the first dielectric layer ( 3 ) is applied, a second dielectric layer provided as an intermediate dielectric ( 11 ) on the first polysilicon layer ( 4 ) is applied and a second polysilicon layer provided as a control gate electrode ( 12 ) on the second dielectric layer ( 11 ) is applied, characterized in that a portion of a surface of the first polysilicon layer ( 4 ) before applying the second dielectric layer ( 11 ) is provided with an elevation that enlarges this surface, by using a spacer mask to etch back an initially thicker polysilicon layer locally to different degrees to the intended thickness of the first polysilicon layer. Verfahren nach Anspruch 1, bei dem in die zunächst dicker aufgebrachte Polysiliziumschicht, die als erste Polysiliziumschicht (4) vorgesehen ist, ein Graben (5) mit schrägen Flanken geätzt wird, an den Flanken dieses Grabens durch isotropes Aufbringen einer Maskenschicht (6) und anisotropes Rückätzen dieser Maskenschicht (6) Maskierungsspacer (7) ausgebildet werden, die die Flanken des Grabens abdecken, und unter Verwendung der Maskierungsspacer (7) als Maske das Polysilizium auf die vorgesehene Dicke der ersten Polysiliziumschicht (4) rückgeätzt wird, wobei seitlich zu den Maskierungsspacern (7) Wälle (8) als die Oberfläche der ersten Polysiliziumschicht (4) vergrößernde Erhebung gebildet werden.Method according to Claim 1, in which the first thicker polysilicon layer which is used as the first polysilicon layer ( 4 ) is provided, a trench ( 5 ) is etched with oblique flanks on the flanks of this trench by isotropically applying a mask layer ( 6 ) and anisotropic etching back of this mask layer ( 6 ) Masking spacer ( 7 ) that cover the flanks of the trench and using the masking spacer ( 7 ) as a mask, polysilicon to the intended thickness of the first polysilicon layer ( 4 ) is etched back, with the masking spacers ( 7 ) Ramparts ( 8th ) as the surface of the first polysilicon layer ( 4 ) magnifying survey are formed. Verfahren nach Anspruch 2, bei dem obere Grate (10) der hergestellten Wälle (8) aus Polysilizium vor dem Aufbringen der zweiten Dielektrikumschicht (11) verrundet werden, indem das Polysilizium oberflächlich oxidiert wird und das Oxid anschließend weggeätzt wird.The method of claim 2, wherein the top ridges ( 10 ) of the ramparts ( 8th ) made of polysilicon before the application of the second dielectric layer ( 11 ) are rounded off by surface-oxidizing the polysilicon and then etching the oxide away. Verfahren nach Anspruch 2 oder 3, bei dem der Graben (5) in der Polysiliziumschicht über einem in einem Substrat (1) aus Halbleitermaterial ausgebildeten STI-Bereich (2) so hergestellt wird, dass der Graben die Polysiliziumschicht vollständig in zwei Anteile durchtrennt und diese verbliebenen Anteile der Polysiliziumschicht gegeneinander elektrisch isoliert sind.A method according to claim 2 or 3, wherein the trench ( 5 ) in the polysilicon layer over one in a substrate ( 1 ) STI area formed from semiconductor material ( 2 ) is produced in such a way that the trench completely cuts the polysilicon layer into two parts and these remaining parts of the polysilicon layer are electrically insulated from one another.
DE2002129066 2002-06-28 2002-06-28 Production of a floating gate structure comprises applying a first dielectric layer on semiconductor material, applying a first polysilicon layer, applying a second dielectric layer and applying a second polysilicon layer Ceased DE10229066A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002129066 DE10229066A1 (en) 2002-06-28 2002-06-28 Production of a floating gate structure comprises applying a first dielectric layer on semiconductor material, applying a first polysilicon layer, applying a second dielectric layer and applying a second polysilicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002129066 DE10229066A1 (en) 2002-06-28 2002-06-28 Production of a floating gate structure comprises applying a first dielectric layer on semiconductor material, applying a first polysilicon layer, applying a second dielectric layer and applying a second polysilicon layer

Publications (1)

Publication Number Publication Date
DE10229066A1 true DE10229066A1 (en) 2004-01-29

Family

ID=29795946

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002129066 Ceased DE10229066A1 (en) 2002-06-28 2002-06-28 Production of a floating gate structure comprises applying a first dielectric layer on semiconductor material, applying a first polysilicon layer, applying a second dielectric layer and applying a second polysilicon layer

Country Status (1)

Country Link
DE (1) DE10229066A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129540B2 (en) * 2003-02-14 2006-10-31 Infineon Technologies Ag Semiconductor circuit arrangement with trench isolation and fabrication method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323085B1 (en) * 1999-04-05 2001-11-27 Micron Technology, Inc. High coupling split-gate transistor and method for its formation
US6326263B1 (en) * 2000-08-11 2001-12-04 United Microelectronics Corp. Method of fabricating a flash memory cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323085B1 (en) * 1999-04-05 2001-11-27 Micron Technology, Inc. High coupling split-gate transistor and method for its formation
US6326263B1 (en) * 2000-08-11 2001-12-04 United Microelectronics Corp. Method of fabricating a flash memory cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 2002/0 70 407 A1 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129540B2 (en) * 2003-02-14 2006-10-31 Infineon Technologies Ag Semiconductor circuit arrangement with trench isolation and fabrication method
US7368341B2 (en) 2003-02-14 2008-05-06 Infineon Technologies Ag Semiconductor circuit arrangement with trench isolation and fabrication method

Similar Documents

Publication Publication Date Title
DE19612948B4 (en) A method of manufacturing a semiconductor device with recessed channel structure
DE102005037986B4 (en) Method for producing a non-volatile memory module
DE102005061199B4 (en) Method for producing a memory module
DE4220497B4 (en) Semiconductor memory device and method for its production
DE19747776C2 (en) Flash semiconductor memory with stack gate and method for its production
DE19533165C2 (en) Method for producing a non-volatile memory cell with a stack gate electrode in a cell-shaped oxidation region
DE102005025951B4 (en) A method of manufacturing a multilayer gate stack structure comprising a metal layer and gate stack structure for an FET device
DE10355575B4 (en) A method of making sidewall spacers for a circuit element by increasing etch selectivity
DE10030308A1 (en) Production of a contact pin of a semiconductor element comprises using a gas mixture containing sulfur hexafluoride, trifluoromethane and carbon tetrafluoride in the back etching of the polysilicon layer
DE4341698B4 (en) Semiconductor component with a storage capacitor and method for its production
DE10228565A1 (en) Non-volatile memory device and manufacturing method thereof
DE10128718B4 (en) Trench capacitor of a DRAM memory cell with metallic collarbear and non-metallic conduction bridge to the select transistor
DE102006049613B4 (en) A method of forming row select transistors of a NAND type EEPROM device and devices formed therewith
DE102004030172A1 (en) Manufacture of flash memory device e.g. NAND type flash memory device, involves etching conductive layers and dielectric layers in single etch apparatus using hard mask layer as mask, where a control gate and a floating gate are formed
DE102004038874B4 (en) 1-bit SONOS memory cell and manufacturing process
DE4007604A1 (en) SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
DE10158798A1 (en) Capacitor and method of making a capacitor
DE102005022574A1 (en) Semiconductor memory device with isolation trench structure and associated manufacturing method
DE10120302B4 (en) Method for producing a semiconductor component
DE4447149A1 (en) Completely planar, concave MOS transistor for VLSI circuit
DE102004060668A1 (en) Semiconductor device, e.g. flash memory device, comprises barrier metal layer formed between metal layer and interlayer insulating film and including tungsten nitride or titanium silicon nitride
DE10229065A1 (en) Method for producing an NROM memory cell array
DE10303926B4 (en) Improved technique for making contacts for buried doped regions in a semiconductor device
DE10226964A1 (en) Method for manufacturing an NROM memory cell arrangement
DE10242145B4 (en) Semiconductor device with local interconnect layer and manufacturing method

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection