DE10224283B4 - Verfahren zur Speichersteuerung - Google Patents

Abstract

Verfahren zur Speichersteuerung für einen über eine Einrichtung zur Erkennung und Korrektur von Bitfehlern an eine Verarbeitungseinheit angeschlossenen Halbleiterspeicher dadurch gekennzeichnet, dass ein vorgebbarer Speicherbereich des Halbleiterspeichers, der durch eine Anfangsadresse und eine Endadresse begrenzt ist, vor unbeabsichtigten Schreibzugriffen geschützt wird, wobei die durch die Verarbeitungseinheit initiierten Schreibzugriffe auf den schreibgeschützten Speicherbereich unterdrückt werden und die durch die Einrichtung zur Erkennung und Korrektur von Bitfehlern initiierten Schreibzugriffe zum Rückschreiben eines korrigierten Datenelements auf den schreibgeschützten Speicherbereich zugelassen werden.

Description

• Die Erfindung betrifft ein Verfahren zur Speichersteuerung für einen über eine Einrichtung zur Erkennung und Korrektur von Bitfehlern an eine Verarbeitungseinheit angeschlossenen Halbleiterspeicher.
• In der Mess-, Steuer- und Regelungstechnik wird bevorzugt statischer Speicher, im folgenden als SRAM bezeichnet, eingesetzt, um mittels einer Batteriepufferung einen Datenerhalt sicherstellen zu können. Auf diese Weise ist ein insbesondere in der chemischen Industrie geforderter stoßfreier Wiederanlauf einer Anlage realisierbar. Durch den technischen Fortschritt der letzten Jahre sind zum einen die Strukturbreiten der SRAM – Bausteine drastisch reduziert worden, zum anderen ist der Speicherbedarf stark gestiegen.
• Die geringe Strukturbreite einer SRAM-Zelle führt zu dem Effekt, dass die Energie eines Alpha-Teilchens ausreichen kann, um den Speicherinhalt der SRAM-Zelle zu verändern. Dabei zeigt sich, dass die 6-Transistor-SRAM-Zelle prinzipiell unempfindlicher ist als eine 4-Transistor-SRAM-Zelle, aber lediglich ein gradueller Unterschied in der Fehlerwahrscheinlichkeit existiert. Die störenden Alpha-Teilchen werden bei diesem Phänomen aus dem Gehäusematerial, mit dem der Speicherchip vergossen ist, emittiert, so dass eine nachträgliche, externe Schirmung keine Abhilfe schafft.
• Darüber hinaus hat der gestiegene Speicherbedarf in automatisierungstechnischen Anlagen der Mess-, Steuer- und Regelungstechnik dazu geführt, dass dieser statistisch verteilte Fehlermechanismus in der Praxis nachweisbar ist. Umfangreiche Messungen haben gezeigt, dass auch bei Verwendung hochwertiger SRAM-Bausteine, die mit einer 6-Transistor-Zelle und strahlungsarmen Gehäusematerialien gefertigt werden, im statistischen Mittel ein Bitfehler pro Jahr in einer 8 MByte großen Speicherbaugruppe auftritt. Seitens der Anlagenbetreiber wird weder ein unvorhersagbares Systemverhalten, wenn dieses Phänomen unbeachtet bleibt, noch, die Anlage bei Erkennung eines Bitfehlers anzuhalten, akzeptiert.
• Daraus ergibt sich die Forderung nach einer Einrichtung zur Erkennung und Korrektur von Bitfehlern, die mindestens in der Lage ist, 1-Bit-Fehler zu erkennen und zu korrigieren und 2-Bit-Fehler zu erkennen und zu signalisieren, so dass nur korrekte Daten zur weiteren Verarbeitung bereitgestellt werden. Eine derartige Einrichtung ist als 32-BIT FLOW-THRU ERROR DETECTION AND CORRECTION UNIT unter der Typbezeichnung 49C465 der Firma Integrated Device Technology bekannt und im Datenblatt IDT49C465/IDT49C465A, Dokumentnummer DSC-2552/8, sowie in der Application Note AN-64 beschrieben. Die Einrichtung ist in den Datenübertragungsweg zwischen dem Arbeitsspeicher und einer Verarbeitungseinheit eingefügt und wird von der Verarbeitungseinheit gesteuert.
• Zur Erkennung und Korrektur von Bitfehlern mit Hilfe einer derartigen Einrichtung ist ein Prüfspeicher vorgesehen und jedem Speicherplatz des Arbeitsspeichers ein Speicherplatz des Prüfspeichers zugeordnet. Bei Speichern eines Datenworts werden unter der Adresse des Speicherplatzes des Datenworts im Arbeitsspeicher zusätzlich redundante Bits, im weiteren als Prüfbits bezeichnet, im Prüfspeicher abgespeichert, die durch Bildung der Paritätssumme über verschiedene Teile des Datenworts gewonnen werden.
• Beim Auslesen des Speicherworts werden die Teilparitäten nach der gleichen Bildungsvorschrift erneut gebildet und mit den ebenfalls ausgelesenen Prüfbits verglichen. Stimmen die gerade berechneten Prüfbits mit den abgespeicherten überein, gilt das ausgelesene Datenwort als fehlerfrei. Bei auftretenden Differenzen wird aus dem Muster der Nichtübereinstimmung, dem sogenannten Syndrom, auf den Fehler geschlossen. Bestimmte Syndrommuster werden decodiert und damit eine verfälschte Bitposition im Datenwort ermittelt, die durch Invertieren korrigiert wird, so dass ausschließlich korrekte Datenworte an die Verarbeitungseinheit weitergeleitet werden.
• Darüber hinaus ist aus der DE 102 21 935 ein Verfahren zur Erkennung und Korrektur von Bitfehlern beim Lesen von in Halbleiterspeichern abgelegten Datenelementen bekannt, bei dem zur dauerhaften Korrigierbarkeit jedes fehlerbehafteten Datenelements jedes als fehlerhaft erkannte und korrigierte Datenelement sowie das zugehörige Prüfdatum unmittelbar in inverser Datenübertragungsrichtung in den Halbleiterspeicher zurückgeschrieben wird.
• Für einen zumindest partiell schreibgeschützten Halbleiterspeicher besteht jedoch das Problem, dass das Rückschreiben eines korrigierten Datenelements infolge des Schreibschutzes versagt. Dadurch besteht bei Befall eines bereits fehlerhaften Datenelements mit weiteren Bitfehlern die Gefahr, dass die Grenze der Korrigierbarkeit für eine gegebene Einrichtung zur Erkennung und Korrektur von Bitfehlern überschritten wird.
• Der Erfindung liegt daher die Aufgabe zugrunde, einen flexiblen Schreibschutz für einen Halbleiterspeicher anzugeben.
• Erfindungsgemäß wird diese Aufgabe mit den Schritten des Patentanspruchs gelöst.
• Die Erfindung geht aus von einem über eine Einrichtung zur Erkennung und Korrektur von Bitfehlern an eine Verarbeitungseinheit angeschlossenen Halbleiterspeicher. Die Einrichtung zur Erkennung und Korrektur von Bitfehlern ist geeignet, jedes als fehlerhaft erkannte und korrigierte Datenelement sowie das zugehörige Prüfdatum unmittelbar in inverser Datenübertragungsrichtung in den Halbleiterspeicher zurückzuschreiben.
• Der Halbleiterspeicher ist zumindest partiell vor unbeabsichtigter Veränderung seines Inhalts schreibgeschützt. Der schreibgeschützte Speicherbereich ist durch eine vorgebbare Anfangsadresse und eine vorgebbare Endadresse begrenzt.
• Bei gesetztem Schreibschutz werden alle durch die Verarbeitungseinheit initiierten Schreibzugriffe auf den schreibgeschützten Speicherbereich unterdrückt. Dadurch werden unbeabsichtigte Veränderungen des Speicherinhalts vermieden.
• Die durch die Einrichtung zur Erkennung und Korrektur von Bitfehlern initiierten Schreibzugriffe auf den schreibgeschützten Speicherbereich werden zugelassen. Dadurch gelingt es, trotz gesetztem Schreibschutz jedes als fehlerhaft erkannte und korrigierte Datenelement sowie das zugehörige Prüfdatum unmittelbar in den Halbleiterspeicher zurückzuschreiben. Dabei wird das Datenelement inhaltlich unverändert belassen. Vorteilhafterweise wird der Befall eines bereits fehlerhaften Datenelements mit weiteren Bitfehlern, die Grenze der Korrigierbarkeit für eine gegebene Einrichtung zur Erkennung und Korrektur von Bitfehlern überschreiten, vermieden.

Claims (1)

1. Verfahren zur Speichersteuerung für einen über eine Einrichtung zur Erkennung und Korrektur von Bitfehlern an eine Verarbeitungseinheit angeschlossenen Halbleiterspeicher dadurch gekennzeichnet, dass ein vorgebbarer Speicherbereich des Halbleiterspeichers, der durch eine Anfangsadresse und eine Endadresse begrenzt ist, vor unbeabsichtigten Schreibzugriffen geschützt wird, wobei die durch die Verarbeitungseinheit initiierten Schreibzugriffe auf den schreibgeschützten Speicherbereich unterdrückt werden und die durch die Einrichtung zur Erkennung und Korrektur von Bitfehlern initiierten Schreibzugriffe zum Rückschreiben eines korrigierten Datenelements auf den schreibgeschützten Speicherbereich zugelassen werden.