DE10223175A1

DE10223175A1 - Data encryption method e.g. for application in integrated circuit arrangements, uses part key as randomly selected key

Info

Publication number: DE10223175A1
Application number: DE2002123175
Authority: DE
Inventors: Josef Riegebauer; Andrea Beit-Grogger; Holger Bock
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-05-24
Filing date: 2002-05-24
Publication date: 2003-12-11

Abstract

A method for data encryption in an integrated circuit arrangement has part procedural steps for protecting against unsanctioned analysis. A further, at least similar 'hidden' procedural step with a random selected key is carried out at least partly in parallel to a partial procedural step protecting against analysis. The randomly selected key is specifically a part-key. An Independent claim is given for a device for carrying out an data encoding procedure.

Description

Verfahren zur Verschlüsselung von Daten und eine Vorrichtung zur Durchführung des Verfahrens. Data encryption method and device to carry out the procedure.

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Verschlüsselung von Daten in einer integrierten Schaltungsanordnung mit vor einer unberechtigten Analyse zu schützenden Teilverfahrensschritten. The invention relates to a method and an apparatus for Encryption of data in an integrated Circuit arrangement with to be protected from an unauthorized analysis Part process steps.

Mit der Zunahme des elektronischen Datenaustausches nimmt auch der Angriff unberechtigter Personen auf die ausgetauschten Daten zu. Aus diesem Grund gewinnt der Schutz der ausgetauschten Daten immer mehr an Bedeutung. With the increase in electronic data exchange takes place also the attack of unauthorized persons on the exchanged data. For this reason, the protection of the exchanged data is becoming increasingly important.

Um die Daten zu schützen werden sie elektronisch verschlüsselt. Dazu sind verschiedene Verfahren bekannt. Zum Beispiel: DES, AES, IDEA, LOKI 91, FEAL, Blow Fish, Triple DES mit zwei oder drei Schlüsseln. Desweiteren werden grundsätzlich zwei Gruppen von Verschlüsselungsverfahren unterschieden. Zum einen Blockverschlüsselungsverfahren und zum anderen Stromverschlüsselungsverfahren. Allen genannten Verfahren ist gemein, daß sie zur Verschlüsselung sich elektronischer Schlüssel bedienen. Demzufolge gilt es also, nicht nur die übertragenen Daten zu schützen, sondern in gleichem Maße zumindest auch die dazu verwendeten Schlüssel und Schaltungsanordnungen. To protect the data, they are encrypted electronically. Various methods are known for this. For example: DES, AES, IDEA, LOKI 91 , FEAL, Blow Fish, Triple DES with two or three keys. Furthermore, a distinction is made between two groups of encryption methods. On the one hand block encryption method and on the other hand stream encryption method. All of the methods mentioned have in common that they use electronic keys for encryption. Accordingly, it is important not only to protect the transmitted data, but also to the same extent at least the keys and circuit arrangements used for this.

Elektronische Schaltungsanordnungen zur Realisierung der Verschlüsselungsalgorithmen sind aufgebaut aus kleinen und kleinsten elektronischen Komponenten, die wiederum in einem elektronischen Chip zu komplexen Schaltungen auf kleinstem Raum zusammengeführt werden. Abhängig von den in den Schaltungen verarbeiteten Daten und den verwendeten Schlüsseln, können durch die in den Schaltungen sich bewegenden Elektronen physikalische Seiteneffekte beobachtet, gemessen und aufgezeichnet werden. Eine Analyse dieser sogenannten Seiteneffekte erlaubt Rückschlüsse auf die zu schützenden Daten. Electronic circuit arrangements for realizing the Encryption algorithms are made up of small and smallest electronic components, which in turn in one electronic chip to complex circuits on the smallest Space can be merged. Depending on the in the Circuits processed data and the keys used, can by moving in the circuits Electrons observed, measured and physical side effects to be recorded. An analysis of this so-called Side effects allow conclusions to be drawn about the data to be protected.

Bekannte Seiteneffekte sind z. B.:

- der benötigte Energiebedarf der verwendeten Schaltung,
- die Stromaufnahme der verwendeten Schaltung,
- oder die elektromagnetische Abstrahlung der Schaltung.

Known side effects are e.g. B .:

- the required energy requirement of the circuit used,
- the current consumption of the circuit used,
- or the electromagnetic radiation of the circuit.

Abhängig von den verwendeten Schlüsseln und übertragenen Daten ergeben die oben genannten Seiteneffekte, über die Zeit betrachtet, ein charakteristisches Profil. Diese Profile erlauben, mit mathematischen und/oder statistischen Mitteln Rückschlüsse auf die verwendeten Schlüssel und die verschlüsselten Daten. Depending on the keys used and transferred Data give the side effects mentioned above, over time considered a characteristic profile. These profiles allow, with mathematical and / or statistical means Conclusions about the keys used and the encrypted data.

Ein dazu geeignetes, bekanntes Verfahren wird DPA (Differential Power Analysis) genannt und wurde von Kocher, P., Jaffe, J. und Jun, B., Differential Power Analysis, in Crypto 1999, vorgestellt. A suitable, known method is called DPA (Differential Power Analysis) and was presented by Kocher, P., Jaffe, J. and Jun, B., Differential Power Analysis, in Crypto 1999 .

Abwehrmaßnahmen gegen DPA haben das Ziel, Angriffe auf die zu schützende Information zu erschweren, in dem der erforderliche Aufwand für die Ermittlung der Information so hoch wie möglich gesetzt wird. Es bieten sich dazu verschiedene Vorgehensweisen an. So können die charakteristischen Profile durch ein Rauschen überlagert werden. Es ist jedoch bereits möglich, dieses Rauschen wiederum mit statistischen und/oder mathematischen Mitteln herauszufiltern bzw. aus dem Profil zu entfernen, da die Quantität und die Qualität des charakteristischen Profils zu verschieden von dem Rauschprofil ist. Countermeasures against DPA have been designed to target attacks to complicate protective information in which the effort required to determine the information as high as possible. There are various options Procedures. So the characteristic profiles can go through a noise can be superimposed. However, it is already possible to in turn this noise with statistical and / or filter out mathematical means or from the profile remove because the quantity and quality of the characteristic profile is too different from the noise profile.

Desweiteren ist in der Druckschrift US 6,327,661 B1 vorgeschlagen, die Startpunkte der einzelnen Verschlüsselungsoperationen zu verschieben und dies mit einer Durchmischung der Einzeloperationen zu kombinieren. Furthermore, US 6,327,661 B1 suggested the starting points of each Postpone encryption operations and this with a mix of Combine individual operations.

Auch ist es möglich, mit einer sogenannten "Differential Precharge Logic" schaltungstechnisch die Entstehung solcher charakteristischen Profile durch die Verminderung des sogenannten Signal-Rauschverhältnisses zu vermeiden. Dies erfordert jedoch einen erhöhten Platzbedarf und Entwicklungsaufwand, bei der Realisierung der logischen Schaltungen und eine höhere Strom und Leitungsaufnahme im Betrieb der logischen Schaltungen. It is also possible to use a so-called "differential Precharge Logic "in terms of circuitry the emergence of such characteristic profiles by reducing the to avoid so-called signal-to-noise ratio. This however, requires an increased space and Development effort in the implementation of the logic circuits and a higher current and line consumption in the operation of the logical Circuits.

Es ist die Aufgabe der Erfindung, ein Verfahren anzubieten, das den Aufwand zur Ermittlung geschützter Informationen durch die Nutzung von Seiteneffekten logischer Schaltungen deutlich erhöht und dabei den Platzbedarf für die Schaltungen gegenüber gegenüber den oben genannten Maßnahmen verringert. It is the object of the invention to offer a method that is the effort to find protected information by using side effects of logic circuits significantly increased and the space required for the circuits reduced compared to the above measures.

Diese Aufgabe wird durch ein Verfahren zur Verschlüsselung von Daten in einer integrierten Schaltungsanordnung mit vor einer unberechtigten Analyse zu schützenden Teilverfahrensschritten gelöst, indem zumindest teilweise parallel zu einem vor einer Analyse zu schützendem Teilverfahrensschritt ein weiterer zumindest ähnlich ablaufender Tarnverfahrensschritt mit einem zufällig ausgewählten Schlüssel ausgeführt wird. Dazu wird eine Vorrichtung zur Durchführung des Verfahrens vorgeschlagen, wobei eine Verschlüsselungseinrichtung mit mindestens zwei Verschlüsselungseinheiten zur parallelen Verschlüsselung von Daten mit Mittel zur Bereitstellung eines zufällig ausgewählten Teilschlüssels ausgestattet ist. This task is accomplished through an encryption process of data in an integrated circuit arrangement with before an unauthorized analysis Sub-process steps solved by at least partially parallel to one before an analysis to be protected sub-process step Another at least similar camouflage process step with a randomly selected key. For this purpose, a device for performing the method proposed, an encryption device with at least two encryption units for parallel Encryption of data with means to provide a randomly selected subkey.

In einer Weiterbildung des Verfahrens werden die parallel ablaufenden Tarnverfahrensschritte mit zufällig ausgewählten Teilschlüsseln ausgeführt, die mit Mitteln zur Bereitstellung dieser Teilschlüssel, geführt durch eine Steuereinheit, den Verschlüsselungseinheiten zugeführt werden. In a further development of the method, the parallel ongoing camouflage process steps with randomly selected Subkeys run with means of deployment this subkey, managed by a control unit, the Encryption units are supplied.

Diese parallelen Tarnverfahrensschritte ergeben ein anderes, dabei jedoch ähnlich geartetes Profil, so daß es deutlich schwieriger mit bekannten mathematischen oder statistischen Mitteln von dem Profil des zu schützenden Verfahrensschrittes unterscheidbar ist, da die Quantität und die Qualität sowie das zeitliche Auftreten der beiden Profile sich nicht wesentlich voneinander unterscheiden. These parallel camouflage steps result in a different but similar profile, so that it is clear more difficult with known mathematical or statistical Averaging the profile of the process step to be protected is distinguishable as the quantity and quality as well the timing of the two profiles does not change differ significantly from each other.

Das erfindungsgemäße Verfahren eignet sich vorteilhaft für alle Block- und Stromalgorithmen, die zur Verschlüsselung herangezogen werden können. Dazu gehören z. B. die im Folgenden nur mit ihren Kurzbezeichnungen benannten Algorithmen wie: DES, AES, IDEA, LOKI 91, FEAL, Blow Fish, Triple DES mit zwei oder drei Schlüsseln. The method according to the invention is advantageously suitable for all block and stream algorithms that can be used for encryption. These include e.g. B. the algorithms named below with their short names only: DES, AES, IDEA, LOKI 91 , FEAL, Blow Fish, Triple DES with two or three keys.

Insbesondere bei Blockalgorithmen bietet es sich an, das gesamte Verschlüsselungsverfahren in Zeittakte aufzuteilen, wobei während eines Zeittaktes eine vorbestimmte Anzahl von Teilverfahrensschritten parallel abgearbeitet wird. Dabei kann statt eines Teilverfahrensschrittes auch ein Tarnverfahrensschritt ausgeführt werden. Vorteilhaft an dieser Ausgestaltung ist die Verwendung der selben Hardware-Logik für die nacheinander folgenden Verfahrensschritte und der damit einsparbare Hardwarebedarf. In the case of block algorithms in particular, it makes sense to do that to divide entire encryption processes into time cycles, wherein a predetermined number of during a clock cycle Sub-process steps are processed in parallel. there can instead of a sub-process step Camouflage process step are carried out. Advantage of this Design is the use of the same hardware logic for the successive procedural steps and thus saving hardware requirements.

Diese Ausgestaltung bietet zudem die Möglichkeit, in jedem einzelnen Zeittakt einen parallelen Tarn- bzw. Teilverfahrensschritt mit zufälligem Schlüssel auszuführen. Dabei erhöht sich nur die benötigte Zeit für das gesamte Verschlüsselungsverfahren, da zur Abarbeitung sämtlicher Teilverfahrensschritte ein oder mehrere zusätzliche Zeittakte benötigt werden. Der Aufwand für die zusätzlich benötigte Hardware erhöht sich dabei nur gering. Es wird für die Tarnverfahrensschritte die selbe Hardware benutzt, die in anderen Zeittakten reguläre Teilverschlüsselungsschritte durchführt. Die Steuerung der Zuführung von regulären Schlüsseln und Tarnschlüsseln übernimmt eine geeignete Steuereinheit. Es wird dabei in jedem Zeittakt, ein gegebenenfalls zu schützender Verfahrensschritt getarnt und dabei zeitgleich ein Höchstmaß an Performance bei einem Minimum an Hardwarebedarf sichergestellt. This configuration also offers the opportunity in everyone a parallel camouflage or Execute sub-process step with random key. there only increases the time needed for the whole Encryption process, because to process all Sub-process steps one or more additional clock cycles required become. The effort for the additionally required hardware increases themselves only slightly. It is used for the camouflage process steps uses the same hardware as in other times carries out regular partial encryption steps. The control of the Supply of regular keys and camouflage keys takes over a suitable control unit. It will be in everyone Timing, a process step that may need to be protected camouflaged and at the same time a high level of performance a minimum of hardware requirements.

Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Vorrichtung zur Verschlüsselung von Daten in einer integrierten Schaltungsanordnung mit vor einer unberechtigten Analyse zu schützenden Teilverfahrensschritten sieht vor, nicht in allen Zeittakten Tarnverschlüsselungsschritte durchzuführen, sondern nur diejenigen Zeittakte mit Tarnverschlüsselungsschritten zu versehen, die im besonderen Maße schützenswert oder durch bekannte Analysemethoden angreifbar sind. Damit wird bei gleicher Schutzwirkung die Performance des gesamten Verschlüsselungsverfahrens noch erhöht. Dies ist auch ohne Erweiterung der logischen Schaltung für die Verschlüsselung möglich, indem erfindungsgemäß diejenigen Takte mit den besonders schützenswerten oder besonders angreifbaren Verfahrensschritten oder Teilverfahrensschritten um mindestens einem parallelen Tarnverfahrensschritt erweitert werden. Um das Verfahren zu realisieren werden die logischen Schaltungen zusätzlich um ein Mittel zur Auswahl der regulär verschlüsselten Daten erweitert. Another advantageous embodiment of the invention Method and the device according to the invention Encryption of data in an integrated Circuit arrangement with to be protected from an unauthorized analysis There are partial procedural steps, not in all time cycles Perform encryption steps, but only those clock cycles with camouflage encryption steps provided that are particularly worthy of protection or by known Analysis methods are vulnerable. This is the same Protective effect the performance of the whole Encryption process increased. This is also without extending the logical circuit for encryption possible by According to the invention those bars with the special process steps that are worthy of protection or are particularly vulnerable or Sub-process steps by at least one parallel Camouflage process step can be expanded. To the procedure the logic circuits will also be implemented by one Means for selecting the regularly encrypted data extended.

Im Falle einer DES-Verschlüsselung sind die beiden ersten und die beiden letzten Teilverschlüsselungsschritte von insgesamt 16 Teilverschlüsselungsschritten besonders durch die "Differential Power Analysis" angreifbar, bzw. analysierbar. Damit ist es vorteilhaft in einem solchem Fall diese Teilverschlüsselungsschritte durch parallele Tarnverschlüsselungsschritte zu schützen. In the case of DES encryption, the first two are and the last two partial encryption steps in total 16 partial encryption steps especially through the "Differential Power Analysis" can be attacked or analyzed. In order to it is advantageous in such a case this Partial encryption steps through parallel camouflage encryption steps to protect.

In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist die Verschleierung des Startzeitpunktes einzelner Teilverfahrensschritte vorgesehen. Dies wird erreicht durch zufällig erzeugte Verschiebungen des Startzeitpunktes der einzelnen Tarn- und/oder Teilverfahrensschritte innerhalb eines Zeittaktes unter der Zuhilfenahme von Zeitverzögerungsgliedern, die den Verschlüsselungseinheiten in zufälliger Auswahl vorgeschaltet sind. In a further advantageous embodiment of the invention is the concealment of the start time of individuals Sub-procedural steps provided. This is achieved through randomly generated shifts in the start time of the individual camouflage and / or partial process steps within a timing with the help of Time delay elements that the encryption units in random Selection upstream.

Bei gleichzeitiger, zumindest teilweise parallelen Abarbeitung von Tarnverfahrensschritten und zu schützenden Teilverfahrensschritten kann somit nicht nur der Verfahrensschritt an sich, sondern auch vorteilhaft dessen Startzeit, Endzeit und Ablaufdauer verschleiert werden. Desweiteren ergeben sich durch das erfindungsgemäße Verfahren die folgenden Vorteile:

- die Verwendung einer sogenannten Differential-Precharge- Logic kann entfallen, da es durch die Tarnung der Teilverfahrensschritte nicht mehr erforderlich ist, ein möglichst geringes Signalrauschverhältnis zu erhalten bzw. ein charakteristisches Profil der Schaltungen durch schaltungstechnische Maßnahmen zu verhindern. Im Weiteren wird dadurch der Raum- und Flächenbedarf der logischen Schaltungen verringert.
- Der zusätzliche Aufwand für das Design und die Entwicklung der logischen Schaltung ist gering, da außer einer Auswahleinrichtung zur Differenzierung der Ergebnisse aus regulären Verschlüsselungsschritten und Tarnverschlüsselungsschritten und der Zeitverzögerungsglieder eine zusätzliche logische Schaltung für das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung nicht erforderlich ist.
- Der durch das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung mögliche Verzicht auf die sogenannte "Differential-Precharge-Logic" ermöglicht im Rahmen des Schaltungsdesigns die Verwendung von VHDL oder ähnlichen Hardwarebeschreibungssprachen. Dabei steht VHDL für Very highspeed integrated circuit Hardware Description Language.
- Das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung ist unabhängig von dem eingesetzten Verschlüsselungsverfahren und eignet sich demzufolge für alle bekannten und zukünftigen Verschlüsselungsverfahren.

With simultaneous, at least partially parallel processing of camouflage process steps and partial process steps to be protected, not only the process step itself, but also advantageously its start time, end time and expiry time can be obscured. Furthermore, the method according to the invention has the following advantages:

- The use of a so-called differential precharge logic can be omitted, since the camouflaging of the sub-process steps means that it is no longer necessary to obtain the lowest possible signal-to-noise ratio or to prevent a characteristic profile of the circuits by means of circuitry measures. Furthermore, the space and space requirements of the logic circuits are reduced.
- The additional effort for the design and development of the logic circuit is low, since apart from a selection device for differentiating the results from regular encryption steps and camouflage encryption steps and the time delay elements, an additional logic circuit for the method and the device according to the invention is not required.
- The fact that the so-called "differential precharge logic" can be dispensed with by the method and the device according to the invention enables the use of VHDL or similar hardware description languages in the context of the circuit design. VHDL stands for Very highspeed integrated circuit Hardware Description Language.
The method and the device according to the invention are independent of the encryption method used and are therefore suitable for all known and future encryption methods.

Im folgenden ist das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung durch zwei Figuren und ein Ausführungsbeispiel näher erläutert. Es zeigen: The following is the inventive method and the device according to the invention by two figures and one Embodiment explained in more detail. Show it:

Fig. 1, ein in fünf Zeittakte aufgeteiltes Verschlüsselungsverfahren nach DES mit den Tarnverfahrensschritten in tabellarischer Form und Fig. 1, an encryption process divided into five clock cycles according to DES with the camouflage process steps in tabular form and

Fig. 2, eine schematische Darstellung einer erfindungsgemäßen Vorrichtung mit vier S-Boxen am Beispiel eines DES Verfahrens. Fig. 2, a schematic representation of an inventive device with four S-boxes using the example of a DES method.

Das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung zeichnen sich dadurch aus, daß die Anwendung unabhängig von dem verwendeten Verschlüsselungsverfahren ist. Beispielhaft für alle bekannten Verschlüsselungsverfahren ist das erfindungsgemäße Verfahren am DES (Data Encryption Standart) beschrieben. The inventive method and the inventive Device are characterized in that the application is independent of the encryption method used. An example of all known encryption methods is the inventive method at DES (Data Encryption Standard).

Jeder Verfahrensschritt kann durch einen parallel abzuarbeitenden gleichgearteten Verfahrensschritt mit zufällig gewählten Eingangsdaten, zum Beispiel zufällig gewählter Teilschlüssel, gegenüber einem Analyseverfahren wie zum Beispiel der DPA (Differential Power Analysis) getarnt werden. Each process step can be carried out in parallel process step of the same type to be processed with random selected input data, for example randomly selected Partial key, compared to an analysis method such as the DPA (Differential Power Analysis).

Bei einer DES-Verschlüsselung, die in insgesamt 16 Teilverschlüsselungsschritten abläuft, sind in besonderem Maße die ersten und letzten beiden Verschlüsselungsschritte schützenswert, da hier die Möglichkeit, geschützte Information durch DPA zu ermitteln, besonders stark gegeben ist. With DES encryption, which consists of a total of 16 Partial encryption steps are in progress first and last two encryption steps worth protecting because here the possibility of protected information by To determine DPA is particularly strong.

Üblicherweise genügt es, die 16 Teilverschlüsselungsschritte R1 bis R16 mit vier S-Boxen S1 bis S4 in vier Zeittakten T1 bis T4 abzuarbeiten, wobei jeder Zeittakt eine vorbestimmte Zeit umfaßt. Um zusätzliche Tarnverschlüsselungsschritte RX abzuarbeiten besteht das erfindungsgemäße Verfahren aus fünf Zeittakten. Die damit gegenüber dem "ungeschützten" Verfahren gewonnene Verarbeitungskapazität ist mit Tarnverschlüsselungsschritten RX im ersten Zeittakt T1 und im letzten Zeittakt T5 aufgefüllt. The 16 partial encryption steps are usually sufficient R1 to R16 with four S-boxes S1 to S4 in four time cycles T1 to process T4, each clock cycle a predetermined Time includes. For additional camouflage encryption steps RX The process according to the invention consists of five Time clocks. The so compared to the "unprotected" process processing capacity gained is with Camouflage encryption steps RX in the first time clock T1 and in the last Timing T5 filled up.

Es werden dabei in den Tarnverschlüsselungsschritten RX zufällig gewählte Teilschlüssel angewandt. Diese werden durch eine Steuereinheit 15 über die Teilschlüsseleingänge 10, 11, 12 und 13 den Verschüsselungseinheiten zugeführt. Die Tarnverschlüsselungsschritte erzeugen ein Profil, das den zu schützenden Verschlüsselungsschritten sehr ähnlich ist. Ein Angriff mit DPA bleibt somit wirkungslos, da derzeit keine mathematischen oder statistischen Verfahren bekannt sind, die es ermöglichen, die beiden, aus den parallel ablaufenden Teilverschlüsselungsschritten resultierenden Profile, zu trennen. Randomly selected partial keys are used in the camouflage encryption steps RX. These are fed to the encryption units by a control unit 15 via the partial key inputs 10 , 11 , 12 and 13 . The camouflage encryption steps create a profile that is very similar to the encryption steps to be protected. An attack with DPA is therefore ineffective since there are currently no known mathematical or statistical methods that make it possible to separate the two profiles resulting from the partial encryption steps that run in parallel.

Durch den zusätzlichen Einsatz einer zufälligen Verschiebung des Startzeitpunktes der einzelnen Verschlüsselungsschritte wird die Analyse durch DPA (Differential Power Analysis) zusätzlich erschwert. Fig. 2 beschreibt dazu eine erfindungsgemäße Vorrichtung in einer schematischen Darstellungsform. Es ist das Prinzip einer DES-Verschlüsselung (Data Encryption Standart) mit vier S-Boxen (S1 bis S4) dargestellt. Zur Abarbeitung aller 16 Teilverschlüsselungsschritten muß das dargestellte Schema vier mal durchlaufen werden, was vier Zeittakten entspricht. Die zufällige Verschiebung der Startzeitpunkte der Teilverschüsselungsschritte erfolgt dabei mit Schlüsseln aus dem Mittel 16 zur Bereitstellung zufällig ausgewählter Schlüssel, durch die Zeitverzögerungglieder 7, 8 und 9, die den Verschlüsselungseinheiten 2, 3 und 4 vorgeschaltet sind. The additional use of a random shift in the start time of the individual encryption steps makes the analysis by DPA (Differential Power Analysis) even more difficult. Fig. 2 to describe a device according to the invention in a schematic presentation. The principle of DES encryption (Data Encryption Standard) with four S-Boxes (S1 to S4) is shown. To process all 16 partial encryption steps, the diagram shown must be run through four times, which corresponds to four time cycles. The random shift of the starting times of the partial encryption steps takes place with keys from the means 16 for providing randomly selected keys, through the time delay elements 7 , 8 and 9 , which are connected upstream of the encryption units 2 , 3 and 4 .

Erfindungsgemäß besteht das Verfahren gegenüber dem "ungeschütztem" Verfahren aus fünf Zeittakten T1-T5. Jeweils zwei Tarnverschlüsselungsschritten RX werden im ersten Zeittakt T1 und letzten Zeittakt T5 ausgeführt. Die Tarnverschlüsselungsschritte werden dabei mit zufällig ausgewählten Teilschlüsseln, die durch eine Steuereinheit 15 über die Teilschlüsseleingänge 10 und 11 zugeführt werden, abgearbeitet. According to the invention, the method consists of five time cycles T1-T5 compared to the "unprotected" method. Two camouflage encryption steps RX are carried out in the first time cycle T1 and last time cycle T5. The camouflage encryption steps are processed with randomly selected partial keys, which are supplied by a control unit 15 via the partial key inputs 10 and 11 .

Die Abarbeitung der Tarnverschlüsselungsschritte erfolgt in den Verschlüsselungseinheiten, den sogenannten S-Boxen S1 und S2. Da die erzeugten Daten der Tarnverschlüsselungsschritte nicht für die weitere Verarbeitung bestimmt sind, ist ein Auswahlglied 14 vorgesehen, das nur die regulär verschlüsselten Daten auswählt und zur weiteren Verarbeitung zur Verfügung stellt. The camouflage encryption steps are processed in the encryption units, the so-called S-boxes S1 and S2. Since the generated data of the camouflage encryption steps are not intended for further processing, a selection element 14 is provided which only selects the regularly encrypted data and makes it available for further processing.

Zur zusätzlichen Verschleierung des Startzeitpunktes einzelner Teilverschlüsselungsschritte und Tarnverschlüsselungsschritte dienen die Zeitverzögerungsglieder 7, 8 und 9 an den Eingängen für die Teilschlüssel 11, 12 und 13. Dabei werden zufällig ausgewählte Teilschlüssel aus dem Mittel 16 zur Bereitstellung zufällig ausgewählter Teilschlüssel verwendet. Bezugszeichenliste 1 S-Box 1 bzw. Verschlüsselungseinrichtung
2 S-Box 2 bzw. Verschlüsselungseinrichtung
3 S-Box 3 bzw. Verschlüsselungseinrichtung
4 S-Box 4 bzw. Verschlüsselungseinrichtung
5 Dateneingang
6 Datenausgang
7 erstes Zeitverzögerungsglied
8 zweites Zeitverzögerungsglied
9 drittes Zeitverzögerungsglied
10 erster Teilschlüsseleingang
11 zweiter Teilschlüsseleingang
12 dritter Teilschlüsseleingang
13 vierter Teilschlüsseleingang
14 Auswahlglied
15 Steuereinheit
16 Mittel zur Bereitstellung zufällig ausgewählter Teilschlüssel
The time delay elements 7 , 8 and 9 at the inputs for the partial keys 11 , 12 and 13 serve to additionally obscure the start time of individual partial encryption steps and camouflage encryption steps. Randomly selected partial keys from the means 16 are used to provide randomly selected partial keys. Reference symbol list 1 S-Box 1 or encryption device
2 S-Box 2 or encryption device
3 S-Box 3 or encryption device
4 S-Box 4 or encryption device
5 Data input
6 data output
7 first time delay element
8 second time delay element
9 third time delay element
10 first partial key input
11 second partial key input
12 third partial key input
13 fourth subkey entry
14 selector
15 control unit
16 means for providing randomly selected subkeys

Claims

1. A method for encrypting data in an integrated circuit arrangement with sub-process steps to be protected from an unauthorized analysis, characterized in that at least partially in parallel to a sub-process step to be protected from analysis, another at least similarly camouflage process step is carried out with a randomly selected key.

2. The method according to claim 1, characterized in that a randomly selected key is a partial key.

3. The method according to claim 1 to 2, characterized in that at least two sub-process steps processed in parallel become.

4. The method according to claim 1 to 3, characterized in that Several sub-process steps spread over several time cycles be processed and in the first and last cycle parallel camouflage steps are carried out.

5. The method according to claim 1 to 4, characterized in that the camouflage process steps and the ones to be protected Sub-process steps within a time cycle with one random time delays are processed.

6. The method according to any one of the preceding claims, characterized in that the encryption method a block or Current algorithm includes.

7. The method according to any one of the preceding claims, characterized in that the encryption process is symmetrical Encryption method is.

8. The method according to any one of the preceding claims, characterized in that the encryption process is an asymmetrical process is.

9. The method according to any one of the preceding claims, characterized in that the encryption method the "DES" (Data Encryption Standard).

10. The method according to any one of the preceding claims, characterized in that the encryption method the "AES" (Advanced Encryption Standard).

11. The method according to any one of the preceding claims, characterized in that the encryption method called "LOKI91" Procedure corresponds.

12. The method according to any one of the preceding claims, characterized in that the encryption procedure the "FEAL" procedure equivalent.

13. The method according to any one of the preceding claims, characterized in that the encryption process called "BlowFish" Procedure corresponds.

14. The method according to any one of the preceding claims, characterized in that it is used with so-called smart cards or chip cards.

15. The method according to any one of the preceding claims, characterized in that it is used in so-called security chips in computers becomes.

16. Device for performing the method according to Claims 1 to 15, characterized in that an encryption device with at least two Encryption units for the parallel encryption of Data is provided, the encryption device with Means for providing a randomly selected Partial key is equipped.

17. The device according to claim 16, characterized in that a control unit for controlling the supply of a regular key and a camouflage key to the Encryption units are provided.

18. Device according to claim 16 to claim 17, characterized in that for the selection of regularly processed data Encryption units is a means downstream.

19. Device according to claim 16 to claim 18, characterized in that Time delay elements of the encryption units are upstream.