DE10215470B4 - Performance-optimized circuit arrangement with contactable switching devices - Google Patents

Performance-optimized circuit arrangement with contactable switching devices Download PDF

Info

Publication number
DE10215470B4
DE10215470B4 DE2002115470 DE10215470A DE10215470B4 DE 10215470 B4 DE10215470 B4 DE 10215470B4 DE 2002115470 DE2002115470 DE 2002115470 DE 10215470 A DE10215470 A DE 10215470A DE 10215470 B4 DE10215470 B4 DE 10215470B4
Authority
DE
Germany
Prior art keywords
current
circuit arrangement
current mirror
switching devices
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002115470
Other languages
German (de)
Other versions
DE10215470A1 (en
Inventor
Karl-Heinz Dipl.-Ing. Balkau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Contact GmbH and Co KG
Original Assignee
Phoenix Contact GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Contact GmbH and Co KG filed Critical Phoenix Contact GmbH and Co KG
Priority to DE2002115470 priority Critical patent/DE10215470B4/en
Publication of DE10215470A1 publication Critical patent/DE10215470A1/en
Application granted granted Critical
Publication of DE10215470B4 publication Critical patent/DE10215470B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch

Landscapes

  • Electronic Switches (AREA)

Abstract

Verfahren zur Implementierung einer Mehrzahl von kontaktierbaren Schalteinrichtungen (K1, K2, KN), insbesondere innerhalb eines elektronischen Gerätes,
dadurch gekennzeichnet, dass
ein Spannungsteiler aus einer der Mehrzahl der kontaktierbaren Schalteinrichtungen (K1, K2, KN) entsprechenden Anzahl von Stromspiegeln (SSa1, SSa2, SSaN) bereitgestellt wird und jeweils eine der kontaktierbaren Schalteinrichtungen (K1, K2, KN) einem Stromspiegel (SSa1, SSa2, SSaN) parallel geschaltet wird.Method for implementing a plurality of contactable switching devices (K 1 , K 2 , K N ), in particular within an electronic device,
characterized in that
a voltage divider is provided from a number of current mirrors (SS a1 , SS a2 , SS aN ) corresponding to the plurality of contactable switching devices (K 1 , K 2 , K N ) and one of the contactable switching devices (K 1 , K 2 , K N ) a current mirror (SS a1 , SS a2 , SS aN ) is connected in parallel.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Verfahren zur Implementierung einer Mehrzahl von kontaktierbaren Schalteinrichtungen, eine Schaltungsanordnung umfassend eine Mehrzahl von kontaktierbaren Schalteinrichtungen sowie einen integrierten Schaltkreis umfassend eine solche Schaltungsanordnung.The invention relates to a method for implementing a plurality of contactable switching devices, a circuit arrangement comprising a plurality of contactable Switching devices and an integrated circuit comprehensive such a circuit arrangement.

Insbesondere im Zuge der fortschreitenden Miniaturisierung und Automatisierung auf im Wesentlichen allen elektrischen und/oder elektronischen Gebieten besteht in zunehmendem Maße auch das Bedürfnis kontaktierbare Schalteinrichtungen und/oder sogenannte „Push-Buttons", wie beispielsweise diverse Kontakte, Taster, Schalter und Sensoren platzsparend in elektronischen Geräten unterzubringen und diese ferner mit unterschiedlichsten, anwendungsspezifischen Systemen zur Signal-, Informations- und/oder Informationsübertragung und/oder -verarbeitung, wie beispielsweise mit Datenverarbeitungsanlagen, Bussystemen, Steuerungen, Netzwerken, insbesondere auch mit Chip-basierten Einrichtungen, Netzen und/oder Systemen zu vernetzen.Especially as miniaturization progresses and automation on essentially all electrical and / or electronic fields are also increasing the need Contactable switching devices and / or so-called "push buttons", such as various contacts, buttons, switches and sensors to save space in electronic devices and to accommodate them also with a wide variety of application-specific systems for signal, information and / or information transmission and / or processing, such as with data processing systems, bus systems, controls, Networks, especially with chip-based devices, Network networks and / or systems.

Sollen beispielsweise solche „Push-Buttons" in elektronische Geräte integriert werden, welche beispielsweise Protokollchips zur Einbindung des Gerätes in einen Feldbus enthalten, so werden die Schalterzustände als Eingangssignale zum Protokollchip geführt, der wiederum diese Eingangssignale als Datum für das Bussystem umsetzt. Eine besonders kompakte und einfache Anordnung bieten Protokollchips, an denen direkt die Push-Buttons angeschlossen werden können. Die Verlustleistung innerhalb des jeweiligen elektronischen Gerätes ist von entscheidender Bedeutung, insbesondere wenn in derartigen kleinen Geräten mit einem vorgenannten Protokollchip mehrere solcher Taster oder Schalteinrichtungen eingebaut werden sollen. Dies führt häufig zu einem thermischen Problem, da über die mechanischen Kontakte der jeweiligen Taster im Betätigungsfall ein Strom in der Größenordnung von beispielsweise 1 mA fließen muss.For example, should such "push buttons" in electronic equipment be integrated, for example protocol chips for integration of the device contained in a fieldbus, the switch states are as Input signals led to the protocol chip, which in turn these input signals as a date for implements the bus system. A particularly compact and simple arrangement offer protocol chips to which the push buttons can be connected directly. The Power loss within the respective electronic device vital, especially when in such small devices with such a protocol chip several such buttons or Switching devices are to be installed. This often leads to one thermal problem because over the mechanical contacts of the respective buttons when actuated a current of the order of magnitude flow of 1 mA, for example got to.

Derzeit sind jedoch lediglich Baugruppen bekannt, die zur Integration derartiger Taster eine entsprechende Vielzahl von Strom- oder Spannungsquellen erfordern, um den jeweils erforderlichen Stromfluss zu gewährleisten. Mit jedem zusätzlichen Taster steigt somit im Kontaktierungsfall die Verlustleistung um einen konstanten Betrag an.At the moment, however, there are only modules known that a corresponding to the integration of such buttons Variety of current or voltage sources require each to ensure the required current flow. With every additional button the power loss increases by one in the event of contact constant amount.

Darüber hinaus ist es für die Vernetzung der integrierten Taster mit Informations- und/oder Datensystemen erforderlich, die jeweiligen Zustände derartiger kontaktierbarer Schalteinrichtungen auf einfache Weise zuverlässig zu detektieren.It is also for networking the integrated push button with information and / or data systems required, the respective states of such contactable Reliable detection of switching devices in a simple manner.

Diesbezüglich ist aus der Offenlegungsschrift DE-A-199 35 591 eine Eingangsschaltung für binäre elektrische Eingänge bekannt. Die Eingangsschaltung weist wenigstens einen, mit einem elektrischen Ausgang verbindbaren Eingangskontakt und einen binären Ausgang auf. Ferner werden zur Detektion eines binären Zustandes des mit dem Eingangskontakt verbindbaren elektrischen Ausgangs die möglichen Zustände „hochohmig", „niederohmig" oder „Fremdspannung" des elektrischen Ausgangs gemessen und diese gemessenen Zustände mittels einer zugeordneten Auswerteeinrichtung binären Zuständen des binären Ausgangs zugeordnet. Im Einzelnen weist die Eingangsschaltung zur Messung der möglichen Zustände eine Stromquelle auf, einen den über den Eingangskontakt fließenden Strom messenden Strommesser und einen die Spannung am Eingangskontakt messenden Spannungsmesser. Eine am elektrischen Ausgang anliegende, zu charakterisierende Spannung wird über entsprechend dimensionierte Vorwiderstände entweder direkt an Komparatoren oder über ausgewählte Teile eines Spannungsteilers an diese herangeführt, so dass die jeweils anliegenden Potentiale miteinander verglichen werden können bzw. ein entsprechend erzeugter Spannungsabfall erfasst werden kann und in Folge die Zustände „hochohmig", „niederohmig" oder „Fremdspannung" erfassbar sind.In this regard, is from the published specification DE-A-199 35 591 an input circuit for binary electrical inputs is known. The input circuit has at least one input contact that can be connected to an electrical output and a binary output. Furthermore, to detect a binary state of the electrical output that can be connected to the input contact, the possible states “high-resistance”, “low-resistance” or “external voltage” of the electrical output are measured and these measured states are assigned to binary states of the binary output by means of an assigned evaluation device the input circuit for measuring the possible states has a current source, a current meter measuring the current flowing through the input contact and a voltage meter measuring the voltage at the input contact.A voltage to be characterized at the electrical output is to be characterized via appropriately dimensioned series resistors either directly at comparators or via selected ones Parts of a voltage divider are brought up to them so that the respectively applied potentials can be compared with one another or a correspondingly generated voltage drop can be detected and in F as long as the states "high-resistance", "low-resistance" or "external voltage" can be detected.

Aus der deutschen DE 196 04 041 C1 ist es zur Erkennung eines durch eine Last fliegenden Laststromes, welche durch eine Schalteinrichtung geschaltet wird, bekannt, eine Stromverzweigungsschaltung parallel anzuordnen, über die ein Teil des durch die Schalteinrichtung und die Last fließenden Stroms auf eine, einen Referenzschalter und einen Referenzwiderstand umfassende Referenzschaltung derart abgezweigt wird, dass der Wert einer am Referenzwiderstand abfallenden Spannung dem Wert des durch die Last fließenden Laststroms entspricht. Die Stromverzweigungsschaltung umfasst eine parallel zur Schalteinrichtung geschaltete Reihenschaltung aus einem Steuerschalter und einen als nichtlinearer Widerstand arbeitenden Schalter, der zusammen mit dem Referenzschalter eine Stromspiegelschaltung bildet. Die Steuerspannung für den Referenzschalter ist zwischen dem Steuerschalter und dem nichtlinearen Widerstand abgreifar, die zusammen mit der Last einen Spannungsteiler bilden. Das Kontaktieren der Schalteinrichtung und des Steuerschalters erfolgt somit synchron, so dass bei zunehmenden Laststrom auch der durch die Referenzschaltung fließende Strom zunimmt.From the German DE 196 04 041 C1 For the detection of a load current flowing through a load, which is switched by a switching device, it is known to arrange a current branching circuit in parallel, via which part of the current flowing through the switching device and the load branches off in this way to a reference circuit comprising a reference switch and a reference resistor is that the value of a voltage drop across the reference resistor corresponds to the value of the load current flowing through the load. The current branching circuit comprises a series circuit connected in parallel with the switching device, comprising a control switch and a switch operating as a non-linear resistor, which together with the reference switch forms a current mirror circuit. The control voltage for the reference switch can be tapped between the control switch and the non-linear resistor, which together with the load form a voltage divider. The switching device and the control switch are thus contacted synchronously, so that the current flowing through the reference circuit also increases as the load current increases.

Aufgabe der Erfindung ist es, bei gleichzeitiger Vermeidung vorstehend angeführter Nachteile und Probleme des Standes der Technik, einen neuen und wesentlich verbesserten Weg aufzuzeigen, mit welchem eine leistungsoptimierte Implementierung von einer Anzahl von kontaktierbaren Schalteinrichtungen ermöglicht wird und eine wesentlich vereinfachte Kopplung an insbesondere auf digitaler Basis arbeitende, Informationen verarbeitende Einrichtungen und-/oder Systeme gewährleistet wird.The object of the invention is to at the same time avoiding the disadvantages and problems mentioned above state of the art, a new and significantly improved Show the way with which a performance-optimized implementation of a number of contactable switching devices is made possible and a significantly simplified coupling to digital in particular Basic working, information processing facilities and / or Systems guaranteed becomes.

Die erfindungsgemäße Lösung der Aufgabe ist durch ein Verfahren mit den Merkmalen des Anspruchs 1, durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 4 und durch einen integrierten Schaltkreis mit den Merkmalen des Anspruchs 13 gekennzeichnet.The achievement of the object is achieved by a method with the features of claim 1, by a circuit arrangement with the features of claim 4 and by an inte marked circuit with the features of claim 13.

Vorteilhafte und/oder bevorzugte Ausführungsformen oder Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.Advantageous and / or preferred embodiments or further developments are the subject of the respective dependent claims.

Erfindungsgemäß ist somit zur Implementierung einer Mehrzahl von kontaktierbaren Schalteinrichtungen vorgeschlagen, insbesondere innerhalb einer elektronischen Baugruppe eine Schaltungsanordnung derart aufzubauen, dass aus einer der Mehrzahl der kontaktierbaren Schalteinrichtungen entsprechenden Anzahl von Stromspiegeln eine Reihenschaltung bereitgestellt wird, wobei jeweils einem der Stromspiegel eine der kontaktierbaren Schalteinrichtungen parallel angeordnet wird.According to the invention is thus for implementation proposed a plurality of contactable switching devices, a circuit arrangement, in particular within an electronic assembly to be set up in such a way that one of the majority of the contactable Switching devices corresponding number of current mirrors one Series connection is provided, each one of the current mirrors one of the contactable switching devices arranged in parallel becomes.

Von Vorteil hierbei ist insbesondere, dass in Folge der somit bereitgestellten Reihenschaltung von jeweils parallel geschalteten Stromspiegelelementen und kontaktierbaren Schalteinrichtungen im Betätigungsfall bzw. im Kontaktierungsfall einer Schalteinrichtung durch jede kontaktierte Schalteinrichtung ein voreinstellbarer Mindeststrom fließt, der bereits durch eine gemeinsame Stromquelle bereitgestellt wird. Die Erfindung ermöglicht somit den Einsatz mehrerer kontaktierbarer Schalteinrichtungen unter Bereitstellung von nur einer Stromquelle, so dass die Verlustleistung von nur einer Stromquelle folglich nur einmal anfällt.It is particularly advantageous here that as a result of the series connection of each provided parallel current mirror elements and contactable Switching devices when actuated or in the case of contacting a switching device by each contacted Switching device flows a preset minimum current that is already provided by a common power source. The Invention enables thus the use of several contactable switching devices with provision from just one power source, so the power loss from just one Power source consequently occurs only once.

Darüber hinaus ist durch das, jeweils einer Schalteinrichtung parallel angeordnete Stromspiegelelement gewährleistet, dass im Gegensatz zum Stand der Technik das Detektieren der jeweiligen Schaltzustände unmittelbar durch die Stromspiegelzweige sichergestellt ist, durch welche beim unkontaktierten Zustand der entsprechend zugeordneten Schalteinrichtungen ein Spiegelstrom fließt, im Betätigungsfalle einer Schalteinrichtung jedoch durch Kommutierung des entsprechenden Stromflusses sich im Stromspiegelzweig eine Stromänderung einstellt.In addition, by that, each a switching device arranged in parallel current mirror element guaranteed that, in contrast to the prior art, the detection of the respective switching states is immediate is ensured by the current mirror branches, through which at uncontacted state of the correspondingly assigned switching devices a mirror current flows, in the event of actuation a switching device, however, by commutation of the corresponding Current flow in the current mirror branch a current change established.

In bevorzugter Ausführungsform ist ferner zur wesentlichen Erhöhung der Anzeigezuverlässigkeit vorgesehen, die Schaltungsanordnung derart auszubilden, dass eine Schalteinrichtung im Kontaktierungsfall eine gegenüber dem jeweils zugeordneten Stromspiegel wesentlich niederohmigere elektrische Verbindung bereitstellt und/oder die Schalteinrichtungen potentialfrei ausgebildet sind.In a preferred embodiment is also a significant increase display reliability provided to design the circuit arrangement such that a Switching device in the case of contact one against the each assigned current mirror much lower electrical resistance Provides connection and / or the switching devices potential-free are trained.

Um ferner für den durch die Reihenschaltung der Stromspiegel gebildeten Spannungsteiler auf einfache Weise eine hinreichend große Spannung zur Verfügung zu stellen, ist in zweckmäßiger Weiterbildung vorgesehen, die Schaltungsanordnung insgesamt innerhalb eines integrierten Schaltkreises zu integrieren, da auf diese Weise zusätzlich Platz gespart werden kann und auch auf einem Silizium die Toleranzen der einzelnen Bauteile herkömmlicherweise gut aufeinander abstimmbar sind.To further for the through the series connection of the Current mirror formed a voltage divider in a simple manner sufficiently large Tension available to be asked is in appropriate further training provided the circuit arrangement as a whole within an integrated Integrated circuit, because this way additional space can be saved and the tolerances of the silicon individual components conventionally are well coordinated.

Zweckmäßigerweise ist zur Detektierung des Schalterzustands bereits ein äußerst einfach aufgebauter Stromspiegel ausreichend, der zwei Transistoren und im Falle einer gewünschten Verstärkung des Spiegelzweigstromes zwei Stromgegenkopplungswiderstände umfasst. Eine derartige erfindungsgemäße Schaltungsanordnung gewährleistet darüber hinaus eine sehr einfache Integration in einer anwendungsspezifischen integrierten Schaltung, wie beispielsweise einem ASIC, da für die Verstärkung im Wesentlichen das Verhältnis der Widerstände des Stromspiegels maßgebend ist und die absoluten Widerstandswerte folglich mit einer hohen Toleranz behaftet sein dürfen, welches sich zudem günstig auf die Herstellungskosten auswirkt.It is expedient for detection an extremely simple current mirror of the switch state sufficient of two transistors and in the case of a desired one Reinforcement of Mirror branch current comprises two current feedback resistors. Such a circuit arrangement according to the invention guarantees beyond that a very simple integration in an application-specific integrated Circuit, such as an ASIC, because for the gain essentially the ratio of the resistors of the current level is decisive and the absolute resistance values are consequently high Tolerance may be present, which is also cheap affects manufacturing costs.

Je nach Anwendungsgebiet bzw. Einsatzgebiet der Erfindung ist ferner vorgeschlagen, die Transistoren hierzu entweder zur Bildung von n-Kanal-Stromspiegeln und/oder von npn- Stromspiegeln entsprechend anzupassen, wobei der Arbeitsbereich des npn-Stromspiegels wesentlich größer ist als der entsprechende n-Kanal-Stromspiegel.Depending on the area of application or application the invention also proposes the transistors for this purpose either to form n-channel current mirrors and / or npn current mirrors accordingly adjust, the working range of the npn current mirror essential is bigger than the corresponding n-channel current mirror.

Für eine besonders einfache chipinterne Weiterverarbeitung ist, unter Vermeidung zusätzlicher Differenzverstärker oder ähnliches, in vorteilhafter Weiterbildung ferner vorgesehen, die erfindungsgemäße Schaltungsanordnung derart fortzuführen, dass zumindest den Stromspiegeln, bei welchen die in den Spiegelzweigströmen enthaltenen Informationen in Bezug auf die Zustände der entsprechend zugeordneten Schalteinrichtungen zur Weiterverarbeitung, insbesondere in digitaler Form nutzbar sein sollen, jeweils ein zweiter Stromspiegel nachgeschaltet ist, dessen Spiegelzweig über einen Widerstand an Masse gelegt ist. Hierdurch wird durch nochmalige Wandlung des abgegriffenen Schalteinrichtungs-Zustandssignal in zweckmäßigerweise direkt ein „1"-Signal bzw. „0"-Signal bereitgestellt, welches über dem jeweiligen Widerstand abgreifbar ist.For a particularly simple on-chip further processing is under Avoidance of additional differential amplifier or similar, In an advantageous development, the circuit arrangement according to the invention is also provided to continue in such a way that at least the current mirrors, in which those contained in the mirror branch currents Information related to the states of the correspondingly assigned Switching devices for further processing, especially in digital Form should be usable, a second current mirror is connected downstream, whose mirror branch over a resistor is connected to ground. This will result in further change of the tapped switching device status signal in expedient directly a "1" signal or "0" signal provided which about the respective resistance can be tapped.

In weiterer zweckmäßiger Ausführung haben sich hierfür p-Kanal-Transistoren oder pnp-Transistoren zur Bildung der jeweiligen zweiten Stromspiegel bewährt, wobei sich auch in diesem Fall ein Stromspiegel unter Verwendung von pnp-Transistoren gegenüber einer Verwendung von p-Kanal-Transistoren infolge des größeren Arbeitsbereiches je nach Einsatzgebiet der Erfindung als vorteilhafter erweist.In a further practical execution therefor p-channel transistors or pnp transistors to form the respective second current mirror, where In this case too, a current mirror using pnp transistors versus one Use of p-channel transistors as a result of the larger work area depending on the application of the invention proves to be more advantageous.

Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügten Zeichnungen im einzelnen beschrieben. In den Zeichnungen zeigen:The invention is described below of a preferred embodiment with reference to the attached Drawings described in detail. The drawings show:

1 ein schematisches prinzipielles Schaltbild einer bevorzugten erfindungsgemäßen Schaltungsanordnung, und 1 a schematic basic circuit diagram of a preferred circuit arrangement according to the invention, and

2 einen skizzenhaft dargestellten, einfachen Stromspiegel mit Gegenkopplung in Form eines npn-Stromspiegels, welcher bei der erfindungsgemäßen Schaltungsanordnung nach 1 einsetzbar ist. 2 a sketchy, simple current mirror with negative feedback in the form of an NPN current mirror, which according to the circuit arrangement according to the invention 1 can be used.

Nachfolgend wird auf 1 Bezug genommen, welche eine bevorzugte jedoch beispielhafte Ausführungsform der erfindungsgemäßen Schaltungsanordnung in Form eines schematischen Schaltbildes darstellt.Below is on 1 Reference genome men, which represents a preferred but exemplary embodiment of the circuit arrangement according to the invention in the form of a schematic circuit diagram.

Die in 1 dargestellte Schaltungsanordnung, welche in bevorzugter Anwendung innerhalb eines Halbleiterchips, beispielsweise eines Protokollchips eines Feldbusses integriert ist, wird über eine in praktischer Weise einstellbare Betriebsspannung VCC versorgt. An der Versorgungsspannung VCC ist eine Stromquelle 1 angeschaltet, an der ausgangsseitig eine Anzahl N von kontaktierbaren Schalteinrichtungen K1, K2 bis KN elektrisch verbunden sind. Diese im Ruhezustand, d.h. im geöffneten oder unbetätigten Zustand dargestellten Schalteinrichtungen K1, K2 bis KN bilden im vorliegenden Ausführungsbeispiel die mechanischen Kontakte sogenannter Push-Buttons eines elektronischen Gerätes, über die im Betätigungsfall, d.h. im Kontaktierungsfall ein Strom in der Größenordnung von üblicherweise 1 mA fließen muss. Damit der Strom von 1 mA, der von der Stromquelle 1 erzeugt wird, über alle Schaltkontakte K1, K2 bis KN fließen kann, ist nach der Erfindung vorgesehen, dass diese Kontakte K1, K2 bis KN in einer im wesentlichen beliebigen Form bzw. Anordnung seriell miteinander elektrisch verbunden sind.In the 1 Circuit arrangement shown, which in a preferred application is integrated within a semiconductor chip, for example a protocol chip of a field bus, is supplied via an operating voltage V CC which can be set in a practical manner. A current source 1 is connected to the supply voltage V CC , on the output side of which a number N of contactable switching devices K 1 , K 2 to K N are electrically connected. In the present exemplary embodiment, these switching devices K 1 , K 2 to K N shown in the idle state, ie in the open or unactuated state, form the mechanical contacts of so-called push buttons of an electronic device via which a current of the order of magnitude customary in the case of actuation, ie in the case of contact Must flow 1 mA. So that the current of 1 mA, which is generated by the current source 1, can flow through all the switching contacts K 1 , K 2 to K N , it is provided according to the invention that these contacts K 1 , K 2 to K N essentially in one any shape or arrangement are electrically connected in series.

Darüber hinaus ist jedem dieser vorzugsweise potentialfreien Kontakte K1, K2 bis KN jeweils ein zugeordneter Stromspiegel SSa1, SSa2 bzw. SSaN parallel angeordnet. Ein derartiger Stromspiegel SSa1, SSa2 bzw. SSaN umfasst, wie bei 2 beispielhaft anhand eines Stromspiegels SSa dargestellt, in einfacher Ausführung zwei npn-Transistoren T1 und T2, wobei der Transistor T1 durch Kurzschluss der Basis-Kollektorstrecke als npn-Diode angepasst ist. Ferner umfasst der in 2 beispielhaft dargestellte npn-Stromspiegel SSa zwei Widerstände R1 und R2 zur Stromgegenkopplung, mit welchem der Verstärkungsfaktor des Stromspiegels in Bezug auf den im Spiegelzweig gespiegelten Strom iS einstellbar ist. Aufgrund des für den Verstärkungsfaktor relevanten relativen Verhältnisses der Widerstände des Stromspiegels zueinander, können die absoluten Widerstandswerte folglich mit einer hohen Toleranz behaftet sein. Es sei jedoch darauf hingewiesen, dass bei Implementierung der erfindungsgemäßen Schaltungsanordnung, beispielsweise in einer integrierten Schaltung, grundsätzlich auch auf die beiden Widerstände R1 und R2 verzichtet werden kann, wobei der Verstärkungsfaktor in diesem Fall vom Größenverhältnis der Transistoren T1 und T2 abhängig ist.In addition, each of these preferably potential-free contacts K 1 , K 2 to K N each have an associated current mirror SS a1 , SS a2 or SS aN arranged in parallel. Such a current mirror comprises SS a1 , SS a2 or SS aN , as in 2 shown by way of example using a current mirror SS a , in a simple embodiment two npn transistors T1 and T2, the transistor T1 being adapted as a npn diode by short-circuiting the base collector path. Furthermore, the in 2 NPN current mirror SS a shown as an example two resistors R1 and R2 for negative current feedback, with which the gain factor of the current mirror can be set in relation to the current i S reflected in the mirror branch. Because of the relative ratio of the resistances of the current mirror to one another which is relevant for the amplification factor, the absolute resistance values can consequently have a high tolerance. However, it should be pointed out that when implementing the circuit arrangement according to the invention, for example in an integrated circuit, the two resistors R1 and R2 can in principle also be dispensed with, the amplification factor in this case being dependent on the size ratio of the transistors T1 and T2.

Wie mit dem Buchstaben „N" in Verbindung mit dem Pfeil in der schematisch vereinfachten Darstellung des Stromspiegel SSa1, SSa2, SSaN bzw. SSa in 1 und 2 angedeutet, kann der Stromspiegel außer der in 2 dargestellten Form eines npn-Stromspiegels ferner unter Verwendung eines n-Kanal-Stromspiegels, also mittels zwei n-Kanal-Transistoren aufgebaut sein. Da jedoch der Arbeitsbereich von npn-Stromspiegeln im Wesentlichen immer größer ist als der Arbeitsbereich eines vergleichbaren n-Kanal-Stromspiegels, sind die Stromspiegel SSa1, SSa2 bis SSaN in bevorzugter Ausführung als npn-Stromspiegel ausgebildet.As with the letter "N" in connection with the arrow in the schematically simplified representation of the current mirror SS a1 , SS a2 , SS aN or SS a in 1 and 2 indicated, the current mirror can be in addition to that in 2 illustrated form of an npn current mirror can also be constructed using an n-channel current mirror, that is to say by means of two n-channel transistors. However, since the working range of npn current mirrors is essentially always larger than the working range of a comparable n-channel current mirror, the current mirrors SS a1 , SS a2 to SS aN are preferably designed as npn current mirrors.

Wird nun zunächst der in 1 dargestellte Ruhezustand, d.h. alle Kontakte K1, K2 bis KN sind geöffnet, betrachtet, so wird der von der Stromquelle 1 erzeugte Strom zunächst über die jeweils zu den Kontakten K1, K2 bis KN parallel angeordneten Stromspiegel SSa1, SSa2 bzw. SSaN getrieben. Im Stromspiegel stellt sich somit zunächst jeweils ein Laststrom iL1, iL2 bis iLN ein.If the in 1 shown idle state, ie all contacts K 1 , K 2 to K N are open, considered, the current generated by the current source 1 is first of all via the current mirrors SS a1 , SS arranged in parallel with the contacts K 1 , K 2 to K N a2 or SS aN driven. A load current i L1 , i L2 to i LN is thus initially established in the current mirror.

Es sei darauf hingewiesen, dass insbesondere für diesen Fall bei der Auslegung der Schaltungsanordnung die Spannungsabfälle über den Stromspiegeln zu beachten sind. Mit anderen Worten muss eine ausreichend hohe Versorgungsspannung VCC zur Verfügung gestellt werden, um in diesem Fall noch einen hinreichend großen Spannungsabfall über die Stromquelle 1 zu gewährleisten, damit der bereitgestellte Strom konstant gehalten wird.It should be pointed out that, in this case in particular, the voltage drops across the current mirrors must be taken into account when designing the circuit arrangement. In other words, a sufficiently high supply voltage V CC must be made available in order to ensure a sufficiently large voltage drop across the current source 1 in this case so that the current provided is kept constant.

Der im Ruhezustand eines oder mehrerer Kontakte K1, K2 bis KN über den jeweils zugeordneten, parallel geschalteten Stromspiegel SSa1, SSa2 bzw. SSaN fließende Laststrom iL1, iL2 bzw. iLN wird folglich auf den Spiegelzweig gespiegelt und mit dem Verstärkungsfaktor des jeweiligen Stromspiegels multipliziert, so dass im jeweiligen Spiegelzweig ein Strom iSa1, iSa2 bzw. iSaN fließt. Wird nun einer oder mehrere Kontakte der Schalteinrichtungen K1, K2 bis KN betätigt, also geschlossen so kommutiert der Strom zu den praktischerweise wesentlich niederohmigeren geschlossenen Kontakten und der Stromfluss durch den betreffenden Stromspiegel geht in Richtung Null.The load current i L1 , i L2 or i LN flowing in the idle state of one or more contacts K 1 , K 2 to K N via the respectively assigned, parallel connected current mirror SS a1 , SS a2 or SS aN is consequently mirrored onto the mirror branch and multiplied by the amplification factor of the respective current mirror, so that a current i Sa1 , i Sa2 or i SaN flows in the respective mirror branch . If one or more contacts of the switching devices K 1 , K 2 to K N are now actuated, that is to say closed, the current commutates to the closed contacts, which in practice are substantially less resistive, and the current flow through the current mirror in question goes towards zero.

Folglich wird erfindungsgemäß das Detektieren des Zustandes der Schalteinrichtung K1, K2 bzw. KN automatisch durch Abgriff des gespiegelten Stroms iSa1, iSa2 bzw. 1SaN gewährleistet, da, wie vorstehend beschrieben, beim Kontaktieren oder Schließen der Schalteinrichtung K1, K2 und/oder KN ein wesentlich geringerer Strom oder praktischerweise im Wesentlichen kein Strom mehr über den Stromspiegelzweig des entsprechend zugeordneten Stromspiegels SSa1, SSa2 bzw. SSaN fließt, also auch der jeweils gespiegelte Strom iSa1, iSa2 bzw. iSaN gegen Null geht.Consequently, according to the invention, the detection of the state of the switching device K 1 , K 2 or K N is automatically ensured by tapping the mirrored current i Sa1 , i Sa2 or 1 SaN , since, as described above, when the switching device K 1 is contacted or closed, K 2 and / or K N a substantially lower current or, practically, essentially no more current flows via the current mirror branch of the correspondingly assigned current mirror S Sa1 , S Sa2 or S SaN , that is to say the respective mirrored current i Sa1 , i Sa2 or i SaN goes to zero.

Zur anwendungsspezifisch vereinfachten, insbesondere Chip-internen Weiterverarbeitung ist gemäß 1 ferner vorgesehen, digitale Ausgangsspannungen Vout1, Vout2 und VoutN. die unmittelbar den jeweiligen Zuständen der Schalteinrichtungen K1, K2 bzw. KN zuordenbar sind, abzugreifen. Hierzu ist der Spiegelzweig jedes Stromspiegels SSa1, SSa2 und SSaN mit dem Referenzzweig eines zweiten Stromspiegels SSb1, SSb2 bzw. SSbN elektrisch verbunden. Die Stromspiegel SSb1, SSb2 bis SSbN sind infolge der sich einstellenden Stromflussrichtungen in zweckmäßiger Weise als pnp-Stromspiegel bzw. als p-Kanal-Stromspiegel ausgebildet. Ferner ist der Spiegelzweig jedes dieser zweiten Stromspiegel SSb1, SSb2 bis SSbN über einen Widerstand R an Masse GND gelegt.For application-specific simplified, in particular chip-internal further processing, according to 1 further provided digital output voltages V out1 , V out2 and V outN . which can be directly assigned to the respective states of the switching devices K 1 , K 2 or K N. For this purpose, the mirror branch of each current mirror S Sa1 , S Sa2 and SS aN is electrically connected to the reference branch of a second current mirror SS b1 , SS b2 or SS bN . The current mirrors SS b1 , SS b2 to SS bN are expediently designed as pnp current mirrors or as p-channel current mirrors due to the current flow directions that arise . Furthermore, the game each of these second current mirrors SS b1 , SS b2 to SS bN is connected via a resistor R to ground GND.

Hierdurch ist ermöglicht, dass der beispielsweise über den Stromspiegei SSa1 fließende Laststrom iL1 zunächst auf den Spiegelzweig des Stromspiegels SSa1 gespiegelt und multipliziert wird, also sich der Spiegelstrom iSa1 einstellt, der wiederum mittels des Stromspiegels SSb1 in einen Spiegelstrom iSb1 verwandelt wird, so dass über dem Widerstand R das Spannungssignal Vout1 erzeugt wird, wobei ein digitales „1" Signal abgegriffen werden kann. Wird nun der Kontakt der Schalteinrichtung K1 geschlossen, so wird der Strom iL1 umgeleitet und fließt über den geschlossenen Kontakt Ki. Der Stromfluss durch den betreffenden Stromspiegel SSa1 geht folglich gegen Null, so dass auch der im Spiegelzweig des Stromspiegels SSa1 fließende Strom iSa1 gegen Null geht.This enables the load current i L1 flowing, for example, via the current mirror SS a1 to be first reflected and multiplied on the mirror branch of the current mirror SS a1 , that is to say the mirror current i Sa1 is set, which in turn converts into a mirror current i Sb1 by means of the current mirror SS b1 so that the voltage signal V out1 is generated across the resistor R, whereby a digital “1” signal can be tapped. If the contact of the switching device K 1 is now closed, the current i L1 is redirected and flows via the closed contact Ki The current flow through the current mirror SS a1 in question therefore goes to zero, so that the current i Sa1 flowing in the mirror branch of the current mirror SS a1 also goes to zero.

Dies hat wiederum zur Folge, dass auch in dem Stromspiegel SSb1 ebenfalls nur ein äußerst geringer Strom bis gar kein Strom mehr fließt und der im Spiegelzweig des zweiten Stromspiegels SSb1 gespiegelte Strom iSb1 ebenfalls gegen Null geht. Der Spiegelzweig wird somit sehr hochohmig, so dass sich das Massepotential über den Widerstand R durchsetzt und das abgegriffene Signal Vout1 ein gemessenes „0"-Signal ist.This in turn has the result that also in the current mirror SS b1 only an extremely small current or no current flows at all, and the current i Sb1 reflected in the mirror branch of the second current mirror SS b1 also goes to zero. The mirror branch thus becomes very high-resistance, so that the ground potential prevails over the resistor R and the tapped signal V out1 is a measured “0” signal.

Die Erfindung gewährleistet somit eine leistungsoptimierte und auf effiziente Weise auch Chip-intern weiterverarbeitbare Auswertung von Zuständen unterschiedlicher Schaltertypen.The invention thus ensures a performance-optimized and, in an efficient way, also chip-internally processable evaluation of states different switch types.

Claims (13)

Verfahren zur Implementierung einer Mehrzahl von kontaktierbaren Schalteinrichtungen (K1, K2, KN), insbesondere innerhalb eines elektronischen Gerätes, dadurch gekennzeichnet, dass ein Spannungsteiler aus einer der Mehrzahl der kontaktierbaren Schalteinrichtungen (K1, K2, KN) entsprechenden Anzahl von Stromspiegeln (SSa1, SSa2, SSaN) bereitgestellt wird und jeweils eine der kontaktierbaren Schalteinrichtungen (K1, K2, KN) einem Stromspiegel (SSa1, SSa2, SSaN) parallel geschaltet wird.Method for implementing a plurality of contactable switching devices (K 1 , K 2 , K N ), in particular within an electronic device, characterized in that a voltage divider consists of a number corresponding to the plurality of contactable switching devices (K 1 , K 2 , K N ) is provided by current mirrors (SS a1 , SS a2 , SS aN ) and one of the contactable switching devices (K 1 , K 2 , K N ) is connected in parallel to a current mirror (SS a1 , SS a2 , SS aN ). Verfahren nach Anspruch 1, ferner dadurch gekennzeichnet, dass zur Erfassung einer Kontaktierung einer Schalteinrichtung (K1, K2, KN) das gespiegelte Ausgangssignal (iSa1, iSa2, iSaN) des jeweiligen Stromspiegels (SSa1, SSa2, SSaN) unmittelbar oder mittelbar abgegriffen wird.The method of claim 1, further characterized in that to detect contacting of a switching device (K 1 , K 2 , K N ), the mirrored output signal (i Sa1 , i Sa2 , i SaN ) of the respective current mirror (SS a1 , SS a2 , SS aN ) is tapped directly or indirectly. Verfahren nach Anspruch 1 oder 2, ferner dadurch gekennzeichnet, dass zur Erfassung einer Kontaktierung einer Schalteinrichtung (K1, K2, KN) ein in digitaler Form abgreifbares Ausgangssignal (Vout1, Vout2, VoutN) bereitgestellt wird.A method according to claim 1 or 2, further characterized in that an output signal (V out1 , V out2 , V outN ) can be tapped in order to detect contacting of a switching device (K 1 , K 2 , K N ). Schaltungsanordnung, umfassend einer Mehrzahl von kontaktierbaren Schalteinrichtungen (K1, K2, KN) , insbesondere innerhalb einer elektronischen Baugruppe, dadurch gekennzeichnet, dass die Schalteinrichtungen (K1, K2, KN) in Serie geschaltet sind und jeder Schalteinrichtung (K1, K2, KN) ein erster Stromspiegel (SSa1, SSa2, SSaN) parallel geschaltet ist.Circuit arrangement comprising a plurality of contactable switching devices (K 1 , K 2 , K N ), in particular within an electronic assembly, characterized in that the switching devices (K 1 , K 2 , K N ) are connected in series and each switching device (K 1 , K 2 , K N ) a first current mirror (SS a1 , SS a2 , SS aN ) is connected in parallel. Schaltungsanordnung nach Anspruch 4, ferner dadurch gekennzeichnet, dass die Schalteinrichtung (K1, K2, KN) im Kontaktierungsfall eine gegenüber dem jeweils parallel zugeordneten Stromspiegel (SSa1, SSa2, SSaN) wesentlich niederohmigere elektrische Verbindung bereitstellt und/oder die Schalteinrichtungen (K1, K2, KN) potentialfrei ausgebildet sind.Circuit arrangement according to claim 4, further characterized in that the switching device (K 1 , K 2 , K N ) in the case of contact provides a substantially lower- impedance electrical connection than the respectively associated current mirror (SS a1 , SS a2 , SS aN ) and / or Switching devices (K 1 , K 2 , K N ) are potential-free. Schaltungsanordnung nach Anspruch 4 oder 5, ferner dadurch gekennzeichnet, dass wenigstens ein erster Stromspiegel (SSa1, SSa2, SSaN) eine n-Kanal-Diode und einen n-Kanal Transistor umfasst.Circuit arrangement according to claim 4 or 5, further characterized in that at least one first current mirror (SS a1 , SS a2 , SS aN ) comprises an n-channel diode and an n-channel transistor. Schaltungsanordnung nach einem der Ansprüche 4 bis 6, ferner dadurch gekennzeichnet, dass wenigstens ein erster Stromspiegeln (SSa1, SSa2, SSaN) eine npn-Diode und einen npn-Transistor umfasst.Circuit arrangement according to one of claims 4 to 6, further characterized in that at least one first current mirror (SS a1 , SS a2 , SS aN ) comprises an npn diode and an npn transistor. Schaltungsanordnung nach einem der Ansprüche 4 bis 7, ferner dadurch gekennzeichnet, dass den ersten Stromspiegeln (SSa1, SSa2, SSaN) wenigstens teilweise jeweils ein zweiter Stromspiegel (SSb1, SSb2, SSbN) nachgeschaltet ist, dessen Spiegelzweig über einen Widerstand (R) an Masse (GND) gelegt ist.Circuit arrangement according to one of claims 4 to 7, further characterized in that the first current mirror (SS a1 , SS a2 , SS aN ) is at least partially followed by a second current mirror (SS b1 , SS b2 , SS bN ), the mirror branch of which via a Resistor (R) is connected to ground (GND). Schaltungsanordnung nach einem der Ansprüche 4 bis 8, ferner dadurch gekennzeichnet, dass wenigstens ein zweiter Stromspiegel (SSb1, SSb2, SSbN) eine p-Kanal-Diode und einen p-Kanal-Transistor umfasst.Circuit arrangement according to one of claims 4 to 8, further characterized in that at least one second current mirror (SS b1 , SS b2 , SS bN ) comprises a p-channel diode and a p-channel transistor. Schaltungsanordnung nach einem der Ansprüche 4 bis 9, ferner dadurch gekennzeichnet, dass wenigstens ein zweiter Stromspiegel (SSb1, SSb2, SSbN) eine pnp-Diode und einen pnp-Transistor umfasst.Circuit arrangement according to one of claims 4 to 9, further characterized in that at least one second current mirror (SS b1 , SS b2 , SS bN ) comprises a pnp diode and a pnp transistor. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die ersten und/oder zweiten Stromspiegel (SSa1, SSa2, SSaN, SSb1, SSb2, SSbN) wenigstens teilweise Stromgegenkopplungswiderstände aufweisen.Circuit arrangement according to one of claims 8 to 10, characterized in that the first and / or second current mirrors (SS a1 , SS a2 , SS aN , SS b1 , SS b2 , SS bN ) at least partially have current feedback resistances. Schaltungsanordnung nach einem der Ansprüche 4 bis 11, wobei die Schaltungsanordnung in einem Halbleiterchip integriert ist.Circuit arrangement according to one of claims 4 to 11, wherein the circuit arrangement is integrated in a semiconductor chip. Integrierter Schaltkreis umfassend eine Schaltungsanordnung nach einem der Ansprüche 4 bis 12.Integrated circuit comprising a circuit arrangement according to one of Claims 4 until 12.
DE2002115470 2002-04-09 2002-04-09 Performance-optimized circuit arrangement with contactable switching devices Expired - Fee Related DE10215470B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002115470 DE10215470B4 (en) 2002-04-09 2002-04-09 Performance-optimized circuit arrangement with contactable switching devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002115470 DE10215470B4 (en) 2002-04-09 2002-04-09 Performance-optimized circuit arrangement with contactable switching devices

Publications (2)

Publication Number Publication Date
DE10215470A1 DE10215470A1 (en) 2003-11-06
DE10215470B4 true DE10215470B4 (en) 2004-02-19

Family

ID=28798319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002115470 Expired - Fee Related DE10215470B4 (en) 2002-04-09 2002-04-09 Performance-optimized circuit arrangement with contactable switching devices

Country Status (1)

Country Link
DE (1) DE10215470B4 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604041C1 (en) * 1996-02-05 1997-04-10 Siemens Ag High-side switch load current detection circuit
DE19935591A1 (en) * 1999-08-02 2001-02-15 Wiesemann & Theis Gmbh Input circuit for binary electrical inputs has device for measuring states high impedance, low impedance, external voltage, evaluation device to associate measurement results with binary states

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604041C1 (en) * 1996-02-05 1997-04-10 Siemens Ag High-side switch load current detection circuit
DE19935591A1 (en) * 1999-08-02 2001-02-15 Wiesemann & Theis Gmbh Input circuit for binary electrical inputs has device for measuring states high impedance, low impedance, external voltage, evaluation device to associate measurement results with binary states

Also Published As

Publication number Publication date
DE10215470A1 (en) 2003-11-06

Similar Documents

Publication Publication Date Title
DE3929351C1 (en)
DE102004015528A1 (en) Interrupt detection circuit for a sensor device
DE102011015498B4 (en) Input circuit for an input module and method for operating an input circuit
DE2610177C2 (en) Sensor amplifier with at least two operating states
EP1816483B1 (en) Short-circuit and overcurrent detection circuit
DE19707708C2 (en) Current limiting circuit
EP0763916A2 (en) Receiver circuit with constant input impedance
DE10215470B4 (en) Performance-optimized circuit arrangement with contactable switching devices
DE3009014C2 (en)
DE3905163C2 (en)
DE2416533C3 (en) Electronic circuit arrangement for voltage stabilization
DE3832378C1 (en)
DE3700296A1 (en) SEMICONDUCTOR DIFFERENTIAL AMPLIFIER
DE4434792C1 (en) Dual-mode MOS integrated circuit with switched-input current mirror
EP0185377B1 (en) Signalling circuit
DE3836836A1 (en) IMPLEMENTATION
DE2148437B2 (en) CIRCUIT ARRANGEMENT TO IMPROVE THE SHORT-CIRCUIT STRENGTH OF CIRCUITS OF THE SLOW FAIL-SAFE LOGIC TYPE
DE2842629C2 (en) Device for the controllable connection of a connection point via a load resistor to a load potential
EP0588111B1 (en) Memory element
DE2933847C2 (en) Circuit arrangement for receiving direct current signals in teleprinter and data transmission systems
DE2830481A1 (en) PROTECTIVE CIRCUIT FOR A COUNTERACTIVE POWER AMPLIFIER
DE19844481C1 (en) Integrated circuit with operating mode selection pad
EP0509349B1 (en) Signal level converter
EP0676846A2 (en) Switch with a bipolar transistor as first switching element
DE3331180C2 (en)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee