DE102023113043A1

DE102023113043A1 - Codeerzeugungsverfahren

Info

Publication number: DE102023113043A1
Application number: DE102023113043.9A
Authority: DE
Inventors: Shelton George Dsouza; Michael Murphy
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2022-05-20
Filing date: 2023-05-17
Publication date: 2023-11-23
Also published as: CN117093193A; US20230376287A1

Abstract

Vorrichtungen, Systeme und Verfahren zur Optimierung einer Prozessorleistung werden offenbart. Bei mindestens einer Ausführungsform optimiert ein Verfahren gelinkten Code zumindest teilweise auf der Grundlage eines Speicherns einer Angabe, ob zwei Abschnitte des Codes gelinkt worden sind.

Description

BEREICH
Mindestens eine Ausführungsform bezieht sich auf Verarbeitungsressourcen, die zur Ausführung eines oder mehrerer Programme verwendet werden. Zum Beispiel betrifft mindestens eine Ausführungsform Prozessoren, die so ausgestaltet sind, dass sie eine Angabe darüber speichern, ob zwei Abschnitte des Codes kombiniert wurden.
HINTERGRUND
Compiler übersetzen manchmal kombinierten Code, auch wenn dieser kombinierte Code zuvor übersetzt wurde. Die Wiederholung eines Übersetzungsverfahrens für kombinierten Code kann Zeit und Rechenressourcen verschwenden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 zeigt ein Diagramm einer Rechenumgebung zur Erzeugung von optimiertem Code gemäß mindestens einer Ausführungsform;
2 illustriert ein Diagramm einer Rechenumgebung zur Verarbeitung von Code unter Verwendung von Referenzinformationen gemäß mindestens einer Ausführungsform;
3 illustriert gemäß mindestens einer Ausführungsform ein Blockdiagramm 300, das einen Linker mit Zugriff auf einen Cache darstellt;
4 illustriert ein Verfahren zur Optimierung von Just-in-Time-Linking-Operationen gemäß mindestens einer Ausführungsform;
5 illustriert ein Verfahren zur Verwendung eines Caches mit Just-in-Time-Linking- und Just-in-Time-Kompilierungsoperationen gemäß mindestens einer Ausführungsform;
6 veranschaulicht ein verteiltes System gemäß mindestens einer Ausführungsform;
7 veranschaulicht ein beispielhaftes Rechenzentrum gemäß mindestens einer Ausführungsform;
8 veranschaulicht ein Client-Server-Netzwerk gemäß mindestens einer Ausführungsform;
9 veranschaulicht ein Beispiel eines Computernetzwerks gemäß mindestens einer Ausführungsform;
10A veranschaulicht ein vernetztes Computersystem gemäß mindestens einer Ausführungsform;
10B veranschaulicht ein vernetztes Computersystem gemäß mindestens einer Ausführungsform;
10C veranschaulicht ein vernetztes Computersystem gemäß mindestens einer Ausführungsform;
11 veranschaulicht gemäß mindestens einer Ausführungsform eine oder mehrere Komponenten einer Systemumgebung, in der Dienste als Drittanbieter-Netzwerkdienste angeboten werden können;
12 veranschaulicht eine Cloud-Computing-Umgebung gemäß mindestens einer Ausführungsform;
13 veranschaulicht gemäß mindestens einer Ausführungsform einen Satz von funktionellen Abstraktionsschichten, die von einer Cloud-Computing-Umgebung bereitgestellt werden;
14 veranschaulicht einen Supercomputer auf Chipebene gemäß mindestens einer Ausführungsform;
15 veranschaulicht einen Supercomputer auf Rack-Modulebene gemäß mindestens einer Ausführungsform;
16 veranschaulicht einen Supercomputer auf Rack-Ebene gemäß mindestens einer Ausführungsform;
17 veranschaulicht einen Supercomputer auf Gesamtsystemebene gemäß mindestens einer Ausführungsform;
18A veranschaulicht eine Inferenz- und/oder Trainingslogik gemäß mindestens einer Ausführungsform;
18B veranschaulicht eine Inferenz- und/oder Trainingslogik gemäß mindestens einer Ausführungsform;
19 veranschaulicht ein Training und einen Einsatz eines neuronalen Netzes gemäß mindestens einer Ausführungsform;
20 veranschaulicht eine Architektur eines Systems eines Netzwerks gemäß mindestens einer Ausführungsform;
21 veranschaulicht eine Architektur eines Systems eines Netzwerks gemäß mindestens einer Ausführungsform;
22 veranschaulicht einen Protokollstack auf Steuerebene gemäß mindestens einer Ausführungsform;
23 veranschaulicht einen Protokollstack auf Benutzerebene gemäß mindestens einer Ausführungsform;
24 veranschaulicht Komponenten eines Kernnetzwerks gemäß mindestens einer Ausführungsform;
25 veranschaulicht Komponenten eines Systems zum Unterstützen einer Netzwerkfunktionsvirtualisierung (Network Function Virtualization - NFV) gemäß mindestens einer Ausführungsform;
26 veranschaulicht ein Verarbeitungssystem gemäß mindestens einer Ausführungsform;
27 veranschaulicht ein Computersystem gemäß mindestens einer Ausführungsform;
28 veranschaulicht ein System gemäß mindestens einer Ausführungsform;
29 veranschaulicht eine beispielhafte integrierte Schaltung gemäß mindestens einer Ausführungsform;
30 veranschaulicht ein Rechensystem gemäß mindestens einer Ausführungsform;
31 veranschaulicht eine APU gemäß mindestens einer Ausführungsform;
32 veranschaulicht eine CPU gemäß mindestens einer Ausführungsform;
33 veranschaulicht einen beispielhaften Beschleunigerintegrations-Slice gemäß mindestens einer Ausführungsform;
34A und 34B veranschaulichen beispielhafte Grafikprozessoren gemäß mindestens einer Ausführungsform;
35A veranschaulicht einen Grafikkern gemäß mindestens einer Ausführungsform;
35B veranschaulicht eine GPCPU gemäß mindestens einer Ausführungsform;
36A veranschaulicht einen Parallelprozessor gemäß mindestens einer Ausführungsform;
36B veranschaulicht einen Verarbeitungscluster gemäß mindestens einer Ausführungsform;
36C veranschaulicht einen Grafikmultiprozessor gemäß mindestens einer Ausführungsform;
37 veranschaulicht einen Softwarestack einer Programmierplattform gemäß mindestens einer Ausführungsform;
38 veranschaulicht eine CUDA-Implementierung eines Softwarestacks aus 37 gemäß mindestens einer Ausführungsform;
39 veranschaulicht eine ROCm-Implementierung eines Softwarestacks aus 37 gemäß mindestens einer Ausführungsform;
40 veranschaulicht eine OpenCL-Implementierung eines Softwarestacks aus 37 gemäß mindestens einer Ausführungsform;
41 veranschaulicht gemäß mindestens einer Ausführungsform Software, die durch eine Programmierplattform unterstützt wird; und
42 veranschaulicht ein Kompilieren von Code zum Ausführen auf Programmierplattformen aus den 37-40 gemäß mindestens einer Ausführungsform.

DETAILLIERTE BESCHREIBUNG
In der folgenden Beschreibung werden zahlreiche spezifische Details dargelegt, um ein gründlicheres Verständnis von mindestens einer Ausführungsform zu ermöglichen. Dem Fachmann ist jedoch klar, dass die erfindungsgemäßen Konzepte auch ohne eines oder mehrere dieser spezifischen Details ausgeführt werden können und dass zwei oder mehr hier beschriebene Ausführungsformen kombiniert werden können.
1 ist ein Blockdiagramm, das eine Rechenumgebung 100 zur Erzeugung von optimiertem Code gemäß mindestens einer Ausführungsform zeigt. In mindestens einer Ausführungsform werden ein oder mehrere Aspekte einer oder mehrerer Ausführungsformen, die in Verbindung mit 1 beschrieben sind, mit einem oder mehreren Aspekten einer oder mehrerer Ausführungsformen, die hier beschrieben sind, kombiniert, einschließlich Ausführungsformen, die zumindest in Verbindung mit 1-5 beschrieben sind. Bei mindestens einer Ausführungsform weist die Rechenumgebung 100 einen ersten Code 102, einen Prozessor 103, einen zweiten Code 104, einen Prozessor 105, einen JIT-Linker 106, einen gelinkten Code 107 und Referenzinformationen 108 auf, wie es hier zumindest in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform ist die Rechenumgebung 100 eine heterogene Rechenumgebung, die zwei oder mehr Typen von Prozessoren aufweist.
Bei mindestens einer Ausführungsform weist ein Modul eine beliebige Kombination aus einer beliebigen Art von Logik (z. B. Software, Hardware, Firmware) und/oder Schaltkreisen auf, die so ausgestaltet sind, dass sie eine Funktionalität wie beschrieben ausführen. Bei mindestens einer Ausführungsform weist ein Modul eine oder mehrere Schaltungen auf, die Teil eines größeren Systems sind (z. B. eine integrierte Schaltung (IC), ein System auf dem Chip (SoC), eine Zentraleinheit (CPU), eine Grafikverarbeitungseinheit (GPU), eine Datenverarbeitungseinheit (DPU) usw.). Bei mindestens einer Ausführungsform weist eine Steuerung eine beliebige Kombination von Logik (z. B. Software, Hardware, Firmware) und/oder Schaltungen auf, die so ausgestaltet sind, dass sie eine der beschriebenen Funktionen ausführen. Bei mindestens einer Ausführungsform weist die Software Softwarepakete, Codes, Programmiersprachen, Treiber, Anweisungen, Befehlssätze oder eine Kombination davon auf. Bei mindestens einer Ausführungsform weist die Hardware festverdrahtete Schaltungen, programmierbare Schaltungen, Zustandsmaschinenschaltungen, Schaltungen mit fester Funktion, Ausführungseinheiten, Firmware mit gespeicherten Anweisungen, die von programmierbaren Schaltungen ausgeführt werden, oder eine Kombination davon auf.
Bei mindestens einer Ausführungsform weist eine Logikeinheit Firmware-Logik, Hardware-Logik oder eine Kombination davon auf, die so ausgestaltet ist, dass sie eine beliebige Funktionalität bereitstellt, wie es hierin weiter beschrieben ist. Bei mindestens einer Ausführungsform weist eine Logikeinheit eine Schaltung auf, die Teil eines größeren Systems ist (z. B. IC, SoC, CPU, GPU, DPU). Bei mindestens einer Ausführungsform weist eine Logikeinheit eine logische Schaltung zur Implementierung von Firmware und/oder Hardware auf.
Bei mindestens einer Ausführungsform weist eine Maschine ein Modul und/oder eine Logikeinheit auf, wie es hier darüber hinaus beschrieben ist. Bei mindestens einer Ausführungsform weist eine Komponente ein Modul und/oder eine Logikeinheit auf, wie es hier darüber hinaus beschrieben ist. Bei mindestens einer Ausführungsform weist eine Maschine bzw. Engine eine Software-Logik, Firmware-Logik, Hardware-Logik oder eine Kombination davon auf, die so ausgestaltet ist, dass sie eine beliebige Funktionalität bereitstellt, wie es hier weiter beschrieben ist. In mindestens einer Ausführungsform weist eine Komponente eine Software-Logik, Firmware-Logik, Hardware-Logik oder eine Kombination davon auf, die so ausgestaltet ist, dass sie eine beliebige Funktionalität bereitstellt, wie es hier beschrieben ist; beispielsweise können von der Hardware und/oder Firmware durchgeführte Operationen alternativ über ein Softwaremodul implementiert werden, das als Softwarepaket, Code und/oder Befehlssatz ausgeführt sein kann. Bei mindestens einer Ausführungsform kann eine Logikeinheit auch einen Abschnitt der Software verwenden, um ihre Funktionalität zu implementieren.
Bei mindestens einer Ausführungsform weist die Rechenumgebung 100 einen ersten Code 102 und einen zweiten Code 104 auf, bei denen es sich um zwei Codeabschnitte handelt, wobei ein Codeabschnitt einen Codeanteil, ein Codesegment, ein Codeelement, eine Datei, die Code enthält, ein Objekt, das Code enthält, oder eine Kombination davon darstellen kann. Bei mindestens einer Ausführungsform umfasst der Code Anweisungen in einer Programmiersprache. Bei mindestens einer Ausführungsform stellen der erste Code 102 und der zweite Code 104 zwei verschiedene Abschnitte eines Codes eines Typs dar; beispielsweise können der erste Code 102 und der zweite Code 104 beide in NWM-IR-Code (Code einer Zwischendarstellung) geschrieben sein, wobei der NWM-IR-Code zumindest teilweise einen oder mehrere Abschnitte einer oder mehrerer Anwendungen darstellt, wobei diese Abschnitte Kernel sein können, die Funktionen sind, die auf einem Prozessor wie einer GPU ausgeführt werden. Bei mindestens einer Ausführungsform weisen der erste Code 102 und der zweite Code 104 getrennte Teile von Kernels aus einer Bibliothek auf, wobei die Teile der Kernels in einen Zwischendarstellungs-Code geschrieben (z. B. kompiliert) sind; beispielsweise können der erste Code 102 und der zweite Code 104 getrennte Teile von Kernels aufweisen, die in NVVM-IR vorkompiliert und in einer Bibliothek enthalten sind, die Funktionen zum Ausführen schneller Fourier-Transformationen (FFTs) enthält, wie z. B. eine NVIDIA® cuFFT-Bibliothek. Bei mindestens einer Ausführungsform handelt es sich bei einer Anwendung um ein Programm, das für die Ausführung einer bestimmten Aufgabe entwickelt wurde, die nicht mit dem Betrieb eines Computersystems selbst zusammenhängt, wie z. B. Anwendungen zum Deep Learning, Anwendungen zur medizinischen Bildgebung oder Videotranskodierungsanwendungen. Bei mindestens einer Ausführungsform ist ein Programm ein Satz von Anweisungen, die von einem Prozessor auszuführen sind. Bei mindestens einer Ausführungsform handelt es sich bei einem Programm um eine ausführbare Datei. Bei mindestens einer Ausführungsform werden die Anweisungen, die ein Programm aufweist, als Programmcode bezeichnet. Bei mindestens einer Ausführungsform wird eine Anwendung alternativ als Programm bezeichnet. Bei mindestens einer Ausführungsform weist der Zwischendarstellungs-Code einen Code auf, der von einem Compiler oder einer virtuellen Maschine verwendet wird, um den Quellcode aus einer oder mehreren Quelldateien darzustellen, wobei der Quellcode Funktionen aufweist, die zu ausführbarem Code, Dateien, Objekten oder einer Kombination davon kompiliert und/oder zusammengestellt bzw. assembliert werden. Bei mindestens einer Ausführungsform handelt es sich bei einem Compiler um Hardware, Firmware, Software oder eine Kombination davon, die so ausgestaltet ist, dass sie einen in einer Programmiersprache geschriebenen Code in einen in einer anderen Sprache geschriebenen Code übersetzt, häufig als Teil eines Verfahrens, das die Ausführung einer in einer höheren Programmiersprache geschriebenen Anwendung auf einem Prozessor ermöglicht. Bei mindestens einer Ausführungsform stellen der erste Code 102 und der zweite Code 104 zwei verschiedene Abschnitte von Code unterschiedlicher Art (z. B. verschiedener Programmiersprachen) dar; beispielsweise kann der erste Code 102 ein Host-Code und der zweite Code 104 ein Gerätecode sein, wie es hier, zumindest in Verbindung mit 1, weiter beschrieben ist. Bei mindestens einer Ausführungsform sind der erste Code 102 und der zweite Code 104 NWM-IR-Dateien, die als Teil eines Just-in-Time (JIT)-Kompilierungsverfahrens und/oder Just-in-Time-Linking-Verfahren verknüpft bzw. gelinkt werden, wobei es sich um Kompilierungs- und Linking-Operationen handelt, die zur Laufzeit der Anwendung durchgeführt werden, wobei die JIT-Operationen hier darüber hinaus zumindest in Verbindung mit 1 beschrieben werden. Bei mindestens einer Ausführungsform werden der erste Code 102 und der zweite Code 104 durch den JIT-Linker 106 verknüpft bzw. gelinkt, um einen zusammengeführten Code als Teil eines Verfahrens zu erzeugen, mit dem der zusammengeführte Code in eine andere Art von Code übersetzt wird, wie z. B. PTX- oder NVPTX-Code (Parallel Thread Execution), dessen Dateien die Erweiterung .ptx tragen. Bei mindestens einer Ausführungsform handelt es sich bei PTX-Code um Code, der in einer virtuellen Low-Level-Rechenarchitektur für parallele Berechnungen verwendet wird, und um eine Art von Assemblierung des Codes. Bei mindestens einer Ausführungsform weist der erste Code 102 und/oder der zweite Code 104 einen von einem Benutzer (z. B. einem Programmierer) bereitgestellten Code auf. Bei mindestens einer Ausführungsform enthält der erste Code 102 und/oder der zweite Code 104 Code für Funktionen, die von einer Bibliothek bereitgestellt werden (z. B. cuFFT-, cuSPARSE-, cuTENSOR-Bibliotheken von NVIDIA®). Bei mindestens einer Ausführungsform weist der erste Code 102 und/oder der zweite Code 104 Zwischendarstellungen einer höheren Programmiersprache (z. B. Python, Java, C++) und/oder Quellcode auf (z. B. Code, der Funktionen enthält, die zu ausführbarem Code, Dateien, Objekten oder einer Kombination davon zu kompilieren und/oder zu assemblieren sind). Bei mindestens einer Ausführungsform weisen der erste Code 102 und/oder der zweite Code 104 Zwischendarstellungen von ausführbaren Anweisungen auf, die von einer Ziel-Befehlssatzarchitektur (ISA (Instruction Set Architecture)) (z. B. x86) unterstützt werden. Bei mindestens einer Ausführungsform weisen der erste Code 102 und/oder der zweite Code 104 einen oder mehrere Abschnitte von Funktionsaufrufen, Funktionen oder eine Kombination davon auf. Bei mindestens einer Ausführungsform weisen der erste Code 102 und/oder der zweite Code 104 einen oder mehrere Abschnitte von Kernels auf.
Bei mindestens einer Ausführungsform weisen der erste Code 102 und der zweite Code 104 ein oder mehrere Codeelemente auf, wie es in 1 gezeigt ist, wobei der erste Code 102 und der zweite Code 104 beide Verweise auf die Funktionen a, b und c und die Variable z aufweisen, die Beispiele für Codeelemente sind. Bei mindestens einer Ausführungsform weist, wie es in 1 dargestellt ist, der zweite Code 104 Verweise auf die Funktionen e und f sowie die Variable q auf, also auf Codeelemente, auf die im ersten Code 102 nicht verwiesen wird. Bei mindestens einer Ausführungsform handelt es sich bei der Funktion f um eine globale Funktion und bei der Variablen q um eine globale Variable. Bei mindestens einer Ausführungsform ist eine globale Variable eine Variable, die im Speicher eines Prozessors, wie z. B. des Prozessors 103, gespeichert ist, wobei auf diese globale Variable von allen Funktionen, die auf dem Prozessor ausgeführt werden, direkt zugegriffen werden kann. Bei mindestens einer Ausführungsform weist ein Programm (z.B. ein Satz von Anweisungen, die von einem Prozessor auszuführen sind) eine globale Funktion in einem ersten Code 102 und eine andere globale Funktion in einem zweiten Code 104 auf; beispielsweise kann ein Programm eine globale Funktion „a“ in dem ersten Code 102 und eine globale Funktion „e“ in dem zweiten Code 104 aufweisen, was bedeutet, dass der erste Code 102 auf die globale Funktion a verweist und der zweite Code 104 nicht auf die globale Funktion a, sondern auf die globale Funktion e.
Bei mindestens einer Ausführungsform ist der Prozessor 103 so ausgestaltet, dass er eine oder mehrere Operationen im Zusammenhang mit einer JIT-Kompilierung und/oder einem JIT-Linken durchführt. Bei mindestens einer Ausführungsform weist die JIT-Kompilierung Operationen zur Auflösung von Referenzen auf, die in einem Code, wie dem ersten Code 102 und/oder dem zweiten Code 104, enthalten sind, indem jede Referenz bzw. jeder Verweis in relative Adressen übersetzt wird, die einen Offset-Wert aufweisen, der angibt, wo die Referenzen bzw. Verweise relativ zum Anfang des Codes lokalisiert sein können. Bei mindestens einer Ausführungsform weisen die im Code gefundenen Referenzen Variablennamen, Funktionsnamen, Eingangspunkte zu Funktionen oder eine Kombination davon auf. Bei mindestens einer Ausführungsform führt der Prozessor 103 eine oder mehrere JIT-Kompilierungsoperationen zur Laufzeit durch, d. h. während der Ausführung einer Anwendung und/oder eines Programms. Bei mindestens einer Ausführungsform weisen die JIT-Linkoperationen eine Analyse des ersten Codes 102 und des zweiten Codes 102 auf externe (nicht aufgelöste) Referenzen bzw. Verweise auf, die Referenzen (z. B. Variablennamen, Funktionseinstiegspunkte, Funktionsaufrufe) aufweisen, die in dem Code, in dem die Referenzen erscheinen, undefiniert sind und daher während der JIT-Kompilierung nicht aufgelöst werden können. Bei mindestens einer Ausführungsform weisen die JIT-Kompilierungsoperationen Optimierungsoperationen auf, die durchgeführt werden, um die Kompilierungszeit und/oder den Verbrauch von Rechenressourcen zu verringern. Bei mindestens einer Ausführungsform weisen die Optimierungsoperationen ein Inlining auf, bei dem ein Funktionsaufruf und die damit verbundenen Operationen durch Anweisungen zur Ausführung einer Funktion ersetzt werden. Bei mindestens einer Ausführungsform weisen die Optimierungsoperationen ein Pruning auf, bei dem toter Code (z. B. unbenutzter Code, nicht erreichbarer Code) gelöscht (entfernt) wird. Bei mindestens einer Ausführungsform führt der Prozessor 103 eine oder mehrere JIT-Linkoperationen zur Laufzeit durch. Bei mindestens einer Ausführungsform weisen die JIT-Linkoperationen das Auffinden eines externen Verweises bzw. einer externen Referenz auf; beispielsweise können eine oder mehrere JIT-Operationen für einen Aufruf einer bestimmten Funktion (z. B. einen Funktionsaufruf), die in einem ersten Code 102 definiert ist, die Funktion in einem zweiten Code 104 auffinden und eine Adresse für einen Einstiegspunkt für die Funktion in den in dem ersten Code 102 definierten Aufruf einfügen. Bei mindestens einer Ausführungsform können eine oder mehrere JIT-Linkoperationen eine ausführbare Datei und/oder ein Modul (z. B. ein Programm) zur weiteren Verarbeitung ausgeben. Bei mindestens einer Ausführungsform weisen die JIT-Linkoperationen Optimierungsoperationen (z. B. Link-Time-Optimization (LTO)-Operationen) wie z. B. Pruning auf. Bei mindestens einer Ausführungsform wird die Optimierung der JIT-Kompilierung und/oder des JIT-Linkens als Just-in-Time-Link-Time-Optimierung (JIT-LTO) bezeichnet. Bei mindestens einer Ausführungsform sind zwei oder mehr Prozessoren, wie z. B. der Prozessor 103 und der Prozessor 105, so ausgestaltet, dass sie den ersten Code 102 und den zweiten Code 104 kombinieren, trennen, einzeln verarbeiten, gemeinsam verarbeiten oder eine Kombination davon.
Bei mindestens einer Ausführungsform ist der Prozessor 103 kommunikativ mit einem oder mehreren anderen Prozessoren (nicht gezeigt) verbunden. Bei mindestens einer Ausführungsform ist der Prozessor 103 kommunikativ mit dem Prozessor 105 verbunden, der hier weiter zumindest in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform kann es sich bei einem oder mehreren der Prozessoren 104 und 105 um einen Single-Core-Prozessor, einen Multi-Core-Prozessor, einen Grafikprozessor, einen Parallelprozessor oder einen Allzweckprozessor oder eine Kombination davon handeln. Bei mindestens einer Ausführungsform sind ein oder mehrere Prozessoren (nicht dargestellt) zusätzlich zu den Prozessoren 103 und 105 kommunikativ mit einem oder mehreren der Prozessoren 103 und 105 verbunden. Bei mindestens einer Ausführungsform sendet der Prozessor 103 den gelinkten Code 107 zur weiteren Verarbeitung (nicht gezeigt), wie z. B. einer weiteren Kompilierung und/oder einem (weiteren) Linken, um einen Code zu erzeugen, der von dem Prozessor 105 ausgeführt werden kann.
Bei mindestens einer Ausführungsform ist einer oder sind mehrere der Prozessoren 103 und 105 ein Element einer Datenverarbeitungseinheit (Data Processing Unit (DPU)), einer Mehrkomponenteneinrichtung, die eine oder mehrere Typen von Prozessoren aufweist, wie z. B. beschleunigte Verarbeitungseinheiten (APUs), zentrale Verarbeitungseinheiten (CPUs), Grafikverarbeitungseinheiten (GPUs) oder eine Kombination davon. Bei mindestens einer Ausführungsform weist einer oder weisen mehrere der Prozessoren 103 und 105 zwei oder mehr Einrichtungen auf, die durch eine cache-kohärente Verbindung miteinander verbunden sind. Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um eine integrierte Schaltung. Bei mindestens einer Ausführungsform befindet sich einer oder befinden sich mehrere der Prozessoren 103 und 105 vor Ort bzw. lokal, in einer Cloud oder einer Kombination davon. Bei mindestens einer Ausführungsform ist einer oder sind mehrere der Prozessoren 103 und 105 ein Element eines Rechenzentrums, wie das Rechenzentrum 700, das hier beschrieben ist.
Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um eine Datenverarbeitungseinheit (DPU). Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um einen XPU-Typ, wie z. B. einen anwendungsspezifischen Prozessor, der CPUs, GPUs, (Field-Programmable Gate Arrays, FPGAs), Vision Processing Units (VPUs), digitale Signalprozessoren (DSPs), Tensor Processing Units (TPUs) und anwendungsspezifische integrierte Schaltungen (ASICs) oder eine Kombination davon aufweist. Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um einen Beschleuniger, z. B. eine spezialisierte Hardwareschaltung, die so ausgestaltet und/oder mit Funktionen ausgestattet ist, dass sie bestimmte Operationen mit höherer Leistung oder größerer Energieeffizienz im Vergleich zu allgemeinerer Hardware ausführen kann. Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um eine APU. Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um eine Allzweck-Grafikverarbeitungseinheit (GPGPU). Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um eine Parallelverarbeitungseinheit (PPU). Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um eine GPU. Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um eine virtuelle CPU (vCPU).
Bei mindestens einer Ausführungsform ist einer oder sind mehrere der Prozessoren 103 und 105 ein x86-Prozessor, ein Prozessor, der eine x86-Befehlssatzarchitektur unterstützt. Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um einen ARM-Prozessor, einen Prozessor, der eine RISC-Befehlssatzarchitektur (Reduced Instruction Set Computer) unterstützt. Bei mindestens einer Ausführungsform läuft einer oder laufen mehrere der Prozessoren 103 und 105 auf einem Cluster, einer Ansammlung von miteinander vernetzten Einzelrechnern. Bei mindestens einer Ausführungsform kann ein Cluster einen HPC-Cluster (High Performance Computing) aufweisen. Bei mindestens einer Ausführungsform ist einer oder sind mehrere der Prozessoren 103 und 105 mit anderen Prozessoren verbunden (nicht dargestellt). Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um einen Prozessor, der zwei oder mehr Kerne mit unterschiedlichen Befehlssatzarchitekturen aufweist (z. B. ARM® big.Little™-Prozessoren, Intel® Core™-Prozessoren der 12. Generation, die P-Kerne und E-Kerne aufweisen). Bei mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der Prozessoren 103 und 105 um einen Prozessor, der zwei oder mehr verschiedene Typen von Kernen aufweist, z. B. einen Allzweckkern und einen spezialisierten Kern, der so konfiguriert ist, dass er Matrixoperationen, Vektoroperationen, Tensoroperationen, Kryptooperationen oder eine Kombination davon durchführt. Bei mindestens einer Ausführungsform ist einer oder sind mehrere der Prozessoren 103 und 105 ein Prozessor, der eine heterogene Verarbeitungsarchitektur verwendet, die zwei oder mehr Typen von Prozessoren einsetzt. Bei mindestens einer Ausführungsform ist einer oder sind mehrere der Prozessoren 103 und 105 ein Prozessor, der zwei oder mehr Kerne unterschiedlicher Größe aufweist.
Bei mindestens einer Ausführungsform ist der JIT-Linker 106 ein Modul, das Hardware, Firmware, Software oder eine Kombination davon aufweist und so ausgestaltet ist, dass es kompilierten Code linkt. Bei mindestens einer Ausführungsform ist der Prozessor 103 so ausgestaltet, dass er dem JIT-Linker 106 Code zur Verfügung stellt. Bei mindestens einer Ausführungsform ist der JIT-Linker 106 so ausgestaltet, dass er optimierte Linkoperationen durchführt, wie es hier weiter zumindest in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform ist der JIT-Linker 106 so ausgestaltet, dass er kompilierten Code linkt, um gelinkten Code 107 zu erzeugen, der manchmal auch als kombinierter und/oder zusammengeführter Code bezeichnet wird. Bei mindestens einer Ausführungsform ist das Linken ein Verfahren des Sammelns und/oder Kombinierens verschiedener Abschnitte (z. B. Abschnitte, Teile, Elemente, Stücke) von Code und/oder Daten in eine einzige Datei, die in den Speicher geladen (z. B. kopiert) und ausgeführt werden kann. Bei mindestens einer Ausführungsform weist der gelinkte Code 107 Codeelemente auf, die miteinander verlinkt sind, z. B. zu ausführbarem Code. Bei mindestens einer Ausführungsform bieten die von dem JIT-Linker 106 durchgeführten Operationen einen technischen Vorteil bei der Verarbeitung von Code, da sie es ermöglichen, dass der erste Code 102 und der zweite Code 104 separat kompiliert und dann später zur Ausführung als eine einzige Datei mit ausführbarem Code miteinander gelinkt werden. Bei mindestens einer Ausführungsform sendet der Prozessor 103 den gelinkten Code 107 an den Prozessor 105 einer Einrichtung. Bei mindestens einer Ausführungsform kann der JIT-Linker 106 Referenzinformationen 108 von dem ersten Code 102 verwenden, um Code von dem zweiten Code 104 zu löschen oder zu linken.
Bei mindestens einer Ausführungsform verwendet der JIT-Linker 106 Referenzinformationen 108, um Codeelemente zu linken, die sowohl in dem ersten Code 102 als auch in dem zweiten Code 104 referenziert werden. Bei mindestens einer Ausführungsform ist der JIT-Linker 106 so ausgestaltet, dass er die Funktionen a, b und c linkt, die Variable z linkt und gelinkten Code 107 erzeugt. Bei mindestens einer Ausführungsform verwendet der JIT-Linker 106 die Referenzinformationen 108, um nicht referenzierte Codeelemente in dem zweiten Code 104 zu reduzieren (entfernen, löschen). Bei mindestens einer Ausführungsform ist der JIT-Linker 106 so ausgestaltet, dass er die Funktionen e und f sowie die Variable q aus dem zweiten Code 104 entfernt und einen gelinkten Code 107 erzeugt, da die genannten Funktionen und Variablen in dem ersten Code 102 nicht referenziert werden und daher bei einem Linken zu totem Code führen würden. Bei mindestens einer Ausführungsform kann ein Benutzer einen Optimierungsmodus aktivieren oder deaktivieren, wobei ein Optimierungsmodus Referenzinformationen verwendet, um den Gerätecode zu ändern. Bei mindestens einer Ausführungsform weist der Gerätecode eine oder mehrere Funktionen auf, die von einem Gerät, wie z. B. einer GPU, ausgeführt werden. Bei mindestens einer Ausführungsform weist ein Host-Code Anweisungen auf, die von einem Host-Prozessor, wie z. B. einer CPU, auszuführen sind. Bei mindestens einer Ausführungsform kann ein Benutzer eine Einstellung (z. B. eine Opt-in- oder Optout-Einstellung) ändern, um die Codeoptimierung auf der Grundlage von Referenzinformationen ein- oder auszuschalten. Bei mindestens einer Ausführungsform gibt ein Benutzer Referenzinformationen ein, wie z. B. Kernel-Namen, Variablennamen, Gerätenamen oder eine Kombination davon, die als Referenzinformationen 108 im Speicher für eine Anwendungsprogrammierschnittstelle (API) gespeichert sind.
Bei mindestens einer Ausführungsform führt ein Prozessor, wie z. B. der Prozessor 103 und/oder der Prozessor 105, eine API aus, um Referenzinformationen, wie z. B. Kernel-Namen, Variablennamen, Gerätenamen oder eine Kombination davon, zu bestimmen, die als Referenzinformationen 108 im Speicher für eine API zu speichern sind, wobei eine solche Bestimmung darüber hinaus hier zumindest in Verbindung mit 2 beschrieben ist. Bei mindestens einer Ausführungsform weist eine API eine Option auf, die von einem Benutzer (oder einer Anwendung) aktiviert werden kann, um den Prozessor 103 zu konfigurieren, um dem Prozessor 105 Referenzinformationen 108 bereitzustellen.
Bei mindestens einer Ausführungsform stellt ein Benutzer den JIT-Linker 106 so ein, dass er Linkoperationen optimiert oder nicht optimiert, indem eine Eingabe über API-Code bereitgestellt wird, wie es hier zumindest in Verbindung mit 2 beschrieben ist. Bei mindestens einer Ausführungsform linkt ein JIT-Linker, der nicht für die Optimierung von Linkoperationen aktiviert ist, alle Codeelemente in dem zweiten Code 104 und erzeugt gelinkten Code 107, der toten Code aufweist; beispielsweise werden die Funktionen e und f und die Variable q in dem ersten Code 102 nicht referenziert, und wenn der JIT-Linker 106 die Funktionen e und f und die Variable q linkt bzw. verknüpft, um den gelinkten Code 107 zu erzeugen, weist der gelinkte Code die Funktionen e und f und die Variable q auf, die als toter Code betrachtet werden, weil sie nicht zur Vervollständigung eines Programms oder einer Operation verwendet werden. Bei mindestens einer Ausführungsform verlangsamt ein toter Code die Abarbeitung von Code oder verschwendet Verarbeitungsressourcen. Bei mindestens einer Ausführungsform verhindert toter Code die Abarbeitung des Codes, da Speicherplatz mit ungenutztem Code und/oder Daten ausgelastet wird.
Bei mindestens einer Ausführungsform weisen die Referenzinformationen 108 Hinweise darauf auf, ob ein Codeelement in einem Code referenziert wird (z. B. durch einen Aufruf, einen Import, eine Verwendung, einen Speicherlesevorgang, einen Speicherschreibvorgang, einen Adresslesevorgang), wobei die Hinweise hier weiter zumindest in Verbindung mit 2 beschrieben sind. In mindestens einer Ausführungsform weisen die Referenzinformationen 108 Angaben darüber auf, ob ein Codeelement durch einen Linker wie den JIT-Linker 106 gelinkt werden sollte, wie es hier weiter zumindest in Verbindung mit 2 beschrieben ist. Bei mindestens einer Ausführungsform weisen die Referenzinformationen 108 Hinweise darauf auf, wie viele Codeelemente von einem Linker wie dem JIT-Linker 106 gelinkt werden sollen, wie es hier weiter zumindest in Verbindung mit 2 beschrieben ist. Bei mindestens einer Ausführungsform basieren die Referenzinformationen 108 zumindest teilweise auf der Eingabe von Kernel- und/oder Variablennamen durch den Benutzer mittels Code, der in einer Anwendungsprogrammierschnittstelle (API) (z. B. der CUDA-Treiber-API, der CUDA-Laufzeit-API, OpenCL, OpenGL, TensorFlow, PyTorch, scikit-learn) enthalten ist, und wie es hier weiter zumindest in Verbindung mit 2 beschrieben ist. Bei mindestens einer Ausführungsform sind die Referenzinformationen 108 zur Verwendung durch eine API im Speicher abgelegt. Bei mindestens einer Ausführungsform wird die Referenzinformation 108 im Speicher als eine Variable gespeichert, die von einer API-Funktion verwendet wird, wobei die Variable manchmal als Aufzählung (enum) bezeichnet wird. Bei mindestens einer Ausführungsform können die Referenzinformationen 108 in einen Codeabschnitt eingebettet sein, wobei ein Linker wie der JIT-Linker 106 den eingebetteten Code lesen oder darauf zugreifen kann, um festzustellen, auf welche Codeelemente in dem ersten Code 102 verwiesen wird. Bei mindestens einer Ausführungsform weist ein eingebetteter Codeabschnitt einen bekannten Namen auf, so dass ein Linker oder eine andere von einer API verwendete Komponente diesen eingebetteten Codeabschnitt anhand des Namens finden kann. Bei mindestens einer Ausführungsform werden die Referenzinformationen auch als „eine oder mehrere Angaben von Daten“ bezeichnet, da die Referenzinformationen Daten sein können, die angeben, ob ein Codeelement im Code referenziert wird, wobei die eine oder mehreren Angaben von Daten eingebetteter Code, eine Tabelle, eine Speicheradresse oder eine Kombination davon sein können.
Bei mindestens einer Ausführungsform weist der erste Code 102 und/oder der Gerätecode 104 eines oder mehrerer CUDA-Programme Verweise bzw. Referenzen auf eine Fast-Fourier-Transformations-Bibliothek (FFT) auf (z. B. cuFFT), die Funktionen zur Berechnung einer FFT enthält. Bei mindestens einer Ausführungsform weist eine FFT-Bibliothek Hunderte von Verweisen bzw. Referenzen auf globale Funktionen auf, aber nicht alle diese Funktionen sind im gelinkten Code erforderlich, um den Gerätecode zur Berechnung einer FFT auszuführen. Bei mindestens einer Ausführungsform können eine oder mehrere Schaltungen einen Linker, wie den Linker 106, verwenden, um unnötige globale Funktionen aus einer FFT-Bibliothek in einem Gerätecode zu entfernen, sobald der Linker Referenzinformationen von einer API, einem Host-Prozessor oder einer Kombination davon erhält.
2 zeigt ein Blockdiagramm 200, das gemäß mindestens einer Ausführungsform eine Rechenumgebung zur Abarbeitung von Host-Code und Gerätecode unter Verwendung von Referenzinformationen darstellt. Bei mindestens einer Ausführungsform werden ein oder mehrere Aspekte einer oder mehrerer Ausführungsformen, die in Verbindung mit 2 beschrieben sind, mit einem oder mehreren Aspekten einer oder mehrerer Ausführungsformen, die hier beschrieben sind, kombiniert, einschließlich Ausführungsformen, die zumindest in Verbindung mit 1 und 3-5 beschrieben sind. Bei mindestens einer Ausführungsform weist das Diagramm 200 ein Eingabeprogramm bzw. eingegebenes Programm 201, einen ersten Code 202, einen zweiten Code 204, einen Präprozessor 205a, einen Präprozessor 205b, einen JIT-Linker 206, Funktionen 207, einen Parser 210, einen Referenzgenerator 215, einen Compiler 220, einen Gerätecode-Compiler 225 und eine weitere Abarbeitung 235 auf, die alle weiter zumindest in Verbindung mit 2 beschrieben sind. In mindestens einer Ausführungsform ist das Eingabeprogramm 201 ein Eingabeprogramm, das in einen ersten Code 202 und einen zweiten Code 204 aufgeteilt werden kann, z. B. in einen Host-Code und einen Gerätecode, wobei der erste Code und der zweite Code darüber hinaus zumindest in Verbindung mit 1 beschrieben sind. Bei mindestens einer Ausführungsform ist der erste Code ein Host-Code und der zweite Code ein Gerätecode. Bei mindestens einer Ausführungsform weist der erste Code 202 Anweisungen zur Abarbeitung eines Host-Codes auf. Bei mindestens einer Ausführungsform weist der zweite Code 204 Anweisungen zur Abarbeitung von Code auf, bei dem es sich um einen Gerätecode handelt. In mindestens einer Ausführungsform verarbeitet eine Hardware, eine Firmware, eine Software oder eine Kombination davon, wie z. B. eine Treiber-API, den ersten Code 202 und den zweiten Code 204 getrennt (z. B. in zwei verschiedenen Pipelines gleichzeitig und/oder nacheinander); beispielsweise ist ein Prozessor, wie der Prozessor 103, wie es hier zumindest in Verbindung mit 1 beschrieben ist, so ausgestaltet, dass er ein CUDA-Programm als Eingabeprogramm 201 verarbeitet, wobei die Verarbeitung Teil einer CUDA-Kompilierungstrajektorie ist und wobei das CUDA-Programm Host-Code und Gerätefunktionen im Gerätecode aufweist. Bei mindestens einer Ausführungsform verarbeitet ein Prozessor separat den ersten Code 202 und den zweiten Code 204 als Teil einer JIT-Kompilierungstrajektorie, wie es hier darüber hinaus zumindest in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform ist das Eingabeprogramm 201 eine .cu-Datei, d.h. eine CUDA-Quelldatei, die Host-Code und Gerätefunktionen enthält.
Bei mindestens einer Ausführungsform werden von einem Benutzer eingegebene Referenzinformationen mit Referenzinformationen kombiniert, die von einem Compiler, wie z. B. dem Compiler 220 oder dem Gerätecodecompiler 225, erzeugt werden, wobei die Compiler darüber hinaus zumindest in Verbindung mit den 1 - 2 beschrieben sind. Bei mindestens einer Ausführungsform wird ein Compiler, der Referenzinformationen erzeugt, als ein Aufbauen von Referenzinformationen bezeichnet, was häufig einem Erzeugen eines Aufrufgraphen entspricht, wobei ein Aufrufgraph eine Art von Kontrollflussgraph ist, der Aufrufbeziehungen zwischen Unterprogrammen in einem Computerprogramm darstellt. Bei mindestens einer Ausführungsform ist ein Unterprogramm eine Folge von Anweisungen, die eine bestimmte Aufgabe ausführen und häufig als eine Einheit verpackt sind. Bei mindestens einer Ausführungsform bestimmt ein Compiler, wie z. B. der Compiler 220 oder der Gerätecode-Compiler 225, dass eine Funktion A im Host-Code eine andere Funktion B im Gerätecode aufruft, wobei Funktion A ein Kernel ist. Bei mindestens einer Ausführungsform wird die Funktion A als Einstiegspunkt bzw. Eingangspunkt bezeichnet. Bei mindestens einer Ausführungsform kann ein Compiler nicht feststellen, ob ein Benutzer die Funktion A aufgerufen hat oder aufrufen wird, weil ein Host ein Gerät in einer heterogenen Rechenumgebung aufruft, was hier weiter zumindest in Verbindung mit 1 beschrieben wird. Wenn eine Funktion B durch eine Funktion A aufgerufen wird, wird dies gemäß mindestens einer Ausführungsform dadurch bezeichnet, dass die Funktion B von dem Eingangspunkt A erreicht wird. Bei mindestens einer Ausführungsform teilt ein Benutzer einem Compiler mit, dass Funktion A aufgerufen wird, indem er eine Eingabe in eine API als Teil eines JIT-LTO-Verfahrens bereitstellt, wie es hier darüber hinaus zumindest in Verbindung mit den 1-2 beschrieben ist. Bei mindestens einer Ausführungsform entfernt ein Compiler, wenn ein Benutzer Informationen eingibt oder angibt, dass die Funktion A nicht aufgerufen wird, die Funktion A aus dem Host-Code. Wenn bei einer Ausführungsform Funktion A nicht durch einen Benutzer aufgerufen wird, verwendet ein Compiler einen Aufrufgraphen, um zu bestimmen, ob der Compiler die Funktion B von dem Gerätecode entfernen kann, sofern die Funktion B nicht von einer anderen Funktion als der Funktion A aufgerufen wird. Bei mindestens einer Ausführungsform verwendet ein Compiler, wenn ein Benutzer Informationen eingibt oder angibt, dass die Funktion A aufgerufen wird, einen Aufrufgraphen, um zu bestimmen, dass der Compiler die Funktionen A und B beibehalten kann. Bei mindestens einer Ausführungsform sind ein oder mehrere Aspekte einer oder mehrerer hier beschriebener Ausführungsformen auf Variablen anwendbar, wenn eine Funktion auf eine Variable verweist.
Bei mindestens einer Ausführungsform verarbeiten die Präprozessoren 205a und 205b den ersten Code 202 und den zweiten Code 204 für das Eingabeprogramm 201. Bei mindestens einer Ausführungsform weist ein Präprozessieren ein Kompilieren, Übersetzen (z. B. von Code aus einer Hochsprache in eine Niedrigsprache) oder Konvertieren von Code in einen Zwischencode auf. Bei mindestens einer Ausführungsform weist das Präprozessieren das Kompilieren einer höheren Programmiersprache in eine Zwischendarstellung wie NWM-IR auf, die hier zumindest in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform liegt eine Zwischendarstellung des Codes im Binärformat vor und/oder basiert auf einem Bitcode-Format. Bei mindestens einer Ausführungsform handelt es sich bei den Präprozessoren 205a und 205b um CUDA-C-Compiler-Frontend-Compiler (z. B. NVIDIAO CUDA Compiler (NVCC)). Bei mindestens einer Ausführungsform erzeugt der Präprozessor 205b zwei oder mehr Zwischendarstellungen des Codes (z. B. IR-Dateien) aus dem Gerätecode, z. B. zwei NVVM-IR-Dateien, was ein Linken zur Erzeugung von Code auf niedrigerer Ebene, z. B. PTX-Code, erfordert, wie es hier darüber hinaus zumindest in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform wird ein Code als Programmiersprache bezeichnet. Bei mindestens einer Ausführungsform werden ein oder mehrere Abschnitte des Codes in einen Zwischendarstellungscode vorkompiliert, wodurch die Notwendigkeit des Präprozessors 205a oder 205b zur Erzeugung des Zwischendarstellungscodes entfällt.
Bei mindestens einer Ausführungsform kann der JIT-Linker 206 auf eine oder mehrere Funktionen 207 und deren spezifizierte Variablen zugreifen, um Referenzinformationen zu erhalten, wie es hier darüber hinaus zumindest in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform ist der JIT-Linker 205 so ausgestaltet, dass er zwei Abschnitte des Zwischendarstellungscodes linkt, der auf dem Gerätecode basiert. Bei mindestens einer Ausführungsform weist der JIT-Linker 206 Anweisungen für den JIT-Linker 206 auf, um auf eine oder mehrere Funktionen 207 zuzugreifen, die als Teil des JIT-Kompilierungsverfahrens verwendet werden. Bei mindestens einer Ausführungsform weist der JIT-Linker 206 Anweisungen zum Zugriff auf eine oder mehrere Funktionen 207 als Teil eines JIT-Link-Zeit-Optimierungsverfahrens auf. Bei mindestens einer Ausführungsform implementiert der JIT-Linker 206 eine oder mehrere Funktionen 207 als Teil eines Verfahrens zur Erzeugung einer ausführbaren Datei. Bei mindestens einer Ausführungsform ruft der JIT-Linker 206 Daten ab, die den Funktionen 207 zugeordnet sind, z. B. ruft der JIT-Linker 206 Aufzählungen (z. B. Variablen) ab, die für eine oder mehrere Funktionen 207 angegeben sind. Bei mindestens einer Ausführungsform handelt es sich bei einer oder mehreren Funktionen 207 um API-Funktionen. Bei mindestens einer Ausführungsform weist eine API (z. B. CUDA-Treiber-API, CUDA-Laufzeittreiber) eine oder mehrere Funktionen 207 auf.
Bei mindestens einer Ausführungsform führen ein oder mehrere Prozessoren, wie z.B. der Prozessor 103, wie es hier zumindest in Verbindung mit 1 beschrieben ist, eine oder mehrere Funktionen 207 aus, um Referenzinformationen, wie z.B. die Referenzinformationen 108, zu speichern, wie es hier zumindest in Verbindung mit 1 beschrieben ist; beispielsweise führt ein Prozessor eine API-Funktion (z.B., die CUDA-Treiber-API-Funktion cuLinkCreate ( unsigned int numOptions, CUjit_option* options, void** optionValues, CUlinkState* stateOut)) aus, um Referenzinformationen zu speichern, die sich auf Abschnitte des ersten Codes und des zweiten Codes (z. B. zwei NVVM-IR-Dateien) beziehen, die von dem JIT-Linker 206 gelinkt werden sollen, und wie es darüber hinaus in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform weist eine API-Funktion mehrere Aufzählungen (Enums) auf, die von einem Benutzer angegeben werden können. Bei mindestens einer Ausführungsform kann ein Benutzer (oder eine Anwendung) Kernel-Namen angeben, die von einem Linker durch den Aufruf einer API-Funktion gelinkt werden sollen, wobei die Kernel-Namen als Grundlage für Referenzinformationen verwendet werden. Bei mindestens einer Ausführungsform spezifiziert ein Benutzer (oder eine Anwendung) Namen von Einrichtungen bzw. Geräten und konstanten Variablen, die in einem von einem Linker zu linkenden Gerätecode definiert sind. Bei mindestens einer Ausführungsform spezifiziert ein Benutzer (oder eine Anwendung) die Namen von Einrichtungen bzw. Geräten und konstanten Variablen durch den Aufruf einer API-Funktion, wobei diese Namen als Grundlage für Referenzinformationen verwendet werden können. Bei mindestens einer Ausführungsform kann ein Benutzer (oder eine Anwendung) alle nicht referenzierten konstanten Variablen und Gerätevariablen durch den Aufruf einer API-Funktion entfernen. Bei mindestens einer Ausführungsform identifiziert ein Benutzer (z. B. durch Eingabe von Informationen über den Code einer API) bestimmte Kernels, Variablen, Geräte oder eine Kombination davon, die von einem Linker wie dem JIT-Linker 206 gelinkt werden sollen.
Bei mindestens einer Ausführungsform werden Aufzählungen für eine oder mehrere Funktionen 207, wie die API-Funktionen, die hier darüber hinaus beschrieben sind, als optionValues bezeichnet. Bei mindestens einer Ausführungsform werden die hier beschriebenen Aufzählungen als Optionen oder JIT-Optionen bezeichnet. Bei mindestens einer Ausführungsform weist eine API-Funktion eine oder mehrere Aufzählungen auf, die durch Namen wie z. B:
CU_JIT_REFERENCED_KERNEL_NAMES,
CU_JIT_REFERENCED_KERNEL_COUNT,
CU_JIT_REFERENCED_VARIABLE_NAMES,
CU_JIT_REFERENCED_VARIABLE_COUNT,
CU_JIT_OPTIMIZE_UNUSED_DEVICE_VARIABLES
referenziert werden. Bei mindestens einer Ausführungsform werden für eine CUDA-Treiber-API Aufzählungen zur Aufzählung CUjit_option hinzugefügt, die in der API-Funktion Curesult cuLinkCreate enthalten ist, indem Code wie der folgende verwendet wird:

typedef enum CUjit_option_enum {
//...
//...
CU_JIT_REFERENCED_KERNEL_NAMES,
CU_JIT_REFERENCED_KERNEL_COUNT,
CU_JIT_REFERENCED_VARIABLE_NAMES,
CU_JIT_REFERENZIERTE_VARIABLE-COUNT,
CU_JIT_OPTIMIZE_UNUSED_DEVICE_VARIABLES,
} CUjit_option;

Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API von Funktionen 207 aus, die eine Aufzählung (z. B. CU_JIT_REFERENCED_KERNEL_NAMES) aufweisen, die ein Array von Kernel-Namen angibt, die Kernels identifizieren, die zur Linkzeit erhalten bleiben, während andere Kernels entfernt werden können. Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API aus, die eine Aufzählung aufweist, die ein Array von Kernel-Namen für Kernels angibt, die von dem Linken zur Linkzeit ausgeschlossen werden, während andere Kernels gelinkt werden können. Bei mindestens einer Ausführungsform weist eine API eine Aufzählung auf, die ergänzte Kernel-Namen verwendet, um anzugeben, welche Kernels von dem Linken zur Linkzeit ausgeschlossen werden. Bei mindestens einer Ausführungsform erfolgt die Namensergänzung bzw. das interne Umbenennen (Name Mangling), wenn ein Compiler Funktions- und Variablennamen in eindeutige Namen codiert, so dass ein Linker die im Code enthaltenen gleichen Namen unterscheiden kann.
Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API von Funktionen 207 aus, die eine Aufzählung (z. B. CU_JIT_REFERENCED_KERNEL_COUNT) aufweist, die eine Anzahl von zu linkenden Kernels auf der Grundlage einer Aufzählung angibt, die ein Array von Kernelnamen für Kernels angibt, die zur Linkzeit erhalten bleiben (z. B. CU_JIT_REFERENCED_KERNEL_NAMES).
Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API aus Funktionen 207 aus, die eine Aufzählung (z.B. CU_JIT_REFERENCED_VARIABLE_NAMES) aufweisen, die ein Array von Namen von Geräten und/oder konstanten Variablen angibt, die Variablen identifizieren, die zur Linkzeit erhalten bleiben, während andere Variablen entfernt werden können. Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API aus, die eine Aufzählung aufweist, die ein Array von Namen von Geräten und/oder konstanten Variablen angibt, die Variablen identifizieren, die zur Linkzeit von dem Linken ausgeschlossen sind, während andere Variablen gelinkt werden können. Bei mindestens einer Ausführungsform weist eine API eine Aufzählung auf, die von einem Compiler ergänzte Variablennamen verwendet, um anzugeben, welche Daten von dem Linken zur Linkzeit ausgeschlossen sind.
Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API von Funktionen 207 aus, die eine Aufzählung (z.B. CU_JIT_REFERENCED_VARIABLE_COUNT) aufweist, die eine Anzahl von Variablen angibt, die auf der Grundlage einer Aufzählung, die ein Array von Variablennamen für Variablen angibt, die zur Linkzeit erhalten bleiben (z.B. CU_JIT_REFERENCED_VARIABLE_NAMES), gelinkt werden.
Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API von Funktionen 207 aus, die eine Aufzählung aufweist (z.B., CU_JIT_OPTIMIZE_UNUSED_DEVICE_VARIABLES) enthält, die als Hinweis (eine Anweisung an einen Compiler, Code auf eine andere Einrichtung bzw. ein anderes Gerät zu verlagern) dient, um einen JIT-Linker und/oder seinen zugehörigen JIT-Compiler in die Lage zu versetzen, Konstanten und Gerätevariablen zu entfernen, die im Gerätecode nicht referenziert sind, wobei ein JIT-Compiler ein Modul ist, das Hardware, Firmware, Software oder eine Kombination davon aufweist und so ausgestaltet ist, dass es JIT-Kompilieroperationen durchführt, wie z. B. das Kompilieren von kombiniertem NVMM-IR-Code in PTX-Code.
Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API (z. B. elfLink_Add_Referenced_Kernel()) von Funktionen 207 aus, um eine Liste von Kernels zu erstellen, auf die durch Code wie Gerätecode verwiesen wird, wobei die API für jeden Kernel aufgerufen wird, der durch eine oder mehrere hier beschriebene Aufzählungen spezifiziert ist. Bei mindestens einer Ausführungsform repräsentiert die Liste von Kernels, auf die von einem Gerätecode verwiesen wird, Kernels, die zur Linkzeit beibehalten werden sollten, wobei alle anderen Kernels entfernt werden können. Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API aus, um eine Liste von Konstanten und/oder Gerätevariablen zu erstellen, auf die in einem Code wie dem Gerätecode Bezug genommen wird, wobei die API im Code durch (_constant_and_device_) dargestellt werden kann. Bei mindestens einer Ausführungsform stellt eine Liste von Variablen, auf die im Code verwiesen wird, zugehörige Variablen dar, die zur Linkzeit beibehalten werden sollten, wobei alle anderen Variablen entfernt werden können. Bei mindestens einer Ausführungsform führen eine oder mehrere Schaltungen eines Prozessors eine API aus, um Konstanten- und/oder Gerätevariablen zu entfernen, auf die im Gerätecode nicht verwiesen bzw. referenziert wird. Bei mindestens einer Ausführungsform ruft ein Treiber, wenn ein Benutzer eine Aufzählung wie CU_JIT_OPTIMIZE_UNUSED_DEVICE_VARIABLES angibt, eine API auf, um einen JIT-Compiler und/oder JIT-Linker in die Lage zu versetzen, unbenutzte Konstanten und/oder Gerätevariablen mit Ausnahme von Variablen, die mit einer Aufzählung wie CU_JIT_REFERENCED_VARIABLE_NAMES angegeben wurden, zu optimieren (z. B. zu entfernen).
Bei mindestens einer Ausführungsform weisen eine oder mehrere CUDA-API-Funktionen Konstanten-Kennzeichner (z. B. Schlüsselwörter, die auf einen Datentyp angewendet werden) für ein Nur-Lese-Argument (z. B. CUjit_option*) auf, mit API-Funktionen wie:

cuLinkAddData ( CUlinkState state, CUjitInputType type, void* data, size_t size,
const char* name, unsigned int numOptions, CUjit_option* options, void** optionValues);
cuLinkAddFile ( CUlinkState state, CUjitInputType type, const char* path,
unsigned int numOptions, CUjit_option* options, void** optionValues);
cuLinkCreate (unsigned int numOptions, CUjit_option* options, void** optionValues, CUlinkState* stateOut); und
cuModuleLoadDataEx (CUmodule* module, const void* image, unsigned int numOptions, CUjit_option* options, void** optionValues).

Bei mindestens einer Ausführungsform können der Präprozessor 205a, der Parser 210, der Referenzgenerator 215 und der Compiler 220 den ersten Code 202 verarbeiten (z. B. kompilieren); und der Präprozessor 205b und der GeräteCompiler 225 können den zweiten Code 204 verarbeiten (z. B. kompilieren). Bei mindestens einer Ausführungsform können die linke und die rechte Seite von 2 als Verarbeitungspipelines oder -flüsse bezeichnet werden, die z. B. Teil der CUDA-Kompilierung sein können. Wie es in 2 beispielhaft dargestellt ist, können der erste Code 202 und der zweite Code 204 darüber hinaus eine Verarbeitung bzw. ein Prozessieren 235 durchlaufen. Bei mindestens einer Ausführungsform weist die Weiterverarbeitung bzw. das Prozessieren eine Transformation oder weitere Kompilierung auf (z. B. in eine andere Sprache niedrigeren Niveaus). Zum Beispiel kann ein CUDA-Programm weiter von einem Host-Linker oder einem anderen Compiler verarbeitet und/oder in einen anderen Code (z. B. Fatbinary) umgewandelt werden. Bei mindestens einer Ausführungsform kann der Gerätecompiler 225 den Gerätecode kompilieren (z. B. bevor oder nachdem der Code gelinkt wurde). Obwohl die weitere Verarbeitung bzw. Bearbeitung nach der Kompilierung in 2 gezeigt wird, kann bei mindestens einer Ausführungsform die weitere Verarbeitung 235 an jedem beliebigen Punkt der Verarbeitung des ersten Codes 202 und des zweiten Codes 204 erfolgen.
Nach der Vorverarbeitung bzw. dem Präprozessieren des Codes kann bei mindestens einer Ausführungsform der Parser 210 den ersten Code 202 parsen. Bei mindestens einer Ausführungsform ist der Parser 210 eine Softwarekomponente (die von einem oder mehreren Prozessoren ausgeführt wird), die Eingabedaten entgegennimmt und eine Datenstruktur aufbaut, um eine strukturelle Darstellung eines Codeelements bereitzustellen. Bei mindestens einer Ausführungsform kann der Parser 210 Teil eines Front-Ends eines Host-Prozessors sein. Bei mindestens einer Ausführungsform kann der Parser 210 den Code analysieren und/oder den Code in einzelne Komponenten aufteilen, einschließlich der Aufteilung des Codes in Funktionen, Variablen, Objekte oder Instanzen. Bei mindestens einer Ausführungsform ist der Parser 210 Teil eines Compilers (z. B. des Compilers 220), wobei der Parser 210 Syntaxanalyseregeln auf Codeelemente des ersten Codes 202 anwendet, um Codeelemente zu identifizieren und Code zu kompilieren. Bei mindestens einer Ausführungsform parst bzw. zerlegt der Parser 210 C-, C++- oder CUDA-Code, z. B. in Funktionen (in CUDA C++ für Gerätecode auch als „Kernel“ bezeichnet). Bei mindestens einer Ausführungsform konvertiert der Parser 210 die geparsten Codeelemente in ergänzte CUDA C++ Codenamen.
Bei mindestens einer Ausführungsform erzeugt der Referenzgenerator 215 Referenzinformationen für geparste Codeelemente des ersten Codes 202. Bei mindestens einer Ausführungsform ist der Referenzgenerator 215 Teil des Parsers 210, Teil eines Compilers oder eine separate Einheit, die mit dem Parser 210 oder einem Compiler kommuniziert. Bei mindestens einer Ausführungsform ist der Referenzgenerator 215 eine Softwarekomponente (die von einem oder mehreren Prozessoren ausgeführt wird), um Referenzinformationen (z. B. in eingebettetem Code) zu erzeugen, und/oder ein Teil einer oder mehrerer spezialisierter Schaltungen in einem Host-Prozessor. Zum Beispiel erzeugt der Referenzgenerator 215 Host-Referenzinformationen für Kernel und Variablen und kodiert sie in bekannten Abschnitten in einer Objektdatei, wo diese Abschnitte von einem Linker gelesen werden können.
Bei mindestens einer Ausführungsform erzeugt der Referenzgenerator 215 Referenzinformationen. Bei mindestens einer Ausführungsform führt der Referenzgenerator 215 eine API (z. B. elfLink_Add_Referenced_Kernel()) aus, um Referenzinformationen zu erzeugen, wie es hier darüber hinaus zumindest in Verbindung mit 2 beschrieben ist. Bei mindestens einer Ausführungsform hat der Referenzgenerator 215 Zugriff auf die Funktionen 207, um die Funktionen auszuführen und/oder Informationen von den Funktionen 207 abzurufen. Bei mindestens einer Ausführungsform gibt der Referenzgenerator 215 eine Liste von Funktionen und/oder Variablen aus, auf die der erste Code 202 bei der Laufzeitinitialisierung verweist. Bei mindestens einer Ausführungsform ist der Referenzgenerator 215 mit dem JIT-Linker 206 kommunikativ verbunden. Bei mindestens einer Ausführungsform erzeugt der Referenzgenerator 215 Referenzinformationen, die angeben, ob eine Funktion oder Variable in dem ersten Code 202 referenziert wird. Beispielsweise erzeugt der Referenzgenerator 215 eingebetteten Code, der dem ersten Code 202 hinzugefügt wird, wobei die Referenzinformationen in dem eingebetteten Code angeben, ob auf ein oder mehrere Daten- oder Codeelemente in einem Abschnitt eines Host-Codes verwiesen wird. Obwohl Referenzinformationen in eingebettetem Code gemeinsam genutzt werden können, teilt der Referenzgenerator 215 bei mindestens einer Ausführungsform die Referenzinformationen mit dem JIT-Linker 206 auf andere Weise, z. B. durch Übertragung der Referenzinformationen in einen Speicher, der für den JIT-Linker 206 zugreifbar ist, oder durch Bereitstellung der Referenzinformationen in einer separaten Datei, die für den JIT-Linker 206 zugreifbar ist. Obwohl der Referenzgenerator 215 und der Parser 210 in 2 als getrennte Einheiten dargestellt sind, sind bei mindestens einer Ausführungsform der Referenzgenerator 215 und der Parser 210 in einer einzigen Einheit kombiniert, oder sie sind Teil desselben Softwarepakets (das von einem oder mehreren Prozessoren ausgeführt wird), oder sie sind Teil derselben einen oder mehrerer Schaltungen zum Parsen und Erzeugen von Informationen für den ersten Code 202.
Wie in 2 beispielhaft gezeigt ist, weist die Rechenumgebung 200 auch den Compiler 220 zum Kompilieren des ersten Codes 202 auf. Obwohl die Kompilierung erfolgen kann, nachdem der Referenzgenerator 215 Referenzinformationen für Codeelemente in dem ersten Code 202 erzeugen kann, kompiliert der Compiler 220 bei mindestens einer Ausführungsform den Code, bevor der Referenzgenerator 215 Referenzinformationen erzeugt (z. B. kann der Referenzgenerator 215 Referenzinformationen auf der Grundlage des kompilierten Codes erzeugen).
Bei mindestens einer Ausführungsform analysieren und generieren der Parser 210 und der Referenzgenerator 215 einzeln oder in Kombination Referenzinformationen für Codeelemente mit Mehrdeutigkeit. Bei mindestens einer Ausführungsform bedeutet Mehrdeutigkeit, dass die Grammatik mehr als eine Parse-Interpretation eines Code-Elements erzeugt (z. B. mehr als eine Parse-Baum-Interpretation). Wenn der Parser 210 auf eine mehrdeutige Interpretation eines Code-Elements trifft, ist der Referenzgenerator 215 möglicherweise nicht in der Lage zu bestimmen, ob ein Code-Element tatsächlich referenziert ist oder ob ein Code-Element referenziert zu sein scheint, aber tatsächlich ein anderes Code-Element referenziert wird (z. B. eine Funktion mit einer anderen Spezialisierungsinstanz). Analysiert der Parser 210 beispielsweise eine Funktion, die jedoch auf einer Spezialisierung basiert, weiß er möglicherweise nicht, ob die Funktion referenziert wird oder eine Spezialisierung einer anderen Funktion referenziert wird. Hier ist ein Beispiel für Code mit Mehrdeutigkeit aufgrund einer Spezialisierung in einer globalen Funktion:

 //--





 template <typenname T>
 _global_void foo();
 template<>
 _global_void foo<int>() { /* etwas Code */ }
 template<>
 _global_void foo<double>() { /* etwas Code */ }
 template<typenname T>
 void doit() {
 foo<T><<<1,1>>(); //<-- mehrdeutig, da der Parser nicht weiß, auf welche der
 beiden Funktionen foo<int> oder foo<double> er sich bezieht, und ein Parser
 diese Funktionen auf mindestens zwei verschiedene Arten interpretieren kann.
 }
 int main() {doit<int>();}
 //--

Beim Parsen von mehrdeutigem Code und der Bestimmung, ob ein Codeelement referenziert wird, können eine oder mehrere Schaltungen einen konservativen Ansatz zur Erzeugung von Referenzinformationen anwenden. Bei mindestens einer Ausführungsform beinhaltet der Referenzgenerator 215 alle Interpretationen für mehrdeutig referenzierte Codeelemente, wenn er Referenzinformationen erzeugt, was als konservativer Ansatz bekannt ist. Obwohl dieser konservative Ansatz zu totem Code führen kann, stellt er auch sicher, dass dem JIT-Linker 206 alle notwendigen Referenzen zur Verfügung gestellt werden, um gelinkten Code zu erzeugen, der auszuführen ist, um die Operation eines Programms abzuschließen.

Bei mindestens einer Ausführungsform wenden der Parser 210 und/oder der Referenzgenerator 215 eine benutzerdefinierte Regel an, wenn sie Referenzinformationen für mehrdeutige Codeelemente erzeugen. Bei mindestens einer Ausführungsform besteht eine Regel darin, dass eine Funktion beim Parsen auf der Grundlage eines generischen Präfixes für ihren ergänzten Namen als referenziert bestimmt wird. Wenn der Parser 210 zum Beispiel ergänzte Namen für „foo<int>()“ und „foo<double>()“ im Host-Code bestimmt, die darauf hinweisen, dass „foo ()“ referenziert werden kann oder eine Spezialisierung von „foo ()“ referenziert werden kann, kann der Parser 210 eine Regel anwenden, die bestimmt, dass „foo ()“ referenziert wird, weil er foo* zur Bestimmung von ergänzten Namen und Referenzen verwendet, wobei * ein Präfix ist, das den Kernel „foo ()“ und andere Spezialisierungen des Kernels „foo ()“ abdeckt. Bei mindestens einer Ausführungsform weist eine benutzerdefinierte Regel auf, dass jeder Verweis auf eine Funktion oder Variable als Verweis betrachtet wird, selbst wenn der Verweis auf die Funktion oder Variable eine Spezialisierung ist.

Bei mindestens einer Ausführungsform leitet ein Programmierer das Verfahren 200 ein, indem er eine Einstellung (z. B. eine Opt-In- oder Opt-Out-Einstellung) ändert, um die Codeoptimierung auf der Grundlage von Referenzinformationen ein- oder auszuschalten. Bei mindestens einer Ausführungsform empfängt die Rechenumgebung 100 eine Anfrage bezüglich opt in, um Referenzinformationen von einem Host-Prozessor an einen Geräteprozessor bereitzustellen.

3 zeigt ein Blockdiagramm 300, das einen JIT-Linker mit Zugriff auf einen Cache (Speicher) darstellt, um gemäß mindestens einer Ausführungsform zuvor gelinkte Abschnitte eines Codes wiederzuverwenden. In mindestens einer Ausführungsform werden ein oder mehrere Aspekte einer oder mehrerer Ausführungsformen, die in Verbindung mit 3 beschrieben sind, mit einem oder mehreren Aspekten einer oder mehrerer Ausführungsformen, die hier beschrieben sind, kombiniert, einschließlich Ausführungsformen, die zumindest in Verbindung mit 1-2 und 4-5 beschrieben sind. Bei mindestens einer Ausführungsform weist das Diagramm 300 einen Prozessor 303, einen Präprozessor 305, einen JIT-Linker 306, einen JIT-Compiler 308, einen JIT-Cache 330 und darüber hinaus ein weiteres Präprozessieren 335 auf. Bei mindestens einer Ausführungsform sind zwei oder mehr der in dem Diagramm 300 dargestellten Komponenten kommunikativ miteinander verbunden. Bei mindestens einer Ausführungsform sind eine oder mehrere der in Diagramm 300 dargestellten Komponenten in einer anderen Komponente enthalten. Bei mindestens einer Ausführungsform sind ein oder mehrere von dem Prozessor 303, dem Präprozessor 305, dem JIT-Linker 306, dem JIT-Compiler 308 und dem JIT-Cache 330 so ausgestaltet, dass sie gelinkte Abschnitte des Gerätecodes als Schlüssel verwenden, um eine kompilierte Version der gelinkten Abschnitte, die in dem JIT-Cache 330 gespeichert sind, zumindest teilweise zu identifizieren. Bei mindestens einer Ausführungsform sind ein oder mehrere von dem Prozessor 303, dem Präprozessor 305, dem JIT-Linker 36, dem JIT-Compiler 308 und dem JIT-Cache 330 so konfiguriert, dass sie einen oder mehrere Hinweise verwenden, um zu bestimmen, ob zwei oder mehr Abschnitte des Programmcodes gelinkt wurden, beispielsweise durch Erstellen eines Schlüssels, der die zwei oder mehr gelinkten Abschnitte des Programmcodes aufweist. In mindestens einer Ausführungsform ist der Prozessor 303 ein Prozessor, der so ausgestaltet ist, dass er zumindest teilweise JIT-Linking- und Kompilierungsaufgaben durchführt, und ist ein Prozessor, wie einer oder mehrere Prozessoren, die hier zumindest in Verbindung mit 1 beschrieben sind. Bei mindestens einer Ausführungsform speichert der JIT-Cache 330 eine Datei, die beinhaltet: einen kompilierten Code (z. B. PTX-Code, der aus kombiniertem NWM-IR-Code kompiliert wurde), der alternativ als ein Wert bezeichnet wird; einen Schlüssel, der zumindest teilweise kombinierten Code (z. B. kombinierten NWM-IR-Code) enthält; einen Header, der einen Hash des kompilierten Codes, eine Größe eines Werts und eine Größe eines Schlüssels enthält, was alles hier zumindest in Verbindung mit 3 weiter beschrieben ist. Bei mindestens einer Ausführungsform ist ein Hash eine Angabe, z. B. ein Wert mit fester Länge, der Aspekte eines Computersystems (z. B. Daten, Zeichen, Schlüssel, Dateien, Code) eindeutig identifiziert. Bei mindestens einer Ausführungsform ist ein Name für eine in dem JIT-Cache 330 gespeicherte Datei ein Hash eines Schlüssels.

Bei mindestens einer Ausführungsform erzeugt der Präprozessor 305 zwei oder mehr Zwischendarstellungen von dem Gerätecode (z.B. IR-Dateien), wie z.B. zwei NVVM-IR-Dateien, die ein Linken zur Erzeugung von Code auf niedrigerer Ebene, wie z.B. PTX-Code, erfordern, wie es hier darüber hinaus zumindest in Verbindung mit den 1-2 beschrieben ist. Bei mindestens einer Ausführungsform kompiliert der Präprozessor 305 einen oder mehrere Abschnitte des Gerätecodes und gibt diese aus. Bei mindestens einer Ausführungsform prüft der Präprozessor 305, ob zwei oder mehr Abschnitte des Gerätecodes in einem Zwischendarstellungsformat wie NVVM-IR vorliegen, und wenn nicht, übersetzt er die zwei oder mehr Abschnitte des Gerätecodes in das Zwischendarstellungsformat. Bei mindestens einer Ausführungsform prüft der Präprozessor 305, ob zwei oder mehr Abschnitte des Gerätecodes in einem Zwischendarstellungsformat vorliegen, und wenn ja, sendet er die zwei oder mehr Abschnitte des Gerätecodes an den JIT-Linker 306.

Bei mindestens einer Ausführungsform ist der JIT-Linker 306 ein Modul, das Hardware, Firmware, Software oder eine Kombination davon aufweist, die ausgestaltet ist, um zwei oder mehr Zwischendarstellungen des Gerätecodes, wie z. B. zwei NVVM-IR-Dateien, zu linken bzw. verbinden. Bei mindestens einer Ausführungsform ist der JIT-Linker 306 so ausgestaltet, dass er zwei oder mehr Zwischendarstellungen des Gerätecodes bei jedem Aufruf einer Anwendung (oder von Abschnitten einer Anwendung wie z. B. einem Kernel), die den Gerätecode enthält, linkt bzw. verknüpft. Bei mindestens einer Ausführungsform ist der JIT-Linker 306 so ausgestaltet, dass er vor der Ausführung von Linkoperationen prüft, ob zwei oder mehr Abschnitte des Codes zuvor gelinkt bzw. verknüpft worden sind, indem er die zwei oder mehr Abschnitte des Codes in einem Cache überprüft. Bei mindestens einer Ausführungsform wird ein Cache alternativ auch als Speicher bezeichnet. Bei mindestens einer Ausführungsform identifiziert der JIT-Linker 306, welche Objekte gelinkt bzw. verknüpft werden müssen, indem er zumindest teilweise Referenzen auf Objekte abruft, die gelinkt werden müssen. Bei mindestens einer Ausführungsform beinhalten die Referenzen Angaben wie Schlüssel, Hashes von Schlüsseln oder eine Kombination davon auf. Bei mindestens einer Ausführungsform ist der JIT-Linker 306 so ausgestaltet, dass er gelinkte bzw. verknüpfte Dateien in einem Cache, wie dem JIT-Cache 330, speichert. In mindestens einer Ausführungsform ist der JIT-Linker 306 so ausgestaltet, dass er gelinkte Dateien für die Speicherung in einem Cache vorbereitet, wobei ein Header, ein Schlüssel, ein Wert oder eine Kombination davon hinzugefügt wird, die hier zumindest in Verbindung mit 3 weiter beschrieben sind. Bei mindestens einer Ausführungsform weist ein Header Informationen wie eine Schlüsselgröße (z. B. eine Größe eines Schlüssels in Bits), eine Wertgröße bzw. Geltungsgröße (z. B. eine Größe des Codes in Bits) und einen Wert-Hash (z. B. ein numerischer Wert mit fester Länge, der einen Code eindeutig identifiziert) auf. Bei mindestens einer Ausführungsform ist ein Schlüssel ein eindeutiger Bezeichner, z. B. eine geordnete Folge von Zeichen (z. B. eine Zeichenkette), für jede Datei (oder jedes Objekt) in einem Cache, wobei der Schlüssel Versionsinformationen für ein Gerät bzw. eine Einrichtung, wie z. B. einen Streaming-Multiprozessor (SM), aufweist. Bei mindestens einer Ausführungsform wird ein Schlüssel zumindest teilweise auf der Grundlage von gelinkten bzw. verknüpften (z. B. zusammengeführten) NVVM-IR-Dateien erstellt. Bei mindestens einer Ausführungsform weist ein Schlüssel NWM-IR-Code und NWM-IR-Kompilierungsoptionen zur Kompilierung des Codes in das PTX-Format auf. Bei mindestens einer Ausführungsform weist ein Wert einen kompilierten PTX-Code auf. Bei mindestens einer Ausführungsform linkt bzw. verknüpft der JIT-Linker 306 zwei durch eine API-Funktion wie cuLinkAddData() und/oder cuLinkAddFile() spezifizierte NWM-IR-Dateien und gibt eine einzige gelinkte bzw. verknüpfte Datei an einen NWM-Compiler aus. Bei mindestens einer Ausführungsform fügt der JIT-Linker 306 einer Datei Informationen hinzu und/oder speichert Informationen im Speicher, die angeben, ob zwei Abschnitte eines Zwischendarstellungscodes gelinkt bzw. verknüpft wurden und/oder ob zwei Abschnitte des Zwischendarstellungscodes nicht gelinkt bzw. verknüpft wurden. Bei mindestens einer Ausführungsform fügt der JIT-Linker 306 Angaben (z. B. Schlüssel, Hashes von Schlüsseln) in den Speicher ein, die angeben, welche Abschnitte des Codes gelinkt bzw. verknüpft wurden.

Bei mindestens einer Ausführungsform ist der JIT-Cache 330 eine Speichereinrichtung, die gelinkten bzw. verknüpften Code speichert, wie z. B. gelinkten NVVM-IR-Code. In mindestens einer Ausführungsform speichert der JIT-Cache 330 gelinkten Code als eine Objektdatei, die einen Header, einen Schlüssel, einen Wert oder eine Kombination davon aufweist, wie es hier zumindest in Verbindung mit 3 beschrieben ist. Bei mindestens einer Ausführungsform speichert der JIT-Cache 330 Indikatoren (z. B. Schlüssel, Hashes von Schlüsseln), die angeben, welche Abschnitte des Codes (z. B. welche Abschnitte vor einem Linken) gelinkt und in dem Cache als gelinkter Code gespeichert wurden. Bei mindestens einer Ausführungsform speichert der JIT-Cache 330 Indikatoren (z. B. Schlüssel, Hashes von Schlüsseln), die angeben, ob zwei Abschnitte des Codes gelinkt wurden. Bei mindestens einer Ausführungsform speichert der JIT-Cache 330 nicht gelinkte Abschnitte des Codes, die später vom JIT-Linker 106 abgerufen und gelinkt bzw. verknüpft werden können. Bei mindestens einer Ausführungsform greift der Compiler 308 einmal während der Umwandlung von NVVM-IR-Code in PTX-Code auf den JIT-Cache 330 zu, um zu prüfen, ob der Cache vorkompilierten PTX-Code enthält, und einmal während der Umwandlung von PTX-Code in CUBIN-Code, um zu prüfen, ob der Cache vorkompilierten CUBIN-Code enthält. Bei mindestens einer Ausführungsform weist der CUBIN-Code einen ausführbaren Code auf, wie z. B. einen Binärcode, der, wenn er ausgeführt wird, ein Computersystem veranlasst, angegebene Tasks gemäß kodierten Anweisungen auszuführen.

Bei mindestens einer Ausführungsform wird ein im Cache eingetragener Header, der das JIT-Linken unterstützt, durch einen Code wie den folgenden dargestellt:

 typedef enum CUcacheEntryType_st {
   CU_CACHE_ENTRY_TYPE_PTX,
   CU_CACHE_ENTRY_TYPE_NVVM
 } CUcacheEntryType;
 /* Header für jeden Eintrag. */
 typedef struct CUcacheEntryHeader_st {
   NvU32 entryType; 





   NvU32 cacheVersion;
   NvU64 keySize;
   NvU64 valueSize;
   cuHash_t valueHash;
 } CUcacheEntryHeader;

Bei mindestens einer Ausführungsform können eine oder mehrere Operationen, die von dem JIT-Compiler 308, wie es hier beschrieben ist, ausgeführt werden, von anderen Komponenten ausgeführt werden, die eine Kombination aus Hardware, Firmware, Software oder einer Kombination davon sind, wie z. B. ein JIT-Linker 106 und/oder eine Treiber-API (nicht gezeigt). Bei mindestens einer Ausführungsform prüft der JIT-Compiler 308, ob der JIT-Cache 330 vorkompilierten PTX-Code enthält (z. B. zuvor gelinkten Code, der so kompiliert wurde, dass er zu PTX-Code wird). Bei mindestens einer Ausführungsform prüft der JIT-Compiler 308 den JIT-Cache 330, indem er zumindest teilweise einen Schlüssel auf der Grundlage eines gelinkten Gerätecodes konstruiert und überprüft, ob ein identischer Schlüssel in dem Cache 330 gespeichert ist. Bei mindestens einer Ausführungsform beinhaltet ein Schlüssel einen gelinkten Gerätecode. Bei mindestens einer Ausführungsform identifiziert ein Schlüssel zwei oder mehr gelinkte bzw. verknüpfte Abschnitte des Gerätecodes (z. B. Programmcodes), die gelinkt wurden. Bei mindestens einer Ausführungsform werden gelinkte bzw. verknüpfte Abschnitte des Codes als zusammengeführter Code bezeichnet. Bei mindestens einer Ausführungsform werden gelinkte bzw. verknüpfte Codeabschnitte als kombinierter Code bezeichnet. Bei mindestens einer Ausführungsform nimmt der JIT-Compiler 308 einen Hash eines konstruierten Schlüssels, der auf dem gelinkten Gerätecode basiert, und vergleicht diesen Hash mit den Namen in dem JIT-Cache 330, wobei er prüft, ob eine Datei in dem JIT-Cache 330 einen mit dem Hash identischen Namen aufweist. Bei mindestens einer Ausführungsform konstruiert der JIT-Compiler 308 einen Schlüssel für jeden Abschnitt des Zwischendarstellungscodes, der gelinkt bzw. verknüpft wurde, und/oder erstellt einen Hash für jeden dieser Schlüssel. Bei mindestens einer Ausführungsform erzeugt der JIT-Compiler 308 einen Hash für jeden Abschnitt des Zwischendarstellungscodes, der gelinkt worden ist. Bei mindestens einer Ausführungsform ruft, wenn eine Datei in dem JIT-Cache 330 einen Namen hat, der mit einem Hash eines Cache-Schlüssels übereinstimmt, der JIT-Compiler 308 einen für diese Datei eingetragenen Header ab. Bei mindestens einer Ausführungsform prüft der JIT-Compiler 308 den abgerufenen eingetragenen Header auf eingetragene Typinformationen, z. B. ob eine Datei einen PTX-Code oder einen NWM-Code enthält.

Bei mindestens einer Ausführungsform ruft der JIT-Compiler 308 einen Schlüssel (z. B. einen eingetragenen Schlüssel) aus einer Datei ab, die unmittelbar auf einen abgerufenen eingetragenen Header folgt, und vergleicht diesen Schlüssel mit einem konstruierten Schlüssel. Bei mindestens einer Ausführungsform weist ein eingetragener Schlüssel einen Treiber-API-Build-Zeitstempel (_DATE_, _TIME_) auf, um die Treiberversion zu identifizieren, die den eingetragenen Schlüssel erzeugt hat, und um Cache-Treffer mit Cache-Einträgen zu vermeiden, die von älteren Treibern erzeugt wurden. Bei mindestens einer Ausführungsform erhöht der JIT-Compiler 308 die Versionsnummer des JIT-Caches, so dass alle bestehenden Einträge in dem Cache 303 gelöscht werden. Bei mindestens einer Ausführungsform berechnet der JIT-Compiler 308, ob ein eingetragener Schlüssel aus einer Datei mit einem konstruierten Schlüssel übereinstimmt, und wenn dies der Fall ist, ruft der JIT-Compiler 308 einen Wert (z. B. vorgelinkten und kompilierten Code) ab, der unmittelbar auf den eingetragenen Schlüssel in der Datei folgt.

Bei mindestens einer Ausführungsform veranlasst die Ausführung eines API-Aufrufs mit einer Treiber-API den JIT-Compiler 308, auf einen Wert aus dem JIT-Cache 330 zuzugreifen. Bei mindestens einer Ausführungsform speichert der JIT-Compiler 308 einen konstruierten Schlüssel und den gelinkten Gerätecode in dem JIT-Cache 330, wenn der JIT-Compiler 308 keine Übereinstimmung mit dem gelinkten Gerätecode unter den Einträgen in dem JIT-Cache 330 finden kann. Bei mindestens einer Ausführungsform wird der JIT-Cache 330 zum Speichern von vorgelinktem und kompiliertem PTX-Code sowie von vorgelinktem und kompiliertem CUBIN-Code verwendet. Wenn der JIT-Compiler 308 einen Wert aus dem JIT-Cache 330 abruft, verwendet der JIT-Linker bei mindestens einer Ausführungsform diesen Wert wieder und sendet ihn zur weiteren Verarbeitung 335, z. B. zur Kompilierung in PTX-Code, wie es hier zumindest in Verbindung mit 2 beschrieben ist. Wenn der JIT-Compiler 308 keine Übereinstimmung mit dem gelinkten Gerätecode bei irgendeinem Eintrag in dem JIT-Cache 330 finden kann, sendet der JIT-Compiler 308 bei mindestens einer Ausführungsform den gelinkten Gerätecode zur weiteren Verarbeitung 335 und speichert den gelinkten Gerätecode (z. B. den NVVM-IR-Code) als einen Schlüssel zusammen mit dem gelinkten und kompilierten Gerätecode (z. B. PTX-Code) in dem JIT-Cache 330.

Bei mindestens einer Ausführungsform deaktiviert eine API-Variable wie CUDA_CACHE_DISABLE, wenn sie aktiviert ist, ein Caching von vorgelinktem und kompiliertem PTX-Code und/oder ein Caching von vorgelinktem und kompiliertem CUBIN-Code. Bei mindestens einer Ausführungsform deaktiviert eine API-Variable wie CUDA_DISABLE_JIT, wenn sie aktiviert ist, jegliche JIT-Kompilierung und/oder jegliches JIT-Linken, was ein Linken von Abschnitten des Gerätecodes einschließt. Bei mindestens einer Ausführungsform wird eine API-Variable, wie z.B. CUDA_FORCE_JIT, wenn sie aktiviert ist, jede Art von JIT-Kompilierung und/oder JIT-Linken aktivieren und/oder erzwingen.

4 zeigt ein Verfahren 400 zur Optimierung des Linkens von Abschnitten von Codes gemäß mindestens einer Ausführungsform. Bei mindestens einer Ausführungsform werden ein oder mehrere Aspekte einer oder mehrerer Ausführungsformen, die in Verbindung mit 4 beschrieben sind, mit einem oder mehreren Aspekten einer oder mehrerer Ausführungsformen, die hier beschrieben sind, kombiniert, einschließlich Ausführungsformen, die zumindest in Verbindung mit den 1-3 und 5 beschrieben sind. Bei mindestens einer Ausführungsform führt ein Compiler, wie z. B. der JIT-Compiler 308, wie es hier zumindest in Verbindung mit 3 beschrieben ist, eine oder mehrere Operationen des Verfahrens 400 aus. Bei mindestens einer Ausführungsform stellt das Verfahren 400 nicht notwendigerweise eine Reihenfolge dar, in der Operationen ausgeführt werden müssen, so dass eine oder mehrere Operationen des Verfahrens 400 vor und/oder nach einer anderen Operation des Verfahrens 400 ausgeführt werden können. Bei mindestens einer Ausführungsform beginnt das Verfahren 400 mit einem Eingeben von Verweisen bzw. Referenzen (z. B. Identifizierungsinformationen für Variablen, Kernel, Funktionen, Einrichtungen bzw. Geräte) auf Codeelemente (z. B. Variablen, Kernel, Funktionen, Einrichtungen bzw. Geräte) als Teil der Operation 410 und wie es hier darüber hinaus zumindest in Verbindung mit den 1-2 beschrieben ist. In mindestens einer Ausführungsform gibt ein Benutzer Namen von Variablen, Kernels, Geräten bzw. Einrichtungen oder einer Kombination davon als Aufzählungen für eine API-Funktion ein, wie es hier darüber hinaus zumindest in Verbindung mit den 1-2 beschrieben ist. Bei mindestens einer Ausführungsform erzeugt ein Compiler Referenzen als die eingegebenen Referenzen, nachdem er als Teil der Operation 410 nach den Referenzen im Code gesucht hat, und wie es hier darüber hinaus zumindest in Verbindung mit 2 beschrieben ist.

Bei mindestens einer Ausführungsform wird das Verfahren 400 mit einem Linker fortgesetzt, wie z.B. dem JIT-Linker 306, wie er weiter zumindest in Verbindung mit 3 beschrieben ist, der zwei Abschnitte eines referenzierten Codes (z.B. Zwischendarstellungscode, der Kernel, Variablen, Einrichtungen bzw. Geräte repräsentiert und/oder identifiziert) in Vorbereitung auf die Kompilierung in ein anderes Format als Teil der Operation 415 und wie es hier weiter zumindest in Verbindung mit 1-2 beschrieben ist, linkt bzw. verbindet. Bei mindestens einer Ausführungsform ist der JIT-Linker ein Linker, den ein Benutzer über eine API aktiviert hat, um ein JIT-Linking durchzuführen. Bei mindestens einer Ausführungsform ist der JIT-Linker ein Linker, der als Teil eines JIT-Kompilierungsverfahrens verwendet wird. Bei mindestens einer Ausführungsform ist das Linken als Teil von Schritt 415 Teil eines Verfahrens zur Verbesserung und/oder Beschleunigung von Kompilierungsoperationen und zum Forcieren einer Prozessorleistung. Bei mindestens einer Ausführungsform sind zwei Abschnitte des Codes, die als Teil der Operation 415 gelinkt bzw. verknüpft werden, Abschnitte von Code aus verschiedenen Dateien und/oder Klassen; beispielsweise verbindet ein Linker Aufrufe aus einer Datei mit Funktionen in einer anderen Datei als Teil eines Verfahrens zur Erzeugung einer ausführbaren Datei. Bei mindestens einer Ausführungsform erfolgt das Entfernen von nicht referenziertem Code aus dem Gerätecode als Teil der Operation 415, bevor zwei Abschnitte des Gerätecodes gelinkt bzw. verknüpft werden.

Bei mindestens einer Ausführungsform wird das Verfahren 400 mit einem Entfernen nicht referenzierter Elemente von dem Gerätecode zur Laufzeit als Teil der Operation 420 fortgesetzt, wie es hier weiter beschrieben ist, zumindest in Verbindung mit 2. Bei mindestens einer Ausführungsform handelt es sich bei dem Gerätecode um gelinkten bzw. verknüpften Code, wie beispielsweise den gelinkten Code 107, wie es hier weiter zumindest in Verbindung mit 1 beschrieben ist. Bei mindestens einer Ausführungsform weisen ein oder mehrere Abschnitte des Gerätecodes einen Code auf, der von anderen Abschnitten des Gerätecodes nicht referenziert wird. Bei mindestens einer Ausführungsform ist das Entfernen von nicht referenzierten Codeelementen eine Standardoperation, wenn ein Compiler ein JIT-Linken durchführt. Bei mindestens einer Ausführungsform wird durch das Entfernen nicht referenzierter Elemente aus dem Gerätecode die Größe der gelinkten Abschnitte des Codes verringert, was wiederum die Ausführungszeit anderer Verfahren bzw. Prozesse wie die Kompilierung und Ausführung einer Anwendung auf einer GPU verkürzt. Bei mindestens einer Ausführungsform referenziert ein Benutzer Code, der von Linking-Operationen ausgeschlossen werden sollte, und ein JIT-Compiler entfernt den referenzierten Code.

5 illustriert ein Verfahren 500 zur Verwendung eines Caches mit JIT-Linking- und JIT-Kompilierungsoperationen gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform werden ein oder mehrere Aspekte einer oder mehrerer Ausführungsformen, die in Verbindung mit 5 beschrieben sind, mit einem oder mehreren Aspekten einer oder mehrerer Ausführungsformen, die hier beschrieben sind, kombiniert, einschließlich Ausführungsformen, die zumindest in Verbindung mit 1-4 beschrieben sind. Bei mindestens einer Ausführungsform führt ein Compiler, wie z. B. der JIT-Compiler 308, wie es hier zumindest in Verbindung mit 3 beschrieben ist, eine oder mehrere Operationen des Verfahrens 500 aus. Bei mindestens einer Ausführungsform stellt das Verfahren 500 nicht notwendigerweise eine Reihenfolge dar, in der die Operationen ausgeführt werden müssen, so dass eine oder mehrere Operationen des Verfahrens 500 vor und/oder nach einer anderen Operation des Verfahrens 500 ausgeführt werden können. Bei mindestens einer Ausführungsform beginnt das Verfahren 500 mit einem Beschaffen von Referenzen auf Codeelemente in einem Gerätecode als Teil der Operation 502, was darüber hinaus hier zumindest in Verbindung mit den 1-3 beschrieben ist. Bei mindestens einer Ausführungsform werden die Referenzinformationen von einem Compiler verwendet, um zu erkennen, welche Codeelemente gelinkt bzw. verknüpft werden sollten, ob die Codeelemente gelinkt wurden oder eine Kombination davon. Bei mindestens einer Ausführungsform identifizieren die Referenzinformationen gelinkte (z.B. miteinander verknüpfte) Codeelemente.

Bei mindestens einer Ausführungsform fährt das Verfahren 500 mit der Überprüfung fort, ob referenzierte Codeelemente gelinkt und in einem Cache, wie z.B. dem JIT-Cache 330, gespeichert sind, als Teil der Operation 504, wie es hier weiter beschrieben ist, zumindest in Verbindung mit 3. Bei mindestens einer Ausführungsform weist die Prüfung, ob referenzierte Codeelemente gelinkt und gespeichert sind, ein Erstellen eines Schlüssels aus den referenzierten Codeelementen, ein Erstellen eines Hash aus dem Schlüssel und den Versuch, den Hash in einem in dem Cache gespeicherten Hash wiederzufinden, auf. Bei mindestens einer Ausführungsform ist ein in dem Cache gespeicherter Hash ein Dateiname einer Datei, die gelinkte Codeelemente und/oder gelinkte Codeelemente, die kompiliert wurden, aufweist. Bei mindestens einer Ausführungsform wird bei der Überprüfung der referenzierten Codeelementen jedes dieser Codeelemente und nicht gelinkte Codeelemente überprüft, wobei jedes dieser Codeelemente mit einem Schlüssel und/oder einem Hash eines Schlüssels identifiziert ist. Bei mindestens einer Ausführungsform sind gelinkte Codeelemente, die in dem Cache gespeichert sind, mit einer oder mehreren Angaben (z.B. Schlüssel, Hash von Schlüsseln) identifiziert, die die Codeelemente identifizieren, bevor sie gelinkt werden, und die Überprüfung, ob Codeelemente gelinkt und als Datei zwischengespeichert wurden, beinhaltet die Überprüfung, ob die Angaben in einer Datei enthalten sind.

Wenn ein Compiler feststellt, dass referenzierte Codeelemente gelinkt und in einem Cache gespeichert wurden, fährt bei mindestens einer Ausführungsform das Verfahren 500 mit einem Abrufen (z.B. Kopieren, Laden) der gelinkten Codeelemente aus dem Cache, wie es hier weiter zumindest in Verbindung mit 3 beschrieben ist, als Teil der Operation 506 fort. Bei mindestens einer Ausführungsform ermöglicht das Abrufen der gelinkten Codeelemente aus dem Cache dem Compiler, die gelinkten Codeelemente wiederzuverwenden, anstatt Kompilieroperationen an den gelinkten Codeelementen durchzuführen. Bei mindestens einer Ausführungsform prüft der Compiler Versionsinformationen (z.B. Treiberversion, Prozessorversion), die in der Datei enthalten sind, die die gelinkten Codeelemente enthält, bevor er die gelinkten Codeelemente abruft, um sicherzustellen, dass das Computersystem die gelinkten Codeelemente unterstützt.

Wenn der Compiler feststellt, dass die referenzierten Codeelemente nicht in dem Cache gespeichert sind, fährt bei mindestens einer Ausführungsform das Verfahren 500 mit dem Linken der Codeelemente als Teil der Operation 508 und wie es hier darüber hinaus zumindest in Verbindung mit den 1-3 beschrieben ist, fort. Wenn der Compiler feststellt, dass die referenzierten Codeelemente nicht in dem Cache gespeichert sind, sendet bei mindestens einer Ausführungsform der Compiler die referenzierten Datenelemente an einen Linker, um sie zu linken bzw. verknüpfen, und sendet die gelinkten referenzierten Datenelemente zur weiteren Verarbeitung, wie es hier zumindest in Verbindung mit den 2 - 3 beschrieben ist, und sendet die gelinkten Datenelemente an den Cache zur zukünftigen Wiederverwendung, falls diese auftritt. Bei mindestens einer Ausführungsform ist das Linken Teil eines JIT-Linkverfahrens, wobei ein solches Linken es einem Benutzer ermöglicht, seinen Gerätecode mit Bibliotheken (z. B. cuFFT, cuSPARSE, cuTENSOR) zu linken und gleichzeitig einen oder mehrere Abschnitte des Codes vor dem Lesen durch einen Benutzer zu schützen (z. B. ohne den einen oder die mehreren Abschnitte des Codes aufzudecken). Bei mindestens einer Ausführungsform bewirken eine oder mehrere APIs, wenn sie ausgeführt werden, die Ausführung von Linkoperationen und geben an, welche Codeelemente zu linken sind, APIs wie cuLinkAddData() und cuLinkAddFile().

Bei mindestens einer Ausführungsform fährt das Verfahren 500 als Teil der Operation 510 mit dem Speichern der gelinkten Codeelemente in dem Cache fort, wie z.B. dem JIT-Cache 330, wie es hier zumindest in Verbindung mit 3 beschrieben ist. Bei mindestens einer Ausführungsform kann eine Option für einen Benutzer zum Deaktivieren eines Caches zum Speichern von gelinkten Codeelementen durch Aufruf einer API-Funktion wie CUDA_CACHE_DISABLE aktiviert werden. Bei mindestens einer Ausführungsform wird die Operation 510 und/oder eine oder mehrere Operationen des Verfahrens 500 durch den Aufruf und die Ausführung einer API-Funktion wie cuLinkComplete() aktiviert. Bei mindestens einer Ausführungsform wird das Speichern der gelinkten Codeelemente und/oder das Abrufen von gelinkten Codeelementen durch eine API-Funktion wie cuLinkComplete() durchgeführt. Bei mindestens einer Ausführungsform beinhaltet das Speichern der gelinkten Codeelemente in dem Cache als Teil der Operation 510 ein Speichern der gelinkten Codeelemente in einer oder mehreren Dateien als ein Schlüssel und ein Speichern einer kompilierten Version der gelinkten Codeelemente.

SERVER UND RECHENZENTREN

Die folgenden Figuren legen ohne Einschränkung beispielhafte Netzwerkserver und rechenzentrumbasierte Systeme dar, die verwendet werden können, um mindestens eine Ausführungsform zu implementieren.

6 veranschaulicht ein verteiltes System 600 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform beinhaltet das verteilte System 600 eine oder mehrere Client-Rechenvorrichtungen 602, 604, 606 und 608, die konfiguriert sind, um eine Client-Anwendung, wie etwa einen Webbrowser, einen proprietären Client und/oder Variationen davon, über ein oder mehrere Netzwerke 610 auszuführen und zu betreiben. In mindestens einer Ausführungsform kann der Server 612 über das Netzwerk 610 kommunikativ mit entfernten Client-Rechenvorrichtungen 602, 604, 606 und 608 gekoppelt sein.

In mindestens einer Ausführungsform kann der Server 612 ausgelegt sein, um einen oder mehrere Dienste oder eine oder mehrere Softwareanwendungen auszuführen, wie etwa Dienste und Anwendungen, die Sitzungsaktivitäten des Zugriffs mit einmaliger Anmeldung (single sign-on - SSO) über mehrere Rechenzentren hinweg verwalten können. In mindestens einer Ausführungsform kann der Server 612 auch andere Dienste bereitstellen oder können Softwareanwendungen nicht virtuelle und virtuelle Umgebungen beinhalten. In mindestens einer Ausführungsform können diese Dienste Benutzern der Client-Rechenvorrichtungen 602, 604, 606 und/oder 608 als webbasierte oder Cloud-Dienste oder im Rahmen eines Software-als-Dienst(Software as a Service - SaaS)-Modells angeboten werden. In mindestens einer Ausführungsform können Benutzer, die Client-Rechenvorrichtungen 602, 604, 606 und/oder 608 betreiben, wiederum eine oder mehrere Client-Anwendungen nutzen, um mit dem Server 612 zu interagieren, um durch diese Komponenten bereitgestellte Dienste zu nutzen.

In mindestens einer Ausführungsform sind die Softwarekomponenten 618, 620 und 622 des Systems 600 auf dem Server 612 implementiert. In mindestens einer Ausführungsform können eine oder mehrere Komponenten des Systems 600 und/oder durch diese Komponenten bereitgestellte Dienste auch durch eine oder mehrere der Client-Rechenvorrichtungen 602, 604, 606 und/oder 608 implementiert sein. In mindestens einer Ausführungsform können Benutzer, die Client-Rechenvorrichtungen betreiben, dann eine oder mehrere Client-Anwendungen nutzen, um durch diese Komponenten bereitgestellte Dienste zu verwenden. In mindestens einer Ausführungsform können diese Komponenten in Hardware, Software, Firmware oder Kombinationen davon implementiert sein. Es versteht sich, dass verschiedene unterschiedliche Systemkonfigurationen möglich sind, die sich von dem verteilten System 600 unterscheiden können. Die in 6 gezeigte Ausführungsform ist somit ein Beispiel eines verteilten Systems zum Implementieren einer Ausführungsform eines Systems und soll nicht einschränkend sein.

In mindestens einer Ausführungsform können die Client-Rechenvorrichtungen 602, 604, 606 und/oder 608 verschiedene Arten von Rechensystemen beinhalten. In mindestens einer Ausführungsform kann eine Client-Rechenvorrichtung transportable Vorrichtungen (z. B. ein iPhone®, Mobiltelefon, ein iPad®, ein Computertablet, einen persönlichen digitalen Assistenten (personal digital assistant - PDA)) oder tragbare Vorrichtungen (z. B. ein Google Glass® mit am Kopf montierter Anzeige) beinhalten, auf denen Software wie Microsoft Windows Mobile® und/oder eine Vielzahl von mobilen Betriebssystemen wie iOS, Windows Phone, Android, BlackBerry 10, Palm OS und/oder Variationen davon ausgeführt wird. In mindestens einer Ausführungsform können Vorrichtungen verschiedene Anwendungen unterstützen, wie etwa verschiedene internetbezogene Anwendungen, E-Mail, Kurznachrichtendienst(short message service - SMS)-Anwendungen, und können verschiedene andere Kommunikationsprotokolle verwenden. In mindestens einer Ausführungsform können Client-Rechenvorrichtungen auch Allzweck-Personalcomputer beinhalten, einschließlich, mittels eines Beispiels, Personalcomputer und/oder Laptop-Computer, auf denen verschiedene Versionen von Microsoft Windows®, Apple Macintosh® und/oder Linux-Betriebssysteme laufen. In mindestens einer Ausführungsform können Client-Rechenvorrichtungen Workstation-Computer sein, auf denen ein beliebiges von einer Vielzahl von kommerziell erhältlichen UNIX®- oder UNIX-ähnlichen Betriebssystemen läuft, einschließlich ohne Einschränkung eine Vielzahl von GNU/Linux-Betriebssystemen, wie beispielsweise Google Chrome OS. In mindestens einer Ausführungsform können Client-Rechenvorrichtungen auch elektronische Vorrichtungen beinhalten, wie etwa einen Thin-Client-Computer, ein internetfähiges Spielsystem (z. B. eine Microsoft-Xbox-Spielekonsole mit oder ohne Kinect®-Gesteneingabevorrichtung) und/oder eine persönliche Nachrichtenvorrichtung, die in der Lage ist, über Netzwerk(e) 610 zu kommunizieren. Auch wenn das verteilte System 600 in 6 mit vier Client-Rechenvorrichtungen gezeigt ist, kann eine beliebige Anzahl von Client-Rechenvorrichtungen unterstützt werden. Andere Vorrichtungen, wie etwa Vorrichtungen mit Sensoren usw., können mit dem Server 612 interagieren.

In mindestens einer Ausführungsform kann/können das/die Netzwerk(e) 610 in dem verteilten System 600 jede Art von Netzwerk sein, das Datenkommunikationen unter Verwendung eines beliebigen einer Vielzahl von verfügbaren Protokollen unterstützen kann, einschließlich ohne Einschränkung TCP/IP (transmission control protocol/Internet protocol - Übertragungssteuerungsprotokoll/Internetprotokoll), SNA (Systemnetzwerkarchitektur), IPX (Internet Packet Exchange), AppleTalk und/oder Variationen davon. In mindestens einer Ausführungsform kann/können das/die Netzwerk(e) 610 ein lokales Netzwerk (local area network - LAN), Netzwerke basierend auf Ethernet, Token-Ring, ein Weitverkehrsnetzwerk, Internet, ein virtuelles Netzwerk, ein virtuelles privates Netzwerk (VPN), ein Intranet, ein Extranet, ein öffentliches Telefonnetzwerk (public switched telephone network - PSTN), ein Infrarotnetzwerk, ein drahtloses Netzwerk (z. B. ein Netzwerk, das gemäß einem beliebigen der Protokollsuite vom Institute of Electrical and Electronics (IEEE) 802.11, Bluetooth® und/oder einem beliebigen anderen drahtlosen Protokoll arbeitet) und/oder eine beliebige Kombination dieser und/oder anderer Netzwerke sein.

In mindestens einer Ausführungsform kann der Server 612 aus einem oder mehreren Allzweckcomputern, spezialisierten Server-Computern (einschließlich mittels eines Beispiels PC(Personalcomputer)-Servern, UNIXO-Servern, Midrange-Servern, Mainframes, Rack-montierten Servern usw.), Serverfarmen, Serverclustern oder einer beliebigen anderen geeigneten Anordnung und/oder Kombination bestehen. In mindestens einer Ausführungsform kann der Server 612 eine oder mehrere virtuelle Maschinen, auf denen virtuelle Betriebssysteme laufen, oder andere Rechenarchitekturen mit Virtualisierung beinhalten. In mindestens einer Ausführungsform können ein oder mehrere flexible Pools logischer Speichervorrichtungen virtualisiert werden, um virtuelle Speichervorrichtungen für einen Server zu verwalten. In mindestens einer Ausführungsform können virtuelle Netzwerke durch den Server 612 unter Verwendung von softwaredefinierten Netzwerken gesteuert werden. In mindestens einer Ausführungsform kann der Server 612 ausgelegt sein, um einen oder mehrere Dienste oder eine oder mehrere Softwareanwendungen auszuführen.

In mindestens einer Ausführungsform kann der Server 612 ein beliebiges Betriebssystem sowie ein beliebiges im Handel erhältliches Server-Betriebssystem ausführen. In mindestens einer Ausführungsform kann der Server 612 auch eine beliebige einer Vielzahl zusätzlicher Serveranwendungen und/oder Mid-Tier-Anwendungen ausführen, einschließlich HTTP-Server (Hypertext Transport Protocol), FTP-Server (File Transfer Protocol), CGI-Server (Common Gateway Interface), JAVA®-Server, Datenbankserver und/oder Variationen davon. In mindestens einer Ausführungsform beinhalten beispielhafte Datenbankserver ohne Einschränkung diejenigen, die im Handel von Oracle, Microsoft, Sybase, IBM (International Business Machines) erhältlich sind, und/oder Variationen davon.

In mindestens einer Ausführungsform kann der Server 612 eine oder mehrere Anwendungen beinhalten, um Datenfeeds und/oder Ereignisaktualisierungen zu analysieren und zu konsolidieren, die von Benutzern der Client-Rechenvorrichtungen 602, 604, 606 und 608 empfangen werden. In mindestens einer Ausführungsform können Datenfeeds und/oder Ereignisaktualisierungen Twitter®-Feeds, Facebook®-Aktualisierungen oder Echtzeitaktualisierungen, die von einer oder mehreren Drittanbieter-Informationsquellen empfangen werden, und kontinuierliche Datenströme, die Echtzeitereignisse in Bezug auf Sensordatenanwendungen, Finanzticker, Netzwerkleistungsmesstools (z. B. Netzwerküberwachungs- und Verkehrsverwaltungsanwendungen), Clickstream-Analysetools, Automobilverkehrsüberwachung beinhalten können, und/oder Variationen davon beinhalten, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform kann der Server 612 auch eine oder mehrere Anwendungen beinhalten, um Datenfeeds und/oder Ereignisaktualisierungen über eine oder mehrere Anzeigevorrichtungen der Client-Rechenvorrichtungen 602, 604, 606 und 608 anzuzeigen.

In mindestens einer Ausführungsform kann das verteilte System 600 auch eine oder mehrere Datenbanken 614 und 616 beinhalten. In mindestens einer Ausführungsform können Datenbanken einen Mechanismus zum Speichern von Informationen bereitstellen, wie etwa Benutzerinteraktionsinformationen, Nutzungsmusterinformationen, Anpassungsregelinformationen und andere Informationen. In mindestens einer Ausführungsform können sich die Datenbanken 614 und 616 an einer Vielzahl von Stellen befinden. In mindestens einer Ausführungsform können sich eine oder mehrere der Datenbanken 614 und 616 auf einem nicht transitorischen Speichermedium lokal auf (und/oder in) dem Server 612 befinden. In mindestens einer Ausführungsform können die Datenbanken 614 und 616 vom Server 612 entfernt sein und mit dem Server 612 über eine netzwerkbasierte oder dedizierte Verbindung kommunizieren. In mindestens einer Ausführungsform können sich die Datenbanken 614 und 616 in einem Speicherbereichsnetzwerk (storage-area network - SAN) befinden. In mindestens einer Ausführungsform können alle erforderlichen Dateien zum Durchführen von Funktionen, die dem Server 612 zugeschrieben werden, je nach Bedarf lokal auf dem Server 612 und/oder entfernt gespeichert sein. In mindestens einer Ausführungsform können die Datenbanken 614 und 616 relationale Datenbanken beinhalten, wie etwa Datenbanken, die ausgelegt sind, um Daten als Reaktion auf SQL-formatierte Befehle zu speichern, zu aktualisieren und abzurufen.

Bei mindestens einer Ausführungsform wird mindestens eine in 6 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Server 612 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

7 veranschaulicht ein beispielhaftes Rechenzentrum 700 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform beinhaltet das Rechenzentrum 700 ohne Einschränkung eine Rechenzentrumsinfrastrukturschicht 710, eine Framework-Schicht 720, eine Softwareschicht 730 und eine Anwendungsschicht 740.

In mindestens einer Ausführungsform kann, wie in 7 gezeigt, die Rechenzentrumsinfrastrukturschicht 710 einen Ressourcen-Orchestrator 712, gruppierte Rechenressourcen 714 und Knotenrechenressourcen (node computing resources - „Knoten-CRs“) 716(1)-716(N) beinhalten, wobei „N“ eine beliebige ganze positive Zahl darstellt. In mindestens einer Ausführungsform können die Knoten-CRs 716(1)-716(N) eine beliebige Anzahl von zentralen Verarbeitungseinheiten („CPUs“) oder anderen Prozessoren (einschließlich Beschleunigern, feldprogrammierbaren Gate-Arrays („FPGAs“), Grafikprozessoren usw.), Arbeitsspeichervorrichtungen (z. B. dynamischer Festwertspeicher), Datenspeichervorrichtungen (z. B. Solid-State- oder Festplattenlaufwerke), Netzwerk-Eingabe-/Ausgabe(„NW-E/A“)-Vorrichtungen, Netzwerk-Switches, virtuellen Maschinen („VMs“), Leistungsmodulen und Kühlmodulen usw. beinhalten, sind aber nicht darauf beschränkt. In mindestens einer Ausführungsform kann es sich bei einer oder mehreren Knoten-CRs unter den Knoten-CRs 716(1)-716(N) um einen Server handeln, der eine oder mehrere der vorstehend erwähnten Rechenressourcen aufweist.

In mindestens einer Ausführungsform können die gruppierten Rechenressourcen 714 separate Gruppierungen von Knoten-CRs beinhalten, die in einem oder mehreren Racks (nicht gezeigt) oder vielen Racks untergebracht sind, die in Rechenzentren an verschiedenen geografischen Standorten untergebracht sind (ebenfalls nicht gezeigt). Separate Gruppierungen von Knoten-CRs innerhalb der gruppierten Rechenressourcen 714 können gruppierte Rechen-, Netzwerk-, Arbeitsspeicher- oder Datenspeicherressourcen beinhalten, die zur Unterstützung einer oder mehrerer Arbeitslasten konfiguriert oder zugewiesen sein können. In mindestens einer Ausführungsform können mehrere Knoten-CRs, die CPUs oder Prozessoren beinhalten, in einem oder mehreren Racks gruppiert sein, um Rechenressourcen bereitzustellen, um eine oder mehrere Arbeitslasten zu unterstützen. In mindestens einer Ausführungsform können ein oder mehrere Racks auch eine beliebige Anzahl von Leistungsmodulen, Kühlmodulen und Netzwerk-Switches in beliebiger Kombination beinhalten.

In mindestens einer Ausführungsform kann der Ressourcen-Orchestrator 712 eine oder mehrere Knoten-CRs 716(1)-716(N) und/oder gruppierte Rechenressourcen 714 konfigurieren oder anderweitig steuern. In mindestens einer Ausführungsform kann der Ressourcen-Orchestrator 712 eine Verwaltungseinheit für Software-Design-Infrastruktur („SDI“) für das Rechenzentrum 700 beinhalten. In mindestens einer Ausführungsform kann der Ressourcen-Orchestrator 712 Hardware, Software oder eine Kombination davon beinhalten.

In mindestens einer Ausführungsform beinhaltet die Framework-Schicht 720, wie in 7 gezeigt, ohne Einschränkung einen Aufgaben-Scheduler 732, einen Konfigurationsmanager 734, einen Ressourcenmanager 736 und ein verteiltes Dateisystem 738. In mindestens einer Ausführungsform kann die Framework-Schicht 720 ein Framework beinhalten, um Software 752 der Softwareschicht 730 und/oder eine oder mehrere Anwendung(en) 742 der Anwendungsschicht 740 zu unterstützen. In mindestens einer Ausführungsform kann/können die Software 752 oder die Anwendung(en) 742 jeweils webbasierte Dienstsoftware oder -anwendungen beinhalten, wie etwa diejenigen, die von Amazon Web Services, Google Cloud und Microsoft Azure bereitgestellt sind. In mindestens einer Ausführungsform kann die Framework-Schicht 720 eine Art von freiem und Open-Source-Software-Webanwendungs-Framework sein, ohne darauf beschränkt zu sein, wie etwa Apache SparkTM (im Folgenden „Spark“), welches das verteilte Dateisystem 738 für umfangreiche Datenverarbeitungen (z. B. „Big Data“) nutzen kann. In mindestens einer Ausführungsform kann der Aufgaben-Scheduler 732 einen Spark-Treiber beinhalten, um die Planung von Arbeitslasten zu erleichtern, die durch verschiedene Schichten des Rechenzentrums 700 unterstützt werden. In mindestens einer Ausführungsform kann der Konfigurationsmanager 734 dazu in der Lage sein, unterschiedliche Schichten, wie etwa die Softwareschicht 730 und die Framework-Schicht 720, einschließlich Spark und des verteilten Dateisystems 738, zu konfigurieren, um umfangreiche Datenverarbeitungen zu unterstützen. In mindestens einer Ausführungsform kann der Ressourcenmanager 736 dazu in der Lage sein, geclusterte oder gruppierte Rechenressourcen zu verwalten, die zur Unterstützung des verteilten Dateisystems 738 und des Aufgaben-Scheduler 732 abgebildet oder zugewiesen sind. In mindestens einer Ausführungsform können geclusterte oder gruppierte Rechenressourcen die gruppierte Rechenressource 714 auf der Rechenzentrumsinfrastrukturschicht 710 beinhalten. In mindestens einer Ausführungsform kann sich der Ressourcenmanager 736 mit dem Ressourcen-Orchestrator 712 koordinieren, um diese abgebildeten oder zugewiesenen Rechenressourcen zu verwalten.

In mindestens einer Ausführungsform kann die in der Softwareschicht 730 beinhaltete Software 752 Software beinhalten, die durch mindestens Abschnitte der Knoten-CRs 716(1)-716(N), gruppierte Rechenressourcen 714 und/oder das verteilte Dateisystem 738 der Framework-Schicht 720 verwendet werden. Zu einer oder mehreren Arten von Software können Software zum Durchsuchen von Internet-Webseiten, Software zum Scannen von E-Mails auf Viren, Datenbanksoftware und Software für Streaming-Videoinhalte gehören, ohne darauf beschränkt zu sein.

In mindestens einer Ausführungsform kann/können die in der Anwendungsschicht 740 beinhaltete(n) Anwendung(en) 742 eine oder mehrere Arten von Anwendungen beinhalten, die mindestens durch Abschnitte von Knoten-CRs 716(1)-716(N), gruppierten Rechenressourcen 714 und/oder dem verteilten Dateisystem 738 der Netzwerkschicht 720 verwendet wird/werden. In mindestens einer Ausführungsform können eine oder mehrere Arten von Anwendungen ohne Einschränkung CUDA-Anwendungen, 5G-Netzwerkanwendungen, Anwendungen künstlicher Intelligenz, Rechenzentrumsanwendungen und/oder Variationen davon beinhalten.

In mindestens einer Ausführungsform können beliebige des Konfigurationsmanagers 734, des Ressourcenmanagers 736 und des Ressourcen-Orchestrators 712 eine beliebige Anzahl und Art von selbstmodifizierenden Handlungen implementieren, die auf einer beliebigen Menge und Art von Daten basieren, die auf eine beliebige technisch machbare Weise erfasst wurden. In mindestens einer Ausführungsform können selbstmodifizierende Handlungen einen Rechenzentrumsbetreiber des Rechenzentrums 700 davon befreien, möglicherweise schlechte Konfigurationsentscheidungen zu treffen, und möglicherweise vermeiden, dass Abschnitte eines Rechenzentrums nicht ausgelastet und/oder leistungsschwach sind. Bei mindestens einer Ausführungsform wird mindestens eine in 7 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Ressourcenmanager 736 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

8 veranschaulicht ein Client-Server-Netzwerk 804, das durch eine Vielzahl von Netzwerk-Server-Computern 802 gebildet wird, die miteinander verbunden sind, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform speichert in einem System 800 jeder Netzwerk-Server-Computer 802 Daten, auf die andere Netzwerk-Server-Computer 802 und Client-Computer 806 und Netzwerke 808 zugreifen können, die in einem Weitverkehrsnetzwerk 804 verbunden sind. In mindestens einer Ausführungsform kann sich die Konfiguration eines Client-Server-Netzwerks 804 im Laufe der Zeit ändern, wenn sich Client-Computer 806 und ein oder mehrere Netzwerke 808 mit einem Netzwerk 804 verbinden und von ihm trennen und wenn ein oder mehrere Hauptleitungs-Server-Computer 802 zu einem Netzwerk 804 hinzugefügt oder aus ihm entfernt werden. In mindestens einer Ausführungsform, wenn ein Client-Computer 806 und ein Netzwerk 808 mit Netzwerk-Server-Computern 802 verbunden sind, beinhaltet das Client-Server-Netzwerk einen solchen Client-Computer 806 und ein Netzwerk 808. In mindestens einer Ausführungsform beinhaltet der Begriff Computer jede Vorrichtung oder jede Maschine, die in der Lage ist, Daten zu akzeptieren, vorgeschriebene Prozesse auf Daten anzuwenden und Ergebnisse von Prozessen bereitzustellen.

In mindestens einer Ausführungsform speichert das Client-Server-Netzwerk 804 Informationen, auf die Netzwerk-Server-Computer 802, entfernte Netzwerke 808 und Client-Computer 806 zugreifen können. In mindestens einer Ausführungsform werden die Netzwerk-Server-Computer 802 durch Mainframe-Computer, Minicomputer und/oder Mikrocomputer mit jeweils einem oder mehreren Prozessoren gebildet. In mindestens einer Ausführungsform sind die Server-Computer 802 durch drahtgebundene und/oder drahtlose Übertragungsmedien miteinander verbunden, wie etwa leitfähige Drähte, Glasfaserkabel und/oder Mikrowellenübertragungsmedien, Satellitenübertragungsmedien oder andere leitfähige, optische oder elektromagnetische Wellenübertragungsmedien. In mindestens einer Ausführungsform greifen Client-Computer 806 auf einen Netzwerk-Server-Computer 802 durch ein ähnliches drahtgebundenes oder ein drahtloses Übertragungsmedium zu. In mindestens einer Ausführungsform kann sich ein Client-Computer 806 mit einem Client-Server-Netzwerk 804 unter Verwendung eines Modems und eines standardmäßigen Telefonkommunikationsnetzwerks verbinden. In mindestens einer Ausführungsform können auch alternative Trägersysteme wie Kabel- und Satellitenkommunikationssysteme verwendet werden, um sich mit dem Client-Server-Netzwerk 804 zu verbinden. In mindestens einer Ausführungsform können andere nicht öffentliche oder zeitgeteilte Trägersysteme verwendet werden. In mindestens einer Ausführungsform ist das Netzwerk 804 ein globales Informationsnetzwerk, wie etwa das Internet. In mindestens einer Ausführungsform ist das Netzwerk ein nicht öffentliches Intranet, das ähnliche Protokolle wie das Internet verwendet, jedoch mit zusätzlichen Sicherheitsmaßnahmen und eingeschränkten Zugriffskontrollen. In mindestens einer Ausführungsform ist das Netzwerk 804 ein nicht öffentliches oder halbprivates Netzwerk, das proprietäre Kommunikationsprotokolle verwendet.

In mindestens einer Ausführungsform ist der Client-Computer 806 ein beliebiger Endbenutzer-Computer und kann auch ein Mainframe-Computer, ein Minicomputer oder ein Mikrocomputer mit einem oder mehreren Mikroprozessoren sein. In mindestens einer Ausführungsform kann der Server-Computer 802 manchmal als ein Client-Computer fungieren, der auf einen anderen Server-Computer 802 zugreift. In mindestens einer Ausführungsform kann das entfernte Netzwerk 808 ein lokales Netzwerk sein, ein Netzwerk, das durch einen unabhängigen Dienstanbieter (independent service provider - ISP) für das Internet zu einem Weitverkehrsnetzwerk hinzugefügt wird, oder eine andere Gruppe von Computern, die durch drahtgebundene oder drahtlose Übertragungsmedien mit einem Konfiguration, die entweder feststehend ist oder sich im Laufe der Zeit ändert, sein. In mindestens einer Ausführungsform können sich Client-Computer 806 unabhängig oder über ein entferntes Netzwerk 808 mit einem Netzwerk 804 verbinden und darauf zugreifen. Bei mindestens einer Ausführungsform wird mindestens eine in 8 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Netzwerk-Server-Computer 802 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

9 veranschaulicht ein Beispiel eines Computernetzwerks 908, das eine oder mehrere Rechenmaschinen verbindet, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das Netzwerk 908 eine beliebige Art einer elektronisch verbundenen Gruppe von Computern sein, einschließlich beispielsweise der folgenden Netzwerke: Internet, Intranet, lokale Netzwerke (LAN), Weitverkehrsnetzwerke (WAN) oder eine miteinander verbundene Kombination dieser Netzwerkarten. In mindestens einer Ausführungsform kann die Konnektivität innerhalb eines Netzwerks 908 ein entferntes Modem, Ethernet (IEEE 802.3), Token Ring (IEEE 802.5), Fiber Distributed Datalink Interface (FDDI), Asynchronous Transfer Mode (ATM) oder ein beliebiges anderes Kommunikationsprotokoll sein. In mindestens einer Ausführungsform können Rechenvorrichtungen, die mit einem Netzwerk verbunden sind, ein Desktop, ein Server, eine transportable Vorrichtung, ein Handgerät, eine Set-Top-Box, ein persönlicher digitaler Assistent (PDA), ein Endgerät oder eine beliebige andere gewünschte Art oder Konfiguration sein. In mindestens einer Ausführungsform können netzwerkverbundene Vorrichtungen abhängig von ihrer Funktionalität in der Verarbeitungsleistung, dem internen Speicher und anderen Leistungsaspekten stark variieren. In mindestens einer Ausführungsform kann die Kommunikation innerhalb eines Netzwerks und zu oder von Rechenvorrichtungen, die mit einem Netzwerk verbunden sind, entweder drahtgebunden oder drahtlos sein. In mindestens einer Ausführungsform kann das Netzwerk 908 mindestens teilweise das weltweite öffentliche Internet beinhalten, das im Allgemeinen eine Vielzahl von Benutzern gemäß einem Client-Server-Modell gemäß einer Spezifikation für Übertragungssteuerungsprotokoll/Internetprotokoll (TCP/IP) verbindet. In mindestens einer Ausführungsform ist das Client-Server-Netzwerk ein vorherrschendes Modell für die Kommunikation zwischen zwei Computern. In mindestens einer Ausführungsform gibt ein Client-Computer („Client“) einen oder mehrere Befehle an einen Server-Computer („Server“) aus. In mindestens einer Ausführungsform führt der Server Client-Befehle aus, indem er auf verfügbare Netzwerkressourcen zugreift und Informationen gemäß den Client-Befehlen an einen Client zurückgibt. In mindestens einer Ausführungsform wird Client-Computersystemen und Netzwerkressourcen, die auf Netzwerkservern resident sind, eine Netzwerkadresse zur Identifizierung während der Kommunikation zwischen Elementen eines Netzwerks zugewiesen. In mindestens einer Ausführungsform beinhalten Kommunikationen von anderen netzwerkverbundenen Systemen zu Servern eine Netzwerkadresse eines relevanten Servers/einer relevanten Netzwerkressource als Teil der Kommunikation, sodass ein geeignetes Ziel von Daten bzw. einer Anfrage als ein Empfänger identifiziert wird. In mindestens einer Ausführungsform, wenn ein Netzwerk 908 das globale Internet umfasst, ist eine Netzwerkadresse eine IP-Adresse in einem TCP/IP-Format, die Daten mindestens teilweise an ein E-Mail-Konto, eine Website oder ein anderes auf einem Server residentes Internet-Tool routen kann. In mindestens einer Ausführungsform können Informationen und Dienste, die auf Netzwerkservern resident sind, für einen Webbrowser eines Client-Computers über einen Domänennamen (z. B. www.site.com) verfügbar sein, der einer IP-Adresse eines Netzwerk-Servers zugeordnet ist.

In mindestens einer Ausführungsform ist eine Vielzahl von Clients 902, 904 und 906 über jeweilige Kommunikationsverbindungen mit einem Netzwerk 908 verbunden. In mindestens einer Ausführungsform kann jeder dieser Clients über eine beliebige gewünschte Kommunikationsform auf ein Netzwerk 908 zugreifen, wie etwa über eine Einwahlmodemverbindung, eine Kabelverbindung, eine digitale Teilnehmerleitung (digital subscriber line - DSL), eine drahtlose oder eine Satellitenverbindung oder eine beliebige andere Form der Kommunikation. In mindestens einer Ausführungsform kann jeder Client unter Verwendung einer beliebigen Maschine kommunizieren, die mit einem Netzwerk 908 kompatibel ist, wie etwa ein Personalcomputer (PC), eine Arbeitsstation, ein dediziertes Endgerät, ein persönlicher Datenassistent (PDA) oder eine andere ähnliche Einrichtung. In mindestens einer Ausführungsform können sich die Clients 902, 904 und 906 in einem gleichen geografischen Gebiet befinden oder nicht.

In mindestens einer Ausführungsform ist eine Vielzahl von Servern 910, 912 und 914 mit einem Netzwerk 908 verbunden, um Clients zu bedienen, die mit einem Netzwerk 918 kommunizieren. In mindestens einer Ausführungsform ist jeder Server typischerweise ein leistungsstarker Computer oder eine leistungsstarke Vorrichtung, die Netzwerkressourcen verwaltet und auf Client-Befehle reagiert. In mindestens einer Ausführungsform beinhalten Server computerlesbare Datenspeichermedien, wie etwa Festplattenlaufwerke und RAM-Speicher, die Programmanweisungen und Daten speichern. In mindestens einer Ausführungsform führen die Server 910, 912, 914 Anwendungsprogramme aus, die auf Client-Befehle reagieren. In mindestens einer Ausführungsform kann der Server 910 eine Webserver-Anwendung zum Reagieren auf Client-Anfragen nach HTML-Seiten ausführen und kann auch eine Mail-Server-Anwendung zum Empfangen und Weiterleiten von elektronischer Post ausführen. In mindestens einer Ausführungsform können auch andere Anwendungsprogramme, wie etwa ein FTP-Server oder ein Medienserver zum Streamen von Audio-/Videodaten an Clients, auf einem Server 910 ausgeführt werden. In mindestens einer Ausführungsform können unterschiedliche Server dazu bestimmt sein, unterschiedliche Tasks auszuführen. In mindestens einer Ausführungsform kann der Server 910 ein dedizierter Webserver sein, der Ressourcen in Bezug auf Websites für verschiedene Benutzer verwaltet, während ein Server 912 dazu bestimmt sein kann, eine Verwaltung von elektronischer Post (E-Mail) bereitzustellen. In mindestens einer Ausführungsform können andere Server für Medien (Audio, Video usw.), ein Dateiübertragungsprotokoll (file transfer protocol - FTP) oder eine Kombination von beliebigen zwei oder mehr Diensten, die typischerweise verfügbar sind oder über ein Netzwerk bereitgestellt werden, bestimmt sein. In mindestens einer Ausführungsform kann sich jeder Server an einem Standort befinden, der mit dem anderer Server identisch ist oder sich davon unterscheidet. In mindestens einer Ausführungsform kann es mehrere Server geben, die gespiegelte Tasks für Benutzer ausführen, wodurch Datenstaus verringert werden oder Datenverkehr, der zu und von einem einzelnen Server geleitet wird, minimiert wird. In mindestens einer Ausführungsform stehen die Server 910, 912, 914 unter der Steuerung eines Webhosting-Anbieters in einem Unternehmen zur Pflege und Bereitstellung von Drittanbieter-Inhalten Dritter über ein Netzwerk 908.

In mindestens einer Ausführungsform liefern Webhosting-Anbieter Dienste an zwei unterschiedliche Arten von Clients. In mindestens einer Ausführungsform fordert eine Art, die als Browser bezeichnet werden kann, Inhalt von den Servern 910, 912, 914 an, wie etwa Webseiten, E-Mail-Nachrichten, Videoclips usw. In mindestens einer Ausführungsform beauftragt eine zweite Art, die als Benutzer bezeichnet werden kann, einen Webhosting-Anbieter eine Netzwerkressource, wie etwa eine Website, zu pflegen und für Browser verfügbar zu machen. In mindestens einer Ausführungsform schließen Benutzer einen Vertrag mit einem Webhosting-Anbieter ab, um Speicherplatz, Prozessorkapazität und Kommunikationsbandbreite für ihre gewünschte Netzwerkressource gemäß einer Menge von Serverressourcen verfügbar zu machen, die ein Benutzer nutzen möchte.

Damit ein Webhosting-Anbieter Dienste für diese beiden Clients bereitstellen kann, müssen in mindestens einer Ausführungsform Anwendungsprogramme, die durch Server gehostete Netzwerkressourcen verwalten, richtig konfiguriert sein. In mindestens einer Ausführungsform beinhaltet der Programmkonfigurationsprozess das Definieren eines Satzes von Parametern, die mindestens teilweise die Reaktion eines Anwendungsprogramms auf Browseranforderungen steuern und die auch mindestens teilweise Serverressourcen definieren, die einem konkreten Benutzer zur Verfügung stehen.

In einer Ausführungsform steht ein Intranet-Server 916 mit einem Netzwerk 908 über eine Kommunikationsverbindung in Kommunikation. In mindestens einer Ausführungsform steht der Intranet-Server 916 mit einem Servermanager 918 in Kommunikation. In mindestens einer Ausführungsform umfasst der Servermanager 918 eine Datenbank mit Konfigurationsparametern eines Anwendungsprogramms, die in den Servern 910, 912, 914 genutzt werden. In mindestens einer Ausführungsform modifizieren Benutzer eine Datenbank 920 über ein Intranet 916 und interagiert ein Servermanager 918 mit Servern 910, 912, 914, um Anwendungsprogrammparameter so zu modifizieren, dass sie mit einem Inhalt einer Datenbank übereinstimmen. In mindestens einer Ausführungsform meldet sich ein Benutzer bei einem Intranet-Server 916 an, indem er über den Computer 902 eine Verbindung zu einem Intranet 916 herstellt und Authentifizierungsinformationen, wie etwa einen Benutzernamen und ein Passwort, eingibt.

In mindestens einer Ausführungsform authentifiziert ein Intranet-Server 916 einen Benutzer, wenn sich ein Benutzer für einen neuen Dienst anmelden oder einen bestehenden Dienst modifizieren möchte, und stellt einem Benutzer eine interaktive Bildschirmanzeige/ein Bedienfeld bereit, die bzw. das einem Benutzer den Zugriff auf Konfigurationsparameter für ein konkretes Anwendungsprogramm erlaubt. In mindestens einer Ausführungsform wird einem Benutzer eine Reihe von modifizierbaren Textfeldern präsentiert, die Aspekte einer Konfiguration einer Benutzerwebsite oder einer anderen Netzwerkressource beschreiben. Wenn ein Benutzer in mindestens einer Ausführungsform den auf einem Server für seine Website reservierten Speicherplatz vergrößern möchte, wird einem Benutzer ein Feld bereitgestellt, in dem ein Benutzer einen gewünschten Speicherplatz festlegt. In mindestens einer Ausführungsform aktualisiert ein Intranet-Server 916 als Reaktion auf den Empfang dieser Informationen eine Datenbank 920. In mindestens einer Ausführungsform leitet der Servermanager 918 diese Informationen an einen geeigneten Server weiter, und ein neuer Parameter wird während des Anwendungsprogrammbetriebs verwendet. In mindestens einer Ausführungsform ist ein Intranet-Server 916 konfiguriert, um Benutzern Zugriff auf Konfigurationsparameter von gehosteten Netzwerkressourcen (z. B. Webseiten, E-Mail, FTP-Sites, Mediensites usw.) bereitzustellen, für die ein Benutzer einen Vertrag mit einem Webhosting-Dienstanbieter abgeschlossen hat. Bei mindestens einer Ausführungsform wird mindestens eine in 9 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Server 910 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

10A veranschaulicht ein vernetztes Computersystem 1000A gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform umfasst das vernetzte Computersystem 1000A eine Vielzahl von Knoten oder Personalcomputern („PCs“) 1002, 1018, 1020. In mindestens einer Ausführungsform umfasst der Personalcomputer oder Knoten 1002 einen Prozessor 1014, einen Speicher 1016, eine Videokamera 1004, ein Mikrofon 1006, eine Maus 1008, Lautsprecher 1010 und einen Monitor 1012. In mindestens einer Ausführungsform können die PCs 1002, 1018, 1020 beispielsweise jeweils einen oder mehrere Desktop-Server eines internen Netzwerks innerhalb einer gegebenen Firma ausführen oder können Server eines allgemeinen Netzwerks sein, das nicht auf eine spezifische Umgebung beschränkt ist. In mindestens einer Ausführungsform gibt es einen Server pro PC-Knoten eines Netzwerks, sodass jeder PC-Knoten eines Netzwerks einen konkreten Netzwerkserver mit einer konkreten Netzwerk-URL-Adresse darstellt. In mindestens einer Ausführungsform verwendet jeder Server standardmäßig eine Standardwebseite für den Benutzer dieses Servers, die selbst eingebettete URLs enthalten kann, die auf weitere Unterseiten dieses Benutzers auf diesem Server oder auf andere Server oder Seiten auf anderen Servern in einem Netzwerk zeigen.

In mindestens einer Ausführungsform sind die Knoten 1002, 1018, 1020 und andere Knoten eines Netzwerks über ein Medium 1022 miteinander verbunden. In mindestens einer Ausführungsform kann das Medium 1022 ein Kommunikationskanal sein, wie etwa ein Integrated Services Digital Network („ISDN“). In mindestens einer Ausführungsform können verschiedene Knoten eines vernetzten Computersystems durch eine Vielzahl von Kommunikationsmedien verbunden sein, einschließlich lokaler Netzwerke („LAN“), analoger Telefonleitungen (plain-old telephone line - „POTS“), die manchmal als öffentliches Telefonnetzwerk („PSTN“) bezeichnet werden, und/oder Variationen davon. In mindestens einer Ausführungsform können verschiedene Knoten eines Netzwerks auch Computersystembenutzer darstellen, die über ein Netzwerk, wie etwa das Internet, miteinander verbunden sind. In mindestens einer Ausführungsform weist jeder Server in einem Netzwerk (der von einem konkreten Knoten eines Netzwerks in einer gegebenen Instanz ausgeführt wird) eine eindeutige Adresse oder Identifikation innerhalb eines Netzwerks auf, die in Form einer URL spezifiziert werden kann.

In mindestens einer Ausführungsform kann somit eine Vielzahl von Mehrpunkt-Konferenzeinheiten (multi-point conferencing units - „MCU“) verwendet werden, um Daten zu und von verschiedenen Knoten oder „Endpunkten“ eines Konferenzsystems zu übertragen. In mindestens einer Ausführungsform können Knoten und/oder MCUs zusätzlich zu verschiedenen anderen Kommunikationsmedien, wie etwa Knoten, die durch das Internet verbunden sind, über eine ISDN-Verbindung oder über ein lokales Netzwerk („LAN“) miteinander verbunden sein. In mindestens einer Ausführungsform können Knoten eines Konferenzsystems im Allgemeinen direkt mit einem Kommunikationsmedium, wie etwa einem LAN, oder durch eine MCU verbunden sein und dieses Konferenzsystem kann andere Knoten oder Elemente, wie etwa Router, Server und/oder Variationen davon, umfassen.

In mindestens einer Ausführungsform ist der Prozessor 1014 ein programmierbarer Allzweckprozessor. In mindestens einer Ausführungsform können Prozessoren der Knoten des vernetzten Computersystems 1000A auch Spezial-Videoprozessoren sein. In mindestens einer Ausführungsform können verschiedene Peripheriegeräte und Komponenten eines Knotens, wie etwa die des Knotens 1002, von denen anderer Knoten abweichen. In mindestens einer Ausführungsform können der Knoten 1018 und der Knoten 1020 identisch mit dem Knoten 1002 oder unterschiedlich konfiguriert sein. In mindestens einer Ausführungsform kann ein Knoten zusätzlich zu PC-Systemen auf einem beliebigen geeigneten Computersystem implementiert sein.

10B veranschaulicht ein vernetztes Computersystem 1000B gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform veranschaulicht das System 1000B ein Netzwerk, wie etwa ein LAN 1024, das verwendet werden kann, um eine Vielzahl von Knoten miteinander zu verbinden, die miteinander kommunizieren können. In mindestens einer Ausführungsform ist eine Vielzahl von Knoten an das LAN 1024 angeschlossen, wie etwa PC-Knoten 1026, 1028, 1030. In mindestens einer Ausführungsform kann ein Knoten auch über einen Netzwerkserver oder andere Mittel mit dem LAN verbunden sein. In mindestens einer Ausführungsform umfasst das System 1000B andere Arten von Knoten oder Elementen, wobei ein Beispiel Router, Server und Knoten beinhaltet.

10C veranschaulicht ein vernetztes Computersystem 1000C gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform veranschaulicht das System 1000C ein WWW-System, das Kommunikationen über ein Backbone-Kommunikationsnetzwerk, wie etwa das Internet 1032, aufweist, das verwendet werden kann, um eine Vielzahl von Knoten eines Netzes miteinander zu verbinden. In mindestens einer Ausführungsform ist das WWW ein Satz von Protokollen, der auf dem Internet arbeitet, und ermöglicht, dass ein grafisches Schnittstellensystem darauf arbeitet, um auf Informationen über das Internet zuzugreifen. In mindestens einer Ausführungsform ist eine Vielzahl von Knoten an das Internet 1032 im WWW angeschlossen, wie etwa PC-Knoten 1040, 1042, 1044. In mindestens einer Ausführungsform bildet ein Knoten über einen WWW-HTTP-Server, wie etwa die Server 1034, 1036, eine Schnittstelle mit anderen Knoten des WWW. In mindestens einer Ausführungsform kann der PC 1044 ein PC sein, der einen Knoten des Netzwerks 1032 bildet und selbst seinen Server 1036 ausführt, obwohl PC 1044 und Server 1036 zu Veranschaulichungszwecken in 10C separat dargestellt sind.

In mindestens einer Ausführungsform ist WWW ein verteilter Anwendungstyp, gekennzeichnet durch WWW HTTP, das WWW-Protokoll, das auf dem Übertragungssteuerungsprotokoll/Internetprotokoll („TCP/IP“) des Internets läuft. In mindestens einer Ausführungsform kann das WWW somit durch einen Satz von Protokollen (d. h. HTTP) gekennzeichnet sein, die im Internet als sein „Backbone“ laufen.

In mindestens einer Ausführungsform ist ein Webbrowser eine Anwendung, die auf einem Knoten eines Netzwerks läuft und in WWW-kompatiblen Netzwerksystemen Benutzern eines konkreten Servers oder Knotens erlaubt, solche Informationen anzuzeigen, und es somit einem Benutzer erlaubt, grafische und textbasierte Dateien zu suchen, die über Hypertext-Links miteinander verknüpft sind, die in Dokumente oder Dateien eingebettet sind, die von Servern in einem Netzwerk verfügbar sind, die HTTP verstehen. In mindestens einer Ausführungsform kann ein abgerufenes Dokument verschiedene darin eingebettete Hypertext-Links und eine lokale Kopie einer Seite aufweisen, die lokal für einen abrufenden Benutzer erstellt wird, wenn eine gegebene Webseite eines ersten Servers, der einem ersten Knoten zugeordnet ist, durch einen Benutzer unter Verwendung eines anderen Servers in einem Netzwerk wie dem Internet abgerufen wird. Wenn ein Benutzer auf einen Hypertext-Link klickt, reichen in mindestens einer Ausführungsform lokal gespeicherte Informationen in Bezug auf einen ausgewählten Hypertext-Link typischerweise aus, um es der Maschine eines Benutzers zu ermöglichen, eine Verbindung über das Internet zu einem Server zu öffnen, der durch einen Hypertext-Link angegeben wird.

In mindestens einer Ausführungsform kann mehr als ein Benutzer mit jedem HTTP-Server zum Beispiel über ein LAN, wie etwa das LAN 1038, gekoppelt sein, wie in Bezug auf den WWW-HTTP-Server 1034 veranschaulicht. In mindestens einer Ausführungsform kann das System 1000C auch andere Arten von Knoten oder Elementen umfassen. In mindestens einer Ausführungsform ist ein WWW-HTTP-Server eine Anwendung, die auf einer Maschine, wie etwa einem PC, läuft. In mindestens einer Ausführungsform kann davon ausgegangen werden, dass jeder Benutzer einen eindeutigen „Server“ aufweist, wie in Bezug auf den PC 1044 veranschaulicht. In mindestens einer Ausführungsform kann ein Server als ein Server betrachtet werden, wie etwa der WWW-HTTP-Server 1034, der Zugriff auf ein Netzwerk für ein LAN oder eine Vielzahl von Knoten oder eine Vielzahl von LAN bereitstellt. In mindestens einer Ausführungsform gibt es eine Vielzahl von Benutzern, von der jeder einen Desktop-PC oder Knoten eines Netzwerks aufweist, wobei jeder Desktop-PC potentiell einen Server für einen Benutzer davon herstellt. In mindestens einer Ausführungsform ist jeder Server einer konkreten Netzwerkadresse oder URL zugeordnet, die, wenn darauf zugegriffen wird, eine Standardwebseite für diesen Benutzer bereitstellt. In mindestens einer Ausführungsform kann eine Webseite weitere Links (eingebettete URL) enthalten, die auf weitere Unterseiten dieses Benutzers auf diesem Server oder auf andere Server in einem Netzwerk oder Seiten auf anderen Servern in einem Netzwerk zeigen.

CLOUD-COMPUTING UND -DIENSTE

Die folgenden Figuren legen ohne Einschränkung beispielhafte cloudbasierte Systeme dar, die verwendet werden können, um mindestens eine Ausführungsform zu implementieren.

In mindestens einer Ausführungsform ist Cloud-Computing eine Machart eines Rechensystems, bei dem dynamisch skalierbare und oft virtualisierte Ressourcen als Dienst über das Internet bereitgestellt werden. In mindestens einer Ausführungsform müssen die Benutzer keine Kenntnisse, kein Fachwissen oder keine Kontrolle über die Technologieinfrastruktur haben, die als „in der Cloud“ bezeichnet werden kann, die sie unterstützt. In mindestens einer Ausführungsform umfasst Cloud-Computing Infrastruktur-als-Dienst, Plattform-als-Dienst, Software-als-Dienst und andere Variationen, die ein gemeinsames Leitmotiv der Abhängigkeit vom Internet zum Erfüllen von Rechenbedürfnissen von Benutzern aufweisen. In mindestens einer Ausführungsform kann ein typischer Cloud-Einsatz, wie etwa in einer privaten Cloud (z. B. Unternehmensnetzwerk) oder einem Rechenzentrum (data center - DC) in einer öffentlichen Cloud (z. B. Internet) aus Tausenden von Servern (oder alternativ VM), Hunderten von Ethernet-, Fibre-Channel- oder Fibre-Channel-over-Ethernet(FCoE)-Ports, Switching- und Speicherinfrastruktur usw. bestehen. In mindestens einer Ausführungsform kann die Cloud auch aus einer Netzwerkdienstinfrastruktur wie IPsec-VPN-Hubs, Firewalls, Lastausgleichern, Weitverkehrsnetz(WAN)-Optimierern usw. bestehen. In mindestens einer Ausführungsform können entfernte Teilnehmer sicher auf Cloud-Anwendungen und -Dienste zugreifen, indem sie sich über einen VPN-Tunnel, wie etwa einen IPsec-VPN-Tunnel, verbinden.

In mindestens einer Ausführungsform ist Cloud-Computing ein Modell zum Ermöglichen eines bequemen On-Demand-Netzwerkzugriffs auf einen gemeinsam genutzten Pool konfigurierbarer Rechenressourcen (z. B. Netzwerke, Server, Speicher, Anwendungen und Dienste), die schnell mit minimalem Verwaltungsaufwand oder Dienstanbieterinteraktion bereitgestellt und freigegeben werden können.

In mindestens einer Ausführungsform ist Cloud-Computing durch On-Demand-Selbstbedienung gekennzeichnet, bei der ein Verbraucher einseitig Rechenfähigkeiten, wie etwa Serverzeit und Netzwerkspeicher, nach Bedarf automatisch bereitstellen kann, ohne dass eine menschliche Interaktion mit dem jeweiligen Dienstanbieter erforderlich ist. In mindestens einer Ausführungsform ist Cloud-Computing durch einen breiten Netzwerkzugriff gekennzeichnet, bei dem Fähigkeiten über ein Netzwerk verfügbar sind und auf die über Standardmechanismen zugegriffen wird, welche die Verwendung durch heterogene Thin- oder Thick-Client-Plattformen (z. B. Mobiltelefone, Laptops und PDA) fördern. In mindestens einer Ausführungsform ist Cloud-Computing gekennzeichnet durch Ressourcen-Pooling, bei dem die Rechenressourcen eines Anbieters gepoolt werden, um mehrere Verbraucher unter Verwendung eines mehrmandantenfähigen Modells zu bedienen, wobei verschiedene physische und virtuelle Ressourcen gemäß Verbrauchernachfrage dynamisch zugewiesen und neu zugewiesen werden. In mindestens einer Ausführungsform besteht ein Gefühl der Standortunabhängigkeit darin, dass ein Kunde im Allgemeinen keine Kontrolle oder Kenntnis über einen genauen Standort der bereitgestellten Ressourcen hat, aber in der Lage sein kann, den Standort auf einer höheren Abstraktionsebene (z.B. Land, Staat oder Rechenzentrum) festzulegen. In mindestens einer Ausführungsform beinhalten Beispiele von Ressourcen Datenspeicher, Verarbeitung, Arbeitsspeicher, Netzwerkbandbreite und virtuelle Maschinen. In mindestens einer Ausführungsform ist Cloud-Computing durch eine schnelle Elastizität gekennzeichnet, bei der Fähigkeiten schnell und elastisch, in einigen Fällen automatisch, für ein schnelles Scale-Out bereitgestellt werden können und für ein schnelles Scale-In schnell freigegeben werden. In mindestens einer Ausführungsform erscheinen einem Verbraucher die zur Bereitstellung verfügbaren Fähigkeiten oft als unbegrenzt und können jederzeit in beliebiger Menge erworben werden. In mindestens einer Ausführungsform ist Cloud-Computing durch einen gemessenen Dienst gekennzeichnet, bei dem Cloud-Systeme die Ressourcennutzung automatisch steuern und optimieren, indem sie eine Messfähigkeit auf einer bestimmten Abstraktionsebene nutzen, die für eine Art von Dienst (z. B. Speicherung, Verarbeitung, Bandbreite und aktive Benutzerkonten) geeignet ist. In mindestens einer Ausführungsform kann die Ressourcennutzung überwacht, gesteuert und gemeldet werden, um Transparenz sowohl für einen Anbieter als auch für einen Verbraucher eines genutzten Dienstes bereitzustellen.

In mindestens einer Ausführungsform kann Cloud-Computing mit verschiedenen Diensten assoziiert sein. In mindestens einer Ausführungsform kann sich Cloud-Software-als-Dienst (SaaS) auf einen Dienst beziehen, bei dem eine einem Verbraucher bereitgestellte Fähigkeit darin besteht, die Anwendungen eines Anbieters zu verwenden, die auf einer Cloud-Infrastruktur laufen. In mindestens einer Ausführungsform sind Anwendungen von verschiedenen Client-Vorrichtungen über eine Thin-Client-Schnittstelle wie etwa einen Webbrowser (z. B. webbasierte E-Mail) zugänglich. In mindestens einer Ausführungsform verwaltet oder steuert der Verbraucher nicht die zugrunde liegende Cloud-Infrastruktur, einschließlich des Netzwerks, der Server, der Betriebssysteme, des Speichers oder sogar einzelner Anwendungsfunktionen, mit einer möglichen Ausnahme von begrenzten benutzerspezifischen Anwendungskonfigurationseinstellungen.

In mindestens einer Ausführungsform kann sich Cloud-Plattform-als-Dienst (Plattform as a Service - PaaS) auf einen Dienst beziehen, bei dem eine einem Verbraucher bereitgestellte Fähigkeit darin besteht, vom Verbraucher erstellte oder erworbene Anwendungen, die unter Verwendung von Programmiersprachen und Tools erstellt wurden, die durch einen Anbieter unterstützt werden, auf einer Cloud-Infrastruktur einzusetzen. In mindestens einer Ausführungsform verwaltet oder steuert der Verbraucher nicht die zugrunde liegende Cloud-Infrastruktur, einschließlich der Netzwerke, Server, Betriebssysteme oder des Speichers, sondern hat die Kontrolle über die eingesetzten Anwendungen und möglicherweise die Konfigurationen der Anwendungs-Hosting-Umgebung.

In mindestens einer Ausführungsform kann sich Cloud-Infrastruktur-als-Dienst (Infrastructure as a Service - laaS) auf einen Dienst beziehen, bei dem eine einem Verbraucher bereitgestellte Fähigkeit darin besteht, Verarbeitungs-, Speicher-, Netzwerk- und andere grundlegende Rechenressourcen bereitzustellen, wobei ein Verbraucher in der Lage ist, frei wählbare Software einzusetzen und auszuführen, was Betriebssysteme und Anwendungen beinhalten kann. In mindestens einer Ausführungsform verwaltet oder kontrolliert der Verbraucher die zugrunde liegende Cloud-Infrastruktur nicht, hat aber die Kontrolle über Betriebssysteme, Speicher, eingesetzte Anwendungen und möglicherweise begrenzte Kontrolle über ausgewählte Netzwerkkomponenten (z. B. Host-Firewalls).

In mindestens einer Ausführungsform kann Cloud-Computing auf verschiedene Art und Weise eingesetzt werden. In mindestens einer Ausführungsform kann sich eine nicht öffentliche Cloud auf eine Cloud-Infrastruktur beziehen, die ausschließlich für eine Organisation betrieben wird. In mindestens einer Ausführungsform kann eine nicht öffentliche Cloud durch eine Organisation oder einen Drittanbieter verwaltet werden und kann innerhalb oder außerhalb des Betriebsgeländes existieren. In mindestens einer Ausführungsform kann sich eine gemeinschaftliche Cloud auf eine Cloud-Infrastruktur beziehen, die von mehreren Organisationen gemeinsam genutzt wird und eine bestimmte Gemeinschaft unterstützt, die gemeinsame Anliegen hat (z. B. Zielsetzung, Sicherheitsanforderungen, Richtlinien und Compliance-Überlegungen). In mindestens einer Ausführungsform kann eine gemeinschaftliche Cloud durch eine Organisation oder einen Drittanbieter verwaltet werden und kann innerhalb oder außerhalb des Betriebsgeländes existieren. In mindestens einer Ausführungsform kann sich eine öffentliche Cloud auf eine Cloud-Infrastruktur beziehen, die einer breiten Öffentlichkeit oder einer großen Industriegruppe zur Verfügung gestellt wird und sich im Besitz einer Organisation befindet, die Cloud-Dienste bereitstellt. In mindestens einer Ausführungsform kann sich eine Hybrid-Cloud auf eine Cloud-Infrastruktur beziehen, die eine Zusammensetzung aus zwei oder mehr Clouds (nicht öffentlich, gemeinschaftlich oder öffentlich) ist, die eigenständige Einheiten bleiben, aber durch standardisierte oder proprietäre Technologie miteinander verbunden sind, die Daten- und Anwendungsportabilität ermöglicht (z. B. Cloud Bursting für den Lastausgleich zwischen Clouds). In mindestens einer Ausführungsform ist eine Cloud-Computing-Umgebung dienstorientiert mit einem Fokus auf Staatenlosigkeit, geringer Kopplung, Modularität und semantischer Interoperabilität. Bei mindestens einer Ausführungsform wird mindestens eine in 10A-10C gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Prozessor 1614 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

11 veranschaulicht eine oder mehrere Komponenten einer Systemumgebung 1100, in der Dienste als Drittanbieter-Netzwerkdienste angeboten werden können, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann ein Drittanbieter-Netzwerk als Cloud, Cloud-Netzwerk, Cloud-Computing-Netzwerk und/oder Variationen davon bezeichnet werden. In mindestens einer Ausführungsform beinhaltet die Systemumgebung 1100 eine oder mehrere Client-Rechenvorrichtungen 1104, 1106 und 1108, die durch Benutzer verwendet werden können, um mit einem Drittanbieter-Netzwerkinfrastruktursystem 1102 zu interagieren, das Drittanbieter-Netzwerkdienste bereitstellt, die als Cloud-Computing-Dienste bezeichnet werden können. In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 einen oder mehrere Computer und/oder Server umfassen.

Es versteht sich, dass das in 11 dargestellte Drittanbieter-Netzwerkinfrastruktursystem 1102 andere Komponenten als die dargestellten aufweisen kann. Ferner zeigt 11 eine Ausführungsform eines Drittanbieter-Netzwerkinfrastruktursystems. In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 mehr oder weniger Komponenten aufweisen als in 11 dargestellt, kann zwei oder mehr Komponenten kombinieren oder kann eine andere Konfiguration oder Anordnung von Komponenten aufweisen.

In mindestens einer Ausführungsform können die Client-Rechenvorrichtungen 1104, 1106 und 1108 konfiguriert sein, um eine Client-Anwendung, wie etwa einen Webbrowser, eine proprietäre Client-Anwendung oder eine andere Anwendung, zu betreiben, die durch einen Benutzer einer Client-Rechenvorrichtung verwendet werden kann, um mit dem Drittanbieter-Netzwerkinfrastruktursystem 1102 zu interagieren, um Dienste zu nutzen, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden. Auch wenn die beispielhafte Systemumgebung 1100 mit drei Client-Rechenvorrichtungen gezeigt ist, kann eine beliebige Anzahl von Client-Rechenvorrichtungen unterstützt werden. In mindestens einer Ausführungsform können andere Vorrichtungen, wie etwa Vorrichtungen mit Sensoren usw., mit dem Drittanbieter-Netzwerkinfrastruktursystem 1102 interagieren. In mindestens einer Ausführungsform können das/die Netzwerk(e) 1110 die Kommunikation und den Austausch von Daten zwischen den Client-Rechenvorrichtungen 1104, 1106 und 1108 und dem Drittanbieter-Netzwerkinfrastruktursystem 1102 ermöglichen.

In mindestens einer Ausführungsform können Dienste, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden, einen Host von Diensten beinhalten, die Benutzern eines Drittanbieter-Netzwerkinfrastruktursystems auf Anfrage zur Verfügung gestellt werden. In mindestens einer Ausführungsform können auch verschiedene Dienste angeboten werden, einschließlich ohne Einschränkung Online-Datenspeicher- und Sicherungslösungen, webbasierte E-Mail-Dienste, gehostete Office-Suiten und Dienste für die Zusammenarbeit von Dokumenten, Datenbankverwaltung und - verarbeitung, verwaltete technische Supportdienste und/oder Variationen davon. In mindestens einer Ausführungsform können Dienste, die durch ein Drittanbieter-Netzwerkinfrastruktursystem bereitgestellt werden, dynamisch skalieren, um die Bedürfnisse ihrer Benutzer zu erfüllen.

In mindestens einer Ausführungsform kann eine spezifische Instanziierung eines Dienstes, der durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt wird, als eine „Dienstinstanz“ bezeichnet werden. In mindestens einer Ausführungsform wird im Allgemeinen jeder Dienst, der einem Benutzer über ein Kommunikationsnetzwerk, wie etwa das Internet, von einem System eines Drittanbieter-Netzwerkdienstanbieters zur Verfügung gestellt wird, als ein „Drittanbieter-Netzwerkdienst“ bezeichnet. In mindestens einer Ausführungsform unterscheiden sich in einer öffentlichen Drittanbieter-Netzwerkumgebung Server und Systeme, die das System eines Drittanbieter-Netzwerkdienstanbieters bilden, von den eigenen lokalen Servern und Systemen eines Kunden. In mindestens einer Ausführungsform kann das System eines Drittanbieter-Netzwerkdienstanbieters eine Anwendung hosten, und ein Benutzer kann über ein Kommunikationsnetzwerk wie das Internet auf Anfrage eine Anwendung bestellen und verwenden.

In mindestens einer Ausführungsform kann ein Dienst in einer Computernetzwerk-Netzwerkinfrastruktur eines Drittanbieters einen geschützten Computernetzwerkzugriff auf Speicher, eine gehostete Datenbank, einen gehosteten Webserver, eine Softwareanwendung oder einen anderen Dienst beinhalten, die einem Benutzer durch einen Drittanbieter-Netzwerkhersteller bereitgestellt werden. In mindestens einer Ausführungsform kann ein Dienst einen passwortgeschützten Zugriff auf einen entfernten Speicher in einem Drittanbieter-Netzwerk über das Internet beinhalten. In mindestens einer Ausführungsform kann ein Dienst eine auf einem Webdienst basierende gehostete relationale Datenbank und eine Middleware-Engine in Skriptsprache zur privaten Verwendung durch einen vernetzten Entwickler beinhalten. In mindestens einer Ausführungsform kann ein Dienst Zugriff auf eine E-Mail-Softwareanwendung beinhalten, die auf der Website eines Drittanbieter-Netzwerkherstellers gehostet wird.

In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 eine Suite von Anwendungen, Middleware und Datenbankdienstangeboten beinhalten, die einem Kunden in Selbstbedienung, abonnementbasiert, elastisch skalierbar, zuverlässig, hochverfügbar und sicher geliefert werden. In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 auch „Big Data“-bezogene Berechnungs- und Analysedienste bereitstellen. In mindestens einer Ausführungsform wird der Begriff „Big Data“ allgemein verwendet, um sich auf extrem große Datensätze zu beziehen, die von Analysten und Forschern gespeichert und manipuliert werden können, um große Datenmengen zu visualisieren, Trends zu erkennen und/oder anderweitig mit Daten zu interagieren. In mindestens einer Ausführungsform können Big Data und zugehörige Anwendungen durch ein Infrastruktursystem auf vielen Ebenen und in unterschiedlichen Maßstäben gehostet und/oder manipuliert werden. In mindestens einer Ausführungsform können Dutzende, Hunderte oder Tausende parallel verbundener Prozessoren auf solche Daten einwirken, um sie darzustellen oder externe Kräfte auf Daten oder das, was sie darstellen, zu simulieren. In mindestens einer Ausführungsform können diese Datensätze strukturierte Daten, die etwa in einer Datenbank oder anderweitig gemäß einem strukturierten Modell organisiert sind, und/oder unstrukturierte Daten (z. B. EMails, Bilder, Daten-Blobs (binäre große Objekte), Web-Seiten, komplexe Ereignisverarbeitung) involvieren. In mindestens einer Ausführungsform kann durch Nutzung der Fähigkeit einer Ausführungsform, relativ schnell mehr (oder weniger) Rechenressourcen auf ein Ziel zu konzentrieren, ein Drittanbieter-Netzwerkinfrastruktursystem besser verfügbar sein, um Tasks an großen Datensätzen basierend auf der Nachfrage von einem Unternehmen, einer Regierungsbehörde, einer Forschungseinrichtung, einer Privatperson, einer Gruppe gleichgesinnter Personen oder Organisationen oder einer anderen Einheit auszuführen.

In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 angepasst sein, um das Abonnement eines Kunden für Dienste, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 angeboten werden, automatisch bereitzustellen, zu verwalten und zu verfolgen. In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 über verschiedene Einsatzmodelle Drittanbieter-Netzwerkdienste bereitstellen. In mindestens einer Ausführungsform können Dienste im Rahmen eines öffentlichen Drittanbieter-Netzwerkmodells bereitgestellt werden, bei dem das Drittanbieter-Netzwerkinfrastruktursystem 1102 im Besitz einer Organisation ist, die Drittanbieter-Netzwerkdienste verkauft und Dienste einer breiten Öffentlichkeit oder unterschiedlichen Industrieunternehmen zur Verfügung stellt. In mindestens einer Ausführungsform können Dienste im Rahmen eines nicht öffentlichen Drittanbieter-Netzwerkmodells bereitgestellt werden, bei dem das Drittanbieter-Netzwerkinfrastruktursystem 1102 ausschließlich für eine einzelne Organisation betrieben wird und Dienste für eine oder mehrere Einheiten innerhalb einer Organisation bereitstellen kann. In mindestens einer Ausführungsform können Drittanbieter-Netzwerkdienste auch im Rahmen eines gemeinschaftlichen Drittanbieter-Netzwerkmodells bereitgestellt werden, bei dem das Drittanbieter-Netzwerkinfrastruktursystem 1102 und Dienste, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden, von mehreren Organisationen in einer zusammenhängenden Gemeinschaft gemeinsam genutzt werden. In mindestens einer Ausführungsform können Drittanbieter-Netzwerkdienste auch im Rahmen eines hybriden Drittanbieter-Netzwerkmodells bereitgestellt werden, das eine Kombination von zwei oder mehr unterschiedlichen Modellen ist.

In mindestens einer Ausführungsform können Dienste, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden, einen oder mehrere Dienste beinhalten, die unter der Kategorie Software-als-Dienst (SaaS), der Kategorie Plattform-als-Dienst (PaaS), der Kategorie Infrastruktur-als-Dienst (IaaS) bereitgestellt werden, oder andere Kategorien von Diensten, einschließlich Hybriddienste. In mindestens einer Ausführungsform kann ein Kunde über einen Abonnementauftrag einen oder mehrere Dienste bestellen, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden. In mindestens einer Ausführungsform führt das Drittanbieter-Netzwerkinfrastruktursystem 1102 dann die Verarbeitung durch, um Dienste in einem Abonnementauftrag des Kunden bereitzustellen.

In mindestens einer Ausführungsform können Dienste, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden, ohne Einschränkung Anwendungsdienste, Plattformdienste und Infrastrukturdienste beinhalten. In mindestens einer Ausführungsform können Anwendungsdienste durch ein Drittanbieter-Netzwerkinfrastruktursystem über eine SaaS-Plattform bereitgestellt werden. In mindestens einer Ausführungsform kann die SaaS-Plattform konfiguriert sein, um Drittanbieter-Netzwerkdienste bereitzustellen, die in eine SaaS-Kategorie fallen. In mindestens einer Ausführungsform kann die SaaS-Plattform Fähigkeiten zum Erstellen und Liefern einer Suite von On-Demand-Anwendungen auf einer integrierten Entwicklungs- und Einsatzplattform bereitstellen. In mindestens einer Ausführungsform kann die SaaS-Plattform die zugrundeliegende Software und Infrastruktur zum Bereitstellen von SaaS-Diensten verwalten und steuern. In mindestens einer Ausführungsform können Kunden durch Nutzung von durch eine SaaS-Plattform bereitgestellten Diensten Anwendungen nutzen, die in einem Drittanbieter-Netzwerkinfrastruktursystem ausgeführt werden. In mindestens einer Ausführungsform können Kunden Anwendungsdienste erwerben, ohne dass Kunden separate Lizenzen und Support erwerben müssen. In mindestens einer Ausführungsform können verschiedene unterschiedliche SaaS-Dienste bereitgestellt werden. In mindestens einer Ausführungsform weisen Beispiele ohne Einschränkung Dienste auf, die Lösungen für das Vertriebsleistungsmanagement, die Unternehmensintegration und die Geschäftsflexibilität für große Organisationen bereitstellen.

In mindestens einer Ausführungsform können Plattformdienste durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 über eine Paas-Plattform bereitgestellt werden. In mindestens einer Ausführungsform kann die PaaS-Plattform konfiguriert sein, um Drittanbieter-Netzwerkdienste bereitzustellen, die in eine PaaS-Kategorie fallen. In mindestens einer Ausführungsform können Beispiele von Plattformdienste ohne Einschränkung Dienste beinhalten, die es Organisationen ermöglichen, vorhandene Anwendungen auf einer geteilten, gemeinsamen Architektur zu konsolidieren, sowie die Fähigkeit, neue Anwendungen zu erstellen, die durch eine Plattform bereitgestellte geteilte Dienste einsetzen. In mindestens einer Ausführungsform kann die PaaS-Plattform die zugrundeliegende Software und Infrastruktur zum Bereitstellen von PaaS-Diensten verwalten und steuern. In mindestens einer Ausführungsform können Kunden PaaS-Dienste, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden, erwerben, ohne dass Kunden separate Lizenzen und Support erwerben müssen.

In mindestens einer Ausführungsform können Kunden durch die Nutzung von Diensten, die durch eine PaaS-Plattform bereitgestellt werden, Programmiersprachen und Tools einsetzen, die durch ein Drittanbieter-Netzwerkinfrastruktursystem unterstützt werden, und auch eingesetzte Dienste steuern. In mindestens einer Ausführungsform können Plattformdienste, die durch ein Drittanbieter-Netzwerkinfrastruktursystem bereitgestellt werden, Datenbank-Drittanbieter-Netzwerkdienste, Middleware-Drittanbieter-Netzwerkdienste und Drittanbieter-Netzwerkdienste beinhalten. In mindestens einer Ausführungsform können Datenbank-Drittanbieter-Netzwerkdienste gemeinsame Diensteinsatzmodelle unterstützen, die es Organisationen ermöglichen, Datenbankressourcen zu poolen und Kunden einen Datenbank-als-Dienst in Form eines Datenbank-Drittanbieter-Netzwerks anzubieten. In mindestens einer Ausführungsform können Middleware-Drittanbieter-Netzwerkdienste eine Plattform für Kunden bereitstellen, um verschiedene Geschäftsanwendungen zu entwickeln und bereitzustellen, und die Drittanbieter-Netzwerkdienste können eine Plattform für Kunden bereitstellen, um Anwendungen in einem Drittanbieter-Netzwerkinfrastruktursystem einzusetzen.

In mindestens einer Ausführungsform können verschiedene unterschiedliche Infrastrukturdienste durch eine laaS-Plattform in einem Drittanbieter-Netzwerkinfrastruktursystem bereitgestellt werden. In mindestens einer Ausführungsform ermöglichen Infrastrukturdienste die Verwaltung und Kontrolle von zugrunde liegenden Rechenressourcen, wie etwa Speicher, Netzwerke und andere grundlegende Rechenressourcen, für Kunden, die Dienste nutzen, die durch eine SaaS-Plattform und eine PaaS-Plattform bereitgestellt werden.

In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 auch Infrastrukturressourcen 1130 zum Bereitstellen von Ressourcen beinhalten, die verwendet werden, um Kunden eines Drittanbieter-Netzwerkinfrastruktursystems verschiedene Dienste bereitzustellen. In mindestens einer Ausführungsform können die Infrastrukturressourcen 1130 vorintegrierte und optimierte Kombinationen von Hardware, wie etwa Server, Speicher und Netzwerkressourcen, um Dienste auszuführen, die durch eine Paas-Plattform und eine SaaS-Plattform bereitgestellt werden, und anderen Ressourcen beinhalten.

In mindestens einer Ausführungsform können Ressourcen im Drittanbieter-Netzwerkinfrastruktursystem 1102 von mehreren Benutzern gemeinsam genutzt und je nach Bedarf dynamisch neu zugewiesen werden. In mindestens einer Ausführungsform können Benutzern in unterschiedlichen Zeitzonen Ressourcen zugewiesen werden. In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 einer ersten Gruppe von Benutzern in einer ersten Zeitzone ermöglichen, Ressourcen eines Drittanbieter-Netzwerkinfrastruktursystems für eine festgelegte Anzahl von Stunden zu nutzen, und dann eine Neuzuweisung derselben Ressourcen für eine andere Gruppe von Benutzern, die sich in einer anderen Zeitzone befinden, ermöglichen, wodurch die Nutzung der Ressourcen maximiert wird.

In mindestens einer Ausführungsform kann eine Reihe interner gemeinsam genutzter Dienste 1132 bereitgestellt werden, die von verschiedenen Komponenten oder Modulen des Drittanbieter-Netzwerkinfrastruktursystems 1102 gemeinsam genutzt werden, um die Bereitstellung von Diensten durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 zu ermöglichen. In mindestens einer Ausführungsform können diese internen gemeinsam genutzten Dienste ohne Einschränkung einen Sicherheits- und Identitätsdienst, einen Integrationsdienst, einen Unternehmens-Repository-Dienst, einen Unternehmensmanagerdienst, einen Virenscan- und Whitelist-Dienst, einen Hochverfügbarkeits-, Sicherungs- und Wiederherstellungsdienst, Dienst zum Ermöglichen von Drittanbieter-Netzwerkunterstützung, einen E-Mail-Dienst, einen Benachrichtigungsdienst, einen Dateiübertragungsdienst und/oder Variationen davon beinhalten.

In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1102 eine umfassende Verwaltung von Drittanbieter-Netzwerkdiensten (z. B. SaaS-, PaaS- und laaS-Diensten) in einem Drittanbieter-Netzwerkinfrastruktursystem bereitstellen. In mindestens einer Ausführungsform kann die Drittanbieter-Netzwerkverwaltungsfunktionalität Fähigkeiten zum Bereitstellen, Verwalten und Verfolgen eines durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 empfangenen Abonnements eines Kunden und/oder Variationen davon beinhalten.

In mindestens einer Ausführungsform kann, wie in 11 dargestellt, die Drittanbieter-Netzwerkverwaltungsfunktionalität durch ein oder mehrere Module bereitgestellt werden, wie etwa ein Auftragsverwaltungsmodul 1120, ein Auftragsorchestrierungsmodul 1122, ein Auftragsbereitstellungsmodul 1124, ein Auftragsverwaltungs- und -überwachungsmodul 1126 und ein Identitätsverwaltungsmodul 1128. In mindestens einer Ausführungsform können diese Module einen oder mehrere Computer und/oder Server beinhalten oder unter Verwendung derselben bereitgestellt werden, die Allzweckcomputer, spezialisierte Server-Computer, Serverfarmen, Servercluster oder eine beliebige andere geeignete Anordnung und/oder Kombination sein können.

In mindestens einer Ausführungsform kann ein Kunde, der eine Client-Vorrichtung, wie etwa die Client-Rechenvorrichtungen 1104, 1106 oder 1108, verwendet, in Schritt 1134 mit dem Drittanbieter-Netzwerkinfrastruktursystem 1102 interagieren, indem er einen oder mehrere Dienste anfordert, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden, und einen Auftrag für ein Abonnement für einen oder mehrere Dienste erteilt, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 angeboten werden. In mindestens einer Ausführungsform kann ein Kunde auf eine Benutzerschnittstelle (user interface - UI) eines Drittanbieter-Netzwerks zugreifen, wie etwa eine Drittanbieter-Netzwerk-Ul 1112, eine Drittanbieter-Netzwerk-UI 1114 und/oder eine Drittanbieter-Netzwerk-Ul 1116, und einen Abonnementauftrag über diese UI erteilen. In mindestens einer Ausführungsform können Auftragsinformationen, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 als Reaktion darauf, dass ein Kunde einen Auftrag erteilt, empfangen werden, Informationen beinhalten, die einen Kunden und einen oder mehrere Dienste identifizieren, die durch ein Drittanbieter-Netzwerkinfrastruktursystem 1102 angeboten werden, die ein Kunde abonnieren möchte.

In mindestens einer Ausführungsform können bei Schritt 1136 von einem Kunden empfangene Auftragsinformationen in einer Auftragsdatenbank 1118 gespeichert werden. In mindestens einer Ausführungsform kann, wenn es sich um einen neuen Auftrag handelt, ein neuer Datensatz für einen Auftrag erstellt werden. In mindestens einer Ausführungsform kann die Auftragsdatenbank 1118 eine von mehreren Datenbanken sein, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1118 betrieben und in Verbindung mit anderen Systemelementen betrieben werden.

In mindestens einer Ausführungsform können bei Schritt 1138 Auftragsinformation an ein Auftragsverwaltungsmodul 1120 weitergeleitet werden, das konfiguriert sein kann, um Abrechnungs- und Buchhaltungsfunktionen in Bezug auf einen Auftrag auszuführen, wie zum Beispiel das Verifizieren eines Auftrags und nach der Verifizierung das Verbuchen eines Auftrags.

In mindestens einer Ausführungsform können bei Schritt 1140 Informationen bezüglich eines Auftrags an ein Auftragsorchestrierungsmodul 1122 übermittelt werden, das konfiguriert ist, um die Bereitstellung von Diensten und Ressourcen für einen durch einen Kunden erteilten Auftrag zu koordinieren. In mindestens einer Ausführungsform kann das Auftragsorchestrierungsmodul 1122 Dienste des Auftragsbereitstellungsmoduls 1124 für die Bereitstellung verwenden. In mindestens einer Ausführungsform ermöglicht das Auftragsorchestrierungsmodul 1122 die Verwaltung von Geschäftsprozessen, die mit jedem Auftrag assoziiert sind, und wendet Geschäftslogik an, um zu bestimmen, ob ein Auftrag zur Bereitstellung fortfahren sollte.

In mindestens einer Ausführungsform sendet das Auftragsorchestrierungsmodul 1122 bei Schritt 1142 nach Erhalt eines Auftrags für ein neues Abonnement eine Anforderung an das Auftragsbereitstellungsmodul 1124, Ressourcen zuzuweisen und Ressourcen zu konfigurieren, die zum Erfüllen eines Abonnementauftrags benötigt werden. In mindestens einer Ausführungsform ermöglicht das Auftragsbereitstellungsmodul 1124 eine Zuweisung von Ressourcen für durch einen Kunden beauftragte Dienste. In mindestens einer Ausführungsform stellt das Auftragsbereitstellungsmodul 1124 eine Abstraktionsebene zwischen Drittanbieter-Netzwerkdiensten, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1100 bereitgestellt werden, und einer physischen Implementierungsschicht bereit, die verwendet wird, um Ressourcen zum Bereitstellen angeforderter Dienste bereitzustellen. In mindestens einer Ausführungsform ermöglicht dies, das Auftragsorchestrierungsmodul 1122 von Implementierungsdetails zu isolieren, beispielsweise ob Dienste und Ressourcen tatsächlich in Echtzeit bereitgestellt oder vorab bereitgestellt und nur auf Anfrage zugewiesen/zugeordnet werden.

In mindestens einer Ausführungsform kann bei Schritt 1144, sobald Dienste und Ressourcen bereitgestellt sind, eine Benachrichtigung an Abonnementkunden gesendet werden, die angibt, dass ein angeforderter Dienst jetzt einsatzbereit ist. In mindestens einer Ausführungsform können Informationen (z. B. ein Link) an einen Kunden gesendet werden, die es einem Kunden ermöglichen, mit der Verwendung der angeforderten Dienste zu beginnen.

In mindestens einer Ausführungsform kann bei Schritt 1146 ein Abonnementauftrag eines Kunden durch ein Auftragsverwaltungs- und - überwachungsmodul 1126 verwaltet und verfolgt werden. In mindestens einer Ausführungsform kann das Auftragsverwaltungs- und -überwachungsmodul 1126 konfiguriert sein, um Nutzungsstatistiken bezüglich einer Kundennutzung von abonnierten Diensten zu sammeln. In mindestens einer Ausführungsform können Statistiken für eine verwendete Speichermenge, eine Menge an übertragenen Daten, eine Anzahl von Benutzern und eine Menge an Systembetriebszeit und Systemausfallzeit und/oder Variationen davon gesammelt werden.

In mindestens einer Ausführungsform kann das Drittanbieter-Netzwerkinfrastruktursystem 1100 ein Identitätsverwaltungsmodul 1128 beinhalten, das konfiguriert ist, um Identitätsdienste bereitzustellen, wie etwa Zugriffsverwaltungs- und Autorisierungsdienste im Drittanbieter-Netzwerkinfrastruktursystem 1100. In mindestens einer Ausführungsform kann das Identitätsverwaltungsmodul 1128 Informationen über Kunden steuern, die Dienste nutzen möchten, die durch das Drittanbieter-Netzwerkinfrastruktursystem 1102 bereitgestellt werden. In mindestens einer Ausführungsform können solche Informationen Informationen, die Identitäten solcher Kunden authentifizieren, und Informationen beinhalten, die beschreiben, zu welchen Handlungen diese Kunden in Bezug auf verschiedene Systemressourcen (z. B. Dateien, Verzeichnisse, Anwendungen, Kommunikationsports, Speichersegmente usw.) autorisiert sind. In mindestens einer Ausführungsform kann das Identitätsverwaltungsmodul 1128 auch die Verwaltung von beschreibenden Informationen über jeden Kunden und darüber, wie und von wem auf diese beschreibenden Informationen zugegriffen und diese modifiziert werden können, beinhalten. Bei mindestens einer Ausführungsform wird mindestens eine in 11 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst ein Drittanbieter-Netzwerkinfrastruktursystem 1102 eine oder mehrere Schaltungen, eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

12 veranschaulicht eine Cloud-Computing-Umgebung 1202 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform umfasst die Cloud-Computing-Umgebung 1202 ein oder mehrere Computersysteme/Server 1204, mit denen Rechenvorrichtungen wie ein persönlicher digitaler Assistent (PDA) oder ein Mobiltelefon 1206A, ein Desktop-Computer 1206B, ein Laptop-Computer 1206C und/oder ein Automobilcomputersystem 1206N kommunizieren. In mindestens einer Ausführungsform ermöglicht dies, dass Infrastruktur, Plattformen und/oder Software als Dienste von der Cloud-Computing-Umgebung 1202 angeboten werden, sodass nicht jeder Client diese Ressourcen separat pflegen muss. Es versteht sich, dass die in 12 gezeigten Arten von Rechenvorrichtungen 1206A-N nur veranschaulichend sein sollen und dass die Cloud-Computing-Umgebung 1202 mit einer beliebigen Art von computergestützter Vorrichtung über eine beliebige Art von Netzwerk und/oder Netzwerk-/adressierbare Verbindung (z. B. über einen Webbrowser) kommunizieren kann.

In mindestens einer Ausführungsform ist ein Computersystem/Server 1204, das bzw. der als ein Cloud-Computing-Knoten bezeichnet werden kann, mit zahlreichen anderen Allzweck- oder Spezialzweck-Rechensystemumgebungen oder -konfigurationen betriebsfähig. In mindestens einer Ausführungsform beinhalten Rechensysteme, -umgebungen und/oder -konfigurationen, die zur Verwendung mit dem Computersystem/Server 1204 geeignet sein können, Personalcomputersysteme, Server-Computersysteme, Thin Clients, Thick Clients, Hanggeräte oder Laptop-Vorrichtungen, Multiprozessorsysteme, mikroprozessorbasierte Systeme, Set-Top-Boxen, programmierbare Unterhaltungselektronik, Netzwerk-PCs, Minicomputersysteme, Mainframe-Computersysteme und verteilte Cloud-Computing-Umgebungen, die ein beliebiges der oben genannten Systeme oder eine beliebige der oben genannten Vorrichtungen beinhalten, und/oder Variationen davon, ohne darauf beschränkt zu sein.

In mindestens einer Ausführungsform kann das Computersystem/der Server 1204 in einem allgemeinen Kontext von durch ein Computersystem ausführbaren Anweisungen, wie etwa Programmmodulen, die durch ein Computersystem ausgeführt werden, beschrieben werden. In mindestens einer Ausführungsform beinhalten die Programmmodule Routinen, Programme, Objekte, Komponenten, Logik, Datenstrukturen usw., die konkrete Tasks ausführen oder konkrete abstrakte Datenarten implementieren. In mindestens einer Ausführungsform kann das beispielhafte Computersystem/der beispielhafte Server 1204 in verteilten Cloud-Computing-Umgebungen in die Praxis umgesetzt sein, in denen Tasks durch entfernte Verarbeitungsvorrichtungen durchgeführt werden, die über ein Kommunikationsnetzwerk miteinander verbunden sind. In mindestens einer Ausführungsform können sich in einer verteilten Cloud-Computing-Umgebung Programmmodule sowohl auf lokalen als auch entfernten Computersystemspeichermedien, einschließlich Speichervorrichtungen, befinden. Bei mindestens einer Ausführungsform wird mindestens eine in 12 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst das Computersystem/der Server 1204 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

13 veranschaulicht einen Satz von funktionellen Abstraktionsschichten, die von der Cloud-Computing-Umgebung 1202 (12) bereitgestellt werden, gemäß mindestens einer Ausführungsform. Es sollte im Voraus verstanden werden, dass die in 13 gezeigten Komponenten, Schichten und Funktionen nur zur Veranschaulichung gedacht sind und Komponenten, Schichten und Funktionen variieren können.

In mindestens einer Ausführungsform beinhaltet die Hardware- und Softwareschicht 1302 Hardware- und Softwarekomponenten. In mindestens einer Ausführungsform beinhalten Beispiele von Hardwarekomponenten Mainframes, verschiedene Server, die auf einer RISC-Architektur (Reduced Instruction Set Computer) basieren, verschiedene Rechensysteme, Superrechensysteme, Speichervorrichtungen, Netzwerke, Netzwerkkomponenten und/oder Variationen davon. In mindestens einer Ausführungsform beinhalten Beispiele von Softwarekomponenten Netzwerkanwendungsserversoftware, verschiedene Anwendungsserversoftware, verschiedene Datenbanksoftware und/oder Variationen davon.

In mindestens einer Ausführungsform stellt die Virtualisierungsschicht 1304 eine Abstraktionsschicht bereit, von der die folgenden beispielhaften virtuellen Einheiten bereitgestellt werden können: virtuelle Server, virtueller Speicher, virtuelle Netzwerke, einschließlich virtueller privater Netzwerke, virtuelle Anwendungen, virtuelle Clients und/oder Variationen davon.

In mindestens einer Ausführungsform stellt die Verwaltungsschicht 1306 verschiedene Funktionen bereit. In mindestens einer Ausführungsform stellt Ressourcenbereitstellung eine dynamische Beschaffung von Rechenressourcen und anderen Ressourcen bereit, die genutzt werden, um Tasks innerhalb einer Cloud-Computing-Umgebung durchzuführen. In mindestens einer Ausführungsform stellt eine Verbrauchserfassung eine Nutzungsverfolgung, wenn Ressourcen innerhalb einer Cloud-Computing-Umgebung genutzt werden, und eine Abrechnung oder Fakturierung für den Verbrauch dieser Ressourcen bereit. In mindestens einer Ausführungsform können Ressourcen Anwendungssoftwarelizenzen umfassen. In mindestens einer Ausführungsform stellt eine Sicherheit eine Identitätsprüfung für Benutzer und Tasks sowie Schutz für Daten und andere Ressourcen bereit. In mindestens einer Ausführungsform stellt die Benutzerschnittstelle sowohl Benutzern als auch Systemadministratoren Zugriff auf eine Cloud-Computing-Umgebung bereit. In mindestens einer Ausführungsform stellt die Dienstebenenverwaltung die Zuweisung und Verwaltung von Cloud-Computing-Ressourcen bereit, sodass die erforderlichen Dienstebenen erfüllt werden. In mindestens einer Ausführungsform stellt die Verwaltung der Dienstleistungsvereinbarung (Service Level Agreement - SLA) eine Vorab-Anordnung für und Beschaffung von Cloud-Computing-Ressourcen bereit, für die gemäß einem SLA eine zukünftige Anforderung erwartet wird.

In mindestens einer Ausführungsform stellt die Arbeitslastschicht 1308 eine Funktionalität bereit, für die eine Cloud-Computing-Umgebung verwendet wird. In mindestens einer Ausführungsform beinhalten Beispiele von Arbeitslasten und Funktionen, die von dieser Schicht bereitgestellt werden können, Folgendes: Kartierung und Navigation, Softwareentwicklung und -verwaltung, Bildungsdienste, Datenanalyse und -verarbeitung, Transaktionsverarbeitung und Dienstbereitstellung.

SUPERCOMPUTER

Die folgenden Figuren legen ohne Einschränkung beispielhafte supercomputerbasierte Systeme dar, die verwendet werden können, um mindestens eine Ausführungsform zu implementieren.

In mindestens einer Ausführungsform kann sich ein Supercomputer auf ein Hardwaresystem beziehen, das im Wesentlichen Parallelität aufweist und mindestens einen Chip umfasst, wobei Chips in einem System durch ein Netzwerk miteinander verbunden und in hierarchisch organisierten Gehäusen platziert sind. In mindestens einer Ausführungsform ist ein großes Hardwaresystem, das einen Maschinenraum mit mehreren Racks füllt, von denen jedes mehrere Platinen/Rack-Module enthält, von denen jedes mehrere Chips enthält, die alle durch ein skalierbares Netzwerk miteinander verbunden sind, ein bestimmtes Beispiel eines Supercomputers. In mindestens einer Ausführungsform ist ein einzelnes Rack eines solchen großen Hardwaresystems ein anderes Beispiel eines Supercomputers. In mindestens einer Ausführungsform kann ein einzelner Chip, der eine beträchtliche Parallelität aufweist und mehrere Hardwarekomponenten enthält, gleichermaßen als Supercomputer angesehen werden, da mit abnehmenden Merkmalsgrößen auch eine Menge an Hardware, die in einen einzelnen Chip integriert werden kann, zunehmen kann. Bei mindestens einer Ausführungsform wird mindestens eine in 13 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Server der Softwareschicht 1302 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

14 veranschaulicht einen Supercomputer auf Chipebene gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird innerhalb eines FPGA- oder ASIC-Chips der Hauptrechenaufwand in endlichen Zustandsmaschinen (1404) durchgeführt, die als Thread-Einheiten bezeichnet werden. In mindestens einer Ausführungsform verbinden Task- und Synchronisationsnetzwerke (1402) endliche Zustandsmaschinen und werden verwendet, um Threads abzuschicken und Vorgänge in der richtigen Reihenfolge auszuführen. In mindestens einer Ausführungsform wird unter Verwendung von Speichernetzwerken (1406, 1410) auf eine partitionierte Mehrebenen-Cache-Hierarchie (1408, 1412) auf einem Chip zugegriffen. In mindestens einer Ausführungsform wird auf einen chipexternen Speicher unter Verwendung von Speichersteuerungen (1416) und einem chipexternen Speichernetzwerk (1414) zugegriffen. In mindestens einer Ausführungsform wird eine E/A-Steuerung (1418) für die chipübergreifende Kommunikation verwendet, wenn eine Ausgestaltung nicht in einen einzelnen Logikchip passt. Bei mindestens einer Ausführungsform wird mindestens eine in 14 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst ein Supercomputer, wie er in Verbindung mit 14 beschrieben ist, eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

15 veranschaulicht einen Supercomputer auf Rack-Modulebene gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform gibt es innerhalb eines Rack-Moduls mehrere FPGA- oder ASIC-Chips (1502), die mit einer oder mehreren DRAM-Einheiten (1504) verbunden sind, die einen Hauptbeschleunigerspeicher bilden. In mindestens einer Ausführungsform ist jeder FPGA/ASIC-Chip mit seinem benachbarten FPGA/ASIC-Chip unter Verwendung von breiten Bussen auf einer Platine mit differentieller Hochgeschwindigkeitssignalisierung (1506) verbunden. In mindestens einer Ausführungsform ist jeder FPGA/ASIC-Chip auch mit mindestens einem seriellen Hochgeschwindigkeitskommunikationskabel verbunden. Bei mindestens einer Ausführungsform wird mindestens eine in 15 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst mindestens einer von einem oder mehreren FPGA oder ASIC-Chips (1502) eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

16 veranschaulicht einen Supercomputer auf Rack-Ebene gemäß mindestens einer Ausführungsform. 17 veranschaulicht einen Supercomputer auf Gesamtsystemebene gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform werden unter Bezugnahme auf 16 und 17 zwischen Rack-Modulen in einem Rack und über Racks hinweg durch ein gesamtes System serielle optische Hochgeschwindigkeits- oder Kupferkabel (1602, 1702) verwendet, um ein skalierbares, möglicherweise unvollständiges Hypercube-Netzwerk zu realisieren. In mindestens einer Ausführungsform ist einer der FPGA/ASIC-Chips eines Beschleunigers über eine PCI-Express-Verbindung (1704) mit einem Host-System verbunden. In mindestens einer Ausführungsform umfasst das Host-System einen Host-Mikroprozessor (1708), auf dem ein Softwareteil einer Anwendung läuft, und einen Speicher, der aus einer oder mehreren Host-Speicher-DRAM-Einheiten (1706) besteht und mit dem Speicher auf einem Beschleuniger kohärent gehalten wird. In mindestens einer Ausführungsform kann das Host-System ein separates Modul auf einem der Racks sein oder kann in eines der Module eines Supercomputers integriert sein. In mindestens einer Ausführungsform stellt eine Cube-verbundene Zyklen-Topologie Kommunikationsverbindungen bereit, um ein Hypercube-Netzwerk für einen großen Supercomputer zu schaffen. In mindestens einer Ausführungsform kann eine kleine Gruppe von FPGA/ASIC-Chips auf einem Rack-Modul als ein einzelner Hypercube-Knoten fungieren, sodass eine Gesamtzahl von externen Verbindungen jeder Gruppe im Vergleich zu einem einzelnen Chip erhöht ist. In mindestens einer Ausführungsform enthält eine Gruppe die Chips A, B, C und D auf einem Rack-Modul mit internen breiten differentiellen Bussen, die A, B, C und D in einer Torus-Organisation verbinden. In mindestens einer Ausführungsform gibt es 12 serielle Kommunikationskabel, die ein Rack-Modul mit der Außenwelt verbinden. In mindestens einer Ausführungsform ist Chip A auf einem Rack-Modul mit den seriellen Kommunikationskabeln 0, 1, 2 verbunden. In mindestens einer Ausführungsform ist Chip B mit den Kabeln 3, 4, 5 verbunden. In mindestens einer Ausführungsform ist Chip C mit 6, 7, 8 verbunden. In mindestens einer Ausführungsform ist Chip D mit 9, 10, 11 verbunden. In mindestens einer Ausführungsform kann eine gesamte Gruppe {A, B, C, D}, die ein Rack-Modul bildet, einen Hypercube-Knoten innerhalb eines Supercomputersystems mit bis zu 212 = 4096 Rack-Modulen (16384 FPGA/ASIC-Chips) bilden. In mindestens einer Ausführungsform muss, damit Chip A eine Nachricht auf Verbindung 4 der Gruppe {A, B, C, D} nach außen senden kann, zuerst eine Nachricht mit einer integrierten differentiellen breiten Busverbindung an Chip B geroutet werden. In mindestens einer Ausführungsform muss eine Nachricht, die in einer Gruppe {A, B, C, D} auf Verbindung 4 ankommt (d. h. bei B ankommt), die für Chip A bestimmt ist, auch zuerst an einen korrekten Zielchip (A) innerhalb einer Gruppe {A, B, C, D} intern geroutet werden. In mindestens einer Ausführungsform können auch parallele Supercomputersysteme anderer Größen implementiert sein. Bei mindestens einer Ausführungsform wird mindestens eine in 16-17 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst mindestens einer oder mehrere FPGA/ASIC-Chips eines Beschleunigers eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

KÜNSTLICHE INTELLIGENZ

Die folgenden Figuren legen ohne Einschränkung beispielhafte Systeme auf Basis künstlicher Intelligenz dar, die verwendet werden können, um mindestens eine Ausführungsform zu implementieren.

18A veranschaulicht Inferenz- und/oder Trainingslogik 1815, die verwendet wird, um Inferenz- und/oder Trainingsvorgänge in Assoziation mit einer oder mehreren Ausführungsformen durchzuführen. Details bezüglich der Inferenz- und/oder Trainingslogik 1815 werden nachfolgend in Verbindung mit den Figure 18A und/oder 18B bereitgestellt.

In mindestens einer Ausführungsform kann die Inferenz- und/oder Trainingslogik 1815 ohne Einschränkung einen Code- und/oder Datenspeicher 1801 beinhalten, um Vorwärts- und/oder Ausgabegewichtungs- und/oder Eingabe-/Ausgabedaten und/oder andere Parameter zu speichern, um Neuronen oder Schichten eines neuronalen Netzes zu konfigurieren, das in Aspekten einer oder mehrerer Ausführungsformen trainiert und/oder zum Inferieren verwendet wird. In mindestens einer Ausführungsform kann die Trainingslogik 1815 Code- und/oder Datenspeicher 1801 beinhalten oder an diesen gekoppelt sein, um Graphencode oder andere Software zum Steuern der Zeitsteuerung und/oder Reihenfolge zu speichern, in der Gewichtungs- und/oder andere Parameterinformationen geladen werden sollen, um Logik zu konfigurieren, einschließlich Ganzzahl- und/oder Gleitkommaeinheiten (zusammen als arithmetisch-logische Einheiten (ALUs) bezeichnet). In mindestens einer Ausführungsform lädt Code, wie etwa Graphencode, Gewichtungs- oder andere Parameterinformationen in Prozessor-ALUs auf Grundlage einer Architektur eines neuronalen Netzes, dem derartiger Code entspricht. In mindestens einer Ausführungsform speichert der Code- und/oder Datenspeicher 1801 Gewichtungsparameter und/oder Eingabe-/Ausgabedaten jeder Schicht eines neuronalen Netzes, die in Verbindung mit einer oder mehreren Ausführungsformen trainiert oder verwendet wird, während der Vorwärtspropagierung von Eingabe-/Ausgabedaten und/oder Gewichtungsparametern während des Trainierens und/oder Inferierens unter Verwendung von Aspekten einer oder mehrerer Ausführungsformen. In mindestens einer Ausführungsform kann ein beliebiger Abschnitt des Code- und/oder Datenspeichers 1801 in einem anderen chipinternen oder chipexternen Datenspeicher, einschließlich des L1-, L2- oder L3-Caches oder Systemspeichers eines Prozessors, beinhaltet sein.

In mindestens einer Ausführungsform kann ein beliebiger Abschnitt des Code- und/oder Datenspeichers 1801 zu einem oder mehreren Prozessoren oder anderen Hardware-Logikvorrichtungen oder -Schaltungen intern oder extern sein. In mindestens einer Ausführungsform kann der Code und/oder Code- und/oder Datenspeicher 1801 Cache-Speicher, dynamischer zufällig adressierbarer Speicher (dynamic randomly addressable memory - „DRAM“), statischer zufällig adressierbarer Speicher (static randomly addressable memory - „SRAM“), nicht flüchtiger Speicher (z. B. Flash-Speicher) oder anderer Speicher sein. In mindestens einer Ausführungsform kann eine Wahl, ob der Code und/oder Code- und/oder Datenspeicher 1801 bei einem Beispiel zu einem Prozessor intern oder extern ist oder DRAM, SRAM, Flash oder eine andere Speicherart umfasst, von dem verfügbaren chipinternen oder chipexternen Speicher, den Latenzanforderungen der Trainings- und/oder Inferenzfunktionen, die durchgeführt werden, der Batch-Größe der Daten, die beim Inferieren und/oder Trainieren eines neuronalen Netzes verwendet werden, oder einer Kombination dieser Faktoren abhängen.

In mindestens einer Ausführungsform kann die Inferenz- und/oder Trainingslogik 1815 ohne Einschränkung einen Code- und/oder Datenspeicher 1805 beinhalten, um Rückwärts- und/oder Ausgabegewichtungs- und/oder Eingabe-/Ausgabedaten zu speichern, die Neuronen oder Schichten eines neuronalen Netzes entsprechen, das in Aspekten einer oder mehrerer Ausführungsformen trainiert und/oder zum Inferieren verwendet wird. In mindestens einer Ausführungsform speichert der Code- und/oder Datenspeicher 1805 Gewichtungsparameter und/oder Eingabe-/Ausgabedaten jeder Schicht eines neuronalen Netzes, die in Verbindung mit einer oder mehreren Ausführungsformen trainiert oder verwendet wird, während der Rückwärtspropagierung von Eingabe-/Ausgabedaten und/oder Gewichtungsparametern während des Trainierens und/oder Inferierens unter Verwendung von Aspekten einer oder mehrerer Ausführungsformen. In mindestens einer Ausführungsform kann die Trainingslogik 1815 Code- und/oder Datenspeicher 1805 beinhalten oder an diesen gekoppelt sein, um Graphencode oder andere Software zum Steuern der Zeitsteuerung und/oder Reihenfolge zu speichern, in der Gewichtungs- und/oder andere Parameterinformationen geladen werden sollen, um Logik zu konfigurieren, einschließlich Ganzzahl- und/oder Gleitkommaeinheiten (zusammen als arithmetisch-logische Einheiten (ALUs) bezeichnet).

In mindestens einer Ausführungsform bewirkt Code, wie etwa Graphencode, das Laden von Gewichtungs- oder anderen Parameterinformationen in Prozessor-ALUs auf Grundlage einer Architektur eines neuronalen Netzes, dem derartiger Code entspricht. In mindestens einer Ausführungsform kann ein beliebiger Abschnitt des Code- und/oder Datenspeichers 1805 in einem anderen chipinternen oder chipexternen Datenspeicher, einschließlich des L1-, L2- oder L3-Caches oder Systemspeichers eines Prozessors, beinhaltet sein. In mindestens einer Ausführungsform kann ein beliebiger Abschnitt des Code- und/oder Datenspeichers 1805 zu einem oder mehreren Prozessoren oder anderen Hardware-Logikvorrichtungen oder - Schaltungen intern oder extern sein. In mindestens einer Ausführungsform kann der Code- und/oder Datenspeicher 1805 Cache-Speicher, DRAM, SRAM, nicht flüchtiger Speicher (z. B. Flash-Speicher) oder anderer Speicher sein. In mindestens einer Ausführungsform kann eine Wahl, ob der Code- und/oder Datenspeicher 1805 zum Beispiel intern oder extern von einem Prozessor ist oder DRAM, SRAM, Flash oder eine andere Speicherart umfasst, von verfügbarem chipinternen im Vergleich zu chipexternen Speicher, Latenzanforderungen von ausgeführten Trainings- und/oder Inferenzfunktionen, Batchgröße von Daten, die beim Inferieren und/oder Trainieren eines neuronalen Netzes verwendet werden, oder einer Kombination dieser Faktoren abhängen.

In mindestens einer Ausführungsform können der Code- und/oder Datenspeicher 1801 und der Code- und/oder Datenspeicher 1805 separate Speicherstrukturen sein. In mindestens einer Ausführungsform können der Code- und/oder Datenspeicher 1801 und der Code- und/oder Datenspeicher 1805 eine kombinierte Speicherstruktur sein. In mindestens einer Ausführungsform können der Code- und/oder Datenspeicher 1801 und der Code- und/oder Datenspeicher 1805 teilweise kombiniert und teilweise separat sein. In mindestens einer Ausführungsform kann ein beliebiger Abschnitt des Code- und/oder Datenspeichers 1801 und des Code- und/oder Datenspeichers 1805 in einem anderen chipinternen oder chipexternen Datenspeicher, einschließlich des L1-, L2- oder L3-Caches oder Systemspeichers eines Prozessors, beinhaltet sein.

In mindestens einer Ausführungsform kann die Inferenz- und/oder Trainingslogik 1815 ohne Einschränkung eine oder mehrere arithmetisch-logische Einheit(en) („ALU(s)“) 1810 beinhalten, einschließlich Ganzzahl- und/oder Gleitkommaeinheiten, um logische und/oder mathematische Operationen durchzuführen, die mindestens zum Teil auf Trainings- und/oder Inferenzcode (z. B. Graphencode) basieren oder dadurch angegeben werden, wobei ein Ergebnis davon Aktivierungen (z. B. Ausgabewerte von Schichten oder Neuronen innerhalb eines neuronalen Netzes) produzieren kann, die in einem Aktivierungsspeicher 1820 gespeichert sind und die Funktionen von Eingabe/Ausgabe- und/oder Gewichtungsparameterdaten sind, die in dem Code- und/oder Datenspeicher 1801 und/oder dem Code- und/oder Datenspeicher 1805 gespeichert sind. In mindestens einer Ausführungsform werden in dem Aktivierungsspeicher 1820 gespeicherte Aktivierungen gemäß linearer algebraischer und/oder matrixbasierter Mathematik erzeugt, die durch die ALU(s) 1810 als Reaktion auf das Durchführen von Anweisungen oder anderem Code durchgeführt wird, wobei in dem Code- und/oder Datenspeicher 1805 und/oder dem Datenspeicher 1801 gespeicherte Gewichtungswerte als Operanden zusammen mit anderen Werten, wie etwa Verzerrungswerten, Gradienteninformationen, Momentwerten oder anderen Parametern oder Hyperparametern, verwendet werden, von denen beliebige oder alle in dem Code- und/oder Datenspeicher 1805 oder dem Code- und/oder Datenspeicher 1801 oder einem anderen chipinternen oder -externen Speicher gespeichert sein können.

In mindestens einer Ausführungsform sind die ALU(s) 1810 innerhalb eines oder mehrerer Prozessoren oder anderer Hardware-Logikvorrichtungen oder - Schaltungen beinhaltet, während in einer anderen Ausführungsform die ALU(s) 1810 zu einem Prozessor oder einer anderen Hardware-Logikvorrichtung oder - Schaltung extern sein können, der/die sie verwendet (z. B. ein Koprozessor). In mindestens einer Ausführungsform können die ALUs 1810 innerhalb der Ausführungseinheiten eines Prozessors oder anderweitig innerhalb einer Bank von ALUs beinhaltet sein, worauf die Ausführungseinheiten eines Prozessors zugreifen können, entweder innerhalb des gleichen Prozessors oder verteilt auf unterschiedliche Prozessoren unterschiedlichen Typs (z. B. zentrale Verarbeitungseinheiten, Grafikverarbeitungseinheiten, Festfunktionseinheiten usw.). In mindestens einer Ausführungsform können sich der Code- und/oder Datenspeicher 1801, der Code- und/oder Datenspeicher 1805 und der Aktivierungsspeicher 1820 einen Prozessor oder eine andere Hardware-Logikvorrichtung oder -schaltung teilen, während sie sich in einer anderen Ausführungsform in unterschiedlichen Prozessoren oder anderen Hardware-Logikvorrichtungen oder -Schaltungen oder in einer Kombination aus gleichen und unterschiedlichen Prozessoren oder anderen Hardware-Logikvorrichtungen oder - Schaltungen befinden können. In mindestens einer Ausführungsform kann ein beliebiger Abschnitt des Aktivierungsspeichers 1820 in einem anderen chipinternen oder chipexternen Datenspeicher, einschließlich des L1-, L2- oder L3-Caches oder Systemspeichers eines Prozessors, beinhaltet sein. Des Weiteren kann der Inferenz- und/oder Trainingscode mit anderem Code gespeichert sein, auf den ein Prozessor oder eine andere Hardware-Logik oder -Schaltung zugreifen kann und der unter Verwendung der Abruf-, Decodier-, Planungs-, Ausführungs-, Ausscheidungs- und/oder anderen Logikschaltungen eines Prozessors abgerufen und/oder verarbeitet wird.

In mindestens einer Ausführungsform kann der Aktivierungsspeicher 1820 Cache-Speicher, DRAM, SRAM, nicht flüchtiger Speicher (z. B. Flash-Speicher) oder anderer Speicher sein. In mindestens einer Ausführungsform kann sich der Aktivierungsspeicher 1820 ganz oder teilweise innerhalb oder außerhalb eines oder mehrerer Prozessoren oder anderer logischer Schaltungen befinden. In mindestens einer Ausführungsform kann eine Wahl, ob der Aktivierungsspeicher 1820 bei einem Beispiel intern oder extern von einem Prozessor ist oder DRAM, SRAM, Flash oder eine andere Speicherart umfasst, von verfügbarem chipinternen im Vergleich zu chipexternen Speicher, Latenzanforderungen von ausgeführten Trainings- und/oder Inferenzfunktionen, Batchgröße von Daten, die beim Inferieren und/oder Trainieren eines neuronalen Netzes verwendet werden, oder einer Kombination dieser Faktoren abhängen.

In mindestens einer Ausführungsform kann die Inferenz- und/oder Trainingslogik 1815, die in 18A veranschaulicht ist, in Verbindung mit einer anwendungsspezifischen integrierten Schaltung („ASIC“) verwendet werden, wie etwa einer TensorFlow®-Verarbeitungseinheit von Google, einer Inferenzverarbeitungseinheit (inference processing unit - IPU) von Graphcore™ oder einem Nervana®(z. B. „Lake Crest“)-Prozessor von Intel Corp. In mindestens einer Ausführungsform kann die Inferenz- und/oder Trainingslogik 1815, die in 18A veranschaulicht ist, in Verbindung mit Hardware einer zentralen Verarbeitungseinheit („CPU“), Hardware einer Grafikverarbeitungseinheit („GPU“) oder anderer Hardware, wie etwa feldprogrammierbaren Gate-Arrays („FPGAs“) verwendet werden.

18B veranschaulicht Inferenz- und/oder Trainingslogik 1815 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann die Inferenz- und/oder Trainingslogik 1815 ohne Einschränkung Hardware-Logik beinhalten, in der Rechenressourcen dediziert oder anderweitig ausschließlich in Verbindung mit Gewichtungswerten oder anderen Informationen verwendet werden, die einer oder mehreren Schichten von Neuronen innerhalb eines neuronalen Netzes entsprechen. In mindestens einer Ausführungsform kann die Inferenz- und/oder Trainingslogik 1815, die in 18B veranschaulicht ist, in Verbindung mit einer anwendungsspezifischen integrierten Schaltung (ASIC) verwendet werden, wie etwa einer TensorFlow®-Verarbeitungseinheit von Google, einer Inferenzverarbeitungseinheit (IPU) von Graphcore™ oder einem Nervana® (z.B. „Lake Crest“)-Prozessor von Intel Corp. In mindestens einer Ausführungsform kann die Inferenz- und/oder Trainingslogik 1815, die in 18B veranschaulicht ist, in Verbindung mit Hardware einer zentralen Verarbeitungseinheit (CPU), Hardware einer Grafikverarbeitungseinheit (GPU) oder anderer Hardware, wie etwa feldprogrammierbaren Gate-Arrays (FPGAs) verwendet werden. In mindestens einer Ausführungsform beinhaltet die Inferenz- und/oder Trainingslogik 1815 ohne Einschränkung den Code- und/oder Datenspeicher 1801 und den Code- und/oder Datenspeicher 1805, die zum Speichern von Code (z. B. Graphencode), Gewichtungswerten und/oder anderen Informationen, einschließlich Verzerrungswerten, Gradienteninformationen, Momentwerten und/oder anderer Parameter- oder Hyperparameterinformationen, verwendet werden können. In mindestens einer Ausführungsform, die in 18B veranschaulicht ist, ist jeder von dem Code- und/oder Datenspeicher 1801 und dem Code- und/oder Datenspeicher 1805 mit einer dedizierten Berechnungsressource, wie etwa der Berechnungshardware 1802 bzw. der Berechnungshardware 1806, assoziiert. In mindestens einer Ausführungsform umfasst jede der Rechen-Hardware 1802 und der Rechen-Hardware 1806 eine oder mehrere ALUs, die mathematische Funktionen, wie etwa lineare algebraische Funktionen, nur an Informationen durchführen, die in dem Code- und/oder Datenspeicher 1801 bzw. dem Code- und/oder Datenspeicher 1805 gespeichert sind, wobei das Ergebnis davon in dem Aktivierungsspeicher 1820 gespeichert wird.

In mindestens einer Ausführungsform entspricht jedes der Code- und/oder Datenspeicher 1801 und 1805 und der entsprechenden Rechen-Hardware 1802 bzw. 1806 unterschiedlichen Schichten eines neuronalen Netzes, sodass die resultierende Aktivierung von einem Speicher-/Rechenpaar 1801/1802 des Code- und/oder Datenspeichers 1801 und der Rechen-Hardware 1802 als Eingabe einem nächsten Speicher-/Rechenpaar 1805/1806 des Code- und/oder Datenspeichers 1805 und der Rechen-Hardware 1806 bereitgestellt wird, um eine konzeptionelle Organisation eines neuronalen Netzes widerzuspiegeln. In mindestens einer Ausführungsform kann jedes der Speicher-/Rechenpaare 1801/1802 und 1805/1806 mehr als einer Schicht eines neuronalen Netzes entsprechen. In mindestens einer Ausführungsform können zusätzliche Speicher-/Rechenpaare (nicht gezeigt) im Anschluss an oder parallel zu den Speicher-/Rechenpaaren 1801/1802 und 1805/1806 in der Inferenz- und/oder Trainingslogik 1815 beinhaltet sein. Bei mindestens einer Ausführungsform wird mindestens eine in 18 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren.

19 veranschaulicht das Training und den Einsatz eines tiefen neuronalen Netzes gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird das untrainierte neuronale Netz 1906 unter Verwendung eines Trainingsdatensatzes 1902 trainiert. In mindestens einer Ausführungsform ist das Trainings-Framework 1904 ein PyTorch-Framework, wohingegen in anderen Ausführungsformen das Trainings-Framework 1904 ein TensorFlow-, Boost-, Caffe-, Microsoft-Cognitive-Toolkit/CNTK-, MXNet-, Chainer-, Keras-, Deeplearning4j- oder ein anderes Trainings-Framework ist. In mindestens einer Ausführungsform trainiert das Trainings-Framework 1904 ein untrainiertes neuronales Netz 1906 und ermöglicht, dass es unter Verwendung von hierin beschriebenen Verarbeitungsressourcen trainiert wird, um ein trainiertes neuronales Netz 1908 zu erzeugen. In mindestens einer Ausführungsform können die Gewichtungen zufällig oder durch Vortraining unter Verwendung eines Deep-Belief-Netzwerks gewählt werden. In mindestens einer Ausführungsform kann das Training entweder auf überwachte, teilweise überwachte oder nicht überwachte Weise durchgeführt werden.

In mindestens einer Ausführungsform wird das untrainierte neuronale Netz 1906 unter Verwendung von überwachtem Lernen trainiert, wobei der Trainingsdatensatz 1902 eine Eingabe beinhaltet, die mit einer gewünschten Ausgabe für eine Eingabe gepaart ist, oder wobei der Trainingsdatensatz 1902 eine Eingabe beinhaltet, die eine bekannte Ausgabe aufweist, und eine Ausgabe des neuronalen Netzes 1906 manuell bewertet wird. In mindestens einer Ausführungsform wird das untrainierte neuronale Netz 1906 auf überwachte Weise trainiert und es verarbeitet Eingaben aus dem Trainingsdatensatz 1902 und vergleicht die resultierenden Ausgaben mit einem Satz von erwarteten oder gewünschten Ausgaben. In mindestens einer Ausführungsform werden Fehler dann durch das untrainierte neuronale Netz 1906 rückpropagiert. In mindestens einer Ausführungsform passt das Trainings-Framework 1904 Gewichtungen an, die das untrainierte neuronale Netz 1906 steuern. In mindestens einer Ausführungsform beinhaltet das Trainings-Framework 1904 Werkzeuge, um zu überwachen, wie gut das untrainierte neuronale Netzwerk 1906 zu einem Modell konvergiert, wie etwa dem trainierten neuronalen Netzwerk 1908, das dazu geeignet ist, korrekte Antworten zu erzeugen, wie etwa in dem Ergebnis 1914, die auf Eingabedaten wie etwa einem neuen Datensatz 1912 basieren. In mindestens einer Ausführungsform trainiert das Trainings-Framework 1904 das untrainierte neuronale Netz 1906 wiederholt, während Gewichtungen angepasst werden, um eine Ausgabe des untrainierten neuronalen Netzes 1906 unter Verwendung einer Verlustfunktion und eines Anpassungsalgorithmus, wie etwa des stochastischen Gradientenabstiegs, zu verfeinern. In mindestens einer Ausführungsform trainiert das Trainings-Framework 1904 das untrainierte neuronale Netz 1906, bis das untrainierte neuronale Netz 1906 eine gewünschte Genauigkeit erreicht. In mindestens einer Ausführungsform kann das trainierte neuronale Netz 1908 dann zum Implementieren einer beliebigen Anzahl von Operationen des maschinellen Lernens eingesetzt werden.

In mindestens einer Ausführungsform wird das untrainierte neuronale Netz 1906 unter Verwendung von nicht überwachtem Lernen trainiert, wobei das untrainierte neuronale Netz 1906 versucht, sich selbst unter Verwendung von nicht markierten Daten zu trainieren. In mindestens einer Ausführungsform beinhaltet der Trainingsdatensatz 1902 für nicht überwachtes Lernen Eingabedaten ohne assoziierte Ausgabedaten oder „Ground-Truth“-Daten. In mindestens einer Ausführungsform kann das untrainierte neuronale Netz 1906 Gruppierungen innerhalb des Trainingsdatensatzes 1902 lernen und bestimmen, wie einzelne Eingaben mit dem untrainierten Datensatz 1902 in Bezug stehen. In mindestens einer Ausführungsform kann nicht überwachtes Training verwendet werden, um eine selbstorganisierende Karte in dem trainierten neuronalen Netz 1908 zu erzeugen, die dazu in der Lage ist, Operationen durchzuführen, die beim Reduzieren der Dimensionalität des neuen Datensatzes 1912 nützlich sind. In mindestens einer Ausführungsform kann nicht überwachtes Training auch verwendet werden, um Anomaliedetektion durchzuführen, was die Identifizierung von Datenpunkten in dem neuen Datensatz 1912 ermöglicht, die von normalen Mustern des neuen Datensatzes 1912 abweichen.

In mindestens einer Ausführungsform kann halbüberwachtes Lernen verwendet werden, wobei es sich um eine Technik handelt, bei welcher der Trainingsdatensatz 1902 eine Mischung aus markierten und nicht markierten Daten beinhaltet. In mindestens einer Ausführungsform kann das Trainings-Framework 1904 verwendet werden, um inkrementelles Lernen durchzuführen, wie etwa durch Transferlerntechniken. In mindestens einer Ausführungsform ermöglicht das inkrementelle Lernen es dem trainierten neuronalen Netz 1908, sich an den neuen Datensatz 1912 anzupassen, ohne das Wissen zu vergessen, das dem trainierten neuronalen Netz 1908 während des anfänglichen Trainings beigebracht wurde. Bei mindestens einer Ausführungsform wird mindestens eine in 19 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren.

5G-N ETZWE RKE

Die folgenden Figuren legen ohne Einschränkung beispielhafte 5G-Netzwerk-basierte Systeme dar, die verwendet werden können, um mindestens eine Ausführungsform zu implementieren.

20 veranschaulicht eine Architektur eines Systems 2000 eines Netzwerks gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist gezeigt, dass das System 2000 eine Benutzerausrüstung (user equipment - UE) 2002 und eine UE 2004 beinhaltet. In mindestens einer Ausführungsform sind die UEs 2002 und 2004 als Smartphones (z. B. transportable mobile Touchscreen-Rechenvorrichtungen, die mit einem oder mehreren Mobilfunknetzwerken verbindbar sind) veranschaulicht, können aber auch eine beliebige mobile oder nicht mobile Rechenvorrichtung umfassen, wie beispielsweise persönliche Datenassistenten (PDAs), Pager, Laptop-Computer, Desktop-Computer, drahtlose Handgeräte oder eine beliebige Rechenvorrichtung mit einer drahtlosen Kommunikationsschnittstelle.

In mindestens einer Ausführungsform kann jede der UEs 2002 und 2004 eine UE für das Internet der Dinge (Internet of Things - IoT) umfassen, das eine Netzwerkzugriffsschicht umfassen kann, die für IoT-Anwendungen mit geringer Leistung ausgelegt ist, die kurzlebige UE-Verbindungen nutzen. In mindestens einer Ausführungsform kann eine IoT-UE Technologien wie Maschine-Maschine-(machine-to-machine - M2M) oder maschinelle Kommunikationen (machine-type communication - MTC) zum Austauschen von Daten mit einem MTC-Server oder einer MTC-Vorrichtung über ein öffentliches mobiles Landnetzwerk (public land mobile network - PLMN), einen näherungsbasierten Dienst (Proximity-Based Service - ProSe) oder Vorrichtung-Vorrichtung(device-to-device - D2D)-Kommunikation, Sensornetzwerke oder IoT-Netzwerke nutzen. In mindestens einer Ausführungsform kann ein M2M- oder MTC-Datenaustausch ein maschineninitiierter Datenaustausch sein. In mindestens einer Ausführungsform beschreibt ein IoT-Netzwerk das Verbinden von IoT-UEs, die eindeutig identifizierbare eingebettete Rechenvorrichtungen (innerhalb der Internet-Infrastruktur) beinhalten können, mit kurzlebigen Verbindungen. In mindestens einer Ausführungsform können IoT-UEs Hintergrundanwendungen ausführen (z. B. Keep-Alive-Nachrichten, Statusaktualisierungen usw.), um Verbindungen eines IoT-Netzwerks zu ermöglichen.

In mindestens einer Ausführungsform können die UEs 2002 und 2004 konfiguriert sein, um sich mit einem Funkzugangsnetzwerk (radio access network - RAN) 2016 zu verbinden, z.B. kommunikativ zu koppeln. In mindestens einer Ausführungsform kann das RAN 2016 bei einem Beispiel ein Evolved Universal Mobile Telecommunications System (UMTS) Terrestrial Radio Access Network (E-UTRAN), ein NextGen RAN (NG RAN) oder eine andere Art von RAN sein. In mindestens einer Ausführungsform verwenden die UEs 2002 und 2004 Verbindungen 2012 bzw. 2014, von denen jede eine physikalische Kommunikationsschnittstelle oder -schicht umfasst. In mindestens einer Ausführungsform sind die Verbindungen 2012 und 2014 als eine Luftschnittstelle veranschaulicht, um eine kommunikative Kopplung zu ermöglichen, und können mit Mobilfunk-Kommunikationsprotokollen, wie etwa einem Global-System-for-Mobile-Communications(GSM)-Protokoll, einem Code-Division-Multiple-Access(CDMA)-Netzwerkprotokoll, einem Push-to-Talk(PTT)-Protokoll, einem PTT-over-Cellular(POC)-Protokoll, einem Universal-Mobile-Telecommunications-System(UMTS)-Protokoll, einem 3GPP-Long-Term-Evolution(LTE)-Protokoll, einem Fünfte-Generation(5G)-Protokoll, einem New-Radio(NR)-Protokoll und Variationen davon, übereinstimmen.

In mindestens einer Ausführungsform können die UEs 2002 und 2004 ferner Kommunikationsdaten direkt über eine ProSe-Schnittstelle 2006 austauschen. In mindestens einer Ausführungsform kann die ProSe-Schnittstelle 2006 alternativ als eine Sidelink-Schnittstelle bezeichnet werden, die einen oder mehrere logische Kanäle umfasst, einschließlich eines Physical Sidelink Control Channel (PSCCH), Physical Sidelink Shared Channel (PSSCH), Physical Sidelink Discovery Channel (PSDCH) und Physical Sidelink Broadcast Channel (PSBCH), ohne darauf beschränkt zu sein.

In mindestens einer Ausführungsform ist die UE 2004 der Darstellung nach konfiguriert, um über die Verbindung 2008 auf einen Zugangspunkt (access point - AP) 2010 zuzugreifen. In mindestens einer Ausführungsform kann die Verbindung 2008 eine lokale drahtlose Verbindung umfassen, wie etwa eine Verbindung, die mit einem beliebigen IEEE-802.11-Protokoll übereinstimmt, wobei der AP 2010 einen Wireless-Fidelity(WiFi®)-Router umfassen würde. In mindestens einer Ausführungsform ist gezeigt, dass der AP 2010 mit einem Internet verbunden ist, ohne sich mit einem Kernnetzwerk eines drahtlosen Systems zu verbinden.

In mindestens einer Ausführungsform kann das RAN 2016 einen oder mehrere Zugangsknoten beinhalten, die Verbindungen 2012 und 2014 ermöglichen. In mindestens einer Ausführungsform können diese Zugangsknoten (access nodes - AN) als Basisstationen (BS), NodeBs, evolved NodeBs (eNBs), NodeBs der nächsten Generation (gNB), RAN-Knoten usw. bezeichnet werden und können Bodenstationen (z. B. terrestrische Zugangspunkte) oder Satellitenstationen, die eine Abdeckung innerhalb eines geografischen Gebiets (z. B. einer Zelle) bereitstellen, umfassen. In mindestens einer Ausführungsform kann das RAN 2016 einen oder mehrere RAN-Knoten zum Bereitstellen von Makrozellen, z. B. Makro-RAN-Knoten 2018, und einen oder mehrere RAN-Knoten zum Bereitstellen von Femtozellen oder Picozellen (z. B. Zellen mit größeren Abdeckungsgebieten, kleinerer Benutzerkapazität oder größerer Bandbreite im Vergleich zu Makrozellen), z. B. RAN-Knoten 2020 mit geringer Leistung (low power - LP), beinhalten.

In mindestens einer Ausführungsform kann ein beliebiger der RAN-Knoten 2018 und 2020 ein Luftschnittstellenprotokoll beenden und kann ein erster Kontaktpunkt für die UEs 2002 und 2004 sein. In mindestens einer Ausführungsform kann ein beliebiger der RAN-Knoten 2018 und 2020 verschiedene logische Funktionen für das RAN 2016 erfüllen, einschließlich Funknetzwerksteuerungs(radio network controller - RNC)-Funktionen wie Funkträgerverwaltung, dynamische Uplink- und Downlink-Funkressourcenverwaltung und Datenpaket-Scheduling und Mobilitätsverwaltung, ohne darauf beschränkt zu sein.

In mindestens einer Ausführungsform können die UEs 2002 und 2004 konfiguriert sein, um unter Verwendung von Orthogonal-Frequency-Division-Multiplexing(OFDM)-Kommunikationssignalen miteinander oder mit einem beliebigen RAN-Knoten 2018 und 2020 über einen Mehrträger-Kommunikationskanal gemäß verschiedenen Kommunikationstechniken zu kommunizieren, wie etwa einer Kommunikationstechnik für Orthogonal Frequency Division Multiple Access (OFDMA) (z. B. für Downlink-Kommunikation) oder einer Kommunikationstechnik für Single Carrier Frequency Division Multiple Access (SC-FDMA) (z. B. für Uplink- und ProSe- oder Sidelink-Kommunikation) und/oder Variationen davon, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform können OFDM-Signale eine Vielzahl von orthogonalen Teilträgern umfassen.

In mindestens einer Ausführungsform kann ein Downlink-Ressourcenraster für Downlink-Übertragungen von einem beliebigen der RAN-Knoten 2018 und 2020 zu den UEs 2002 und 2004 verwendet werden, während Uplink-Übertragungen ähnliche Techniken verwenden können. In mindestens einer Ausführungsform kann ein Raster ein Zeit-Frequenz-Raster sein, das als Ressourcenraster oder Zeit-Frequenz-Ressourcenraster bezeichnet wird, das eine physikalische Ressource in einem Downlink in jedem Zeitfenster ist. In mindestens einer Ausführungsform ist eine solche Zeit-Frequenz-Ebenen-Darstellung eine gängige Praxis für OFDM-Systeme, was sie für die Funkressourcenzuweisung intuitiv macht. In mindestens einer Ausführungsform entspricht jede Spalte und jede Zeile eines Ressourcenrasters einem OFDM-Symbol bzw. einem OFDM-Teilträger. In mindestens einer Ausführungsform entspricht eine Dauer eines Ressourcenrasters in einer Zeitdomäne einem Zeitfenster in einem Funkrahmen. In mindestens einer Ausführungsform wird eine kleinste Zeit-Frequenz-Einheit in einem Ressourcenraster als Ressourcenelement bezeichnet. In mindestens einer Ausführungsform umfasst jedes Ressourcenraster eine Reihe von Ressourcenblöcken, die eine Zuordnung bestimmter physikalischer Kanäle zu Ressourcenelementen beschreiben. In mindestens einer Ausführungsform umfasst jeder Ressourcenblock eine Sammlung von Ressourcenelementen. In mindestens einer Ausführungsform kann dies in einer Frequenzdomäne eine kleinste Menge an Ressourcen darstellen, die derzeit zugewiesen werden kann. In mindestens einer Ausführungsform gibt es mehrere unterschiedliche physikalische Downlink-Kanäle, die unter Verwendung solcher Ressourcenblöcke übermittelt werden.

In mindestens einer Ausführungsform kann ein Physical Downlink Shared Channel (PDSCH) Benutzerdaten und Signalisierung höherer Schichten an die UEs 2002 und 2004 übertragen. In mindestens einer Ausführungsform kann ein Physical Downlink Control Channel (PDCCH) unter anderem Informationen über ein Transportformat und Ressourcenzuweisungen in Bezug auf den PDSCH-Kanal übertragen. In mindestens einer Ausführungsform kann er die UEs 2002 und 2004 auch über ein Transportformat, eine Ressourcenzuweisung und HARQ(Hybrid Automatic Repeat Request)-Informationen bezüglich eines gemeinsam genutzten Uplink-Kanals informieren. In mindestens einer Ausführungsform kann typischerweise das Downlink-Scheduling (Zuweisen von Steuer- und Ressourcenblöcken eines gemeinsam genutzten Kanals zu der UE 2002 innerhalb einer Zelle) an einem beliebigen der RAN-Knoten 2018 und 2020 basierend auf Kanalqualitätsinformationen durchgeführt werden, die von einer beliebigen der UEs 2002 und 2004 zurückgegeben werden. In mindestens einer Ausführungsform können Downlink-Ressourcenzuweisungsinformationen auf einem PDCCH gesendet werden, der für jede der UEs 2002 und 2004 verwendet (z. B. zugewiesen) wird.

In mindestens einer Ausführungsform kann ein PDCCH Steuerkanalelemente (control channel elements - CCEs) verwenden, um Steuerinformationen zu übermitteln. In mindestens einer Ausführungsform können komplexwertige PDCCH-Symbole, bevor sie Ressourcenelementen zugeordnet werden, zuerst in Quadrupel organisiert werden, die dann unter Verwendung eines Teilblock-Interleavers zur Ratenanpassung permutiert werden können. In mindestens einer Ausführungsform kann jeder PDCCH unter Verwendung einer oder mehrerer dieser CCEs übertragen werden, wobei jedes CCE neun Sätzen von vier physikalischen Ressourcenelementen entsprechen kann, die als Ressourcenelementgruppen (REGs) bekannt sind. In mindestens einer Ausführungsform können jeder REG vier Quadraturphasenumtastungs(Quadrature Phase Shift Keying - QPSK)-Symbole zugeordnet sein. In mindestens einer Ausführungsform kann der PDCCH unter Verwendung eines oder mehrerer CCEs übertragen werden, abhängig von einer Größe von Downlink-Steuerinformationen (downlink control information - DCI) und einem Kanalzustand. In mindestens einer Ausführungsform können vier oder mehr unterschiedliche PDCCH-Formate in LTE mit unterschiedlichen Anzahlen von CCEs definiert sein (z. B. Aggregationsebene, L = 1, 2, 4 oder 8).

In mindestens einer Ausführungsform kann ein Enhanced Physical Downlink Control Channel (EPDCCH), der PDSCH-Ressourcen verwendet, für die Übertragung von Steuerinformationen genutzt werden. In mindestens einer Ausführungsform kann der EPDCCH unter Verwendung eines oder mehrerer erweiterter Steuerkanalelemente (enhanced control channel elements - ECCEs) übertragen werden. In mindestens einer Ausführungsform kann jedes ECCE neun Sätzen von vier physikalischen Ressourcenelementen entsprechen, die als erweiterte Ressourcenelementgruppen (EREGs) bekannt sind. In mindestens einer Ausführungsform kann ein ECCE in einigen Situationen eine andere Anzahl von EREGs aufweisen.

In mindestens einer Ausführungsform ist gezeigt, dass das RAN 2016 über eine S1-Schnittstelle 2022 kommunikativ an ein Kernnetzwerk (core network - CN) 2038 gekoppelt ist. In mindestens einer Ausführungsform kann das CN 2038 ein EPC-Netzwerk (Evolved Packet Core), ein NPC-Netzwerk (NextGen Packet Core) oder eine andere Art von CN sein. In mindestens einer Ausführungsform ist die S1-Schnittstelle 2022 in zwei Teile aufgeteilt: S1-U-Schnittstelle 2026, die Datenverkehrsdaten zwischen den RAN-Knoten 2018 und 2020 und dem bedienenden Gateway (S-GW) 2030 überträgt, und eine S1-Mobilitätsverwaltungseinheits(mobiliy management entity - MME)-Schnittstelle 2024, die eine Signalisierungsschnittstelle zwischen den RAN-Knoten 2018 und 2020 und den MMEs 2028 ist.

In mindestens einer Ausführungsform umfasst das CN 2038 die MMEs 2028, das S-GW 2030, das Paketdatennetzwerk(Packet Data Network - PDN)-Gateway (P-GW) 2034 und einen Heimatteilnehmerserver (Home Subscriber Server - HSS) 2032. In mindestens einer Ausführungsform können die MMEs 2028 in ihrer Funktion einer Steuerebene von bedienenden Legacy-Unterstützungsknoten des General Packet Radio Service (GPRS) (Serving General Packet Radio Service Support Nodes - SGSN) ähnlich sein. In mindestens einer Ausführungsform können die MMEs 2028 Mobilitätsaspekte beim Zugriff verwalten, wie etwa die Gateway-Auswahl und die Verwaltung von Verfolgungsbereichslisten. In mindestens einer Ausführungsform kann der HSS 2032 eine Datenbank für Netzwerkbenutzer umfassen, einschließlich abonnementbezogener Informationen, um die Handhabung von Kommunikationssitzungen durch eine Netzwerkeinheit zu unterstützen. In mindestens einer Ausführungsform kann das CN 2038 einen oder mehrere HSSs 2032 umfassen, abhängig von einer Anzahl von Mobilfunkteilnehmern, von einer Kapazität einer Ausrüstung, von einer Organisation eines Netzwerks usw. In mindestens einer Ausführungsform kann der HSS 2032 Unterstützung für Routing/Roaming, Authentifizierung, Autorisierung, Namens-/Adressierungsauflösung, Standortabhängigkeiten usw. bereitstellen.

In mindestens einer Ausführungsform kann das S-GW 2030 eine S1-Schnittstelle 2022 in Richtung des RAN 2016 beenden und Datenpakete zwischen RAN 2016 und CN 2038 routen. In mindestens einer Ausführungsform kann das S-GW 2030 ein lokaler Mobilitätsankerpunkt für Inter-RAN-Knotenübergaben sein und kann auch einen Anker für Inter-3GPP-Mobilität bereitstellen. In mindestens einer Ausführungsform können andere Verantwortlichkeiten legales Abfangen, Gebühren und eine Durchsetzung gewisser Richtlinien beinhalten.

In mindestens einer Ausführungsform kann das P-GW 2034 eine SGi-Schnittstelle in Richtung eines PDN beenden. In mindestens einer Ausführungsform kann das P-GW 2034 Datenpakete zwischen einem EPC-Netzwerk 2038 und externen Netzwerken, wie etwa einem Netzwerk, das den Anwendungsserver 2040 (alternativ als Anwendungsfunktion (AF) bezeichnet) beinhaltet, über eine Internetprotokoll(IP-)Schnittstelle 2042 routen. In mindestens einer Ausführungsform kann der Anwendungsserver 2040 ein Element sein, das Anwendungen bietet, die IP-Trägerressourcen mit einem Kernnetz verwenden (z. B. UMTS-Paketdienste(PS-)Domäne, LTE-PS-Datendienste usw.). In mindestens einer Ausführungsform ist gezeigt, dass das P-GW 2034 über eine IP-Kommunikationsschnittstelle 2042 kommunikativ an einen Anwendungsserver 2040 gekoppelt ist. In mindestens einer Ausführungsform kann der Anwendungsserver 2040 auch konfiguriert sein, um einen oder mehrere Kommunikationsdienste (z. B. Voice-over-Internet-Protocol(VoIP)-Sitzungen, PTT-Sitzungen, Gruppenkommunikationssitzungen, soziale Netzwerkdienste usw.) für die UEs 2002 und 2004 über das CN 2038 zu unterstützen.

In mindestens einer Ausführungsform kann das P-GW 2034 ferner ein Knoten zur Richtliniendurchsetzung und zur Erhebung von Gebührendaten sein. In mindestens einer Ausführungsform ist die Richtlinien- und Gebührendurchsetzungsfunktion (policy and charging enforcement function - PCRF) 2036 ein Richtlinien- und Gebührensteuerelement des CN 2038. In mindestens einer Ausführungsform kann es in einem Nicht-Roaming-Szenario ein einzelnes PCRF in einem öffentlichen terrestrischen Mobilfunknetzwerk (Home Public Land Mobile Network - HPLMN) geben, das mit einer Sitzung des Internet Protocol Connectivity Access Network (IP-CAN) einer UE assoziiert ist. In mindestens einer Ausführungsform kann es in einem Roaming-Szenario mit lokalem Datenverkehrsausbruch zwei PCRF geben, die einer IP-CAN-Sitzung einer UE zugeordnet sind: eine Heimat-PCRF (H-PCRF) innerhalb eines HPLMN und eine besuchte PCRF (Visited PCRF - V-PCRF) innerhalb eines besuchten öffentlichen terrestrischen Mobilfunknetzwerks (Visited Public Land Mobile Network - VPLMN). In mindestens einer Ausführungsform kann die PCRF 2036 über das P-GW 2034 kommunikativ an einen Anwendungsserver 2040 gekoppelt sein. In mindestens einer Ausführungsform kann der Anwendungsserver 2040 der PCRF 2036 signalisieren, einen neuen Dienstfluss anzugeben und eine geeignete Dienstgüte (Quality of Service - QoS) und Gebührenparameter auszuwählen. In mindestens einer Ausführungsform kann die 2036 diese Regel in einer Richtlinien- und Gebührendurchsetzungsfunktion (Policy and Charging Enforcement Function - PCEF) (nicht gezeigt) mit einer geeigneten Datenverkehrsflussschablone (Traffic Flow Template - TFT) und QoS-Kennungsklasse (QoS dass of identifier - QCI) bereitstellen, die eine QoS und Gebühren, wie durch Anwendungsserver 2040 festgelegt, beginnt. Bei mindestens einer Ausführungsform wird mindestens eine in 20 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlassen eine oder mehrere UEs 2004 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

21 veranschaulicht eine Architektur eines Systems 2100 eines Netzwerks gemäß einigen Ausführungsformen. In mindestens einer Ausführungsform ist gezeigt, dass das System 2100 eine UE 2102, einen 5G-Zugangsknoten oder RAN-Knoten (gezeigt als (R)AN-Knoten 2108), eine Benutzerebenenfunktion (gezeigt als UPF 2104), ein Datennetzwerk (DN 2106), das bei einem Beispiel Betreiberdienste, Internetzugang oder Dienste von Drittanbietern sein können, und ein 5G-Kernnetzwerk (5GC) (als CN 2110 gezeigt) beinhaltet.

In mindestens einer Ausführungsform beinhaltet das CN 2110 eine Authentifizierungsserverfunktion (Authentification Server Function - AUSF 2114); eine Kernzugangs- und Mobilitätsverwaltungsfunktion (Access and Mobilty Function - AMF 2112); eine Sitzungsverwaltungsfunktion (Session Management Function - SMF 2118); eine Netzwerkoffenlegungsfunktion (Network Exposure Function - NEF 2116); eine Richtliniensteuerfunktion (Policy Control Function - PCF 2122); eine Netzwerkfunktions(NF)-Repository-Funktion (NRF 2120); eine vereinheitlichte Datenverwaltung (Unified Data Management - UDM 2124); und eine Anwendungsfunktion (AF 2126). In mindestens einer Ausführungsform kann das CN 2110 auch andere Elemente beinhalten, die nicht gezeigt sind, wie etwa eine strukturierte Datenspeicherungsnetzwerkfunktion (Structured Data Storage network function - SDSF), eine unstrukturierte Datenspeicherungsnetzwerkfunktion (Unstructured Data Storage network function - UDSF) und Variationen davon.

In mindestens einer Ausführungsform kann die UPF 2104 als Ankerpunkt für Intra-RAT- und Inter-RAT-Mobilität, ein externer PDU-Sitzungspunkt der Zusammenschaltung mit dem DN 2106 und ein Verzweigungspunkt zum Unterstützen einer mehrfach vernetzten PDU-Sitzung dienen. In mindestens einer Ausführungsform kann die UPF 2104 auch Paket-Routing und -Weiterleitung, Paket-Inspektion durchführen, einen Teil von Richtlinienregeln auf Benutzerebene durchsetzen, Pakete legal abfangen (UP-Sammlung); Datenverkehrsnutzungsberichte, QoS-Handhabung für die Benutzerebene durchführen (z. B. Paketfilterung, Gating, UL/DL-Ratendurchsetzung), Uplink-Datenverkehrsverifizierung (z. B. SDF-zu-QoS-Flow-Mapping), Paketmarkierung auf Transportebene in Uplink und Downlink und Downlink-Paketpufferung und Downlink-Datenbenachrichtigungsauslösung durchführen. In mindestens einer Ausführungsform kann die UPF 2104 einen Uplink-Klassifizierer beinhalten, um das Routing von Datenverkehrsflüssen zu einem Datennetzwerk zu unterstützen. In mindestens einer Ausführungsform kann das DN 2106 verschiedene Netzwerkbetreiberdienste, Internetzugang oder Drittanbieterdienste darstellen.

In mindestens einer Ausführungsform kann die AUSF 2114 Daten zur Authentifizierung der UE 2102 speichern und authentifizierungsbezogene Funktionalität handhaben. In mindestens einer Ausführungsform kann die AUSF 2114 ein gemeinsames Authentifizierungsframework für verschiedene Zugriffsarten ermöglichen.

In mindestens einer Ausführungsform kann die AMF 2112 für die Registrierungsverwaltung (z. B. für die Registrierung der UE 2102 usw.), die Verbindungsverwaltung, die Erreichbarkeitsverwaltung, die Mobilitätsverwaltung und das legale Abfangen von AMF-bezogenen Ereignissen und die Zugriffsauthentifizierung und -autorisierung verantwortlich sein. In mindestens einer Ausführungsform kann die AMF 2112 den Transport von SM-Nachrichten für die SMF 2118 bereitstellen und als transparenter Proxy zum Routen von SM-Nachrichten fungieren. In mindestens einer Ausführungsform kann die AMF 2112 auch den Transport von Kurznachrichtendienst(SMS)-Nachrichten zwischen dem UE 2102 und einer SMS-Funktion (SMSF) (in 21 nicht gezeigt) bereitstellen. In mindestens einer Ausführungsform kann die AMF 2112 als Sicherheitsankerfunktion (Security Anchor Function - SEA) fungieren, die eine Interaktion mit der AUSF 2114 und der UE 2102 und den Empfang eines Zwischenschlüssels beinhalten kann, der als Ergebnis des Authentifizierungsprozesses der UE 2102 erstellt wurde. In mindestens einer Ausführungsform, bei der eine USIM-basierte Authentifizierung verwendet wird, kann die AMF 2112 Sicherheitsmaterial von der AUSF 2114 abrufen. In mindestens einer Ausführungsform kann die AMF 2112 auch eine Sicherheitskontextverwaltungsfunktion (Security Context Management - SCM) beinhalten, die einen Schlüssel von der SEA empfängt, den sie verwendet, um zugangsnetzwerkspezifische Schlüssel abzuleiten. In mindestens einer Ausführungsform kann die AMF 2112 außerdem ein Abschlusspunkt der RAN-CP-Schnittstelle (N2-Referenzpunkt), ein Abschlusspunkt der NAS(NI)-Signalisierung sein und NAS-Verschlüsselung und Integritätsschutz durchführen.

In mindestens einer Ausführungsform kann die AMF 2112 auch NAS-Signalisierung mit einer UE 2102 über eine N3-Interworking-Function-(IWF)-Schnittstelle unterstützen. In mindestens einer Ausführungsform kann die N3IWF verwendet werden, um Zugriff auf nicht vertrauenswürdige Einheiten bereitzustellen. In mindestens einer Ausführungsform kann die N3IWF ein Abschlusspunkt für N2- und N3-Schnittstellen für die Steuerebene bzw. die Benutzerebene sein und kann somit N2-Signalisierung von der SMF und der AMF für PDU-Sitzungen und QoS handhaben, Datenpakete für IPSec- und N3-Tunneling einkapseln/entkapseln, N3-Benutzerebenen-Pakete im Uplink markieren und QoS entsprechend der N3-Paketmarkierung unter Berücksichtigung der QoS-Anforderungen durchsetzen, die einer solchen über N2 empfangenen Markierung zugeordnet sind. In mindestens einer Ausführungsform kann die N3IWF auch Uplink- und Downlink-Steuerebenen-NAS(NI)-Signalisierung zwischen der UE 2102 und der AMF 2112 weiterleiten und Uplink- und Downlink-Benutzerebenenpakete zwischen der UE 2102 und der UPF 2104 weiterleiten. In mindestens einer Ausführungsform stellt die N3IWF auch Mechanismen für den IPsec-Tunnelaufbau mit der UE 2102 bereit.

In mindestens einer Ausführungsform kann die SMF 2118 für die Sitzungsverwaltung (z. B. Sitzungsaufbau, Modifizierung und Freigabe, einschließlich Aufrechterhaltung des Tunnels zwischen der UPF und dem AN-Knoten); UE-IP-Adresszuweisung und -verwaltung (einschließlich optionaler Autorisierung); Auswahl und Steuerung der UP-Funktion; Konfiguration der Verkehrssteuerung an der UPF, um den Verkehr an das richtige Ziel zu routen; Beendigung von Schnittstellen zu Richtlinienkontrollfunktionen; Kontrolle eines Teils der Richtliniendurchsetzung und QoS; legales Abfangen (für SM-Ereignisse und Schnittstelle zum LI-System); Beendigung von SM-Teilen von NAS-Nachrichten; Downlink-Datenbenachrichtigung; Initiator von AN-spezifischen SM-Informationen, die über AMF über N2 an den AN gesendet werden; Bestimmen des SSC-Modus einer Sitzung verantwortlich sein. In mindestens einer Ausführungsform kann die SMF 2118 die folgende Roaming-Funktionalität beinhalten: Handhaben der lokalen Durchsetzung, um QoS SLAB (VPLMN) anzuwenden; Gebührendatensammlung und Gebührenschnittstelle (VPLMN); legales Abfangen (im VPLMN für SM-Ereignisse und Schnittstelle zum LI-System); Unterstützung für die Interaktion mit dem externen DN für den Transport von Signalisierung für die PDU-Sitzungsautorisierung/-authentifizierung durch das externe DN.

In mindestens einer Ausführungsform kann die NEF 2116 Mittel zur sicheren Offenlegung von Diensten und Fähigkeiten, die durch 3GPP-Netzwerkfunktionen für Dritte bereitgestellt sind, internen Offenlegung/erneuten Offenlegung, Anwendungsfunktionen (z. B. AF 2126), Edge-Computing- oder Fog-Computing-Systemen usw. bereitstellen. In mindestens einer Ausführungsform kann die NEF 2116 AFs authentifizieren, autorisieren und/oder drosseln. In mindestens einer Ausführungsform kann die NEF 2116 auch mit der AF 2126 ausgetauschte Informationen und mit internen Netzwerkfunktionen ausgetauschte Informationen übersetzen. In mindestens einer Ausführungsform kann die NEF 2116 zwischen einer AF-Dienstkennung und einer internen 5GC-Information übersetzen. In mindestens einer Ausführungsform kann die NEF 2116 auch Informationen von anderen Netzwerkfunktionen (NF) basierend auf offengelegten Fähigkeiten anderer Netzwerkfunktionen empfangen. In mindestens einer Ausführungsform können diese Informationen als strukturierte Daten in der NEF 2116 oder in einer Datenspeicher-NF unter Verwendung standardisierter Schnittstellen gespeichert werden. In mindestens einer Ausführungsform können gespeicherte Informationen dann durch die NEF 2116 anderen NF und AF erneut offengelegt und/oder für andere Zwecke, wie etwa Analysen, verwendet werden.

In mindestens einer Ausführungsform kann die NRF 2120 Diensterkennungsfunktionen unterstützen, NF-Erkennungsanforderungen von NF-Instanzen empfangen und Informationen über erkannte NF-Instanzen an NF-Instanzen bereitstellen. In mindestens einer Ausführungsform pflegt die NRF 2120 auch Informationen über verfügbare NF-Instanzen und deren unterstützte Dienste.

In mindestens einer Ausführungsform kann die PCF 2122 Richtlinienregeln für die Funktion(en) auf Steuerebene bereitstellen, um diese durchzusetzen, und kann auch ein einheitliches Richtlinienframework unterstützen, um das Netzwerkverhalten zu regulieren. In mindestens einer Ausführungsform kann die PCF 2122 auch ein Frontend (FE) implementieren, um auf Abonnementinformationen zuzugreifen, die für Richtlinienentscheidungen in einem UDR der UDM 2124 relevant sind.

In mindestens einer Ausführungsform kann die UDM 2124 abonnementbezogene Informationen verarbeiten, um die Handhabung von Kommunikationssitzungen von Netzwerkeinheiten zu unterstützen, und kann Abonnementdaten der UE 2102 speichern. In mindestens einer Ausführungsform kann die UDM 2124 zwei Teile beinhalten, ein Anwendungs-FE und ein Benutzerdaten-Repository (User Data Repository - UDR). In mindestens einer Ausführungsform kann die UDM ein UDM-FE beinhalten, das für die Verarbeitung von Zugangsdaten, Standortverwaltung, Abonnementverwaltung usw. verantwortlich ist. In mindestens einer Ausführungsform können mehrere unterschiedliche Frontends einen gleichen Benutzer in unterschiedlichen Transaktionen bedienen. In mindestens einer Ausführungsform greift das UDM-FE auf Abonnementinformationen zu, die in einem UDR gespeichert sind, und führt Authentifizierungszugangsdatenverarbeitung; Handhabung der Benutzeridentifikation; Zugriffsberechtigung; Registrierung/Mobilitätsverwaltung; und Abonnementverwaltung durch. In mindestens einer Ausführungsform kann das UDR mit der PCF 2122 interagieren. In mindestens einer Ausführungsform kann die UDM 2124 auch SMS-Verwaltung unterstützen, wobei ein SMS-FE eine ähnliche Anwendungslogik wie zuvor erörtert implementiert.

In mindestens einer Ausführungsform kann die AF 2126 Anwendungseinfluss auf Datenverkehrsrouting, Zugriff auf eine Netzwerkleistungsfähigkeitsoffenlegung (Network Capability Exposure - NCE) bereitstellen und mit einem Richtlinienframework zur Richtliniensteuerung interagieren. In mindestens einer Ausführungsform kann die NCE ein Mechanismus sein, der es einem 5GC und einer AF 2126 erlaubt, einander über NEF 2116 Informationen bereitzustellen, die für Edge-Computing-Implementierungen verwendet werden können. In mindestens einer Ausführungsform können Dienste des Netzwerkbetreibers und von Drittanbietern in der Nähe des Zugangspunkts der UE 2102 gehostet werden, um eine effiziente Dienstbereitstellung durch eine reduzierte Ende-zu-Ende-Latenz und Belastung auf einem Transportnetzwerk zu erreichen. In mindestens einer Ausführungsform kann das 5GC für Edge-Computing-Implementierungen eine UPF 2104 in der Nähe der UE 2102 auswählen und die Datenverkehrssteuerung von der UPF 2104 zu dem DN 2106 über die N6-Schnittstelle ausführen. In mindestens einer Ausführungsform kann dies auf UE-Abonnementdaten, dem UE-Standort und durch die AF 2126 bereitgestellten Informationen basieren. In mindestens einer Ausführungsform kann die AF 2126 die UPF-(Neu-)Auswahl und das Datenverkehrsrouting beeinflussen. In mindestens einer Ausführungsform kann ein Netzwerkbetreiber basierend auf dem Einsatz des Betreibers, wenn die AF 2126 als eine vertrauenswürdige Einheit betrachtet wird, der AF 2126 erlauben, direkt mit relevanten NF zu interagieren.

In mindestens einer Ausführungsform kann das CN 2110 eine SMSF beinhalten, die für die SMS-Abonnementprüfung und -verifizierung und das Weiterleiten von SM-Nachrichten an/von der UE 2102 an/von anderen Einheiten, wie etwa einem SMS-GMSC/IWMSC/SMS-Router verantwortlich sein kann. In mindestens einer Ausführungsform kann SMS auch mit AMF 2112 und UDM 2124 für eine Benachrichtigungsprozedur interagieren, dass die UE 2102 für die SMS-Übertragung verfügbar ist (z. B. ein UE-Nichterreichbar-Flag setzen und die UDM 2124 benachrichtigen, wenn die UE 2102 für SMS verfügbar ist).

In mindestens einer Ausführungsform kann das System 2100 die folgenden dienstbasierten Schnittstellen beinhalten: Namf: durch die AMF gezeigte dienstbasierte Schnittstelle; Nsmf: durch die SMF gezeigte dienstbasierte Schnittstelle; Nnef: durch die NEF gezeigte dienstbasierte Schnittstelle; Npcf: durch die PCF gezeigte dienstbasierte Schnittstelle; Nudm: durch die UDM gezeigte dienstbasierte Schnittstelle; Naf: durch die AF gezeigte dienstbasierte Schnittstelle; Nnrf: durch die NRF gezeigte dienstbasierte Schnittstelle; und Nausf: durch die AUSF gezeigte dienstbasierte Schnittstelle.

In mindestens einer Ausführungsform kann das System 2100 die folgenden Referenzpunkte beinhalten: N1: Referenzpunkt zwischen UE und AMF; N2: Referenzpunkt zwischen (R)AN und AMF; N3: Referenzpunkt zwischen (R)AN und UPF; N4: Referenzpunkt zwischen SMF und UPF; und N6: Referenzpunkt zwischen UPF und einem Datennetzwerk. In mindestens einer Ausführungsform kann es viel mehr Referenzpunkte und/oder dienstbasierte Schnittstellen zwischen NF-Diensten in NF geben, jedoch wurden diese Schnittstellen und Referenzpunkte aus Gründen der Übersichtlichkeit weggelassen. In mindestens einer Ausführungsform kann ein NS-Referenzpunkt zwischen der PCF und der AF liegen; kann ein N7-Referenzpunkt zwischen der PCF und der SMF liegen; ein N11-Referenzpunkt zwischen der AMF und der SMF; usw. In mindestens einer Ausführungsform kann das CN 2110 eine Nx-Schnittstelle beinhalten, die eine Inter-CN-Schnittstelle zwischen MME und AMF 2112 ist, um eine Zusammenarbeit zwischen dem CN 2110 und dem CN 7221 zu ermöglichen.

In mindestens einer Ausführungsform kann das System 2100 mehrere RAN-Knoten (wie etwa (R)AN-Knoten 2108) beinhalten, wobei eine Xn-Schnittstelle zwischen zwei oder mehr (R)AN-Knoten 2108 (z. B. gNBs), die mit dem 5GC 410 verbunden sind, zwischen einem (R)AN-Knoten 2108 (z. B. gNB), der mit dem CN 2110 verbunden ist, und einem eNB (z. B. einem Makro-RAN-Knoten) und/oder zwischen zwei eNB, die mit dem CN 2110 verbunden sind, definiert ist.

In mindestens einer Ausführungsform kann die Xn-Schnittstelle eine Xn-Benutzerebenen(Xn-U)-Schnittstelle und eine Xn-Steuerebenen(Xn-C)-Schnittstelle beinhalten. In mindestens einer Ausführungsform kann Xn-U eine nicht garantierte Zustellung von Benutzerebenen-PDU bereitstellen und eine Datenweiterleitungs- und Flusssteuerungsfunktionalität unterstützen/bereitstellen. In mindestens einer Ausführungsform kann Xn-C eine Verwaltungs- und Fehlerbehandlungsfunktionalität, eine Funktionalität zum Verwalten einer Xn-C-Schnittstelle; Mobilitätsunterstützung für die UE 2102 in einem verbundenen Modus (z. B. CM-CONNECTED), einschließlich der Funktionalität zum Verwalten der UE-Mobilität für den verbundenen Modus zwischen einem oder mehreren (R)AN-Knoten 2108, bereitstellen. In mindestens einer Ausführungsform kann die Mobilitätsunterstützung einen Kontexttransfer von einem alten bedienenden (R)AN-Knoten 2108 (Quelle) zu einem neuen bedienenden (R)AN-Knoten 2108 (Ziel); und Steuerung von Benutzerebenen-Tunneln zwischen dem alten bedienenden (R)AN-Knoten 2108 (Quelle) zu dem neuen bedienenden (R)AN-Knoten 2108 (Ziel) beinhalten.

In mindestens einer Ausführungsform kann ein Protokollstack einer Xn-U eine Transportnetzwerkschicht beinhalten, die auf einer Internetprotokoll(IP)-Transportschicht aufgebaut ist, und eine GTP-U-Schicht auf einer UDP- und/oder IP-Schicht(en), um PDU auf Benutzerebene zu übertragen. In mindestens einer Ausführungsform kann der Xn-C-Protokollstack ein Signalisierungsprotokoll der Anwendungsschicht (als Xn-Anwendungsprotokoll (Xn-AP) bezeichnet) und eine Transportnetzwerkschicht, die auf einer SCTP-Schicht aufgebaut ist, beinhalten. In mindestens einer Ausführungsform kann sich die SCTP-Schicht auf einer IP-Schicht befinden. In mindestens einer Ausführungsform stellt die SCTP-Schicht eine garantierte Zustellung von Nachrichten der Anwendungsschicht bereit. In mindestens einer Ausführungsform wird in einer Transport-IP-Schicht eine Punkt-zu-Punkt-Übertragung verwendet, um Signalisierungs-PDUs zuzustellen. In mindestens einer Ausführungsform können der Xn-U-Protokollstack und/oder ein Xn-C-Protokollstack gleich oder ähnlich einem Benutzerebenen- und/oder Steuerebenen-Protokollstack (bzw. -stapeln) sein, die hierin gezeigt und beschrieben sind. Bei mindestens einer Ausführungsform wird mindestens eine in 21 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren.

22 ist eine Veranschaulichung eines Protokollstacks auf Steuerebene gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist eine Steuerebene 2200 als Kommunikationsprotokollstack zwischen der UE 2002 (oder alternativ der UE 2004), dem RAN 2016 und den MME(s) 2028 gezeigt.

In mindestens einer Ausführungsform kann die PHY-Schicht 2202 Informationen, die durch die MAC-Schicht 2204 verwendet werden, über eine oder mehrere Luftschnittstellen senden oder empfangen. In mindestens einer Ausführungsform kann die PHY-Schicht 2202 ferner eine Verbindungsanpassung oder adaptive Modulation und Codierung (AMC), Leistungssteuerung, Zellensuche (z. B. für anfängliche Synchronisations- und Übergabezwecke) und andere Messungen durchführen, die durch höhere Schichten verwendet werden, wie etwa eine RRC-Schicht 2210. In mindestens einer Ausführungsform kann die PHY-Schicht 2202 weiterhin eine Fehlererkennung auf Transportkanälen, eine Vorwärtsfehlerkorrektur(forward error correction - FEC)-Codierung/-Decodierung von Transportkanälen, eine Modulation/Demodulation von physikalischen Kanälen, eine Verschachtelung, eine Ratenanpassung, eine Zuordnung auf physikalische Kanäle und Multiple-Input-Multiple-Output(MIMO)-Antennenverarbeitung durchführen.

In mindestens einer Ausführungsform kann die MAC-Schicht 2204 eine Zuordnung zwischen logischen Kanälen und Transportkanälen, ein Multiplexen von MAC-Dienstdateneinheiten (service data unit - SDU) von einem oder mehreren logischen Kanälen auf Transportblöcke (TB), die über Transportkanäle an PHY zugestellt werden sollen, De-Multiplexen von MAC-SDU zu einem oder mehreren logischen Kanälen von Transportblöcken (TB), die von PHY über Transportkanäle zugestellt werden, Multiplexen von MAC-SDU auf TB, Planen von Informationsberichten, Fehlerkorrektur durch hybride automatische Wiederholungsanforderung (hybrid automatic repeat request - HARD) und logische Kanalpriorisierung durchführen.

In mindestens einer Ausführungsform kann die RLC-Schicht 2206 in einer Vielzahl von Betriebsmodi arbeiten, einschließlich: Transparenter Modus (TM), Unbestätigter Modus (UM) und Bestätigter Modus (Acknowledged Mode - AM). In mindestens einer Ausführungsform kann die RLC-Schicht 2206 einen Transfer von Protokolldateneinheiten (PDU) der oberen Schicht, eine Fehlerkorrektur durch automatische Wiederholungsanforderung (automatic repeat request - ARQ) für AM-Datenübertragungen und eine Verkettung, Segmentierung und Wiederzusammensetzung von RLC-SDU für UM- und AM-Datentransfers ausführen. In mindestens einer Ausführungsform kann die RLC-Schicht 2206 auch eine Neusegmentierung von RLC-Daten-PDUs für AM-Datentransfers ausführen, RLC-Daten-PDUs für UM- und AM-Datentransfers neu anordnen, doppelte Daten für UM- und AM-Datenübertragungen erkennen, RLC-SDUs für UM- und AM-Datentransfers verwerfen, Protokollfehler für AM-Datentransfers erkennen und RLC-Wiederherstellung durchführen.

In mindestens einer Ausführungsform kann die PDCP-Schicht 2208 eine Header-Komprimierung und -Dekomprimierung von IP-Daten ausführen, PDCP-Sequenznummern (SN) pflegen, eine sequentielle Zustellung von PDUs der oberen Schicht bei der Wiederherstellung der unteren Schichten durchführen, Duplikate von SDUs der unteren Schicht bei der Wiederherstellung niedrigerer Schichten für RLC-AM zugeordnete Funkträger beseitigen, Steuerebenendaten verschlüsseln und entschlüsseln, Integritätsschutz und Integritätsverifizierung von Steuerebenendaten durchführen, zeitgeberbasiertes Verwerfen von Daten steuern und Sicherheitsoperationen (z. B. Verschlüsselung, Entschlüsselung, Integritätsschutz, Integritätsverifizierung usw.) durchführen.

In mindestens einer Ausführungsform können die Hauptdienste und - funktionen einer RRC-Schicht 2210 das Senden von Systeminformationen (z. B. in Master-Informationsblöcken (MIB) oder Systeminformationsblöcken (SIB) in Bezug auf eine Nicht-Zugriffsschicht (non-access stratum - NAS)); Senden von Systeminformationen in Bezug auf eine Zugangsschicht (access stratum - AS), Paging, Aufbau, Pflege und Freigabe einer RRC-Verbindung zwischen einer UE und E-UTRAN (z. B. RRC-Verbindungs-Paging, RRC-Verbindungsaufbau, RRC-Verbindungsmodifikation und RRC-Verbindungsfreigabe), Einrichtung, Konfiguration, Pflege und Freigabe von Punkt-zu-Punkt-Funkträgern, Sicherheitsfunktionen, einschließlich Schlüsselverwaltung, Mobilität zwischen Funkzugangstechnologie (radio access technology - RAT) und Messkonfiguration für UE-Messberichte beinhalten. In mindestens einer Ausführungsform können die MIBs und SIBs ein oder mehrere Informationselemente (IEs) umfassen, die jeweils einzelne Datenfelder oder Datenstrukturen umfassen können.

In mindestens einer Ausführungsform können die UE 2002 und das RAN 2016 eine Uu-Schnittstelle (z. B. eine LTE-Uu-Schnittstelle) nutzen, um Steuerebenendaten über einen Protokollstack auszutauschen, der die PHY-Schicht 2202, die MAC-Schicht 2204, die RLC-Schicht 2206, die PDCP-Schicht 2208 und die RRC-Schicht 2210 umfasst.

In mindestens einer Ausführungsform bilden Nicht-Zugriffsschicht(NAS)-Protokolle (NAS-Protokolle 2212) eine höchste Schicht einer Steuerebene zwischen der UE 2002 und den MME(s) 2028. In mindestens einer Ausführungsform unterstützen die NAS-Protokolle 2212 die Mobilität der UE 2002 und Sitzungsverwaltungsprozeduren, um eine IP-Konnektivität zwischen der UE 2002 und dem P-GW 2034 einzurichten und aufrechtzuerhalten.

In mindestens einer Ausführungsform kann die Si-Anwendungsprotokoll(S1-AP)-Schicht (Si-AP-Schicht 2222) Funktionen einer Si-Schnittstelle unterstützen und elementare Prozeduren (EPs) umfassen. In mindestens einer Ausführungsform ist eine EP eine Interaktionseinheit zwischen dem RAN 2016 und dem CN 2028. In mindestens einer Ausführungsform können S1-AP-Schichtdienste zwei Gruppen umfassen: UE-assoziierte Dienste und nicht UE-assoziierte Dienste. In mindestens einer Ausführungsform führen diese Dienste Funktionen durch, die Folgendes beinhalten, aber nicht beschränkt sind auf: E-UTRAN-Funkzugangsträger(E-UTRAN Radio Access Bearer - E-RAB)-Verwaltung, UE-Leistungsfähigkeitsanzeige, Mobilität, NAS-Signalisierungstransport, RAN-Informationsverwaltung (RAN Information Management - RIM) und Konfigurationsübertragung.

In mindestens einer Ausführungsform kann die Stream-Control-Transmission-Protocol(SCTP)-Schicht (alternativ als Stream-Control-Transmission-Protocol/Internet-Protocol(SCTP/IP)-Schicht bezeichnet) (SCTP-Schicht 2220) eine zuverlässige Zustellung von Signalisierungsnachrichten zwischen dem RAN 2016 und den MME(s) 2028 teilweise basierend auf einem IP-Protokoll, das durch eine IP-Schicht 2218 unterstützt wird, sicherstellen. In mindestens einer Ausführungsform können sich die L2-Schicht 2216 und eine L1-Schicht 2214 auf Kommunikationsverbindungen (z. B. drahtgebunden oder drahtlos) beziehen, die durch einen RAN-Knoten und eine MME verwendet werden, um Informationen auszutauschen.

In mindestens einer Ausführungsform können das RAN 2016 und die MME(s) 2028 eine S1-MME-Schnittstelle nutzen, um Steuerebenendaten über einen Protokollstack auszutauschen, der eine L1-Schicht 2214, eine L2-Schicht 2216, eine IP-Schicht 2218, eine SCTP-Schicht 2220 und eine Si-AP-Schicht 2222 umfasst. Bei mindestens einer Ausführungsform wird mindestens eine in 22 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren.

23 ist eine Veranschaulichung eines Protokollstacks auf Benutzerebene gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Benutzerebene 2300 als Kommunikationsprotokollstack zwischen einer UE 2002, dem RAN 2016, dem S-GW2030 und dem P-GW 2034 gezeigt. In mindestens einer Ausführungsform kann die Benutzerebene 2300 dieselben Protokollschichten wie die Steuerebene 2200 nutzen. In mindestens einer Ausführungsform können zum Beispiel die UE 2002 und das RAN 2016 eine Uu-Schnittstelle (z. B. eine LTE-Uu-Schnittstelle) nutzen, um Benutzerebenendaten über einen Protokollstack auszutauschen, der die PHY-Schicht 2202, die MAC-Schicht 2204, die RLC-Schicht 2206 und die PDCP-Schicht 2208 umfasst.

In mindestens einer Ausführungsform kann das Tunneling-Protokoll des General Packet Radio Service (GPRS) für eine Schicht der Benutzerebene (GTP-U) (GTP-U-Schicht 2304) verwendet werden, um Benutzerdaten innerhalb eines GPRS-Kernnetzwerks und zwischen einem Funkzugangsnetzwerk und einem Kernnetzwerk zu übertragen. In mindestens einer Ausführungsform können die transportierten Benutzerdaten Pakete in einem beliebigen der Formate IPv4, IPv6 oder PPP sein. In mindestens einer Ausführungsform kann die UDP- und IP-Sicherheits-(UDP/IP-)Schicht (UDP/IP-Schicht 2302) Prüfsummen für die Datenintegrität, Portnummern zum Adressieren unterschiedlicher Funktionen an einer Quelle und einem Ziel und Verschlüsselung und Authentifizierung für ausgewählte Datenflüsse bereitstellen. In mindestens einer Ausführungsform können das RAN 2016 und das S-GW2030 eine S1-U-Schnittstelle nutzen, um Benutzerebenendaten über einen Protokollstack auszutauschen, der die L1-Schicht 2214, die L2-Schicht 2216, die UDP/IP-Schicht 2302 und die GTP-U-Schicht 2304 umfasst. In mindestens einer Ausführungsform können das S-GW 2030 und das P-GW 2034 eine S5/S8a-Schnittstelle nutzen, um Benutzerebenendaten über einen Protokollstack auszutauschen, der die L1-Schicht 2214, die L2-Schicht 2216, die UDP/IP-Schicht 2302 und die GTP-U-Schicht 2304 umfasst. In mindestens einer Ausführungsform, wie vorstehend unter Bezugnahme auf die 22 erörtert, unterstützen die NAS-Protokolle eine Mobilität der UE 2002 und Sitzungsverwaltungsprozeduren, um eine IP-Konnektivität zwischen der UE 2002 und dem P-GW 2034 einzurichten und aufrechtzuerhalten. Bei mindestens einer Ausführungsform wird mindestens eine in 23 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren.

24 veranschaulicht Komponenten 2400 eines Kernnetzwerks gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform können die Komponenten des CN 2038 in einem physikalischen Knoten oder separaten physikalischen Knoten implementiert sein, einschließlich Komponenten zum Lesen und Ausführen von Anweisungen von einem maschinenlesbaren oder computerlesbaren Medium (z. B. einem nicht transitorischen maschinenlesbaren Speichermedium). In mindestens einer Ausführungsform wird eine Netzwerkfunktionsvirtualisierung (Network Functions Virtualization - NFV) genutzt, um eine oder alle der vorstehend beschriebenen Netzwerkknotenfunktionen über ausführbare Anweisungen, die in einem oder mehreren computerlesbaren Speichermedien gespeichert sind (nachstehend ausführlicher beschrieben), zu virtualisieren. In mindestens einer Ausführungsform kann eine logische Instanziierung des CN 2038 als ein Netzwerk-Slice 2402 bezeichnet werden (z. B. beinhaltet das Netzwerk-Slice 2402 er Darstellung nach den HSS 2032, die MME(s) 2028 und das S-GW 2030). In mindestens einer Ausführungsform kann eine logische Instanziierung eines Abschnitts des CN 2038 als ein Netzwerk-Sub-Slice 2404 bezeichnet werden (z. B. beinhaltet das Netzwerk-Sub-Slice 2404 der Darstellung nach das P-GW 2034 und die PCRF 2036).

In mindestens einer Ausführungsform können NFV-Architekturen und - Infrastrukturen verwendet werden, um eine oder mehrere Netzwerkfunktionen, die alternativ durch proprietäre Hardware durchgeführt werden, auf physikalischen Ressourcen zu virtualisieren, die eine Kombination aus Industriestandard-Serverhardware, Speicherhardware oder Switches umfassen. In mindestens einer Ausführungsform können NFV-Systeme verwendet werden, um virtuelle oder rekonfigurierbare Implementierungen einer oder mehrerer EPC-Komponenten/Funktionen auszuführen. Bei mindestens einer Ausführungsform wird mindestens eine in 24 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren.

25 ist ein Blockdiagramm, das Komponenten eines Systems 2500 zum Unterstützen von Netzwerkfunktionsvirtualisierung (NFV) gemäß mindestens einer Ausführungsform veranschaulicht. In mindestens einer Ausführungsform ist das System 2500 so veranschaulicht, dass es einen virtualisierten Infrastrukturmanager (als VIM 2502 gezeigt), eine Netzwerkfunktionsvirtualisierungsinfrastruktur (als NFVI 2504 gezeigt), einen VNF-Manager (als VNFM 2506 gezeigt), virtualisierte Netzwerkfunktionen (als VNF 2508 gezeigt), einen Elementmanager (als EM 2510 gezeigt), einen NFV-Orchestrator (als NFVO 2512 gezeigt) und einen Netzwerkmanager (als NM 2514 gezeigt) beinhaltet.

In mindestens einer Ausführungsform verwaltet der VIM 2502 Ressourcen der NFVI 2504. In mindestens einer Ausführungsform kann die NFVI 2504 physische oder virtuelle Ressourcen und Anwendungen (einschließlich Hypervisoren) beinhalten, die verwendet werden, um das System 2500 auszuführen. In mindestens einer Ausführungsform kann der VIM 2502 einen Lebenszyklus von virtuellen Ressourcen mit der NFVI 2504 verwalten (z. B. Erstellung, Pflege und Abbau von virtuellen Maschinen (VM), die mit einer oder mehreren physischen Ressourcen assoziiert sind), VM-Instanzen verfolgen, Leistungsfähigkeit verfolgen, Fehler und Sicherheit von VM-Instanzen und assoziierte physischen Ressourcen, und VM-Instanzen und assoziierte physischen Ressourcen für andere Verwaltungssysteme offenlegen.

In mindestens einer Ausführungsform kann der VNFM 2506 die VNF 2508 verwalten. In mindestens einer Ausführungsform kann die VNF 2508 verwendet werden, um EPC-Komponenten/-Funktionen auszuführen. In mindestens einer Ausführungsform kann der VNFM 2506 einen Lebenszyklus der VNF 2508 verwalten und Leistungsfähigkeit, Fehler und Sicherheit von virtuellen Aspekten der VNF 2508 verfolgen. In mindestens einer Ausführungsform kann der EM 2510 Leistungsfähigkeit, Fehler und Sicherheit von funktionalen Aspekten der VNF 2508 verfolgen. In mindestens einer Ausführungsform können Verfolgungsdaten des VNFM 2506 und des EM 2510 bei einem Beispiel Daten einer Leistungsfähigkeitsmessung (performance measurement - PM) umfassen, die durch den VIM 2502 oder die NFVI 2504 verwendet werden. In mindestens einer Ausführungsform können sowohl der VNFM 2506 als auch der EM 2510 eine Menge der VNF des Systems 2500 nach oben/unten skalieren.

In mindestens einer Ausführungsform kann der NFVO 2512 Ressourcen der NFVI 2504 koordinieren, autorisieren, freigeben und einsetzen, um einen angeforderten Dienst bereitzustellen (z. B. um eine EPC-Funktion, -Komponente oder ein EPC-Slice auszuführen). In mindestens einer Ausführungsform kann der NM 2514 ein Paket von Endbenutzerfunktionen mit Verantwortung für die Verwaltung eines Netzwerks bereitstellen, das Netzwerkelemente mit VNF, nicht virtualisierte Netzwerkfunktionen oder beides beinhalten kann (die Verwaltung der VNF kann über den EM 2510 erfolgen). Bei mindestens einer Ausführungsform wird mindestens eine in 25 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der VNFM 2506 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

COMPUTERBASIERTE SYSTEME

Die folgenden Figuren legen ohne Einschränkung beispielhafte computerbasierte Systeme dar, die verwendet werden können, um mindestens eine Ausführungsform zu implementieren.

26 veranschaulicht ein Verarbeitungssystem 2600 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform beinhaltet das Verarbeitungssystem 2600 einen oder mehrere Prozessoren 2602 und einen oder mehrere Grafikprozessoren 2608 und es kann ein Einzelprozessor-Desktopsystem, ein Multiprozessor-Arbeitsstationssystem oder ein Serversystem sein, das eine große Anzahl von Prozessoren 2602 oder Prozessorkernen 2607 aufweist. In mindestens einer Ausführungsform ist das Verarbeitungssystem 2600 eine Verarbeitungsplattform, die in eine integrierte Schaltung als System auf einem Chip (system-on-a-chip - „SoC“) zur Verwendung in mobilen, tragbaren oder eingebetteten Vorrichtungen integriert ist.

In mindestens einer Ausführungsform kann das Verarbeitungssystem 2600 eine serverbasierte Spielplattform, eine Spielkonsole, eine Medienkonsole, eine mobile Spielkonsole, eine Handheld-Spielekonsole oder eine Online-Spielekonsole beinhalten oder darin integriert sein. In mindestens einer Ausführungsform ist das Verarbeitungssystem 2600 ein Mobiltelefon, ein Smartphone, eine Tablet-Rechenvorrichtung oder eine mobile Internet-Vorrichtung. In mindestens einer Ausführungsform kann das Verarbeitungssystem 2600 auch eine tragbare Vorrichtung beinhalten, mit dieser gekoppelt oder in diese integriert sein, wie z. B. eine tragbare Smartwatch-Vorrichtung, eine Smart-Eyewear-Vorrichtung, eine Augmented-Reality-Vorrichtung oder eine Virtual-Reality-Vorrichtung. In mindestens einer Ausführungsform ist das Verarbeitungssystem 2600 eine Fernseh- oder Set-Top-Box-Vorrichtung, die einen oder mehrere Prozessoren 2602 und eine grafische Schnittstelle aufweist, die durch einen oder mehrere Grafikprozessoren 2608 erzeugt wird.

In mindestens einer Ausführungsform beinhalten ein oder mehrere Prozessoren 2602 jeweils einen oder mehrere Prozessorkerne 2607 zum Verarbeiten von Anweisungen, die bei ihrer Ausführung Operationen für System- und Benutzer-Software durchführen. In mindestens einer Ausführungsform ist jeder von einem oder mehreren Prozessorkernen 2607 so konfiguriert, dass er einen spezifischen Anweisungssatz 2609 verarbeitet. In mindestens einer Ausführungsform kann der Anweisungssatz 2609 Complex Instruction Set Computing („CISC“), Reduced Instruction Set Computing („RISC“) oder Rechnen über Very Long Instruction Word („VUW“) ermöglichen. In mindestens einer Ausführungsform können die Prozessorkerne 2607 jeweils einen anderen Anweisungssatz 2609 verarbeiten, der Anweisungen enthalten kann, um die Emulation anderer Anweisungssätze zu erleichtern. In mindestens einer Ausführungsform kann der Prozessorkern 2607 auch andere Verarbeitungsvorrichtungen beinhalten, wie etwa einen digitalen Signalprozessor („DSP“).

In mindestens einer Ausführungsform beinhaltet der Prozessor 2602 einen Cache-Speicher („Cache“) 2604. In mindestens einer Ausführungsform kann der Prozessor 2602 einen einzelnen internen Cache oder mehrere Ebenen von internem Cache aufweisen. In mindestens einer Ausführungsform wird der Cache-Speicher von verschiedenen Komponenten des Prozessors 2602 gemeinsam genutzt. In mindestens einer Ausführungsform verwendet der Prozessor 2602 außerdem einen externen Cache (z. B. einen Ebene-3(Level 3 - „L3“-)-Cache oder einen Cache der letzten Ebene (Last Level Cache - „LLC“)) (nicht gezeigt), der von den Prozessorkernen 2607 unter Verwendung bekannter Cache-Kohärenztechniken gemeinsam genutzt werden kann. In mindestens einer Ausführungsform ist im Prozessor 2602 zusätzlich eine Registerbank 2606 enthalten, die unterschiedliche Arten von Registern zum Speichern unterschiedlicher Datenarten beinhalten kann (z. B. Ganzzahlregister, Fließkommaregister, Statusregister und ein Anweisungszeigerregister). In mindestens einer Ausführungsform kann die Registerbank 2606 Allzweckregister oder andere Register beinhalten.

In mindestens einer Ausführungsform sind ein oder mehrere Prozessor(en) 2602 mit einem oder mehreren Schnittstellenbus(sen) 2610 gekoppelt, um Kommunikationssignale, wie etwa Adress-, Daten- oder Steuersignale, zwischen dem Prozessor 2602 und anderen Komponenten im Verarbeitungssystem 2600 zu übertragen. In mindestens einer Ausführungsform kann der Schnittstellenbus 2610 in einer Ausführungsform ein Prozessorbus sein, wie etwa eine Version eines Direct-Media-Interface(„DMI“)-Busses. In mindestens einer Ausführungsform ist der Schnittstellenbus 2610 nicht auf einen DMI-Bus beschränkt und kann einen oder mehrere Peripheral-Component-Interconnect-Busse (z. B. „PCI“, PCI Express („PCIe“)), Speicherbusse oder andere Arten von Schnittstellenbussen beinhalten. In mindestens einer Ausführungsform beinhalten der/die Prozessor(en) 2602 eine integrierte Speichersteuerung 2616 und einen Plattformsteuerungs-Hub 2630. In mindestens einer Ausführungsform ermöglicht die Speichersteuerung 2616 die Kommunikation zwischen einer Speichervorrichtung und anderen Komponenten des Verarbeitungssystems 2600, während der Plattformsteuerungs-Hub (platform controller hub - „PCH“) 2630 Verbindungen zu Eingabe-/Ausgabe(„E/A“)-Vorrichtungen über einen lokalen E/A-Bus bereitstellt.

In mindestens einer Ausführungsform kann die Speichervorrichtung 2620 eine Vorrichtung mit dynamischem Direktzugriffsspeicher (dynamic random access memory - „DRAM“), eine Vorrichtung mit statischem Direktzugriffsspeicher (static random access memory - „SRAM“), eine Flash-Speicher-Vorrichtung, eine Phasenwechsel-Speichervorrichtung oder eine andere Speichervorrichtung mit geeigneter Leistung sein, um als Prozessorspeicher zu dienen. In mindestens einer Ausführungsform kann die Speichervorrichtung 2620 als Systemspeicher für das Verarbeitungssystem 2600 arbeiten, um Daten 2622 und Anweisungen 2621 zur Verwendung zu speichern, wenn ein oder mehrere Prozessoren 2602 eine Anwendung oder einen Prozess ausführen. In mindestens einer Ausführungsform ist die Speichersteuerung 2616 zudem an einen optionalen externen Grafikprozessor 2612 gekoppelt, der mit einem oder mehreren Grafikprozessoren 2608 in den Prozessoren 2602 kommunizieren kann, um Grafik- und Medienoperationen durchzuführen. In mindestens einer Ausführungsform kann eine Anzeigevorrichtung 2611 mit dem/den Prozessor(en) 2602 verbunden sein. In mindestens einer Ausführungsform kann die Anzeigevorrichtung 2611 eine oder mehrere von einer internen Anzeigevorrichtung, wie in einer mobilen elektronischen Vorrichtung oder einer Laptop-Vorrichtung, oder einer externen Anzeigevorrichtung beinhalten, die über eine Anzeigeschnittstelle (z. B. DisplayPort usw.) angeschlossen ist. In mindestens einer Ausführungsform kann die Anzeigevorrichtung 2611 eine am Kopf befestigte Anzeige (head mounted display - „HMD“) beinhalten, wie etwa eine stereoskopische Anzeigevorrichtung zur Verwendung bei Virtual-Reality(„VR“)-Anwendungen oder Augmented-Reality(„AR“)-Anwendungen.

In mindestens einer Ausführungsform ermöglicht der Plattformsteuerungs-Hub 2630, dass Peripheriegeräte mit der Speichervorrichtung 2620 und dem Prozessor 2602 über einen Hochgeschwindigkeits-E/A-Bus verbunden werden. In mindestens einer Ausführungsform beinhalten die E/A-Peripheriegeräte eine Audiosteuerung 2646, eine Netzwerksteuerung 2634, eine Firmware-Schnittstelle 2628, einen drahtlosen Transceiver 2626, Berührungssensoren 2625 und eine Datenspeichervorrichtung 2624 (z. B. Festplattenlaufwerk, Flash-Speicher usw.). In mindestens einer Ausführungsform kann sich die Datenspeichervorrichtung 2624 über eine Speicherschnittstelle (z. B. SATA) oder über einen Peripheriebus, wie etwa PCI oder PCIe, verbinden. In mindestens einer Ausführungsform können die Berührungssensoren 2625 Touchscreen-Sensoren, Drucksensoren oder Fingerabdrucksensoren beinhalten. In mindestens einer Ausführungsform kann der drahtlose Transceiver 2626 ein Wi-Fi-Transceiver, ein Bluetooth-Transceiver oder ein Mobilfunknetzwerk-Transceiver, wie etwa ein 3G-, 4G- oder Long-Term-Evolution(„LTE“)-Transceiver, sein. In mindestens einer Ausführungsform ermöglicht die Firmware-Schnittstelle 2628 die Kommunikation mit der System-Firmware und kann bei einem Beispiel eine vereinheitlichte erweiterbare Firmware-Schnittstelle (unified extensible firmware interface - „LIEFI“) sein. In mindestens einer Ausführungsform kann die Netzwerksteuerung 2634 eine Netzwerkverbindung zu einem drahtgebundenen Netzwerk ermöglichen. In mindestens einer Ausführungsform ist eine Hochleistungsnetzwerksteuerung (nicht gezeigt) mit dem Schnittstellenbus 2610 gekoppelt. In mindestens einer Ausführungsform ist die Audiosteuerung 2646 eine Mehrkanal-High-Definition-Audiosteuerung. In mindestens einer Ausführungsform beinhaltet das System 2600 eine optionale Legacy-E/A-Steuerung 2640 zum Koppeln von Legacy-Vorrichtungen (z. B. Personal System 2 („PS/2“)) an das Verarbeitungssystem 2600. In mindestens einer Ausführungsform kann der Plattformsteuerungs-Hub 2630 auch mit einer oder mehreren Universal-Serial-Bus(„USB“)-Steuerungen 2642 verbunden sein, die mit Eingabevorrichtungen, wie etwa Kombinationen aus Tastatur und Maus 2643, einer Kamera 2644 oder anderen USB-Eingabevorrichtungen, verbunden sind.

In mindestens einer Ausführungsform kann eine Instanz der Speichersteuerung 2616 und des Plattformsteuerungs-Hubs 2630 in einen diskreten externen Grafikprozessor, wie etwa den externen Grafikprozessor 2612, integriert sein. In mindestens einer Ausführungsform können der Plattformsteuerungs-Hub 2630 und/oder die Speichersteuerung 2616 extern zu einem oder mehreren Prozessor(en) 2602 sein. Zum Beispiel kann das Verarbeitungssystem 2600 in mindestens einer Ausführungsform eine externe Speichersteuerung 2616 und einen Plattformsteuerungs-Hub 2630 beinhalten, die als Speichersteuerungs-Hub und Peripheriegerätesteuerungs-Hub innerhalb eines Systemchipsatzes konfiguriert sein können, der mit Prozessor(en) 2602 kommuniziert. Bei mindestens einer Ausführungsform wird mindestens eine in 26 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlassen der bzw. die Prozessor(en) 2602 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

27 veranschaulicht ein Computersystem 2700 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das Computersystem 2700 ein System mit verbundenen Vorrichtungen und Komponenten, ein SOC oder eine Kombination davon sein. In mindestens einer Ausführungsform ist das Computersystem 2700 mit einem Prozessor 2702 gebildet, der Ausführungseinheiten beinhalten kann, um eine Anweisung auszuführen. In mindestens einer Ausführungsform kann das Computersystem 2700 ohne Einschränkung eine Komponente beinhalten, wie etwa einen Prozessor 2702, um Ausführungseinheiten einzusetzen, die eine Logik beinhalten, um Algorithmen zum Verarbeiten von Daten durchzuführen. In mindestens einer Ausführungsform kann das Computersystem 2700 Prozessoren beinhalten, wie etwa PENTIUM®-Prozessorfamilie, Mikroprozessoren von XeonTM, Itanium®, XScaleTM und/oder StrongARMTM, Intel® Core™ oder Intel® Nervana™, die von Intel® Corporation of Santa Clara, Kalifornien, erhältlich sind, obwohl auch andere Systeme (die PCs mit anderen Mikroprozessoren, Engineering-Workstations, Set-Top-Boxen und dergleichen beinhalten) verwendet werden können. In mindestens einer Ausführungsform kann das Computersystem 2700 eine Version des WINDOWS-Betriebssystems ausführen, das von der Microsoft Corporation in Redmond, Washington, erhältlich ist, obwohl auch andere Betriebssysteme (in einem Beispiel UNIX und Linux), eingebettete Software und/oder grafische Benutzeroberflächen verwendet werden können.

In mindestens einer Ausführungsform kann das Computersystem 2700 in anderen Vorrichtungen verwendet werden, wie etwa Handheld-Vorrichtungen und eingebetteten Anwendungen. Einige Beispiele für Handheld-Vorrichtungen sind Mobiltelefone, Internetprotokoll-Vorrichtungen, Digitalkameras, persönliche digitale Assistenten („PDA“) und tragbare PCs. In mindestens einer Ausführungsform können eingebettete Anwendungen einen Mikrocontroller, einen digitalen Signalprozessor (DSP), ein SoC, Netzwerkcomputer („NetPCs“), Set-Top-Boxen, Netzwerk-Hubs, Switches eines Weitverkehrsnetzwerks („WAN“) oder ein beliebiges anderes System beinhalten, das eine oder mehrere Anweisungen durchführen kann.

In mindestens einer Ausführungsform kann das Computersystem 2700 ohne Einschränkung einen Prozessor 2702 beinhalten, der ohne Einschränkung eine oder mehrere Ausführungseinheiten 2708 beinhalten kann, die konfiguriert sein können, um ein Compute-Unified-Device-Architecture(„CUDA“)-Programm (CUDA® wird von NVIDIA Corporation, Santa Clara, Kalifornien entwickelt) auszuführen. In mindestens einer Ausführungsform ist ein CUDA-Programm mindestens ein Abschnitt einer Softwareanwendung, der in einer CUDA-Programmiersprache geschrieben ist. In mindestens einer Ausführungsform ist das Computersystem 2700 ein Desktop- oder Serversystem mit einem einzelnen Prozessor. In mindestens einer Ausführungsform kann das Computersystem 2700 ein Mehrprozessorsystem sein. In mindestens einer Ausführungsform kann der Prozessor 2702 ohne Einschränkung einen CISC-Mikroprozessor, einen RISC-Mikroprozessor, einen VLIW-Mikroprozessor, einen Prozessor, der eine Kombination von Anweisungssätzen implementiert, oder eine beliebige andere Prozessorvorrichtung, wie etwa ein digitaler Signalprozessor, in mindestens einer Ausführungsform beinhalten. Bei einem Beispiel kann der Prozessor 2702 an einen Prozessorbus 2710 gekoppelt sein, der Datensignale zwischen dem Prozessor 2702 und anderen Komponenten im Computersystem 2700 übertragen kann.

In mindestens einer Ausführungsform kann der Prozessor 2702 ohne Einschränkung einen internen Cachespeicher („Cache“) 2704 der Ebene 1 („L1“) beinhalten. In mindestens einer Ausführungsform kann der Prozessor 2702 einen einzelnen internen Cache oder mehrere Ebenen von internem Cache aufweisen. In mindestens einer Ausführungsform kann sich der Cache-Speicher extern zu dem Prozessor 2702 befinden. In mindestens einer Ausführungsform kann der Prozessor 2702 auch eine Kombination von sowohl internen als auch externen Caches beinhalten. In mindestens einer Ausführungsform kann eine Registerbank 2706 unterschiedliche Arten von Daten in verschiedenen Registern speichern, einschließlich ohne Einschränkung Ganzzahlregistern, Gleitkommaregistern, Statusregistern und eines Anweisungszeigerregisters.

In mindestens einer Ausführungsform befindet sich die Ausführungseinheit 2708, einschließlich ohne Einschränkung der Logik zum Durchführen von Ganzzahl- und Gleitkommaoperationen, ebenfalls in dem Prozessor 2702. Der Prozessor 2702 kann auch Festwertspeicher (read only memory - „ROM“) für Mikrocode („µcode“) beinhalten, der Mikrocode für bestimmte Makroanweisungen speichert. In mindestens einer Ausführungsform kann die Ausführungseinheit 2708 Logik zum Handhaben eines gepackten Anweisungssatzes 2709 beinhalten. In mindestens einer Ausführungsform können Operationen, die von vielen Multimediaanwendungen verwendet werden, unter Verwendung von gepackten Daten in einem Allzweckprozessor 2702 durch das Beinhalten des gepackten Anweisungssatzes 2709 in einen Anweisungssatz eines Allzweckprozessors 2702 durchgeführt werden, zusammen mit einer assoziierten Schaltung, um Anweisungen auszuführen. In mindestens einer Ausführungsform können viele Multimediaanwendungen beschleunigt und effizienter durch das Verwenden der vollen Breite des Datenbusses eines Prozessors zum Durchführen von Operationen an gepackten Daten ausgeführt werden, wodurch die Notwendigkeit beseitigt werden kann, kleinere Dateneinheiten über den Datenbus des Prozessors zu übertragen, um eine oder mehrere Operationen an einem Datenelement nach dem anderen durchzuführen.

In mindestens einer Ausführungsform kann die Ausführungseinheit 2708 auch in Mikrocontrollern, eingebetteten Prozessoren, Grafikvorrichtungen, DSPs und anderen Arten von Logikschaltungen verwendet werden. In mindestens einer Ausführungsform kann das Computersystem 2700 ohne Einschränkung einen Speicher 2720 beinhalten. In mindestens einer Ausführungsform kann der Speicher 2720 als eine DRAM-Vorrichtung, eine SRAM-Vorrichtung, Flash-Speichervorrichtung oder andere Speichervorrichtung implementiert sein. Der Speicher 2720 kann Anweisung(en) 2719 und/oder Daten 2721 speichern, die durch Datensignale dargestellt sind, die durch den Prozessor 2702 ausgeführt werden können.

In mindestens einer Ausführungsform kann ein Systemlogikchip an den Prozessorbus 2710 und den Speicher 2720 gekoppelt sein. In mindestens einer Ausführungsform kann ein Systemlogikchip ohne Einschränkung einen Speichersteuerungs-Hub („MCH“) 2716 beinhalten und kann der Prozessor 2702 mit dem MCH 2716 über den Prozessorbus 2710 kommunizieren. In mindestens einer Ausführungsform kann der MCH 2716 dem Speicher 2720 einen Speicherpfad 2718 mit hoher Bandbreite für die Anweisungs- und Datenspeicherung sowie für die Speicherung von Grafikbefehlen, Daten und Texturen bereitstellen. In mindestens einer Ausführungsform kann der MCH 2716 Datensignale zwischen dem Prozessor 2702, dem Speicher 2720 und anderen Komponenten im Computersystem 2700 leiten und Datensignale zwischen dem Prozessorbus 2710, dem Speicher 2720 und einer System-E/A 2722 überbrücken. In mindestens einer Ausführungsform kann der Systemlogikchip einen Grafikport zur Kopplung mit einer Grafiksteuerung bereitstellen. In mindestens einer Ausführungsform kann der MCH 2716 über einen Speicherweg 2718 mit hoher Bandbreite an den Speicher 2720 gekoppelt sein und kann die Grafik-/Videokarte 2712 über eine Zusammenschaltung eines beschleunigten Grafikports (Accelerated Graphics Port - „AGP“) 2714 an den MCH 2716 gekoppelt sein.

In mindestens einer Ausführungsform kann das Computersystem 2700 die System-E/A 2722 verwenden, die ein proprietärer Hub-Schnittstellenbus ist, um den MCH 2716 mit dem E/A-Steuerungs-Hub (I/O controller hub - „ICH“) 2730 zu koppeln. In mindestens einer Ausführungsform kann der ICH 2730 direkte Verbindungen zu einigen E/A-Vorrichtungen über einen lokalen E/A-Bus bereitstellen. In mindestens einer Ausführungsform kann der lokale E/A-Bus ohne Einschränkung einen Hochgeschwindigkeits-E/A-Bus zum Verbinden von Peripheriegeräten mit dem Speicher 2720, einem Chipsatz und dem Prozessor 2702 beinhalten. Beispiele können ohne Einschränkung eine Audiosteuerung 2729, einen Firmware-Hub („Flash-BIOS“) 2728, einen drahtlosen Transceiver 2726, einen Datenspeicher 2724, eine Legacy-E/A-Steuerung 2723, die eine Benutzereingabeschnittstelle 2725 und eine Tastaturschnittstelle enthält, einen seriellen Erweiterungsport 2777, wie etwa einen USB, und eine Netzwerksteuerung 2734 beinhalten. Der Datenspeicher 2724 kann ein Festplattenlaufwerk, ein Diskettenlaufwerk, eine CD-ROM-Vorrichtung, eine Flash-Speichervorrichtung oder eine andere Massenspeichervorrichtung umfassen.

In mindestens einer Ausführungsform veranschaulicht 27 ein System, das zusammengeschaltete Hardware-Vorrichtungen oder „Chips“ beinhaltet. In mindestens einer Ausführungsform kann 27 ein beispielhaftes SoC veranschaulichen. In mindestens einer Ausführungsform können die in 27 veranschaulichten Vorrichtungen mit proprietären Zusammenschaltungen, standardisierten Zusammenschaltungen (z. B. PCIe) oder einer Kombination davon zusammengeschaltet sein. In mindestens einer Ausführungsform sind eine oder mehrere Komponenten des Systems 2700 unter Verwendung von Compute-Express-Link(„CXL“)-Verbindungen zusammengeschaltet. Bei mindestens einer Ausführungsform wird mindestens eine in 27 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Prozessor 2702 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

28 veranschaulicht ein System 2800 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist das System 2800 eine elektronische Vorrichtung, die einen Prozessor 2810 nutzt. In mindestens einer Ausführungsform kann das System 2800 bei einem Beispiel und ohne Einschränkung ein Notebook, ein Tower-Server, ein Rack-Server, ein Blade-Server, ein Laptop, ein Desktop, ein Tablet, eine Mobilvorrichtung, ein Telefon, ein eingebetteter Computer oder eine beliebige andere geeignete elektronische Vorrichtung sein.

In mindestens einer Ausführungsform kann das System 2800 ohne Einschränkung einen Prozessor 2810 beinhalten, der mit einer beliebigen geeigneten Anzahl oder Art von Komponenten, Peripheriegeräten, Modulen oder Vorrichtungen kommunikativ gekoppelt ist. In mindestens einer Ausführungsform ist der Prozessor 2810 unter Verwendung eines Busses oder einer Schnittstelle gekoppelt, wie etwa eines 12C-Busses, eines Systemverwaltungsbusses (System Management Bus - „SMBus“), eines Busses mit geringer Pin-Anzahl (Low Pin Count - „LPC“), einer seriellen Peripherieschnittstelle (Serial Peripheral Interface - „SPI“), eines High-Definition-Audio(„HDA“)-Busses, eines Serial-Advance-Technology-Attachment(„SATA“)-Busses, eines USB (Versionen 1, 2 oder 3) oder eines Busses eines universellen asynchronen Empfänger/Senders (Universal Asynchronous Receiver/Transmitter - „UART“). In mindestens einer Ausführungsform veranschaulicht 28 ein System, das zusammengeschaltete Hardware-Vorrichtungen oder „Chips“ beinhaltet. In mindestens einer Ausführungsform kann 28 ein beispielhaftes SoC veranschaulichen. In mindestens einer Ausführungsform können die in 28 veranschaulichten Vorrichtungen mit proprietären Zusammenschaltungen, standardisierten Zusammenschaltungen (z. B. PCIe) oder einer Kombination davon zusammengeschaltet sein. In mindestens einer Ausführungsform sind eine oder mehrere Komponenten aus 28 unter Verwendung von CXL-Zusammenschaltungen zusammengeschaltet.

In mindestens einer Ausführungsform kann 28 Folgendes beinhalten: eine Anzeige 2824, einen Berührungsbildschirm 2825, ein Touchpad 2830, eine Nahfeldkommunikationseinheit (Near Field Communications unit -„NFC“) 2845, einen Sensor-Hub 2840, einen Wärmesensor 2846, einen Express-Chipsatz („EC“) 2835, ein Trusted-Platform-Modul („TPM“) 2838, BIOS-/Firmware-/Flash-Speicher („BIOS, FW Flash“) 2822, einen DSP 2860, ein Festkörperlaufwerk (Solid State Disk - „SSD“) oder ein Festplattenlaufwerk (Hard Disk Drive - „HDD“) 2820, eine Einheit für ein drahtloses lokales Netzwerk (Wireless Local Area Network - „WLAN“) 2850, eine Bluetooth-Einheit 2852, eine Einheit für ein drahtloses Weitbereichsnetzwerk (Wireless Wide Area Network - „WWAN“) 2856, ein globales Positionsbestimmungssystem („GPS“) 2855, eine Kamera („USB-3.0-Kamera“) 2854, wie etwa eine USB-3.0-Kamera, oder eine Speichereinheit mit doppelter Datenrate bei niedriger Leistung (Low Power Double Data Rate - „LPDDR“) („LPDDR3“) 2815, die bei einem Beispiel im LPDDR3-Standard implementiert ist. Diese Komponenten können jeweils auf eine beliebige geeignete Weise implementiert sein.

In mindestens einer Ausführungsform können andere Komponenten durch die vorstehend erörterten Komponenten kommunikativ mit dem Prozessor 2810 gekoppelt sein. In mindestens einer Ausführungsform können ein Beschleunigungsmesser 2841, ein Umgebungslichtsensor (ambient light sensor - „ALS“) 2842, ein Kompass 2843 und ein Gyroskop 2844 kommunikativ an den Sensor-Hub 2840 gekoppelt sein. In mindestens einer Ausführungsform können ein Wärmesensor 2839, ein Lüfter 2837, eine Tastatur 2846 und ein Touchpad 2830 kommunikativ an den EC 2835 gekoppelt sein. In mindestens einer Ausführungsform können ein Lautsprecher 2863, Kopfhörer 2864 und ein Mikrofon („mic“) 2865 kommunikativ an eine Audioeinheit („Audiocodec und Klasse-D-Verst.“) 2864 gekoppelt sein, die wiederum kommunikativ an den DSP 2860 gekoppelt sein kann. In mindestens einer Ausführungsform kann die Audioeinheit 2864 zum Beispiel und ohne Einschränkung einen Audio-Codierer/-Decodierer („Codec“) und einen Klasse-D-Verstärker beinhalten. In mindestens einer Ausführungsform kann eine SIM-Karte („SIM“) 2857 kommunikativ an die WWAN-Einheit 2856 gekoppelt sein. In mindestens einer Ausführungsform können Komponenten, wie etwa die WLAN-Einheit 2850 und die Bluetooth-Einheit 2852 sowie die WWAN-Einheit 2856, in einem Next Generation Form Factor („NGFF“) implementiert sein. Bei mindestens einer Ausführungsform wird mindestens eine in 28 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Prozessor 2810 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

29 veranschaulicht eine beispielhafte integrierte Schaltung 2900 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die beispielhafte integrierte Schaltung 2900 ein SoC, das unter Verwendung eines oder mehrerer IP-Kerne hergestellt werden kann. In mindestens einer Ausführungsform beinhaltet die integrierte Schaltung 2900 einen oder mehrere Anwendungsprozessor(en) 2905 (z.B. CPUs), mindestens einen Grafikprozessor 2910 und sie kann zusätzlich einen Bildprozessor 2915 und/oder einen Videoprozessor 2920 beinhalten, von denen jeder beliebige ein modularer IP-Kern sein kann. In mindestens einer Ausführungsform beinhaltet die integrierte Schaltung 2900 Peripherie- oder Buslogik, die eine USB-Steuerung 2925, eine UART-Steuerung 2930, eine SPI/SDIO-Steuerung 2935 und eine I2S/I2C-Steuerung 2940 beinhaltet. In mindestens einer Ausführungsform kann die integrierte Schaltung 2900 eine Anzeigevorrichtung 2945 beinhalten, die an eine oder mehrere von einer High-Definition-Multimedia-Interface(„HDMI“)-Steuerung 2950 und einer Mobile-Industry-Processor -I nterface(„M I P I“)-Anzeigeschnittstelle 2955 gekoppelt ist. In mindestens einer Ausführungsform kann die Speicherung durch ein Flash-Speicherteilsystem 2960 bereitgestellt sein, das Flash-Speicher und eine Flash-Speichersteuerung beinhaltet. In mindestens einer Ausführungsform kann eine Speicherschnittstelle über eine Speichersteuerung 2965 für den Zugriff auf SDRAM- oder SRAM-Speichervorrichtungen bereitgestellt sein. In mindestens einer Ausführungsform beinhalten einige integrierte Schaltungen zusätzlich eine eingebettete Sicherheits-Engine 2970. Bei mindestens einer Ausführungsform wird mindestens eine in 29 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlassen der bzw. die Anwendungsprozessor(en) eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

30 veranschaulicht ein Rechensystem 3000 gemäß mindestens einer Ausführungsform; In mindestens einer Ausführungsform beinhaltet das Rechensystem 3000 ein Verarbeitungsteilsystem 3001 mit einem oder mehreren Prozessor(en) 3002 und einem Systemspeicher 3004, der über einen Zusammenschaltungsweg kommuniziert, der einen Speicher-Hub 3005 beinhalten kann. In mindestens einer Ausführungsform kann der Speicher-Hub 3005 eine separate Komponente innerhalb einer Chipsatzkomponente sein oder kann in einen oder mehrere Prozessor(en) 3002 integriert sein. In mindestens einer Ausführungsform ist der Speicher-Hub 3005 über eine Kommunikationsverbindung 3006 mit einem E/A-Teilsystem 3011 gekoppelt. In mindestens einer Ausführungsform beinhaltet das E/A-Teilsystem 3011 einen E/A-Hub 3007, der es dem Rechensystem 3000 ermöglichen kann, Eingaben von einer oder mehreren Eingabevorrichtung(en) 3008 zu empfangen. In mindestens einer Ausführungsform kann der E/A-Hub 3007 es einer Anzeigesteuerung, die in einem oder mehreren Prozessor(en) 3002 beinhaltet sein kann, ermöglichen, einer oder mehreren Anzeigevorrichtung(en) 3010A Ausgaben bereitzustellen. In mindestens einer Ausführungsform können eine oder mehrere mit dem E/A-Hub 3007 gekoppelte Anzeigevorrichtung(en) 3010A eine lokale, interne oder eingebettete Anzeigevorrichtung beinhalten.

In mindestens einer Ausführungsform beinhaltet das Verarbeitungsteilsystem 3001 einen oder mehrere Parallelprozessor(en) 3012, die über einen Bus oder eine andere Kommunikationsverknüpfung 3013 an den Speicher-Hub 3005 gekoppelt sind. In mindestens einer Ausführungsform kann die Kommunikationsverbindung 3013 eine von einer beliebigen Anzahl von auf Standards basierenden Kommunikationsverbindungstechnologien oder - protokollen sein, wie etwa, aber nicht beschränkt auf PCIe, oder kann eine herstellerspezifische Kommunikationsschnittstelle oder Kommunikationsstruktur sein. In mindestens einer Ausführungsform bilden ein oder mehrere Parallelprozessor(en) 3012 ein rechenfokussiertes Parallel- oder Vektorverarbeitungssystem, das eine große Anzahl von Verarbeitungskernen und/oder Verarbeitungs-Clustern beinhalten kann, wie etwa einen Prozessor mit vielen integrierten Kernen. In mindestens einer Ausführungsform bilden ein oder mehrere Parallelprozessor(en) 3012 ein Grafikverarbeitungsteilsystem, das Pixel an eine oder mehrere Anzeigevorrichtung(en) 3010A ausgeben kann, die über den E/A-Hub 3007 gekoppelt sind. In mindestens einer Ausführungsform können ein oder mehrere Parallelprozessor(en) 3012 auch eine Anzeigesteuerung und eine Anzeigeschnittstelle (nicht gezeigt) beinhalten, um eine direkte Verbindung zu einer oder mehreren Anzeigevorrichtung(en) 3010B zu ermöglichen.

In mindestens einer Ausführungsform kann eine Systemspeichereinheit 3014 mit dem E/A-Hub 3007 verbunden sein, um einen Speichermechanismus für das Rechensystem 3000 bereitzustellen. In mindestens einer Ausführungsform kann ein E/A-Switch 3016 verwendet werden, um einen Schnittstellenmechanismus bereitzustellen, um Verbindungen zwischen dem E/A-Hub 3007 und anderen Komponenten zu ermöglichen, wie etwa einem Netzwerkadapter 3018 und/oder einem drahtlosen Netzwerkadapter 3019, die in eine Plattform integriert sein können, und verschiedenen anderen Vorrichtungen, die über eine oder mehrere Erweiterungsvorrichtung(en) 3020 hinzugefügt werden können. In mindestens einer Ausführungsform kann der Netzwerkadapter 3018 ein Ethernet-Adapter oder ein anderer drahtgebundener Netzwerkadapter sein. In mindestens einer Ausführungsform kann der drahtlose Netzwerkadapter 3019 eine oder mehrere von einer Wi-Fi-, Bluetooth-, NFC- oder anderen Netzwerkvorrichtung beinhalten, die ein oder mehrere drahtlose Funkvorrichtungen beinhaltet.

In mindestens einer Ausführungsform kann das Rechensystem 3000 andere Komponenten beinhalten, die nicht ausdrücklich gezeigt sind, die USB oder andere Port-Verbindungen, optische Speicherlaufwerke, Videoaufnahmevorrichtungen und/oder Variationen davon beinhalten und auch mit dem E/A-Hub 3007 verbunden sein können. In mindestens einer Ausführungsform können Kommunikationswege, die verschiedene Komponenten in 30 zusammenschalten, unter Verwendung beliebiger geeigneter Protokolle implementiert sein, wie etwa auf PCI basierte Protokolle (z. B. PCIe) oder andere Bus- oder Punkt-zu-Punkt-Kommunikationsschnittstellen und/oder -protokoll(e), wie etwa NVLink-Hochgeschwindigkeitszusammenschaltung, oder Zusammenschaltungsprotokolle.

In mindestens einer Ausführungsform schließen ein oder mehrere Parallelprozessoren 3012 eine Schaltung ein, die für die Grafik- und Videoverarbeitung optimiert ist, was bei einem Beispiel eine Videoausgabeschaltung beinhaltet, und eine Grafikverarbeitungseinheit („GPU“) darstellt. In mindestens einer Ausführungsform beinhalten ein oder mehrere Parallelprozessor(en) 3012 Schaltungen, die für eine Allzweckverarbeitung optimiert sind. In mindestens einer Ausführungsform können die Komponenten des Rechensystems 3000 in ein oder mehrere andere Systemelemente auf einer einzelnen integrierten Schaltung integriert sein. In mindestens einer Ausführungsform können ein oder mehrere Parallelprozessor(en) 3012, der Speicher-Hub 3005, der/die Prozessor(en) 3002 und der E/A-Hub 3007 in eine integrierte SoC-Schaltung integriert sein. In mindestens einer Ausführungsform können die Komponenten des Rechensystems 3000 in ein einzelnes Gehäuse integriert sein, um eine Konfiguration mit einem System in einem Gehäuse (system in package - „SIP“) zu bilden. In mindestens einer Ausführungsform kann mindestens ein Abschnitt der Komponenten des Rechensystems 3000 in ein Mehrchipmodul (multi-chip module - „MCM“) integriert sein, das mit anderen Mehrchipmodulen zu einem modularen Rechensystem zusammengeschaltet sein kann. In mindestens einer Ausführungsform werden das E/A-Teilsystem 3011 und die Anzeigevorrichtungen 3010B aus dem Rechensystem 3000 weggelassen. Bei mindestens einer Ausführungsform wird mindestens eine in 30 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlassen der bzw. die Prozessor(en) eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

VERARBEITUNGSSYSTEME

Die folgenden Figuren legen ohne Einschränkung beispielhafte Verarbeitungssysteme dar, die verwendet werden können, um mindestens eine Ausführungsform zu implementieren.

31 veranschaulicht eine beschleunigte Verarbeitungseinheit (accelerated processing unit - „APU“) 3100 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird die APU 3100 von der AMD Corporation, Santa Clara, Kalifornien, entwickelt. In mindestens einer Ausführungsform kann die APU 3100 so konfiguriert werden, dass sie ein Anwendungsprogramm, z. B. ein CUDA-Programm, ausführt. In mindestens einer Ausführungsform beinhaltet die APU 3100 ohne Einschränkung einen Kernkomplex 3110, einen Grafikkomplex 3140, eine Struktur 3160, E/A-Schnittstellen 3170, Speichersteuerungen 3180, eine Anzeigesteuerung 3192 und eine Multimedia-Engine 3194. In mindestens einer Ausführungsform kann die APU 3100 ohne Einschränkung eine beliebige Anzahl von Kernkomplexen 3110, eine beliebige Anzahl von Grafikkomplexen 3140, eine beliebige Anzahl von Anzeigesteuerungen 3192 und eine beliebige Anzahl von Multimedia-Engines 3194 in einer beliebigen Kombination beinhalten. Zu Erläuterungszwecken werden hierin mehrere Instanzen von gleichen Objekten mit Bezugszeichen bezeichnet, die ein Objekt identifizieren, und in Klammern gesetzte Nummern identifizieren eine Instanz, wo dies erforderlich ist.

In mindestens einer Ausführungsform ist der Kernkomplex 3110 eine CPU, ist der Grafikkomplex 3140 eine GPU und ist die APU 3100 eine Verarbeitungseinheit, die ohne Einschränkung 3110 und 3140 auf einem einzelnen Chip integriert. In mindestens einer Ausführungsform können dem Kernkomplex 3110 einige Tasks zugewiesen werden und können dem Grafikkomplex 3140 andere Tasks zugewiesen werden. In mindestens einer Ausführungsform ist der Kernkomplex 3110 konfiguriert, um mit der APU 3100 assoziierte Hauptsteuersoftware, wie etwa ein Betriebssystem, auszuführen. In mindestens einer Ausführungsform ist der Kernkomplex 3110 ein Masterprozessor der APU 3100, der Operationen anderer Prozessoren steuert und koordiniert. In mindestens einer Ausführungsform gibt der Kernkomplex 3110 Befehle aus, die eine Operation des Grafikkomplexes 3140 steuern. In mindestens einer Ausführungsform kann der Kernkomplex 3110 konfiguriert sein, um vom Host ausführbaren Code, der vom CUDA-Quellcode abgeleitet ist, auszuführen, und der Grafikkomplex 3140 kann konfiguriert sein, um von der Vorrichtung ausführbaren Code, der vom CUDA-Quellcode abgeleitet ist, auszuführen.

In mindestens einer Ausführungsform beinhaltet der Kernkomplex 3110 ohne Einschränkung die Kerne 3120(1)-3120(4) und einen L3-Cache 3130. In mindestens einer Ausführungsform kann der Kernkomplex 3110 ohne Einschränkung eine beliebige Anzahl von Kernen 3120 und eine beliebige Anzahl und Art von Caches in beliebiger Kombination beinhalten. In mindestens einer Ausführungsform sind die Kerne 3120 konfiguriert, um Anweisungen einer konkreten Anweisungssatzarchitektur (instruction set architecture - „ISA“) auszuführen. In mindestens einer Ausführungsform ist jeder Kern 3120 ein CPU-Kern.

In mindestens einer Ausführungsform beinhaltet jeder Kern 3120 ohne Einschränkung eine Abruf-/Decodiereinheit 3122, eine Ganzzahl-Ausführungs-Engine 3124, eine Gleitkomma-Ausführungs-Engine 3126 und einen L2-Cache 3128. In mindestens einer Ausführungsform ruft die Abruf-/Decodiereinheit 3122 Anweisungen ab, decodiert solche Anweisungen, erzeugt Mikrooperationen und sendet separate Mikroanweisungen an die Ganzzahl-Ausführungs-Engine 3124 und die Gleitkomma-Ausführungs-Engine 3126 ab. In mindestens einer Ausführungsform kann die Abruf-/Decodiereinheit 3122 gleichzeitig eine Mikroanweisung an die Ganzzahl-Ausführungs-Engine 3124 und eine weitere Mikroanweisung an die Gleitkomma-Ausführungs-Engine 3126 absenden. In mindestens einer Ausführungsform führt die Ganzzahl-Ausführungs-Engine 3124 ohne Einschränkung Ganzzahl- und Speicheroperationen aus. In mindestens einer Ausführungsform führt die Gleitkomma-Engine 3126 ohne Einschränkung Gleitkomma- und Vektoroperationen aus. In mindestens einer Ausführungsform sendet die Abruf-/Decodiereinheit 3122 Mikroanweisungen an eine einzelne Ausführungs-Engine aus, die sowohl die Ganzzahl-Ausführungs-Engine 3124 als auch die Gleitkomma-Ausführungs-Engine 3126 ersetzt.

In mindestens einer Ausführungsform kann jeder Kern 3120(i), wobei i eine ganze Zahl ist, die eine konkrete Instanz des Kerns 3120 darstellt, auf den im Kern 3120(i) beinhalteten L2-Cache 3128(i) zugreifen. In mindestens einer Ausführungsform ist jeder im Kernkomplex 3110(j), wobei j eine ganze Zahl ist, die eine konkrete Instanz des Kernkomplexes 3110 darstellt, beinhaltete Kern 3120 mit anderen Kernen 3120, die im Kernkomplex 3110(j) beinhaltet sind, über den L3-Cache 3130(j), der im Kernkomplex 3110(j) beinhaltet ist, verbunden. In mindestens einer Ausführungsform können die im Kernkomplex 3110(j), wobei j eine ganze Zahl ist, die eine konkrete Instanz des Kernkomplexes 3110 darstellt, beinhalteten Kerne 3120 auf den gesamten L3-Cache 3130(j), der im Kernkomplex 3110(j) beinhaltet ist, zugreifen. In mindestens einer Ausführungsform kann der L3-Cache 3130 ohne Einschränkung eine beliebige Anzahl von Slices beinhalten.

In mindestens einer Ausführungsform kann der Grafikkomplex 3140 konfiguriert sein, um Rechenoperationen auf hochparallele Weise durchzuführen. In mindestens einer Ausführungsform ist der Grafikkomplex 3140 konfiguriert, um Grafikpipelineoperationen auszuführen, wie beispielsweise Zeichenbefehle, Pixeloperationen, geometrische Berechnungen und andere Operationen, die mit dem Rendern eines Bildes auf einer Anzeige assoziiert sind. In mindestens einer Ausführungsform ist der Grafikkomplex 3140 konfiguriert, um Operationen auszuführen, die sich nicht auf Grafiken beziehen. In mindestens einer Ausführungsform ist der Grafikkomplex 3140 konfiguriert, um sowohl Operationen, die sich auf Grafiken beziehen, als auch Operationen, die sich nicht auf Grafiken beziehen, auszuführen.

In mindestens einer Ausführungsform beinhaltet der Grafikkomplex 3140 ohne Einschränkung eine beliebige Anzahl von Recheneinheiten 3150 und einen L2-Cache 3142. In mindestens einer Ausführungsform nutzen die Recheneinheiten 3150 den L2-Cache 3142 gemeinsam. In mindestens einer Ausführungsform ist der L2-Cache 3142 partitioniert. In mindestens einer Ausführungsform beinhaltet der Grafikkomplex 3140 ohne Einschränkung eine beliebige Anzahl von Recheneinheiten 3150 und eine beliebige Anzahl (einschließlich null) und Art von Caches. In mindestens einer Ausführungsform beinhaltet der Grafikkomplex 3140 ohne Einschränkung eine beliebige Menge an dedizierter Grafikhardware.

In mindestens einer Ausführungsform beinhaltet jede Recheneinheit 3150 ohne Einschränkung eine beliebige Anzahl von SIMD-Einheiten 3152 und einen gemeinsam genutzten Speicher 3154. In mindestens einer Ausführungsform implementiert jede SIMD-Einheit 3152 eine SIMD-Architektur und ist konfiguriert, um Operationen parallel durchzuführen. In mindestens einer Ausführungsform kann jede Recheneinheit 3150 eine beliebige Anzahl von Thread-Blöcken ausführen, aber jeder Thread-Block wird auf einer einzelnen Recheneinheit 3150 ausgeführt. In mindestens einer Ausführungsform beinhaltet ein Thread-Block ohne Einschränkung eine beliebige Anzahl von Ausführungs-Threads. In mindestens einer Ausführungsform ist eine Arbeitsgruppe ein Thread-Block. In mindestens einer Ausführungsform führt jede SIMD-Einheit 3152 einen anderen Warp aus. In mindestens einer Ausführungsform ist ein Warp eine Gruppe von Threads (z. B. 16 Threads), wobei jeder Thread in einem Warp zu einem einzelnen Thread-Block gehört und konfiguriert ist, um einen anderen Datensatz basierend auf einem einzelnen Satz von Anweisungen zu verarbeiten. In mindestens einer Ausführungsform kann Prädikation verwendet werden, um einen oder mehrere Threads in einem Warp zu deaktivieren. In mindestens einer Ausführungsform ist ein Pfad ein Thread. In mindestens einer Ausführungsform ist ein Arbeitselement ein Thread. In mindestens einer Ausführungsform ist eine Wellenfront ein Warp. In mindestens einer Ausführungsform können sich verschiedene Wellenfronten in einem Thread-Block miteinander synchronisieren und über den gemeinsam genutzten Speicher 3154 kommunizieren.

In mindestens einer Ausführungsform ist die Struktur 3160 eine Systemzusammenschaltung, die Daten- und Steuerübertragungen über den Kernkomplex 3110, den Grafikkomplex 3140, die E/A-Schnittstellen 3170, die Speichersteuerungen 3180, die Anzeigesteuerung 3192 und die Multimedia-Engine 3194 ermöglicht. In mindestens einer Ausführungsform kann die APU 3100 ohne Einschränkung eine beliebige Menge und Art von Systemzusammenschaltung zusätzlich zu oder anstelle der Struktur 3160 beinhalten, die Daten- und Steuerübertragungen über eine beliebige Anzahl und Art von direkt oder indirekt verbundenen Komponenten ermöglicht, die sich innerhalb oder außerhalb der APU 3100 befinden können. In mindestens einer Ausführungsform repräsentieren die E/A-Schnittstellen 3170 eine beliebige Anzahl und Art von E/A-Schnittstellen (z. B. PCI, PCI-Extended („PCI-X“), PCIe, Gigabit-Ethernet („GBE“), USB usw.). In mindestens einer Ausführungsform sind verschiedene Arten von Peripheriegeräten mit E/A-Schnittstellen 3170 gekoppelt. In mindestens einer Ausführungsform können Peripheriegeräte, die mit den E/A-Schnittstellen 3170 gekoppelt sind, ohne Einschränkung Tastaturen, Mäuse, Drucker, Scanner, Joysticks oder andere Arten von Spielesteuerungen, Medienaufzeichnungsvorrichtungen, externe Speichervorrichtungen, Netzwerkkarten usw. beinhalten.

In mindestens einer Ausführungsform zeigt die Anzeigesteuerung AMD92 Bilder auf einer oder mehreren Anzeigevorrichtung(en) an, wie etwa einer Flüssigkristallanzeige (liquid crystal display - „LCD“). In mindestens einer Ausführungsform beinhaltet die Multimedia-Engine 3194 ohne Einschränkung eine beliebige Menge und Art von Schaltungen, die sich auf Multimedia beziehen, wie etwa einen Video-Decodierer, einen Video-Codierer, einen Bildsignalprozessor usw. In mindestens einer Ausführungsform ermöglichen die Speichersteuerungen 3180 Datenübertragungen zwischen der APU 3100 und einem vereinheitlichten Systemspeicher 3190. In mindestens einer Ausführungsform nutzen der Kernkomplex 3110 und der Grafikkomplex 3140 den vereinheitlichten Systemspeicher 3190 gemeinsam.

In mindestens einer Ausführungsform implementiert die APU 3100 ein Speicherteilsystem, das ohne Einschränkung eine beliebige Menge und Art von Speichersteuerungen 3180 und Speichervorrichtungen (z. B. gemeinsam genutzter Speicher 3154) beinhaltet, die einer Komponente zugeordnet oder von mehreren Komponenten gemeinsam genutzt werden können. In mindestens einer Ausführungsform implementiert die APU 3100 ein Cache-Teilsystem, das ohne Einschränkung einen oder mehrere Cache-Speicher (z.B. L2-Caches 3228, L3-Cache 3130 und L2-Cache 3142) beinhaltet, die jeweils für eine beliebige Anzahl von Komponenten reserviert sein können oder von diesen gemeinsam genutzt werden können (z. B. Kerne 3120, Kernkomplex 3110, SIMD-Einheiten 3152, Recheneinheiten 3150 und Grafikkomplex 3140). Bei mindestens einer Ausführungsform wird mindestens eine in 31 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst die APU 3100 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

32 veranschaulicht eine CPU 3200 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird die APU 3200 von der AMD Corporation, Santa Clara, Kalifornien, entwickelt. In mindestens einer Ausführungsform kann die CPU 3200 konfiguriert sein, um ein Anwendungsprogramm auszuführen. In mindestens einer Ausführungsform ist die CPU 3200 konfiguriert, um eine Hauptsteuersoftware, wie etwa ein Betriebssystem, auszuführen. In mindestens einer Ausführungsform gibt die CPU 3200 Befehle aus, die einen Betrieb einer externen GPU (nicht gezeigt) steuern. In mindestens einer Ausführungsform kann die CPU 3200 konfiguriert sein, um vom Host ausführbaren Code, der vom CUDA-Quellcode abgeleitet ist, auszuführen, und kann ein externe GPU konfiguriert sein, um von der Vorrichtung ausführbaren Code, der vom CUDA-Quellcode abgeleitet ist, auszuführen. In mindestens einer Ausführungsform beinhaltet die CPU 3200 ohne Einschränkung eine beliebige Anzahl von Kernkomplexen 3210, eine Struktur 3260, E/A-Schnittstellen 3270 und Speichersteuerungen 3280.

In mindestens einer Ausführungsform beinhaltet der Kernkomplex 3210 ohne Einschränkung die Kerne 3220(1)-3220(4) und einen L3-Cache 3230. In mindestens einer Ausführungsform kann der Kernkomplex 3210 ohne Einschränkung eine beliebige Anzahl von Kernen 3220 und eine beliebige Anzahl und Art von Caches in beliebiger Kombination beinhalten. In mindestens einer Ausführungsform sind die Kerne 3220 konfiguriert, um Anweisungen einer konkreten ISA auszuführen. In mindestens einer Ausführungsform ist jeder Kern 3220 ein CPU-Kern.

In mindestens einer Ausführungsform beinhaltet jeder Kern 3220 ohne Einschränkung eine Abruf-/Decodiereinheit 3222, eine Ganzzahl-Ausführungs-Engine 3224, eine Gleitkomma-Ausführungs-Engine 3226 und einen L2-Cache 3228. In mindestens einer Ausführungsform ruft die Abruf-/Decodiereinheit 3222 Anweisungen ab, decodiert solche Anweisungen, erzeugt Mikrooperationen und sendet separate Mikroanweisungen an die Ganzzahl-Ausführungs-Engine 3224 und die Gleitkomma-Ausführungs-Engine 3226 ab. In mindestens einer Ausführungsform kann die Abruf-/Decodiereinheit 3222 gleichzeitig eine Mikroanweisung an die Ganzzahl-Ausführungs-Engine 3224 und eine weitere Mikroanweisung die Gleitkomma-Ausführungs-Engine 3226 absenden. In mindestens einer Ausführungsform führt die Ganzzahl-Ausführungs-Engine 3224 ohne Einschränkung Ganzzahl- und Speicheroperationen aus. In mindestens einer Ausführungsform führt die Gleitkomma-Engine 3226 ohne Einschränkung Gleitkomma- und Vektoroperationen aus. In mindestens einer Ausführungsform sendet die Abruf-/Decodiereinheit 3222 Mikroanweisungen an eine einzelne Ausführungs-Engine aus, die sowohl die Ganzzahl-Ausführungs-Engine 3224 als auch die Gleitkomma-Ausführungs-Engine 3226 ersetzt.

In mindestens einer Ausführungsform kann jeder Kern 3220(i), wobei i eine ganze Zahl ist, die eine konkrete Instanz des Kerns 3220 darstellt, auf den im Kern 3220(i) beinhalteten L2-Cache 3228(i) zugreifen. In mindestens einer Ausführungsform ist jeder im Kernkomplex 3210(j) beinhaltete Kern 3220, wobei j eine ganze Zahl ist, die eine konkrete Instanz des Kernkomplexes 3210 darstellt, mit anderen Kernen 3220 im Kernkomplex 3210(j) über den L3-Cache 3230(j), der im Kernkomplex 3210(j) beinhaltet ist, verbunden. In mindestens einer Ausführungsform können die im Kernkomplex 3210(j) beinhalteten Kerne 3220, wobei j eine ganze Zahl ist, die eine konkrete Instanz des Kernkomplexes 3210 darstellt, auf den gesamten L3-Cache 3230(j), der im Kernkomplex 3210(j) beinhaltet ist, zugreifen. In mindestens einer Ausführungsform kann der L3-Cache 3230 ohne Einschränkung eine beliebige Anzahl von Slices beinhalten.

In mindestens einer Ausführungsform ist die Struktur 3260 eine Systemzusammenschaltung, die Daten- und Steuerungsübertragungen über die Kernkomplexe 3210(1)-3210(N) (wobei N eine ganze Zahl größer als null ist), E/A-Schnittstellen 3270 und Speichersteuerungen 3280 ermöglicht. In mindestens einer Ausführungsform kann die CPU 3200 ohne Einschränkung eine beliebige Menge und Art von Systemzusammenschaltungen zusätzlich zu oder anstelle der Struktur 3260 beinhalten, die Daten- und Steuerübertragungen über eine beliebige Anzahl und Art von direkt oder indirekt verbundenen Komponenten ermöglicht, die sich innerhalb oder außerhalb der CPU 3200 befinden können. In mindestens einer Ausführungsform repräsentieren die E/A-Schnittstellen 3270 eine beliebige Anzahl und Art von E/A-Schnittstellen (z. B. PCI, PCI-X, PCIe, GBE, USB usw.). In mindestens einer Ausführungsform sind verschiedene Arten von Peripheriegeräten mit E/A-Schnittstellen 3270 gekoppelt. In mindestens einer Ausführungsform können Peripheriegeräte, die mit den E/A-Schnittstellen 3270 gekoppelt sind, ohne Einschränkung Anzeigen, Tastaturen, Mäuse, Drucker, Scanner, Joysticks oder andere Arten von Spielesteuerungen, Medienaufzeichnungsvorrichtungen, externe Speichervorrichtungen, Netzwerkkarten usw. beinhalten.

In mindestens einer Ausführungsform ermöglichen die Speichersteuerungen 3280 Datenübertragungen zwischen der CPU 3200 und einem Systemspeicher 3290. In mindestens einer Ausführungsform nutzen der Kernkomplex 3210 und der Grafikkomplex 3240 den Systemspeicher 3290 gemeinsam. In mindestens einer Ausführungsform implementiert die CPU 3200 ein Speicherteilsystem, das ohne Einschränkung eine beliebige Menge und Art von Speichersteuerungen 3280 und Speichervorrichtungen beinhaltet, die einer Komponente zugeordnet oder von mehreren Komponenten gemeinsam genutzt werden können. In mindestens einer Ausführungsform implementiert die CPU 3200 ein Cache-Teilsystem, das ohne Einschränkung einen oder mehrere Cache-Speicher (z. B. L2-Caches 3228 und L3-Caches 3230) beinhaltet, die jeweils für eine beliebige Anzahl von Komponenten reserviert sein können oder von diesen gemeinsam genutzt werden können (z. B. Kerne 3220 und Kernkomplexe 3210). Bei mindestens einer Ausführungsform wird mindestens eine in 32 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst die CPU 3200 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

33 veranschaulicht ein beispielhaftes Beschleunigerintegrations-Slice 3390 gemäß mindestens einer Ausführungsform. Im hierin verwendeten Sinne umfasst ein „Slice“ einen spezifizierten Abschnitt von Verarbeitungsressourcen der Beschleunigerintegrationsschaltung. In mindestens einer Ausführungsform stellt eine Beschleunigerintegrationsschaltung Cache-Verwaltungs-, Speicherzugriffs-, Kontextverwaltungs- und Unterbrechungsverwaltungsdienste im Namen einer Vielzahl von Grafikverarbeitungs-Engines, die in einem Grafikbeschleunigungsmodul beinhaltet ist, bereit. Die Grafikverarbeitungs-Engines können jeweils eine separate GPU umfassen. Alternativ können die Grafikverarbeitungs-Engines unterschiedliche Arten von Grafikverarbeitungs-Engines innerhalb einer GPU umfassen, wie etwa Grafikausführungseinheiten, Medienverarbeitungs-Engines (z. B. Video-Codierer/-Decodierer), Abtaster und Blit-Engines. In mindestens einer Ausführungsform kann ein Grafikbeschleunigungsmodul eine GPU mit mehreren Grafikverarbeitungs-Engines sein. In mindestens einer Ausführungsform können Grafikverarbeitungs-Engines einzelne GPUs sein, die auf einem gemeinsamen Gehäuse, einer Linecard oder einem Chip integriert sind.

Ein effektiver Adressbereich 3382 der Anwendung innerhalb eines Systemspeichers 3314 speichert Prozesselemente 3383. In einer Ausführungsform werden Prozesselemente 3383 als Reaktion auf GPU-Aufrufe 3381 von Anwendungen 3380, die auf dem Prozessor 3307 ausgeführt werden, gespeichert. Ein Prozesselement 3383 enthält den Prozessstatus für die entsprechende Anwendung 3380. Ein im Prozesselement 3383 enthaltener Arbeitsdeskriptor (work descriptor - „WD“) 3384 kann eine einzelne, von einer Anwendung angeforderte Aufgabe sein oder einen Zeiger auf eine Warteschlange von Aufgaben enthalten. In mindestens einer Ausführungsform ist der WD 3384 ein Zeiger auf eine Aufgabenanforderungswarteschlange im effektiven Adressbereich 3382 der Anwendung.

Das Grafikbeschleunigungsmodul 3346 und/oder einzelne Grafikverarbeitungs-Engines können von allen oder einer Teilmenge von Prozessen in einem System gemeinsam genutzt werden. In mindestens einer Ausführungsform kann eine Infrastruktur zum Einrichten des Prozessstatus und zum Senden des WD 3384 an das Grafikbeschleunigungsmodul 3346 zum Starten einer Aufgabe in einer virtualisierten Umgebung beinhaltet sein.

In mindestens einer Ausführungsform ist ein Programmiermodell mit dediziertem Prozess implementationsspezifisch. In diesem Modell besitzt ein einzelner Prozess das Grafikbeschleunigungsmodul 3346 oder eine einzelne Grafikverarbeitungs-Engine. Da das Grafikbeschleunigungsmodul 3346 einem einzelnen Prozess gehört, initialisiert ein Hypervisor die Beschleunigerintegrationsschaltung für eine besitzende Partition und ein Betriebssystem initialisiert die Beschleunigerintegrationsschaltung für einen besitzenden Prozess, wenn das Grafikbeschleunigungsmodul 3346 zugewiesen ist.

Im Betrieb ruft eine WD-Abrufeinheit 3391 in einem Beschleunigerintegrations-Slice 3390 den nächsten WD 3384 ab, der eine Angabe der Arbeit beinhaltet, die durch eine oder mehrere Grafikverarbeitungs-Engines des Grafikbeschleunigungsmoduls 3346 zu erledigen ist. Daten von dem WD 3384 können in den Registern 3345 gespeichert und durch eine Speicherverwaltungseinheit (memory management unit - „MMU“) 3339, eine Unterbrechungsverwaltungsschaltung 3347 und/oder eine Kontextverwaltungsschaltung 3348, wie veranschaulicht, verwendet werden. In mindestens einer Ausführungsform beinhaltet die MMU 3339 eine Segment-/Seitenlauf-Schaltung zum Zugreifen auf Segment-/Seitentabellen 3386 innerhalb des virtuellen Adressbereichs 3385 des OS. Die Unterbrechungsverwaltungsschaltung 3347 kann Unterbrechungsereignisse („INT“) 3392 verarbeiten, die von dem Grafikbeschleunigungsmodul 3346 empfangen wurden. Beim Durchführen von Grafikoperationen wird eine effektive Adresse 3393, die durch eine Grafikverarbeitungs-Engine erzeugt wird, durch die MMU 3339 in eine reale Adresse übersetzt.

In einer Ausführungsform wird ein gleicher Satz von Registern 3345 für jede Grafikverarbeitungs-Engine und/oder jedes Grafikbeschleunigungsmodul 3346 dupliziert und kann durch einen Hypervisor oder ein Betriebssystem initialisiert werden. Jedes dieser duplizierten Register kann in dem Beschleunigerintegrations-Slice 3390 beinhaltet sein. Beispielhafte Register, die durch einen Hypervisor initialisiert werden können, sind in Tabelle 1 gezeigt. Tabelle 1 - Durch Hypervisor initialisierte Register

1	Slice-Steuerregister
2	Geplanter Prozessbereichszeiger für reale Adresse (RA)
3	Autoritätsmasken-Überschreibungsregister
4	Unterbrechungsvektor-Tabelleneintragsversatz
5	Unterbrechungsvektor-Tabelleneintragsbegrenzung
6	Statusregister
7	ID einer logischen Partition
8	Hypervisor-Beschleunigernutzungsaufzeichnungszeiger für reale Adresse (RA)
9	Speicherbeschreibungsregister

Beispielhafte Register, die durch ein Betriebssystem initialisiert werden können, sind in Tabelle 2 gezeigt. Tabelle 2 - Durch Betriebssystem initialisierte Reister

1	Prozess- und Thread-Identifikation
2	Kontextsicherungs-/Wiederherstellungszeiger für effektive Adresse (EA)
3	Beschleunigernutzungsaufzeichnungszeiger für virtuelle Adresse (VA)
4	Speichersegmenttabellenzeiger für virtuelle Adresse (VA)
5	Autoritätsmaske
6	Arbeitsdeskriptor

In einer Ausführungsform ist jeder WD 3384 spezifisch für ein konkretes Grafikbeschleunigungsmodul 3346 und/oder eine konkrete Grafikverarbeitungs-Engine. Er enthält alle Informationen, die von einer Grafikverarbeitungs-Engine benötigt werden, um Arbeit zu erledigen, oder er kann ein Zeiger auf einen Speicherort sein, an dem eine Anwendung eine Befehlswarteschlange mit zu erledigender Arbeit eingerichtet hat. Bei mindestens einer Ausführungsform wird mindestens eine in 33 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Beschleunigerintegrations-Slice 3390 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

Die 34A-34B veranschaulichen beispielhafte Grafikprozessoren gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform können beliebige der beispielhaften Grafikprozessoren unter Verwendung eines oder mehrerer IP-Kerne hergestellt sein. Zusätzlich zu dem, was veranschaulicht ist, können andere Logik und Schaltungen in mindestens einer Ausführungsform enthalten sein, einschließlich zusätzlicher Grafikprozessoren/-kerne, Peripherieschnittstellensteuerungen oder Universalprozessorkerne. In mindestens einer Ausführungsform dienen die beispielhaften Grafikprozessoren zur Verwendung in einem SoC.

34A veranschaulicht einen beispielhaften Grafikprozessor 3410 einer integrierten Schaltung eines SoC, die unter Verwendung eines oder mehrerer IP-Kerne gemäß mindestens einer Ausführungsform hergestellt sein kann. 34B veranschaulicht einen zusätzlichen beispielhaften Grafikprozessor 3440 einer integrierten Schaltung eines SoC, die unter Verwendung eines oder mehrerer IP-Kerne gemäß mindestens einer Ausführungsform hergestellt sein kann. In mindestens einer Ausführungsform ist der Grafikprozessor 3410 aus 34A ein Grafikprozessorkern mit niedriger Leistung. In mindestens einer Ausführungsform ist der Grafikprozessor 3440 aus 34B ein Grafikprozessorkern mit höherer Leistung. In mindestens einer Ausführungsform kann jeder der Grafikprozessoren 3410, 3440 eine Variante des Grafikprozessors 1010 aus 10 sein.

In mindestens einer Ausführungsform beinhaltet der Grafikprozessor 3410 einen Vertex-Prozessor 3405 und einen oder mehrere Fragmentprozessor(en) 3415A-3415N (z. B. 3415A, 3415B, 3415C, 3415D bis 3415N-1 und 3415N). In mindestens einer Ausführungsform kann der Grafikprozessor 3410 unterschiedliche Shader-Programme über separate Logik ausführen, sodass der Vertex-Prozessor 3405 optimiert ist, um Operationen für Vertex-Shader-Programme auszuführen, während ein oder mehrere Fragmentprozessor(en) 3415A-3415N Shading-Operationen für Fragmente (z. B. Pixel) für Fragment- oder Pixel-Shader-Programme ausführen. In mindestens einer Ausführungsform führt der Vertex-Prozessor 3405 eine Vertex-Verarbeitungsstufe einer 3D-Grafikpipeline durch und erzeugt Primitiv- und Vertexdaten. In mindestens einer Ausführungsform verwenden ein oder mehrere Fragmentprozessor(en) 3415A-3415N Primitiv- und Vertex-Daten, die durch den Vertex-Prozessor 3405 erzeugt werden, um einen Bildspeicher zu erzeugen, der auf einer Anzeigevorrichtung angezeigt wird. In mindestens einer Ausführungsform sind ein oder mehrere Fragmentprozessor(en) 3415A-3415N optimiert, um Fragment-Shader-Programme auszuführen, wie in einer OpenGL-API bereitgestellt, die verwendet werden können, um ähnliche Operationen wie ein Pixel-Shader-Programm durchzuführen, wie es in einer Direct 3D-API bereitgestellt ist.

In mindestens einer Ausführungsform beinhaltet der Grafikprozessor 3410 zusätzlich eine oder mehrere MMU(s) 3420A-3420B, Cache(s) 3425A-3425B und Schaltungszusammenschaltung(en) 3430A-3430B. In mindestens einer Ausführungsform stellen eine oder mehrere MMU(s) 3420A-3420B eine virtuellphysische Adresszuordnung für den Grafikprozessor 3410 bereit, einschließlich des Vertex-Prozessors 3405 und/oder des Fragmentprozessors/der Fragmentprozessoren 3415A-3415N, die sich auf Vertex- oder im Speicher gespeicherte Bild-/Texturdaten zusätzlich zu in einem oder mehreren Cache 3425A-3425B gespeicherten Vertex- oder Bild-/Texturdaten beziehen. In mindestens einer Ausführungsform können eine oder mehrere MMU(s) 3420A-3420B mit anderen MMUs innerhalb des Systems synchronisiert werden, was beinhaltet, dass eine oder mehrere MMUs mit einem oder mehreren Anwendungsprozessor(en) 1005, Bildprozessoren 1015 und/oder Videoprozessoren 1020 aus 5 assoziiert sind, sodass jeder Prozessor 1005-1020 an einem gemeinsam genutzten oder vereinheitlichten virtuellen Speichersystem teilnehmen kann. In mindestens einer Ausführungsform ermöglichen eine oder mehrere Schaltungszusammenschaltung(en) 3430A-3430B dem Grafikprozessor 3410, mit anderen IP-Kernen innerhalb eines SoC Schnittstellen zu bilden, entweder über einen internen Bus eines SoC oder über eine direkte Verbindung.

In mindestens einer Ausführungsform beinhaltet der Grafikprozessor 3440 eine oder mehrere MMU(s) 3420A-3420B, Caches 3425A-3425B und Schaltungszusammenschaltungen 3430A-3430B des Grafikprozessors 3410 aus 34A. In mindestens einer Ausführungsform beinhaltet der Grafikprozessor 3440 einen oder mehrere Shader-Kern(e) 3455A-3455N (z. B. 3455A, 3455B, 3455C, 3455D, 3455E, 3455F bis 3455N-1 und 3455N), was eine vereinheitlichte Shader-Kernarchitektur bereitstellt, in der ein(e) einzelne(r) Kern oder Art oder Kern alle Arten von programmierbarem Shader-Code ausführen kann, was Shader-Programmcode beinhaltet, um Vertex-Shader, Fragment-Shader und/oder Compute-Shader zu implementieren. In mindestens einer Ausführungsform kann eine Anzahl der Shader-Kerne variieren. In mindestens einer Ausführungsform beinhaltet der Grafikprozessor 3440 einen Interkern-Taskmanager 3445, der als Thread-Dispatcher fungiert, um Ausführungs-Threads an einen oder mehrere Shader-Kerne 3455A-3455N abzusenden, und eine Kachelungseinheit 3458, um Kachelungsoperationen für kachelbasiertes Rendering zu beschleunigen, bei dem Rendering-Operationen für eine Szene im Bildraum unterteilt werden, um zum Beispiel lokale räumliche Kohärenz innerhalb einer Szene auszunutzen oder um die Nutzung interner Caches zu optimieren. Bei mindestens einer Ausführungsform wird mindestens eine in 34A-34B gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Grafikprozessor 3410 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

35A veranschaulicht einen Grafikkern 3500 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann der Grafikkern 3500 in dem Grafikprozessor 2410 aus 24 beinhaltet sein. In mindestens einer Ausführungsform kann der Grafikkern 3500 ein vereinheitlichter Shader-Kern 3455A-3455N wie in 34B sein. In mindestens einer Ausführungsform beinhaltet der Grafikkern 3500 einen gemeinsam genutzten Anweisungscache 3502, eine Textureinheit 3518 und einen Cache/gemeinsam genutzten Speicher 3520, die den Ausführungsressourcen innerhalb des Grafikkerns 3500 gemeinsam sind. In mindestens einer Ausführungsform kann der Grafikkern 3500 mehrere Slices 3501A-3501 N oder eine Partition für jeden Kern beinhalten, und ein Grafikprozessor kann mehrere Instanzen des Grafikkerns 3500 beinhalten. Die Slices 3501A-3501 N können eine Unterstützungslogik beinhalten, die einen lokalen Anweisungscache 3504A-3504N, einen Thread-Scheduler 3506A-3506N, einen Thread-Dispatcher 3508A-3508N und einen Satz von Registern 3510A-3510N beinhaltet. In mindestens einer Ausführungsform können die Slices 3501A-3501 N einen Satz zusätzlicher Funktionseinheiten (additional function unit - „AFU“) 3512A-3512N, Gleitkommaeinheiten (floating-point units - „FPU“) 3514A-3514N, ganzzahlige arithmetisch-logische Einheiten („ALU“) 3516-3516N, Adressberechnungseinheiten (address computational unit - „ACU“) 3513A-3513N, Gleitkommaeinheiten mit doppelter Genauigkeit (double-precision floating-point unit - „DPFPU“) 3515A-3515N und Matrixverarbeitungseinheiten (matrix processing unit - „MPU“) 3517A-3517N beinhalten.

In mindestens einer Ausführungsform können die FPUs 3514A-3514N Gleitkommaoperationen mit einfacher Genauigkeit (32 Bit) und mit halber Genauigkeit (16 Bit) durchführen, während die DPFPUs 3515A-3515N Gleitkommaoperationen mit doppelter Genauigkeit (64 Bit) durchführen. In mindestens einer Ausführungsform können die ALUs 3516A-3516N ganzzahlige Operationen mit variabler Genauigkeit mit 8-Bit-, 16-Bit- und 32-Bit-Genauigkeit durchführen und für Operationen mit gemischter Genauigkeit konfiguriert sein. In mindestens einer Ausführungsform können die MPUs 3517A-3517N auch für Matrixoperationen mit gemischter Genauigkeit konfiguriert sein, einschließlich Gleitkomma- und ganzzahligen 8-Bit-Operationen mit halber Genauigkeit. In mindestens einer Ausführungsform können die MPUs 3517A-3517N eine Reihe von Matrixoperationen durchführen, um CUDA-Programme zu beschleunigen, was die Ermöglichung von Unterstützung für beschleunigte allgemeine Matrix-zu-Matrix-Multiplikation (general matrix to matrix multiplication - „GEMM“) beinhaltet. In mindestens einer Ausführungsform können die AFUs 3512A-3512N zusätzliche logische Operationen ausführen, die nicht durch Gleitkomma- oder Ganzzahleinheiten unterstützt werden, einschließlich trigonometrischer Operationen (z. B. Sinus, Cosinus usw.).

35B veranschaulicht eine Allzweck-Grafikverarbeitungseinheit (general-purpose graphics processing unit - „GPGPU“) 3530 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die GPGPU 3530 hochparallel und für den Einsatz auf einem Mehrchipmodul geeignet. In mindestens einer Ausführungsform kann die GPGPU 3530 konfiguriert sein, um die Durchführung hochparalleler Rechenoperationen durch ein Array von GPU zu ermöglichen. In mindestens einer Ausführungsform kann die GPGPU 3530 direkt mit anderen Instanzen der GPGPU 3530 verbunden sein, um einen Mehr-GPU-Cluster zu schaffen, um die Ausführungszeit für CUDA-Programme zu verbessern. In mindestens einer Ausführungsform beinhaltet die GPGPU 3530 eine Host-Schnittstelle 3532, um eine Verbindung mit einem Host-Prozessor zu ermöglichen. In mindestens einer Ausführungsform ist die Host-Schnittstelle 3532 eine PCIe-Schnittstelle. In mindestens einer Ausführungsform kann die Host-Schnittstelle 3532 eine herstellerspezifische Kommunikationsschnittstelle oder Kommunikationsstruktur sein. In mindestens einer Ausführungsform empfängt die GPGPU 3530 Befehle von einem Host-Prozessor und verwendet einen globalen Scheduler 3534, um Ausführungs-Threads, die diesen Befehlen zugeordnet sind, an einen Satz von Rechenclustern 3536A-3536H zu verteilen. In mindestens einer Ausführungsform nutzen die Rechencluster 3536A-3536H einen Cache-Speicher 3538 gemeinsam. In mindestens einer Ausführungsform kann der Cache-Speicher 3538 als ein Cache höherer Ebene für Cache-Speicher innerhalb der Rechencluster 3536A-3536H dienen.

In mindestens einer Ausführungsform beinhaltet die GPGPU 3530 Speicher 3544A-3544B, der über einen Satz von Speichersteuerungen 3542A-3542B mit den Rechenclustern 3536A-3536H gekoppelt ist. In mindestens einer Ausführungsform kann der Speicher 3544A-3544B verschiedene Arten von Speichervorrichtungen beinhalten, die DRAM oder Grafik-Direktzugriffsspeicher, wie etwa synchronen Grafik-Direktzugriffsspeicher („SGRAM“) beinhalten, der Speicher mit Grafik-Doppeldatenraten („GDDR“) beinhaltet.

In mindestens einer Ausführungsform beinhalten die Rechencluster 3536A-3536H jeweils einen Satz von Grafikkernen, wie etwa den Grafikkern 3500 aus 35A, der mehrere Arten von Ganzzahl- und Gleitkomma-Logikeinheiten beinhalten kann, die Berechnungsoperationen mit einer Reihe von Genauigkeiten durchführen können, die für Berechnungen in Verbindung mit CUDA-Programmen geeignete beinhalten. Zum Beispiel kann in mindestens einer Ausführungsform mindestens eine Teilmenge von Gleitkommaeinheiten in jedem der Rechencluster 3536A-3536H konfiguriert sein, um 16-Bit- oder 32-Bit-Gleitkommaoperationen durchzuführen, während eine andere Teilmenge von Gleitkommaeinheiten konfiguriert sein kann, um 64-Bit-Gleitkommaoperationen durchzuführen.

In mindestens einer Ausführungsform können mehrere Instanzen der GPGPU 3530 so konfiguriert sein, dass sie als Rechencluster arbeiten. In mindestens einer Ausführungsform können die Rechencluster 3536A-3536H alle technisch machbaren Kommunikationstechniken für die Synchronisation und den Datenaustausch implementieren. In mindestens einer Ausführungsform kommunizieren mehrere Instanzen der GPGPU 3530 über die Host-Schnittstelle 3532. In mindestens einer Ausführungsform beinhaltet die GPGPU 3530 einen E/A-Hub 3539, der die GPGPU 3530 mit einer GPU-Verbindung 3540 koppelt, die eine direkte Verbindung zu anderen Instanzen der GPGPU 3530 ermöglicht. In mindestens einer Ausführungsform ist die GPU-Verbindung 3540 an eine dedizierte GPU-zu-GPU-Brücke gekoppelt, die Kommunikation und Synchronisation zwischen mehreren Instanzen der GPGPU 3530 ermöglicht. In mindestens einer Ausführungsform ist die GPU-Verbindung 3540 mit einer Hochgeschwindigkeitszusammenschaltung gekoppelt, um Daten an andere GPGPUs 3530 oder Parallelprozessoren zu übertragen und von diesen zu empfangen. In mindestens einer Ausführungsform befinden sich mehrere Instanzen der GPGPU 3530 in separaten Datenverarbeitungssystemen und kommunizieren über eine Netzwerkvorrichtung, auf die über die Host-Schnittstelle 3532 zugegriffen werden kann. In mindestens einer Ausführungsform kann die GPU-Verknüpfung 3540 so konfiguriert sein, dass eine Verbindung zu einem Host-Prozessor zusätzlich zu oder alternativ zu der Host-Schnittstelle 3532 ermöglicht wird. In mindestens einer Ausführungsform kann die GPGPU 3530 konfiguriert sein, um ein CUDA-Programm auszuführen. Bei mindestens einer Ausführungsform wird mindestens eine in 35A-35B gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst die GPGPU 3530 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

36A veranschaulicht einen Parallelprozessor 3600 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform können verschiedene Komponenten des Parallelprozessors 3600 unter Verwendung einer oder mehrerer integrierten Schaltungsvorrichtungen implementiert sein, wie etwa programmierbare Prozessoren, anwendungsspezifische integrierte Schaltungen („ASICs“) oder FPGAs.

In mindestens einer Ausführungsform beinhaltet der Parallelprozessor 3600 eine Parallelverarbeitungseinheit 3602. In mindestens einer Ausführungsform beinhaltet die Parallelverarbeitungseinheit 3602 eine E/A-Einheit 3604, die Kommunikation mit anderen Vorrichtungen ermöglicht, einschließlich anderer Instanzen der Parallelverarbeitungseinheit 3602. In mindestens einer Ausführungsform kann die E/A-Einheit 3604 direkt mit anderen Vorrichtungen verbunden sein. In mindestens einer Ausführungsform ist die E/A-Einheit 3604 über die Verwendung einer Hub- oder Switch-Schnittstelle, wie zum Beispiel des Speicher-Hubs 1105, mit anderen Vorrichtungen verbunden. In mindestens einer Ausführungsform bilden Verbindungen zwischen dem Speicher-Hub 1105 und der E/A-Einheit 3604 eine Kommunikationsverbindung. In mindestens einer Ausführungsform ist die E/A-Einheit 3604 mit einer Host-Schnittstelle 3606 und einer Speicherkreuzschiene 3616 verbunden, wobei die Host-Schnittstelle 3606 Befehle empfängt, die auf das Durchführen von Verarbeitungsoperationen gerichtet sind, und die Speicherkreuzschiene 3616 Befehle empfängt, die auf das Durchführen von Speicheroperationen gerichtet sind.

In mindestens einer Ausführungsform kann, wenn die Host-Schnittstelle 3606 einen Befehlspuffer über die E/A-Einheit 3604 empfängt, die Host-Schnittstelle 3606 Arbeitsoperationen zum Durchführen dieser Befehle an ein Frontend 3608 richten. In mindestens einer Ausführungsform ist das Frontend 3608 mit einem Scheduler 3610 gekoppelt, der so konfiguriert ist, dass er Befehle oder andere Arbeitselemente an ein Verarbeitungsarray 3612 verteilt. In mindestens einer Ausführungsform stellt der Scheduler 3610 sicher, dass das Verarbeitungsarray 3612 richtig konfiguriert ist und sich in einem gültigen Status befindet, bevor Tasks an das Verarbeitungsarray 3612 verteilt werden. In mindestens einer Ausführungsform ist der Scheduler 3610 über Firmware-Logik implementiert, die auf einem Mikrocontroller ausgeführt wird. In mindestens einer Ausführungsform ist der durch eine Mikrosteuerung implementierte Scheduler 3610 konfigurierbar, um komplexe Planungs- und Arbeitsverteilungsoperationen mit grober und feiner Granularität durchzuführen, was eine schnelle Vorbelegung und Kontextumschaltung von Threads ermöglicht, die auf dem Verarbeitungsarray 3612 ausgeführt werden. In mindestens einer Ausführungsform kann die Host-Software Arbeitslasten für die Planung auf dem Verarbeitungsarray 3612 über eine von mehreren Grafikverarbeitungs-Doorbells prüfen. In mindestens einer Ausführungsform können Arbeitslasten dann durch die Logik des Schedulers 3610 innerhalb einer Mikrosteuerung, die den Scheduler 3610 beinhaltet, automatisch über das Verarbeitungsarray 3612 verteilt werden.

In mindestens einer Ausführungsform kann das Verarbeitungsarray 3612 bis zu „N“ Cluster beinhalten (z. B. Cluster 3614A, Cluster 3614B bis Cluster 3614N). In mindestens einer Ausführungsform kann jeder Cluster 3614A-3614N des Verarbeitungsarrays 3612 eine große Anzahl gleichzeitiger Threads ausführen. In mindestens einer Ausführungsform kann der Scheduler 3610 den Clustern 3614A-3614N des Verarbeitungsarrays 3612 unter Verwendung verschiedener Planungs- und/oder Arbeitsverteilungsalgorithmen Arbeit zuweisen, die abhängig von der für jede Art von Programm oder Berechnung entstehenden Arbeitslasten variieren können. In mindestens einer Ausführungsform kann die Planung dynamisch durch den Scheduler 3610 gehandhabt werden oder kann teilweise durch die Compilerlogik während der Kompilierung der Programmlogik unterstützt werden, die für die Ausführung durch das Verarbeitungsarray 3612 konfiguriert ist. In mindestens einer Ausführungsform können unterschiedliche Cluster 3614A-3614N des Verarbeitungsarrays 3612 zum Verarbeiten unterschiedlicher Arten von Programmen oder zum Durchführen unterschiedlicher Arten von Berechnungen zugewiesen werden.

In mindestens einer Ausführungsform kann das Verarbeitungsarray 3612 konfiguriert sein, um verschiedene Arten von Parallelverarbeitungsoperationen durchzuführen. In mindestens einer Ausführungsform ist das Verarbeitungsarray 3612 konfiguriert, um Allzweck-Parallelrechenoperationen durchzuführen. In mindestens einer Ausführungsform kann das Verarbeitungsarray 3612 Logik zum Ausführen von Verarbeitungstasks beinhalten, was das Filtern von Video- und/oder Audiodaten, das Durchführen von Modellierungsoperationen, einschließlich Physikoperationen, und das Durchführen von Datentransformationen beinhaltet.

In mindestens einer Ausführungsform ist das Verarbeitungsarray 3612 konfiguriert, um parallele Grafikverarbeitungsoperationen durchzuführen. In mindestens einer Ausführungsform kann das Verarbeitungsarray 3612 zusätzliche Logik beinhalten, um die Ausführung derartiger Grafikverarbeitungsoperationen zu unterstützen, was Texturabtastlogik, um Texturoperationen durchzuführen, sowie Tessellationslogik und andere Vertex-Verarbeitungslogik beinhaltet, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform kann das Verarbeitungsarray 3612 konfiguriert sein, um grafikverarbeitungsbezogene Shader-Programme auszuführen, wie etwa Vertex-Shader, Tessellation-Shader, Geometrie-Shader und Pixel-Shader, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform kann die Parallelverarbeitungseinheit 3602 Daten aus dem Systemspeicher über die E/A-Einheit 3604 zur Verarbeitung übermitteln. In mindestens einer Ausführungsform können während der Verarbeitung übertragene Daten während der Verarbeitung im chipinternen Speicher (z. B. Parallelprozessorspeicher 3622) gespeichert und dann in den Systemspeicher zurückgeschrieben werden.

In mindestens einer Ausführungsform kann, wenn die Parallelverarbeitungseinheit 3602 verwendet wird, um eine Grafikverarbeitung durchzuführen, der Scheduler 3610 konfiguriert sein, um eine Verarbeitungsarbeitslast in ungefähr gleich große Tasks aufzuteilen, um eine bessere Verteilung von Grafikverarbeitungsoperationen auf mehrere Cluster 3614A-3614N des Verarbeitungsarrays 3612 zu ermöglichen. In mindestens einer Ausführungsform können Teile des Verarbeitungsarrays 3612 konfiguriert sein, um unterschiedliche Verarbeitungsarten durchzuführen. In mindestens einer Ausführungsform kann ein erster Abschnitt konfiguriert sein, um Vertex-Shading und Topologieerzeugung durchzuführen, kann ein zweiter Abschnitt konfiguriert sein, um Tessellation und Geometrie-Shading durchzuführen, und kann ein dritter Abschnitt konfiguriert sein, um Pixel-Shading oder andere Bildschirmraumoperationen durchzuführen, um ein gerendertes Bild zur Anzeige zu erzeugen. In mindestens einer Ausführungsform können Zwischendaten, die durch einen oder mehrere der Cluster 3614A-3614N erzeugt werden, in Puffern gespeichert werden, um zu ermöglichen, dass Zwischendaten zwischen den Clustern 3614A-3614N zur weiteren Verarbeitung übertragen werden.

In mindestens einer Ausführungsform kann das Verarbeitungsarray 3612 auszuführende Verarbeitungstasks über den Scheduler 3610 empfangen, der Verarbeitungstasks definierende Befehle vom Frontend 3608 empfängt. In mindestens einer Ausführungsform können Verarbeitungstasks Indizes von zu verarbeitenden Daten beinhalten, z. B. Oberflächen(Patch)-Daten, Primitivdaten, Vertex-Daten und/oder Pixeldaten sowie Statusparameter und Befehle, die definieren, wie Daten verarbeitet werden sollen (z. B. welches Programm ausgeführt werden soll). In mindestens einer Ausführungsform kann der Scheduler 3610 konfiguriert sein, um Indizes abzurufen, die Tasks entsprechen, oder kann Indizes von dem Frontend 3608 empfangen. In mindestens einer Ausführungsform kann das Frontend 3608 konfiguriert sein, um sicherzustellen, dass das Verarbeitungsarray 3612 in einen gültigen Zustand konfiguriert ist, bevor eine durch eingehende Befehlspuffer (z. B. Stapelpuffer, Push-Puffer usw.) spezifizierte Arbeitslast initiiert wird.

In mindestens einer Ausführungsform kann jede von einer oder mehreren Instanzen der Parallelverarbeitungseinheit 3602 mit dem Parallelprozessorspeicher 3622 gekoppelt sein. In mindestens einer Ausführungsform kann auf den Parallelprozessorspeicher 3622 über die Speicherkreuzschiene 3616 zugegriffen werden, die Speicheranforderungen von dem Verarbeitungsarray 3612 sowie von der E/A-Einheit 3604 empfangen kann. In mindestens einer Ausführungsform kann die Speicherkreuzschiene 3616 über eine Speicherschnittstelle 3618 auf den Parallelprozessorspeicher 3622 zugreifen. In mindestens einer Ausführungsform kann die Speicherschnittstelle 3618 mehrere Partitionseinheiten (z. B. Partitionseinheit 3620A, Partitionseinheit 3620B bis Partitionseinheit 3620N) beinhalten, die jeweils an einen Abschnitt (z. B. Speichereinheit) des Parallelprozessorspeichers 3622 gekoppelt werden können. In mindestens einer Ausführungsform ist eine Anzahl der Partitionseinheiten 3620A-3620N so konfiguriert, dass sie gleich einer Anzahl von Speichereinheiten ist, sodass eine erste Partitionseinheit 3620A eine entsprechende erste Speichereinheit 3624A aufweist, eine zweite Partitionseinheit 3620B eine entsprechende Speichereinheit 3624B aufweist und eine N-te Partitionseinheit 3620N eine entsprechende N-te Speichereinheit 3624N aufweist. In mindestens einer Ausführungsform darf eine Anzahl der Partitionseinheiten 3620A-3620N nicht gleich einer Anzahl der Speichervorrichtungen sein.

In mindestens einer Ausführungsform können die Speichereinheiten 3624A-3624N verschiedene Arten von Speichervorrichtungen beinhalten, die DRAM oder Grafik-Direktzugriffsspeicher, wie etwa SGRAM beinhalten, der GDDR-Speicher beinhaltet. In mindestens einer Ausführungsform können die Speichereinheiten 3624A-3624N auch 3D-Stapelspeicher beinhalten, einschließlich, aber nicht beschränkt auf, Speicher mit hoher Bandbreite (high bandwidth memory - „HBM“). In mindestens einer Ausführungsform können Rendering-Ziele, wie etwa Bildspeicher oder Texturkarten, über die Speichereinheiten 3624A-3624N hinweg gespeichert werden, was es den Partitionseinheiten 3620A-3620N ermöglicht, Abschnitte jedes Rendering-Ziels parallel zu schreiben, um die verfügbare Bandbreite des Parallelprozessorspeichers 3622 effizient zu nutzen. In mindestens einer Ausführungsform kann eine lokale Instanz des Parallelprozessorspeichers 3622 zugunsten einer vereinheitlichten Speicherausgestaltung ausgeschlossen werden, die Systemspeicher in Verbindung mit lokalem Cache-Speicher nutzt.

In mindestens einer Ausführungsform kann ein beliebiger der Cluster 3614A-3614N des Verarbeitungsarrays 3612 Daten verarbeiten, die in beliebige der Speichereinheiten 3624A-3624N innerhalb des Parallelprozessorspeichers 3622 geschrieben werden. In mindestens einer Ausführungsform kann die Speicherkreuzschiene 3616 so konfiguriert sein, dass sie eine Ausgabe jedes Clusters 3614A-3614N an eine beliebige Partitionseinheit 3620A-3620N oder an einen anderen Cluster 3614A-3614N übermittelt, der zusätzliche Verarbeitungsoperationen an einer Ausgabe ausführen kann. In mindestens einer Ausführungsform kann jeder Cluster 3614A-3614N durch die Speicherkreuzschiene 3616 mit der Speicherschnittstelle 3618 kommunizieren, um aus verschiedenen externen Speichervorrichtungen zu lesen oder in diese zu schreiben. In mindestens einer Ausführungsform weist die Speicherkreuzschiene 3616 eine Verbindung mit der Speicherschnittstelle 3618 auf, um mit der E/A-Einheit 3604 zu kommunizieren, sowie eine Verbindung mit einer lokalen Instanz des Parallelprozessorspeichers 3622, was es den Verarbeitungseinheiten innerhalb der unterschiedlichen Cluster 3614A-3614N ermöglicht, mit Systemspeicher oder anderem Speicher zu kommunizieren, der nicht lokal zu der Parallelverarbeitungseinheit 3602 ist. In mindestens einer Ausführungsform kann die Speicherkreuzschiene 3616 virtuelle Kanäle verwenden, um Verkehrsströme zwischen Clustern 3614A-3614N und Partitionseinheiten 3620A-3620N zu trennen.

In mindestens einer Ausführungsform können mehrere Instanzen der Parallelverarbeitungseinheit 3602 auf einer einzelnen Erweiterungskarte bereitgestellt sein oder mehrere Erweiterungskarten zusammengeschaltet sein. In mindestens einer Ausführungsform können unterschiedliche Instanzen der Parallelverarbeitungseinheit 3602 so konfiguriert sein, dass sie zusammenarbeiten, auch wenn die unterschiedlichen Instanzen unterschiedliche Anzahlen von Verarbeitungskernen, unterschiedliche Mengen von lokalem Parallelprozessorspeicher und/oder andere Konfigurationsunterschiede aufweisen. In mindestens einer Ausführungsform können einige Instanzen der Parallelverarbeitungseinheit 3602 Gleitkommaeinheiten mit höherer Genauigkeit in Bezug auf andere Instanzen beinhalten. In mindestens einer Ausführungsform können Systeme, die eine oder mehrere Instanzen der Parallelverarbeitungseinheit 3602 oder des Parallelprozessors 3600 einbeziehen, in einer Vielfalt von Konfigurationen und Formfaktoren implementiert sein, einschließlich, aber nicht beschränkt auf, Desktop-, Laptop- oder tragbarer Personalcomputer, Server, Arbeitsstationen, Spielekonsolen und/oder eingebetteter Systeme.

36B veranschaulicht einen Verarbeitungscluster 3694 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist der Verarbeitungscluster 3694 in einer Parallelverarbeitungseinheit beinhaltet. In mindestens einer Ausführungsform ist der Verarbeitungscluster 3694 einer der Verarbeitungscluster 3614A-3614N aus 36. In mindestens einer Ausführungsform kann der Verarbeitungscluster 3694 so konfiguriert sein, dass er viele Threads parallel ausführt, wobei sich der Begriff „Thread“ auf eine Instanz eines konkreten Programms bezieht, die an einem konkreten Satz von Eingabedaten ausgeführt wird. In mindestens einer Ausführungsform werden Ausgabetechniken für Single-lnstruction-Multiple-Data(„SIMD“)-Anweisungen verwendet, um die parallele Ausführung einer großen Anzahl von Threads zu unterstützen, ohne mehrere unabhängige Anweisungseinheiten bereitzustellen. In mindestens einer Ausführungsform werden Single-Instruction-Multiple-Thread(„SIMT“)-Techniken verwendet, um die parallele Ausführung einer großen Anzahl von im Allgemeinen synchronisierten Threads zu unterstützen, wobei eine gemeinsame Anweisungseinheit verwendet wird, die so konfiguriert ist, dass sie Anweisungen an einen Satz von Verarbeitungs-Engines innerhalb jedes Verarbeitungsclusters 3694 ausgibt.

In mindestens einer Ausführungsform kann die Operation des Verarbeitungsclusters 3694 über einen Pipelinemanager 3632 gesteuert werden, der die Verarbeitungs-Tasks auf die SIMT-Parallelprozessoren verteilt. In mindestens einer Ausführungsform empfängt der Pipelinemanager 3632 Anweisungen von dem Scheduler 3610 aus 36 und verwaltet die Ausführung dieser Anweisungen über einen Grafik-Multiprozessor 3634 und/oder eine Textureinheit 3636. In mindestens einer Ausführungsform ist der Grafik-Multiprozessor 3634 eine beispielhafte Instanz eines SIMT-Parallelprozessors. In mindestens einer Ausführungsform können jedoch verschiedene Arten von SIMT-Parallelprozessoren mit unterschiedlichen Architekturen innerhalb des Verarbeitungsclusters 3694 beinhaltet sein. In mindestens einer Ausführungsform können eine oder mehrere Instanzen des Grafik-Multiprozessors 3634 innerhalb des Verarbeitungsclusters 3694 beinhaltet sein. In mindestens einer Ausführungsform kann der Grafik-Multiprozessor 3634 Daten verarbeiten und eine Datenkreuzschiene 3640 kann verwendet werden, um verarbeitete Daten an eines von mehreren möglichen Zielen, einschließlich anderer Shader-Einheiten, zu verteilen. In mindestens einer Ausführungsform kann der Pipelinemanager 3632 die Verteilung von verarbeiteten Daten erleichtern, indem er Ziele für zu verteilende verarbeitete Daten über die Datenkreuzschiene 3640 vorgibt.

In mindestens einer Ausführungsform kann jeder Grafik-Multiprozessor 3634 innerhalb des Verarbeitungsclusters 3694 einen identischen Satz von funktioneller Ausführungslogik (z. B. arithmetisch-logische Einheiten, Lade/Speicher-Einheiten (load/store units - „LSUs“) usw.) beinhalten. In mindestens einer Ausführungsform kann funktionelle Ausführungslogik pipelineartig konfiguriert sein, wobei neue Anweisungen ausgegeben werden können, bevor vorherige Anweisungen abgeschlossen sind. In mindestens einer Ausführungsform unterstützt die funktionelle Ausführungslogik eine Vielfalt von Operationen, einschließlich Ganzzahl- und Gleitkommaarithmetik, Vergleichsoperationen, Boolescher Operationen, Bitverschiebung und Berechnung verschiedener algebraischer Funktionen. In mindestens einer Ausführungsform kann dieselbe Hardware einer funktionellen Einheit ausgenutzt werden, um unterschiedliche Operationen auszuführen, und eine beliebige Kombination von funktionellen Einheiten kann vorhanden sein.

In mindestens einer Ausführungsform stellen die an den Verarbeitungscluster 3694 übertragenen Anweisungen einen Thread dar. In mindestens einer Ausführungsform ist ein Satz von Threads, der über einen Satz von Parallelverarbeitungs-Engines ausgeführt wird, eine Thread-Gruppe. In mindestens einer Ausführungsform führt eine Thread-Gruppe ein Programm an unterschiedlichen Eingabedaten aus. In mindestens einer Ausführungsform kann jeder Thread innerhalb einer Thread-Gruppe einer anderen Verarbeitungs-Engine innerhalb des Grafik-Multiprozessors 3634 zugeordnet sein. In mindestens einer Ausführungsform kann eine Thread-Gruppe weniger Threads beinhalten als eine Anzahl von Verarbeitungs-Engines innerhalb des Grafik-Multiprozessors 3634. Wenn eine Thread-Gruppe weniger Threads beinhaltet als eine Anzahl von Verarbeitungs-Engines, können in mindestens einer Ausführungsform eine oder mehrere der Verarbeitungs-Engines während der Zyklen, in denen diese Thread-Gruppe verarbeitet wird, inaktiv sein. In mindestens einer Ausführungsform kann eine Thread-Gruppe auch mehr Threads beinhalten als eine Anzahl von Verarbeitungs-Engines innerhalb des Grafik-Multiprozessors 3634. Wenn eine Thread-Gruppe mehr Threads als eine Anzahl von Verarbeitungs-Engines innerhalb des Grafik-Multiprozessors 3634 beinhaltet, kann das Verarbeiten in mindestens einer Ausführungsform über aufeinanderfolgende Taktzyklen durchgeführt werden. In mindestens einer Ausführungsform können mehrere Thread-Gruppen nebenläufig auf einem Grafik-Multiprozessor 3634 ausgeführt werden.

In mindestens einer Ausführungsform beinhaltet der Grafik-Multiprozessor 3634 einen internen Cache-Speicher zum Durchführen von Lade- und Speicheroperationen. In mindestens einer Ausführungsform kann der Grafik-Multiprozessor 3634 auf einen internen Cache verzichten und einen Cache-Speicher (z. B. L1-Cache 3648) innerhalb des Verarbeitungsclusters 3694 verwenden. In mindestens einer Ausführungsform hat jeder Grafik-Multiprozessor 3634 auch Zugriff auf Ebene-2(„L2“)-Caches innerhalb von Partitionseinheiten (z. B. Partitionseinheiten 3620A-3620N aus 36A), die von allen Verarbeitungsclustern 3694 gemeinsam genutzt werden und zum Übermitteln von Daten zwischen Threads verwendet werden können. In mindestens einer Ausführungsform kann der Grafik-Multiprozessor 3634 auch auf den globalen chipexternen Speicher zugreifen, der einen oder mehrere von lokalem Parallelprozessorspeicher und/oder Systemspeicher beinhalten kann. In mindestens einer Ausführungsform kann ein beliebiger Speicher, der zu der Parallelverarbeitungseinheit 3602 extern ist, als globaler Speicher verwendet werden. In mindestens einer Ausführungsform beinhaltet der Verarbeitungscluster 3694 mehrere Instanzen des Grafik-Multiprozessors 3634, die gemeinsame Anweisungen und Daten gemeinsam nutzen können, die im L1-Cache 3648 gespeichert sein können.

In mindestens einer Ausführungsform kann jeder Verarbeitungscluster 3694 eine MMU 3645 beinhalten, die so konfiguriert ist, dass sie virtuelle Adressen auf physische Adressen abbildet. In mindestens einer Ausführungsform können sich eine oder mehrere Instanzen der MMU 3645 innerhalb der Speicherschnittstelle 3618 aus 36 befinden. In mindestens einer Ausführungsform beinhaltet die MMU 3645 einen Satz von Seitentabelleneinträgen (page table entries - „PTEs“), der dazu verwendet wird, eine virtuelle Adresse auf eine physische Adresse einer Kachel abzubilden, sowie optional einen Cache-Zeilenindex. In mindestens einer Ausführungsform kann die MMU 3645 Adressübersetzungspuffer (translation lookaside buffers - „TLBs“) oder Caches beinhalten, die sich innerhalb des Grafik-Multiprozessors 3634 oder des L1-Caches 3648 oder des Verarbeitungsclusters 3694 befinden können. In mindestens einer Ausführungsform wird eine physische Adresse verarbeitet, um die Oberflächendaten-Zugriffslokalität zu verteilen, um eine effiziente Anforderungsverschachtelung zwischen den Partitionseinheiten zu ermöglichen. In mindestens einer Ausführungsform kann ein Cache-Zeilenindex verwendet werden, um zu bestimmen, ob eine Anforderung für eine Cache-Zeile ein Treffer oder ein Fehler ist.

In mindestens einer Ausführungsform kann der Verarbeitungscluster 3694 derart konfiguriert sein, dass jeder Grafik-Multiprozessor 3634 an eine Textureinheit 3636 zum Durchführen von Texturabbildungsoperationen gekoppelt ist, z. B. zum Bestimmen von Texturabtastpositionen, Lesen von Texturdaten und Filtern von Texturdaten. In mindestens einer Ausführungsform werden die Texturdaten aus einem internen Textur-L1-Cache (nicht gezeigt) oder aus einem L1-Cache innerhalb des Grafik-Multiprozessors 3634 gelesen und je nach Bedarf aus einem L2-Cache, dem lokalen Parallelprozessorspeicher oder dem Systemspeicher abgerufen. In mindestens einer Ausführungsform gibt jeder Grafik-Multiprozessor 3634 einen verarbeiteten Task an die Datenkreuzschiene 3640 aus, um einen verarbeiteten Task einem anderen Verarbeitungscluster 3694 zur weiteren Verarbeitung bereitzustellen oder um einen verarbeiteten Task über die Speicherkreuzschiene 3616 in einem L2-Cache, einem lokalen Parallelprozessorspeicher oder einem Systemspeicher zu speichern. In mindestens einer Ausführungsform ist eine Vorab-Rasteroperationseinheit (preraster operations unit - „PreROP“) 3642 so konfiguriert, dass sie Daten vom Grafik-Multiprozessor 3634 empfängt und die Daten an ROP-Einheiten leitet, die sich in den hierin beschriebenen Partitionseinheiten befinden können (z. B. Partitionseinheiten 3620A-3620N aus 36). In mindestens einer Ausführungsform kann PreROP 3642 Optimierungen für die Farbmischung durchführen, Pixelfarbdaten organisieren und Adressübersetzungen durchführen.

36C veranschaulicht einen Grafikmultiprozessor 3696 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist der Grafikmultiprozessor 3696 der Grafikmultiprozessor 3634 aus 36B. In mindestens einer Ausführungsform ist der Grafik-Multiprozessor 3696 mit dem Pipelinemanager 3632 des Verarbeitungsclusters 3694 gekoppelt. In mindestens einer Ausführungsform weist der Grafik-Multiprozessor 3696 eine Ausführungspipeline auf, die einen Anweisungs-Cache 3652, eine Anweisungseinheit 3654, eine Adressabbildungseinheit 3656, eine Registerbank 3658, einen oder mehrere GPGPU-Kerne 3662 und eine oder mehrere LSUs 3666 beinhaltet, ohne darauf beschränkt zu sein. Die GPGPU-Kerne 3662 und die LSUs 3666 sind über eine Speicher- und Cache-Zusammenschaltung 3668 mit dem Cache-Speicher 3672 und dem gemeinsam genutzten Speicher 3670 gekoppelt.

In mindestens einer Ausführungsform empfängt der Anweisungs-Cache 3652 einen Strom aus auszuführenden Anweisungen von dem Pipelinemanager 3632. In mindestens einer Ausführungsform werden die Anweisungen im Anweisungs-Cache 3652 zwischengespeichert und von der Anweisungseinheit 3654 zur Ausführung versendet. In mindestens einer Ausführungsform kann die Anweisungseinheit 3654 Anweisungen als Thread-Gruppen (z. B. Warps) versenden, wobei jeder Thread der Thread-Gruppe einer anderen Ausführungseinheit innerhalb der GPGPU-Kerne 3662 zugeordnet ist. In mindestens einer Ausführungsform kann eine Anweisung auf einen beliebigen von einem lokalen, gemeinsam genutzten oder globalen Adressraum zugreifen, indem sie eine Adresse innerhalb eines vereinheitlichten Adressraums vorgibt. In mindestens einer Ausführungsform kann die Adressabbildungseinheit 3656 verwendet werden, um Adressen in einem vereinheitlichten Adressraum in eine eindeutige Speicheradresse zu übersetzen, auf die durch die LSUs 3666 zugegriffen werden kann.

In mindestens einer Ausführungsform stellt die Registerbank 3658 einen Satz von Registern für funktionelle Einheiten des Grafik-Multiprozessors 3696 bereit. In mindestens einer Ausführungsform stellt die Registerbank 3658 einen temporären Datenspeicher für Operanden bereit, die mit Datenwegen von funktionellen Einheiten (z. B. GPGPU-Kernen 3662, LSUs 3666) des Grafik-Multiprozessors 3696 verbunden sind. In mindestens einer Ausführungsform ist die Registerbank 3658 derart zwischen den einzelnen funktionellen Einheiten aufgeteilt, dass jeder funktionellen Einheit ein dedizierter Abschnitt der Registerbank 3658 zugewiesen ist. In mindestens einer Ausführungsform ist die Registerbank 3658 auf unterschiedliche Thread-Gruppen aufgeteilt, die durch den Grafik-Multiprozessor 3696 ausgeführt werden.

In mindestens einer Ausführungsform können die GPGPU-Kerne 3662 jeweils FPUs und/oder Ganzzahl-ALUs beinhalten, die zum Ausführen von Anweisungen des Grafik-Multiprozessors 3696 verwendet werden. Die GPGPU-Kerne 3662 können eine ähnliche Architektur aufweisen oder sich bezüglich der Architektur unterscheiden. In mindestens einer Ausführungsform beinhaltet ein erster Abschnitt der GPGPU-Kerne 3662 eine FPU mit einfacher Genauigkeit und eine Ganzzahl-ALU, während ein zweiter Abschnitt der GPGPU-Kerne 3662 eine FPU mit doppelter Genauigkeit beinhaltet. In mindestens einer Ausführungsform können FPUs den Standard IEEE 754-2008 für Fließkommaarithmetik implementieren oder Fließkommaarithmetik mit variabler Genauigkeit ermöglichen. In mindestens einer Ausführungsform kann der Grafik-Multiprozessor 3696 zusätzlich eine oder mehrere Festfunktions- oder Spezialfunktionseinheiten beinhalten, um spezifische Funktionen, wie etwa Operationen zum Kopieren von Rechtecken oder zur Pixelmischung, durchzuführen. In mindestens einer Ausführungsform können einer oder mehrere der GPGPU-Kerne 3662 auch Fest- oder Spezialfunktionslogik beinhalten.

In mindestens einer Ausführungsform beinhalten die GPGPU-Kerne 3662 SIMD-Logik, die dazu in der Lage ist, eine einzelne Anweisung an mehreren Datensätzen durchzuführen. In mindestens einer Ausführungsform können die GPGPU-Kerne 3662 SIMD4-, SIMD8- und SIMD16-Anweisungen physisch ausführen und SIMD1-, SIMD2- und SIMD32-Anweisungen logisch ausführen. In mindestens einer Ausführungsform können SIMD-Anweisungen für GPGPU-Kerne 3662 zur Kompilierzeit durch einen Shader-Compiler erzeugt werden oder automatisch erzeugt werden, wenn Programme ausgeführt werden, die für Single-Program-Multiple-Data(„SPMD“)- oder SIMT-Architekturen geschrieben und kompiliert wurden. In mindestens einer Ausführungsform können mehrere Threads eines für ein SIMT-Ausführungsmodell konfigurierten Programms über eine einzelne SIMD-Anweisung ausgeführt werden. In mindestens einer Ausführungsform können acht SIMT-Threads, welche die gleichen oder ähnliche Operationen durchführen, parallel über eine einzelne SIMD8-Logikeinheit ausgeführt werden.

In mindestens einer Ausführungsform ist die Speicher- und Cache-Zusammenschaltung 3668 ein Zusammenschaltungsnetzwerk, das jede funktionelle Einheit des Grafik-Multiprozessors 3696 mit der Registerbank 3658 und dem gemeinsam genutzten Speicher 3670 verbindet. In mindestens einer Ausführungsform ist die Speicher- und Cache-Zusammenschaltung 3668 eine Kreuzschienen-Zusammenschaltung, die es der LSU 3666 ermöglicht, Lade- und Speicheroperationen zwischen dem gemeinsam genutzten Speicher 3670 und der Registerbank 3658 zu implementieren. In mindestens einer Ausführungsform kann die Registerbank 3658 mit der gleichen Frequenz wie die GPGPU-Kerne 3662 arbeiten, sodass die Datenübertragung zwischen den GPGPU-Kernen 3662 und der Registerbank 3658 eine sehr geringe Latenz aufweist. In mindestens einer Ausführungsform kann der gemeinsam genutzte Speicher 3670 verwendet werden, um die Kommunikation zwischen Threads zu ermöglichen, die auf funktionellen Einheiten innerhalb des Grafik-Multiprozessors 3696 ausgeführt werden. In mindestens einer Ausführungsform kann der Cache-Speicher 3672 zum Beispiel als Daten-Cache verwendet werden, um Texturdaten zwischenzuspeichern, die zwischen funktionellen Einheiten und der Textureinheit 3636 kommuniziert werden. In mindestens einer Ausführungsform kann der gemeinsam genutzte Speicher 3670 auch als programmverwalteter Cache verwendet werden. In mindestens einer Ausführungsform können Threads, die auf den GPGPU-Kernen 3662 ausgeführt werden, zusätzlich zu den automatisch zwischengespeicherten Daten, die innerhalb des Cache-Speichers 3672 gespeichert sind, programmatisch Daten innerhalb des gemeinsam genutzten Speichers speichern.

In mindestens einer Ausführungsform ist ein Parallelprozessor oder eine GPGPU, wie hierin beschrieben, kommunikativ an Host-/Prozessorkerne gekoppelt, um Grafikoperationen, Operationen des maschinellen Lernens, Musteranalyseoperationen und verschiedene Funktionen einer Allzweck-GPU (GPGPU) zu beschleunigen. In mindestens einer Ausführungsform kann eine GPU über einen Bus oder eine andere Zusammenschaltung (z. B. eine Hochgeschwindigkeitszusammenschaltung wie PCIe oder NVLink) mit dem Host-Prozessor/den Kernen kommunikativ gekoppelt sein. In mindestens einer Ausführungsform kann eine GPU in ein gleiches Gehäuse oder einen gleichen Chip wie die Kerne integriert sein und kommunikativ an die Kerne über einen Prozessorbus/eine Zusammenschaltung gekoppelt sein, die zu einem Gehäuse oder einem Chip intern ist. In mindestens einer Ausführungsform können die Prozessorkerne unabhängig von einer Weise, auf welche eine GPU verbunden ist, einer GPU Arbeit in Form von Sequenzen von Befehlen/Anweisungen zuweisen, die in einem WD enthalten sind. In mindestens einer Ausführungsform verwendet eine GPU dann eine dedizierte Schaltung/Logik zur effizienten Verarbeitung dieser Befehle/Anweisungen. Bei mindestens einer Ausführungsform wird mindestens eine in 36A-36C gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst der Parallelprozessor 3600 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

ALLGEMEINE DATENVERARBEITUNG

Die folgenden Figuren legen ohne Einschränkung beispielhafte Softwarekonstrukte dar, die verwendet werden können, um mindestens eine Ausführungsform zu implementieren.

37 veranschaulicht einen Softwarestapel einer Programmierplattform gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist eine Programmierplattform eine Plattform zum Einsetzen von Hardware auf einem Computersystem, um Berechnungstasks zu beschleunigen. In mindestens einer Ausführungsform kann eine Programmierplattform für Softwareentwickler durch Bibliotheken, Compilerdirektiven und/oder Erweiterungen von Programmiersprachen zugänglich sein. In mindestens einer Ausführungsform kann eine Programmierplattform CUDA, Radeon Open Compute Platform („ROCm“), OpenCL (OpenCL™ wird von der Khronos-Gruppe entwickelt), SYCL oder Intel One API sein, ohne darauf beschränkt zu sein.

In mindestens einer Ausführungsform stellt ein Softwarestapel 3700 einer Programmierplattform eine Ausführungsumgebung für eine Anwendung 3701 bereit. In mindestens einer Ausführungsform kann die Anwendung 3701 eine beliebige Computersoftware beinhalten, die auf dem Softwarestapel 3700 gestartet werden kann. In mindestens einer Ausführungsform kann die Anwendung 3701 eine Anwendung für künstliche Intelligenz („KI“)/maschinelles Lernen („ML“), eine Hochleistungsrechenanwendung (high performance computing - „HPC“), eine virtuelle Desktop-Infrastruktur („VDI“) oder eine Rechenzentrumsarbeitslast beinhalten, ohne darauf beschränkt zu sein.

In mindestens einer Ausführungsform laufen die Anwendung 3701 und der Softwarestapel 3700 auf Hardware 3707. Die Hardware 3707 kann in mindestens einer Ausführungsform eine oder mehrere GPUs, CPUs, FPGAs, KI-Engines und/oder andere Arten von Rechenvorrichtungen beinhalten, die eine Programmierplattform unterstützen. In mindestens einer Ausführungsform, wie etwa bei CUDA, kann der Softwarestapel 3700 herstellerspezifisch und nur mit Vorrichtungen von (einem) konkreten Hersteller(n) kompatibel sein. In mindestens einer Ausführungsform, wie etwa bei OpenCL, kann der Softwarestapel 3700 mit Vorrichtungen von verschiedenen Herstellern verwendet werden. In mindestens einer Ausführungsform beinhaltet die Hardware 3707 einen Host, der mit einem oder mehreren Vorrichtungen verbunden ist, auf die zugegriffen werden kann, um Berechnungstasks über Aufrufe einer Anwendungsprogrammierschnittstelle (application programming interface - „API“) auszuführen. Eine Vorrichtung innerhalb der Hardware 3707 kann, ohne darauf beschränkt zu sein, eine GPU, ein FPGA, eine KI-Engine oder eine andere Rechenvorrichtung und ihren Speicher beinhalten (kann aber auch eine CPU beinhalten), im Gegensatz zu einem Host innerhalb der Hardware 3707, der in mindestens einer Ausführungsform eine CPU und ihren Speicher beinhalten kann (aber auch eine Rechenvorrichtung beinhalten kann), ohne darauf beschränkt zu sein.

In mindestens einer Ausführungsform beinhaltet der Softwarestapel 3700 einer Programmierplattform ohne Einschränkung eine Anzahl von Bibliotheken 3703, eine Laufzeit 3705 und einen Vorrichtungskerneltreiber 3706. Jede der Bibliotheken 3703 kann in mindestens einer Ausführungsform Daten und Programmiercode beinhalten, die durch Computerprogramme verwendet und während der Softwareentwicklung eingesetzt werden können. In mindestens einer Ausführungsform können die Bibliotheken 3703 vorgefertigten Code und Teilroutinen, Klassen, Werte, Typspezifikationen, Konfigurationsdaten, Dokumentation, Hilfedaten und/oder Nachrichtenvorlagen beinhalten, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform beinhalten die Bibliotheken 3703 Funktionen, die für die Ausführung auf einer oder mehreren Arten von Vorrichtungen optimiert sind. In mindestens einer Ausführungsform können die Bibliotheken 3703 Funktionen zum Durchführen von mathematischen Operationen, tiefem Lernen und/oder anderen Arten von Operationen auf Vorrichtungen beinhalten, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform sind Bibliotheken 3803 mit entsprechenden APIs 3802 assoziiert, die eine oder mehrere APIs beinhalten können, die in Bibliotheken 3803 implementierte Funktionen offenlegen.

In mindestens einer Ausführungsform ist die Anwendung 3701 als Quellcode geschrieben, der in ausführbaren Code kompiliert wird, wie nachstehend in Verbindung mit 42 ausführlicher erörtert wird. In mindestens einer Ausführungsform kann der ausführbare Code der Anwendung 3701 mindestens teilweise auf einer Ausführungsumgebung laufen, die vom Softwarestapel 3700 bereitgestellt wird. In mindestens einer Ausführungsform kann während der Ausführung der Anwendung 3701 Code erreicht werden, der auf einer Vorrichtung im Gegensatz zu einem Host laufen muss. In einem solchen Fall kann die Laufzeit 3705 in mindestens einer Ausführungsform aufgerufen werden, um erforderlichen Code auf eine Vorrichtung zu laden und zu starten. In mindestens einer Ausführungsform kann die Laufzeit 3705 ein beliebiges technisch machbares Laufzeitsystem beinhalten, das die Ausführung der Anwendung S01 unterstützen kann.

In mindestens einer Ausführungsform ist die Laufzeit 3705 als eine oder mehrere Laufzeitbibliotheken implementiert, die mit entsprechenden APIs assoziiert sind, die als API(s) 3704 gezeigt sind. Eine oder mehrere solcher Laufzeitbibliotheken können in mindestens einer Ausführungsform ohne Einschränkung unter anderem Funktionen für die Speicherverwaltung, die Ausführungssteuerung, die Vorrichtungsverwaltung, die Fehlerhandhabung und/oder die Synchronisation beinhalten. In mindestens einer Ausführungsform können die Speicherverwaltungsfunktionen Funktionen zum Zuweisen, Freigeben und Kopieren von Vorrichtungsspeicher sowie zum Übertragen von Daten zwischen Host-Speicher und Vorrichtungsspeicher beinhalten, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform können die Ausführungssteuerfunktionen Funktionen zum Starten einer Funktion (manchmal als „Kernel“ bezeichnet, wenn eine Funktion eine von einem Host aufrufbare globale Funktion ist) auf einer Vorrichtung beinhalten und Attributwerte in einem Puffer setzen, der durch eine Laufzeitbibliothek für eine bestimmte Funktion gepflegt wird, die auf einer Vorrichtung ausgeführt werden soll, ohne darauf beschränkt zu sein.

Laufzeitbibliotheken und entsprechende API(s) 3704 können in mindestens einer Ausführungsform auf eine beliebige technisch machbare Weise implementiert sein. In mindestens einer Ausführungsform kann eine (oder eine beliebige Anzahl von) API einen Satz von Funktionen einer niedrigen Ebene für eine feingranulare Steuerung einer Vorrichtung bereitstellen, während eine andere (oder eine beliebige Anzahl von) API einen Satz solcher Funktionen einer höheren Ebene offenlegen kann. In mindestens einer Ausführungsform kann eine Laufzeit-API einer hohen Ebene auf einer API einer niedrigen Ebene aufgebaut sein. In mindestens einer Ausführungsform können eine oder mehrere Laufzeit-APIs sprachspezifische APIs sein, die auf einer sprachunabhängigen Laufzeit-API aufgesetzt sind.

In mindestens einer Ausführungsform ist der Vorrichtungskerneltreiber 3706 so konfiguriert, dass er die Kommunikation mit einer zugrunde liegenden Vorrichtung erleichtert. In mindestens einer Ausführungsform kann der Vorrichtungskerneltreiber 3706 Funktionalitäten einer niedrigen Ebene bereitstellen, auf die APIs, wie etwa die API(s) 3704 und/oder andere Software, zurückgreifen. In mindestens einer Ausführungsform kann der Vorrichtungskerneltreiber 3706 konfiguriert sein, um Zwischendarstellungs(Intermediate Representation - „IR“)-Code zur Laufzeit in Binärcode zu kompilieren. Für CUDA kann der Vorrichtungskerneltreiber 3706 in mindestens einer Ausführungsform IR-Code zur parallelen Thread-Ausführung (Parallel Thread Execution - „PTX“), der nicht hardwarespezifisch ist, zur Laufzeit in Binärcode für eine bestimmtes Zielvorrichtung kompilieren (mit Zwischenspeichern des kompilierten Binärcodes), was manchmal auch als „Finalisieren“ von Code bezeichnet wird. Dies kann in mindestens einer Ausführungsform zulassen, dass finalisierter Code auf einer Zielvorrichtung läuft, der möglicherweise nicht existiert hat, als der Quellcode ursprünglich in PTX-Code kompiliert wurde. Alternativ kann in mindestens einer Ausführungsform der Vorrichtungsquellcode offline in Binärcode kompiliert werden, ohne dass es erforderlich ist, dass der Vorrichtungskerneltreiber 3706 den IR-Code während der Laufzeit kompiliert. Bei mindestens einer Ausführungsform wird mindestens eine in 37 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst die Hardware 3707 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

38 veranschaulicht eine CUDA-Implementierung des Softwarestapel 3700 der 37 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform beinhaltet ein CUDA-Softwarestapel 3800, auf dem eine Anwendung 3801 gestartet werden kann, CUDA-Bibliotheken 3803, eine CUDA-Laufzeit 3805, einen CUDA-Treiber 3807 und einen Vorrichtungskerneltreiber 3808. In mindestens einer Ausführungsform wird der CUDA-Softwarestapel 3800 auf Hardware 3809 ausgeführt, die eine GPU beinhalten kann, die CUDA unterstützt und von NVIDIA Corporation, Santa Clara, Kalifornien entwickelt wird.

In mindestens einer Ausführungsform können die Anwendung 3801, die CUDA-Laufzeit 3805 und der Vorrichtungskerneltreiber 3808 ähnliche Funktionalitäten wie die Anwendung 3701, die Laufzeit 3705 bzw. der Vorrichtungskerneltreiber 3706 durchführen, die vorstehend in Verbindung mit 37 beschrieben wurden. In mindestens einer Ausführungsform beinhaltet der CUDA-Treiber 3807 eine Bibliothek (libcuda.so), die eine CUDA-Treiber-API 3806 implementiert. Ähnlich einer CUDA-Laufzeit-API 3804, die durch eine CUDA-Laufzeitbibliothek (cudart) implementiert wird, kann die CUDA-Treiber-API 3806 in mindestens einer Ausführungsform ohne Einschränkung unter anderem Funktionen für Speicherverwaltung, Ausführungssteuerung, Vorrichtungsverwaltung, Fehlerbehandlung, Synchronisation und/oder Grafikinteroperabilität offenlegen. In mindestens einer Ausführungsform unterscheidet sich die CUDA-Treiber-API 3806 von der CUDA-Laufzeit-API 3804 darin, dass die CUDA-Laufzeit-API 3804 die Vorrichtungscodeverwaltung vereinfacht, indem sie implizite Initialisierung, Kontextverwaltung (analog zu einem Prozess) und Modulverwaltung (analog zu dynamisch geladenen Bibliotheken) bereitstellt. Im Gegensatz zur CUDA-Laufzeit-API 3804 auf hoher Ebene ist die CUDA-Treiber-API 3806 eine API auf niedriger Ebene, die in mindestens einer Ausführungsform eine feinkörnigere Steuerung einer Vorrichtung bereitstellt, insbesondere in Bezug auf Kontexte und Modulladen. In mindestens einer Ausführungsform kann die CUDA-Treiber-API 3806 Funktionen für die Kontextverwaltung offenlegen, die nicht durch die CUDA-Laufzeit-API 3804 offengelegt werden. In mindestens einer Ausführungsform ist die CUDA-Treiber-API 3806 auch sprachunabhängig und unterstützt z. B. OpenCL zusätzlich zur CUDA-Laufzeit-API 3804. Ferner können in mindestens einer Ausführungsform Entwicklungsbibliotheken, einschließlich der CUDA-Laufzeit 3805, als von Treiberkomponenten separat betrachtet werden, einschließlich des Benutzermodus-CUDA-Treibers 3807 und des Kernelmodus-Vorrichtungstreibers 3808 (manchmal auch als „Anzeige“-Treiber bezeichnet).

In mindestens einer Ausführungsform können die CUDA-Bibliotheken 3803 mathematische Bibliotheken, Deep-Learning-Bibliotheken, parallele Algorithmusbibliotheken und/oder Signal-/Bild-/Videoverarbeitungsbibliotheken beinhalten, die parallele Rechenanwendungen wie die Anwendung 3801 nutzen können, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform können die CUDA-Bibliotheken 3803 mathematische Bibliotheken beinhalten, wie etwa unter anderem eine cuBLAS-Bibliothek, die eine Implementierung von Basic Linear Algebra Subprograms („BLAS“) zum Durchführen linearer Algebra-Operationen ist, eine cuFFT-Bibliothek zum Berechnen schneller Fourier-Transformationen (fast Fourier transforms - „FFTs“) und eine cuRAND-Bibliothek zur Generierung von Zufallszahlen. In mindestens einer Ausführungsform können die CUDA-Bibliotheken 3803 Deep-Learning-Bibliotheken beinhalten, wie etwa unter anderem eine cuDNN-Bibliothek von Primitiven für tiefe neuronale Netze und eine TensorRT-Plattform für Hochleistungs-Deep-Learning-Inferenz. Bei mindestens einer Ausführungsform wird mindestens eine in 38 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst die Hardware 3809 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

39 veranschaulicht eine ROCm-Implementierung des Softwarestapels 3700 der 37 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform beinhaltet ein ROCm-Softwarestapel 3900, auf dem eine Anwendung 3901 gestartet werden kann, eine Sprachlaufzeit 3903, eine Systemlaufzeit 3905, einen Thunk 3907, einen ROCm-Kerneltreiber 3908 und einen Vorrichtungskerneltreiber 3909. In mindestens einer Ausführungsform wird der ROCm-Softwarestapel 3900 auf Hardware 3910 ausgeführt, die eine GPU beinhalten kann, die ROCm unterstützt und von AMD Corporation, Santa Clara, Kalifornien entwickelt wird.

In mindestens einer Ausführungsform kann die Anwendung 3901 ähnliche Funktionalitäten wie die Anwendung 3701 durchführen, die vorstehend in Verbindung mit 37 erörtert wurde. Außerdem können die Sprachlaufzeit 3903 und die Systemlaufzeit 3905 in mindestens einer Ausführungsform ähnliche Funktionalitäten wie die vorstehend in Verbindung mit 37 erörterte Laufzeit 3705 durchführen. In mindestens einer Ausführungsform unterscheiden sich die Sprachlaufzeit 3903 und die Systemlaufzeit 3905 darin, dass die Systemlaufzeit 3905 eine sprachunabhängige Laufzeit ist, die eine ROCr-Systemlaufzeit-API 3904 implementiert und eine Laufzeit-API mit heterogener Systemarchitektur (Heterogeneous System Architecture - „HAS“) verwendet. Die HAS-Laufzeit-API ist in mindestens einer Ausführungsform eine schlanke Benutzermodus-API, die Schnittstellen für den Zugriff auf und die Interaktion mit einer AMD-GPU offenlegt, die unter anderem Funktionen für die Speicherverwaltung, die Ausführungssteuerung über den architekturdefinierten Versand von Kernels, die Fehlerbehandlung, System- und Agenteninformationen sowie die Initialisierung und das Herunterfahren der Laufzeit beinhaltet. Im Gegensatz zur Systemlaufzeit 3905 ist die Sprachlaufzeit 3903 in mindestens einer Ausführungsform eine Implementierung einer sprachspezifischen Laufzeit-API 3902, die auf der ROCr-Systemlaufzeit-API 3904 geschichtet ist. In mindestens einer Ausführungsform kann die Sprachlaufzeit-API unter anderem eine Sprachlaufzeit-API für Heterogeneous Compute Interface for Portability („HIP“), eine Sprachlaufzeit-API für Heterogeneous Compute Compiler („HCC“) oder eine OpenCL-API beinhalten, ohne darauf beschränkt zu sein. Die HIP-Sprache ist insbesondere eine Erweiterung der Programmiersprache C++ mit funktional ähnlichen Versionen von CUDA-Mechanismen, und in mindestens einer Ausführungsform beinhaltet eine HIP-Sprachen-Laufzeit-API Funktionen, die denen der CUDA-Laufzeit-API 3804 ähneln, die vorstehend in Verbindung mit 38 erörtert wurde, wie etwa unter anderem Funktionen zur Speicherverwaltung, Ausführungssteuerung, Vorrichtungsverwaltung, Fehlerbehandlung und Synchronisation.

In mindestens einer Ausführungsform ist der Thunk (ROCt) 3907 eine Schnittstelle, die verwendet werden kann, um mit dem zugrunde liegenden ROCm-Treiber 3908 zu interagieren. In mindestens einer Ausführungsform ist der ROCm-Treiber 3908 ein ROCk-Treiber, der eine Kombination aus einem AMDGPU-Treiber und einem HAS-Kernel-Treiber (amdkfd) ist. In mindestens einer Ausführungsform ist der AMDGPU-Treiber ein von AMD entwickelter Vorrichtungskerneltreiber für GPU, der ähnliche Funktionen wie der Vorrichtungskerneltreiber 3706 durchführt, der vorstehend in Verbindung mit 37 erörtert wurde. In mindestens einer Ausführungsform ist der HAS-Kernel-Treiber ein Treiber, der es unterschiedlichen Arten von Prozessoren erlaubt, Systemressourcen effektiver über Hardware-Merkmale gemeinsam zu nutzen.

In mindestens einer Ausführungsform können verschiedene Bibliotheken (nicht gezeigt) im ROCm-Softwarestapel 3900 oberhalb der Sprachlaufzeit 3903 beinhaltet sein und eine Ähnlichkeit der Funktionalität zu den CUDA-Bibliotheken 3803 bereitstellen, die vorstehend in Verbindung mit 38 erörtert wurden. In mindestens einer Ausführungsform können verschiedene Bibliotheken mathematische, Deep-Learning- und/oder andere Bibliotheken beinhalten, wie etwa unter anderem eine hipBLAS-Bibliothek, die Funktionen ähnlich denen von CUDA cuBLAS implementiert, eine rocFFT-Bibliothek zum Berechnen von FFT, die ähnlich CUDA cuFFT ist. Bei mindestens einer Ausführungsform wird mindestens eine in 39 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst die Hardware 3910 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

40 veranschaulicht eine OpenCL-Implementierung des Softwarestapels 3700 der 37 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform beinhaltet ein OpenCL-Softwarestapel 4000, auf dem eine Anwendung 4001 gestartet werden kann, ein OpenCL-Framework 4005, eine OpenCL-Laufzeit 4006 und einen Treiber 4007. In mindestens einer Ausführungsform wird der OpenCL-Softwarestapel 4000 auf Hardware 3809 ausgeführt, die nicht herstellerspezifisch ist. Da OpenCL durch Vorrichtungen unterstützt wird, die von verschiedenen Herstellern entwickelt wurden, können in mindestens einer Ausführungsform spezifische OpenCL-Treiber erforderlich sein, um mit Hardware von solchen Herstellern zusammenzuwirken.

In mindestens einer Ausführungsform können die Anwendung 4001, die OpenCL-Laufzeit 4006, der Vorrichtungskerneltreiber 4007 und die Hardware 4008 ähnliche Funktionalitäten wie die Anwendung 3701, die Laufzeit 3705, der Vorrichtungskerneltreiber 3706 bzw. die Hardware 3707 durchführen, die vorstehend in Verbindung mit 37 beschrieben wurden. In mindestens einer Ausführungsform beinhaltet die Anwendung 4001 ferner einen OpenCL-Kernel 4002 mit Code, der auf einer Vorrichtung ausgeführt werden soll.

In mindestens einer Ausführungsform definiert OpenCL eine „Plattform“, die es einem Host erlaubt, mit einem Host verbundene Vorrichtungen zu steuern. In mindestens einer Ausführungsform stellt ein OpenCL-Framework eine Plattformschicht-API und eine Laufzeit-API bereit, die als Plattform-API 4003 und Laufzeit-API 4005 gezeigt sind. In mindestens einer Ausführungsform verwendet die Laufzeit-API 4005 Kontexte, um die Ausführung von Kernels auf Vorrichtungen zu verwalten. In mindestens einer Ausführungsform kann jede identifizierte Vorrichtung einem jeweiligen Kontext zugeordnet sein, den die Laufzeit-API 4005 verwenden kann, für diese Vorrichtung um unter anderem Befehlswarteschlangen, Programmobjekte und Kernelobjekte zu verwalten und Speicherobjekte gemeinsam zu nutzen. In mindestens einer Ausführungsform legt die Plattform-API 4003 Funktionen offen, die unter anderem die Verwendung von Vorrichtungskontexten zum Auswählen und Initialisieren von Vorrichtungen, zum Übermitteln von Arbeit an Vorrichtungen über Befehlswarteschlangen und zum Ermöglichen der Datenübertragung zu und von Vorrichtungen zulassen. Darüber hinaus stellt das OpenCL-Framework in mindestens einer Ausführungsform verschiedene integrierte Funktionen (nicht gezeigt) bereit, einschließlich unter anderem mathematischer Funktionen, relationaler Funktionen und Bildverarbeitungsfunktionen.

In mindestens einer Ausführungsform ist auch ein Compiler 4004 im OpenCL-Framework 4005 beinhaltet. Quellcode kann in mindestens einer Ausführungsform offline vor der Ausführung einer Anwendung oder online während der Ausführung einer Anwendung kompiliert werden. Im Gegensatz zu CUDA und ROCm können OpenCL-Anwendungen in mindestens einer Ausführungsform online durch den Compiler 4004 kompiliert werden, der beinhaltet ist, um repräsentativ für eine beliebige Anzahl von Compilern zu sein, die verwendet werden kann, um Quellcode und/oder IR-Code, wie etwa Portable Intermediate Representation („SPIR-V“)-Code, in Binärcode zu kompilieren. Alternativ können in mindestens einer Ausführungsform OpenCL-Anwendungen offline kompiliert werden, bevor solche Anwendungen ausgeführt werden. Bei mindestens einer Ausführungsform wird mindestens eine in 40 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst die Hardware 4008 eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

41 veranschaulicht Software, die durch eine Programmierplattform unterstützt wird, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist eine Programmierplattform 4104 konfiguriert, um verschiedene Programmiermodelle 4103, Middlewares und/oder Bibliotheken 4102 und Frameworks 4101 zu unterstützen, auf die eine Anwendung 4100 zurückgreifen kann. In mindestens einer Ausführungsform kann die Anwendung 4100 eine KI/ML-Anwendung sein, die zum Beispiel unter Verwendung eines Deep-Learning-Frameworks, wie etwa MXNet, PyTorch oder TensorFlow, implementiert ist, das auf Bibliotheken wie cuDNN, NVIDIA-Collective-Communications-Library(„NCCL“)- und/oder NVIDA-Developer-Data-Loading-Library(„DALI“)-CUDA-Bibliotheken zurückgreifen kann, um beschleunigte Datenverarbeitung auf der zugrunde liegenden Hardware bereitzustellen.

In mindestens einer Ausführungsform kann die Programmierplattform 4104 eine der vorstehend in Verbindung mit 38, 39 bzw. 40 beschriebenen CUDA-, ROCm- oder OpenCL-Plattformen sein. In mindestens einer Ausführungsform unterstützt die Programmierplattform 4104 mehrere Programmiermodelle 4103, die Abstraktionen eines zugrunde liegenden Rechensystems sind, das Ausdrücke von Algorithmen und Datenstrukturen zulässt. Die Programmiermodelle 4103 können in mindestens einer Ausführungsform Merkmale der zugrunde liegenden Hardware offenlegen, um die Leistungsfähigkeit zu verbessern. In mindestens einer Ausführungsform können die Programmiermodelle 4103 CUDA, HIP, OpenCL, C++ Accelerated Massive Parallelism („C++AMP“), Open Multi-Processing („OpenMP“), Open Accelerators („OpenACC“) und/oder Vulcan Compute beinhalten, ohne darauf beschränkt zu sein.

In mindestens einer Ausführungsform stellen Bibliotheken und/oder Middlewares 4102 Implementierungen von Abstraktionen von Programmiermodellen 4104 bereit. In mindestens einer Ausführungsform können derartige Bibliotheken Daten und Programmiercode beinhalten, die durch Computerprogramme verwendet und während der Softwareentwicklung eingesetzt werden können. In mindestens einer Ausführungsform beinhalten solche Middlewares Software, die Dienste für Anwendungen bereitstellt, die über diejenigen hinausgehen, die von der Programmierplattform 4104 verfügbar sind. In mindestens einer Ausführungsform können die Bibliotheken und/oder Middlewares 4102 cuBLAS-, cuFFT-, cuRAND- und andere CUDA-Bibliotheken oder rocBLAS-, rocFFT-, rocRAND- und andere ROCm-Bibliotheken beinhalten, ohne darauf beschränkt zu sein. Darüber hinaus können die Bibliotheken und/oder Middlewares 4102 in mindestens einer Ausführungsform NCCL- und ROCm-Communication-Collectives-Library(„RCCL“)-Bibliotheken, die Kommunikationsroutinen für GPU bereitstellen, eine MIOpen-Bibliothek für Deep Learning-Beschleunigung und/oder eine Eigen-Bibliothek für lineare Algebra, Matrix- und Vektoroperationen, geometrische Transformationen, numerische Solver und verwandte Algorithmen beinhalten.

In mindestens einer Ausführungsform hängen die Anwendungs-Frameworks 4101 von den Bibliotheken und/oder Middlewares 4102 ab. In mindestens einer Ausführungsform ist jedes der Anwendungs-Frameworks 4101 ein Software-Framework, das verwendet wird, um eine Standardstruktur von Anwendungssoftware zu implementieren. Eine KI/ML-Anwendung kann in mindestens einer Ausführungsform unter Verwendung eines Frameworks, wie etwa ein Caffe-, Caffe2-, TensorFlow-, Keras-, PyTorch- oder MxNet-Deep-Learning-Framework implementiert sein. Bei mindestens einer Ausführungsform wird mindestens eine in 41 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform veranlasst die Anwendung 4100, wenn sie ausgeführt wird, eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

42 veranschaulicht das Kompilieren von Code zum Ausführen auf einer der Programmierplattformen der 37-40 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform empfängt ein Compiler 4201 Quellcode 4200, der sowohl Host-Code als auch Vorrichtungscode beinhaltet. In mindestens einer Ausführungsform ist der Compiler 4201 konfiguriert, um den Quellcode 4200 in einen vom Host ausführbaren Code 4202 zur Ausführung auf einem Host und in einen von der Vorrichtung ausführbaren Code 4203 zur Ausführung auf einer Vorrichtung umzuwandeln. Der Quellcode 4200 kann in mindestens einer Ausführungsform entweder offline vor der Ausführung einer Anwendung oder online während der Ausführung einer Anwendung kompiliert werden.

In mindestens einer Ausführungsform kann der Quellcode 4200 Code in einer beliebigen Programmiersprache beinhalten, die durch den Compiler 4201 unterstützt wird, wie etwa C++, C, Fortran usw. In mindestens einer Ausführungsform kann der Quellcode 4200 in einer Einzelquelldatei mit einer Mischung aus Host-Code und Vorrichtungscode beinhaltet sein, wobei darin Stellen des Vorrichtungscodes angegeben sind. In mindestens einer Ausführungsform kann eine Einzelquelldatei eine .cu-Datei, die CUDA-Code beinhaltet, oder eine .hip.cpp-Datei, die HIP-Code beinhaltet, sein. Alternativ kann der Quellcode 4200 in mindestens einer Ausführungsform Mehrfachquellen-Codedateien anstelle einer Einzelquelldatei beinhalten, in die Host-Code und Vorrichtungscode getrennt sind.

In mindestens einer Ausführungsform ist der Compiler 4201 konfiguriert, um den Quellcode 4200 in den vom Host ausführbaren Code 4202 zur Ausführung auf einem Host und in den von der Vorrichtung ausführbaren Code 4203 zur Ausführung auf einer Vorrichtung zu kompilieren. In mindestens einer Ausführungsform führt der Compiler 4201 Operationen durch, die das Parsen des Quellcodes 4200 in einen abstrakten Systembaum (abstract system tree - AST), das Durchführen von Optimierungen und das Generieren von ausführbarem Code beinhalten. In mindestens einer Ausführungsform, in welcher der Quellcode 4200 eine Einzelquelldatei beinhaltet, kann der Compiler 4201 den Vorrichtungscode von dem Host-Code in einer solchen Einzelquelldatei trennen, den Vorrichtungscode und den Host-Code in einen von der Vorrichtung ausführbaren Code 4203 bzw. einen vom Host ausführbaren Code 4202 kompilieren und den von der Vorrichtung ausführbaren Code 4203 und den vom Host ausführbaren Code 4202 miteinander in einer Einzeldatei verlinken, wie nachstehend in Bezug auf 26 ausführlicher erörtert wird.

In mindestens einer Ausführungsform können der vom Host ausführbare Code 4202 und der von der Vorrichtung ausführbare Code 4203 in einem beliebigen geeigneten Format vorliegen, wie etwa als Binärcode und/oder IR-Code. Im Falle von CUDA kann in mindestens einer Ausführungsform der vom Host ausführbare Code 4202 nativen Objektcode beinhalten und kann der von der Vorrichtung ausführbare Code 4203 Code in einer PTX-Zwischendarstellung beinhalten. Im Falle von ROCm kann sowohl der vom Host ausführbare Code 4202 als auch der von der Vorrichtung ausführbare Code 4203 in mindestens einer Ausführungsform Ziel-Binärcode beinhalten. Bei mindestens einer Ausführungsform wird mindestens eine in 42 gezeigte oder beschriebene Komponente verwendet, um hier und zumindest in Verbindung mit den 1-6 beschriebene Verfahren und/oder Funktionen zu implementieren. Bei mindestens einer Ausführungsform weist der vom Host ausführbare Code 4202 Anweisungen auf, die, wenn sie ausgeführt werden, eine oder mehrere Schaltungen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind, wie es hier und zumindest in Verbindung mit den 1-6 beschrieben ist.

Mindestens eine Ausführungsform der Offenbarung kann im Hinblick auf die folgenden Sätze beschrieben werden:

1. Prozessor umfassend: eine oder mehrere Schaltungen, um eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind.
2. Prozessor nach Satz 1, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine Angabe zu speichern, welche zwei oder mehr Abschnitte des Programmcodes kombiniert worden sind.
3. Prozessor nach einem der Sätze 1-2, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine Angabe zu speichern, ob die zwei oder mehr Abschnitte des Programmcodes, nachdem sie kombiniert worden sind, übersetzt worden sind.
4. Prozessor nach einem der Sätze 1-3, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes zu speichern.
5. Prozessor nach einem der Sätze 1-4, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um die Angabe mit einer anderen Angabe einer kombinierten Version von zwei oder mehr anderen Abschnitten des Programmcodes zu vergleichen.
6. Prozessor nach einem der Sätze 1-5, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine kombinierte und übersetzte Version der zwei oder mehr Abschnitte des Programmcodes basierend zumindest teilweise auf der Angabe aus einem Speicher abzurufen.
7. Prozessor nach einem der Sätze 1-6, wobei die Angabe Code von den zwei oder mehr Abschnitten des Programmcodes aufweist.
8. Prozessor nach einem der Sätze 1-7, wobei die Angabe während einer Laufzeit einer Anwendung gespeichert wird.
9. Prozessor nach einem der Sätze 1-8, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes in einen Code für paralleles Rechnen zu übersetzen.
10. Computer-implementiertes Verfahren, umfassend:
- Speichern einer Angabe, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind.
11. Verfahren nach Satz 10, wobei die zwei oder mehr Abschnitte des Programmcodes einen oder mehrere Abschnitte von Funktionen aufweisen.
12. Verfahren nach einem der Sätze 10-11, das darüber hinaus ein Speichern einer Angabe einer kombinierten Version der zwei oder mehr Abschnitte des Programmcodes umfasst, die in einen Code für paralleles Rechnen übersetzt sind.
13. Verfahren nach einem der Sätze 10-12, das darüber hinaus ein Speichern einer kombinierten Version der zwei oder mehr Abschnitte des Programmcodes umfasst, die in einen Code für paralleles Rechnen übersetzt sind.
14. Verfahren nach einem der Sätze 10-13, wobei die Angabe ein Schlüssel ist, der zwei oder mehr kombinierte Abschnitte des Programmcodes identifiziert, die kombiniert worden sind.
15. Verfahren nach einem der Sätze 10-14, wobei die Angabe eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes aufweist.
16. Verfahren nach einem der Sätze 10-15, das darüber hinaus ein Kombinieren der zwei oder mehr Abschnitte des Programmcodes umfasst, wenn die zwei oder mehr Abschnitte nicht kombiniert worden sind.
17. Verfahren nach einem der Sätze 10-16, das darüber hinaus ein Vergleichen der Angabe zur Laufzeit einer Anwendung mit einer oder mehreren anderen Angaben darüber umfasst, ob zwei oder mehr andere Abschnitte des Programmcodes kombiniert worden sind.
18. Verfahren nach einem der Sätze 10-17, wobei die Angabe angibt, wo eine kombinierte und übersetzte Version der zwei oder mehr Abschnitte des Programmcodes aus einem Speicher abzurufen sind.
19. System umfassend:
- eine oder mehrere Schaltungen, um eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind.
20. System nach Satz 19, wobei die zwei oder mehr Abschnitte des Programmcodes aus einem Quellcode übersetzt sind.
21. System nach einem der Sätze 19-20, wobei die Angabe ein Schlüssel ist, der Code von den zwei oder mehr Abschnitten des Programmcodes aufweist.
22. System nach einem der Sätze 19-21, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um die zwei oder mehr Abschnitte des Programmcodes zu kombinieren und in einen Code für eine virtuelle Rechenarchitektur zu übersetzen, wenn die zwei oder mehr Abschnitte des Programmcodes nicht kombiniert worden sind.
23. System nach einem der Sätze 19-22, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine Angabe zu speichern, ob die zwei oder mehr Abschnitte des Programmcodes kombiniert und in eine niedrigere Code-Sprache übersetzt worden sind.
24. System nach einem der Sätze 19-23, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine Angabe einer kombinierten Version der zwei oder mehr Abschnitte des Programmcodes als einen Dateinamen zu speichern.
25. System nach einem der Sätze 19-24, wobei die zwei oder mehr Abschnitte des Programmcodes Zwischendarstellungen sind, die zu kombinieren und in einen Code niedrigerer Ebene zu übersetzen sind.
26. Maschinenlesbares Medium, auf dem ein Satz von Anweisungen gespeichert ist, die, wenn sie von einem oder mehreren Prozessoren ausgeführt werden, den einen oder die mehreren Prozessoren veranlassen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind.
27. Maschinenlesbares Medium nach Satz 26, wobei die zwei oder mehr Abschnitte des Programmcodes Zwischendarstellungen von einem oder mehreren Abschnitten von Funktionen sind.
28. Maschinenlesbares Medium nach einem der Sätze 26-27, wobei die zwei oder mehr Abschnitte des Programmcodes Zwischendarstellungen von Variablen sind.
29. Maschinenlesbares Medium nach einem der Sätze 26-28, wobei der eine oder die mehreren Prozessoren ausgestaltet sind, um:
- eine kombinierte und übersetzte Version der zwei oder mehr Abschnitte des Programmcodes zumindest teilweise basierend auf der Angabe abzurufen; und
- darüber hinaus die kombinierte und übersetzte Version der zwei oder mehr Abschnitte des Programmcodes in eine ausführbare Datei zu übersetzen.
30. Maschinenlesbares Medium nach einem der Sätze 26-29, wobei der eine oder die mehreren Prozessoren ausgestaltet sind, um eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes, die in einen Code für eine virtuelle Rechenarchitektur übersetzt sind, abzurufen, wenn die Angabe mit einer anderen Angabe der kombinierten Version von zwei oder mehr anderen Abschnitten des Programmcodes übereinstimmt.
31. Maschinenlesbares Medium nach einem der Sätze 26-30, wobei der eine oder die mehreren Prozessoren ausgestaltet sind, um eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes in einen Code für eine virtuelle Rechenarchitektur zu übersetzen, wenn die Angabe nicht mit einer anderen gespeicherten Angabe übereinstimmt.
32. Maschinenlesbares Medium nach einem der Sätze 26-31, wobei der eine oder die mehreren Prozessoren ausgestaltet sind, um zur Anwendungslaufzeit eine Übersetzung einer kombinierten Version der zwei oder mehr Abschnitte des Programmcodes zumindest teilweise basierend auf der Angabe wiederzuverwenden.

Andere Variationen liegen innerhalb des Geistes der vorliegenden Offenbarung. Wenngleich an den offenbarten Techniken diverse Modifikationen und alternative Konstruktionen vorgenommen werden können, sind somit bestimmte veranschaulichte Ausführungsformen davon in den Zeichnungen gezeigt und diese wurden vorstehend ausführlich beschrieben. Allerdings versteht es sich, dass nicht die Absicht verfolgt wird, die Offenbarung auf die spezifische(n) offenbarte(n) Form oder Formen einzuschränken, sondern die Absicht ganz im Gegenteil darin besteht, sämtliche Modifikationen, alternativen Konstruktionen und Äquivalente abzudecken, die in den Geist und Umfang der wie in den beigefügten Ansprüchen definierten Offenbarung fallen.

Die Verwendung der Begriffe „ein“ und „eine“ und „der/die/das“ und ähnlicher Referenten im Kontext des Beschreibens offenbarter Ausführungsformen (insbesondere im Kontext der folgenden Ansprüche) ist so auszulegen, dass sie sowohl den Singular als auch den Plural abdeckt, sofern hierin nichts anderes angegeben ist oder der Kontext dem eindeutig widerspricht, und nicht als Definition eines Begriffs. Die Begriffe „umfassend“, „aufweisend“, „beinhaltend“ und „enthaltend“ sollen als offene Begriffe ausgelegt sein (in der Bedeutung „beinhaltend, aber nicht darauf beschränkt“), sofern nichts anderes angegeben ist. Der Begriff „verbunden“ ist als teilweise oder vollständig ineinander enthalten, aneinander befestigt oder aneinander angefügt auszulegen, wenn er unmodifiziert vorliegt und sich auf physische Verbindungen bezieht, selbst, wenn ein Element dazwischen eingefügt ist. Die Nennung von Wertebereichen hierin soll lediglich als kurzes Verfahren zur einzelnen Bezugnahme auf jeden separaten Wert dienen, der in den Bereich fällt, es sei denn, hierin ist etwas anderes angegeben, und jeder separate Wert ist in die Beschreibung eingeschlossen, als ob er einzeln hierin wiedergegeben wäre. In mindestens einer Ausführungsform ist die Verwendung des Begriffs „Satz“ (z. B. „ein Satz von Gegenständen“) oder „Teilmenge“ als eine nicht leere Sammlung auszulegen, die ein oder mehrere Elemente umfasst, es sei denn, es ist etwas anderes angemerkt oder der Kontext widerspricht dem. Sofern nichts anderes angegeben ist oder der Kontext dem widerspricht, bezeichnet ferner der Begriff „Teilmenge“ eines entsprechenden Satzes nicht notwendigerweise eine richtige Teilmenge des entsprechenden Satzes, sondern die Teilmenge und der entsprechende Satz können gleich sein.

Sofern nicht spezifisch etwas anderes genannt ist oder der Kontext dem eindeutig widerspricht, ist verbindende Sprache, wie etwa Formulierungen der Form „wenigstens eines von A, B und C“ oder „mindestens eines von A, B und C“, andernfalls in dem Kontext zu verstehen, in dem sie allgemein verwendet werden, um darzustellen, dass ein Gegenstand, ein Begriff usw. entweder A oder B oder C oder eine beliebige nicht leere Teilmenge des Satzes aus A und B und C sein kann. Als illustratives Beispiel eines Satzes, der drei Elemente aufweist, beziehen sich die verbindenden Formulierungen „wenigstens eines von A, B und C“ und „mindestens eines von A, B und C“ auf einen beliebigen der folgenden Sätze: {A}, {B}, {C}, {A, B}, {A, C}, {B, C}, {A, B, C}. Somit soll derartige verbindende Sprache im Allgemeinen nicht implizieren, dass bestimmte Ausführungen es erforderlich machen, dass mindestens eines von A, mindestens eines von B und mindestens eines von C vorhanden ist. Sofern nichts anderes angemerkt ist oder der Kontext dem widerspricht, gibt der Begriff „Vielzahl“ einen Zustand der Pluralität an (z. B. gibt „eine Vielzahl von Gegenständen“ mehrere Gegenstände an). In mindestens einer Ausführungsform beträgt eine Anzahl der Gegenstände in einer Vielzahl mindestens zwei, es können aber auch mehr sein, wenn dies entweder explizit oder durch den Kontext angegeben ist. Sofern nichts anderes genannt ist oder es anderweitig aus dem Kontext ersichtlich ist, bedeutet die Formulierung „auf Grundlage von“ „mindestens zum Teil auf Grundlage von“ und nicht „ausschließlich auf Grundlage von“.

Hierin beschriebene Operationen von Prozessen können in einer beliebigen geeigneten Reihenfolge durchgeführt werden, sofern hierin nichts anderes angegeben ist oder der Kontext dem eindeutig widerspricht. In mindestens einer Ausführungsform wird ein Prozess, wie etwa die hierin beschriebenen Prozesse (oder Variationen und/oder Kombinationen davon), unter der Steuerung von einem oder mehreren Computersystemen durchgeführt, die mit ausführbaren Anweisungen konfiguriert sind, und er ist als Code (z. B. ausführbare Anweisungen, ein oder mehrere Computerprogramme oder eine oder mehrere Anwendungen), der zusammen auf einem oder mehreren Prozessoren ausgeführt wird, durch Hardware oder Kombinationen davon implementiert. In mindestens einer Ausführungsform wird Code auf einem computerlesbaren Speichermedium gespeichert. In einer Ausführungsform in der Form eines Computerprogramms, das eine Vielzahl von Anweisungen umfasst, die durch einen oder mehrere Prozessoren ausgeführt werden können. In mindestens einer Ausführungsform ist ein computerlesbares Speichermedium ein nicht transitorisches computerlesbares Speichermedium, das transitorische Signale (z. B. eine sich ausbreitende transiente elektrische oder elektromagnetische Übertragung) ausschließt, aber nicht transitorische Datenspeicherschaltungen (z. B. Puffer, Cache und Warteschlangen) innerhalb von Sendeempfängern von transitorischen Signalen einschließt. In mindestens einer Ausführungsform ist der Code (z. B. ausführbarer Code oder Quellcode) auf einem Satz von einem oder mehreren nicht transitorischen computerlesbaren Speichermedien gespeichert, auf denen ausführbare Anweisungen gespeichert sind (oder einem anderen Speicher zum Speichern ausführbarer Anweisungen), die bei Ausführung (d. h. als Ergebnis der Ausführung) durch einen oder mehrere Prozessoren eines Computersystems das Computersystem dazu veranlassen, hierin beschriebene Operationen durchzuführen. Ein Satz von nicht transitorischen computerlesbaren Speichermedien umfasst in mindestens einer Ausführungsform mehrere nicht transitorische computerlesbare Speichermedien und einem oder mehreren der einzelnen nicht transitorischen Speichermedien mehrerer nicht transitorischer computerlesbarer Speichermedien fehlt der gesamte Code, während mehrere nicht transitorische computerlesbare Speichermedien kollektiv den gesamten Code speichern. In mindestens einer Ausführungsform werden die ausführbaren Anweisungen so ausgeführt, dass unterschiedliche Anweisungen durch unterschiedliche Prozessoren ausgeführt werden - in mindestens einer Ausführungsform speichert ein nichttransitorisches computerlesbares Speichermedium Anweisungen und eine hauptsächliche zentrale Verarbeitungseinheit („CPU“) führt einige der Anweisungen aus, während eine Grafikverarbeitungseinheit („GPU“) andere Anweisungen ausführt. In mindestens einer Ausführungsform weisen unterschiedliche Komponenten eines Computersystems separate Prozessoren auf und unterschiedliche Prozessoren führen unterschiedliche Teilmengen von Anweisungen aus.

Dementsprechend sind in mindestens einer Ausführungsform Computersysteme so konfiguriert, dass sie einen oder mehrere Dienste implementieren, die einzeln oder zusammen Operationen der hierin beschriebenen Prozesse durchführen, und derartige Computersysteme sind mit geeigneter Hardware und/oder Software konfiguriert, die eine Durchführung der Operationen ermöglichen. Ferner ist ein Computersystem, das mindestens eine Ausführungsform der vorliegenden Offenbarung implementiert, eine einzelne Vorrichtung und in einer anderen Ausführungsform ein verteiltes Computersystem, das mehrere Vorrichtungen umfasst, die unterschiedlich arbeiten, sodass das verteilte Computersystem die hierin beschriebenen Operationen durchführt und sodass eine einzelne Vorrichtung nicht alle Operationen durchführt.

Die Verwendung beliebiger und aller Beispiele oder einer eine beispielhafte Wortwahl (z. B. „wie etwa“), die hierin bereitgestellt ist, soll lediglich die Ausführungsformen der Offenbarung besser verdeutlichen und stellt keine Einschränkung des Umfangs der Offenbarung dar, es sei denn, es ist etwas anderes beansprucht. Keinerlei Wortwahl in der Beschreibung sollte so ausgelegt werden, dass sie ein beliebiges nicht beanspruchtes Element als für die Umsetzung der Offenbarung wesentlich angibt.

Jegliche Bezugnahmen, einschließlich Veröffentlichungen, Patentanmeldungen und Patenten, die hierin genannt werden, sind hiermit durch Bezugnahme in demselben Maße aufgenommen, als wäre jede Bezugnahme einzeln und spezifisch als durch Bezugnahme eingeschlossen angegeben und in ihrer Gesamtheit hierin dargelegt.

In der Beschreibung und den Ansprüchen können die Begriffe „gekoppelt“ und „verbunden“ sowie deren Ableitungen verwendet werden. Es versteht sich, dass diese Begriffe nicht als Synonyme füreinander beabsichtigt sein können. Vielmehr kann bei bestimmten Beispielen „verbunden“ oder „gekoppelt“ verwendet werden, um anzugeben, dass zwei oder mehr Elemente in direktem oder indirektem physischem oder elektrischem Kontakt miteinander stehen. Mit „gekoppelt“ kann auch gemeint sein, dass zwei oder mehr Elemente nicht in direktem Kontakt miteinander stehen, jedoch trotzdem miteinander zusammenwirken oder interagieren.

Sofern nicht ausdrücklich etwas anderes genannt ist, versteht es sich, dass sich Begriffe wie etwa „Verarbeiten“, „Rechnen“, „Berechnen“, „Bestimmen“ oder dergleichen in der gesamten Beschreibung auf Handlungen und/oder Prozesse eines Computers oder Rechensystems oder einer ähnlichen elektronischen Rechenvorrichtung beziehen, die Daten, die als physische, wie etwa elektronische, Größen innerhalb der Register und/oder Speicher des Rechensystems dargestellt sind, manipulieren und/oder in andere Daten umwandeln, die auf ähnliche Weise als physische Größen innerhalb der Speicher, Register oder anderen derartigen Informationsspeicher-, -übertragungs- oder - anzeigevorrichtungen des Rechensystems dargestellt sind.

Auf ähnliche Weise kann sich der Begriff „Prozessor“ auf eine beliebige Vorrichtung oder einen Abschnitt einer Vorrichtung beziehen, die/der elektronische Daten aus Registern und/oder dem Speicher verarbeitet und diese elektronischen Daten in andere elektronische Daten umwandelt, die in Registern und/oder im Speicher gespeichert werden können. Als nicht einschränkende Beispiele kann der „Prozessor“ eine CPU oder eine GPU sein. Eine „Rechenplattform“ kann einen oder mehrere Prozessoren umfassen. Im hierin verwendeten Sinne können „Software“-Prozesse zum Beispiel Software- und/oder Hardware-Entitäten beinhalten, die im Verlauf der Zeit Arbeit Durchführen, wie etwa Tasks, Threads und intelligente Agenten. Außerdem kann sich jeder Prozess auf mehrere Prozesse beziehen, um Anweisungen nacheinander oder parallel, kontinuierlich oder intermittierend auszuführen. Die Begriffe „System“ und „Verfahren“ werden hierin insofern austauschbar verwendet, dass ein System ein oder mehrere Verfahren verkörpern kann und die Verfahren als System betrachtet werden können.

Bei mindestens einer Ausführungsform ist eine arithmetische Logikeinheit ein Satz kombinatorischer Logikschaltungen, die eine oder mehrere Eingaben verarbeiten, um ein Ergebnis zu erzeugen. Bei mindestens einer Ausführungsform wird eine arithmetische Logikeinheit von einem Prozessor verwendet, um mathematische Operationen wie Addition, Subtraktion oder Multiplikation durchzuführen. Bei mindestens einer Ausführungsform wird eine arithmetische Logikeinheit verwendet, um logische Operationen wie logisches UND/ODER oder XOR zu implementieren. Bei mindestens einer Ausführungsform ist eine arithmetische Logikeinheit zustandslos und besteht aus physikalischen Schaltkomponenten wie Halbleitertransistoren, die zur Bildung logischer Gatter angeordnet sind. Bei mindestens einer Ausführungsform kann eine arithmetische Logikeinheit intern als zustandsabhängige logische Schaltung mit einem zugehörigen Taktgeber arbeiten. Bei mindestens einer Ausführungsform kann eine arithmetische Logikeinheit als asynchrone logische Schaltung aufgebaut sein, deren interner Zustand nicht in einem zugehörigen Registersatz gehalten wird. Bei mindestens einer Ausführungsform wird eine arithmetische Logikeinheit von einem Prozessor verwendet, um in einem oder mehreren Registern des Prozessors gespeicherte Operanden zu kombinieren und eine Ausgabe zu erzeugen, die vom Prozessor in einem anderen Register oder einem Speicherplatz gespeichert werden kann.

Bei mindestens einer Ausführungsform übergibt der Prozessor als Ergebnis der Verarbeitung eines vom Prozessor abgerufenen Befehls einen oder mehrere Eingaben oder Operanden an eine arithmetische Logikeinheit, wodurch die arithmetische Logikeinheit veranlasst wird, ein Ergebnis zu erzeugen, das zumindest teilweise auf einem Befehlscode basiert, der den Eingängen der arithmetischen Logikeinheit bereitgestellt wird. Bei mindestens einer Ausführungsform basieren die vom Prozessor an die ALU gelieferten Befehlscodes zumindest teilweise auf dem vom Prozessor ausgeführten Befehl. Bei mindestens einer Ausführungsform verarbeitet die kombinatorische Logik in der ALU die Eingaben und erzeugt eine Ausgabe, die auf einen Bus innerhalb des Prozessors gelegt wird. Bei mindestens einer Ausführungsform wählt der Prozessor ein Zielregister, einen Speicherplatz, eine Ausgabeeinrichtung oder einen Ausgabespeicherplatz auf dem Ausgangsbus aus, so dass die Taktung des Prozessors bewirkt, dass die von der ALU erzeugten Ergebnisse an den gewünschten Ort gesendet werden.

Im vorliegenden Dokument kann auf das Erlangen, Erfassen, Empfangen oder Eingeben von analogen oder digitalen Daten in ein Teilsystem, ein Computersystem oder eine computerimplementierte Maschine Bezug genommen werden. In mindestens einer Ausführungsform kann der Prozess des Erlangens, Erfassens, Empfangens oder Eingebens von analogen und digitalen Daten auf eine Vielfalt von Weisen erzielt werden, wie etwa durch das Empfangen von Daten als Parameter eines Funktionsaufrufs oder eines Aufrufs einer Anwendungsprogrammierschnittstelle. In einigen Implementationen kann der Prozess des Erlangens, Erfassens, Empfangens oder Eingebens von analogen oder digitalen Daten durch das Übermitteln von Daten über eine serielle oder parallele Schnittstelle erfolgen. In einer anderen Implementation kann der Prozess des Erlangens, Erfassens, Empfangens oder Eingebens von analogen oder digitalen Daten durch das Übermitteln von Daten über ein Computernetz von der bereitstellenden Entität zu der erfassenden Entität erfolgen. Es kann auch auf das Bereitstellen, Ausgeben, Übertragen, Senden oder Darstellen von analogen oder digitalen Daten Bezug genommen werden. In verschiedenen Beispielen kann der Prozess des Bereitstellens, Ausgebens, Übertragens, Sendens oder Darstellens von analogen oder digitalen Daten durch die Übertragung von Daten als Eingabe- oder Ausgabeparameter eines Funktionsaufrufs, Parameter einer Anwendungsprogrammierschnittstelle oder eines Interprozess-Kommunikationsmechanismus erfolgen.

Auch wenn die vorstehende Erörterung beispielhafte Implementationen der beschriebenen Techniken darlegt, können auch andere Architekturen verwendet werden, um die beschriebene Funktionalität zu implementieren, und sie sollen im Umfang dieser Offenbarung liegen. Darüber hinaus könnten, obwohl spezifische Verteilungen von Zuständigkeiten vorstehend zum Zwecke der Erörterung definiert sind, verschiedene Funktionen und Zuständigkeiten in Abhängigkeit von den Umständen anders verteilt und aufgeteilt werden.

Obwohl der Gegenstand in für Strukturmerkmale und/oder Verfahrenshandlungen spezifischer Sprache beschrieben wurde, versteht es sich ferner, dass der in den beigefügten Ansprüchen beanspruchte Gegenstand nicht unbedingt auf die beschriebenen spezifischen Merkmale oder Handlungen beschränkt ist. Vielmehr werden spezifische Merkmale und Handlungen als beispielhafte Formen zum Implementieren der Ansprüche offenbart.

Claims

Prozessor umfassend: eine oder mehrere Schaltungen, um eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind.
Prozessor nach Anspruch 1, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine Angabe zu speichern, welche zwei oder mehr Abschnitte des Programmcodes kombiniert worden sind.
Prozessor nach Anspruch 1 oder 2, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine Angabe zu speichern, ob die zwei oder mehr Abschnitte des Programmcodes, nachdem sie kombiniert worden sind, übersetzt worden sind.
Prozessor nach einem der vorhergehenden Ansprüche, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes zu speichern.
Prozessor nach einem der vorhergehenden Ansprüche, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um die Angabe mit einer anderen Angabe einer kombinierten Version von zwei oder mehr anderen Abschnitten des Programmcodes zu vergleichen.
Prozessor nach einem der vorhergehenden Ansprüche, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine kombinierte und übersetzte Version der zwei oder mehr Abschnitte des Programmcodes basierend zumindest teilweise auf der Angabe aus einem Speicher abzurufen.
Prozessor nach einem der vorhergehenden Ansprüche, wobei die Angabe Code von den zwei oder mehr Abschnitten des Programmcodes aufweist.
Prozessor nach einem der vorangehenden Ansprüche, wobei die Angabe während einer Laufzeit einer Anwendung gespeichert wird.
Prozessor nach einem der vorhergehenden Ansprüche, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes in einen Code für paralleles Rechnen zu übersetzen.
Computer-implementiertes Verfahren, umfassend: Speichern einer Angabe, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind.
Verfahren nach Anspruch 10, wobei die zwei oder mehr Abschnitte des Programmcodes einen oder mehrere Abschnitte von Funktionen aufweisen.
Verfahren nach Anspruch 10 oder 11, das darüber hinaus ein Speichern einer Angabe einer kombinierten Version der zwei oder mehr Abschnitte des Programmcodes umfasst, die in einen Code für paralleles Rechnen übersetzt sind.
Verfahren nach einem der Ansprüche 10 bis 12, das darüber hinaus ein Speichern einer kombinierten Version der zwei oder mehr Abschnitte des Programmcodes umfasst, die in einen Code für paralleles Rechnen übersetzt sind.
Verfahren nach einem der Ansprüche 10 bis 13, wobei die Angabe ein Schlüssel ist, der zwei oder mehr kombinierte Abschnitte des Programmcodes identifiziert, die kombiniert worden sind.
Verfahren nach einem der Ansprüche 10 bis 14, wobei die Angabe eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes aufweist.
Verfahren nach einem der Ansprüche 10 bis 15, das darüber hinaus ein Kombinieren der zwei oder mehr Abschnitte des Programmcodes umfasst, wenn die zwei oder mehr Abschnitte nicht kombiniert worden sind.
Verfahren nach einem der Ansprüche 10 bis 16, das darüber hinaus ein Vergleichen der Angabe zur Laufzeit einer Anwendung mit einer oder mehreren anderen Angaben darüber umfasst, ob zwei oder mehr andere Abschnitte des Programmcodes kombiniert worden sind.
Verfahren nach einem der Ansprüche 10 bis 17, wobei die Angabe angibt, wo eine kombinierte und übersetzte Version der zwei oder mehr Abschnitte des Programmcodes aus einem Speicher abzurufen sind.
System umfassend: eine oder mehrere Schaltungen, um eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind.
System nach Anspruch 19, wobei die zwei oder mehr Abschnitte des Programmcodes aus einem Quellcode übersetzt sind.
System nach Anspruch 19 oder 20, wobei die Angabe ein Schlüssel ist, der Code von den zwei oder mehr Abschnitten des Programmcodes aufweist.
System nach einem der Ansprüche 19 bis 21, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um die zwei oder mehr Abschnitte des Programmcodes zu kombinieren und in einen Code für eine virtuelle Rechenarchitektur zu übersetzen, wenn die zwei oder mehr Abschnitte des Programmcodes nicht kombiniert worden sind.
System nach einem der Ansprüche 19 bis 22, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine Angabe zu speichern, ob die zwei oder mehr Abschnitte des Programmcodes kombiniert und in eine niedrigere Code-Sprache übersetzt worden sind.
System nach einem der Ansprüche 19 bis 23, wobei die eine oder die mehreren Schaltungen ausgestaltet sind, um eine Angabe einer kombinierten Version der zwei oder mehr Abschnitte des Programmcodes als einen Dateinamen zu speichern.
System nach einem der Ansprüche 19 bis 24, wobei die zwei oder mehr Abschnitte des Programmcodes Zwischendarstellungen sind, die zu kombinieren und in einen Code niedrigerer Ebene zu übersetzen sind.
Maschinenlesbares Medium, auf dem ein Satz von Anweisungen gespeichert ist, die, wenn sie von einem oder mehreren Prozessoren ausgeführt werden, den einen oder die mehreren Prozessoren veranlassen, eine Angabe zu speichern, ob zwei oder mehr Abschnitte eines Programmcodes kombiniert worden sind.
Maschinenlesbares Medium nach Anspruch 26, wobei die zwei oder mehr Abschnitte des Programmcodes Zwischendarstellungen von einem oder mehreren Abschnitten von Funktionen sind.
Maschinenlesbares Medium nach Anspruch 26 oder 27, wobei die zwei oder mehr Abschnitte des Programmcodes Zwischendarstellungen von Variablen sind.
Maschinenlesbares Medium nach einem der Ansprüche 26 bis 28, wobei der eine oder die mehreren Prozessoren ausgestaltet sind, um: eine kombinierte und übersetzte Version der zwei oder mehr Abschnitte des Programmcodes zumindest teilweise basierend auf der Angabe abzurufen; und darüber hinaus die kombinierte und übersetzte Version der zwei oder mehr Abschnitte des Programmcodes in eine ausführbare Datei zu übersetzen.
Maschinenlesbares Medium nach einem der Ansprüche 26 bis 29, wobei der eine oder die mehreren Prozessoren ausgestaltet sind, um eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes, die in einen Code für eine virtuelle Rechenarchitektur übersetzt sind, abzurufen, wenn die Angabe mit einer anderen Angabe der kombinierten Version von zwei oder mehr anderen Abschnitten des Programmcodes übereinstimmt.
Maschinenlesbares Medium nach einem der Ansprüche 26 bis 30, wobei der eine oder die mehreren Prozessoren ausgestaltet sind, um eine kombinierte Version der zwei oder mehr Abschnitte des Programmcodes in einen Code für eine virtuelle Rechenarchitektur zu übersetzen, wenn die Angabe nicht mit einer anderen gespeicherten Angabe übereinstimmt.
Maschinenlesbares Medium nach einem der Ansprüche 26 bis 31, wobei der eine oder die mehreren Prozessoren ausgestaltet sind, um zur Anwendungslaufzeit eine Übersetzung einer kombinierten Version der zwei oder mehr Abschnitte des Programmcodes zumindest teilweise basierend auf der Angabe wiederzuverwenden.