DE102022118419A1

DE102022118419A1 - Tracking amplifier for inductive loads

Info

Publication number: DE102022118419A1
Application number: DE102022118419.6A
Authority: DE
Inventors: Raik FIEDLER; Hermann Schenk
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2022-07-22
Filing date: 2022-07-22
Publication date: 2024-01-25

Abstract

Die Erfindung bezieht sich allgemein auf Verstärkerschaltungen zum Verbinden und/oder Ansteuern einer induktiven Last mit einem zeitkontinuierlichen Strom. Beispielhafte Ausführungsformen der hier offenbarten Verstärkerschaltungen können beispielsweise zum Ansteuern von beispielsweise elektrodynamischen Wandlern verwendet werden, die akustischen Druck erzeugen, der in Form eines System-on-Chip (SoC) oder eines System-in-Package (SiP) vorliegen kann.The invention relates generally to amplifier circuits for connecting and/or driving an inductive load with a continuous-time current. Example embodiments of the amplifier circuits disclosed herein may be used, for example, to drive, for example, electrodynamic transducers that generate acoustic pressure, which may be in the form of a system-on-chip (SoC) or a system-in-package (SiP).

Description

Technisches GebietTechnical area

Ausführungsformen der Erfindung beziehen sich allgemein auf Verstärkerschaltungen zum Verbinden und/oder Ansteuern einer induktiven Last. Beispielhafte Ausführungsformen der hier offenbarten Verstärkerschaltungen können beispielsweise zum Ansteuern von beispielsweise elektrodynamischen Wandlern verwendet werden, die akustischen Druck erzeugen, der in Form eines System-on-Chip (SoC) oder eines System-in-Package (SiP) vorliegen kann.Embodiments of the invention generally relate to amplifier circuits for connecting and/or driving an inductive load. Example embodiments of the amplifier circuits disclosed herein may be used, for example, to drive, for example, electrodynamic transducers that generate acoustic pressure, which may be in the form of a system-on-chip (SoC) or a system-in-package (SiP).

Hintergrundbackground

Verstärkerschaltungen werden üblicherweise in zwei Kategorien unterteilt. Eine Kategorie von Verstärkern sind Spannungsverstärker, um ein Eingangssignal mit einer kleinen Eingangsamplitude in ein Ausgangssignal mit einer größeren Spannungsamplitude umzuwandeln. Dieser Typ von Verstärkern wird in der Literatur üblicherweise als Kleinsignalverstärker bezeichnet. Wenn sie beispielsweise mit einem beispielhaften Sensorelement verwendet werden, können die kleinen Ausgangsamplituden der Spannungsverstärker für den nächsten Funktionsblock in der Signalverarbeitungskette verarbeitet werden. Die andere Kategorie von Verstärkern sind Stromverstärker, die auf höhere Ausgangsströme fokussieren und diese bereitstellen. Alternativ werden Stromverstärker auch als Leistungsverstärker bezeichnet. Wenn sie in Verbindung mit akustischen Druck erzeugenden, (elektrodynamischen) Vorrichtungen verwendet werden, kann ein Leistungsverstärker beispielsweise verwendet werden, um die Steuersignale für Aktoren der akustischen Druck erzeugenden, (elektrodynamischen) Vorrichtungen bereitzustellen. Natürlich können Mischformen dieser beiden Kategorien auch in technischen Anwendungen gefunden werden, auch in Bezug auf die Verarbeitung von zeit- und wertkontinuierlichen (= analogen) oder zeit- und wertdiskreten (= digitalen) Signalen.Amplifier circuits are commonly divided into two categories. One category of amplifiers are voltage amplifiers to convert an input signal with a small input amplitude into an output signal with a larger voltage amplitude. This type of amplifier is commonly referred to in the literature as a small signal amplifier. For example, when used with an exemplary sensor element, the small output amplitudes of the voltage amplifiers can be processed for the next functional block in the signal processing chain. The other category of amplifiers are current amplifiers, which focus on and provide higher output currents. Alternatively, current amplifiers are also referred to as power amplifiers. When used in conjunction with acoustic pressure generating (electrodynamic) devices, a power amplifier may be used, for example, to provide the control signals to actuators of the acoustic pressure generating (electrodynamic) devices. Of course, mixed forms of these two categories can also be found in technical applications, including in relation to the processing of time and value continuous (= analog) or time and value discrete (= digital) signals.

Aufgrund der technischen Bedeutung legt die folgende Beschreibung den Fokus auf die Verstärkung von analogen Spannungen und Strömen. Im Prinzip ist ein elektrischer Verstärker eine unverzichtbare Komponente in der heutigen Technologie. Unabhängig von der gewählten Implementierung wird die für die Verstärkung erforderliche Leistung üblicherweise durch eine Leistungsversorgungsvorrichtung oder ein Element, z. B. eine Batterie, geliefert. Je nachdem, wie diese Leistung verarbeitet wird, werden Verstärker üblicherweise in verschiedene Klassen unterteilt.Due to its technical importance, the following description focuses on the amplification of analog voltages and currents. In principle, an electrical amplifier is an indispensable component in today's technology. Regardless of the implementation chosen, the power required for amplification is usually provided by a power supply device or element, e.g. B. a battery, delivered. Depending on how this power is processed, amplifiers are usually divided into different classes.

Die heute am häufigsten verwendeten Verstärkertopologien werden als Verstärker der Klasse AB, D, G oder H bezeichnet.The most commonly used amplifier topologies today are referred to as Class AB, D, G, or H amplifiers.

Verstärker der Klasse AB weisen typischerweise eine Ausgangsstufe auf, die durch einen n-leitenden und p-leitenden Transistor gebildet wird, die durch eine Operationsverstärkereingangsstufe angesteuert werden. Beide Transistoren werden kontinuierlich angesteuert, d. h. nicht auf einem Ein-Aus-Schema (wie zum Beispiel in Verstärkern der Klasse D, siehe unten). Die Gesamtschaltung ist üblicherweise als ein nicht-invertierender Verstärker ausgelegt. Da das zeitkontinuierliche Eingangssignal an dem Ausgang des Verstärkers der Klasse AB mit dem entsprechenden Verstärkungsfaktor verfügbar ist, ist keine zusätzliche Filterstufe in dem Rückkopplungspfad notwendig. Da die Ausgangsstufe jedoch kontinuierlich Strom leitet, wird der Leistungsverbrauch von Verstärkern der Klasse AB häufig als problematisch betrachtet, insbesondere bei höheren Ausgangsspannungen.Class AB amplifiers typically have an output stage formed by an n-type and p-type transistor driven by an operational amplifier input stage. Both transistors are activated continuously, i.e. H. not on an on-off scheme (such as in Class D amplifiers, see below). The overall circuit is usually designed as a non-inverting amplifier. Since the continuous-time input signal is available at the output of the Class AB amplifier with the appropriate gain, no additional filter stage in the feedback path is necessary. However, because the output stage continuously conducts current, the power consumption of Class AB amplifiers is often considered problematic, particularly at higher output voltages.

Die Ausgangsstufe des Verstärkers der Klasse D wird üblicherweise über Pulsweitenmodulation (PWM) gesteuert, was ihre Verlustleistung zu den Strömen im Moment des Schaltens reduziert. Um das PWM-Signal zu erzeugen, wird das zu verstärkende analoge Eingangssignal üblicherweise mit einer Sägezahnspannung unter Verwendung eines Komparators abgetastet. Nach der Ausgangsstufe ist üblicherweise ein Tiefpassfilter mit einer ausreichend steilen Flanke erforderlich, um die analoge Grundkomponente auf der Eingangsseite aus dem hochfrequenten digitalen Signal herauszufiltern.The output stage of the Class D amplifier is usually controlled via pulse width modulation (PWM), which reduces its power dissipation to the currents at the moment of switching. To generate the PWM signal, the analog input signal to be amplified is typically sampled with a sawtooth voltage using a comparator. After the output stage, a low-pass filter with a sufficiently steep edge is usually required to filter out the basic analog component on the input side from the high-frequency digital signal.

Eine weitere Verbesserung von Verstärkern der Klasse D ist ein Verstärker der Klasse G. Verstärker der Klasse G weisen typischerweise feste und schaltbare Versorgungsspannungspegel für ihre ausgangsseitige Gegentaktstufe auf. Dieses Schalten der Versorgungsspannungspegel kann dynamisch oder durch ein externes Steuersignal implementiert werden und führt zu einer besseren Energieeffizienz im Vergleich zu Verstärkern der Klasse D, da die Energie, die durch das Ausgangsfilter gefiltert werden muss, für kleinere Ausgangsamplituden reduziert werden kann.Another improvement to Class D amplifiers is a Class G amplifier. Class G amplifiers typically have fixed and switchable supply voltage levels for their push-pull output stage. This switching of supply voltage levels can be implemented dynamically or by an external control signal and results in better energy efficiency compared to Class D amplifiers because the energy that must be filtered through the output filter can be reduced for smaller output amplitudes.

Die Verstärker der Klasse H versuchen, die Verlustleistung der Verstärker der Klasse AB durch Einstellen der Versorgungsspannung der Ausgangsstufe zu minimieren. Die Einstellung der Versorgungsleistungsschienen wird häufig unter Verwendung einer externen Speisung mit einem Aufwärts- und Abwärtswandler realisiert, der eine Spule erfordert, die aufgrund ihrer Größe typischerweise nicht in eine integrierte Schaltung (IC) integriert werden kann. Zusätzlich zu dem Raum, der für externe Komponenten in einer IC-Implementierung erforderlich ist, ist auch die hohe Komplexität von Verstärkern der Klasse H ein Nachteil. Bei geeigneten Auslegungen erfordern Verstärker der Klasse H jedoch möglicherweise kein Ausgangsfilter zur Signalfilterung auf der Ausgangsseite.The Class H amplifiers attempt to minimize the power dissipation of the Class AB amplifiers by adjusting the supply voltage of the output stage. Adjustment of the supply power rails is often realized using an external feed with a step-up and step-down converter, which requires a coil that typically cannot be integrated into an integrated circuit (IC) due to its size. In addition to the space required for external components in an IC implementation The high complexity of Class H amplifiers is also a disadvantage. However, with appropriate designs, Class H amplifiers may not require an output filter for signal filtering on the output side.

Wichtige Eigenschaften für die Auslegung und Realisierung von Verstärkerschaltungen können aus den technischen Anforderungen für elektronische Verstärker abgeleitet werden. Das Erste, was hier zu erwähnen ist, ist die Linearität, die direkt in der Verzerrungsfreiheit des verstärkten Ausgangssignals widerspiegelt. Dementsprechend würde ein idealer Verstärker keine Abweichungen vom Eingangssignal oder, je nach Verstärkungsfaktor, das Vielfache des Eingangssignals bewirken. Ferner ist die Effizienz des Verstärkers üblicherweise auch von entscheidender Bedeutung bei der Wahl einer Verstärkerauslegung, um so viel der zugeführten Leistung wie möglich für das eigentliche Nutzausgangssignal zu verwenden. Umgekehrt wird ein realer Verstärker zusätzliche Energie in seiner Ausgangsstufe oder durch nachgeschaltete Filterstufen verbrauchen. Aus systemtechnischer Sicht spielt auch die Komplexität der Verstärker eine wichtige Rolle. Komplexität kann nicht in einer einzigen Kennzahl zusammengefasst werden. Wichtige Faktoren für die Komplexität einer Verstärkerauslegung sind jedoch typischerweise die Anzahl der Transistoren, die Fläche auf dem Die, die Verwendung externer Komponenten (wie Spulen, Kondensatoren und Widerstände) oder zusätzlicher Funktionsblöcke (wie Spannungswandler und aktive Filter). Ferner definiert die Last auf der Ausgangsseite die erforderlichen Ausgangsspannungen und Ausgangsströme und ihr frequenzabhängiges Verhalten bei reaktiven Elementen wie Spulen und Kondensatoren.Important properties for the design and implementation of amplifier circuits can be derived from the technical requirements for electronic amplifiers. The first thing to mention here is linearity, which is directly reflected in the freedom from distortion of the amplified output signal. Accordingly, an ideal amplifier would cause no deviations from the input signal or, depending on the gain factor, a multiple of the input signal. Furthermore, the efficiency of the amplifier is usually also of crucial importance when choosing an amplifier design in order to use as much of the supplied power as possible for the actual useful output signal. Conversely, a real amplifier will consume additional energy in its output stage or through downstream filter stages. From a systems engineering perspective, the complexity of the amplifiers also plays an important role. Complexity cannot be summarized in a single metric. However, important factors in the complexity of an amplifier design are typically the number of transistors, the area on the die, the use of external components (such as inductors, capacitors and resistors) or additional functional blocks (such as voltage converters and active filters). Furthermore, the load on the output side defines the required output voltages and output currents and their frequency-dependent behavior for reactive elements such as coils and capacitors.

Gemäß den beschriebenen Kriterien weisen die im Stand der Technik vorgestellten Verstärkerklassen unterschiedliche Stärken und Schwächen auf. Hinsichtlich der Energieeffizienz sind die Leistungs- und Filterstufen auf der Ausgangsseite üblicherweise entscheidend. Der Verstärker der Klasse H wird allgemein als das Maß aller Dinge betrachtet, da er die vorteilhafte Gegentaktstufe eines Verstärkers der Klasse D mit einer filterfreien Auslegung wie der Verstärker der Klasse AB kombiniert. Die Gegentaktstufe ermöglicht, dass Leistung nur von der Versorgungsquelle zur Last oder von der Last zur Masse fließt, wodurch unerwünschte Querströme vermieden werden, wenn die Last mit Leistung versorgt werden soll. In Verbindung mit einer variabel modulierten Versorgungsquelle können die gewünschten Spannungen und Ströme mit geringer Welligkeit an der Last ohne Filter erzeugt werden. Im Allgemeinen stellt der Verstärker der Klasse H nur so viel Leistung am Ausgang zur Verfügung, wie das System, das aus dem Verstärker und der Last besteht, zum entsprechenden Schaltzeitpunkt erfordert. Die Leistungsmenge und somit das Ausgangssignal folgt dem gewünschten und verstärkten Zielsignal.According to the criteria described, the amplifier classes presented in the prior art have different strengths and weaknesses. When it comes to energy efficiency, the power and filter stages on the output side are usually crucial. The Class H amplifier is generally considered the benchmark because it combines the advantageous push-pull stage of a Class D amplifier with a filter-free design like the Class AB amplifier. The push-pull stage allows power to flow only from the supply source to the load or from the load to ground, avoiding unwanted cross currents when power is to be supplied to the load. In conjunction with a variably modulated supply source, the desired low ripple voltages and currents can be generated at the load without filters. In general, the Class H amplifier only provides as much power at the output as the system consisting of the amplifier and the load requires at the corresponding switching time. The amount of power and thus the output signal follows the desired and amplified target signal.

1 zeigt eine beispielhafte nachführende Verstärkerschaltung 100, die an die Ansteuerung kapazitiver Lasten 110 angepasst ist. Die Funktionsweise der gesamten Schaltung entspricht dem Prinzip eines Regelkreises. Ein zeitkontinuierliches Eingangssignal 102, das verstärkt werden soll, wird dem nicht-invertierenden Eingangsanschluss A des Komparators 104 bereitgestellt. Der Komparator 104 empfängt ferner ein Rückkopplungssignal an seinem invertierenden Eingangsanschluss B und vergleicht das Signal 102 und das Rückkopplungssignal, um das Ergebnis des Vergleichs am Ausgangsanschluss C des Komparators 104 bereitzustellen. Das Ausgangssignal des Komparators 104 steuert die Gegentaktstufe 108 des Verstärkers 100 an. In dem gezeigten Beispiel implementiert eine einfache Inverterstufe mit den zwei Transistoren 112 und 114 die Gegentaktstufe 108, um das verstärkte Ausgangssignal des Verstärkers 100 am Ausgangsanschluss D bereitzustellen. Das Ausgangssignal wird an die kapazitive Last 110 angelegt. Das zeitkontinuierliche Ausgangssignal am Ausgangsanschluss D wird über einen einstellbaren Spannungsteiler 116, der beispielhaft aus zwei Widerständen besteht, zum Eingangsanschluss B des Komparators 104 zurückgeführt. 1 shows an exemplary tracking amplifier circuit 100, which is adapted to the control of capacitive loads 110. The functionality of the entire circuit corresponds to the principle of a control loop. A continuous-time input signal 102 to be amplified is provided to the non-inverting input terminal A of the comparator 104. The comparator 104 further receives a feedback signal at its inverting input terminal B and compares the signal 102 and the feedback signal to provide the result of the comparison at the output terminal C of the comparator 104. The output signal of the comparator 104 controls the push-pull stage 108 of the amplifier 100. In the example shown, a simple inverter stage with two transistors 112 and 114 implements push-pull stage 108 to provide the amplified output signal of amplifier 100 at output terminal D. The output signal is applied to the capacitive load 110. The time-continuous output signal at the output connection D is fed back to the input connection B of the comparator 104 via an adjustable voltage divider 116, which consists, for example, of two resistors.

Je nach den zwei Eingangssignalen an den Anschlüssen A und B des Komparators 104 wird ein digitales Signal mit einem hohen oder niedrigen Pegel am Ausgangsanschluss C des Komparators 104 erzeugt. Dieses resultierende digitale Signal kann zuerst in der Puffer- oder Inverterstufe 106 gepuffert und/oder verstärkt werden und wird wiederum verwendet, um die Transistoren 112, 114 der Gegentakt-Inverterstufe 108 zu steuern.Depending on the two input signals at the terminals A and B of the comparator 104, a digital signal with a high or low level is generated at the output terminal C of the comparator 104. This resulting digital signal may first be buffered and/or amplified in the buffer or inverter stage 106 and is in turn used to control the transistors 112, 114 of the push-pull inverter stage 108.

Ein digitales pulsbreitenmoduliertes (PWM) Signal wird somit am Ausgangsanschluss D des Verstärkers 100 erzeugt. Aufgrund der kapazitiven Last 110 wird dieses PWM-Ausgangssignal jedoch integriert. Je nach der Drive-Stärke der Gegentakt-Inverterstufe 108 und der Kapazität der Last 110 wird somit die Geschwindigkeit, mit der sich das Ausgangssignal am Anschluss D der Gegentakt-Inverterstufe 108 (der auch der Ausgangsanschluss des Verstärkers 100 ist) ändert, begrenzt, so dass der Rückkopplungspfad 118 unter Verwendung des Spannungsteilers 116 ohne zusätzliches Rückkopplungsfilter implementiert werden kann, um einen stabilen und kontinuierlichen Regelkreis zu bilden. Infolgedessen wird das Ausgangssignal ohne externe Modulation der Leistungsversorgungsquelle 120 und ohne zusätzliche Filterstufen in dem Rückkopplungspfad 118 geglättet. Das Ausgangssignal am Ausgangsanschluss D und sein geteiltes Äquivalent am Eingangsanschluss B des Komparators 104 folgen somit dem Eingangssignal am Anschluss A.A digital pulse width modulated (PWM) signal is thus generated at the output terminal D of the amplifier 100. However, due to the capacitive load 110, this PWM output signal is integrated. Depending on the drive strength of the push-pull inverter stage 108 and the capacity of the load 110, the speed at which the output signal at connection D of the push-pull inverter stage 108 (which is also the output connection of the amplifier 100) changes is limited, so that the feedback path 118 can be implemented using the voltage divider 116 without an additional feedback filter to form a stable and continuous control loop. As a result, the output signal is smoothed without external modulation of the power supply source 120 and without additional filter stages in the feedback path 118. The output signal at output port D and its divided equiva lent at the input connection B of the comparator 104 thus follow the input signal at connection A.

Die Begrenzung des nachführenden Verstärkers 100 in 1 ist die Notwendigkeit einer Last 110 mit ausreichender Kapazität, die die Ausgangsspannung am Ausgangsknoten D integriert, um den gewünschten Regelkreis zu ermöglichen. Im Prinzip könnte der nachführende Verstärker 100 in 1 auch mit anderen Lasten betrieben werden, aber wenn die Last keine kapazitive Komponente aufweist oder die Kapazität der Last zu niedrig ist, wäre keine zeitkontinuierliche Spannung an der Last vorhanden. Wenn eine rein resistive Last verwendet würde, wäre nur eine digitale Verstärkung möglich, da das PWM-Signal am Ausgangsanschluss D der Gegentakt-Inverterstufe 108 ohne Verzögerung oder Integration zum invertierenden Anschluss B des Komparators 104 zurückgeführt würde, so dass der Regelkreis das Ausgangssignal sofort anpassen würde. Wenn der Verstärker 100 mit einer induktiven Last verbunden wäre, wäre immer noch ein reaktives Element vorhanden, aber der Verstärker 100 würde immer noch nicht das gewünschte Ergebnis erzielen, d. h. der Verstärker 100 würde keinen zeitkontinuierlichen Ausgangsstrom ausgeben. Der Grund dafür ist das entgegengesetzte physikalische Verhalten des Stroms und der Spannung einer kapazitiven Last 110 im Vergleich zu einer induktiven Last. Während das elektrische Feld einer Kapazität durch die angelegte Spannung gesteuert wird, wird das Magnetfeld einer Spule durch den durch sie fließenden Strom bestimmt.The limitation of the tracking amplifier 100 in 1 is the need for a load 110 with sufficient capacity that integrates the output voltage at output node D to enable the desired control loop. In principle the tracking amplifier could be 100 in 1 can also be operated with other loads, but if the load has no capacitive component or the capacity of the load is too low, there would be no continuous-time voltage on the load. If a purely resistive load were used, only digital amplification would be possible because the PWM signal at the output terminal D of the push-pull inverter stage 108 would be fed back to the inverting terminal B of the comparator 104 without delay or integration, allowing the control loop to immediately adjust the output signal would. If the amplifier 100 were connected to an inductive load, a reactive element would still be present, but the amplifier 100 would still not achieve the desired result, that is, the amplifier 100 would not output a continuous-time output current. The reason for this is the opposite physical behavior of the current and voltage of a capacitive load 110 compared to an inductive load. While the electric field of a capacitor is controlled by the applied voltage, the magnetic field of a coil is determined by the current flowing through it.

In diesem Zusammenhang besteht ein Bedarf, das Design des in 1 gezeigten beispielhaften nachführenden Verstärkers 100 zu verbessern, so dass die Verstärkerschaltung eine induktive Last mit einem zeitkontinuierlichen Strom ansteuern kann und gleichzeitig einen niedrigen Leistungsverbrauch und eine effiziente Verstärkung sicherstellt.In this context, there is a need to improve the design of the in 1 shown exemplary tracking amplifier 100 so that the amplifier circuit can drive an inductive load with a continuous-time current while ensuring low power consumption and efficient amplification.

Kurze Zusammenfassung der ErfindungBrief summary of the invention

Diese kurze Zusammenfassung wird bereitgestellt, um eine Auswahl von Konzepten in einer vereinfachten Form einzuführen, die weiter unten in der detaillierten Beschreibung beschrieben werden. Diese Zusammenfassung soll keine Schlüsselmerkmale oder wesentliche Merkmale des beanspruchten Gegenstands identifizieren.This brief summary is provided to introduce in a simplified form a selection of concepts described later in the detailed description. This summary is not intended to identify key features or essential features of the claimed subject matter.

Ein Aspekt der Erfindung ist es, so viele der Anforderungen wie möglich an das Design einer hier vorstehend beschriebenen Verstärkerschaltung in einem neuen Verstärkerdesign zusammenzubringen, das das Ansteuern von induktiven Lasten und ohne die Notwendigkeit eines komplexen Ausgangsfilters ermöglicht. Ein Designaspekt ist es, einen zeitkontinuierlichen Ausgangsstrom am Ausgangsanschluss der Verstärkerschaltung zu erzeugen und diesen zeitkontinuierlichen Ausgangsstrom in eine zeitkontinuierliche Ausgangsspannung umzuwandeln, die als ein Rückkopplungssignal zu einem Komparator zurückgeführt werden kann, um den Regelkreis zu implementieren. Im Allgemeinen kann die Verstärkerschaltung zum Beispiel ein PWM-Spannungssignal am Ausgang erzeugen, das bewirkt, dass ein zeitkontinuierlicher Ausgangsstrom zur Last fließt. Die Umwandlung des zeitkontinuierlichen Stroms in eine zeitkontinuierliche Spannung kann unter Verwendung eines Rückkopplungsnetzwerks implementiert werden, das sich zwischen dem Ausgangsknoten der Verstärkerschaltung und dem Eingangsknoten des Komparators befindet. Das Rückkopplungsnetzwerk kann parallel zum Lastzweig oder in Reihe zum Lastzweig angeordnet sein, wie aus den folgenden Beispielen deutlicher wird. Ferner kann das Verstärkerdesign gemäß den verschiedenen Ausführungsformen der Erfindung verschiedene Spannungsdomänen für den Komparator, eine Pufferstufe (falls vorhanden) und die Verstärkungsstufe verwenden.One aspect of the invention is to bring together as many of the design requirements of an amplifier circuit described hereinabove into a new amplifier design that allows driving inductive loads and without the need for a complex output filter. One design aspect is to generate a continuous-time output current at the output terminal of the amplifier circuit and convert this continuous-time output current into a continuous-time output voltage that can be fed back as a feedback signal to a comparator to implement the control loop. In general, the amplifier circuit can, for example, generate a PWM voltage signal at the output, which causes a continuous-time output current to flow to the load. The conversion of the continuous-time current to a continuous-time voltage can be implemented using a feedback network located between the output node of the amplifier circuit and the input node of the comparator. The feedback network can be arranged in parallel with the load branch or in series with the load branch, as will become clearer from the following examples. Further, the amplifier design according to the various embodiments of the invention may use different voltage domains for the comparator, a buffer stage (if present), and the gain stage.

Ausführungsformen der Erfindung stellen eine Verstärkerschaltung zum Verbinden mit einer induktiven Last bereit. Die Verstärkerschaltung umfasst eine Verstärkungsstufe. Die Verstärkungsstufe kann einen Komparator umfassen. Der Komparator weist einen nicht-invertierenden Eingangsanschluss und einen invertierenden Eingangsanschluss auf, um ein zu verstärkendes Signal und ein Rückkopplungssignal zu empfangen. Der Komparator soll an seinem Ausgangsanschluss ein Ausgangssignal des Komparators erzeugen und ausgeben, das durch Vergleichen des zu verstärkenden Signals und des Rückkopplungssignals erhalten wird und das Ergebnis des Vergleichs angibt. Die Verstärkungsstufe kann ferner eine Inverterstufe umfassen, um ein pulsbreitenmoduliertes Signal als Reaktion auf das Ausgangssignal des Komparators zu erzeugen und das pulsbreitenmodulierte Signal als ein zeitkontinuierliches Stromsignal an einem Ausgangsanschluss der Inverterstufe auszugeben. Der Ausgangsanschluss der Inverterstufe kann auch der Ausgangsanschluss der Verstärkerschaltung sein.Embodiments of the invention provide an amplifier circuit for connection to an inductive load. The amplifier circuit includes an amplification stage. The amplification stage may include a comparator. The comparator has a non-inverting input terminal and an inverting input terminal for receiving a signal to be amplified and a feedback signal. The comparator is intended to generate and output at its output terminal an output signal of the comparator, which is obtained by comparing the signal to be amplified and the feedback signal and indicates the result of the comparison. The amplification stage may further include an inverter stage for generating a pulse width modulated signal in response to the output signal of the comparator and outputting the pulse width modulated signal as a continuous-time current signal at an output terminal of the inverter stage. The output connection of the inverter stage can also be the output connection of the amplifier circuit.

Die Verstärkerschaltung umfasst ferner eine Rückkopplungsstufe. Die Rückkopplungsstufe kann ein Rückkopplungsfilter umfassen, das parallel mit der induktiven Last zu verbinden ist und das direkt mit dem Ausgangsanschluss der Inverterstufe verbunden ist, um das zeitkontinuierliche Stromsignal zu empfangen und in ein zeitkontinuierliches Spannungssignal umzuwandeln. Die Rückkopplungsstufe kann ferner einen Spannungsteiler umfassen, der das zeitkontinuierliche Spannungssignal an seinem Eingang empfängt und der mit dem Referenzpotential an seinem Ausgang verbunden ist. Der Spannungsteiler kann konfiguriert sein, um das zeitkontinuierliche Spannungssignal mit einem reduzierten Spannungspegel als das Rückkopplungssignal an den Komparator bereitzustellen.The amplifier circuit further comprises a feedback stage. The feedback stage may include a feedback filter to be connected in parallel with the inductive load and which is directly connected to the output terminal of the inverter stage to receive the continuous-time current signal and convert it into a continuous-time voltage signal. The feedback stage may further comprise a voltage divider which receives the continuous-time voltage signal at its input and which is connected to the reference potential at its output. The Span Voltage divider may be configured to provide the continuous-time voltage signal at a reduced voltage level as the feedback signal to the comparator.

In einer weiteren beispielhaften Ausführungsform wird das von der Verstärkerschaltung zu verstärkende Signal an dem nicht-invertierenden Eingangsanschluss des Komparators empfangen und das Rückkopplungssignal wird an dem invertierenden Eingangsanschluss des Komparators empfangen.In another exemplary embodiment, the signal to be amplified by the amplifier circuit is received at the non-inverting input terminal of the comparator and the feedback signal is received at the inverting input terminal of the comparator.

Gemäß einer weiteren Ausführungsform ist das Rückkopplungsfilter ein Tiefpassfilter. In einer beispielhaften Implementierung ist die Impedanz des Rückkopplungsfilters höher als die Impedanz der induktiven Last, um die in das Rückkopplungsfilter fließende Leistung zu minimieren.According to a further embodiment, the feedback filter is a low-pass filter. In an example implementation, the impedance of the feedback filter is higher than the impedance of the inductive load to minimize power flowing into the feedback filter.

In einer anderen Ausführungsform kann der Spannungsteiler durch einen ersten Widerstand und einen zweiten Widerstand gebildet sein, die in Reihe geschaltet sind. Der erste Widerstand weist einen Anschluss auf, der mit einem Ausgang des Rückkopplungsfilters verbunden ist, um ein zeitkontinuierliches Spannungssignal zu empfangen, und einen anderen Anschluss, der mit dem einen der Eingangsanschlüsse des Komparators verbunden ist, um das Rückkopplungssignal bereitzustellen. Der zweite Widerstand weist einen Anschluss auf, der mit dem anderen Anschluss des ersten Widerstands verbunden ist, und einen anderen Anschluss, der mit dem Referenzpotential verbunden ist.In another embodiment, the voltage divider may be formed by a first resistor and a second resistor connected in series. The first resistor has a terminal connected to an output of the feedback filter to receive a continuous-time voltage signal and another terminal connected to one of the input terminals of the comparator to provide the feedback signal. The second resistor has a terminal connected to the other terminal of the first resistor and another terminal connected to the reference potential.

In einer alternativen Ausführungsform umfasst der Spannungsteiler einen ersten Kondensator und einen zweiten Kondensator, die in Reihe geschaltet sind. In dieser Ausführungsform weist der erste Kondensator einen Anschluss auf, der mit einem Ausgang des Rückkopplungsfilters verbunden ist, um ein zeitkontinuierliches Spannungssignal zu empfangen, und einen anderen Anschluss, der mit dem einen der Eingangsanschlüsse des Komparators verbunden ist, um das Rückkopplungssignal bereitzustellen; und der zweite Kondensator weist einen Anschluss auf, der mit dem anderen Anschluss des ersten Kondensators verbunden ist, und einen anderen Anschluss, der mit dem Referenzpotential verbunden ist.In an alternative embodiment, the voltage divider includes a first capacitor and a second capacitor connected in series. In this embodiment, the first capacitor has a terminal connected to an output of the feedback filter to receive a continuous-time voltage signal and another terminal connected to one of the input terminals of the comparator to provide the feedback signal; and the second capacitor has a terminal connected to the other terminal of the first capacitor and another terminal connected to the reference potential.

In einer weiteren Ausführungsform der Erfindung weist das zu verstärkende Signal einen Spannungspegel relativ zu dem Referenzpotential auf.In a further embodiment of the invention, the signal to be amplified has a voltage level relative to the reference potential.

Gemäß einer weiteren Ausführungsform umfasst die Verstärkungsstufe ferner eine oder mehrere Pufferschaltungen, die zwischen dem Ausgangsanschluss des Komparators und einem Eingangsanschluss der Inverterstufe in Reihe geschaltet sind. In den hier gezeigten Ausführungsformen kann der Eingangsanschluss der Inverterstufe mit den Gate-Anschlüssen der aktiven Elemente (Transistoren) in der Inverterstufe verbunden sein.According to a further embodiment, the amplification stage further comprises one or more buffer circuits connected in series between the output terminal of the comparator and an input terminal of the inverter stage. In the embodiments shown here, the input terminal of the inverter stage can be connected to the gate terminals of the active elements (transistors) in the inverter stage.

In einer beispielhaften Implementierung dieser Ausführungsform sind die eine oder die mehreren Pufferschaltungen konfiguriert, um eine Pegelverschiebung des Ausgangssignal des Komparators durchzuführen und das pegelverschobene Ausgangssignal des Komparators an den Eingangsanschluss der Inverterstufe bereitzustellen. Ferner könnten die eine oder die mehreren Pufferschaltungen konfiguriert sein, um die Drive-Stärke des an den Eingangsanschluss der Inverterstufe angelegten Signals zu verstärken.In an exemplary implementation of this embodiment, the one or more buffer circuits are configured to level shift the output signal of the comparator and provide the level shifted output signal of the comparator to the input terminal of the inverter stage. Further, the one or more buffer circuits could be configured to amplify the drive strength of the signal applied to the input terminal of the inverter stage.

In einer weiteren Ausführungsform umfasst die Inverterstufe mindestens ein Paar von Gegentakttransistoren, die in Reihe geschaltet sind und eine Gegentaktkonfiguration bilden. In einem Beispiel können die Drain-Anschlüsse der Gegentakttransistoren miteinander verbunden sein und den Ausgangsanschluss der Inverterstufe bereitstellen. Ein erster Gegentakttransistor des Paars von Gegentakttransistoren kann ein p-leitender Transistor sein und der andere zweite Gegentakttransistor des Paars von Gegentakttransistoren kann ein n-leitender Transistor sein.In a further embodiment, the inverter stage includes at least one pair of push-pull transistors connected in series and forming a push-pull configuration. In one example, the drains of the push-pull transistors may be connected together and provide the output terminal of the inverter stage. A first push-pull transistor of the pair of push-pull transistors may be a p-type transistor and the other second push-pull transistor of the pair of push-pull transistors may be an n-type transistor.

In einer beispielhaften Implementierung dieser Ausführungsform kann ein erster Gegentakttransistor des Paars von Gegentakttransistoren mit einem ersten Referenzpotential verbunden sein und ein anderer zweiter Gegentakttransistor des Paars von Gegentakttransistoren ist mit einem zweiten Referenzpotential verbunden, das sich von dem ersten Referenzpotential unterscheidet. Die Verstärkerschaltung kann ferner eine erste Vorspannungssteuerschaltung umfassen, die konfiguriert ist, um das Ausgangssignal des Komparators zu integrieren und das integrierte Ausgangssignal des Komparators als das erste Referenzsignal an den Source-Anschluss des ersten Gegentakttransistors bereitzustellen, und eine zweite Vorspannungssteuerschaltung, die konfiguriert ist, um das Ausgangssignal des Komparators zu integrieren und das integrierte Ausgangssignal des Komparators als das zweite Referenzsignal an den Source-Anschluss des zweiten Gegentakttransistors bereitzustellen.In an exemplary implementation of this embodiment, a first push-pull transistor of the pair of push-pull transistors may be connected to a first reference potential and another second push-pull transistor of the pair of push-pull transistors may be connected to a second reference potential that is different from the first reference potential. The amplifier circuit may further include a first bias control circuit configured to integrate the output signal of the comparator and to provide the integrated output signal of the comparator as the first reference signal to the source terminal of the first push-pull transistor, and a second bias control circuit configured to to integrate the output signal of the comparator and to provide the integrated output signal of the comparator as the second reference signal to the source terminal of the second push-pull transistor.

In einer weiteren beispielhaften Implementierung dieser Ausführungsform ist ein erster Gegentakttransistor des Paars von Gegentakttransistoren mit einem ersten Referenzpotential über einen oder mehrere erste Vorspannungstransistoren verbunden, die konfiguriert sind, um den durch den ersten Gegentakttransistor zum Ausgangsanschluss der Inverterstufe fließenden Strom zu steuern, und ein weiterer zweiter Gegentakttransistor des Paars von Gegentakttransistoren ist mit einem zweiten Referenzpotential über einen oder mehrere weitere zweite Vorspannungstransistoren verbunden, die konfiguriert sind, um den durch den zweiten Gegentakttransistor zum Ausgangsanschluss der Inverterstufe fließenden Strom zu steuern. Der eine oder die mehreren ersten Vorspannungstransistoren und der eine oder die mehreren zweiten Vorspannungstransistoren können in dieser Implementierung variable Widerstände bilden. Die Verstärkerschaltung kann zum Beispiel ferner eine erste Vorspannungssteuerschaltung umfassen, die konfiguriert ist, um ein Vorspannungssignal an den/die Gate-Anschluss(e) des einen oder der mehreren ersten Vorspannungstransistoren als Reaktion auf das Ausgangssignal des Komparators anzulegen, um dadurch den durch den ersten Gegentakttransistor zum Ausgangsanschluss der Inverterstufe fließenden Strom zu steuern; und eine zweite Vorspannungssteuerschaltung, die konfiguriert ist, um ein Vorspannungssignal an den/die Gate-Anschluss(e) des einen oder der mehreren zweiten Vorspannungstransistoren als Reaktion auf das Ausgangssignal des Komparators anzulegen, um dadurch den durch den zweiten Gegentakttransistor zum Ausgangsanschluss der Inverterstufe fließenden Strom zu steuern.In another exemplary implementation of this embodiment, a first push-pull transistor of the pair of push-pull transistors is connected to a first reference potential via one or more first bias transistors configured to control the current flowing through the first push-pull transistor to the output terminal of the inverter stage, and a Another second push-pull transistor of the pair of push-pull transistors is connected to a second reference potential via one or more further second bias transistors configured to control the current flowing through the second push-pull transistor to the output terminal of the inverter stage. The one or more first bias transistors and the one or more second bias transistors may form variable resistors in this implementation. For example, the amplifier circuit may further include a first bias control circuit configured to apply a bias signal to the gate terminal(s) of the one or more first bias transistors in response to the output signal of the comparator to thereby generate the bias signal provided by the first Push-pull transistor to control current flowing to the output terminal of the inverter stage; and a second bias control circuit configured to apply a bias signal to the gate terminal(s) of the one or more second bias transistors in response to the output signal of the comparator, thereby causing the flow through the second push-pull transistor to the output terminal of the inverter stage to control current.

In einem Beispiel sind die erste und die zweite Vorspannungssteuerschaltung konfiguriert, um das Ausgangssignal des Komparators zu integrieren und das integrierte Ausgangssignal des Komparators als das Vorspannungssignal an die Gate-Anschlüsse des einen oder der mehreren ersten bzw. zweiten Vorspannungstransistoren bereitzustellen.In one example, the first and second bias control circuits are configured to integrate the output of the comparator and provide the integrated output of the comparator as the bias signal to the gates of the one or more first and second bias transistors, respectively.

In einem anderen Beispiel ist die erste Vorspannungssteuerschaltung konfiguriert, um eine ausgewählte Anzahl der ersten Vorspannungstransistoren als Reaktion auf das Ausgangssignal des Komparators selektiv zu aktivieren und zu deaktivieren, um dadurch den durch den ersten Gegentakttransistor zum Ausgangsanschluss der Inverterstufe fließenden Strom zu steuern; und die zweite Vorspannungssteuerschaltung ist konfiguriert, um eine ausgewählte Anzahl der zweiten Vorspannungstransistoren als Reaktion auf das Ausgangssignal des Komparators selektiv zu aktivieren und zu deaktivieren, um dadurch den durch den ersten Gegentakttransistor zum Ausgangsanschluss der Inverterstufe fließenden Strom zu steuern. In diesem anderen Beispiel können die erste und die zweite Vorspannungssteuerschaltung zum Beispiel einen Zähler oder eine Schaltmatrix implementieren, um die ausgewählte Anzahl von Vorspannungstransistoren selektiv zu aktivieren oder zu deaktivieren.In another example, the first bias control circuit is configured to selectively activate and deactivate a selected number of the first bias transistors in response to the output signal of the comparator, thereby controlling the current flowing through the first push-pull transistor to the output terminal of the inverter stage; and the second bias control circuit is configured to selectively activate and deactivate a selected number of the second bias transistors in response to the output signal of the comparator, thereby controlling the current flowing through the first push-pull transistor to the output terminal of the inverter stage. In this other example, the first and second bias control circuits may, for example, implement a counter or switching matrix to selectively enable or disable the selected number of bias transistors.

In den verschiedenen oben erwähnten Implementierungen kann jede der ersten und der zweiten Vorspannungssteuerschaltung zum Beispiel eine Inverterschaltung umfassen, die zwischen zwei Gleichspannungsreferenzen und einen Pufferkondensator geschaltet ist, der zwischen den Ausgang der Inverterschaltung und eine der Gleichspannungsreferenzen geschaltet ist.In the various implementations mentioned above, each of the first and second bias control circuits may include, for example, an inverter circuit connected between two DC voltage references and a buffer capacitor connected between the output of the inverter circuit and one of the DC voltage references.

In einer weiteren Ausführungsform der Erfindung umfasst die Inverterstufe mehrere kaskadierte Inverter.In a further embodiment of the invention, the inverter stage comprises several cascaded inverters.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Die vorliegende Beschreibung wird besser aus der folgenden detaillierten Beschreibung verstanden, die angesichts der beigefügten Zeichnungen gelesen wird, wobei gleiche Bezugszeichen verwendet werden, um gleiche Teile in der beigefügten Beschreibung zu bezeichnen.

1 zeigt eine beispielhafte nachführende Verstärkerschaltung, die an die Ansteuerung einer kapazitiven Last angepasst ist;
2 zeigt eine schematische Schaltungsimplementierung, die einen nachführenden Verstärker 200 gemäß einer Ausführungsform der Erfindung realisiert;
3 zeigt ein schematisches Schaltbild eines nachführenden Verstärkers 300 gemäß einer weiteren beispielhaften Ausführungsform;
4 und 5 zeigen beispielhafte Wellenformen in der Verstärkerschaltung 300, wie in 3 gezeigt; und
6, 7 und 8 zeigen weitere beispielhafte Modifikationen der Ausgangsstufe des Verstärkers 200, 300 in 2 und 3 gemäß verschiedenen Ausführungsformen der Erfindung.

The present description will be better understood from the following detailed description read in light of the accompanying drawings, wherein like reference numerals are used to designate like parts throughout the accompanying description.

1 shows an exemplary tracking amplifier circuit that is adapted to driving a capacitive load;
2 shows a schematic circuit implementation that implements a tracking amplifier 200 according to an embodiment of the invention;
3 shows a schematic circuit diagram of a tracking amplifier 300 according to a further exemplary embodiment;
4 and 5 show exemplary waveforms in the amplifier circuit 300, as in 3 shown; and
6 , 7 and 8th show further exemplary modifications to the output stage of the amplifier 200, 300 in 2 and 3 according to various embodiments of the invention.

Ausführliche BeschreibungDetailed description

Verschiedene Ausführungsformen der Erfindung werden im Folgenden ausführlicher dargelegt. Wie angemerkt, bezieht sich diese Offenbarung allgemein auf eine Verstärkerschaltung und ein Design, das das Ansteuern einer induktiven Last erleichtert und kein komplexes Rückkopplungsnetzwerk zum Implementieren des Regelkreises erfordert. Diese Vorteile können ferner in einem insgesamt einfacheren Design des Verstärkers und einer kleineren Fläche auf einem Die/Chip beim Implementieren des Verstärkers in einer integrierten Schaltung bedingen. Obwohl die Verstärkerschaltungen eine einfaches Design aufweisen können, können sie eine gute Linearität realisieren, die direkt in der Verzerrungsfreiheit des verstärkten Ausgangssignals widerspiegelt. Dementsprechend weisen in Verstärker-Designs gemäß den Ausführungsformen der Erfindung die von der Verstärkerschaltung erzeugten Ausgangssignale nur sehr geringe Abweichungen vom Eingangssignal oder, je nach Verstärkungsfaktor, von einem Vielfachen des Eingangssignals auf.Various embodiments of the invention are set forth in more detail below. As noted, this disclosure relates generally to an amplifier circuit and design that facilitates driving an inductive load and does not require a complex feedback network to implement the control loop. These advantages may also result in an overall simpler design of the amplifier and a smaller area on a die/chip when implementing the amplifier in an integrated circuit. Although the amplifier circuits may have a simple design, they can realize good linearity, which is directly reflected in the freedom from distortion of the amplified output signal. Accordingly, in amplifier designs according to embodiments of the invention, those generated by the amplifier circuit Output signals only have very small deviations from the input signal or, depending on the gain factor, from a multiple of the input signal.

Die hier erörterten Verstärker-Designs können besonders zum Ansteuern von MEMS-basierten, SoC-basierten oder SiP-basierten Aktuator-Systemen geeignet sein, wie beispielsweise und nicht beschränkt auf akustische Druck erzeugende (elektrodynamische) Vorrichtungen, die Lasten mit einer induktiven Komponente darstellen. Beispielsweise können diese akustischen Druck erzeugenden Vorrichtungen auf dem Prinzip eines nanoskopischen elektrostatischen Antriebs (NED) basieren, wie beispielsweise in der Patentanmeldung WO 2012/095185 A1 beschrieben. Der Anwendungsbereich der hier erörterten Verstärker-Designs ist jedoch nicht auf dieses Einsatzgebiet beschränkt.The amplifier designs discussed herein may be particularly suitable for driving MEMS-based, SoC-based, or SiP-based actuator systems, such as, but not limited to, acoustic pressure generating (electrodynamic) devices that represent loads with an inductive component. For example, these acoustic pressure generating devices can be based on the principle of a nanoscopic electrostatic drive (NED), for example as in the patent application WO 2012/095185 A1 described. However, the scope of the amplifier designs discussed here is not limited to this area of application.

Ein Designaspekt der Erfindung ist es, einen zeitkontinuierlichen Ausgangsstrom am Ausgangsanschluss der Verstärkerschaltung zu erzeugen und diesen zeitkontinuierlichen Ausgangsstrom in eine zeitkontinuierliche Ausgangsspannung umzuwandeln, die als ein Rückkopplungssignal zu einem Komparator zurückgeführt werden kann, um den Regelkreis zu implementieren. Wie aus den hier erörterten Ausführungsformen deutlicher wird, kann die Verstärkerschaltung ein PWM-Spannungssignal am Ausgang und einen zeitkontinuierlichen Ausgangsstrom erzeugen, der zu einer induktiven Last fließt. Der Regelkreis basiert auf der Umwandlung des zeitkontinuierlichen Stroms in eine zeitkontinuierliche Spannung, die unter Verwendung eines Rückkopplungsnetzwerks implementiert wird, das sich zwischen dem Ausgangsknoten der Verstärkerschaltung und einem der Eingangsknoten des Komparators befindet. Das Rückkopplungsnetzwerk kann parallel zum Lastzweig oder in Reihe zum Lastzweig angeordnet sein. Ferner kann das Verstärkerdesign gemäß den verschiedenen Ausführungsformen der Erfindung verschiedene Spannungsdomänen für den Komparator, eine Pufferstufe (falls vorhanden) und die Verstärkungsstufe verwenden.A design aspect of the invention is to generate a continuous-time output current at the output terminal of the amplifier circuit and to convert this continuous-time output current into a continuous-time output voltage that can be fed back as a feedback signal to a comparator to implement the control loop. As will become clearer from the embodiments discussed herein, the amplifier circuit may produce a PWM voltage signal at the output and a continuous-time output current that flows to an inductive load. The control loop is based on converting the continuous-time current into a continuous-time voltage, which is implemented using a feedback network located between the output node of the amplifier circuit and one of the input nodes of the comparator. The feedback network can be arranged in parallel to the load branch or in series with the load branch. Further, the amplifier design according to the various embodiments of the invention may use different voltage domains for the comparator, a buffer stage (if present), and the gain stage.

2 zeigt eine schematische Schaltungsimplementierung, die einen nachführenden Verstärker („tracking amplifier“) 200 gemäß einer Ausführungsform der Erfindung realisiert. Die Verstärkerschaltung 200 umfasst eine Verstärkungsstufe 240 und eine Rückkopplungsstufe 250. Die Verstärkungsstufe 240 umfasst einen Komparator 204, der einen nicht-invertierenden Anschluss A und einen invertierenden Anschluss B als Eingangsanschlüsse aufweist. Ein Eingangssignal 202 wird dem Eingangsanschluss A bereitgestellt. Das Eingangssignal 202 kann ein zeitkontinuierliches Spannungssignal sein. Wenn die Verstärkerschaltung 200 zum Ansteuern einer akustischen Druck erzeugenden Vorrichtung verwendet wird, beispielsweise innerhalb eines Kopfhörers, einer Im-Ohr-Vorrichtung usw., kann das Eingangssignal 202 ein Audiosignal oder Schallsignal sein, das den/die Aktuator(en) der akustischen Druck erzeugenden Vorrichtung ansteuern soll, um den gewünschten akustischen Druck in dem hörbaren und/oder nicht hörbaren Frequenzbereich des Frequenzspektrums zu erzeugen. 2 shows a schematic circuit implementation that implements a tracking amplifier 200 according to an embodiment of the invention. The amplifier circuit 200 includes an amplification stage 240 and a feedback stage 250. The amplification stage 240 includes a comparator 204 having a non-inverting terminal A and an inverting terminal B as input terminals. An input signal 202 is provided to input port A. The input signal 202 may be a continuous-time voltage signal. If the amplifier circuit 200 is used to drive an acoustic pressure generating device, for example within a headphone, an in-the-ear device, etc., the input signal 202 may be an audio signal or sound signal that drives the acoustic pressure generating actuator(s). Device should control in order to generate the desired acoustic pressure in the audible and / or inaudible frequency range of the frequency spectrum.

Der Komparator 204 vergleicht die Signale (d. h. die Spannungen/Potentiale), die an seine Eingangsanschlüsse A und B angelegt werden, und stellt entweder ein hohes oder ein niedriges Signal an seinem Ausgangsanschluss C bereit, das das Ergebnis des Vergleichs angibt. Das Ausgangssignal des Komparators 204 wird einer Pufferschaltung 206 bereitgestellt. Die Pufferschaltung 206 ist optional und kann nicht vorhanden sein. Die Pufferschaltung 206 kann beispielsweise eine oder mehrere Pufferschaltungen umfassen, die beispielsweise verwendet werden können, um eine Pegelverschiebung der Ausgangssignale am Ausgangsanschluss C durchzuführen, um den Signalpegel (z. B. Spannung/Potential) und/oder den Signalstrom an den gewünschten Bereich zum Ansteuern der Gegentaktstufe 208 anzupassen. Die Gegentaktstufe 208 wird verwendet, um das Ausgangssignal des Komparators 204 (wie durch die optionale Pufferschaltung 206 verarbeitet) zu verstärken und stellt das Ausgangssignal des Verstärkers 200 am Ausgangsanschluss D bereit.The comparator 204 compares the signals (i.e., the voltages/potentials) applied to its input terminals A and B and provides either a high or a low signal at its output terminal C indicating the result of the comparison. The output signal of the comparator 204 is provided to a buffer circuit 206. The buffer circuit 206 is optional and may not be present. The buffer circuit 206 may, for example, include one or more buffer circuits that may be used, for example, to level shift the output signals at the output terminal C to adjust the signal level (e.g., voltage/potential) and/or the signal current to the desired range for driving to adapt to the push-pull stage 208. Push-pull stage 208 is used to amplify the output of comparator 204 (as processed by optional buffer circuit 206) and provides the output of amplifier 200 at output terminal D.

Die Gegentaktstufe 208 erzeugt ein PWM-Signal in Bezug auf die Referenzpotentiale 220A und 220B und reagiert auf das Ausgangssignal des Komparators 204, das als ein Steuersignal der Gegentaktstufe 208 verwendet wird. Das Referenzpotential 220B ist beispielhaft als GND gezeigt. Die Referenzpotentiale 220A und 220B können auch als VDD bzw. VSS bezeichnet werden. Die Referenzpotentiale 220A und 220B können einstellbar, programmierbar oder steuerbar sein.The push-pull stage 208 generates a PWM signal with respect to the reference potentials 220A and 220B and responds to the output signal of the comparator 204, which is used as a control signal of the push-pull stage 208. The reference potential 220B is shown as GND by way of example. The reference potentials 220A and 220B may also be referred to as VDD and VSS, respectively. The reference potentials 220A and 220B can be adjustable, programmable or controllable.

Das Ausgangssignal, das durch die Verstärkerschaltung 200 am Ausgangsanschluss D bereitgestellt wird, kann ein PWM-Spannungssignal sein, das bewirkt, dass ein zeitkontinuierliches Stromsignal in den Knoten D oder von dem Knoten D in die Verstärkerschaltung 200 fließt. Das Ausgangssignal der Verstärkerschaltung 200 am Anschluss D wird an eine induktive Last 210 angelegt, die zu beispielhaften Zwecken durch eine Induktivität 210A (L_load) und einen Widerstand 210B (R_load) modelliert wird.The output signal provided by the amplifier circuit 200 at the output terminal D may be a PWM voltage signal that causes a continuous-time current signal to flow into the node D or from the node D into the amplifier circuit 200. The output signal of the amplifier circuit 200 at terminal D is applied to an inductive load 210, modeled for exemplary purposes by an inductor 210A (L _load ) and a resistor 210B (R _load ).

Das Ausgangssignal der Verstärkerschaltung 200 am Anschluss D wird an die Rückkopplungsstufe 250 angelegt. In der beispielhaften Ausführungsform von 2 umfasst die Rückkopplungsstufe 250 ein Rückkopplungsnetzwerk 222 und einen Spannungsteiler 216. Das Rückkopplungsnetzwerk 222 ist eine Schaltung, die konfiguriert ist, um das zeitkontinuierliche Stromsignal, das in den Knoten D oder von dem Knoten D in die Verstärkerschaltung 200 fließt, in ein zeitkontinuierliches Spannungssignal umzuwandeln. Das zeitkontinuierliche Spannungssignal wird am Knoten E bereitgestellt und an den Spannungsteiler 216 angelegt. Der Spannungsteiler 216 stellt das zeitkontinuierliche Spannungssignal, das am Knoten E bereitgestellt wird, auf einen geeigneten Spannungspegel zum Anlegen an den invertierenden Anschluss B des Komparators 204 ein.The output signal of the amplifier circuit 200 at connection D is applied to the feedback stage 250. In the exemplary embodiment of 2 The feedback stage 250 includes a feedback network 222 and a voltage divider 216. The feedback Coupling network 222 is a circuit configured to convert the continuous-time current signal flowing into node D or from node D into amplifier circuit 200 into a continuous-time voltage signal. The continuous-time voltage signal is provided at node E and applied to voltage divider 216. The voltage divider 216 adjusts the continuous-time voltage signal provided at node E to an appropriate voltage level for application to the inverting terminal B of the comparator 204.

3 zeigt ein schematisches Schaltbild eines nachführenden Verstärkers 300 gemäß einer weiteren beispielhaften Ausführungsform. Die Verstärkerschaltung 300 kann als eine detailliertere Implementierung der in 2 gezeigten Verstärkerschaltung 200 betrachtet werden. Die Pufferschaltung 206 in 2, die optional ist, ist so gezeigt, dass sie zwei Inverterstufen umfasst, die eine Pegelverschiebung des Ausgangssignals des Komparators 204 am Anschluss C durchführen. Die Gegentaktstufe 208 ist durch eine einfache Inverterstufe realisiert. In anderen Ausführungsformen kann die Gegentaktstufe 208 unter Verwendung mehrerer kaskadierter Inverter implementiert werden. 3 shows a schematic circuit diagram of a tracking amplifier 300 according to a further exemplary embodiment. The amplifier circuit 300 can be used as a more detailed implementation of the in 2 amplifier circuit 200 shown can be considered. The buffer circuit 206 in 2 , which is optional, is shown as comprising two inverter stages that perform level shifting of the output signal of comparator 204 at terminal C. The push-pull stage 208 is implemented by a simple inverter stage. In other embodiments, push-pull stage 208 may be implemented using multiple cascaded inverters.

Die Inverterstufe wird durch ein Paar von Transistoren 212, 214 gebildet, die in diesem Beispiel ein n-leitender Transistor (z. B. NPN) und ein p-leitender Transistor (z. B. PNP) sind. Die Transistoren 212, 214 sind zwischen den Referenzpotentialen 220A und 220B in Reihe geschaltet. Die Drain-Anschlüsse der Transistoren 212, 214 sind miteinander und mit dem Ausgangsanschluss D verbunden. Die Emitter-Anschlüsse der Transistoren 212, 214 sind mit den Referenzpotentialen 220A bzw. 220B verbunden. Die Gate-Anschlüsse der Transistoren 212, 214 sind mit dem Anschluss C verbunden, der das Ausgangssignal des Komparators 204 über die Pufferschaltung 206 bereitstellt, wie oben beschrieben. In einigen Ausführungsformen können die Transistoren 212, 214 kleine Signaltransistoren oder kleine Schalttransistoren sein, die beispielsweise als Bipolartransistoren (BJTs) (z. B. NPN- und PNP-Transistoren) implementiert sein können. Es ist jedoch auch möglich, Feldeffekttransistoren (FETs) zu verwenden, z. B. Sperrschicht-FETs (JFETs) oder Metalloxid-Halbleiter-FETs (MOSFETs). Im Prinzip könnten die Transistoren 212, 214 auch unter Verwendung anderer Schaltelemente implementiert sein, z. B. unter Verwendung von Leistungstransistoren.The inverter stage is formed by a pair of transistors 212, 214, which in this example are an n-type transistor (e.g. NPN) and a p-type transistor (e.g. PNP). Transistors 212, 214 are connected in series between reference potentials 220A and 220B. The drains of the transistors 212, 214 are connected to each other and to the output terminal D. The emitter terminals of the transistors 212, 214 are connected to the reference potentials 220A and 220B, respectively. The gates of transistors 212, 214 are connected to terminal C, which provides the output of comparator 204 via buffer circuit 206, as described above. In some embodiments, the transistors 212, 214 may be small signal transistors or small switching transistors, which may be implemented, for example, as bipolar transistors (BJTs) (e.g., NPN and PNP transistors). However, it is also possible to use field effect transistors (FETs), e.g. B. Junction FETs (JFETs) or metal-oxide-semiconductor FETs (MOSFETs). In principle, the transistors 212, 214 could also be implemented using other switching elements, e.g. B. using power transistors.

Ferner sind die Transistoren 212, 214 als von unterschiedlichem Typ (p-leitend bzw. n-leitend) gezeigt und werden daher durch ein gleiches Steuersignal angesteuert, das dem Ausgangssignal am Knoten C des Komparators 204 entspricht. Beide Transistoren 212, 214 können jedoch unter Verwendung des gleichen Transistortyps implementiert sein, wenn das Steuersignal, das dem Ausgangssignal am Knoten C des Komparators 204 entspricht, das an den Gate-Anschluss eines der Transistoren 212, 214 angelegt wird, invertiert wird (z. B. in einem Inverter). Das Steuersignal zum anderen Gate-Anschluss kann „wie ist“ verwendet werden oder ein Verzögerungselement könnte hinzugefügt werden, um eine Phasendifferenz zwischen dem invertierten Steuersignal und dem nichtinvertierten Steuersignal zu kompensieren, wenn diese Phasendifferenz für den ordnungsgemäßen Betrieb der Verstärkungsstufe 240 kritisch ist. In anderen Ausführungsformen und Anwendungsszenarien könnte die Gegentaktstufe 208 durch einen einzigen Transistor ersetzt werden, dessen Source-Anschluss mit den Referenzpotentialen 220A oder 220B verbunden ist und dessen Gate-Anschluss ein Steuersignal vom Knoten C empfängt. In diesem Fall kann der Drain-Anschluss mit dem Ausgangsknoten D verbunden sein.Furthermore, the transistors 212, 214 are shown to be of different types (p-type and n-type, respectively) and are therefore driven by a same control signal that corresponds to the output signal at node C of the comparator 204. However, both transistors 212, 214 may be implemented using the same type of transistor if the control signal corresponding to the output signal at node C of the comparator 204 applied to the gate of one of the transistors 212, 214 is inverted (e.g. B. in an inverter). The control signal to the other gate terminal may be used "as is" or a delay element could be added to compensate for a phase difference between the inverted control signal and the non-inverted control signal if that phase difference is critical to the proper operation of the gain stage 240. In other embodiments and application scenarios, push-pull stage 208 could be replaced by a single transistor whose source is connected to reference potentials 220A or 220B and whose gate receives a control signal from node C. In this case, the drain can be connected to the output node D.

Wie in 1 wird das Eingangssignal am Eingang A des Komparators 204 mit dem Rückkopplungssignal am Anschluss B des Komparators 204 verglichen, das auf dem zeitkontinuierlichen Ausgangssignal der Verstärkerschaltung 300 am Knoten D basiert. Je nach den zwei Eingangssignalen des Komparators 204 wird ein „digitales“ Signal mit einem hohen oder niedrigen Pegel am Ausgang C des Komparators 204 erzeugt. Dieses resultierende digitale Signal kann in der Pufferschaltung 206 (falls vorhanden) verstärkt werden und wird wiederum verwendet, um die Gegentakt-Inverterstufe 208 durch Ansteuern der Gate-Anschlüsse der Transistoren 212, 214 zu steuern. Eine PWM-Sequenz wird am Ausgangsanschluss D des Verstärkers 300 erzeugt. Um den Strom durch die induktive Last 210 (Impedanz L_load und Leitungswiderstand R_load) in eine zeitkontinuierliche Spannung umzuwandeln, wird das Rückkopplungsnetzwerk 222 durch ein einfaches Tiefpassfilter implementiert. Das Tiefpassfilter wird mittels eines RC-Elements implementiert, d. h. des Widerstands 226 (R_filter) und des Kondensators 224 (C_filter), die parallel zum Lastzweig durch die induktive Last 210 geschaltet sind. Aufgrund des zeitkontinuierlichen Rückkopplungsstroms von D, der die Kapazität 224 kontinuierlich lädt oder entlädt, ändert sich auch das Spannungspotential am Knoten E im Laufe der Zeit. Die Tiefpassfilterung eines Teils des Stroms auf dem ausgangsseitigen Knoten D erzeugt wieder eine nutzbare, zeitkontinuierliche Spannung, die über den Spannungsteiler 216 in dem Rückkopplungskreis zurückgeführt wird. Der beispielhafte Spannungsteiler 216 ist aus zwei Widerständen 228 (R_div1) und 230 (R_div2) gebildet und der Mittelabgriff des Spannungsteilers zwischen den beiden Widerständen 228, 230 ist mit dem invertierenden Anschluss B des Komparators 204 verbunden, wodurch der Regelkreis vervollständigt wird. Der Spannungsteiler 216 könnte auch unter Verwendung von zwei Kapazitäten implementiert werden. Das Verhältnis der Widerstände der Widerstände 228 und 230 kann eingestellt, gesteuert oder ausgelegt werden, um die gewünschte Verstärkungsverstärkung der Verstärkerschaltung zu erzielen.As in 1 the input signal at input A of comparator 204 is compared with the feedback signal at connection B of comparator 204, which is based on the continuous-time output signal of amplifier circuit 300 at node D. Depending on the two input signals of comparator 204, a “digital” signal with a high or low level is generated at output C of comparator 204. This resulting digital signal can be amplified in buffer circuit 206 (if present) and is in turn used to control push-pull inverter stage 208 by driving the gates of transistors 212, 214. A PWM sequence is generated at the output terminal D of the amplifier 300. To convert the current through the inductive load 210 (impedance L _load and line resistance R _load ) into a continuous-time voltage, the feedback network 222 is implemented by a simple low-pass filter. The low-pass filter is implemented by means of an RC element, ie the resistor 226 (R _filter ) and the capacitor 224 (C _filter ), which are connected in parallel to the load branch through the inductive load 210. Due to the continuous-time feedback current from D continuously charging or discharging the capacitance 224, the voltage potential at node E also changes over time. The low-pass filtering of a portion of the current on the output node D again generates a usable, continuous-time voltage, which is fed back into the feedback circuit via the voltage divider 216. The exemplary voltage divider 216 is formed from two resistors 228 (R _div1 ) and 230 (R _div2 ) and the center tap of the voltage divider between the two resistors 228, 230 is connected to the inverting connection B of the comparator 204, which completes the control loop. The voltage divider 216 could also be implemented using two capacitances. The ratio of the resistances of resistors 228 and 230 can be adjusted, controlled, or designed to achieve the desired gain of the amplifier circuit.

Das Tiefpassfilter 224, 226 des Rückkopplungsnetzwerks 222 kann beispielsweise auch als ein LC-Element implementiert sein. Je nach Anwendungsgebiet kann die zusätzliche Induktivität des LC-Elements nicht gewünscht sein. Eine weitere alternative Implementierung des Rückkopplungsnetzwerks 222 kann ein Schaltkondensatorfilter sein.The low-pass filter 224, 226 of the feedback network 222 can also be implemented as an LC element, for example. Depending on the application, the additional inductance of the LC element may not be desirable. Another alternative implementation of the feedback network 222 may be a switched capacitor filter.

Damit der Regelkreis optimal funktioniert, d. h. der verstärkte Zielstrom auf der Ausgangsseite am Knoten D folgt dem entsprechenden Eingangssignal 202 auf der Eingangsseite, ist gemäß einigen Ausführungsformen die Lastzweigzeitkonstante von L_load geteilt durch R_load vorzugsweise gleich der parallelen Tiefpassfilterzeitkonstante von R_filter multipliziert mit C_filter, d.h. $\frac{L_{l o a d}}{R_{l o a d}} = R_{f i l t e r} .$

C_filter. Die Impedanz des Rückkopplungszweigs 250 kann sehr hoch sein, so dass die in die Rückkopplungsstufe 250 fließende Leistung minimiert wird. Dies ermöglicht eine sehr hohe Energieeffizienz des Verstärkers 200, 300 und gleichzeitig wird die Last 210 auf der Ausgangsseite aufgrund der Parallelschaltung des Rückkopplungsnetzwerks 222 und der Last 210 nicht geändert.In order for the control loop to function optimally, that is, the amplified target current on the output side at node D follows the corresponding input signal 202 on the input side, according to some embodiments, the load branch time constant of L _load divided by R _load is preferably equal to the parallel low-pass filter time constant of R _filter multiplied by C _filter , ie

\frac{L_{l O a d}}{R_{l O a d}} = R_{f i l t e r} .

C _filters . The impedance of the feedback branch 250 can be very high so that the power flowing into the feedback stage 250 is minimized. This enables very high energy efficiency of the

amplifier

200, 300 and at the same time the load 210 on the output side is not changed due to the parallel connection of the feedback network 222 and the load 210.

4 und 5 zeigen beispielhafte Wellenformen in der in 3 gezeigten Verstärkerschaltung 300. 5 zoomt in Signalwellenformen von 4 um die Markierung V1 nach links in 4. Das Eingangssignal 202 in dem gezeigten Beispiel ist eine 20-kHz-Sinuswelle am Eingangsanschluss A mit einem DC-Offset von 100 mV und einer Amplitude von 100 mV. Der Verstärkungsfaktor wird durch den Spannungsteiler 216 auf 2 eingestellt, so dass die maximale Spannung an E doppelt so hoch sein muss wie am Eingangsanschluss B des Komparators 204, bei 400 mV. Die Wellenform des Signals am Knoten E ist mit dem Bezugszeichen 402 in 4 und 504 in 5 bezeichnet. Die Pulssequenz am Ausgangsknoten D ist durch das Bezugszeichen 410 in 4 und das Bezugszeichen 510 in 5 bezeichnet. Die Pulssequenz am Knoten D wird durch die Lastinduktivität 210A der Last 210, wodurch der zeitkontinuierliche Zielstrom erzeugt wird (siehe Bezugszeichen 406 in 4 und Bezugszeichen 506 in 5), und in dem Tiefpassfilter 224, 226 zum Erzeugen der Rückkopplungsspannung am Knoten E integriert. Der Leitungswiderstand R_load der Lastinduktivität 210B von 16 Ω gepaart mit einer Spannung von 400 mV am Knoten E ergibt den gewünschten maximalen Ausgangsstrom am Knoten D von 25 mA zur gleichen Zeit, zu der das eingangsseitige Spannungssignal 202 am Knoten A sein Maximum erreicht (der Ausgangsstrom am Knoten D ist mit dem Bezugszeichen 406 in 4 und dem Bezugszeichen 506 in 5 bezeichnet). Die Bezugszeichen 408 und 508 bezeichnen das PWM-Spannungssignal, das durch den Komparator 204 an seinem Ausgangsknoten C erzeugt wird, der in dem gezeigten Beispiel zwischen 0,0 V und 1,8 V wechselt. 4 and 5 show exemplary waveforms in the in 3 amplifier circuit 300 shown. 5 zooms in signal waveforms from 4 around the V1 mark to the left 4 . The input signal 202 in the example shown is a 20 kHz sine wave at input terminal A with a DC offset of 100 mV and an amplitude of 100 mV. The gain is set to 2 by the voltage divider 216, so that the maximum voltage at E must be twice that at the input terminal B of the comparator 204, at 400 mV. The waveform of the signal at node E is designated 402 in 4 and 504 in 5 designated. The pulse sequence at output node D is indicated by reference numeral 410 in 4 and the reference numeral 510 in 5 designated. The pulse sequence at node D is driven by the load inductance 210A of the load 210, thereby generating the continuous-time target current (see reference numeral 406 in 4 and reference numeral 506 in 5 ), and integrated in the low pass filter 224, 226 to generate the feedback voltage at node E. The line resistance R _load of the load inductor 210B of 16 Ω coupled with a voltage of 400 mV at node E results in the desired maximum output current at node D of 25 mA at the same time that the input side voltage signal 202 at node A reaches its maximum (the output current at node D is designated 406 in 4 and the reference number 506 in 5 designated). Reference numerals 408 and 508 denote the PWM voltage signal generated by comparator 204 at its output node C, which alternates between 0.0V and 1.8V in the example shown.

Im Gegensatz zu einer kapazitiven Last, wie in 1 gezeigt, kann der Entladestrom über die Lastinduktivität fließen. Daher ist der (n-Typ-)Transistor 214 optional, d. h. die Inverterstufe 208 kann alternativ nur unter Verwendung des (p-Typ-)Transistors 212 implementiert werden, wie oben angemerkt.In contrast to a capacitive load, as in 1 shown, the discharge current can flow via the load inductance. Therefore, (n-type) transistor 214 is optional, that is, inverter stage 208 may alternatively be implemented using only (p-type) transistor 212, as noted above.

Um die Nachführfähigkeiten der Verstärkerschaltung 200, 300 weiter zu verbessern, wäre es vorteilhaft, eine verbesserte Steuerung des Stroms bereitzustellen, der zu der Last 210 geleitet oder von dieser abgeleitet wird. Aufgrund der „Ein-Aus“-Natur der Gegentaktstufe 208 des Schaltverstärkers 200, 300 könnte die induzierte Welligkeit am Ausgangsknoten D für kleine Signalamplituden reduziert werden, indem der Strom reduziert wird, der durch die Gegentaktausgangstransistoren 212, 214 angetrieben wird. Diese Prozedur kann in Abhängigkeit von den gewünschten Ausgangssignalamplituden einstellbar sein.To further improve the tracking capabilities of the amplifier circuit 200, 300, it would be advantageous to provide improved control of the current passed to or derived from the load 210. Due to the "on-off" nature of the push-pull stage 208 of the switching amplifier 200, 300, the induced ripple at the output node D could be reduced for small signal amplitudes by reducing the current driven by the push-pull output transistors 212, 214. This procedure can be adjustable depending on the desired output signal amplitudes.

6, 7 und 8 zeigen weitere beispielhafte Modifikationen der Ausgangsstufe des Verstärkers 200, 300 in 2 und 3 gemäß verschiedenen Ausführungsformen der Erfindung, die eine dynamische Treiberstärke für das Gesamtverstärker-Design ermöglichen. 6 , 7 and 8th show further exemplary modifications to the output stage of the amplifier 200, 300 in 2 and 3 according to various embodiments of the invention that enable dynamic drive strength for the overall amplifier design.

6 zeigt die erste Modifikation der Ausgangsstufe zur Verwendung in dem Verstärker 200, 300 in 2 und 3. Der Gegentakttransistor 212 ist mit dem Referenzpotential 220A über einen Vorspannungstransistor 602 verbunden, der den durch den Gegentakttransistor 212 zum Ausgangsanschluss D der Inverterstufe 208 fließenden Strom steuert. Die Source des Transistors 212 ist mit dem Drain des Transistors 602 verbunden. Die Source des Transistors 602 ist mit dem Referenzpotential 220A verbunden. Die Transistoren 212 und 602 können zum Beispiel p-leitende Transistoren sein. Gleichermaßen ist der Gegentakttransistor 214 mit einem zweiten Referenzpotential 220B über einen weiteren Vorspannungstransistor 604 verbunden, der den durch den Gegentakttransistor 214 zum Ausgangsanschluss D der Inverterstufe 208 fließenden Strom steuert. Die Source des Transistors 214 ist mit dem Drain des Transistors 604 verbunden. Die Source des Transistors 604 ist mit dem zweiten Referenzpotential 220B verbunden, das zum Beispiel GND sein kann. Die Transistoren 214 und 604 können zum Beispiel n-leitende Transistoren sein. Die Transistoren 212 und 214 wirken als Schalter und werden durch das Ausgangssignal des Komparators 204 am Knoten C angesteuert, das durch einen Puffer 206 geleitet wird, der durch einen Inverter implementiert ist. 6 shows the first modification of the output stage for use in the amplifier 200, 300 in 2 and 3 . The push-pull transistor 212 is connected to the reference potential 220A via a bias transistor 602, which controls the current flowing through the push-pull transistor 212 to the output terminal D of the inverter stage 208. The source of transistor 212 is connected to the drain of transistor 602. The source of transistor 602 is connected to reference potential 220A. Transistors 212 and 602 may be p-type transistors, for example. Likewise, the push-pull transistor 214 is connected to a second reference potential 220B via another bias transistor 604, which controls the current flowing through the push-pull transistor 214 to the output terminal D of the inverter stage 208. The source of transistor 214 is connected to the drain of transistor 604. The source of the transistor 604 is connected to the second reference potential 220B, for example GND can be. Transistors 214 and 604 may be n-type transistors, for example. Transistors 212 and 214 act as switches and are driven by the output of comparator 204 at node C, which is passed through a buffer 206 implemented by an inverter.

Das Steuersignal vom Knoten C wird auch an zwei Integratorschaltungen weitergeleitet. Jede der Integratorschaltungen wird durch einen Inverter 606, 610 und einen Pufferkondensator 608, 612 gebildet, um die Vorspannungssignale P2_bias und N2_bias zu erzeugen, die an die Gate-Anschlüsse der Vorspannungstransistoren 602 und 604 angelegt werden. Die Vorspannungssignale sind analoge (und nicht digitale Signale), die bewirken, dass die Transistoren 602 und 604 als spannungsabhängige Widerstände wirken, die den Strom begrenzen, der zu dem Ausgangsknoten D geleitet oder von diesem abgeleitet werden kann. Die Schlüsselidee für diese einfache Implementierung einer dynamischen Treibstärke ist die Verwendung des Ausgangssignal des Komparators, das am Knoten C bereitgestellt wird, zum Ein- und Ausschalten und ferner zum Erhöhen oder Verringern der entsprechenden Vorspannungssignale und daher der Ausgangsströme.The control signal from node C is also passed to two integrator circuits. Each of the integrator circuits is formed by an inverter 606, 610 and a buffer capacitor 608, 612 to generate the bias signals P2_bias and N2_bias, which are applied to the gates of the bias transistors 602 and 604. The bias signals are analog (rather than digital signals) that cause transistors 602 and 604 to act as voltage dependent resistors that limit the current that can be conducted to or derived from the output node D. The key idea for this simple dynamic drive implementation is to use the output of the comparator, provided at node C, to turn on and off and further increase or decrease the corresponding bias signals and therefore the output currents.

Wenn das Potential am Knoten C logisch hoch ist, sollte das Potential am Ausgang D erhöht werden. Gleichzeitig verringert sich das Vorspannungssignal P2_bias in Abhängigkeit von der entsprechenden Zeitkonstante und senkt daher den effektiven Widerstand des p-leitenden Transistors 602, der den Strom erhöht, der geleitet werden kann. Wenn das Potential am Knoten C logisch niedrig ist, sollte sich das Potential am Ausgangsknoten D verringern. Gleichzeitig erhöht sich das Vorspannungssignal N2_bias in Abhängigkeit von der entsprechenden Zeitkonstante und senkt daher den effektiven Widerstand des n-leitenden Transistors 604, der den Strom erhöht, der abgeleitet werden kann.If the potential at node C is logically high, the potential at output D should be increased. At the same time, the bias signal P2_bias decreases depending on the corresponding time constant and therefore lowers the effective resistance of the p-type transistor 602, which increases the current that can be conducted. If the potential at node C is logically low, the potential at output node D should decrease. At the same time, the bias signal N2_bias increases depending on the corresponding time constant and therefore lowers the effective resistance of the n-type transistor 604, which increases the current that can be dissipated.

Da das Signal am Knoten C pulsbreitenmoduliert ist, ändern sich die Vorspannungssignale entsprechend der resultierenden Pulsbreiten. Daher wird die Treiberstärke der Ausgangsstufe auch durch den Komparator 204 gesteuert, der mit dem Rückkopplungskreis am Ausgangsknoten D verbunden ist.Since the signal at node C is pulse width modulated, the bias signals change according to the resulting pulse widths. Therefore, the drive strength of the output stage is also controlled by the comparator 204, which is connected to the feedback circuit at the output node D.

7 zeigt die zweite Modifikation der Ausgangsstufe zur Verwendung in dem Verstärker 200, 300 in 2 und 3, die der in Verbindung mit 6 beschriebenen ersten Modifikation ähnlich ist. Der Gegentakttransistor 212 ist mit dem Referenzpotential 220A über eine Vielzahl von parallel geschalteten Vorspannungstransistoren 702 verbunden, die den durch den Gegentakttransistor 212 zum Ausgangsanschluss D der Inverterstufe 208 fließenden Strom steuern. Die Source des Transistors 212 ist mit den Drain-Anschlüssen der Transistoren 702 verbunden. Die Source-Anschlüsse der Transistoren 702 sind mit dem Referenzpotential 220A verbunden. Die Transistoren 212 und 702 können zum Beispiel p-leitende Transistoren sein. Gleichermaßen ist der Gegentakttransistor 214 mit einem zweiten Referenzpotential 220B über eine weitere Vielzahl von parallel geschalteten Vorspannungstransistoren 704 verbunden, die den durch den Gegentakttransistor 214 zum Ausgangsanschluss D der Inverterstufe 208 fließenden Strom steuern. Die Source des Transistors 214 ist mit den Drain-Anschlüssen der Transistoren 704 verbunden. Die Source-Anschlüsse der Transistoren 704 sind mit dem zweiten Referenzpotential 220B verbunden, das zum Beispiel GND sein kann. 7 shows the second modification of the output stage for use in the amplifier 200, 300 in 2 and 3 that of the in connection with 6 is similar to the first modification described. The push-pull transistor 212 is connected to the reference potential 220A via a plurality of bias transistors 702 connected in parallel, which control the current flowing through the push-pull transistor 212 to the output terminal D of the inverter stage 208. The source of the transistor 212 is connected to the drains of the transistors 702. The sources of the transistors 702 are connected to the reference potential 220A. Transistors 212 and 702 may be p-type transistors, for example. Likewise, the push-pull transistor 214 is connected to a second reference potential 220B via a further plurality of bias transistors 704 connected in parallel, which control the current flowing through the push-pull transistor 214 to the output terminal D of the inverter stage 208. The source of the transistor 214 is connected to the drains of the transistors 704. The sources of the transistors 704 are connected to the second reference potential 220B, which may be, for example, GND.

Die Transistoren 214 und 704 können zum Beispiel n-leitende Transistoren sein. Die Transistoren 212 und 214 wirken als Schalter und werden durch das Ausgangssignal des Komparators 204 am Knoten C angesteuert, das durch einen Puffer 206 geleitet wird, der durch einen Inverter implementiert ist.Transistors 214 and 704 may be n-type transistors, for example. Transistors 212 and 214 act as switches and are driven by the output of comparator 204 at node C, which is passed through a buffer 206 implemented by an inverter.

In 7 wird das PWM-Signal am Knoten C weiter in einer Vorspannungssteuerschaltung 706 und einer Vorspannungssteuerschaltung 708 verarbeitet. Diese Schaltungsblöcke 706 und 708 können zum Beispiel in digitaler Logik realisiert sein, z. B. einem Zähler oder einer Schaltmatrix, die eine Funktionalität implementiert, um eine bestimmte Anzahl von parallelen Vorspannungstransistoren 702 und 704 unter Verwendung der Steuersignale C1 bzw. C2 selektiv zu aktivieren oder zu deaktivieren. Abhängig von der Anzahl von aktivierten/deaktivierten Transistoren 702, 704 kann der Widerstand der parallel geschalteten Vorspannungstransistoren 702, 704 variiert werden, so dass sich die Vorspannungstransistoren 702, 704 wie die Vorspannungstransistoren 602, 604 in 6 verhalten. Im Gegensatz zu 6 verhält sich jeder der Vorspannungstransistoren 702, 704 wie ein Schalter, der abhängig von den an die jeweiligen Gate-Anschlüsse der Vorspannungstransistoren 702, 704 angelegten Steuersignalen entweder aktiviert oder deaktiviert (ein- und ausgeschaltet) wird. Die Transistoren 702, 704 können nicht alle die gleiche Gate-Breite und/oder Gate-Länge aufweisen und dass die Steuerlogik 706, 708 die Vorspannungstransistoren 702 oder 704 nicht nacheinander einzeln schalten muss. Es ist auch möglich, dass die Anzahl von aktivierten „Schaltern“ 702 oder 704 in Abhängigkeit von der Verarbeitung des Ausgangssignals des Komparators 204 am Knoten C binär/exponentiell ausgewählt wird.In 7 The PWM signal at node C is further processed in a bias control circuit 706 and a bias control circuit 708. These circuit blocks 706 and 708 can, for example, be implemented in digital logic, e.g. B. a counter or a switching matrix that implements functionality to selectively activate or deactivate a certain number of parallel bias transistors 702 and 704 using control signals C1 and C2, respectively. Depending on the number of activated/deactivated transistors 702, 704, the resistance of the bias transistors 702, 704 connected in parallel can be varied so that the bias transistors 702, 704 are like the bias transistors 602, 604 in 6 behave. As opposed to 6 Each of the bias transistors 702, 704 behaves like a switch that is either activated or deactivated (turned on and off) depending on the control signals applied to the respective gates of the bias transistors 702, 704. The transistors 702, 704 may not all have the same gate width and/or gate length and the control logic 706, 708 does not need to individually switch the bias transistors 702 or 704 one after the other. It is also possible that the number of activated "switches" 702 or 704 is selected binary/exponential depending on the processing of the output signal of the comparator 204 at node C.

8 zeigt die dritte Modifikation der Ausgangsstufe zur Verwendung in dem Verstärker 200, 300 in 2 und 3. Anders als in 6 und 7 verwendet die Modifikation in 8 keine zusätzlichen Vorspannungstransistoren zusätzlich zu den Gegentakttransistoren 212, 214. Stattdessen werden zwei Integratorschaltungen ähnlich denen in 6 gezeigten verwendet, um eine obere variable Versorgungsschiene (am Knoten var_vdd) und eine untere variable Versorgungsschiene (var_vss) für die Ausgangstransistoren 212 und 214 bereitzustellen. Wie in 6 wird die Integratorschaltung, die die obere variable Versorgungsschiene (am Knoten var_vdd) bereitstellt, durch eine Inverterschaltung 802 gebildet, die mit zwei Referenzpotentialen 806 und 808 verbunden ist, zwischen denen die obere variable Versorgungsschiene am Knoten var_vdd variieren kann. Der Ausgangsstrom des Inverters 802 lädt den Pufferkondensator 804, um die variable obere Versorgungsschienenspannung am Knoten var_vdd an den Source-Anschluss des Gegentakttransistors 212 bereitzustellen. Gleichermaßen wird die Integratorschaltung, die die untere variable Versorgungsschiene am Knoten var_vss bereitstellt, durch eine Inverterschaltung 810 gebildet, die mit zwei Referenzpotentialen 814 und 816 verbunden ist, zwischen denen die untere variable Versorgungsschiene am Knoten var_vss variieren kann. Das Referenzpotential 814 kann höher als das Referenzpotential 816 sein. Das Referenzpotential 816 kann das niedrigste Potential unter den Referenzpotentialen 806, 808, 814 und 816 sein, während das Referenzpotential 806 das höchste Potential sein kann. Der Ausgangsstrom des Inverters 810 lädt den Pufferkondensator 812, um die variable untere Versorgungsschienenspannung am Knoten var_vss an den Source-Anschluss des Gegentakttransistors 214 bereitzustellen. 8th shows the third modification of the output stage for use in the amplifier 200, 300 in 2 and 3 . Different than in 6 and 7 uses the modification in 8th no additional bias transistors in addition to the push-pull transistors 212, 214. Instead, two integrator circuits similar to those in 6 shown to provide an upper variable supply rail (at node var_vdd) and a lower variable supply rail (var_vss) for the output transistors 212 and 214. As in 6 The integrator circuit that provides the upper variable supply rail (at node var_vdd) is formed by an inverter circuit 802 which is connected to two reference potentials 806 and 808, between which the upper variable supply rail at node var_vdd can vary. The output current of inverter 802 charges buffer capacitor 804 to provide the variable upper supply rail voltage at node var_vdd to the source of push-pull transistor 212. Likewise, the integrator circuit that provides the lower variable supply rail at node var_vss is formed by an inverter circuit 810 connected to two reference potentials 814 and 816, between which the lower variable supply rail at node var_vss can vary. The reference potential 814 may be higher than the reference potential 816. Reference potential 816 may be the lowest potential among reference potentials 806, 808, 814 and 816, while reference potential 806 may be the highest potential. The output current of inverter 810 charges buffer capacitor 812 to provide the variable lower supply rail voltage at node var_vss to the source of push-pull transistor 214.

Wenn das Potential am Knoten C logisch hoch ist, sollte sich das Potential am Ausgangsknoten D verringern. Wenn das Potential am Knoten C hoch ist, wird der p-leitende Gegentakttransistor 212 deaktiviert und der n-leitende Gegentakttransistor 214 aktiviert, so dass nur die Potentialdifferenz zwischen dem Ausgangsanschluss D und der unteren Versorgungsschiene am Knoten var_vss relevant ist. Mit dem hohen Potential am Knoten C kann die im Kondensator 812 gespeicherte Energie in Richtung des niedrigsten Referenzpotentials 816 entladen werden, was das Potential am Knoten var_vss verringert. Dies bewirkt, dass sich die Potentialdifferenz zwischen dem Ausgangsknoten D und dem Knoten var_vss ändert, was äquivalent zu einer Änderung des Ausgangswiderstands ist, um Strom vom Knoten D abzuleiten, wie zuvor beschrieben. Dieser Strom fließt vom Ausgangsknoten D über die Kapazität 812 am Knoten var_vss und durch den NFET des Inverters 810 in Richtung des Referenzpotentials 816. Abhängig von dem Einschaltwiderstand des NFET des Inverters 810, dem Einschaltwiderstand des Gegentakttransistors 214 und den auf dem Kondensator 812 gespeicherten Ladungen fließt ein resultierender Strom vom Ausgangsknoten D und ändert sich im Laufe der Zeit.If the potential at node C is logically high, the potential at output node D should decrease. When the potential at node C is high, the p-type push-pull transistor 212 is deactivated and the n-type push-pull transistor 214 is activated, so that only the potential difference between the output terminal D and the lower supply rail at node var_vss is relevant. With the high potential at node C, the energy stored in capacitor 812 can be discharged toward the lowest reference potential 816, reducing the potential at node var_vss. This causes the potential difference between output node D and node var_vss to change, which is equivalent to changing the output resistance to drain current from node D, as described previously. This current flows from the output node D via the capacitance 812 at node var_vss and through the NFET of the inverter 810 towards the reference potential 816. Depending on the on-resistance of the NFET of the inverter 810, the on-resistance of the push-pull transistor 214 and the charges stored on the capacitor 812 a resulting current from the output node D and changes over time.

Wenn das Potential am Knoten C logisch niedrig ist, sollte das Potential am Ausgangsknoten D erhöht werden. Wenn das Potential am Knoten C niedrig ist, wird der n-leitende Gegentakttransistor 214 deaktiviert und der p-leitende Gegentakttransistor 212 aktiviert, so dass die Potentialdifferenz zwischen dem Ausgangsknoten D und der oberen Versorgungsschiene am Knoten var_vdd relevant ist. Mit dem niedrigen Potential am Knoten C kann die im Kondensator 804 gespeicherte Energie am Knoten var_vdd in Richtung des höchsten Referenzpotentials 806 geladen werden, was das Potential am Knoten var_vdd erhöht. Dies bewirkt, dass sich die Potentialdifferenz zwischen dem Ausgangsknoten D und dem Knoten var_vdd ändert, was äquivalent zu einer Änderung des Ausgangswiderstands ist, um Strom in Richtung des Ausgangsknotens D abzuleiten, wie zuvor beschrieben. Dieser Strom fließt von der PFET des Inverters 802 über die Kapazität 804 am Knoten var_vdd und durch den Gegentakttransistor 212 in Richtung des Ausgangsknotens D. Abhängig von dem Einschaltwiderstand dieser PFET des Inverters 802, dem Einschaltwiderstand des Gegentakttransistors 212 und den bereits gespeicherten Ladungen am Kondensator 804 fließt ein resultierender Strom in Richtung des Ausgangsknotens D und ändert sich im Laufe der Zeit.If the potential at node C is logically low, the potential at output node D should be increased. When the potential at node C is low, the n-type push-pull transistor 214 is deactivated and the p-type push-pull transistor 212 is activated, so that the potential difference between the output node D and the upper supply rail at node var_vdd is relevant. With the low potential at node C, the energy stored in capacitor 804 can be charged at node var_vdd toward the highest reference potential 806, increasing the potential at node var_vdd. This causes the potential difference between the output node D and the node var_vdd to change, which is equivalent to changing the output resistance to dissipate current toward the output node D, as described previously. This current flows from the PFET of the inverter 802 via the capacitance 804 at the node var_vdd and through the push-pull transistor 212 towards the output node D. Depending on the on-resistance of this PFET of the inverter 802, the on-resistance of the push-pull transistor 212 and the charges already stored on the capacitor 804 a resulting current flows towards the output node D and changes over time.

Insbesondere ist der Einfluss des Potentials am Knoten C auf den Stromfluss in 8 im Vergleich zu 6 und 7 genau entgegengesetzt. Da ein digitales Signal als PWM-Impulsfolge am Knoten C bereitgestellt wird, kann die Logik dahinter jederzeit in der Signalkette invertiert werden. Außerdem könnten die Eingänge zu den Anschlüssen A und B des Komparators 204 ausgetauscht werden, um das PWM-Signal am Knoten C zu invertieren. Bei Verwendung eines volldifferentiellen Komparators mit den Ausgängen B und B, wobei das Signal am Ausgang B die negierte/180°-phasenverschobene Version des Signals am Ausgang B ist, könnte das Signal am Ausgang B verwendet werden, um das Signal am Knoten C bereitzustellen.In particular, the influence of the potential at node C on the current flow in 8th compared to 6 and 7 exactly opposite. Since a digital signal is provided as a PWM pulse train at node C, the logic behind it can be inverted at any time in the signal chain. Additionally, the inputs to terminals A and B of comparator 204 could be swapped to invert the PWM signal at node C. When using a fully differential comparator with outputs B and b , where the signal at the output b is the negated/180° phase-shifted version of the signal at output B, could be the signal at output b be used to provide the signal at node C.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

WO 2012/095185 A1 [0036]

Claims

An amplifier circuit for connecting to an inductive load, the amplifier circuit comprising: an amplification stage comprising: a comparator, the comparator having a non-inverting input terminal and an inverting input terminal configured to receive a signal to be amplified and a feedback signal and to generate at its output terminal an output signal of the comparator by comparing the signal to be amplified and the feedback signal and to spend; and an inverter stage configured to generate a pulse width modulated signal in response to the output signal of the comparator and output the pulse width modulated signal as a continuous time current signal at an output terminal of the inverter stage, the output terminal of the inverter stage also being the output terminal of the amplifier circuit; a feedback stage, the feedback stage comprising: a feedback filter to be connected in parallel with the inductive load and which is directly connected to the output terminal of the inverter stage for receiving the continuous-time current signal and converting it into a continuous-time voltage signal; and a voltage divider that receives the continuous-time voltage signal at its input and is connected to the reference potential at its output, the voltage divider being configured to provide the continuous-time voltage signal at a reduced voltage level as the feedback signal to the comparator.

amplifier circuit Claim 1 , wherein the signal to be amplified is received at the non-inverting input terminal of the comparator and the feedback signal is received at the inverting input terminal of the comparator.

amplifier circuit Claim 1 or 2 , where the feedback filter is a low-pass filter.

amplifier circuit Claim 2 , where the impedance of the feedback filter is higher than the impedance of the inductive load to minimize the power flowing into the feedback filter.

Amplifier circuit according to one of the Claims 1 until 4 , wherein the voltage divider comprises a first resistor and a second resistor connected in series, the first resistor having a terminal connected to an output of the feedback filter for receiving a continuous-time voltage signal and another terminal having connected to one of the input terminals of the comparator to provide the feedback signal; and wherein the second resistor has a terminal connected to the other terminal of the first resistor and another terminal connected to the reference potential.

Amplifier circuit according to one of the Claims 1 until 4 , wherein the voltage divider comprises a first capacitor and a second capacitor connected in series, the first capacitor having a terminal connected to an output of the feedback filter for receiving a continuous-time voltage signal and another terminal having connected to one of the input terminals of the comparator to provide the feedback signal; and wherein the second capacitor has a terminal connected to the other terminal of the first capacitor and another terminal connected to the reference potential.

Amplifier circuit according to one of the Claims 1 until 6 , wherein the signal to be amplified has a voltage level relative to the reference potential.

Amplifier circuit according to one of the Claims 1 until 7 , wherein the amplification stage further comprises one or more buffer circuits connected in series between the output terminal of the comparator and an input terminal of the inverter stage.

amplifier circuit Claim 8 , wherein the one or more buffer circuits are configured to level shift the output signal of the comparator and provide the level shifted output signal of the comparator to the input terminal of the inverter stage.

amplifier circuit Claim 9 , wherein the one or more buffer circuits are configured to amplify the drive strength of the signal applied to the input terminal of the inverter stage.

Amplifier circuit according to one of the Claims 1 until 10 , wherein the inverter stage comprises at least one pair of push-pull transistors, which in are connected in series and form a push-pull configuration.

amplifier circuit Claim 11 , wherein a first push-pull transistor of the pair of push-pull transistors is a p-type transistor and the other second push-pull transistor of the pair of push-pull transistors is an n-type transistor.

amplifier circuit Claim 11 or 12 , wherein a first push-pull transistor of the pair of push-pull transistors is connected to a first reference potential and another second push-pull transistor of the pair of push-pull transistors is connected to a second reference potential that is different from the first reference potential.

amplifier circuit Claim 13 , further comprising: a first bias control circuit configured to integrate the output signal of the comparator and to provide the integrated output signal of the comparator as the first reference signal to the source terminal of the first push-pull transistor; and a second bias control circuit configured to integrate the output of the comparator and to provide the integrated output of the comparator as the second reference signal to the source of the second push-pull transistor.

amplifier circuit Claim 11 or 12 , wherein a first push-pull transistor of the pair of push-pull transistors is connected to a first reference potential via one or more first bias transistors configured to control the current flowing through the first push-pull transistor to the output terminal of the inverter stage, and wherein another second push-pull transistor of the pair of Push-pull transistors are connected to a second reference potential via one or more further second bias transistors configured to control the current flowing through the second push-pull transistor to the output terminal of the inverter stage.

amplifier circuit Claim 15 , wherein the one or more first bias transistors and the one or more second bias transistors form variable resistors.

Amplifier circuit according to one of the Claims 15 or 16 , further comprising: a first bias control circuit configured to apply a bias signal to the gate terminal(s) of the one or more first bias transistors in response to the output signal of the comparator to thereby provide the bias signal through the first push-pull transistor to the output terminal to control the current flowing to the inverter stage; and a second bias control circuit configured to apply a bias signal to the gate terminal(s) of the one or more second bias transistors in response to the output signal of the comparator to thereby cause the voltage flowing through the second push-pull transistor to the output terminal of the inverter stage to control current.

amplifier circuit Claim 17 , wherein the first and second bias control circuits are configured to integrate the output of the comparator and provide the integrated output of the comparator as the bias signal to the gates of the one or more first and second bias transistors, respectively.

amplifier circuit Claim 17 , wherein the first bias control circuit is configured to selectively activate and deactivate a selected number of the first bias transistors in response to the output signal of the comparator, thereby controlling the current flowing through the first push-pull transistor to the output terminal of the inverter stage; and the second bias control circuit is configured to selectively activate and deactivate a selected number of the second bias transistors in response to the output signal of the comparator, thereby controlling the current flowing through the first push-pull transistor to the output terminal of the inverter stage,

amplifier circuit Claim 19 , wherein the first and second bias control circuits implement a counter or switching matrix to selectively enable or disable the selected number of bias transistors.

amplifier circuit Claim 14 or 18 , wherein each of the first and second bias control circuits comprises an inverter circuit connected between two DC voltage references and a buffer capacitor connected between the output of the inverter circuit and one of the DC voltage references.

Amplifier circuit according to one of the Claims 1 until 21 , where the inverter stage comprises several cascaded inverters.