DE102021127810A1

DE102021127810A1 - PROCESSING ELEMENT AND ELECTRONIC DEVICE WITH PROCESSING ELEMENT

Info

Publication number: DE102021127810A1
Application number: DE102021127810.4A
Authority: DE
Inventors: Keewon Kwon; Sewon Yun; Sangwon Kim
Original assignee: Samsung Electronics Co Ltd; Sungkyunkwan University Research and Business Foundation
Current assignee: Samsung Electronics Co Ltd; Sungkyunkwan University Research and Business Foundation
Priority date: 2021-04-21
Filing date: 2021-10-26
Publication date: 2022-10-27

Abstract

Offenbart wird eine elektronische Vorrichtung, die in Zeilen und Spalten angeordnete Verarbeitungselemente, mit den Zeilen der Verarbeitungselemente verbundene Wortleitungen, mit den Spalten der Verarbeitungselemente verbundene Bitleitungen, mit den Spalten der Verarbeitungselemente verbundene Bodyleitungen und mit den Zeilen der Verarbeitungselemente verbundene Sourceleitungen enthält. Jedes der Verarbeitungselemente enthält einen ersten Anschluss, der mit einer entsprechenden Bitleitung der Bitleitungen verbunden ist, einen zweiten Anschluss, der mit einer entsprechenden Sourceleitung der Sourceleitungen verbunden ist, ein Steuer-Gate, das mit einer entsprechenden Wortleitung der Wortleitungen verbunden ist, ein Floating-Gate zwischen dem Steuer-Gate und einem Body, einen Bodyanschluss, der mit einer entsprechenden Bodyleitung der Bodyleitungen verbunden ist, und ein kapazitives Element zwischen dem Floating-Gate und der entsprechenden Bitleitung.An electronic device is disclosed that includes processing elements arranged in rows and columns, word lines connected to rows of processing elements, bit lines connected to columns of processing elements, body lines connected to columns of processing elements, and source lines connected to rows of processing elements. Each of the processing elements includes a first terminal connected to a corresponding one of the bit lines, a second terminal connected to a corresponding one of the source lines, a control gate connected to a corresponding one of the word lines, a floating gate between the control gate and a body, a body lead connected to a corresponding one of the body lines, and a capacitive element between the floating gate and the corresponding bit line.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGCROSS REFERENCE TO RELATED APPLICATION

Diese Anmeldung beansprucht Priorität der koreanischen Patentanmeldung Nr. 10-2021-0052012 , die am 21. April 2021 beim koreanischen Amt für geistiges Eigentum eingereicht wurde und deren Offenbarungen durch Bezugnahme in vollem Umfang in die vorliegende Anmeldung einbezogen sind.This application claims priority from Korean Patent Application No. 10-2021-0052012 filed with the Korean Intellectual Property Office on April 21, 2021, the disclosures of which are incorporated herein by reference in their entirety.

HINTERGRUNDBACKGROUND

Die hierin beschriebenen beispielhaften Ausführungsformen der vorliegenden Offenbarung beziehen sich auf ein Verarbeitungselement basierend auf einer Flash-Speicherzelle und eine elektronische Vorrichtung, die das Verarbeitungselement enthält.The exemplary embodiments of the present disclosure described herein relate to a processing element based on a flash memory cell and an electronic device including the processing element.

Im Zuge der Erforschung des maschinellen Lernens wird auch nach einer Möglichkeit gesucht, das maschinelle Lernen in konkreten Vorrichtungen zu implementieren. Maschinelles Lernen erfordert oft eine große Anzahl von iterativen parallelen Berechnungen. Daher ist es oft nicht effizient, das maschinelle Lernen und/oder eine auf maschinellem Lernen basierende Inferenz in einem herkömmlichen Prozessor auszuführen.In the course of research into machine learning, a way to implement machine learning in concrete devices is also being sought. Machine learning often requires a large number of iterative parallel computations. Therefore, it is often not efficient to run machine learning and/or machine learning-based inference in a conventional processor.

Um das maschinelle Lernen und/oder die auf maschinellem Lernen basierende Inferenz effizient auszuführen, werden daher neue Arten von Prozessoren erforscht, die auf die Ausführung des maschinellen Lernens und/oder der auf maschinellem Lernen basierenden Schlussfolgerungen spezialisiert sind. Ein neuer Typ von Prozessor, der so konfiguriert ist, dass er das maschinelle Lernen und/oder die auf maschinellem Lernen basierende Schlussfolgerung ausführt, kann als neuronaler Prozessor oder neuromorphischer Prozessor bezeichnet werden.Therefore, in order to efficiently execute machine learning and/or machine learning-based inference, new types of processors specialized in executing machine learning and/or machine learning-based inference are being explored. A new type of processor configured to perform machine learning and/or machine learning based reasoning may be referred to as a neural processor or neuromorphic processor.

Beispielhafte Ausführungsformen der vorliegenden Offenbarung stellen ein Verarbeitungselement bereit, das basierend auf einer Flash-Speicherzelle implementiert ist, und eine elektronische Vorrichtung, die das Verarbeitungselement enthält.Exemplary embodiments of the present disclosure provide a processing element implemented based on a flash memory cell and an electronic device including the processing element.

Gemäß einer Ausführungsform enthält eine elektronische Vorrichtung eine Mehrzahl von Verarbeitungselementen, die in Zeilen und Spalten angeordnet sind, eine Mehrzahl von Wortleitungen, die mit den Zeilen der Mehrzahl von Verarbeitungselementen verbunden sind, eine Mehrzahl von Bitleitungen, die mit den Spalten der Mehrzahl von Verarbeitungselementen verbunden sind, eine Mehrzahl von Bodyleitungen, die mit den Spalten der Mehrzahl von Verarbeitungselementen verbunden sind, und eine Mehrzahl von Sourceleitungen, die mit den Zeilen der Mehrzahl von Verarbeitungselementen verbunden sind. Jedes der Mehrzahl von Verarbeitungselementen enthält einen Body einschließlich eines ersten Anschlusses, der mit einer entsprechenden Bitleitung der Mehrzahl von Bitleitungen verbunden ist, einen zweiten Anschluss, der mit einer entsprechenden Sourceleitung der Mehrzahl von Sourceleitungen verbunden ist, und einen Bodyanschluss, der mit einer entsprechenden Bodyleitung der Mehrzahl von Bodyleitungen verbunden ist, ein Steuer-Gate zwischen dem ersten Anschluss und dem zweiten Anschluss, das mit einer entsprechenden Wortleitung der Mehrzahl von Wortleitungen verbunden ist, ein Floating-Gate zwischen dem Steuer-Gate und dem Body und ein kapazitives Element zwischen dem Floating-Gate und der entsprechenden Bitleitung.According to one embodiment, an electronic device includes a plurality of processing elements arranged in rows and columns, a plurality of word lines connected to the rows of the plurality of processing elements, a plurality of bit lines connected to the columns of the plurality of processing elements a plurality of body lines connected to the columns of the plurality of processing elements, and a plurality of source lines connected to the rows of the plurality of processing elements. Each of the plurality of processing elements includes a body including a first terminal connected to a corresponding one of the plurality of bit lines, a second terminal connected to a corresponding source line of the plurality of source lines, and a body terminal connected to a corresponding body line the plurality of body lines, a control gate between the first terminal and the second terminal connected to a corresponding one of the plurality of word lines, a floating gate between the control gate and the body, and a capacitive element between the floating gate and the corresponding bit line.

Gemäß einer Ausführungsform enthält eine elektronische Vorrichtung eine Mehrzahl von Verarbeitungselementen, die in Zeilen und Spalten angeordnet sind, eine Mehrzahl von Wortleitungen, die mit den Zeilen der Mehrzahl von Verarbeitungselementen verbunden sind, eine Mehrzahl von Bitleitungen, die mit den Spalten der Mehrzahl von Verarbeitungselementen verbunden sind, und eine Mehrzahl von Sourceleitungen, die mit den Zeilen der Mehrzahl von Verarbeitungselementen verbunden sind. Jedes der Verarbeitungselemente enthält einen Body einschließlich eines ersten Anschlusses, der mit einer entsprechenden Bitleitung der Mehrzahl von Bitleitungen verbunden ist, und eines zweiten Anschlusses, der mit einer entsprechenden Sourceleitung der Mehrzahl von Sourceleitungen verbunden ist, ein Steuer-Gate zwischen dem ersten Anschluss und dem zweiten Anschluss, das mit einer entsprechenden Wortleitung der Mehrzahl von Wortleitungen verbunden ist, ein Floating-Gate zwischen dem Steuer-Gate und dem Body, und ein kapazitives Element zwischen dem Floating-Gate und der entsprechenden Bitleitung.According to one embodiment, an electronic device includes a plurality of processing elements arranged in rows and columns, a plurality of word lines connected to the rows of the plurality of processing elements, a plurality of bit lines connected to the columns of the plurality of processing elements and a plurality of source lines connected to the rows of the plurality of processing elements. Each of the processing elements includes a body including a first terminal connected to a corresponding one of the plurality of bit lines and a second terminal connected to a corresponding one of the plurality of source lines, a control gate between the first terminal and the a second terminal connected to a corresponding one of the plurality of word lines, a floating gate between the control gate and the body, and a capacitive element between the floating gate and the corresponding bit line.

Gemäß einer Ausführungsform enthält ein Verarbeitungselement einen Body einschließlich eines ersten Anschlusses, der mit einer Bitleitung verbunden ist, eines zweiten Anschlusses, der mit einer Sourceleitung verbunden ist, und eines Bodyanschlusses, der mit einer leitenden Leitung verbunden ist; ein Steuer-Gate, das mit einer Bitleitung verbunden ist; ein Floating-Gate zwischen dem Steuer-Gate und dem Body; und ein kapazitives Element zwischen dem Floating-Gate und der Bitleitung.According to one embodiment, a processing element includes a body including a first terminal connected to a bit line, a second terminal connected to a source line, and a body terminal connected to a conductive line; a control gate connected to a bit line; a floating gate between the control gate and the body; and a capacitive element between the floating gate and the bit line.

Figurenlistecharacter list

Die obigen und andere Gegenstände und Merkmale der vorliegenden Offenbarung werden durch die detaillierte Beschreibung der Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen deutlich.

1 veranschaulicht eine elektronische Vorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
2 veranschaulicht ein Verarbeitungselementarray gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
3 veranschaulicht ein Verarbeitungselement gemäß einem ersten Beispiel.
4 veranschaulicht ein Verarbeitungselement gemäß einem zweiten Beispiel.
5 veranschaulicht ein Beispiel, bei dem in einer Programmieroperation Spannungen an das Verarbeitungselement von 4 angelegt werden.
6 veranschaulicht ein Beispiel, bei dem in einer Leseoperation Spannungen an das Verarbeitungselement von 4 angelegt werden.
7 zeigt ein Beispiel, in dem eine Leseoperation in einer elektronischen Vorrichtung ausgeführt wird.
8 veranschaulicht ein Beispiel, in dem eine elektronische Vorrichtung abwechselnd und wiederholt eine Programmieroperation und eine Prüfoperation ausführt.
9 veranschaulicht ein Beispiel, in dem eine elektronische Vorrichtung eine Programmieroperation und eine Prüfoperation ausführt.
10 veranschaulicht ein Beispiel, bei dem in einer Löschoperation Spannungen an das Verarbeitungselement von 4 angelegt werden.
11 veranschaulicht ein Verfahren zum Messen integraler Nichtlinearität von Verarbeitungselementen gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
12 veranschaulicht ein Beispiel zum Ausführen einer Programmieroperation basierend auf der mittleren integralen Nichtlinearität.
13 veranschaulicht eine elektronische Vorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
14 veranschaulicht ein Verarbeitungselementarray gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
15 veranschaulicht ein Verarbeitungselement gemäß einem dritten Beispiel.
16 veranschaulicht ein Verarbeitungselement gemäß einem vierten Beispiel.
17 veranschaulicht ein Beispiel, bei dem in einer Programmieroperation Spannungen an das Verarbeitungselement von 16 angelegt werden.
18 veranschaulicht ein Beispiel, bei dem in einer Programmieroperation Spannungen an das Verarbeitungselement von 16 angelegt werden.
19 veranschaulicht ein Beispiel, bei dem in einer Leseoperation Spannungen an das Verarbeitungselement von 16 angelegt werden.
20 veranschaulicht ein Beispiel, bei dem in einer Löschoperation Spannungen an das Verarbeitungselement von 16 angelegt werden.
21 ist ein Diagramm, das ein System veranschaulicht, auf das eine elektronische Vorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung angewendet wird.

The above and other objects and features of the present disclosure will become apparent through the detailed description of the embodiments with reference to the accompanying drawings.

1 FIG. 11 illustrates an electronic device according to some example embodiments of the present disclosure.
2 FIG. 11 illustrates a processing element array, in accordance with some example embodiments of the present disclosure.
3 Figure 12 illustrates a processing element according to a first example.
4 Figure 12 illustrates a processing element according to a second example.
5 illustrates an example where, in a programming operation, voltages are applied to the processing element of 4 be created.
6 illustrates an example where, in a read operation, voltages are applied to the processing element of 4 be created.
7 Fig. 12 shows an example in which a read operation is performed in an electronic device.
8th 12 illustrates an example in which an electronic device alternately and repeatedly performs a programming operation and a verifying operation.
9 illustrates an example in which an electronic device performs a programming operation and a verifying operation.
10 illustrates an example where, in an erase operation, voltages are applied to the processing element of 4 be created.
11 FIG. 11 illustrates a method for measuring integral nonlinearity of processing elements according to some example embodiments of the present disclosure.
12 illustrates an example of performing a programming operation based on mean integral nonlinearity.
13 FIG. 11 illustrates an electronic device according to some example embodiments of the present disclosure.
14 FIG. 11 illustrates a processing element array, in accordance with some example embodiments of the present disclosure.
15 Figure 12 illustrates a processing element according to a third example.
16 Figure 12 illustrates a processing element according to a fourth example.
17 illustrates an example where, in a programming operation, voltages are applied to the processing element of 16 be created.
18 illustrates an example where, in a programming operation, voltages are applied to the processing element of 16 be created.
19 illustrates an example where, in a read operation, voltages are applied to the processing element of 16 be created.
20 illustrates an example where, in an erase operation, voltages are applied to the processing element of 16 be created.
21 FIG. 12 is a diagram illustrating a system to which an electronic device is applied according to some example embodiments of the present disclosure.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMENDETAILED DESCRIPTION OF EMBODIMENTS

Im Folgenden werden beispielhafte Ausführungsformen der vorliegenden Offenbarung so detailliert und klar beschrieben, dass ein normaler Fachmann die vorliegende Offenbarung leicht ausführen kann. Beispielsweise können beispielhafte Ausführungsformen in verschiedenen Ausführungsformen ausgeführt werden und sind nicht so zu verstehen, dass sie nur auf die veranschaulichten Ausführungsformen beschränkt sind. Sofern nicht anders vermerkt, bezeichnen gleiche Bezugszeichen gleiche Elemente in den beigefügten Zeichnungen und der schriftlichen Beschreibung, so dass die Beschreibungen nicht wiederholt werden.In the following, exemplary embodiments of the present disclosure are described in such detail and clearly that a person of ordinary skill in the art can easily implement the present disclosure. For example, example embodiments may be embodied in various embodiments and should not be construed as limited only to the illustrated embodiments. Unless otherwise noted, the same reference numbers refer to the same elements in the accompanying drawings and written description so that the descriptions will not be repeated.

Wenn ein Element als „auf‟, „an“, „verbunden mit“, „gekoppelt mit“ oder „benachbart zu“ einem anderen Element bezeichnet wird, kann das Element direkt auf, verbunden mit, gekoppelt mit oder benachbart zu dem anderen Element sein, oder es können ein oder mehrere andere dazwischen liegende Elemente vorhanden sein. Wenn ein Element dagegen als „direkt auf‟, „direkt an“, „direkt verbunden mit“, „direkt gekoppelt mit“ oder „unmittelbar benachbart zu“ ein anderes Element bezeichnet wird, sind keine dazwischenliegenden Elemente vorhanden.When an element is referred to as "on", "at", "connected to", "coupled to" or "adjacent to" another element, the element may be directly on, connected to, coupled to, or adjacent to the other element , or one or more other intervening elements may be present. On the other hand, when an element is referred to as "directly on", "directly on", "directly connected to", "directly coupled to" or "immediately adjacent to" another element, there are no intervening elements present.

1 veranschaulicht eine elektronische Vorrichtung 100 gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Die elektronische Vorrichtung 100 kann einen neuronalen Prozessor und/oder einen neuromorphischen Prozessor enthalten. Bezugnehmend auf 1 kann die elektronische Vorrichtung 100 ein Verarbeitungselementarray 110, einen Gewichtspuffer 120, einen Zeilentreiber 130, einen Eingabepuffer 140, einen Bitleitungstreiber 150, einen Sourceleitungstreiber 160, einen Ausgabepuffer 170, einen Bodyleitungstreiber 180 und eine Steuerlogik 190 aufweisen. 1 FIG. 11 illustrates an electronic device 100 according to some example embodiments of the present disclosure. The electronic device 100 may include a neural processor and/or a neuromorphic processor. Referring to 1 The electronic device 100 may include a processing element array 110, a weight buffer 120, a row driver 130, an input buffer 140, a bit line driver 150, a source line driver 160, an output buffer 170, a body line have device driver 180 and a control logic 190.

Das Verarbeitungselementarray 110 kann eine Mehrzahl von Verarbeitungselementen enthalten. Die Verarbeitungselemente können in Zeilen und Spalten angeordnet sein. Zeilen der Verarbeitungselemente können jeweils mit den ersten bis m-ten Wortleitungen WL1 bis WLm verbunden sein und können jeweils mit den ersten bis m-ten Sourceleitungen SL1 bis SLm verbunden sein. Spalten der Verarbeitungselemente können jeweils mit den ersten bis n-ten Bitleitungen BL1 bis BLn und mit den ersten bis n-ten Bodyleitungen BDL1 bis BDLn verbunden sein.Processing element array 110 may include a plurality of processing elements. The processing elements can be arranged in rows and columns. Rows of the processing elements may be connected to the first to m-th word lines WL1 to WLm, respectively, and may be connected to the first to m-th source lines SL1 to SLm, respectively. Columns of the processing elements may be connected to the first to n-th bit lines BL1 to BLn and to the first to n-th body lines BDL1 to BDLn, respectively.

Jedes der Verarbeitungselemente kann einen Gewichtswert speichern. Jedes der Verarbeitungselemente kann basierend auf Eingabedaten und/oder einem Gewichtswert Berechnungsergebnisse berechnen und/oder ausgeben. Beispielsweise können in den Verarbeitungselementen Gewichtswerte basierend auf den Spannungen der ersten bis m-ten Wortleitungen WL1 bis WLm gespeichert werden. Die Eingabedaten können über die erste bis n-te Bitleitung BL1 bis BLn an die Verarbeitungselemente übertragen werden. Die Berechnungsergebnisse der Verarbeitungselemente können über die erste bis m-te Sourceleitung SL1 bis SLm ausgegeben werden.Each of the processing elements can store a weight value. Each of the processing elements can calculate and/or output calculation results based on input data and/or a weight value. For example, weight values based on the voltages of the first through m-th word lines WL1 through WLm can be stored in the processing elements. The input data can be transmitted to the processing elements via the first to n-th bit lines BL1 to BLn. The calculation results of the processing elements can be output through the first to m-th source lines SL1 to SLm.

Eine Operation zum Speichern eines oder mehrerer Gewichtswerte in einem oder mehreren Verarbeitungselementen kann als Programmieroperation bezeichnet werden. Eine Operation, bei der Eingabedaten in ein oder mehrere Verarbeitungselemente eingegeben und Ausgabedaten als Berechnungsergebnis(e) empfangen werden, kann als Leseoperation bezeichnet werden. Eine Operation zum Löschen von Gewichtswerten, die in einem oder mehreren Verarbeitungselementen gespeichert sind, kann als Löschoperation bezeichnet werden.An operation to store one or more weight values in one or more processing elements may be referred to as a programming operation. An operation in which input data is fed into one or more processing elements and output data is received as calculation result(s) may be referred to as a read operation. An operation to delete weight values stored in one or more processing elements may be referred to as a delete operation.

Der Gewichtspuffer 120 kann unter der Steuerung der Steuerlogik 190 arbeiten. Der Gewichtspuffer 120 kann Gewichtswerte WV speichern. Bei der Programmieroperation kann der Gewichtspuffer 120 dem Zeilentreiber 130 die Gewichtswerte WV bereitstellen.Weight buffer 120 may operate under control of control logic 190 . The weight buffer 120 can store weight values WV. In the programming operation, the weight buffer 120 may provide the row driver 130 with the weight values WV.

Der Zeilentreiber 130 kann unter der Steuerung der Steuerlogik 190 arbeiten. Der Zeilentreiber 130 kann mit den ersten bis m-ten Wortleitungen WL1 bis WLm verbunden sein. In der Programmieroperation kann der Zeilentreiber 130 den Gewichtswert WV von dem Gewichtspuffer 120 empfangen. Der Zeilentreiber 130 kann Pegel von Spannungen einstellen, die basierend auf dem Gewichtswert WV an die ersten bis m-ten Wortleitungen WL1 bis WLm anzulegen sind. In der Leseoperation und/oder der Löschoperation kann der Zeilentreiber 130 die an die ersten bis m-ten Wortleitungen WL1 bis WLm anzulegenden Spannungen entsprechend einer vorgegebenen Regel einstellen.Row driver 130 may operate under control of control logic 190. The row driver 130 may be connected to the first through m-th word lines WL1 through WLm. In the programming operation, the row driver 130 may receive the weight value WV from the weight buffer 120. FIG. Row driver 130 can adjust levels of voltages to be applied to first through m-th word lines WL1 through WLm based on weight value WV. In the read operation and/or the erase operation, the row driver 130 can adjust the voltages to be applied to the first through m-th word lines WL1 through WLm according to a predetermined rule.

Der Eingabepuffer 140 kann unter der Steuerung der Steuerlogik 190 arbeiten. Der Eingabepuffer 140 kann Eingabedaten ID speichern. In der Leseoperation kann der Eingabepuffer 140 die Eingabedaten ID dem Bitleitungstreiber 150 bereitstellen.The input buffer 140 may operate under the control of the control logic 190. The input buffer 140 can store input data ID. In the read operation, the input buffer 140 can provide the input data ID to the bit line driver 150 .

Der Bitleitungstreiber 150 kann unter der Steuerung der Steuerlogik 190 arbeiten. Der Bitleitungstreiber 150 kann mit den ersten bis n-ten Bitleitungen BL1 bis BLn verbunden sein. In der Leseoperation kann der Bitleitungstreiber 150 die Eingabedaten ID von dem Eingabepuffer 140 empfangen.Bit line driver 150 may operate under control of control logic 190 . The bit line driver 150 may be connected to the first to n-th bit lines BL1 to BLn. In the read operation, the bit line driver 150 can receive the input data ID from the input buffer 140 .

In der Leseoperation kann der Bitleitungstreiber 150 Pegel von Spannungen einstellen, die basierend auf der Eingabedaten ID an die erste bis n-te Bitleitung BL1 bis BLn anzulegen sind. Der Bitleitungstreiber 150 kann zum Beispiel als Digital-AnalogWandler (DAC) arbeiten, der die Eingabedaten ID in eine Spannung umwandelt. Bei der Programmieroperation und/oder der Löschoperation kann der Bitleitungstreiber 150 die an die erste bis n-te Bitleitung BL1 bis BLn anzulegenden Spannungen z. B. gemäß einer vorgegebenen Regel einstellen.In the read operation, the bit line driver 150 can adjust levels of voltages to be applied to the first to n-th bit lines BL1 to BLn based on the input data ID. For example, the bit line driver 150 can operate as a digital-to-analog converter (DAC) that converts the input data ID into a voltage. In the programming operation and/or the erasing operation, the bit line driver 150 can set the voltages to be applied to the first through n-th bit lines BL1 through BLn, e.g. B. adjust according to a predetermined rule.

Der Sourceleitungstreiber 160 kann unter der Steuerung der Steuerlogik 190 arbeiten. Der Sourceleitungstreiber 160 kann mit der ersten bis m-ten Sourceleitung SL1 bis SLm verbunden sein. Bei der Programmieroperation, der Leseoperation und/oder der Löschoperation kann der Sourceleitungstreiber 160 die Spannungen der ersten bis m-ten Sourceleitungen SL1 bis SLm z. B. gemäß einer vorgegebenen Regel einstellen. In der Leseoperation kann der Sourceleitungstreiber 160 die Menge des über mindestens eine Sourceleitung unter den ersten bis m-ten Sourceleitungen SL1 bis SLm ausgegebenen Stroms in einen oder mehrere digitale Werte umwandeln. Zum Beispiel kann der Sourceleitungstreiber 160 als Analog-Digital-Wandler (ADC) arbeiten, der eine Strommenge in Ausgabedaten OD umwandelt. Bei den Ausgabedaten OD kann es sich um ein Berechnungsergebnis des Verarbeitungselementarrays 110 handeln. Der Sourceleitungstreiber 160 kann die Ausgabedaten OD an den Ausgabepuffer 170 bereitstellen.Source line driver 160 may operate under control of control logic 190 . The source line driver 160 may be connected to the first to m-th source lines SL1 to SLm. In the programming operation, the reading operation and/or the erasing operation, the source line driver 160 can drive the voltages of the first to m-th source lines SL1 to SLm e.g. B. adjust according to a predetermined rule. In the read operation, the source line driver 160 may convert the amount of current output through at least one source line among the first to m-th source lines SL1 to SLm into one or more digital values. For example, the source line driver 160 can operate as an analog-to-digital converter (ADC) that converts an amount of current into output data OD. The output data OD can be a calculation result of the processing element array 110 . The source line driver 160 can provide the output data OD to the output buffer 170 .

Der Ausgabepuffer 170 kann unter der Steuerung der Steuerlogik 190 arbeiten. Der Ausgabepuffer 170 kann die Ausgabedaten OD von dem Sourceleitungstreiber 160 empfangen. Der Ausgabepuffer 170 kann die Ausgabedaten OD an eine externe Vorrichtung ausgeben und/oder die Ausgabedaten OD an den Eingabepuffer 140 zurückführen.The output buffer 170 may operate under the control of the control logic 190. The output buffer 170 can receive the output data OD from the source line driver 160 . The output buffer 170 can output the output data OD to an external device and/or return the output data OD to the input buffer 140 .

Der Bodyleitungstreiber 180 kann unter der Steuerung der Steuerlogik 190 arbeiten. Der Bodyleitungstreiber 180 kann mit den ersten bis n-ten Bodyleitungen BDL1 bis BDLn verbunden sein. Bei der Programmieroperation, der Leseoperation und/oder der Löschoperation kann der Bodyleitungstreiber 180 die an die erste bis n-te Bodyleitung BDL1 bis BDLn anzulegenden Spannungen entsprechend z.B. einer vorgegebenen Regel einstellen.Body line driver 180 may operate under control of control logic 190 . The body line driver 180 may be connected to the first to nth body lines BDL1 to BDLn. In the programming operation, the reading operation, and/or the erasing operation, the body line driver 180 can adjust the voltages to be applied to the first to n-th body lines BDL1 to BDLn according to a predetermined rule, for example.

Die Steuerlogik 190 kann die Komponenten der elektronischen Vorrichtung 100 so steuern, dass sie die Programmieroperation, die Leseoperation und/oder die Löschoperation ausführen. Die Steuerlogik 190 kann die Ausgabedaten OD von dem Sourceleitungstreiber 160 empfangen. Die Steuerlogik 190 kann eine Prüfoperation basierend auf den Ausgabedaten OD ausführen. Die Prüfoperation kann ähnlich wie die Leseoperation sein.The control logic 190 can control the components of the electronic device 100 to perform the programming operation, the reading operation, and/or the erasing operation. The control logic 190 can receive the output data OD from the source line driver 160 . The control logic 190 can perform a test operation based on the output data OD. The verify operation can be similar to the read operation.

Alternativ kann die Steuerlogik 190 einen oder mehrere Ströme über die erste bis m-te Sourceleitung SL1 bis SLm empfangen. Die Steuerlogik 190 kann die Prüfoperation basierend auf dem (den) Strom (Strömen) ausführen.Alternatively, the control logic 190 may receive one or more currents via the first through m th source lines SL1 through SLm. The control logic 190 can perform the test operation based on the current(s).

In einigen Ausführungsformen können der Gewichtspuffer 120, der Eingabepuffer 140 und/oder der Ausgabepuffer 170 einen Bereich des Speichers enthalten und/oder in diesen ausgeben werden und/oder als Cache-Speicher dienen. In einigen Ausführungsformen können der Gewichtspuffer 120, der Eingabepuffer 140 und/oder der Ausgabepuffer 170 mit Puffern implementiert werden, die physisch voneinander getrennt sind. Alternativ dazu können mindestens zwei der Gewichtspuffer 120, der Eingabepuffer 140 und der Ausgabepuffer 170 mit Puffern implementiert werden, die innerhalb eines physischen Puffers logisch voneinander getrennt sind.In some embodiments, the weight buffer 120, the input buffer 140, and/or the output buffer 170 may contain and/or be output to an area of memory and/or serve as cache memory. In some embodiments, weight buffer 120, input buffer 140, and/or output buffer 170 may be implemented with buffers that are physically separate from one another. Alternatively, at least two of the weight buffer 120, the input buffer 140 and the output buffer 170 can be implemented with buffers that are logically separated from each other within a physical buffer.

2 veranschaulicht das Verarbeitungselementarray 110 gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 1 und 2 kann das Verarbeitungselementarray 110 eine Mehrzahl von Verarbeitungselementen PE enthalten. Jedes der Verarbeitungselemente PE kann auf einer Flash-Speicherzelle basieren, die einen ersten Anschluss, der einem Drain (oder einer Source) entspricht, einen zweiten Anschluss, der einer Source (oder einem Drain) entspricht, ein Ladungsspeicherelement und ein Steuer-Gate enthält. Jedes der Verarbeitungselemente PE kann eine Struktur haben, bei der ein Ladungsspeicherelement (z. B. ein kapazitives Element) zwischen dem Ladungsspeicherelement und einer Bitleitung (z. B. einem Anschluss auf der Seite einer Bitleitung) und einem Bodyanschluss, der mit einer Bodyleitung verbunden ist und zum Löschen verwendet wird, hinzugefügt wird. Das Ladungsspeicherelement kann ein Floating-Gate und/oder ein Ladungsfallenelement enthalten. Auch wenn das Floating-Gate im Folgenden beschrieben wird, kann der Begriff „Floating-Gate“ durch „Ladungsfallenelement“ ersetzt werden. 2 11 illustrates the processing element array 110 in accordance with some exemplary embodiments of the present disclosure. With reference to 1 and 2 For example, the processing element array 110 may include a plurality of processing elements PE. Each of the processing elements PE may be based on a flash memory cell including a first terminal corresponding to a drain (or source), a second terminal corresponding to a source (or drain), a charge storage element and a control gate. Each of the processing elements PE may have a structure in which a charge storage element (e.g., a capacitive element) is connected between the charge storage element and a bit line (e.g., a terminal on the side of a bit line) and a body terminal connected to a body line is and is used for erasing is added. The charge storage element may include a floating gate and/or a charge trapping element. Although the floating gate is described below, the term "floating gate" can be replaced with "charge trapping element".

Das Steuer-Gate jedes der Verarbeitungselemente PE kann mit der entsprechenden Wortleitung der ersten bis m-ten Wortleitung WL1 bis WLm verbunden sein. Der erste Anschluss (z. B. ein Anschluss, an dem das kapazitive Element bereitgestellt wird) jedes der Verarbeitungselemente PE kann mit der entsprechenden Bitleitung der ersten bis n-ten Bitleitungen BL1 bis BLn verbunden werden. Der zweite Anschluss eines jeden Verarbeitungselements PE kann mit der entsprechenden Sourceleitung der ersten bis m-ten Sourceleitung SL1 bis SLm verbunden werden. Der Bodyanschluss eines jeden Verarbeitungselements PE kann mit der entsprechenden Bodyleitung der ersten bis n-ten Bodyleitung BDL1 bis BDLn verbunden werden.The control gate of each of the processing elements PE may be connected to the corresponding word line of the first to m-th word lines WL1 to WLm. The first terminal (e.g. a terminal where the capacitive element is provided) of each of the processing elements PE can be connected to the corresponding bit line of the first to n-th bit lines BL1 to BLn. The second terminal of each processing element PE can be connected to the corresponding source line of the first to m-th source lines SL1 to SLm. The body connection of each processing element PE can be connected to the corresponding body line of the first to nth body lines BDL1 to BDLn.

3 veranschaulicht ein Verarbeitungselement PE1 gemäß einem ersten Beispiel. Das Verarbeitungselement PE1 kann gemäß dem ersten Beispiel ein modelliertes Schaltungsdiagramm für jedes der Verarbeitungselemente PE sein. Unter Bezugnahme auf 1, 2 und 3 kann das Verarbeitungselement PE1 einen Transistor MN enthalten. 3 Figure 12 illustrates a processing element PE1 according to a first example. According to the first example, the processing element PE1 can be a modeled circuit diagram for each of the processing elements PE. With reference to 1 , 2 and 3 the processing element PE1 may include a transistor MN.

Ein erster Anschluss T1 des Transistors MN kann mit der entsprechenden B itleitung BL verbunden sein. Ein zweiter Anschluss T2 des Transistors MN kann mit der entsprechenden Sourceleitung SL verbunden sein. Ein Gate des Transistors MN kann dem Floating-Gate des Verarbeitungselements PE1 entsprechen. In einigen beispielhaften Ausführungsformen kann das Floating-Gate durch einen Floating-Gateknoten NFG gekennzeichnet sein. Die Spannung des Floating-Gateknotens NFG kann als Floating-Gatespannung VFG bezeichnet werden.A first terminal T1 of the transistor MN can be connected to the corresponding bit line BL. A second terminal T2 of the transistor MN can be connected to the corresponding source line SL. A gate of transistor MN may correspond to the floating gate of processing element PE1. In some example embodiments, the floating gate may be characterized by a floating gate node NFG. The voltage of the floating gate node NFG can be referred to as the floating gate voltage VFG.

Ein erster parasitärer Kondensator CP1 kann einem parasitären Kondensator zwischen dem Floating-Gate und dem ersten Anschluss T1 entsprechen. Ein zweiter parasitärer Kondensator CP2 kann einem parasitären Kondensator zwischen dem Floating-Gate und dem zweiten Anschluss T2 entsprechen. Ein erster Kondensator C1 kann ein Kondensator zwischen dem Floating-Gate des Verarbeitungselements PE1 und einer Bodyleitung BDL sein.A first parasitic capacitor CP1 may correspond to a parasitic capacitor between the floating gate and the first terminal T1. A second parasitic capacitor CP2 may correspond to a parasitic capacitor between the floating gate and the second terminal T2. A first capacitor C1 may be a capacitor between the floating gate of the processing element PE1 and a body line BDL.

Das Steuer-Gate des Verarbeitungselements PE1 kann durch einen Steuer-Gateknoten NCG gekennzeichnet sein. Ein zweiter Kondensator C2 kann zwischen dem Floating-Gate des Verarbeitungselements PE1 und dem Steuer-Gate liegen. Ein dritter Kondensator C3 kann ein Kondensator zwischen dem Floating-Gate des Verarbeitungselements PE1 und dem ersten Anschluss T1 sein.The control gate of processing element PE1 may be characterized by a control gate node NCG. A second capacitor C2 may be connected between the floating gate of the processing element PE1 and the control gate. A third capacitor C3 may be a capacitor between the floating gate of the processing element PE1 and the first terminal T1.

4 veranschaulicht ein Verarbeitungselement PE2 gemäß einem zweiten Beispiel. Bei dem Verarbeitungselement PE2 gemäß dem zweiten Beispiel kann es sich um eine Querschnittsansicht jedes der Verarbeitungselemente PE handeln. Unter Bezugnahme auf 1, 2, 3 und 4 kann das Verarbeitungselement PE2 an und/oder in einem Body „BODY“ ausgeführt sein. In einigen Ausführungsformen kann der Body „BODY“ ein Substrat, ein P-Well und/oder ein Pocket P-Well sein. 4 Figure 12 illustrates a processing element PE2 according to a second example. The processing element PE2 according to the second example can be a cross-sectional view of each of the processing elements PE. With reference to 1 , 2 , 3 and 4 the processing element PE2 can be implemented on and/or in a “BODY” body. In some embodiments, the body "BODY" can be a substrate, a P-well and/or a pocket P-well.

Ein erster Bereich R1 kann in dem Body „BODY“ gebildet werden. Der erste Bereich R1 kann ein N-Typ-Bereich oder eine Kombination aus einem N-Typ-Bereich und einem P-Typ-Bereich sein. Der erste Bereich R1 kann dem ersten Anschluss T1 entsprechen. Die Bitleitung BL kann mit dem ersten Bereich R1 verbunden sein. Ein zweiter Bereich R2 kann in dem Body „BODY“ gebildet werden. Der zweite Bereich R2 kann ein N-Typ-Bereich oder eine Kombination aus einem N-Typ-Bereich und einem P-Typ-Bereich sein. Der zweite Bereich R2 kann dem zweiten Anschluss T2 entsprechen. Die Sourceleitung SL kann mit dem zweiten Bereich R2 verbunden sein.A first area R1 can be formed in the body "BODY". The first region R1 may be an N-type region or a combination of an N-type region and a P-type region. The first area R1 can correspond to the first terminal T1. The bit line BL may be connected to the first region R1. A second area R2 can be formed in the body "BODY". The second region R2 may be an N-type region or a combination of an N-type region and a P-type region. The second area R2 can correspond to the second terminal T2. The source line SL may be connected to the second region R2.

Ein dritter Bereich R3 kann in dem Body „BODY“ gebildet werden. Bei dem dritten Bereich R3 kann es sich um einen N-Typ-Bereich handeln. Ein vierter Bereich R4 kann in dem dritten Bereich R3 gebildet werden. Der vierte Bereich R4 kann ein N-Typ-Bereich oder eine Kombination aus einem N-Typ-Bereich und einem P-Typ-Bereich sein. Beispielsweise kann der vierte Bereich R4 eine andere Art von Dotierstoff(en) enthalten und/oder eine andere Konzentration als der dritte Bereich R3 haben. Der vierte Bereich R4 kann mit einem Bodyanschluss verbunden sein. Die Bodyleitung BDL kann mit dem vierten Bereich R4 verbunden sein. Der erste Bereich R1, der zweite Bereich R2 und der dritte Bereich R3 können innerhalb des Bodys „BODY“ voneinander getrennt sein.A third area R3 can be formed in the body "BODY". The third region R3 may be an N-type region. A fourth region R4 may be formed in the third region R3. The fourth region R4 may be an N-type region or a combination of an N-type region and a P-type region. For example, the fourth region R4 may contain a different type of dopant(s) and/or have a different concentration than the third region R3. The fourth area R4 can be connected to a body connector. The body line BDL may be connected to the fourth area R4. The first area R1, the second area R2 and the third area R3 can be separated from one another within the body “BODY”.

Ein erstes Floating-Gate FG1 kann an dem Body „BODY“ zwischen dem ersten Bereich R1 und dem zweiten Bereich R2 angeordnet sein. Das erste Floating-Gate FG1 kann elektrisch von dem Body „BODY“ getrennt sein. Beispielsweise kann ein Spalt und/oder ein Isolator (nicht veranschaulicht) das erste Floating-Gate FG1 von dem Body „BODY“ trennen. Das erste Floating-Gate FG1 kann dem Gate des Transistors MN entsprechen. Das erste Floating-Gate FG1, der erste Bereich R1 und der zweite Bereich R2 können den Transistor MN bilden.A first floating gate FG1 can be arranged on the body “BODY” between the first area R1 and the second area R2. The first floating gate FG1 can be electrically separated from the body "BODY". For example, a gap and/or an insulator (not illustrated) may separate the first floating gate FG1 from the body "BODY". The first floating gate FG1 can correspond to the gate of the transistor MN. The first floating gate FG1, the first region R1 and the second region R2 can form the transistor MN.

Der erste parasitäre Kondensator CP1 kann zwischen dem ersten Floating-Gate FG1 und dem ersten Bereich R1 gebildet werden. Der zweite parasitäre Kondensator CP2 kann zwischen dem ersten Floating-Gate FG1 und dem zweiten Bereich R2 gebildet werden.The first parasitic capacitor CP1 may be formed between the first floating gate FG1 and the first region R1. The second parasitic capacitor CP2 may be formed between the first floating gate FG1 and the second region R2.

Ein zweites Floating-Gate FG2 kann an dem dritten Bereich R3 angeordnet sein.A second floating gate FG2 may be arranged on the third region R3.

Das zweite Floating-Gate FG2 kann elektrisch von dem Body „BODY“, dem dritten Bereich R3 und dem vierten Bereich R4 getrennt sein. Beispielsweise kann das zweite Floating-Gate FG1 durch einen Spalt und/oder einen Isolator (nicht veranschaulicht) von dem Body „BODY“ und/oder dem dritten Bereich R3 getrennt sein. Das elektrisch getrennte zweite Floating-Gate FG2 und der dritte Bereich R3 können den ersten Kondensator C1 bilden.The second floating gate FG2 may be electrically isolated from the body "BODY", the third region R3 and the fourth region R4. For example, the second floating gate FG1 may be separated from the body "BODY" and/or the third region R3 by a gap and/or an insulator (not illustrated). The electrically separated second floating gate FG2 and the third region R3 can form the first capacitor C1.

Ein drittes Floating-Gate FG3 kann zusammen mit einem Steuer-Gate CG den zweiten Kondensator C2 bilden. Ein viertes Floating-Gate FG4 kann zusammen mit einem leitenden Material CM, das mit der Bitleitung BL verbunden ist, den dritten Kondensator C3 bilden. Der zweite Kondensator C2 und/oder der dritte Kondensator C3 können beispielsweise mit einem Metall-Isolator-Metall-Kondensator (MIM) und/oder einem Metall-Oxid-Silizium-Kondensator (MOS) realisiert sein.A third floating gate FG3 can form the second capacitor C2 together with a control gate CG. A fourth floating gate FG4 together with a conductive material CM connected to the bit line BL can form the third capacitor C3. The second capacitor C2 and/or the third capacitor C3 can be implemented, for example, with a metal-insulator-metal capacitor (MIM) and/or a metal-oxide-silicon capacitor (MOS).

Das erste Floating-Gate FG1, das zweite Floating-Gate FG2, das dritte Floating-Gate FG3 und/oder das vierte Floating-Gate FG4 können elektrisch miteinander verbunden werden. Das erste Floating-Gate FG1, das zweite Floating-Gate FG2, das dritte Floating-Gate FG3 und das vierte Floating-Gate FG4 können jeweils einem ersten Teil, einem zweiten Teil, einem dritten Teil und einem vierten Teil des Floating-Gates des Verarbeitungselements PE1 entsprechen.The first floating gate FG1, the second floating gate FG2, the third floating gate FG3 and/or the fourth floating gate FG4 can be electrically connected to one another. The first floating gate FG1, the second floating gate FG2, the third floating gate FG3 and the fourth floating gate FG4 may respectively have a first part, a second part, a third part and a fourth part of the floating gate of the processing element correspond to PE1.

In einigen beispielhaften Ausführungsformen kann sich der dritte Bereich R3 z. B. in Richtung einer Spalte erstrecken und von Verarbeitungselementen PE, die zu jeder Spalte gehören, unter den Verarbeitungselementen PE gemeinsam genutzt werden.In some example embodiments, the third region R3 may be e.g. B. extend towards a column and are shared by processing elements PE belonging to each column among the processing elements PE.

5 veranschaulicht ein Beispiel, bei dem in der Programmieroperation Spannungen an das Verarbeitungselement PE2 angelegt werden. Unter Bezugnahme auf 1, 2, 3 und 5 kann der Zeilentreiber 130 bei der Programmieroperation eine erste Programmierspannung VPGM1 an die Wortleitung WL anlegen. Die erste Programmierspannung VPGM1 kann eine Hochspannung sein (z. B. größer als eine Energieversorgungsspannung). Bei der Energieversorgungsspannung kann es sich beispielsweise um eine Betriebsspannung handeln, die von einer externen Vorrichtung an die elektronische Vorrichtung 100 geliefert wird. 5 12 illustrates an example where voltages are applied to the processing element PE2 in the programming operation. With reference to 1 , 2 , 3 and 5 In the programming operation, the row driver 130 can apply a first programming voltage VPGM1 to the word line WL. The first programming voltage VPGM1 may be a high voltage (e.g. greater than a power supply voltage). The power supply voltage can be, for example, an operating voltage that is supplied to the electronic device 100 from an external device.

In der Programmieroperation kann der Bitleitungstreiber 150 eine Massespannung VSS an die Bitleitung BL anlegen und/oder die Bitleitung BL potenzialfrei machen. Um die Bitleitung BL potenzialfrei zu machen, kann beispielsweise verhindert werden, dass Ladungsträger (z. B. Elektronen) zu oder von der Bitleitung BL fließen. Bei der Massespannung VSS kann es sich um eine Spannung handeln, die von der externen Vorrichtung an die elektronische Vorrichtung 100 geliefert wird. In der Programmieroperation kann der Sourceleitungstreiber 160 die Massespannung VSS an die Sourceleitung SL anlegen und/oder die Sourceleitung SL potenzialfrei machen. Um die Sourceleitung SL potenzialfrei zu machen, kann beispielsweise verhindert werden, dass Ladungsträger (z. B. Elektronen) zu oder von der Sourceleitung SL fließen. In der Programmieroperation kann der Bodyleitungstreiber 180 die Massespannung VSS an die Bodyleitung BDL anlegen.In the programming operation, the bit line driver 150 may apply a ground voltage VSS to the bit line BL and/or float the bit line BL. In order to make the bit line BL floating, charge carriers (e.g. electrons) can be prevented from flowing to or from the bit line BL, for example. The ground voltage VSS may be a voltage supplied to the electronic device 100 from the external device. In the programming operation, the source line driver 160 may apply the ground voltage VSS to the source line SL and/or float the source line SL. In order to make the source line SL floating, charge carriers (e.g. electrons) can be prevented from flowing to or from the source line SL, for example. In the programming operation, body line driver 180 may apply ground voltage VSS to body line BDL.

Die erste Programmierspannung VPGM1 kann durch die Kopplung des zweiten Kondensators C2 an das zweite Floating-Gate FG2 übertragen werden. Da die Bodyleitung BDL mit der Massespannung VSS versorgt wird, kann es am ersten Kondensator C1 zum Tunneln kommen. So können beispielsweise Elektronen in das zweite Floating-Gate FG2 injiziert werden. Die in das zweite Floating-Gate FG2 injizierten Elektronen können mit dem ersten Floating-Gate FG1 geteilt werden. So kann beispielsweise eine Schwellenspannung des Verarbeitungselements PE2 erhöht werden.The first programming voltage VPGM1 can be transferred to the second floating gate FG2 by the coupling of the second capacitor C2. Since the body line BDL is supplied with the ground voltage VSS, tunneling can occur at the first capacitor C1. For example, electrons can be injected into the second floating gate FG2. The electrons injected into the second floating gate FG2 can be shared with the first floating gate FG1. For example, a threshold voltage of the processing element PE2 can be increased.

6 veranschaulicht ein Beispiel, bei dem in der Leseoperation Spannungen an das Verarbeitungselement PE2 angelegt werden. Gemäß 1, 2, 3 und 6 kann der Zeilentreiber 130 in der Leseoperation die Wortleitung WL potenzialfrei machen. In der Leseoperation kann der Bitleitungstreiber 150 eine Lesespannung VRD an die Bitleitung BL anlegen. In der Leseoperation kann der Bodyleitungstreiber 180 die Bodyleitung BDL potenzialfrei betreiben. 6 12 illustrates an example where voltages are applied to the processing element PE2 in the read operation. According to 1 , 2 , 3 and 6 In the read operation, the row driver 130 may float the word line WL. In the read operation, the bit line driver 150 may apply a read voltage VRD to the bit line BL. In the read operation, the body line driver 180 can float the body line BDL.

Die Lesespannung VRD kann durch die Kopplung des dritten Kondensators C3 an das vierte Floating-Gate FG4 übertragen werden. Die an das vierte Floating-Gate FG4 übertragene Lesespannung VRD kann an das erste Floating-Gate FG1 übertragen werden. Die an das erste Floating-Gate FG1 übertragene Lesespannung VRD kann einen Kanal in einem Bereich des Bodys „BODY“ zwischen dem ersten Bereich R1 und dem zweiten Bereich R2 bilden.The read voltage VRD can be transferred to the fourth floating gate FG4 by the coupling of the third capacitor C3. The reading voltage VRD transmitted to the fourth floating gate FG4 can be transmitted to the first floating gate FG1. The read voltage VRD transmitted to the first floating gate FG1 may form a channel in an area of the body “BODY” between the first area R1 and the second area R2.

Beispielsweise kann der Transistor MN durch die Lesespannung VRD eingeschaltet werden, und ein Strom (z. B. ein Zellenstrom ICELL) kann durch die Lesespannung VRD von der Bitleitung BL zur Sourceleitung SL fließen. In der Leseoperation kann der Sourceleitungstreiber 160 den Zellstrom ICELL von der Sourceleitung SL empfangen.For example, the transistor MN can be turned on by the read voltage VRD, and a current (e.g., a cell current ICELL) can flow from the bit line BL to the source line SL by the read voltage VRD. In the read operation, the source line driver 160 can receive the cell current ICELL from the source line SL.

Gleichung 1 unten zeigt den Zellenstrom ICELL, der modelliert wird, wenn es keinen dritten Kondensator C3 gibt. In einigen beispielhaften Ausführungsformen kann die Gleichung 1 mit einer beliebigen konstanten Zahl multipliziert werden. $I C E L L = (V F G - V T H) \cdot V B L - \frac{V B L^{2}}{2}$

Equation 1 below shows the cell current ICELL that is modeled when there is no third capacitor C3. In some exemplary embodiments, Equation 1 may be multiplied by any constant number.

I C E L L = (V f G - V T H) \cdot V B L - \frac{V B L^{2}}{2}

In Gleichung 1 zeigt „VFG“ eine initiale Spannung des Floating-Gates des Verarbeitungselements PE2 an, und „VTH“ zeigt eine Schwellenspannung des Verarbeitungselements PE2 an. „VBL“ zeigt eine Spannung der Bitleitung BL an. Wie durch Gleichung 1 ausgedrückt, enthält der Zellenstrom ICELL eine nichtlineare Komponente. Dementsprechend kann ein Bereich der Lesespannung VRD des Verarbeitungselements PE2 (z. B. ein Operationsbereich des Verarbeitungselements PE2) begrenzt sein.In Equation 1, “VFG” indicates an initial voltage of the floating gate of the processing element PE2, and “VTH” indicates a threshold voltage of the processing element PE2. "VBL" indicates a voltage of the bit line BL. As expressed by Equation 1, the cell current ICELL contains a non-linear component. Accordingly, a range of the read voltage VRD of the processing element PE2 (e.g., an operational range of the processing element PE2) may be limited.

Gleichung 2 unten zeigt den Zellenstrom ICELL, der modelliert wird, wenn der dritte Kondensator C3 hinzugefügt wird. In einigen beispielhaften Ausführungsformen kann Gleichung 2 mit einer beliebigen konstanten Zahl multipliziert werden. $I C E L L = (V F G - V T H) \cdot V B L - (\frac{1}{2} - \frac{C P 2}{C 1 + C 2 + C P 1 + C P 2})$

Equation 2 below shows the cell current ICELL that is modeled when the third capacitor C3 is added. In some example embodiments, Equation 2 may be multiplied by any constant number.

I C E L L = (V f G - V T H) \cdot V B L - (\frac{1}{2} - \frac{C P 2}{C 1 + C 2 + C P 1 + C P 2})

In Gleichung 2 können sich C1, C2, CP1 und CP2 jeweils auf die Kapazitäten des ersten Kondensators C1, des zweiten Kondensators C2, des ersten parasitären Kondensators CP1 und des zweiten parasitären Kondensators CP2 beziehen. Als Antwort auf die Erfüllung einer Bedingung der Gleichung 3 kann eine nichtlineare Komponente von dem Zellstrom ICELL entfernt werden. $\frac{C P 2}{C 1 + C 2 + C P 1 + C P 2} = \frac{1}{2}$

In Equation 2, C1, C2, CP1, and CP2 may refer to the capacitances of the first capacitor C1, the second capacitor C2, the first parasitic capacitor CP1, and the second parasitic capacitor CP2, respectively. In response to a condition of Equation 3 being satisfied, a non-linear component can be removed from the cell current ICELL.

\frac{C P 2}{C 1 + C 2 + C P 1 + C P 2} = \frac{1}{2}

Als Antwort auf die Entfernung der nichtlinearen Komponente von dem Zellenstrom ICELL kann die Menge des Zellenstroms ICELL die Form eines linearen Produkts einer Bitleitungsspannung haben. Zum Beispiel kann das Verarbeitungselement PE2 als linearer Multiplizierer arbeiten. Da die Linearität des Verarbeitungselements PE2 verbessert wird, kann der Operationsbereich eines Wertes der Eingabedaten des Verarbeitungselements PE2 erweitert werden.In response to removing the non-linear component from cell current ICELL, the amount of cell current ICELL may take the form of a linear product of a bit line voltage. For example, the processing element PE2 can operate as a linear multiplier. Since the linearity of the processing element PE2 is improved, the operational range of a value of the input data of the processing element PE2 can be expanded.

7 zeigt ein Beispiel, in dem eine Leseoperation in der elektronischen Vorrichtung 100 ausgeführt wird. Unter Bezugnahme auf 1, 2, 3, 6 und 7 kann der Bitleitungstreiber 150 in Operation S110 mindestens eine Lesespannung VRD basierend auf mindestens einer Eingabedaten ID bestimmen. Beispielsweise kann der Bitleitungstreiber 150 eine Digital-Analog-Wandlung ausführen, bei der ein Wert von mindestens einem Eingabedatenwert in einen Pegel von mindestens einer Lesespannung VRD umgewandelt wird. 7 FIG. 12 shows an example in which a read operation is performed in the electronic device 100. FIG. With reference to 1 , 2 , 3 , 6 and 7 the bit line driver 150 may determine at least one read voltage VRD based on at least one input data ID in operation S110. For example, the bit line driver 150 may perform digital-to-analog conversion in which a value of at least one input data value is converted to a level of at least one read voltage VRD.

In Operation S120 kann der Zeilentreiber 130 mindestens eine Wortleitung potenzialfrei machen, die von der ersten bis m-ten Wortleitung WL1 bis WLm ausgewählt wird; und/oder der Bodyleitungstreiber 180 kann mindestens eine Bodyleitung potenzialfrei machen, die von der ersten bis n-ten Bodyleitung BDL1 bis BDLn ausgewählt wird.In operation S120, row driver 130 may float at least one word line selected from first to m-th word lines WL1 to WLm; and/or the body line driver 180 may float at least one body line selected from the first to nth body lines BDL1 to BDLn.

In Operation S130 kann der Bitleitungstreiber 150 die mindestens eine Lesespannung VRD an mindestens eine Bitleitung, ausgewählt von der ersten bis n-ten Bitleitung BL1 bis BLn, anlegen.In operation S130, the bit line driver 150 may apply the at least one read voltage VRD to at least one bit line selected from the first to n-th bit lines BL1 to BLn.

In Operation S140 kann der Sourceleitungstreiber 160 die Strommenge von mindestens einer Sourceleitung (z. B. unter den ersten bis m-ten Sourceleitungen SL1 bis SLm) messen, die der mindestens einen ausgewählten Wortleitung entspricht.In operation S140, the source line driver 160 may measure the current amount of at least one source line (eg, among the first through m-th source lines SL1 through SLm) corresponding to the selected at least one word line.

In Operation S150 kann der Sourceleitungstreiber 160 die Menge des Stroms der mindestens einen Sourceleitung in mindestens einen digitalen Wert umwandeln. Der mindestens eine digitale Wert kann zum Beispiel als mindestens ein Ausgabedatum bezeichnet werden.In operation S150, the source line driver 160 may convert the amount of current of the at least one source line into at least one digital value. For example, the at least one digital value may be referred to as at least one issue date.

8 veranschaulicht ein Beispiel, in dem die elektronische Vorrichtung 100 die Programmieroperation und die Prüfoperation abwechselnd und wiederholt ausführt. In 8 bezeichnet eine horizontale Achse eine Zeit T und eine vertikale Achse eine an das Verarbeitungselement PE2 angelegte Spannung V. Wie in den 1, 2, 3, 5, 6 und 8 unter Bezugnahme auf 5 beschrieben, kann bei der Programmieroperation die erste Programmierspannung VPGM1 an das Verarbeitungselement PE2 angelegt werden. 8th 12 illustrates an example in which the electronic device 100 performs the programming operation and the verifying operation alternately and repeatedly. In 8th a horizontal axis denotes a time T, and a vertical axis denotes a voltage V applied to the processing element PE2. As in FIGS 1 , 2 , 3 , 5 , 6 and 8th with reference to 5 described, in the programming operation, the first programming voltage VPGM1 may be applied to the processing element PE2.

Eine Prüfoperation kann ähnlich wie die in 6 beschriebene Leseoperation ablaufen. Beispielsweise kann die Prüfoperation durch Anlegen einer Prüfspannung VFY anstelle der Lesespannung VRD in der Leseoperation von 6 ausgeführt werden.A check operation can be similar to that in 6 described read operation. For example, the verify operation can be performed by applying a verify voltage VFY instead of the read voltage VRD in the read operation of 6 to be executed.

Als Antwort auf eine Schwellenspannung des Verarbeitungselements PE2, die kleiner ist als die Prüfspannung VFY, kann das Verarbeitungselement PE2 durch die Prüfspannung VFY eingeschaltet werden. Als Antwort auf das Einschalten des Verarbeitungselements PE2 (z. B. wenn ein Stromausgang durch die entsprechende Sourceleitung von der Steuerlogik 190 erfasst wird) kann der Zeilentreiber 130 einen Pegel der ersten Programmierspannung VPGM1 graduell erhöhen.In response to a threshold voltage of processing element PE2 being less than test voltage VFY, processing element PE2 may be turned on by test voltage VFY. In response to processing element PE2 turning on (e.g., when a current output through the corresponding source line is sensed by control logic 190), row driver 130 may gradually increase a level of first programming voltage VPGM1.

Die Programmieroperation und die Prüfoperation können wiederholt und abwechselnd ausgeführt werden, während ein Pegel der ersten Programmierspannung VPGM1 graduell erhöht wird. Die Programmieroperation und die Prüfoperation können wiederholt ausgeführt werden, bis das Verarbeitungselement PE2 durch die Prüfspannung VFY ausgeschaltet wird. Zum Beispiel können die Programmieroperation und die Prüfoperation wiederholt ausgeführt werden, bis die Schwellenspannung des Verarbeitungselements PE2 größer ist als die Prüfspannung VFY.The programming operation and the verifying operation can be repeatedly and alternately performed while gradually increasing a level of the first programming voltage VPGM1. The programming operation and the verifying operation can be repeatedly performed until the processing element PE2 is turned off by the verifying voltage VFY. For example, the programming operation and the verifying operation may be repeatedly performed until the threshold voltage of the processing element PE2 is greater than the verifying voltage VFY.

9 veranschaulicht ein Beispiel, in dem die elektronische Vorrichtung 100 die Programmieroperation und die Prüfoperation ausführt. Unter Bezugnahme auf 1, 2, 3, 6 und 9 kann der Zeilentreiber 130 in Operation S210 Pegel für die erste Programmierspannung VPGM1 und die Prüfspannung VFY basierend auf dem Gewichtswert WV bestimmen. In Operation S220 kann die elektronische Vorrichtung 100 die Programmieroperation unter Verwendung der ersten Programmierspannung VPGM1 ausführen und/oder die Prüfoperation unter Verwendung der Prüfspannung VFY ausführen. 9 illustrates an example in which the electronic device 100 performs the programming operation and the verifying operation. With reference to 1 , 2 , 3 , 6 and 9 In operation S210, row driver 130 may determine levels for first program voltage VPGM1 and verify voltage VFY based on weight value WV. In operation S220, the electronic device 100 may perform the programming operation using the first programming voltage VPGM1 and/or perform the verifying operation using the verifying voltage VFY.

In einigen beispielhaften Ausführungsformen kann sich als Antwort auf eine sich ändernde Schwellenspannung des Verarbeitungselements PE2 die Menge des Zellstroms ICELL ändern, obwohl die gleiche Lesespannung VRD daran angelegt wird. So kann sich beispielsweise ein Berechnungskoeffizient des Verarbeitungselements PE2, z. B. ein Gewichtswert, ändern. Die elektronische Vorrichtung 100 kann eine Schwellenspannung des Verarbeitungselements PE2 auf einen Ziel-Pegel einstellen, indem sie einen Pegel der Prüfspannung VFY einstellt.In some exemplary embodiments, the amount of cell current ICELL may change in response to a changing threshold voltage of processing element PE2, even though the same read voltage VRD is applied thereto. For example, a calculation coefficient of the processing element PE2, e.g. B. a weight value change. The electronic device 100 can adjust a threshold voltage of the processing element PE2 to a target level by adjusting a level of the test voltage VFY.

In einigen Ausführungsformen kann die erste Programmierspannung VPGM1 eine Programmierstartspannung und ein Spannungsinkrement enthalten. Bei der Programmierstartspannung kann es sich um die erste Programmierspannung VPGM1 handeln, die zuerst an das Verarbeitungselement PE2 angelegt wird. Das Spannungsinkrement kann den Grad anzeigen, durch den die erste Programmierspannung VPGM1 erhöht wird, wenn die Programmieroperation wiederholt wird.In some embodiments, the first programming voltage VPGM1 may include a program start voltage and a voltage increment. The programming start voltage may be the first programming voltage VPGM1 which is first applied to the processing element PE2. The voltage increment may indicate the degree by which the first programming voltage VPGM1 is increased as the programming operation is repeated.

Die elektronische Vorrichtung 100 kann die Programmierstartspannung basierend auf dem Gewichtswert WV bestimmen. Zum Beispiel kann die elektronische Vorrichtung 100 zunächst die Prüfoperation ausführen, um eine aktuelle Schwellenspannung des Verarbeitungselements PE2 zu erfassen. In einigen Ausführungsformen kann die Prüfoperation zwei oder mehr Prüfoperationen enthalten, einschließlich des Erfassens eines Pegels der Prüfspannung VFY, bei dem die Verarbeitungselemente PE eingeschaltet sind, und/oder eines Pegels der Prüfspannung VFY, bei dem die Verarbeitungselemente PE ausgeschaltet sind.The electronic device 100 may determine the programming start voltage based on the weight value WV. For example, the electronic device 100 may first perform the test perform operation to acquire a current threshold voltage of processing element PE2. In some embodiments, the test operation may include two or more test operations including detecting a test voltage VFY level at which the processing elements PE are on and/or a test voltage VFY level at which the processing elements PE are off.

Die elektronische Vorrichtung 100 kann die Programmierstartspannung basierend auf einer Differenz zwischen der aktuellen Schwellenspannung des Verarbeitungselements PE2 und der Prüfspannung VFY, die von dem Gewichtswert WV erzeugt wird, bestimmen.The electronic device 100 may determine the programming start voltage based on a difference between the current threshold voltage of the processing element PE2 and the verification voltage VFY generated by the weight value WV.

10 veranschaulicht ein Beispiel, bei dem in der Löschoperation Spannungen an das Verarbeitungselement PE2 angelegt werden. Gemäß den 1, 2, 3 und 10 kann der Zeilentreiber 130 in der Löschoperation die Massespannung VSS an die Wortleitung WL anlegen. 10 12 illustrates an example where voltages are applied to the processing element PE2 in the erase operation. According to the 1 , 2 , 3 and 10 In the erase operation, row driver 130 may apply ground voltage VSS to word line WL.

In der Löschoperation kann der Bitleitungstreiber 150 die Bitleitung BL potenzialfrei machen. In der Löschoperation kann der Sourceleitungstreiber 160 die Sourceleitung SL potenzialfrei machen. In der Löschoperation kann der Bodyleitungstreiber 180 eine Löschspannung VERS an die Bodyleitung BDL anlegen. Bei der Löschspannung VERS kann es sich um eine Hochspannung handeln, die höher ist als die Energieversorgungsspannung.In the erase operation, the bit line driver 150 can float the bit line BL. In the erase operation, the source line driver 160 can float the source line SL. In the erase operation, body line driver 180 may apply an erase voltage VERS to body line BDL. The erase voltage VERS may be a high voltage higher than the power supply voltage.

Die an der Wortleitung WL angelegte Massespannung VSS und die an der Bodyleitung BDL angelegte Löschspannung VERS können ein elektrisches Feld über dem ersten Kondensator C1 bilden. Dementsprechend können Elektronen von dem zweiten Floating-Gate FG2 in den dritten Bereich R3 entladen werden. Dadurch kann sich die Schwellenspannung des Verarbeitungselements PE2 verringern.The ground voltage VSS applied to the word line WL and the erase voltage VERS applied to the body line BDL can form an electric field across the first capacitor C1. Accordingly, electrons can be discharged from the second floating gate FG2 to the third region R3. This may lower the threshold voltage of the processing element PE2.

In einigen Ausführungsformen, wie unter Bezugnahme auf 8 beschrieben, können die Löschoperation und die Prüfoperation wiederholt und abwechselnd ausgeführt werden. Wenn die Löschoperation wiederholt wird, kann die Löschspannung VERS graduell erhöht werden.In some embodiments, as with reference to FIG 8th described, the erasing operation and the verifying operation can be repeatedly and alternately executed. When the erase operation is repeated, the erase voltage VERS can be increased gradually.

11 veranschaulicht ein Verfahren zum Messen integraler Nichtlinearität (INL) der Verarbeitungselemente PE gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 1, 2 und 11 kann die elektronische Vorrichtung 100 in Operation S310 eine Schwellenspannung Vth (z. B. eine Ziel-Schwellenspannung) der Verarbeitungselemente PE auswählen. In Operation S320 kann die elektronische Vorrichtung 100 die Programmieroperation (und/oder Programmieroperationen und Prüfoperationen) ausführen, um die Schwellenspannung Vth der Verarbeitungselemente PE einzustellen. 11 FIG. 11 illustrates a method for measuring integral non-linearity (INL) of the processing elements PE according to some example embodiments of the present disclosure. With reference to 1 , 2 and 11 For example, the electronic device 100 may select a threshold voltage Vth (e.g., a target threshold voltage) of the processing elements PE in operation S310. In operation S320, the electronic device 100 may perform the programming operation (and/or programming operations and verifying operations) to adjust the threshold voltage Vth of the processing elements PE.

In Operation S330 kann die elektronische Vorrichtung 100 die Lesespannung VRD auswählen. In Operation S340 kann die elektronische Vorrichtung 100 die Leseoperation unter Verwendung der Lesespannung VRD ausführen. Die elektronische Vorrichtung 100 kann die Menge des über eine Sourceleitung ausgegebenen Stroms messen und aufzeichnen.In operation S330, the electronic device 100 can select the read voltage VRD. In operation S340, the electronic device 100 can perform the read operation using the read voltage VRD. The electronic device 100 can measure and record the amount of current output via a source line.

Operation S310 bis Operation S340 können einer Abtastung zum Erfassen von Merkmalen der Verarbeitungselemente PE entsprechen. In Operation S350 kann bestimmt werden, ob die Abtastung abgeschlossen ist, und/oder die Operation S310 bis Operation S340 kann wiederholt werden, wenn die Abtastung nicht vollständig ist. Beispielsweise kann die Abtastung bis zu einer bestimmten (und/oder anderweitig bestimmten) Anzahl von Malen ausgeführt werden. Als Antwort auf den Abschluss der Abtastung kann die Operation S360 ausgeführt werden.Operation S310 to operation S340 can correspond to a scan for detecting characteristics of the processing elements PE. In operation S350 it can be determined whether the scan is complete and/or the operation S310 to operation S340 can be repeated if the scan is not complete. For example, the sampling may be performed up to a specified (and/or otherwise specified) number of times. In response to the completion of the scan, operation S360 can be performed.

In Operation S360 kann die elektronische Vorrichtung 100 die mittlere integrale Nichtlinearität (INL) berechnen. Zum Beispiel kann die elektronische Vorrichtung 100 basierend auf den abgetasteten Daten eine Trendlinie erzeugen. Die elektronische Vorrichtung 100 kann eine Differenz zwischen der Trendlinie und den abgetasteten Daten als die integrale Nichtlinearität (INL) berechnen.In operation S360, the electronic device 100 can calculate the mean integral nonlinearity (INL). For example, the electronic device 100 can generate a trend line based on the sampled data. The electronic device 100 can calculate a difference between the trend line and the sampled data as the integral non-linearity (INL).

In einigen beispielhaften Ausführungsformen kann die mittlere integrale Nichtlinearität in Form einer Tabelle erzeugt werden. Die mittlere integrale Nichtlinearität kann in Form einer Tabelle der mittleren integralen Nichtlinearität gemäß den Schwellenspannungen der Verarbeitungselemente PE oder der mittleren integralen Nichtlinearität gemäß einem Pegel der Lesespannung VRD erzeugt werden. Die elektronische Vorrichtung 100 kann die Tabelle der mittleren integralen Nichtlinearität speichern (z. B. in einem Bereich des Speichers) und/oder die Programmieroperation basierend auf der gespeicherten Tabelle ausführen.In some example embodiments, the mean integral nonlinearity may be generated in the form of a table. The mean integral non-linearity can be generated in the form of a table of mean integral non-linearity according to the threshold voltages of the processing elements PE or mean integral non-linearity according to a level of the reading voltage VRD. The electronic device 100 may store the mean integral nonlinearity table (e.g., in an area of memory) and/or perform the programming operation based on the stored table.

12 veranschaulicht ein Beispiel zum Ausführen der Programmieroperation basierend auf der mittleren integralen Nichtlinearität. Unter Bezugnahme auf 1, 2 und 12 kann die elektronische Vorrichtung 100 in Operation S410 die Leseoperation ausführen, um eine aktuelle Schwellenspannung Vth der Verarbeitungselemente PE zu erfassen. In einigen Ausführungsformen kann die Leseoperation beispielsweise zwei oder mehr Leseoperationen enthalten, um einen Pegel der Lesespannung VRD zu erfassen, bei dem die Verarbeitungselemente PE eingeschaltet sind, und/oder einen Pegel der Lesespannung VRD, bei dem die Verarbeitungselemente PE ausgeschaltet sind. 12 illustrates an example of performing the programming operation based on the mean integral nonlinearity. With reference to 1 , 2 and 12 In operation S410, the electronic device 100 may perform the read operation to acquire a current threshold voltage Vth of the processing elements PE. For example, in some embodiments, the read operation may include two or more read operations to achieve a level of read voltage VRD at which the processing elements PE are turned on and/or a level of the reading voltage VRD at which the processing elements PE are turned off.

In Operation S420 kann die elektronische Vorrichtung 100 eine Ziel-Schwellenspannung Vth basierend auf dem Gewichtswert WV und der mittleren integralen Nichtlinearität (INL) bestimmen. Beispielsweise kann die Ziel-Schwellenspannung Vth basierend auf einer Vorverzerrung zum Anwenden der mittleren integralen Nichtlinearität (INL) vor der Leseoperation (z. B. einer Inferenz-Operation) bestimmt werden.In operation S420, the electronic device 100 may determine a target threshold voltage Vth based on the weight value WV and the mean integral nonlinearity (INL). For example, the target threshold voltage Vth may be determined based on predistortion for applying the mean integral nonlinearity (INL) prior to the read operation (e.g., an inference operation).

In Operation S430 kann die elektronische Vorrichtung 100 basierend auf der aktuellen Schwellenspannung und der Ziel-Schwellenspannung eine Programmierstartspannung VINI bestimmen. Danach kann die Programmieroperation und/oder die Prüfoperation, wie unter Bezugnahme auf 8 beschrieben, wiederholt und abwechselnd ausgeführt werden.In operation S430, the electronic device 100 may determine a program start voltage VINI based on the current threshold voltage and the target threshold voltage. Thereafter, the programming operation and/or the verifying operation, as referred to in FIG 8th described, repeated and carried out alternately.

13 veranschaulicht eine elektronische Vorrichtung 200 gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zum Beispiel kann die elektronische Vorrichtung 200 einen neuronalen Prozessor und/oder einen neuromorphischen Prozessor enthalten. Gemäß 13 kann die elektronische Vorrichtung 200 ein Verarbeitungselementarray 210, einen Gewichtspuffer 220, einen Zeilentreiber 230, einen Eingabepuffer 240, einen Bitleitungstreiber 250, einen Sourceleitungstreiber 260, einen Ausgabepuffer 270 und eine Steuerlogik 290 aufweisen. 13 FIG. 2 illustrates an electronic device 200 according to some example embodiments of the present disclosure. For example, electronic device 200 may include a neural processor and/or a neuromorphic processor. According to 13 Electronic device 200 may include processing element array 210, weight buffer 220, row driver 230, input buffer 240, bit line driver 250, source line driver 260, output buffer 270, and control logic 290.

Der Gewichtspuffer 220, der Zeilentreiber 230, der Eingabepuffer 240, der Bitleitungstreiber 250, der Sourceleitungstreiber 260 und der Ausgabepuffer 270 können so konfiguriert werden, dass sie identisch mit dem Gewichtspuffer 120, dem Zeilentreiber 130, dem Eingabepuffer 140, dem Bitleitungstreiber 150, dem Sourceleitungstreiber 160 und dem Ausgabepuffer 170 sind, die unter Bezugnahme auf 1 beschrieben wurden. Um Redundanz zu vermeiden, wird daher auf eine weitere Beschreibung verzichtet.The weight buffer 220, the row driver 230, the input buffer 240, the bit line driver 250, the source line driver 260 and the output buffer 270 can be configured to be identical to the weight buffer 120, the row driver 130, the input buffer 140, the bit line driver 150, the source line driver 160 and the output buffer 170, which are described with reference to FIG 1 have been described. In order to avoid redundancy, a further description is therefore omitted.

14 veranschaulicht das Verarbeitungselementarray 210 gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 13 und 14 kann jedes der Verarbeitungselemente PE auf einer Flash-Speicherzelle basieren, die einen ersten Anschluss, der einem Drain (oder einer Source) entspricht, einen zweiten Anschluss, der einer Source (oder einem Drain) entspricht, ein Floating-Gate und ein Steuer-Gate enthält. Jedes der Verarbeitungselemente PE, das auf einer Flash-Speicherzelle basiert, kann eine Struktur haben, in der ein kapazitives Element zwischen einem Floating-Gate und einer Bitleitung (und/oder einem Anschluss einer Bitleitungsseite) hinzugefügt wird. 14 12 illustrates processing element array 210, in accordance with some exemplary embodiments of the present disclosure. With reference to 13 and 14 each of the processing elements PE can be based on a flash memory cell having a first terminal corresponding to a drain (or a source), a second terminal corresponding to a source (or a drain), a floating gate and a control gate contains. Each of the processing elements PE based on a flash memory cell may have a structure in which a capacitive element is added between a floating gate and a bit line (and/or a bit line side terminal).

In der elektronischen Vorrichtung 200 kann das Verarbeitungselementarray 210 nicht direkt mit den ersten bis n-ten Bodyleitungen BDL1 bis BDLn von 1 verbunden sein. Zum Beispiel können die Körper der Verarbeitungselemente PE des Verarbeitungselementarrays 210 einen gemeinsamen Body bilden, und die Steuerlogik 290 kann dem gemeinsamen Body des Verarbeitungselementarrays 210 über eine Bodyleitung BDL eine Spannung zuführen.In the electronic device 200, the processing element array 210 cannot be directly connected to the first to n-th body lines BDL1 to BDLn of 1 to be connected. For example, the bodies of the processing elements PE of the processing element array 210 may form a common body, and the control logic 290 may supply a voltage to the common body of the processing element array 210 via a body line BDL.

15 veranschaulicht ein Verarbeitungselement PE3 gemäß einem dritten Beispiel. Das Verarbeitungselement PE3 gemäß dem dritten Beispiel kann ein modelliertes Schaltungsdiagramm für jedes der Verarbeitungselemente PE sein. Unter Bezugnahme auf 13, 14 und 15 kann das Verarbeitungselement PE3 einen Transistor MN, einen zweiten Kondensator C2, einen dritten Kondensator C3, einen ersten parasitären Kondensator CP1 und einen zweiten parasitären Kondensator CP2 enthalten. 15 Figure 12 illustrates a processing element PE3 according to a third example. The processing element PE3 according to the third example can be a modeled circuit diagram for each of the processing elements PE. With reference to 13 , 14 and 15 For example, the processing element PE3 may include a transistor MN, a second capacitor C2, a third capacitor C3, a first parasitic capacitor CP1 and a second parasitic capacitor CP2.

Der Transistor MN, der zweite Kondensator C2, der dritte Kondensator C3, der erste parasitäre Kondensator CP1 und der zweite parasitäre Kondensator CP2 können jeweils dem Transistor MN, dem zweiten Kondensator C2, dem dritten Kondensator C3, dem ersten parasitären Kondensator CP1 und dem zweiten parasitären Kondensator CP2 von 3 entsprechen. Anders als in 3 beschrieben, kann das Verarbeitungselement PE3 nicht einzeln mit einer (entsprechenden) Bodyleitung verbunden sein, so dass der erste Kondensator C1 nicht bereitgestellt werden kann.The transistor MN, the second capacitor C2, the third capacitor C3, the first parasitic capacitor CP1 and the second parasitic capacitor CP2 may correspond to the transistor MN, the second capacitor C2, the third capacitor C3, the first parasitic capacitor CP1 and the second parasitic Capacitor CP2 from 3 correspond to. Unlike in 3 described, the processing element PE3 cannot be individually connected to a (corresponding) body line, so that the first capacitor C1 cannot be provided.

16 veranschaulicht ein Verarbeitungselement PE4 gemäß einem vierten Beispiel. Bei dem Verarbeitungselement PE4 gemäß dem zweiten Beispiel kann es sich um eine Querschnittsansicht jedes der Verarbeitungselemente PE handeln. Unter Bezugnahme auf 13, 14, 15 und 16 kann das Verarbeitungselement PE4 an einem gemeinsamen Body CB ausgeführt sein. Der gemeinsame Body CB kann ein Substrat, ein P-Well und/oder ein Pocket P-Well sein. 16 Figure 12 illustrates a processing element PE4 according to a fourth example. The processing element PE4 according to the second example can be a cross-sectional view of each of the processing elements PE. With reference to 13 , 14 , 15 and 16 the processing element PE4 can be implemented on a common body CB. The common body CB can be a substrate, a P-well and/or a pocket P-well.

Ein erster Bereich R1 kann in dem gemeinsamen Body CB gebildet werden. Der erste Bereich R1 kann ein N-Typ-Bereich und/oder eine Kombination aus einem N-Typ-Bereich und einem P-Typ-Bereich sein. Der erste Bereich R1 kann dem ersten Anschluss T1 entsprechen. Die Bitleitung BL kann mit dem ersten Bereich R1 verbunden sein. Ein zweiter Bereich R2 kann in dem gemeinsamen Body CB gebildet werden. Der zweite Bereich R2 kann ein N-Typ-Bereich und/oder eine Kombination aus einem N-Typ-Bereich und einem P-Typ-Bereich sein. Der zweite Bereich R2 kann dem zweiten Anschluss T2 entsprechen. Die Sourceleitung SL kann mit dem zweiten Bereich R2 verbunden sein.A first area R1 can be formed in the common body CB. The first region R1 may be an N-type region and/or a combination of an N-type region and a P-type region. The first area R1 can correspond to the first terminal T1. The bit line BL may be connected to the first region R1. A second area R2 can be formed in the common body CB. The second region R2 can be an N type range and/or a combination of an N-type range and a P-type range. The second area R2 can correspond to the second terminal T2. The source line SL may be connected to the second region R2.

Der erste Bereich R1 und der zweite Bereich R2 können innerhalb des gemeinsamen Bodys CB voneinander getrennt sein. Ein Floating-Gate FG kann an dem gemeinsamen Body CB zwischen dem ersten Bereich R1 und dem zweiten Bereich R2 angeordnet sein. Das Floating-Gate FG kann elektrisch von dem gemeinsamen Body CB getrennt sein. Das Floating-Gate FG kann dem Gate des Transistors MN entsprechen. Das Floating-Gate FG, der erste Bereich R1 und der zweite Bereich R2 können den Transistor MN bilden.The first area R1 and the second area R2 can be separated from each other within the common body CB. A floating gate FG can be arranged on the common body CB between the first area R1 and the second area R2. The floating gate FG can be electrically isolated from the common body CB. The floating gate FG can correspond to the gate of the transistor MN. The floating gate FG, the first region R1 and the second region R2 can form the transistor MN.

Das Floating-Gate FG und ein Teil des ersten Bereichs R1 (z. B. der sich nicht unter dem Floating-Gate FG befindet) können den ersten parasitären Kondensator CP1 bilden. Das Floating-Gate FG und der zweite Bereich R2 können den zweiten parasitären Kondensator CP2 bilden.The floating gate FG and a portion of the first region R1 (e.g. not located under the floating gate FG) may form the first parasitic capacitor CP1. The floating gate FG and the second region R2 can form the second parasitic capacitor CP2.

Das Steuer-Gate CG kann an dem Floating-Gate FG angeordnet sein. Das Steuer-Gate CG kann elektrisch von dem Floating-Gate FG getrennt sein. Das Floating-Gate FG und das Steuer-Gate CG können den zweiten Kondensator C2 bilden. Das Floating-Gate FG und ein Teil des ersten Bereichs R1 (der sich z. B. unter dem Floating-Gate FG erstreckt (und/oder sich dort befindet)) können den dritten Kondensator C3 bilden.The control gate CG can be arranged on the floating gate FG. The control gate CG may be electrically isolated from the floating gate FG. The floating gate FG and the control gate CG can form the second capacitor C2. The floating gate FG and a portion of the first region R1 (e.g., extending below (and/or located) the floating gate FG) may form the third capacitor C3.

17 veranschaulicht ein Beispiel, bei dem in einer Programmieroperation Spannungen an das Verarbeitungselement PE4 angelegt werden. Unter Bezugnahme auf 13, 14, 15 und 17 kann der Zeilentreiber 230 bei der Programmieroperation eine Programmierspannung (z. B. eine zweite Programmierspannung VPGM2) an die Wortleitung WL anlegen. Bei der zweiten Programmierspannung VPGM2 kann es sich um eine Hochspannung handeln, die größer ist als die Energieversorgungsspannung. Bei der Energieversorgungsspannung kann es sich um eine Betriebsspannung handeln, die von einer externen Vorrichtung an die elektronische Vorrichtung 200 geliefert wird. 17 Figure 12 illustrates an example where voltages are applied to processing element PE4 in a programming operation. With reference to 13 , 14 , 15 and 17 For example, row driver 230 may apply a programming voltage (e.g., a second programming voltage VPGM2) to word line WL in the programming operation. The second programming voltage VPGM2 may be a high voltage higher than the power supply voltage. The power supply voltage may be an operating voltage supplied to the electronic device 200 from an external device.

In der Programmieroperation kann der Bitleitungstreiber 250 eine Massespannung VSS an die Bitleitung BL anlegen und/oder die Bitleitung BL potenzialfrei machen. Bei der Massespannung VSS kann es sich um eine Spannung handeln, die von der externen Vorrichtung an die elektronische Vorrichtung 100 geliefert wird. In der Programmieroperation kann der Sourceleitungstreiber 260 die Massespannung VSS an die Sourceleitung SL anlegen oder die Sourceleitung SL potenzialfrei machen. In der Programmieroperation kann die Steuerlogik 290 die Massespannung VSS an die Bodyleitung BDL anlegen.In the programming operation, the bit line driver 250 may apply a ground voltage VSS to the bit line BL and/or float the bit line BL. The ground voltage VSS may be a voltage supplied to the electronic device 100 from the external device. In the programming operation, the source line driver 260 may apply the ground voltage VSS to the source line SL or float the source line SL. In the programming operation, control logic 290 may apply ground voltage VSS to body line BDL.

Ein elektrisches Feld kann durch eine Differenz zwischen der zweiten Programmierspannung VPGM2 und der Massespannung VSS des gemeinsamen Bodys CB erzeugt werden. Das elektrische Feld kann das Tunneln von Ladungen zwischen dem gemeinsamen Body CB und dem Floating-Gate FG aktivieren. So können beispielsweise Elektronen in das Floating-Gate FG injiziert werden, wodurch sich die Schwellenspannung des Verarbeitungselements PE4 erhöht.An electric field can be generated by a difference between the second program voltage VPGM2 and the ground voltage VSS of the common body CB. The electric field can activate tunneling of charges between the common body CB and the floating gate FG. For example, electrons can be injected into the floating gate FG, increasing the threshold voltage of the processing element PE4.

18 veranschaulicht ein Beispiel, bei dem in einer Programmieroperation Spannungen an das Verarbeitungselement PE4 angelegt werden. Unter Bezugnahme auf 13, 14, 15 und 18 kann der Zeilentreiber 230 bei der Programmieroperation eine Programmierspannung (z. B. eine vierte Programmierspannung VPGM4) an die Wortleitung WL anlegen. Bei der vierten Programmierspannung VPGM4 kann es sich um eine Hochspannung handeln, die größer ist als die Energieversorgungsspannung. 18 Figure 12 illustrates an example where voltages are applied to processing element PE4 in a programming operation. With reference to 13 , 14 , 15 and 18 For example, the row driver 230 may apply a programming voltage (e.g., a fourth programming voltage VPGM4) to the word line WL in the programming operation. The fourth programming voltage VPGM4 may be a high voltage higher than the power supply voltage.

Bei der Programmieroperation kann der Bitleitungstreiber 250 eine dritte Programmierspannung VPGM3 an die Bitleitung BL anlegen. In der Programmieroperation kann der Sourceleitungstreiber 260 die Massespannung VSS an die Sourceleitung SL anlegen. In der Programmieroperation kann die Steuerlogik 290 die Massespannung VSS an die Bodyleitung BDL anlegen.In the programming operation, bit line driver 250 may apply a third programming voltage VPGM3 to bit line BL. In the programming operation, the source line driver 260 may apply the ground voltage VSS to the source line SL. In the programming operation, control logic 290 may apply ground voltage VSS to body line BDL.

Durch eine Differenz zwischen der dritten Programmierspannung VPGM3 und der Massespannung VSS der Sourceleitung SL können heiße Ladungsträger (z. B. Elektronen, die sich mit oder oberhalb einer Sättigungsgeschwindigkeit bewegen) erzeugt werden. Die heißen Ladungsträger (z. B. die Elektronen) können durch eine Differenz zwischen der vierten Programmierspannung VPGM4 der Wortleitung WL und der Massespannung VSS des gemeinsamen Bodys CB in das Floating-Gate FG injiziert werden. Dadurch kann sich eine Schwellenspannung des Verarbeitungselements PE4 erhöhen.A difference between the third programming voltage VPGM3 and the ground voltage VSS of the source line SL can generate hot carriers (eg, electrons moving at or above a saturation speed). The hot charge carriers (e.g. the electrons) can be injected into the floating gate FG by a difference between the fourth programming voltage VPGM4 of the word line WL and the ground voltage VSS of the common body CB. This can increase a threshold voltage of the processing element PE4.

19 veranschaulicht ein Beispiel, bei dem in der Leseoperation Spannungen an das Verarbeitungselement PE4 angelegt werden. Gemäß 13, 14, 15 und 19 kann der Zeilentreiber 230 in der Leseoperation die Wortleitung WL potenzialfrei machen. In der Leseoperation kann der Bitleitungstreiber 250 die Lesespannung VRD an die Bitleitung BL anlegen. In der Leseoperation kann die Steuerlogik 290 die Massespannung VSS an die Bodyleitung BDL anlegen. 19 12 illustrates an example where voltages are applied to the processing element PE4 in the read operation. According to 13 , 14 , 15 and 19 In the read operation, the row driver 230 may float the word line WL. In the read operation, the bit line driver 250 may apply the read voltage VRD to the bit line BL. In the read operation, control logic 290 may apply ground voltage VSS to body line BDL.

Die Lesespannung VRD kann durch die Kopplung des dritten Kondensators C3 an das Floating-Gate FG übertragen werden. Die an das Floating-Gate FG übertragene Lesespannung VRD kann einen Kanal in einem Bereich des gemeinsamen Bodys CB zwischen dem ersten Bereich R1 und dem zweiten Bereich R2 bilden.The read voltage VRD can be transferred to the floating gate FG by the coupling of the third capacitor C3. The read voltage VRD transmitted to the floating gate FG may form a channel in an area of the common body CB between the first area R1 and the second area R2.

Beispielsweise kann der Transistor MN durch die Lesespannung VRD eingeschaltet werden, und ein Strom (z. B. der Zellstrom ICELL) kann von der Bitleitung BL zur Sourceleitung SL fließen. In der Leseoperation kann der Sourceleitungstreiber 260 den Zellenstrom ICELL von der Sourceleitung SL empfangen.For example, the transistor MN can be turned on by the read voltage VRD and a current (e.g. the cell current ICELL) can flow from the bit line BL to the source line SL. In the read operation, the source line driver 260 can receive the cell current ICELL from the source line SL.

Wie oben erläutert, zeigt Gleichung 1 den Zellenstrom ICELL, der modelliert wird, wenn kein dritter Kondensator C3 vorhanden ist. Wie durch Gleichung 1 ausgedrückt, enthält der Zellstrom ICELL eine nichtlineare Komponente. Dementsprechend kann ein Bereich der Lesespannung VRD des Verarbeitungselements PE4 (z. B. ein Operationsbereich des Verarbeitungselements PE4) begrenzt sein.As discussed above, Equation 1 shows the cell current ICELL modeled when no third capacitor C3 is present. As expressed by Equation 1, the cell current ICELL contains a non-linear component. Accordingly, a range of the read voltage VRD of the processing element PE4 (e.g., an operational range of the processing element PE4) may be limited.

Gleichung 4 unten zeigt den Zellenstrom ICELL, der modelliert wird, wenn der dritte Kondensator C3 hinzugefügt wird. In einigen beispielhaften Ausführungsformen kann Gleichung 4 mit einer beliebigen konstanten Zahl multipliziert werden. $I C E L L = (V F G - V T H) \cdot V B L - (\frac{1}{2} - \frac{C P 2}{C 2 + C P 1 + C P 2})$

Equation 4 below shows the cell current ICELL that is modeled when the third capacitor C3 is added. In some example embodiments, Equation 4 may be multiplied by any constant number.

I C E L L = (V f G - V T H) \cdot V B L - (\frac{1}{2} - \frac{C P 2}{C 2 + C P 1 + C P 2})

Als Antwort auf die Erfüllung einer Bedingung der Gleichung 5 kann eine nichtlineare Komponente von dem Zellstrom ICELL entfernt werden. $\frac{C P 2}{C 2 + C P 1 + C P 2} = \frac{1}{2}$

In response to a condition of Equation 5 being satisfied, a non-linear component can be removed from the cell current ICELL.

\frac{C P 2}{C 2 + C P 1 + C P 2} = \frac{1}{2}

Als Antwort auf die Entfernung der nichtlinearen Komponente von dem Zellenstrom ICELL kann die Menge des Zellenstroms ICELL die Form eines linearen Produkts einer Bitleitungsspannung haben. Zum Beispiel kann das Verarbeitungselement PE4 als linearer Multiplizierer arbeiten. Da die Linearität des Verarbeitungselements PE4 verbessert wird, kann der Operationsbereich eines Wertes der Eingabedaten des Verarbeitungselements PE4 erweitert werden.In response to removing the non-linear component from cell current ICELL, the amount of cell current ICELL may take the form of a linear product of a bit line voltage. For example, the processing element PE4 can operate as a linear multiplier. Since the linearity of the processing element PE4 is improved, the operational range of a value of the input data of the processing element PE4 can be expanded.

In einigen beispielhaften Ausführungsformen kann die Leseoperation identisch mit der in 7 beschriebenen sein. Wie unter Bezugnahme auf 8 beschrieben, kann die Leseoperation geändert und unter Verwendung der Prüfoperation verwendet werden. Die Programmieroperation und die Prüfoperation können wiederholt und abwechselnd ausgeführt werden. Ein Pegel der Programmierspannung VPGM2, VPGM3 und/oder VPGM4 kann graduell erhöht werden. Wie unter Bezugnahme auf 9 beschrieben, kann die Programmierspannung VPGM2, VPGM3 und/oder VPGM4 und/oder die Prüfspannung VFY basierend auf dem Gewichtswert WV bestimmt werden.In some exemplary embodiments, the read operation may be identical to that in 7 be described. As referring to 8th described, the read operation can be modified and used using the check operation. The programming operation and the verifying operation can be repeatedly and alternately executed. A level of the programming voltage VPGM2, VPGM3 and/or VPGM4 can be increased gradually. As referring to 9 described, the programming voltage VPGM2, VPGM3 and/or VPGM4 and/or the test voltage VFY can be determined based on the weight value WV.

In einigen Ausführungsformen, wie unter Bezugnahme auf 11 und 12 beschrieben, kann die elektronische Vorrichtung 100 eine Programmieroperation mit Vorverzerrung basierend auf der mittleren integralen Nichtlinearität ausführen.In some embodiments, as with reference to FIG 11 and 12 described, the electronic device 100 can perform a programming operation with predistortion based on the mean integral nonlinearity.

20 veranschaulicht ein Beispiel, bei dem in einer Löschoperation Spannungen an das Verarbeitungselement PE2 angelegt werden. Unter Bezugnahme auf 13, 14, 15 und 20 kann der Zeilentreiber 230 in der Löschoperation die Massespannung VSS an die Wortleitung WL anlegen. 20 Figure 12 illustrates an example where voltages are applied to processing element PE2 in an erase operation. With reference to 13 , 14 , 15 and 20 In the erase operation, row driver 230 may apply ground voltage VSS to word line WL.

In der Löschoperation kann der Bitleitungstreiber 250 die Bitleitung BL potenzialfrei machen. In der Löschoperation kann der Sourceleitungstreiber 260 die Sourceleitung SL potenzialfrei machen. In der Löschoperation kann die Steuerlogik 290 die Löschspannung VERS an die Bodyleitung BDL anlegen. Bei der Löschspannung VERS kann es sich um eine Hochspannung handeln, die größer ist als die Energieversorgungsspannung.In the erase operation, the bit line driver 250 can float the bit line BL. In the erase operation, the source line driver 260 can float the source line SL. In the erase operation, control logic 290 may apply erase voltage VERS to body line BDL. Erase voltage VERS may be a high voltage greater than the power supply voltage.

Die an der Wortleitung WL angelegte Massespannung VSS und die an der Bodyleitung BDL angelegte Löschspannung VERS können ein elektrisches Feld bilden. Dementsprechend können Elektronen von dem Floating-Gate FG in den gemeinsamen Body CB entladen werden. Dadurch kann sich eine Schwellenspannung des Verarbeitungselements PE4 verringern.The ground voltage VSS applied to the word line WL and the erase voltage VERS applied to the body line BDL can form an electric field. Accordingly, electrons can be discharged from the floating gate FG into the common body CB. This can reduce a threshold voltage of the processing element PE4.

21 ist ein Diagramm eines Systems 1000, auf das eine elektronische Vorrichtung gemäß einigen beispielhaften Ausführungsformen angewendet wird. Das System 1000 von 21 kann ein mobiles System sein, wie ein tragbares Kommunikationsgerät (z. B. ein Mobiltelefon), ein Smartphone, ein Tablet-PC, eine tragbare Vorrichtung, eine Gesundheitsvorrichtung und/oder eine Internet der Dinge (IOT)-Vorrichtung. Das System 1000 von 21 ist jedoch nicht notwendigerweise auf das mobile System beschränkt und kann ein PC, ein Laptop, ein Server, ein Mediaplayer und/oder eine Vorrichtung im Automobilbereich (z. B. eine Navigationsvorrichtung) sein. 21 10 is a diagram of a system 1000 to which an electronic device is applied according to some example embodiments. The system 1000 from 21 may be a mobile system, such as a portable communication device (e.g., a cell phone), a smartphone, a tablet PC, a wearable device, a healthcare device, and/or an Internet of Things (IOT) device. The system 1000 from 21 however, is not necessarily limited to the mobile system and may include a PC, a laptop, a server, a media player, and/or an automotive device (e.g., a navigation device).

Gemäß 21 kann das System 1000 einen Hauptprozessor 1100, Speicher (z.B. 1200a und 1200b) und Speichervorrichtungen (z.B. 1300a und 1300b) enthalten. Darüber hinaus kann das System 1000 mindestens eine Bildaufnahmevorrichtung 1410, eine Benutzereingabevorrichtung 1420, einen Sensor 1430, eine Kommunikationsvorrichtung 1440, eine Anzeige 1450, einen Lautsprecher 1460, eine Energieversorgungsvorrichtung 1470 und eine Verbindungsschnittstelle 1480 enthalten.According to 21 For example, system 1000 may include a main processor 1100, memory (eg, 1200a and 1200b), and storage devices (eg, 1300a and 1300b). In addition, the system 1000 may include at least an image capture device 1410, a user input device 1420, a sensor 1430, a communication device 1440, a display 1450, a speaker 1460, a power supply device 1470, and a connection interface 1480.

Der Hauptprozessor 1100 kann alle Operationen des Systems 1000 steuern, insbesondere die Operationen anderer Komponenten, die im System 1000 enthalten sind. Der Hauptprozessor 1100 kann als Allzweckprozessor, als dedizierter Prozessor oder als Anwendungsprozessor implementiert sein.Main processor 1100 can control all operations of system 1000, particularly the operations of other components included in system 1000. The main processor 1100 can be implemented as a general purpose processor, as a dedicated processor, or as an application processor.

Der Hauptprozessor 1100 kann mindestens einen CPU-Kern 1110 enthalten und ferner eine Steuerung 1120, die so konfiguriert ist, dass sie die Speicher 1200a und 1200b und/oder die Speichervorrichtungen 1300a und 1300b steuert. In einigen Ausführungsformen kann der Hauptprozessor 1100 ferner einen Beschleuniger 1130 enthalten, bei dem es sich um eine dedizierte Schaltung für eine Hochgeschwindigkeits-Datenoperation handelt, wie etwa eine Datenoperation der künstlichen Intelligenz (KI). Der Beschleuniger 1130 kann eine Grafikverarbeitungseinheit (GPU), eine neuronale Verarbeitungseinheit (NPU) und/oder eine Datenverarbeitungseinheit (DPU) enthalten und kann als Chip implementiert sein, der physisch von den anderen Komponenten des Hauptprozessors 1100 getrennt ist. Der Beschleuniger kann zum Beispiel mit der elektronischen Vorrichtung 100 oder 200 implementiert werden, die in den 1 bis 20 beschrieben ist.Main processor 1100 may include at least one CPU core 1110 and further a controller 1120 configured to control memories 1200a and 1200b and/or storage devices 1300a and 1300b. In some embodiments, the main processor 1100 may further include an accelerator 1130, which is dedicated circuitry for a high-speed data operation, such as an artificial intelligence (AI) data operation. The accelerator 1130 may include a graphics processing unit (GPU), a neural processing unit (NPU), and/or a data processing unit (DPU), and may be implemented as a chip that is physically separate from the other components of the main processor 1100. The accelerator can be implemented, for example, with the electronic device 100 or 200 shown in FIGS 1 until 20 is described.

Die Speicher 1200a und 1200b können als Hauptspeichervorrichtungen des Systems 1000 verwendet werden. Jeder der Speicher 1200a und 1200b kann einen flüchtigen Speicher, wie z. B. einen statischen Speicher mit wahlfreiem Zugriff (SRAM) und/oder einen dynamischen RAM (DRAM), und/oder einen nichtflüchtigen Speicher, wie z. B. einen Flash-Speicher, einen Phasenwechsel-RAM (PRAM) und/oder einen resistiven RAM (RRAM), enthalten. Die Speicher 1200a und 1200b können im gleichen Gehäuse wie der Hauptprozessor 1100 implementiert sein.The memories 1200a and 1200b can be used as the main storage devices of the system 1000. Each of memory 1200a and 1200b may include volatile memory, such as memory. B. a static random access memory (SRAM) and / or a dynamic RAM (DRAM), and / or a non-volatile memory such. e.g. flash memory, phase change RAM (PRAM) and/or resistive RAM (RRAM). The memories 1200a and 1200b may be implemented in the same housing as the main processor 1100.

Der Hauptprozessor 1100 kann in einigen Ausführungsformen einen Teil und/oder die gesamte elektronische Vorrichtung 100 und/oder 200 enthalten. Beispielsweise kann der Hauptprozessor 1100 in einigen Ausführungsformen die Steuerlogik 190 und/oder 290 enthalten. In einigen Ausführungsformen können die CPU-Kerne 1110 mindestens das Verarbeitungselementarray 110 enthalten. In einigen anderen Ausführungsformen kann mindestens einer der Speicher 1200a und/oder 1200b das Verarbeitungselementarray 110, den Gewichtspuffer 120, den Eingabepuffer 140 und/oder den Ausgabepuffer 170 enthalten.Main processor 1100 may include part and/or all of electronic device 100 and/or 200 in some embodiments. For example, main processor 1100 may include control logic 190 and/or 290 in some embodiments. In some embodiments, CPU cores 1110 may include at least processing element array 110 . In some other embodiments, at least one of memory 1200a and/or 1200b may include processing element array 110, weight buffer 120, input buffer 140, and/or output buffer 170.

Die Speichervorrichtungen 1300a und 1300b können als nichtflüchtige Vorrichtungen dienen, die so konfiguriert sind, dass sie Daten unabhängig von der Energieversorgung speichern und eine größere Speicherkapazität haben als die Speicher 1200a und 1200b. Die Speichervorrichtungen 1300a und 1300b können jeweils Speichersteuerungen (STRG CTRL) 1310a und 1310b sowie nichtflüchtige Speicher (NVMs) 1320a und 1320b enthalten, die so konfiguriert sind, dass sie Daten über die Steuerung der Speichersteuerungen 1310a und 1310b speichern. Obwohl die NVMs 1320a und 1320b Flash-Speicher mit einer zweidimensionalen (2D) Struktur oder einer dreidimensionalen (3D) V-NAND-Struktur enthalten können, können die NVMs 1320a und 1320b auch andere Typen von NVMs enthalten, wie PRAM und/oder RRAM.Storage devices 1300a and 1300b may serve as non-volatile devices configured to store data independent of power supply and have a larger storage capacity than memories 1200a and 1200b. Storage devices 1300a and 1300b may include memory controllers (CTRL CTRL) 1310a and 1310b, respectively, and non-volatile memories (NVMs) 1320a and 1320b configured to store data about the control of memory controllers 1310a and 1310b. Although NVMs 1320a and 1320b may include flash memory with a two-dimensional (2D) structure or a three-dimensional (3D) V-NAND structure, NVMs 1320a and 1320b may also include other types of NVMs, such as PRAM and/or RRAM.

Die Speichervorrichtungen 1300a und 1300b können physisch von dem Hauptprozessor 1100 getrennt und/oder in dem System 1000 enthalten und/oder in demselben Gehäuse wie der Hauptprozessor 1100 implementiert sein. Darüber hinaus können die Speichervorrichtungen 1300a und 1300b Typen von Solid-State-Vorrichtungen (SSDs) und/oder Speicherkarten haben und abtrennbar (z.B. herausnehmbar) und/oder mit anderen Komponenten des Systems 1000 über eine Schnittstelle verbunden sein, wie z.B. die Verbindungsschnittstelle 1480, die unten beschrieben wird. Bei den Speichervorrichtungen 1300a und 1300b kann es sich um Vorrichtungen handeln, auf die ein Standardprotokoll angewendet wird, wie z. B. ein universeller Flash-Speicher (UFS), eine eingebettete Multimediakarte (eMMC) oder ein nichtflüchtiger Express-Speicher (NVMe), ohne darauf beschränkt zu sein.Storage devices 1300a and 1300b may be physically separate from main processor 1100 and/or included in system 1000 and/or implemented in the same chassis as main processor 1100. Additionally, storage devices 1300a and 1300b may be solid state devices (SSDs) and/or memory card types and may be detachable (e.g., removable) and/or interfaced with other components of system 1000, such as connection interface 1480. which is described below. The storage devices 1300a and 1300b may be devices to which a standard protocol is applied, such as e.g. B. but not limited to universal flash memory (UFS), embedded multimedia card (eMMC), or express non-volatile memory (NVMe).

Die Bildaufnahmevorrichtung 1410 kann Standbilder oder bewegte Bilder aufnehmen. Die Bildaufnahmevorrichtung 1410 kann eine Kamera, einen Camcorder und/oder eine Webcam enthalten.The image capture device 1410 can capture still images or moving images. The imaging device 1410 may include a camera, camcorder, and/or webcam.

Die Benutzereingabevorrichtung 1420 kann verschiedene Arten von Daten empfangen, die durch einen Benutzer des Systems 1000 eingegeben werden, und ein Touchpad, ein Tastenfeld, eine Tastatur, eine Maus und/oder ein Mikrofon enthalten.User input device 1420 may receive various types of data entered by a user of system 1000 and may include a touchpad, keypad, keyboard, mouse, and/or microphone.

Der Sensor 1430 kann verschiedene Arten von physikalischen Größen erfassen, die von außerhalb des Systems 1000 erhalten werden können, und die erfassten physikalischen Größen in elektrische Signale umwandeln. Der Sensor 1430 kann einen Temperatursensor, einen Drucksensor, einen Beleuchtungssensor, einen Positionssensor, einen Beschleunigungssensor, eine Kamera, einen Akustiksensor, einen Biosensor und/oder einen Gyroskopsensor enthalten.The sensor 1430 can detect various types of physical quantities, from outside Half of the system 1000 can be obtained, and convert the detected physical quantities into electrical signals. The sensor 1430 may include a temperature sensor, a pressure sensor, an illumination sensor, a position sensor, an acceleration sensor, a camera, an acoustic sensor, a biosensor, and/or a gyroscope sensor.

Die Kommunikationsvorrichtung 1440 kann Signale zwischen anderen Vorrichtungen außerhalb des Systems 1000 gemäß verschiedenen Kommunikationsprotokollen senden und empfangen. Die Kommunikationsvorrichtung 1440 kann eine Antenne, einen Sendeempfänger und/oder ein Modem enthalten.Communication device 1440 can send and receive signals between other devices outside of system 1000 according to various communication protocols. The communication device 1440 may include an antenna, a transceiver, and/or a modem.

Die Anzeige 1450 und der Lautsprecher 1460 können als Vorrichtungen dienen, die so konfiguriert sind, dass sie dem Benutzer des Systems 1000 visuelle Informationen bzw. akustische Informationen ausgeben.Display 1450 and speaker 1460 may serve as devices configured to provide visual information and audio information, respectively, to the user of system 1000.

Die Energieversorgungsvorrichtung 1470 kann Energie, die von einer in das System 1000 eingebetteten Batterie (nicht dargestellt) und/oder einer externen Source geliefert wird, in geeigneter Weise umwandeln und die umgewandelte Energie an jede Komponente des Systems 1000 liefern.The power supply device 1470 may suitably convert power provided by a battery (not shown) embedded in the system 1000 and/or an external source and provide the converted power to each component of the system 1000 .

Die Verbindungsschnittstelle 1480 kann eine Verbindung zwischen dem System 1000 und einer externen Vorrichtung (nicht dargestellt) bereitstellen, die mit dem System 1000 verbunden ist und in der Lage ist, Daten an das System 1000 zu senden und von diesem zu empfangen. Die Verbindungsschnittstelle 1480 kann unter Verwendung verschiedener Schnittstellenschemata implementiert werden, wie Advanced Technology Attachment (ATA), Serial ATA (SATA), External SATA (e-SATA), Small Computer Small Interface (SCSI), Serial Attached SCSI (SAS), Peripheral Component Interconnection (PCI), PCI express (PCIe), NVMe, IEEE 1394, eine Universal Serial Bus (USB)-Schnittstelle, eine Secure Digital (SD)-Kartenschnittstelle, eine Multi-Media-Card (MMC)-Schnittstelle, eine eMMC-Schnittstelle, eine UFS-Schnittstelle, eine Embedded UFS (eUFS)-Schnittstelle und/oder eine Compact Flash (CF)-Kartenschnittstelle.Connection interface 1480 may provide a connection between system 1000 and an external device (not shown) that is connected to system 1000 and capable of sending and receiving data from system 1000 . The connection interface 1480 can be implemented using various interface schemes such as Advanced Technology Attachment (ATA), Serial ATA (SATA), External SATA (e-SATA), Small Computer Small Interface (SCSI), Serial Attached SCSI (SAS), Peripheral Component Interconnection (PCI), PCI express (PCIe), NVMe, IEEE 1394, a Universal Serial Bus (USB) interface, a Secure Digital (SD) card interface, a Multi-Media-Card (MMC) interface, an eMMC interface, a UFS interface, an Embedded UFS (eUFS) interface and/or a Compact Flash (CF) card interface.

In den obigen Ausführungsformen werden Komponenten gemäß der vorliegenden Offenbarung unter Verwendung der Begriffe „erste“, „zweite“, „dritte“ usw. beschrieben. Die Begriffe „erste“, „zweite“, „dritte“ usw. werden jedoch zur Unterscheidung der Komponenten voneinander verwendet und schränken die vorliegende Offenbarung in keiner Weise ein. Die Begriffe „erster“, „zweiter“, „dritter“ usw. bedeuten nicht unbedingt eine Reihenfolge oder eine numerische Bedeutung irgendeiner Form.In the above embodiments, components according to the present disclosure are described using the terms “first”, “second”, “third”, and so on. However, the terms "first", "second", "third", etc. are used to distinguish the components from one another and do not limit the present disclosure in any way. The terms "first", "second", "third", etc. do not necessarily imply an order or numerical meaning of any form.

In den obigen Ausführungsformen wird auf Komponenten gemäß den Ausführungsformen der vorliegenden Offenbarung unter Verwendung von Blöcken Bezug genommen. Die Blöcke können mit verschiedenen Verarbeitungsschaltungen wie Hardware einschließlich Logikschaltungen, einer Hardware/Software-Kombination wie einem Prozessor, der Software ausführt, und/oder einer Kombination davon implementiert werden. Beispielsweise kann die Verarbeitungsschaltung insbesondere eine zentrale Verarbeitungseinheit (CPU), eine arithmetische Logikeinheit (ALU), einen digitalen Signalprozessor, einen Mikrocomputer, ein feldprogrammierbares Gate-Array (FPGA), eine programmierbare Logikeinheit, einen Mikroprozessor, eine anwendungsspezifische integrierte Schaltung (ASIC), komplexe programmierbare Logikvorrichtungen (CPLD), in Hardwarevorrichtungen gesteuerte Firmware, integrierte Schaltungen (IC), einen anwendungsspezifischen IC (ASIC) usw. enthalten, ist aber nicht darauf beschränkt. Die Blöcke können auch Schaltungen enthalten, die mit Halbleiterelementen in einer integrierten Schaltung implementiert sind, oder Schaltungen, die als geistiges Eigentum (IP) eingetragen sind.In the above embodiments, components according to the embodiments of the present disclosure are referred to using blocks. The blocks can be implemented with various processing circuits such as hardware including logic circuits, a hardware/software combination such as a processor executing software, and/or a combination thereof. For example, the processing circuitry may specifically include a central processing unit (CPU), an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable gate array (FPGA), a programmable logic unit, a microprocessor, an application specific integrated circuit (ASIC), include but are not limited to complex programmable logic devices (CPLD), firmware controlled in hardware devices, integrated circuits (IC), an application specific IC (ASIC), etc. The blocks may also contain circuits implemented with semiconductor elements in an integrated circuit or circuits registered as intellectual property (IP).

Gemäß der vorliegenden Offenbarung werden Verarbeitungselemente bereitgestellt, bei denen ein kapazitives Element zwischen einem Floating-Gate einer Flash-Speicherzelle und einer Bitleitung der Flash-Speicherzelle hinzugefügt wird. Dementsprechend werden ein Verarbeitungselement mit einem verbesserten Operationsbereich und eine elektronische Vorrichtung mit dem Verarbeitungselement bereitgestellt.According to the present disclosure, processing elements are provided in which a capacitive element is added between a floating gate of a flash memory cell and a bit line of the flash memory cell. Accordingly, a processing element with an improved range of operation and an electronic device including the processing element are provided.

Während die vorliegende Offenbarung unter Bezugnahme auf einige beispielhafte Ausführungsformen davon beschrieben wurde, wird es für diejenigen, die über gewöhnliche Fachkenntnisse verfügen, offensichtlich sein, dass verschiedene Änderungen und Modifikationen daran vorgenommen werden können, ohne von dem Geist und dem Umfang der vorliegenden Offenbarung, wie in den folgenden Ansprüchen dargelegt, abzuweichen.While the present disclosure has been described with reference to some exemplary embodiments thereof, it will be apparent to those of ordinary skill in the art that various changes and modifications can be made therein without departing from the spirit and scope of the present disclosure, such as set out in the following claims.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents cited by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent Literature Cited

KR 1020210052012 [0001]

Claims

Electronic device comprising: a plurality of processing elements in rows and columns; a plurality of word lines connected to the rows of the plurality of processing elements; a plurality of bit lines connected to the columns of the plurality of processing elements; a plurality of body lines connected to the columns of the plurality of processing elements; and a plurality of source lines connected to the rows of the plurality of processing elements, wherein each of the plurality of processing elements includes: a body including a first terminal connected to a corresponding one of the plurality of bit lines, a second terminal connected to a corresponding source line of the plurality of source lines, and a body terminal connected to a corresponding one of the plurality of body lines is, a control gate between the first terminal and the second terminal connected to a corresponding one of the plurality of word lines, a charge storage element between the control gate and the body, and a capacitive element between the charge storage element and the corresponding bit line.

Electronic device after claim 1 , wherein the charge storage element includes: a first portion on the body between the first terminal and the second terminal; a second part at the body connector; a third portion configured to form a capacitive coupling with the control gate; and a fourth portion configured to form a capacitive coupling with a conductive material connected to the corresponding bit line.

Electronic device after claim 2 wherein the plurality of processing elements share a common body, and the body lead extends in a column direction such that the body lead is shared by each of the rows.

Electronic device after claim 1 further comprising: a row driver connected to the plurality of word lines and configured to floating a word line selected from the plurality of word lines in a read operation; a bit line driver connected to the plurality of bit lines and configured to apply a read voltage to a bit line selected from the plurality of bit lines in the read operation; and a body line driver connected to the plurality of body lines and configured to float a body line selected from the plurality of body lines in the read operation.

Electronic device after claim 1 further comprising: a row driver connected to the plurality of word lines and configured to apply a ground voltage to a word line selected from the plurality of word lines in an erase operation; and control logic connected to the plurality of body lines and configured to apply an erase voltage to a body line selected from the plurality of body lines in the erase operation.

Electronic device comprising: a plurality of processing elements in rows and columns; a plurality of word lines connected to the rows of the plurality of processing elements; a plurality of bit lines connected to the columns of the plurality of processing elements; and a plurality of source lines connected to the rows of the plurality of processing elements, wherein each of the plurality of processing elements includes: a body including a first terminal connected to a corresponding one of the plurality of bit lines and a second terminal connected to a corresponding source line of the plurality of source lines, a control gate between the first terminal and the second terminal connected to a corresponding one of the plurality of word lines, a charge storage element between the control gate and the body, and a capacitive element between the charge storage element and the corresponding bit line.

Electronic device after claim 6 , the body having a first conductive type and a region of a second conductive type, the second conductive type region includes the first terminal, and the capacitive element includes capacitive coupling between the charge storage element and the second conductive type region.

Electronic device after claim 6 further comprising: a row driver connected to the plurality of word lines and configured to apply a programming voltage to a word line selected from the plurality of word lines in a programming operation; and a bit line driver connected to the plurality of bit lines and configured to apply a ground voltage to a bit line selected from the plurality of bit lines in the programming operation.

Electronic device after claim 8 , wherein in a test operation, the row driver is configured to float the selected word line and the bit line driver is configured to apply a test voltage to the selected bit line.

Processing element having: a body including a first terminal connected to a bit line, a second terminal connected to a source line, and a body terminal connected to a conductive line; a control gate connected to a word line; a charge storage element between the control gate and the body; and a capacitive element between the charge storage element and the bit line.