DE102021121573A1

DE102021121573A1 - current mirror

Info

Publication number: DE102021121573A1
Application number: DE102021121573.0A
Authority: DE
Inventors: Maximilian Reuter; Klaus Hofmann
Original assignee: Technische Universitaet Darmstadt
Current assignee: Technische Universitaet Darmstadt
Priority date: 2021-08-19
Filing date: 2021-08-19
Publication date: 2023-02-23

Abstract

Ein Stromspiegel (100) für eine Regelung eines Ausgangsstroms (Iout) in Abhängigkeit von einem Referenzstrom (Iref) umfasst einen ersten Stromzweig (101) mit einem ersten Transistor (110) und einen zweiten Stromzweig (102) mit einem zweiten Transistor (120), wobei die Regelung auf einem Potentialausgleich zwischen einem Kontrollanschluss (113) des ersten Transistors (110) und einem Kontrollanschluss (123) des zweiten Transistors (120) basiert. Dabei weist der zweite Transistor (120) einen Programmieranschluss (124, 124', 124'') für eine Programmierspannung (22) auf und ist ausgebildet, um basierend auf der Programmierspannung (22) eine Ladungsträgerdichte des zweiten Transistors (120) zu kontrollieren und dadurch ein Verhältnis einer Stärke des Ausgangsstroms (Iout) zu einer Stärke des Referenzstroms (Iref) in kontinuierlicher Weise einzustellen.A current mirror (100) for controlling an output current (Iout) as a function of a reference current (Iref) comprises a first current branch (101) with a first transistor (110) and a second current branch (102) with a second transistor (120), wherein the regulation is based on equipotential bonding between a control connection (113) of the first transistor (110) and a control connection (123) of the second transistor (120). The second transistor (120) has a programming connection (124, 124', 124'') for a programming voltage (22) and is designed to control a charge carrier density of the second transistor (120) based on the programming voltage (22) and thereby adjusting a ratio of a magnitude of the output current (Iout) to a magnitude of the reference current (Iref) in a continuous manner.

Description

Die vorliegende Erfindung bezieht sich auf einen Stromspiegel für eine Regelung eines Ausgangsstroms in Abhängigkeit von einem Referenzstrom, auf ein Verfahren zu einer Regelung eines Ausgangsstroms in Abhängigkeit von einem Referenzstrom, und insbesondere auf einen kontinuierlich anpassbaren Stromspiegel durch polaritätskontrollierbare Feldeffekttransistoren.The present invention relates to a current mirror for controlling an output current as a function of a reference current, to a method for controlling an output current as a function of a reference current, and in particular to a continuously adjustable current mirror using polarity-controllable field effect transistors.

HINTERGRUNDBACKGROUND

Stromspiegelschaltungen sind im Stand der Technik bekannt als Grundbausteine der analogen Elektronik, die einen Referenzstrom eines ersten Stromzweiges als Ausgangsstrom in einem zweiten Stromzweig nachbilden. Der Ausgangsstrom ist dabei nur in geringem Maß von der elektrischen Spannung an Anschlusspunkten des zweiten Stromzweiges abhängig. Stromspiegel können somit als stromgesteuerte Stromquellen eingesetzt werden.Current mirror circuits are known in the prior art as basic building blocks of analog electronics, which simulate a reference current of a first current branch as an output current in a second current branch. The output current is only slightly dependent on the electrical voltage at the connection points of the second current branch. Current mirrors can thus be used as current-controlled current sources.

6 illustriert das Prinzip eines Stromspiegels anhand eines einfachen Beispiels. In diesem Beispiel umfasst der Stromspiegel einen ersten Transistor M₁ im ersten Stromzweig 1 und einen zweiten Transistor M₂ im zweiten Stromzweig 2. Die beiden Transistoren M_1, M₂ sind normal sperrend und weisen jeweils einen Source-Anschluss, einen Drain-Anschluss und einen Gate-Anschluss auf. Sie können baugleich sein. Die Drain-Anschlüsse beider Transistoren M_1, M₂ liegen in diesem Beispiel auf Masse, während die Source-Anschlüsse beider Transistoren M_1, M₂ auf ein Potential - V_SS gesetzt sind. Die Gate-Anschlüsse der beiden Transistoren sind elektrisch verbunden. Zusätzlich besteht eine Verbindung zwischen dem Drain-Anschluss und dem Gate-Anschluss des ersten Transistors M₁. Diese Verbindung bewirkt am ersten Transistor M₁ Gleichheit eines Spannungsabfalls V_GS,M1 zwischen Gate- und Source-Anschluss und eines Spannungsabfalls V_DS,M1 zwischen Drain- und Source-Anschluss, V_GS,M1 = V_DS,M1. 6 illustrates the principle of a current mirror using a simple example. In this example, the current mirror comprises a first transistor M ₁ in the first current branch 1 and a second transistor M ₂ in the second current branch 2. The two transistors M _1, M ₂ are normally blocking and each have a source connection, a drain connection and a gate connection. They can be identical. The drain terminals of both transistors M _1, M ₂ are grounded in this example, while the source terminals of both transistors M _1, M ₂ are set to a potential - V _SS . The gate terminals of the two transistors are electrically connected. In addition, there is a connection between the drain connection and the gate connection of the first transistor M ₁ . This connection causes equality of a voltage drop V _GS,M1 between gate and source connection and a voltage drop V _DS,M1 between drain and source connection, V _GS,M1 = V _DS,M1 at the first transistor M ₁ .

Übersteigt der Spannungsabfall V_DS,M1 einen Schwellwert V_t, so ist der erste Transistor M₁ in Sättigung. In diesem Zustand bestimmt ein am ersten Stromzweig 1 eingespeister Referenzstrom I_ref einen Strom I_DS,M1 zwischen Drain-Anschluss und Source-Anschluss des ersten Transistors M_1, und dieser Strom I_DS,M1 bestimmt den Spannungsabfall V_GS,M1. Aufgrund der Verbindung zwischen den Gate-Anschlüssen der beiden Transistoren M_1, M₂ ist der Spannungsabfall V_GS,M1 gleich dem Spannungsabfall V_GS,M2 zwischen Gate- und Source-Anschluss des zweiten Transistors M₂. Befindet sich der zweite Transistor M₂ (aufgrund des Potentials -V_SS) in einem Sättigungszustand, so bestimmt der Spannungsabfall V_GS,M2 einen Strom I_DS,M2 zwischen Gate- und Source-Anschluss des zweiten Transistors M₂. Somit wird der Referenzstrom I_DS,M1 an dem ersten Transistor M₁ auf den Strom I_DS,M2 durch den zweiten Transistor M₂ gespiegelt. Der Strom I_DS,M2 wird als Ausgangsstrom I_out ausgekoppelt.If the voltage drop V _DS,M1 exceeds a threshold value V _t , then the first transistor M ₁ is in saturation. In this state, a reference current I _ref fed into the first current branch 1 determines a current I _DS,M1 between the drain connection and source connection of the first transistor M _1, and this current I _DS,M1 determines the voltage drop V _GS,M1 . Because of the connection between the gate terminals of the two transistors M1 _, _M2 , the voltage drop V _GS,M1 is equal to the voltage drop V _GS,M2 between the gate and source terminals of the second transistor _M2 . If the second transistor M ₂ is in a saturation state (due to the potential -V _SS ), the voltage drop V _GS,M2 determines a current I _DS,M2 between the gate and source connections of the second transistor M ₂ . Thus, the reference current I _DS,M1 at the first transistor M ₁ is mirrored to the current I _DS,M2 through the second transistor M ₂ . The current I _DS,M2 is decoupled as the output current I _out .

Das Verhältnis zwischen Ausgangs- und Referenzstrom I_out/I_ref kann bei einer Fertigung des Stromspiegels insbesondere durch ein Kanalbreitenverhältnis W_M1/W_M2 von Kanalbreiten W_M1 des ersten Transistors M₁ bzw. W_M2 des zweiten Transistors M₂ eingestellt werden. Eine größere Kanalbreite W_M1 des ersten Transistors M₁ reduziert dabei den Wert des Verhältnisses I_out/I_ref, und eine größere Kanalbreite W_M2 des zweiten Transistors M₂ erhöht den Wert des Verhältnisses I_out/I_ref. Eine Wahl der Kanalbreiten W_M1, W_M2 muss vor der Fertigung erfolgen. Der Stromspiegel erlaubt keine Einstellung bzw. Anpassung des Stromstärke-Verhältnisses zur Laufzeit.The ratio between the output current and reference current I _out/ I _ref can be set when the current mirror is manufactured, in particular by a channel width ratio W _M1 /W _M2 of channel widths W _M1 of the first transistor M ₁ and W _M2 of the second transistor M ₂ . A larger channel width W _M1 of the first transistor M ₁ reduces the value of the ratio I _out /I _ref , and a larger channel width W _M2 of the second transistor M ₂ increases the value of the ratio I _out /I _ref . The channel widths W _M1 , W _M2 must be selected prior to manufacture. The current mirror does not allow the current ratio to be set or adjusted during runtime.

Aus dem Patent US6462527B1 ist es bekannt, eine effektive Breite durch Verwendung paralleler MOSFETs zu erzeugen. Die parallelen Transistoren werden über ein Schaltnetzwerk entweder an den Eingangs- oder Ausgangszweig angeschlossen. Auf diese Weise kann das Verhältnis der Stromstärken dynamisch in diskreten Schritten eingestellt werden. Abstände zwischen diskreten Werten können an die jeweilige Spezifikation angepasst werden; dies ist jedoch nur vor der Fertigung des Stromspiegels möglich. Ein solcher Stromspiegel benötigt eine Vielzahl von Transistoren und entsprechenden Verbindungen.From the patent US6462527B1 it is known to create an effective width by using parallel MOSFETs. The parallel transistors are connected to either the input or output branch via a switching network. In this way, the ratio of the current strengths can be adjusted dynamically in discrete steps. Distances between discrete values can be adjusted to the respective specification; however, this is only possible before the production of the current mirror. Such a current mirror requires a large number of transistors and corresponding connections.

Es besteht ein Bedarf nach einem verbesserten Stromspiegel, der eine stufenlose bzw. nicht-diskrete Einstellung des Verhältnisses zur Laufzeit ermöglicht und die Komplexität der Schaltung reduziert.There is a need for an improved current mirror that allows for non-discrete adjustment of the ratio over time and reduces circuit complexity.

KURZBESCHREIBUNG DER ERFINDUNGBRIEF DESCRIPTION OF THE INVENTION

Ein Beitrag zu diesem Ziel wird durch einen Stromspiegel nach Anspruch 1 und ein Verfahren für eine Regelung eines Ausgangsstroms in Abhängigkeit von einem Referenzstrom nach Anspruch 8 erreicht. Die abhängigen Ansprüche beziehen sich auf vorteilhafte Weiterbildungen des Gegenstands nach Anspruch 1.A contribution to this aim is achieved by a current mirror according to claim 1 and a method for regulation of an output current in dependence on a reference current according to claim 8. The dependent claims relate to advantageous developments of the subject matter according to claim 1.

Die vorliegende Erfindung bezieht sich auf einen Stromspiegel für eine Regelung eines Ausgangsstroms in Abhängigkeit von einem Referenzstrom. Der Stromspiegel umfasst einen ersten Stromzweig mit einem ersten Transistor, sowie einen zweiten Stromzweig mit einem zweiten Transistor. Ein Kontrollanschluss bzw. Gate-Anschluss des ersten Transistors und ein Kontrollanschluss bzw. Gate-Anschluss des zweiten Transistors liegen auf einem gleichen Potential, um so ein Spiegeln des Referenzstroms auf den Ausgangsstrom zu ermöglichen.The present invention relates to a current mirror for controlling an output current as a function of a reference current. The current mirror includes a first current branch with a first transistor and a second current branch with a second transistor. A control connection or gate connection of the first transistor and a control connection or gate connection of the second transistor are at the same potential, so as to enable mirroring of the reference current to the output current.

Der zweite Transistor weist einen Anschluss für eine Programmierspannung auf und ist ausgebildet, um basierend auf der Programmierspannung eine Ladungsträgerdichte des zweiten Transistors zu kontrollieren und dadurch ein Verhältnis einer Stärke des Ausgangsstroms zu einer Stärke des Referenzstroms in kontinuierlicher, also in stufenloser Weise einzustellen. Ein Betrieb des Stromspiegels erfolgt vorteilhafterweise (wie bei Stromspiegeln üblich) in einem Sättigungszustand des zweiten Transistors, und das Verhältnis ist als Verhältnis in dem Sättigungszustand zu verstehen.The second transistor has a connection for a programming voltage and is designed to control a charge carrier density of the second transistor based on the programming voltage and thereby set a ratio of an output current level to a reference current level in a continuous, i.e. stepless, manner. An operation of the current mirror advantageously takes place (as is usual with current mirrors) in a saturation state of the second transistor, and the ratio is to be understood as the ratio in the saturation state.

Der zweite Transistor kann ein CMOS-Transistor und der Programmieranschluss ein Body-Anschluss sein. Die Programmierspannung kann durch eine Differenz einer Spannung an einem Body des CMOS-Transistors zu einer Spannung an einem Source-Anschluss oder an einem Drain-Anschluss des CMOS-Transistors bestimmt sein.The second transistor can be a CMOS transistor and the programming connection can be a body connection. The programming voltage can be determined by a difference between a voltage at a body of the CMOS transistor and a voltage at a source connection or at a drain connection of the CMOS transistor.

Der zweite Transistor kann eine Silizium-auf-Isolator-Struktur (engl. silicon on insulator, SOI) aufweisen. Durch die Programmierspannung in einem CMOS-Transistor kann ein Leckstrom zwischen Source-Anschluss und Drain-Anschluss auftreten. Es ist daher insbesondere vorteilhaft, in dem zweiten Transistor den Programmieranschluss von dem Body bzw. vom Kanal des zweiten Transistors elektrisch zu isolieren. Der Body-Anschluss kann als Back-Gate-Anschluss ausgeführt sein. Der zweite Transistor kann dabei auch ein anderes Halbleiterelement als Silizium aufweisen.The second transistor may have a silicon on insulator (SOI) structure. The programming voltage in a CMOS transistor can cause a leakage current between the source connection and the drain connection. It is therefore particularly advantageous to electrically insulate the programming connection in the second transistor from the body or from the channel of the second transistor. The body connection can be designed as a back gate connection. In this case, the second transistor can also have a semiconductor element other than silicon.

Der zweite Transistor kann je nach Art der Ladungsträger sowohl ein N-Typ- als auch ein P-Typ-Transistor sein.Depending on the nature of the charge carriers, the second transistor can be both an N-type and a P-type transistor.

Der erste Transistor kann beispielsweise ein konventioneller MOSFET sein.The first transistor can be a conventional MOSFET, for example.

Die Programmierspannung kann zur Laufzeit des Stromspiegels als dynamisch veränderliches Signal gewählt werden, um so den Sättigungsstrom und damit das Verhältnis zumindest über einen Bereich einer Referenzstromstärke und einem Bereich der Programmierspannung stufenlos einzustellen.The programming voltage can be selected as a dynamically variable signal during the running time of the current mirror, in order to continuously adjust the saturation current and thus the ratio at least over a range of a reference current intensity and a range of the programming voltage.

Der zweite Stromzweig kann dabei zu einem Empfang des Referenzstroms oder zu einer Ausgabe des Ausgangsstroms dienen.The second current branch can serve to receive the reference current or to output the output current.

Optional ist insbesondere der erste Stromzweig ausgebildet, um den Referenzstrom zu empfangen, und der zweite Stromzweig ist ausgebildet, um den Ausgangsstrom auszugeben. Der RFET ist somit im Ausgangszweig, also in dem Stromzweig, über den der Ausgangsstrom ausgekoppelt wird, angeordnet. In particular, the first current branch is optionally designed to receive the reference current, and the second current branch is designed to output the output current. The RFET is thus arranged in the output branch, ie in the current branch via which the output current is decoupled.

Optional weist auch der erste Transistor einen Programmieranschluss für eine Programmierspannung auf und ist ausgebildet, um basierend auf der Programmierspannung eine Ladungsträgerdichte des ersten Transistors zu kontrollieren und dadurch das Verhältnis der Stärke des Ausgangsstroms zu der Stärke des Referenzstroms in kontinuierlicher Weise einzustellen.Optionally, the first transistor also has a programming connection for a programming voltage and is designed to control a charge carrier density of the first transistor based on the programming voltage and thereby adjust the ratio of the strength of the output current to the strength of the reference current in a continuous manner.

In Ausführungsbeispielen weisen der erste Transistor und der zweite Transistor möglichst ähnliche Kenngrößen auf. Dadurch ist es möglich, das Verhältnis präziser einzustellen. Wenn verschiedene Arten von Transistoren verwendet werden, können sich eine Prozess-, Spannungs- und Temperaturvariation sonst nicht in gleichem Maße auf beide Transistoren auswirken.In exemplary embodiments, the first transistor and the second transistor have characteristics that are as similar as possible. This makes it possible to adjust the ratio more precisely. Otherwise, when different types of transistors are used, process, voltage, and temperature variation cannot affect both transistors equally.

Optional sind der erste Transistor und/oder der zweite Transistor als RFET ausgeführt und sind ausgebildet, um basierend auf der weiteren Programmierspannung eine elektrostatische Dotierung des ersten bzw. des zweiten Transistors zu kontrollieren und dadurch das Verhältnis einzustellen.Optionally, the first transistor and/or the second transistor are in the form of an RFET and are designed to control an electrostatic doping of the first or the second transistor based on the further programming voltage and thereby adjust the ratio.

Der RFET umfasst einen Source-Anschluss, einen Drain-Anschluss und einen Gate-Anschluss mit Funktionalitäten wie ein üblicher Feldeffekttransistor. Zudem erlaubt der RFET durch Anlegen der Programmierspannung an einen Programmieranschluss die Einstellung der Kanalpolarität; er kann also den Typ der Ladungsträger ändern. Der Programmieranschluss ist anders als der bei üblichen Feldeffekttransistoren ebenfalls vorhandene Body-Anschluss stets von einem Kanal des RFET elektrisch isoliert.The RFET includes a source, a drain, and a gate with functionalities like a common field effect transistor. In addition, the RFET allows the channel polarity to be set by applying the programming voltage to a programming pin; so he can change the type of charge carriers. Unlike the body connection that is also present in conventional field effect transistors, the programming connection is always electrically isolated from a channel of the RFET.

Der Kanal kann insbesondere in einem intrinsischen Halbleiter gebildet werden. Die Programmierspannung bewirkt eine elektrostatische Dotierung, indem die verfügbare Menge an Ladungsträgern beeinflusst wird. Durch die Programmierspannung wird eine Höhe einer Schottky-Barriere zwischen dem Drain- und/oder dem Source-Anschluss und einem Kanal moduliert und ein Ladungsträgertyp (n- oder p-Ladungsträger) in dem Kanal ausgewählt. Eine Stärke der elektrostatischen Dotierung ist in kontinuierlicher Weise von der Programmierspannung abhängig. Damit kann ein Sättigungsstrom, also ein maximaler Strom durch den Kanal, kontinuierlich bzw. stufenlos beeinflusst werden.In particular, the channel can be formed in an intrinsic semiconductor. The programming voltage causes electrostatic doping by influencing the available amount of charge carriers. A level of a Schottky barrier between the drain and/or the source connection and a channel is modulated by the programming voltage and a charge carrier type (n-type or p-type charge carrier) in the channel is selected. A level of electrostatic doping is continuously dependent on the programming voltage. A saturation current, ie a maximum current through the channel, can thus be influenced continuously or steplessly.

Der RFET kann insbesondere ein planarer RFET sein. RFETs bestehen häufig aus niedrigdimensionalen Materialien wie Kohlenstoff-Nanoröhren, Silizium-Nanodrähten oder effektiv zweidimensionalen Strukturen. Der planare RFET unterscheidet sich von anderen RFETs durch seine planare Struktur. Der planare RFET umfasst eine erste Schicht, die einen Kanal (etwa aus Silizium) mit einem oder auch mehreren Gate-Anschlüssen sowie dem Source- und dem Drain-Anschluss umfasst. Unter dieser ersten Schicht weist der planare RFET üblicherweise eine isolierende Schicht, etwa eine Silizium-Oxid-Schicht, auf. Der Programmieranschluss kann sich unter dieser isolierenden Schicht befinden, also als Back Gate ausgebildet sein. Der Aufbau des planaren RFET umfasst somit eine Siliziumschicht auf einem Isolator und eine komplementäre MetallOxid-Halbleiterstruktur (SOI-CMOS). Der Kanal eines solchen planaren RFET ist planar, verdeckt und weist einen an ein Kontinuum von Zuständen grenzenden Grundzustand auf. In Ausführungsbeispielen konnte mit dem planaren RFET über einen weiten Spannungs- und Strombereich eine hohe Linearität des Ausgangsstroms über der Programmierspannung erzielt werden. Gleichzeitig kann der planare RFET insbesondere gegenüber RFETs, die Nanoröhren oder -drähte verwenden, leichter herzustellen und kostengünstiger sein.In particular, the RFET can be a planar RFET. RFETs are often made from low-dimensional materials such as carbon nanotubes, silicon nanowires, or effectively two-dimensional structures. The planar RFET differs from other RFETs by its planar structure. The planar RFET includes a first layer that includes a channel (such as silicon) with one or more gate terminals and the source and drain terminals. Beneath this first layer, the planar RFET typically has an insulating layer, such as a silicon oxide layer. The programming connection can be located under this insulating layer, ie it can be in the form of a back gate. The structure of the planar RFET thus comprises a silicon layer on an insulator and a complementary metal-oxide-semiconductor (SOI-CMOS) structure. The channel of such a planar RFET is planar, buried, and has a ground state bordering on a continuum of states. In exemplary embodiments, a high linearity of the output current over the programming voltage could be achieved with the planar RFET over a wide voltage and current range. At the same time, the planar RFET can be easier to manufacture and cheaper, especially compared to RFETs using nanotubes or nanowires.

Optional ist der zweite Transistor und/oder der als RFET ausgeführte erste Transistor ein planarer RFET, bei dem der Anschluss für die Programmierspannung als zumindest ein von einem Kanal des RFET isoliertes Top Gate ausgebildet.Optionally, the second transistor and/or the first transistor designed as an RFET is a planar RFET, in which the connection for the programming voltage is designed as at least one top gate that is insulated from a channel of the RFET.

Der planare RFET kann insbesondere sowohl den Gate-Anschluss als auch einen oder mehrere weitere Anschlüsse in der ersten Schicht aufweisen, von denen letztere gemeinsam den Programmieranschluss der Programmierspannung bilden. In Ausführungsbeispielen sind die Top-Gates für die Programmierspannung jeweils elektrisch isoliert über einer Schnittstelle zwischen Source-Anschluss und erster Schicht und zwischen Drain-Anschluss und erster Schicht ausgebildet, um so auf entsprechende Schottky-Barrieren einzuwirken. Der Gate-Anschluss des planaren RFET kann zwischen den Anschlüssen der Programmierspannung angeordnet sein.In particular, the planar RFET can have both the gate connection and one or more further connections in the first layer, the latter of which together form the programming connection of the programming voltage. In exemplary embodiments, the top gates for the programming voltage are each formed in an electrically insulated manner across an interface between the source connection and the first layer and between the drain connection and the first layer, so as to act on corresponding Schottky barriers. The gate of the planar RFET may be placed between the programming voltage terminals.

Optional umfasst der erste und/oder der zweite Stromzweig eine Vielzahl von Transistoren, die jeweils einzeln oder in Gruppen einschaltbar sind, um so ein Basisverhältnis der Stärke des Ausgangsstroms zu der Stärke des Referenzstroms einzustellen. Insbesondere können dazu Transistoren zu dem ersten bzw. dem zweiten Transistor parallel geschaltet werden. Die Transistoren können ebenfalls mit einem Programmieranschluss für eine Programmierspannung bzw. als RFETs ausgeführt werden. Die Option kann etwa vorteilhaft sein, um das Verhältnis zunächst grob einzustellen und dann über die Programmierspannung eine kleinere Anpassung oder Justierung vorzunehmen. Zudem können ein Stromstärkebereich des Referenzstroms und/oder ein Stromstärkebereich des Ausgangsstroms erweitert werden. Eine Ausführung mit mehreren parallelen Transistoren kann insbesondere vorteilhaft sein, wenn der zweite oder auch der erste Transistor als Programmieranschluss einen Body-Anschluss aufweist. Dann kann ein Bereich einer Referenzstromstärke oder der Programmierspannung, in dem die Einstellung in kontinuierlicher bzw. stufenloser Weise erfolgen kann, gegenüber einer Ausführung als RFET deutlich eingeschränkt sein.Optionally, the first and/or the second current branch includes a multiplicity of transistors, which can each be switched on individually or in groups, in order to set a base ratio of the strength of the output current to the strength of the reference current. In particular, transistors can be connected in parallel with the first and the second transistor for this purpose. The transistors can also be designed with a programming connection for a programming voltage or as RFETs. The option can be advantageous for first setting the ratio roughly and then making a smaller adjustment or adjustment using the programming voltage. In addition, a current range of the reference current and/or a current range of the output current can be expanded. An embodiment with a plurality of parallel transistors can be particularly advantageous if the second or also the first transistor has a body connection as the programming connection. Then a range of a reference current strength or the programming voltage, in which the setting can take place in a continuous or stepless manner, can be significantly limited compared to an embodiment as an RFET.

Optional weist der erste und/oder der zweite Stromzweig zumindest zwei Transistoren mit jeweils einem Eingangsanschluss, einem Ausgangsanschluss und einem Kontrollanschluss auf, und der Eingangsanschluss eines der zwei Transistoren ist mit einem Ausgangsanschluss eines anderen der zwei Transistoren verbunden. Die Transistoren können Bipolartransistoren sein, mit Emitter-, Kollektor- und Basisanschluss als den zuvor aufgeführten Anschlüssen. Die Transistoren können auch Feldeffekttransistoren sein, mit Source-, Drain- und Gate- Anschlüssen als den zuvor aufgeführten Anschlüssen. Einer oder beide der zwei Transistoren können mit einem Programmieranschluss für eine Programmierspannung bzw. als RFETs ausgeführt werden. Insbesondere kann es sich bei einem der zwei Transistoren um den ersten bzw. um den zweiten Transistor handeln.Optionally, the first and/or the second current branch has at least two transistors, each with an input connection, an output connection and a control connection, and the input connection of one of the two transistors is connected to an output connection of another of the two transistors. The transistors may be bipolar transistors, with emitter, collector and base terminals as the terminals previously listed. The transistors can also be field effect transistors, with source, drain and gate terminals other than the terminals listed above. One or both of the two transistors can be implemented with a programming terminal for a programming voltage or as RFETs. In particular, one of the two transistors can be the first or the second transistor.

Diese serielle Schaltung von Transistoren kann auch mit der zuvor beschriebenen parallelen Schaltung von Transistoren kombiniert werden. Somit kann der Stromspiegel insbesondere eine Widlar-Schaltung, Dreitransistor-Schaltung, Kaskode-Schaltung oder Wilson-Schaltung umfassen, wobei einzelne oder auch alle Transistoren als RFETs ausgeführt sein können. Entsprechend kann eine Präzision des Stromspiegels erhöht, eine Reaktion des Stromspiegels beschleunigt, ein ausgangsseitiger Widerstand des Stromspiegels stabilisiert (oder erhöht) und eine verbesserte Linearität des Stromspiegels erzielt werden.This series connection of transistors can also be combined with the parallel connection of transistors described above. The current mirror can thus in particular comprise a Widlar circuit, three-transistor circuit, cascode circuit or Wilson circuit, it being possible for some or even all of the transistors to be in the form of RFETs. Accordingly, a precision of the current mirror can be increased, a response of the current mirror can be accelerated, an output-side resistance of the current mirror can be stabilized (or increased), and improved linearity of the current mirror can be achieved.

Ausführungsbeispiele beziehen sich auch auf ein Verfahren für eine Regelung eines Ausgangsstroms in Abhängigkeit von einem Referenzstrom durch einen Stromspiegel der vorangehend beschriebenen Art.Embodiments also relate to a method for controlling an output current as a function of a reference current using a current mirror of the type described above.

Das Verfahren umfasst ein Anlegen einer Programmierspannung, um so über die Kanalpolarität einen Strom zwischen einem Source-Anschluss und einem Drain-Anschluss des RFET zu kontrollieren.The method includes applying a programming voltage so as to control a current between a source and a drain of the RFET via channel polarity.

Das Verfahren umfasst weiter ein Einstellen eines Verhältnisses einer Stärke des Ausgangsstroms zu einer Stärke des Referenzstroms durch eine geeignete Programmierspannung.The method further includes adjusting a ratio of a magnitude of the output current to a magnitude of the reference current by an appropriate programming voltage.

Wesentliche Aspekte des Verfahrens lassen sich auch wie folgt beschreiben: Ein Stromspiegel, der mindestens einen RFET enthält, kann den Ausgangsstrom zur Laufzeit über die Programmierspannung stufenlos einstellen. Der RFET kann insbesondere im Ausgangszweig angeordnet sein. Über einen Programmieranschluss kann der RFET einen zusätzlichen Freiheitsgrad auf der Schaltungsebene bieten, da dieser Anschluss eine Auswahl an Leitungsträgertypen ermöglicht. In digitalen Schaltungen sind die Ladungsträgertypen komplementär zueinander (wie NMOS und PMOS). In analogen Konfigurationen moduliert die (elektrostatische) Dotierung die verfügbare Art und Menge an Ladungsträgern und damit den Strom durch den Kanal. Durch den Einsatz der RFET-Technologie und den zusätzlichen Freiheitsgrad können herkömmliche Schaltungskonzepte getrimmt und angepasst werden. Insbesondere planare RFETs haben sich für Anwendungen im Stromspiegel u.a. als vorteilhaft erwiesen, da sie (insbesondere bei Anwendung des RFET im Ausgangszweig) eine hohe Linearität des Ausgangsstroms bezüglich der Programmierspannung über einen weiten Bereich von Strom- und Spannungsstärken zeigen.Essential aspects of the method can also be described as follows: A current mirror that contains at least one RFET can continuously adjust the output current at runtime via the programming voltage. In particular, the RFET can be arranged in the output branch. A programming pin allows the RFET to offer an additional degree of freedom at the circuit level, as this pin allows for a choice of lead types. In digital circuits, the charge carrier types are complementary to each other (like NMOS and PMOS). In analog configurations, the (electrostatic) doping modulates the type and amount of charge carriers available and hence the current through the channel. By using RFET technology and the additional degree of freedom, conventional circuit concepts can be trimmed and adjusted. In particular, planar RFETs have proven to be advantageous for applications in the current mirror, among other things, because they (especially when using the RFET in the output branch) show a high linearity of the output current with respect to the programming voltage over a wide range of current and voltage intensities.

Der hier vorgestellte Stromspiegel bietet gegenüber dem Stand der Technik insbesondere die Vorteile, dass er eine stufenlose bzw. nicht-diskrete Einstellung des Verhältnisses zur Laufzeit ermöglicht und die Komplexität der Schaltung reduziert. Die Ausbildung des zweiten und optional des ersten Transistors als RFET erlauben die kontinuierliche Einstellung über einen weiten Bereich von Stromstärken und Spannungen.Compared to the prior art, the current mirror presented here offers the advantages in particular that it enables a stepless or non-discrete adjustment of the ratio to the transit time and reduces the complexity of the circuit. The design of the second and optionally the first transistor as an RFET allows continuous adjustment over a wide range of currents and voltages.

Figurenlistecharacter list

Die Ausführungsbeispiele der vorliegenden Erfindung werden besser verstanden anhand der folgenden detaillierten Beschreibung und den beiliegenden Zeichnungen der unterschiedlichen Ausführungsbeispiele, die jedoch nicht so verstanden werden sollten, dass sie die Offenbarung auf die spezifischen Ausführungsformen einschränken, sondern lediglich der Erklärung und dem Verständnis dienen.

1 zeigt einen Schaltplan für ein Ausführungsbeispiel des Stromspiegels gemäß der vorliegenden Erfindung.
2 illustriert einen Aufbau eines planaren RFET mit Back-Gate-Programmieranschluss.
3 zeigt einen Zusammenhang zwischen Ausgangsstrom und Programmierspannung.
4 illustriert einen Aufbau weiterer RFETs.
5 zeigt Schritte eines Verfahrens zum Regeln eines Ausgangsstroms in Abhängigkeit von einem Referenzstrom.
6 zeigt einen Schaltplan für einen herkömmlichen Stromspiegel.

The embodiments of the present invention will be better understood from the following detailed description and the accompanying drawings of the various embodiments, which, however, should not be taken to limit the disclosure to the specific embodiments used for explanation and understanding only.

1 Figure 12 shows a circuit diagram for an embodiment of the current mirror according to the present invention.
2 illustrates a planar RFET design with back-gate programming pin.
3 shows a relationship between output current and programming voltage.
4 illustrates a construction of further RFETs.
5 shows steps of a method for controlling an output current depending on a reference current.
6 shows a circuit diagram for a conventional current mirror.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

1 zeigt einen Schaltplan für ein Ausführungsbeispiel eines Stromspiegels 100 zur Regelung eines Ausgangsstroms I_out in Abhängigkeit von einem Referenzstrom I_ref Der Stromspiegel 100 umfasst einen ersten Stromzweig 101 mit einem ersten Transistor 110 und einen zweiten Stromzweig 102 mit einem zweiten Transistor 120. In diesem Ausführungsbeispiel sind der erste Transistor 110 und der zweite Transistor 120 jeweils rekonfigurierbare Feldeffekttransistoren (RFETs). Der erste Transistor 110 und der zweite Transistor 120 sind normal sperrend und weisen jeweils einen Source-Anschluss 111, 121 (einen Ausgangsanschluss bezüglich der technischen Stromrichtung), einen Drain-Anschluss 112, 122 (einen Eingangsanschluss bezüglich der technischen Stromrichtung) und einen Kontrollanschluss 113, 123 auf. Zudem weist der erste Transistor 110 einen Programmieranschluss 114 für eine erste Programmierspannung 21 auf. Auch der zweite Transistor 120 weist einen Programmieranschluss 124 für eine Programmierspannung 22 auf. Der erste Transistor 110 und der zweite Transistor 120 können darüber hinaus baugleich oder verschieden sein. 1 shows a circuit diagram for an embodiment of a current mirror 100 for controlling an output current I _out depending on a reference current I _ref The current mirror 100 includes a first current branch 101 with a first transistor 110 and a second current branch 102 with a second transistor 120. In this embodiment the first transistor 110 and the second transistor 120 are each reconfigurable field effect transistors (RFETs). The first transistor 110 and the second transistor 120 are normally blocking and each have a source connection 111, 121 (an output connection with regard to the technical current direction), a drain connection 112, 122 (an input connection with regard to the technical current direction) and a control connection 113 , 123 on. In addition, the first transistor 110 has a programming connection 114 for a first programming voltage 21 . The second transistor 120 also has a programming connection 124 for a programming voltage 22 . Furthermore, the first transistor 110 and the second transistor 120 can be structurally identical or different.

Die Source-Anschlüsse 111, 121 der beiden Transistoren 110,120 liegen auf einem gemeinsamen Potential 23, das insbesondere eine Masse sein kann. Der Drain-Anschluss 112 des ersten Transistors 110 ist in Serie verbunden mit einem ersten ohmschen Widerstand 30 von beispielsweise 100 n. Der Drain-Anschluss 122 des zweiten Transistors 120 ist in Serie verbunden mit einem zweiten ohmschen Widerstand 40, dessen Widerstandwert beispielsweise die Hälfte des Widerstandswerts des ersten Widerstands 30 betragen kann. Die ohmschen Widerstände 30, 40 sind zudem jeweils an ein Potential 24, beispielsweise 1.6 Volt, angeschlossen.The source terminals 111, 121 of the two transistors 110, 120 are at a common potential 23, which can be a ground in particular. The drain connection 112 of the first transistor 110 is connected in series with a first ohmic resistor 30 of, for example, 100 n. The drain connection 122 of the second transistor 120 is connected in series with a second ohmic resistor 40, the resistance of which is, for example, half of the Resistance of the first resistor can be 30. The ohmic resistors 30, 40 are also each connected to a potential 24, for example 1.6 volts.

Die Regelung basiert auf einem Potentialausgleich zwischen dem Kontrollanschluss 113 des ersten Transistors 110 und dem Kontrollanschluss 123 des zweiten Transistors 120. Dazu sind die Kontrollanschlüsse 113, 123 der beiden Transistoren 110, 120 elektrisch verbunden. Zusätzlich besteht eine elektrische Verbindung zwischen dem Drain-Anschluss 112 und dem Kontrollanschluss 113 des ersten Transistors 110. Wie bei einem üblichen Transistor bewirkt diese Verbindung am ersten Transistor 110 Gleichheit eines Spannungsabfalls zwischen Kontroll-Anschluss 113 und Source-Anschluss 111 sowie eines Spannungsabfalls zwischen Drain-Anschluss 112 und Source-Anschluss 111.The regulation is based on equipotential bonding between the control connection 113 of the first transistor 110 and the control connection 123 of the second transistor 120. For this purpose, the control connections 113, 123 of the two transistors 110, 120 are electrically connected. In addition, there is an electrical connection between the drain connection 112 and the control connection 113 of the first transistor 110. As with a conventional transistor, this connection causes the first transistor 110 Equality of a voltage drop between control terminal 113 and source terminal 111 and a voltage drop between drain terminal 112 and source terminal 111.

Eine Funktionsweise des dargestellten Stromspiegels 100 ist gleich wie die Funktionsweise eines herkömmlichen Stromspiegels. Am Drain-Anschluss 112 des ersten Transistors 110 wird der Referenzstrom I_ref eingespeist, der auf den Ausgangsstrom I_out am Drain-Anschluss 122 des zweiten Transistors 120 gespiegelt wird. Ein Verhältnis einer Stärke des Ausgangsstroms I_out zu einer Stärke des Referenzstroms I_ref ist durch ein Verhältnis einer Kanalbreite des ersten Transistors 110 und einer Kanalbreite des zweiten Transistors 120 bestimmt.A mode of operation of the illustrated current mirror 100 is the same as the mode of operation of a conventional current mirror. The reference current I _ref , which is mirrored to the output current I _out at the drain connection 122 of the second transistor 120 , is fed in at the drain connection 112 of the first transistor 110 . A ratio of a magnitude of the output current I _out to a magnitude of the reference current I _ref is determined by a ratio of a channel width of the first transistor 110 and a channel width of the second transistor 120 .

Allerdings sind der erste Transistor 110 und der zweite Transistor 120 ausgebildet, um basierend auf der jeweiligen Programmierspannung 21, 22 eine Kanalpolarität des ersten Transistors 110 und des zweiten Transistors 120 zu kontrollieren. Die Kontrolle der Kanalpolarität erlaubt eine kontinuierliche Einstellung einer Dichte von Ladungsträgern im jeweiligen Transistor 110, 120. Somit lässt sich ein Verhältnis einer Stärke des Ausgangsstroms I_out zu einer Stärke des Referenzstroms I_ref in kontinuierlicher Weise einstellen. Sind der erste Transistor 110 und der zweite Transistor 120 baugleich, und sind die Programmierspannungen 21, 22 gleich, so ist das Verhältnis von Ausgangsstrom I_out zu Referenzstrom I_ref gleich 1, Ausgangsstrom I_out und Referenzstrom I_ref sind also gleich. Dies ist im Wesentlichen unabhängig vom Wert des zweiten ohmschen Widerstands 40; der Stromspiegel 100 wirkt als Stromquelle.However, the first transistor 110 and the second transistor 120 are designed to control a channel polarity of the first transistor 110 and the second transistor 120 based on the respective programming voltage 21, 22. Controlling the channel polarity allows a density of charge carriers in the respective transistor 110, 120 to be continuously adjusted. A ratio of a strength of the output current I _out to a strength of the reference current I _ref can thus be adjusted in a continuous manner. If the first transistor 110 and the second transistor 120 are structurally identical and the programming voltages 21, 22 are the same, then the ratio of the output current I _out to the reference current I _ref is equal to 1, so the output current I _out and the reference current I _ref are equal. This is essentially independent of the value of the second ohmic resistor 40; the current mirror 100 acts as a current source.

Wenn die erste bzw. die zweite Programmierspannung 21, 22 eingestellt wird, ändert sich die elektrostatische Dotierung im ersten bzw. im zweiten Transistor 110, 120. Dies wirkt sich auf den Ausgangsstrom 21 aus, indem sich das Verhältnis von Ausgangsstrom I_out zu Referenzstrom I_ref ändert.When the first or second programming voltage 21, 22 is set, the electrostatic doping in the first or second transistor 110, 120 changes. This affects the output current 21 by changing the ratio of the output current I _out to the reference current I _ref changes.

In anderen Ausführungen des Stromspiegels 100 ist nur einer der beiden Transistoren 110,120 als RFET ausgebildet. Insbesondere kann es sich dabei um den zweiten Transistor 120 handeln.In other versions of the current mirror 100, only one of the two transistors 110, 120 is in the form of an RFET. In particular, this can be the second transistor 120 .

2 illustriert einen Aufbau des zweiten Transistors 120. Der Aufbau kann allerdings auch für einen anderen Transistor im Stromspiegel, insbesondere für den ersten Transistor 110, verwendet werden. Dieser ist ein planarer RFET mit Back-Gate-Programmieranschluss 124. Der planare RFET 120 umfasst einen Source-Anschluss 121 und einen Drain-Anschluss 122, die an einer Silizium aufweisenden Schicht 125 angrenzen, in der sich ein Kanal für einen Transport von Ladungsträgern bildet. Die Silizium aufweisende Schicht 125 kann eine Höhe von 20 nm aufweisen; ein Abstand zwischen Source-Anschluss 121 und Drain-Anschluss 122 kann etwa einen Mikrometer betragen. Zwischen Source-Anschluss 121 und Drain-Anschluss 122 befindet sich ein Kontroll-Anschluss 123 zur Kontrolle des planaren RFET 120 als Schalter. 2 12 illustrates a structure of the second transistor 120. However, the structure can also be used for another transistor in the current mirror, in particular for the first transistor 110. This is a planar RFET with back gate programming terminal 124. The planar RFET 120 comprises a source terminal 121 and a drain terminal 122 which abut a silicon-comprising layer 125 in which a channel for transport of charge carriers is formed . The layer 125 comprising silicon may have a height of 20 nm; a distance between source connection 121 and drain connection 122 can be about one micron. A control connection 123 for controlling the planar RFET 120 as a switch is located between the source connection 121 and the drain connection 122 .

Unter der Silizium aufweisenden Schicht 125 schließt sich eine isolierende Schicht 126 an, die etwa Siliziumoxid aufweisen kann. Die isolierende Schicht 126 kann beispielsweise eine Dicke von etwa 50 nm aufweisen. Unter der isolierenden Schicht 126 umfasst der planare RFET 120 eine weitere Silizium aufweisende Schicht 127, unter der sich über eine gesamte Länge der weiteren Schicht der Programmieranschluss 124 befindet. Durch unterschiedliche Vorzeichen der am Programmieranschluss 124 anliegenden Programmierspannung 22 wird der Ladungsträgertyp ausgewählt. Eine Stärke der Polaritätspannung 22 kontrolliert eine Breite des Kanals für diese Ladungsträger. Anstelle von Silizium kann in den Schichten jeweils auch ein anderer Halbleiter, etwa Galliumarsenid oder Germanium, verwendet werden.Beneath the layer 125 containing silicon is an insulating layer 126 which may contain silicon oxide, for example. The insulating layer 126 can have a thickness of approximately 50 nm, for example. Beneath the insulating layer 126, the planar RFET 120 includes a further layer 127 comprising silicon, under which the programming terminal 124 is located for an entire length of the further layer. The charge carrier type is selected by means of different signs of the programming voltage 22 present at the programming connection 124 . A magnitude of the polarity voltage 22 controls a width of the channel for these carriers. Instead of silicon, another semiconductor, such as gallium arsenide or germanium, can also be used in each of the layers.

In anderen Ausführungsbeispielen des planaren RFET 120 können weitere Anschlüsse in oder an der oberen Silizium aufweisenden Schicht 125 angebracht sein. Diese können ebenfalls einer Programmierung dienen. Das Back-Gate 124 kann durch die rückseitige Lage schwierig zu kontaktieren sein.. Insbesondere können somit neben dem Gate-Anschluss 123 ein oder mehrere weitere Programmieranschlüsse 124', 124'' (in der Figur sind lediglich die Positionen durch Pfeile bezeichnet), optional auch zusätzlich zu dem Back-Gate-Programmieranschluss 124, isoliert an der Silizium aufweisenden Schicht 125 angeordnet sein. Die Programmieranschlüsse 124', 124'' sind vorteilhafterweise jeweils an einer Schnittstelle zwischen Source-Anschluss 121 und erster Schicht 125 und zwischen Drain-Anschluss 122 und erster Schicht 125 ausgebildet, um so auf entsprechende Schottky-Barrieren an den Schnittstellen einzuwirken. Der Gate-Anschluss 123 einer solchen Ausführung des zweiten Transistors 120 kann zwischen den Programmieranschlüssen 124', 124'' angeordnet sein. Die Programmieranschlüsse 124', 124'' können einen höheren Einfluss auf die Polarität im Kanal als der Back-Gate-Programmieranschluss 124 haben, weshalb auch ein Betrieb ohne den Back-Gate-Programmieranschluss 124 denkbar ist. Eine solche Ausführung des zweiten Transistors 120 kann eine feingranulare Programmierung ermöglichen oder bzw. deutlich vereinfachen und ist dann sehr vorteilhaft.In other embodiments of the planar RFET 120, additional terminals may be attached in or on the top layer 125 comprising silicon. These can also be used for programming. The back gate 124 can be difficult to contact due to the rear layer. In particular, in addition to the gate connection 123, one or more further programming connections 124', 124'' (only the positions are indicated by arrows in the figure), optionally may also be arranged in addition to the back gate programming pin 124 isolated on the layer 125 comprising silicon. The programming connections 124', 124'' are advantageously each formed at an interface between the source connection 121 and the first layer 125 and between the drain connection 122 and the first layer 125 in order to act on corresponding Schottky barriers at the interfaces. The gate connection 123 of such an embodiment of the second transistor 120 can be arranged between the programming connections 124', 124''. The programming connections 124', 124'' can have a greater influence on the polarity in the channel than the back-gate programming connection 124, which is why operation without the back-gate programming connection 124 is also conceivable. Such an embodiment of the second transistor 120 can enable or significantly simplify fine-grain programming and is then very advantageous.

3 zeigt einen Zusammenhang zwischen Ausgangsstrom I_out und Programmierspannung 22 am Programmieranschluss 124 für ein Ausführungsbeispiel des Stromspiegels 100 mit einem planaren RFET als zweitem Transistor 120, an dessen Drain-Anschluss 123 der Ausgangsstrom I_out erzeugt wird. Der dargestellte Zusammenhang gilt für konstanten Referenzstrom I_ref. Der Zusammenhang verläuft über einen Spannungsbereich von etwa 4 Volt und eine Stromstärkebereich von etwa 4 Milli-Ampere im Wesentlichen linear. 3 shows a relationship between the output current I _out and the programming voltage 22 at the programming terminal 124 for an embodiment of the current mirror 100 with a planar RFET as the second transistor 120, at whose drain connection 123 the output current I _out is generated. The relationship shown applies to a constant reference current I _ref . The relationship is essentially linear over a voltage range of about 4 volts and a current range of about 4 milliamps.

4a illustriert einen Aufbau eines weiteren RFET, der in Ausführungsbeispielen des Stromspiegels insbesondere als zweiter Transistor 120 (aber auch als z.B. erster Transistor 110) eingesetzt werden kann. Dieser RFET ist nicht planar, sondern umfasst zur Steuerung der Ladungsträger einen an einer Schottky-Barriere eines Source-Anschlusses 121 platzierten Kontrollanschluss 123 und einen an einer Schottky-Barriere eines Drain-Anschlusses 122 platzierten Programmieranschluss 124. Der Kontrollanschluss 123 und der Programmieranschluss 124 sind an einem Nanodraht 128 angeordnet, der zwischen Source-Anschluss 121 und Drain-Anschluss 122 verläuft und den Kanal für die Ladungsträger bildet. Der Kontrollanschluss 123 und der Programmieranschluss 124 sind von dem Nanodraht 128, dem Source-Anschluss 121, dem Drain-Anschluss 122 und untereinander elektrisch isoliert. 4a 12 illustrates a structure of a further RFET, which can be used in exemplary embodiments of the current mirror, in particular as a second transistor 120 (but also as a first transistor 110, for example). This RFET is not planar, but includes a control terminal 123 placed on a Schottky barrier of a source terminal 121 and a programming terminal 124 placed on a Schottky barrier of a drain terminal 122 to control the charge carriers. The control terminal 123 and the programming terminal 124 are arranged on a nanowire 128, which runs between source connection 121 and drain connection 122 and forms the channel for the charge carriers. The control terminal 123 and the programming terminal 124 are electrically isolated from the nanowire 128, the source terminal 121, the drain terminal 122 and each other.

4b illustriert einen Aufbau eines weiteren RFET, der in Ausführungsbeispielen des Stromspiegels 100 insbesondere als zweiter Transistor 120 (aber auch als z.B. erster Transistor 110) eingesetzt werden kann. Dieser RFET umfasst zur Steuerung der Ladungsträger einen an einer Schottky-Barriere sowohl eines Source-Anschlusses 121 als auch eines Drain-Anschlusses 122 platzierten Programmieranschluss 124. Dadurch weist der Programmieranschluss 124 zwei Arme auf, zwischen denen ein Kontrollanschluss 123 angeordnet ist. Die Arme des Programmieranschlusses 124 und der Kontrollanschluss 123 umschließen mehrere gestapelte Nanodrähte 128 zwischen Source-Anschluss 121 und Drain-Anschluss 122. Kontrollanschluss 123 und Programmieranschluss 124 sind insbesondere von den Nanodrähten 128 elektrisch isoliert. 4b 12 illustrates a structure of a further RFET, which can be used in exemplary embodiments of the current mirror 100, in particular as a second transistor 120 (but also as a first transistor 110, for example). To control the charge carriers, this RFET comprises a programming connection 124 placed on a Schottky barrier of both a source connection 121 and a drain connection 122. As a result, the programming connection 124 has two arms, between which a control connection 123 is arranged. The arms of the programming terminal 124 and the control terminal 123 enclose a plurality of stacked nanowires 128 between the source terminal 121 and the drain terminal 122. In particular, the control terminal 123 and the programming terminal 124 are electrically isolated from the nanowires 128. FIG.

5 zeigt Schritte eines Verfahrens für eine Regelung eines Ausgangsstroms I_out in Abhängigkeit von einem Referenzstrom I_ref. Das Verfahren verwendet einen Stromspiegel 100 mit einem ersten Stromzweig 101 mit einem ersten Transistor 110 und einem zweiten Stromzweig 102 mit einem zweiten Transistor 120. Der erste Transistor 110 und der zweite Transistor 120 sind ausgebildet, um den Ausgangsstrom I_out basierend auf einem Potentialausgleich zwischen einem Kontrollanschluss 113 des ersten Transistors 110 und einem Kontrollanschluss 123 des zweiten Transistors 120 zu regeln. Der zweite Transistor 120 ist ein RFET, der ausgebildet ist, um basierend auf einer Programmierspannung 22 eine Kanalpolarität des zweiten Transistors 120 zu kontrollieren. 5 shows steps of a method for regulating an output current I _out as a function of a reference current I _ref . The method uses a current mirror 100 with a first current branch 101 with a first transistor 110 and a second current branch 102 with a second transistor 120. The first transistor 110 and the second transistor 120 are designed to output current I _out based on a potential equalization between a Control terminal 113 of the first transistor 110 and a control terminal 123 of the second transistor 120 to regulate. The second transistor 120 is an RFET configured to control a channel polarity of the second transistor 120 based on a programming voltage 22 .

Ein Schritt des Verfahrens umfasst ein Anlegen S110 einer Programmierspannung 22, um so über die Kanalpolarität einen Strom zwischen einem Source-Anschluss 121 und einem Drain-Anschluss 122 des RFET zu kontrollieren. Ein weiterer Schritt des Verfahrens umfasst ein Einstellen S120 eines Verhältnisses einer Stärke des Ausgangsstroms I_out zu einer Stärke des Referenzstroms I_ref durch die Programmierspannung 22.One step of the method includes applying S110 a programming voltage 22 in order to control a current between a source connection 121 and a drain connection 122 of the RFET via the channel polarity. A further step of the method includes setting S120 a ratio of a strength of the output current I _out to a strength of the reference current I _ref by the programming voltage 22.

Die in der Beschreibung, den Ansprüchen und den Figuren offenbarten Merkmale können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein.The features disclosed in the description, the claims and the figures can be essential for the implementation of the invention both individually and in any combination.

BezugszeichenlisteReference List

2121: Programmierspannung am ersten TransistorProgramming voltage at the first transistor
2222: Programmierspannung am zweiten TransistorProgramming voltage at the second transistor
2323: Spannung (Masse)voltage (mass)
2424: SpannungTension
3030: erster Widerstandfirst resistance
4040: zweiter Widerstandsecond resistance
100100: Stromspiegelcurrent mirror
110110: erster Transistorfirst transistor
111111: Source-Anschlusssource connection
112112: Drain-Anschlussdrain connection
113113: Kontrollanschlusscontrol port
114114: Programmieranschlussprogramming port
120120: zweiter Transistorsecond transistor
121121: Source-Anschlusssource connection
122122: Drain-Anschlussdrain connection
123123: Kontrollanschlusscontrol port
124, 124', 124''124, 124', 124'': Programmieranschlüsseprogramming connections
125125: obere Silizium aufweisende Schichttop silicon layer
126126: isolierende Schichtinsulating layer
127127: untere Silizium aufweisende Schichtlower silicon layer
128128: Nanodrahtnanowire
IrefIref: Referenzstromreference current
Ioutlout: Ausgangsstromoutput current
S110, S120S110, S120: Schritte eines Verfahrenssteps of a procedure

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents cited by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent Literature Cited

US6462527B1 [0006]

Claims

A current mirror (100) for controlling an output current (I _out ) as a function of a reference current (I _ref ), the current mirror (100) comprises a first current branch (101) with a first transistor (110); and a second current branch (102) with a second transistor (120), a control connection (113) of the first transistor (110) and a control connection (123) of the second transistor (120) being at the same potential, and the second transistor (120) has a programming terminal (124, 124', 124'') isolated from a channel for a programming voltage (22) and is designed to control a charge carrier density of the second transistor (120) based on the programming voltage (22) and thereby adjust a ratio of a magnitude of the output current (I _out ) to a magnitude of the reference current (I _ref ) in a continuous manner.

The current mirror (100) after claim 1 , wherein the first current branch (101) is designed to receive the reference current (I _ref ), and the second current branch (102) is designed to output the output current (I _out ).

The current mirror (100) according to any one of the preceding claims, wherein the first transistor (110) also has a programming connection (114) for a programming voltage (22) and is designed to determine a charge carrier density of the first transistor (110 ) and thereby adjust the ratio in a continuous manner.

The current mirror (100) according to any one of the preceding claims, wherein the first and/or the second transistor (110) is designed as an RFET and is designed to carry out an electrostatic doping of the first transistor (110) or of the second transistor (120) and thereby adjust the ratio.

The current mirror (100) after claim 4 , wherein the second transistor (120) and/or the first transistor (110) is a planar RFET, in which the programming terminal (114, 124) for the programming voltage (21, 22) is formed as a top gate isolated from a channel.

The current mirror (100) according to any one of the preceding claims, wherein the first and/or the second current branch (101, 102) comprise a multiplicity of transistors which can each be switched on individually or in groups in order in this way to have a base ratio of the magnitude of the output current (I _out ) to adjust the magnitude of the reference current (I _ref ).

The current mirror (100) according to any one of the preceding claims, wherein the first and/or the second current branch (101, 102) has at least two transistors, each with an input connection, an output connection and a control connection, and the input connection of one of the two transistors with an output connection of another which is connected to two transistors.

A method for regulating, by a current mirror (100), an output current (I _out ) depending on a reference current (I _ref ), the current mirror (100) having a first current branch (101) with a first transistor (110) and a second current branch (102) with a second transistor (120), wherein a control connection (113) of the first transistor (110) and a control connection (123) of the second transistor (120) are at the same potential, and wherein the second transistor ( 120) is designed to control a charge carrier density of the second transistor (120) based on a programming voltage (22), the method comprising: applying (S110) a programming voltage (22) in order to generate a current between a source connection via the channel polarity (121) and a drain (122) of the second transistor (120); and setting (S120), by the programming voltage (22), a ratio of a magnitude of the output current (I _out ) to a magnitude of the reference current (I _ref ).