DE102020208748B3 - Method for manufacturing a semiconductor component - Google Patents

Method for manufacturing a semiconductor component Download PDF

Info

Publication number
DE102020208748B3
DE102020208748B3 DE102020208748.2A DE102020208748A DE102020208748B3 DE 102020208748 B3 DE102020208748 B3 DE 102020208748B3 DE 102020208748 A DE102020208748 A DE 102020208748A DE 102020208748 B3 DE102020208748 B3 DE 102020208748B3
Authority
DE
Germany
Prior art keywords
layer
dopant
substrate
semiconductor
until
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020208748.2A
Other languages
German (de)
Inventor
Andreas Bächle
Rolf Aidam
Frank Rutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102020208748.2A priority Critical patent/DE102020208748B3/en
Application granted granted Critical
Publication of DE102020208748B3 publication Critical patent/DE102020208748B3/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes (1) mit folgenden Schritten: Bereitstellen eines Substrats (10), Abscheiden von zumindest einer ersten Schicht (11) auf dem Substrat, welche einen Verbindungshalbleiter enthält oder daraus besteht, Abscheiden von zumindest einer zweiten Schicht (12) auf dem Substrat, welche einen Verbindungshalbleiter enthält oder daraus besteht und weiterhin zumindest einen Dotierstoff enthält, wobei der zumindest eine Dotierstoff in einer Konzentration oberhalb der Löslichkeitsgrenze des Verbindungshalbleiters der zweiten Schicht (12) angeboten wird.The invention relates to a method for producing a semiconductor component (1) with the following steps: providing a substrate (10), depositing at least one first layer (11) on the substrate, which contains or consists of a compound semiconductor, depositing at least one second layer (12) on the substrate, which contains or consists of a compound semiconductor and furthermore contains at least one dopant, the at least one dopant being offered to the second layer (12) in a concentration above the solubility limit of the compound semiconductor.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten: Bereitstellen eines Substrates, Abscheiden von zumindest einer ersten Schicht auf dem Substrat, welche zumindest einen Verbindungshalbleiter enthält oder daraus besteht, und Abscheiden von zumindest einer zweiten Schicht auf dem Substrat, welche einen Verbindungshalbleiter enthält oder daraus besteht und weiterhin zumindest einen Dotierstoff enthält. Solche Verfahren können zur Herstellung von Kontakten oder anderen Strukturen von Halbleiterbauelementen verwendet werden.The invention relates to a method for producing a semiconductor component with the following steps: providing a substrate, depositing at least one first layer on the substrate, which contains or consists of at least one compound semiconductor, and depositing at least one second layer on the substrate, which is a compound semiconductor contains or consists of it and furthermore contains at least one dopant. Such methods can be used to produce contacts or other structures of semiconductor components.

Aus der Praxis ist bekannt, in das Kristallgefüge eines Halbleitermaterials einen Dotierstoff einzubringen, welcher Störstellen erzeugt und entweder als Donator oder als Akzeptor wirkt und dadurch eine definierte Leitfähigkeit des Halbleitermaterials ermöglicht. Durch Dotieren vorgebbarer Raumbereiche des Halbleiters können komplexe Bauelemente hergestellt werden, wie beispielsweise Dioden, Transistoren, Leuchtdioden oder Detektoren für optische Strahlung.It is known from practice to introduce a dopant into the crystal structure of a semiconductor material, which dopant generates impurities and acts either as a donor or as an acceptor and thereby enables a defined conductivity of the semiconductor material. By doping predeterminable spatial regions of the semiconductor, complex components can be produced, such as, for example, diodes, transistors, light-emitting diodes or detectors for optical radiation.

Zum Einbringen von Dotierstoffen ist aus der Offenlegungsschrift EP 0 723 301 A2 bekannt, den Dotierstoff durch Aufbringen einer Schicht und nachfolgendes Tempern in den Halbleiterkristall diffundieren zu lassen. Die als Dotierquelle verwendete Schicht wird nach der Dotierung wieder entfernt. Bei niedriger Diffusionskonstante kann die Dotierung jedoch unzulänglich und/oder langwierig sein.The laid-open specification describes the introduction of dopants EP 0 723 301 A2 known to allow the dopant to diffuse into the semiconductor crystal by applying a layer and subsequent annealing. The layer used as the doping source is removed again after the doping. If the diffusion constant is low, however, the doping can be inadequate and / or lengthy.

In der US 6 110 756 A ist ein Verfahren zur Herstellung eines Halbleiterlasers beschrieben. Hierbei soll zur Herstellung eines Kontaktes Zink als Dotierstoff in einen Verbindungshalbleiter eindiffundiert werden. Die als Dotierquelle verwendete Schicht wird nach der Dotierung wieder entfernt.In the U.S. 6,110,756 A describes a method for manufacturing a semiconductor laser. In this case, zinc is to be diffused into a compound semiconductor as a dopant in order to produce a contact. The layer used as the doping source is removed again after the doping.

D.G. Knight et al.: Growth of semi-insulating InGaAsP alloys using low-pressure MOCVD, Journal of Crystal Growth, Vol. 124, 1992, S. 352 - 357 , untersucht das Dotierverhalten von Fe in Schichten aus InGaAsP. Eisen bildet tiefe Störstellen, welche Nichtgleichgewichtsladungsträger binden und damit den elektrischen Widerstand erhöhen. DG Knight et al .: Growth of semi-insulating InGaAsP alloys using low-pressure MOCVD, Journal of Crystal Growth, Vol. 124, 1992, pp. 352-357 , investigates the doping behavior of Fe in layers made of InGaAsP. Iron forms deep imperfections which bind non-equilibrium charge carriers and thus increase the electrical resistance.

K. Köhler et al.: Diffusion of Mg dopant in metal-organic vapor-phase epitaxy grown GaN and AlxGa1-xN, J. Appl. Phys., Vol. 113, 2013, 073514 , beschreibt das Diffusionsverhalten von Magnesium in GaN und AlGaN bei unterschiedlichen Wachstumsbedingungen. K. Köhler et al .: Diffusion of Mg dopant in metal-organic vapor-phase epitaxy grown GaN and AlxGa1-xN, J. Appl. Phys., Vol. 113, 2013, 073514 , describes the diffusion behavior of magnesium in GaN and AlGaN under different growth conditions.

DE 10 2013 224 361 A1 offenbart ein Verfahren zur Herstellung eines Feldeffekttransistors, bei welchem dotierte Halbleiterbereiche dadurch hergestellt werden, dass der Dotierstoff bei der Herstellung des Halbleiters mittels MOCVD aus der Gasphase zugeführt wird. DE 10 2013 224 361 A1 discloses a method for producing a field effect transistor in which doped semiconductor regions are produced in that the dopant is supplied from the gas phase during production of the semiconductor by means of MOCVD.

Die Aufgabe der vorliegenden Erfindung besteht somit darin, Halbleitermaterialien rasch und zuverlässig zu dotieren.The object of the present invention is therefore to dope semiconductor materials quickly and reliably.

Die Aufgabe wird erfindungsgemäß durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung finden sich in den Unteransprüchen.The object is achieved according to the invention by a method according to claim 1. Advantageous further developments of the invention can be found in the subclaims.

Erfindungsgemäß wird vorgeschlagen, ein Halbleiterbauelement durch epitaktisches Wachstum einer Mehrzahl von Schichten auf einem Substrat herzustellen. Das hierfür verwendete Substrat kann selbst wiederum ein Halbleitermaterial oder ein Isolator sein. Beispielsweise kann das Substrat Silizium, Siliziumcarbid, Siliziumoxid, Saphir, Indiumphosphid oder ein anderes, an sich bekanntes Material sein. Das Substrat kann homogen aus einer einzigen Materiallage aufgebaut sein oder selbst wiederum eine oder mehrere vollflächig oder als Teilbeschichtung ausgeführte Schichten enthalten. Das Substrat kann einkristallin sein.According to the invention, it is proposed to produce a semiconductor component by epitaxial growth of a plurality of layers on a substrate. The substrate used for this can itself in turn be a semiconductor material or an insulator. For example, the substrate can be silicon, silicon carbide, silicon oxide, sapphire, indium phosphide or another material known per se. The substrate can be built up homogeneously from a single layer of material or can itself contain one or more layers designed over the entire surface or as a partial coating. The substrate can be monocrystalline.

Auf dieses Substrat wird zumindest eine erste Schicht abgeschieden, welche einen Verbindungshalbleiter enthält oder daraus besteht. Die Schicht kann epitaktisch abgeschieden werden, d. h. zumindest eine kristallografische Orientierung der ersten Schicht entspricht einer Orientierung des kristallinen Substrates. Die zumindest eine erste Schicht kann homo- oder heteroepitaktisch aufgewachsen werden, d. h. die erste Schicht kann dieselbe oder eine andere chemische Zusammensetzung haben wie das Substrat. Die erste Schicht kann dotiert oder undotiert sein und dementsprechend halbleitend oder isolierend oder semiisolierend sein.At least one first layer, which contains or consists of a compound semiconductor, is deposited on this substrate. The layer can be deposited epitaxially; H. at least one crystallographic orientation of the first layer corresponds to an orientation of the crystalline substrate. The at least one first layer can be grown homo- or heteroepitaxially, i. H. the first layer can have the same or a different chemical composition as the substrate. The first layer can be doped or undoped and accordingly semiconducting or insulating or semi-insulating.

Auf die solchermaßen erzeugte erste Schicht wird erfindungsgemäß zumindest eine zweite Schicht abgeschieden, welche ebenfalls einen Verbindungshalbleiter enthält oder daraus besteht. Auch die zweite Schicht kann epitaktisch auf der ersten Schicht erzeugt werden. Auch in diesem Fall kann die zweite Schicht homo- oder heteroepitaktisch abgeschieden werden. Weiterhin enthält die zweite Schicht zumindest einen Dotierstoff, welcher eine vorgebbare Leitfähigkeit in der zweiten Schicht bewirkt. Der Dotierstoff kann ein Donator oder ein Akzeptor sein und dementsprechend eine n- oder eine p-Leitfähigkeit bewirken.According to the invention, at least one second layer, which likewise contains or consists of a compound semiconductor, is deposited on the first layer produced in this way. The second layer can also be produced epitaxially on the first layer. In this case too, the second layer can be deposited homo- or heteroepitaxially. Furthermore, the second layer contains at least one dopant which brings about a predeterminable conductivity in the second layer. The dopant can be a donor or an acceptor and accordingly bring about an n- or a p-conductivity.

Die Abscheidung der ersten und zweiten Schichten kann mittels Gasphasenepitaxie erfolgen, beispielsweise mittels Metall-organischer chemischer Gasphasenabscheidung (metal-organic chemical vapour deposition, MOCVD) oder Metall-organischer Gasphasenepitaxie (metal-organic vapour phase epitaxy, MOVPE) oder Molekularstrahlepitaxie (molecular beam epitaxy, MBE) oder anderen, hier nicht explizit genannten Verfahren.The first and second layers can be deposited by means of gas phase epitaxy, for example by means of metal-organic chemical vapor deposition (MOCVD) or metal-organic chemical vapor deposition. organic gas phase epitaxy (metal-organic vapor phase epitaxy, MOVPE) or molecular beam epitaxy (MBE) or other methods not explicitly mentioned here.

Erfindungsgemäß wird nun vorgeschlagen, den zumindest einen Dotierstoff während der Abscheidung der zweiten Schicht in einer Konzentration oberhalb der Löslichkeitsgrenze des Verbindungshalbleiters der zweiten Schicht anzubieten. Unter der Löslichkeitsgrenze wird dabei eine Konzentration verstanden, bei welcher der Dotierstoff in einer eigenen festen Phase im Kristall ausfällt und die dotierende Wirkung aufhört. Die Löslichkeitsgrenze kann abhängig sein von der Temperatur und/oder dem Dotierstoff und/oder dem Material der zweiten Schicht. Dieses Merkmal hat die Wirkung, dass der Dotierstoff bereits während der Abscheidung der zweiten Schicht in die erste Schicht eindiffundiert und diese gleichfalls dotiert. Auf einen eigenen Verfahrensschritt zur dotierung der ersten Schicht vor oder nach der Herstellung der zweiten Schicht kann verzichtet werden.According to the invention, it is now proposed to offer the at least one dopant during the deposition of the second layer in a concentration above the solubility limit of the compound semiconductor of the second layer. The solubility limit is understood to mean a concentration at which the dopant precipitates in its own solid phase in the crystal and the doping effect ceases. The solubility limit can be dependent on the temperature and / or the dopant and / or the material of the second layer. This feature has the effect that the dopant already diffuses into the first layer during the deposition of the second layer and also dopes it. A separate process step for doping the first layer before or after the production of the second layer can be dispensed with.

Erfindungsgemäß wurde erkannt, dass die Dotierung der ersten Schicht auf diese Weise schneller und/oder zuverlässiger und/oder in höherer Konzentration erfolgen kann, als durch Anbieten des Dotierstoffes aus der Gasphase oder durch Abscheiden des metallischen Dotierstoffes und nachfolgendes Tempern. Gleichwohl kann die Konzentration des Dotierstoffes in der zur Abscheidung der zweiten Schicht verwendeten Vakuumkammer reduziert sein, sodass die Kontamination nachfolgender Schichten mit dem Dotierstoff und/oder aufwendige Reinigungsschritte der Vakuumkammer vermieden werden können. Bei dem erfindungsgemäß vorgeschlagenen Verfahren findet somit gleichzeitig epitaktisches Wachstum der zweiten Schicht und selektive Eindiffusion des Dotierstoffes in die erste Schicht statt. Hierdurch können in einigen Ausführungsformen der Erfindung zusätzliche Verfahrensschritte, wie beispielsweise eine Wärmebehandlung, unterbleiben. In einigen Ausführungsformen der Erfindung kann die Dotierung der ersten Schicht rascher und in höherer Konzentration erfolgen, da eine nachträgliche Dotierung durch die zweite Schicht hindurch durch die zusätzliche, durch die zweite Schicht bewirkte Diffusionsbarriere erschwert sein kann. Somit kann die Dotierung der ersten Schicht rascher und zuverlässiger erfolgen.According to the invention, it was recognized that the doping of the first layer in this way can take place faster and / or more reliably and / or in a higher concentration than by offering the dopant from the gas phase or by depositing the metallic dopant and subsequent annealing. Nevertheless, the concentration of the dopant in the vacuum chamber used to deposit the second layer can be reduced, so that the contamination of subsequent layers with the dopant and / or costly cleaning steps of the vacuum chamber can be avoided. In the method proposed according to the invention, epitaxial growth of the second layer and selective diffusion of the dopant into the first layer thus take place at the same time. As a result, in some embodiments of the invention, additional method steps, such as, for example, a heat treatment, can be omitted. In some embodiments of the invention, the first layer can be doped more quickly and in a higher concentration, since subsequent doping through the second layer can be made more difficult by the additional diffusion barrier brought about by the second layer. The first layer can thus be doped more quickly and more reliably.

In einigen Ausführungsformen der Erfindung kann das Abscheiden der ersten Schicht und/oder der zweiten Schicht mittels MOCVD oder MOVPE oder MBE erfolgen. Dies erlaubt die Durchführung des Verfahrens mit gängigen Vorrichtungen und Verfahren der Halbleitertechnologie, welche einfach in bestehende Produktionsanlagen integriert werden können.In some embodiments of the invention, the first layer and / or the second layer can be deposited by means of MOCVD or MOVPE or MBE. This allows the method to be carried out using conventional devices and methods of semiconductor technology, which can be easily integrated into existing production systems.

In einigen Ausführungsformen der Erfindung kann die Substrattemperatur zwischen etwa 400 °C und etwa 650 °C betragen. In anderen Ausführungsformen der Erfindung kann die Substrattemperatur zwischen 460 °C und etwa 620 °C betragen. In wiederum anderen Ausführungsformen der Erfindung kann die Temperatur des Substrates zwischen etwa 460 °C und etwa 580 °C gewählt sein. Diese Temperaturen ermöglichen einerseits eine hohe kristalline Qualität des abgeschiedenen Materials der zweiten Schicht und andererseits eine zügige Diffusion des Dotierstoffes in die zweite Schicht.In some embodiments of the invention, the substrate temperature can be between about 400 ° C and about 650 ° C. In other embodiments of the invention, the substrate temperature can be between 460 ° C and about 620 ° C. In still other embodiments of the invention, the temperature of the substrate can be selected between about 460 ° C and about 580 ° C. These temperatures enable, on the one hand, a high crystalline quality of the deposited material of the second layer and, on the other hand, rapid diffusion of the dopant into the second layer.

In einigen Ausführungsformen der Erfindung kann der Verbindungshalbleiter der ersten Schicht und/oder der zweiten Schicht ausgewählt sein aus InP oder InGaAs oder GaAs oder GaSb oder InAs oder GaP oder AlAs oder AlP oder InAlAs oder GaN oder AlGaN oder GaInAsP oder GaInAlAs oder GaInA1P oder AlInAsP. Fallweise kann der Verbindungshalbleiter der ersten und/oder der zweiten Schicht ein anderer, hier nicht explizit genannter III-V-Verbindungshalbleiter sein oder einen solchen enthalten. In einigen Ausführungsformen der Erfindung kann ein III-V-Verbindungshalbleiter eine binäre, ternäre oder quaternäre Verbindung eines Gruppe III-Nitrides oder eines Gruppe III-Phosphids oder eines Gruppe III-Arsenids sein. Diese Materialien können für Leistungshalbleiter oder optoelektronische Bauelemente verwendet werden. Insbesondere ermöglicht das erfindungsgemäße Verfahren die Herstellung eines ohmschen Kontakts, um einem Bauelement einen Betriebsstrom zuzuführen oder die in einem Detektor erzeugten Ladungsträger abzuführen.In some embodiments of the invention, the compound semiconductor of the first layer and / or the second layer can be selected from InP or InGaAs or GaAs or GaSb or InAs or GaP or AlAs or AlP or InAlAs or GaN or AlGaN or GaInAsP or GaInAlAs or GaInA1P or AlInAsP. In some cases, the compound semiconductor of the first and / or the second layer can be another III-V compound semiconductor not explicitly mentioned here or contain one. In some embodiments of the invention, a III-V compound semiconductor can be a binary, ternary or quaternary compound of a group III nitride or a group III phosphide or a group III arsenide. These materials can be used for power semiconductors or optoelectronic components. In particular, the method according to the invention enables the production of an ohmic contact in order to supply an operating current to a component or to dissipate the charge carriers generated in a detector.

In einigen Ausführungsformen der Erfindung kann der zumindest eine Dotierstoff ausgewählt sein aus Zink und/oder Cadmium und/oder Magnesium und/oder Eisen. Hiermit können p- oder n-leitende Halbleiter oder auch semiisolierende Halbleiter erzeugt werden.In some embodiments of the invention, the at least one dopant can be selected from zinc and / or cadmium and / or magnesium and / or iron. This can be used to produce p- or n-conducting semiconductors or semi-insulating semiconductors.

In einigen Ausführungsformen der Erfindung können Teilflächen der Oberseite der ersten Schicht vor der Abscheidung der zweiten Schicht mit einer Maske versehen werden. Diese ermöglicht die nur teilweise Abscheidung der zweiten Schicht mit gleichzeitiger Dotierung der darunter befindlichen Teilflächen der ersten Schicht.In some embodiments of the invention, partial areas of the top side of the first layer can be provided with a mask before the deposition of the second layer. This enables only partial deposition of the second layer with simultaneous doping of the sub-areas of the first layer located underneath.

In einigen Ausführungsformen der Erfindung kann die Maske eine Hartmaske sein oder eine solche enthalten, welche beispielsweise SiOx oder SiN oder SiOxNy enthält oder daraus besteht. In anderen Ausführungsformen der Erfindung kann die Maske einen Fotolack enthalten oder daraus bestehen. Diese Masken sind mit gängigen Verfahren der Halbleitertechnologie herstellbar und strukturierbar, sodass die Integration des erfindungsgemäßen Verfahrens im Bestehen der Halbleiterfertigungslinien einfach möglich ist.In some embodiments of the invention, the mask can be or contain a hard mask which contains or consists of , for example, SiO x or SiN or SiO x N y. In other embodiments of the invention, the mask can contain or consist of a photoresist. These masks can be produced and structured using common methods of semiconductor technology, so that the integration of the method according to the invention in the Existence of the semiconductor production lines is easily possible.

Erfindungsgemäß verbleibt die zweite Schicht auf der ersten Schicht und stellt dauerhaft einen Bestandteil des Halbleiterbauelementes dar.According to the invention, the second layer remains on the first layer and is a permanent part of the semiconductor component.

In einigen Ausführungsformen der Erfindung kann der Dotierstoff etwa 5 nm bis etwa 1500 nm oder etwa 10 nm bis etwa 800 nm oder etwa 30 nm bis etwa 300 nm oder etwa 5 nm bis etwa 200 nm oder etwa 10 nm bis etwa 100 nm oder etwa 30 nm bis etwa 80 nm in in die erste Schicht eindiffundieren. Dies ermöglicht die zuverlässige Herstellung ohmscher Kontakte im Halbleiterbauelement.In some embodiments of the invention, the dopant can be about 5 nm to about 1500 nm or about 10 nm to about 800 nm or about 30 nm to about 300 nm or about 5 nm to about 200 nm or about 10 nm to about 100 nm or about 30 nm diffuse nm to about 80 nm into the first layer. This enables the reliable production of ohmic contacts in the semiconductor component.

In einigen Ausführungsformen der Erfindung kann auf die Oberseite der zweiten Schicht eine optionale dritte Schicht abgeschieden werden. Die dritte Schicht kann ebenfalls eine dotierte Halbleiterschicht oder auch eine Metallschicht sein, um beispielsweise Schottky-Kontakte oder ohmsche Kontakte im Halbleiterbauelement auszubilden.In some embodiments of the invention, an optional third layer can be deposited on top of the second layer. The third layer can also be a doped semiconductor layer or a metal layer, for example in order to form Schottky contacts or ohmic contacts in the semiconductor component.

In einigen Ausführungsformen der Erfindung kann das Abscheiden der zweiten Schicht und der dritten Schicht ohne Wachstumsunterbrechung erfolgen. Hierdurch wird die Kontamination der Oberfläche der ersten Schicht vermieden, sodass die Qualität der hergestellten Halbleiterschichten verbessert sein kann.In some embodiments of the invention, the second layer and the third layer can be deposited without interrupting growth. This avoids contamination of the surface of the first layer, so that the quality of the semiconductor layers produced can be improved.

In einigen Ausführungsformen der Erfindung kann in die erste Schicht nach Aufbringen der Maske vor dem Abscheiden der zweiten Schicht eine Ausnehmung geätzt werden. Hierdurch kann der Dotierstoff tiefer in die erste Schicht eindringen, beispielsweise bis an die untere Grenzfläche der ersten Schicht und/oder in eine darunter angeordnete Zwischenschicht. Dadurch können auch unterhalb der ersten Schicht angeordnete Halbleiterschichten zuverlässig kontaktiert werden.In some embodiments of the invention, after the mask has been applied, a recess can be etched into the first layer before the second layer is deposited. As a result, the dopant can penetrate deeper into the first layer, for example up to the lower boundary surface of the first layer and / or into an intermediate layer arranged below. As a result, contact can also be made reliably with semiconductor layers arranged below the first layer.

Nachfolgend soll die Erfindung anhand von Figuren ohne Beschränkung des allgemeinen Erfindungsgedankens näher erläutert werden. Dabei zeigen die Figuren jeweils einen Querschnitt durch ein erfindungsgemäßes Halbleiterbauelement während verschiedener Verfahrensschritte des erfindungsgemäßen Herstellungsverfahrens.

  • 1 bis 5 zeigen eine erste Ausführungsform der Erfindung.
  • 1, 2 und 6 bis 9 zeigen eine zweite Ausführungsform der Erfindung.
The invention is to be explained in more detail below with reference to figures without restricting the general inventive concept. The figures each show a cross section through a semiconductor component according to the invention during various method steps of the manufacturing method according to the invention.
  • 1 until 5 show a first embodiment of the invention.
  • 1 , 2 and 6th until 9 show a second embodiment of the invention.

Anhand der 1 bis 5 wird eine erste Ausführungsform der Erfindung näher erläutert. 1 zeigt einen Querschnitt durch ein Halbleiterbauelement nach der Durchführung der ersten Verfahrensschritte.Based on 1 until 5 a first embodiment of the invention is explained in more detail. 1 shows a cross section through a semiconductor component after the first method steps have been carried out.

Dargestellt ist ein Substrat 10, welches im dargestellten Ausführungsbeispiel InP enthält und mit Schwefel dotiert ist. Das Substrat kann (100) orientiert sein. Im dargestellten Ausführungsbeispiel ist das Substrat mit Schwefel mit einer Konzentration von etwa 3·1018 cm-3 bis etwa 8·1018 cm-3 dotiert. Aufgrund dieser Dotierung ist das Substrat n-leitend.A substrate is shown 10 , which in the illustrated embodiment contains InP and is doped with sulfur. The substrate can be (100) oriented. In the exemplary embodiment shown, the substrate is doped with sulfur at a concentration of approximately 3 · 10 18 cm -3 to approximately 8 · 10 18 cm -3. Because of this doping, the substrate is n-conductive.

Auf dem Substrat 10 ist zumindest eine erste Schicht 11 abgeschieden, welche im dargestellten Beispiel InP enthält und entweder nominell undotiert ist oder mit Silizium dotiert sein kann. Unter einer undotierten Schicht wird für die Zwecke der vorliegenden Beschreibung eine Schicht verstanden, welche ohne Zugabe eines Dotierstoffes hergestellt wurde. Dies schließt den Einbau von Verunreinigungen in das Halbleitermaterial nicht aus.On the substrate 10 is at least a first layer 11 deposited, which contains InP in the example shown and is either nominally undoped or can be doped with silicon. For the purposes of the present description, an undoped layer is understood to mean a layer which was produced without the addition of a dopant. This does not exclude the incorporation of impurities into the semiconductor material.

Im dargestellten Ausführungsbeispiel befinden sich zwischen der ersten Schicht 11 und dem Substrat 10 noch zwei Zwischenschichten, wobei die erste Zwischenschicht 31 InGaAs enthält und nominell undotiert ist. Die zweite Zwischenschicht 32, welche unmittelbar auf dem Substrat 10 abgeschieden ist, enthält InP und ist mit Silizium dotiert. In the illustrated embodiment, there are between the first layer 11 and the substrate 10 two more intermediate layers, with the first intermediate layer 31 Contains InGaAs and is nominally undoped. The second intermediate layer 32 which are directly on the substrate 10 is deposited, contains InP and is doped with silicon.

Damit kann das in 1 dargestellte Substrat mit der ersten Schicht 11 und den ersten und zweiten Zwischenschichten 31 und 32 als Basis für die Herstellung eines Infrarotdetektors dienen.This can be done in 1 shown substrate with the first layer 11 and the first and second intermediate layers 31 and 32 serve as the basis for the manufacture of an infrared detector.

In dem in 2 dargestellten nächsten Verfahrensschritt wird auf die Oberseite 111 der ersten Schicht 11 eine Maske 2 auf Teilflächen 115 abgeschieden. Die Maske 2 kann SiO2 enthalten oder daraus bestehen. Die Maske 2 kann entweder auf einen strukturierten Fotolack abgeschieden werden, sodass nur die Teilflächen 115 von der Maske bedeckt werden. Alternativ kann die Maske 2 vollflächig auf der Oberseite 111 abgeschieden und nachfolgend durch Maskieren und Ätzen wieder teilweise entfernt werden.In the in 2 The next step shown is on the top 111 the first layer 11 a mask 2 on partial areas 115 deposited. The mask 2 may contain or consist of SiO 2. The mask 2 can either be deposited on a structured photoresist, so that only the partial areas 115 be covered by the mask. Alternatively, the mask 2 all over the top 111 deposited and subsequently partially removed again by masking and etching.

3 zeigt den nächsten Verfahrensschritt, nämlich das Abscheiden einer zweiten Schicht 12, welche InP enthält und mit Zink dotiert ist. Bei der Herstellung der zweiten Schicht 12 wird dabei so viel Zink zugegeben, dass die Löslichkeitsgrenze in der zweiten Schicht 12 überschritten wird. Dieses Merkmal hat die Wirkung, dass der Dotierstoff, im vorliegenden Fall Zink, nicht nur die zweite Schicht dotiert, sondern auch in die erste Schicht 11 eindiffundiert und dort unterhalb der zweiten Schicht 12 einen dotierten Bereich 4 erzeugt. Erfindungsgemäß wurde erkannt, dass die Konzentration des Dotierstoffes im dotierten Bereich 4 durch gleichzeitiges Wachstum der zweiten Schicht 12 besser kontrollierbar und einstellbar ist als bei bekannten Verfahren. Darüber hinaus diffundiert der Dotierstoff 4 auch nicht wieder aus der ersten Schicht hinaus, wie dies nach dem Stand der Technik erfolgt, wenn zunächst der dotierte Bereich 4 und im Anschluss daran die zweite Schicht 12 hergestellt wird. Darüber hinaus kann die laterale Ausdehnung des dotierten Bereichs 4 besser kontrolliert werden als bei bekannten Verfahren und durch die Gleichzeitigkeit von Schichtwachstum der zweiten Schicht 12 und Dotierung des dotierten Bereichs 4 kann Zeit für die Herstellung des Halbleiterbauelementes 1 eingespart werden. 3 shows the next process step, namely the deposition of a second layer 12th which contains InP and is doped with zinc. When making the second layer 12th so much zinc is added that the solubility limit in the second layer 12th is exceeded. This feature has the effect that the dopant, in the present case zinc, not only dopes the second layer, but also into the first layer 11 diffused in and there below the second layer 12th a doped area 4th generated. According to the invention it was recognized that the concentration of the dopant in the doped area 4th by simultaneous growth of the second layer 12th better controllable and is adjustable than with known methods. In addition, the dopant diffuses 4th also not out of the first layer again, as is done according to the prior art, if the doped region is first 4th and then the second shift 12th will be produced. In addition, the lateral extent of the doped area 4th are better controlled than with known methods and by the simultaneity of layer growth of the second layer 12th and doping the doped region 4th can take time to manufacture the semiconductor component 1 can be saved.

In einigen Ausführungsformen der Erfindung kann die Schichtdicke der zweiten Schicht 12 zwischen etwa 5 nm und etwa 200 nm betragen. Diese Schichtdicke kann in weniger als etwa 3 min oder weniger als etwa 2 min oder weniger als etwa 1 min auf der Oberfläche 111 der ersten Schicht 11 abgeschieden werden, wobei sich der dotierte Bereich 4 in derselben Zeit ausbildet.In some embodiments of the invention, the layer thickness of the second layer can 12th be between about 5 nm and about 200 nm. This layer thickness can be on the surface in less than about 3 minutes, or less than about 2 minutes, or less than about 1 minute 111 the first layer 11 are deposited, with the doped area 4th trains at the same time.

4 zeigt, wie auf der Oberseite 121 der zweiten Schicht 12 eine dritte Schicht 13 abgeschieden wird. Die dritte Schicht 13 enthält im dargestellten Ausführungsbeispiel InGaAs und ist ebenfalls mit Zink dotiert. Die zweite Schicht 12 und die dritte Schicht 13 können mit oder ohne Wachstumsunterbrechung aufgewachsen werden. Die dritte Schicht 13 kann unabhängig vom Diffusionsprozess optimal dotiert werden. Insbesondere kann der Zinkgehalt der dritten Schicht 13 unterhalb der Diffusionsgrenze von InGaAs von etwa 2·1019 cm-3 bleiben. Hierdurch kann eine zusätzliche Eindiffusion in die darunterliegende zweite Schicht 12 und/oder erste Schicht 11 vermieden werden. Dies kann die elektrische Leitfähigkeit eines solchermaßen erzeugten Metall-Halbleiter-Kontakts verbessern. 4th shows how on the top 121 the second layer 12th a third layer 13th is deposited. The third layer 13th In the exemplary embodiment shown, it contains InGaAs and is also doped with zinc. The second layer 12th and the third layer 13th can be grown with or without a break in growth. The third layer 13th can be optimally doped regardless of the diffusion process. In particular, the zinc content of the third layer 13th remain below the diffusion limit of InGaAs of about 2 · 10 19 cm -3. This allows an additional diffusion into the second layer below 12th and / or first layer 11 be avoided. This can improve the electrical conductivity of a metal-semiconductor contact produced in this way.

Im Stand der Technik wird der Dotierstoff hingegen nach der Herstellung der InGaAs-Schicht eindiffundiert. In diesem Fall stellt die dritte Schicht 13 eine Diffusionsbarriere dar, welche die Dotierung der ersten Schicht 11 und der zweiten Schicht 12 behindert.In the prior art, however, the dopant is diffused in after the InGaAs layer has been produced. In this case, the third layer represents 13th a diffusion barrier, which is the doping of the first layer 11 and the second layer 12th with special needs.

5 zeigt das Halbleiterbauelement nach Abschluss des erfindungsgemäßen Verfahrens. Wie aus 5 erkennbar ist, wurde die Maske 2 entfernt, sodass die zweite Schicht 12 und die dritte Schicht 13 auf der Oberfläche 111 der ersten Schicht 11 angeordnet sind und durch Abscheiden zusätzlicher Schichten, welche ein Metall oder eine Legierung enthalten können, zu einem vollständigen ohmschen Kontakt weiterprozessiert werden können. 5 shows the semiconductor component after completion of the method according to the invention. How out 5 is recognizable, the mask was 2 removed so the second layer 12th and the third layer 13th on the surface 111 the first layer 11 are arranged and can be processed further to a complete ohmic contact by depositing additional layers, which may contain a metal or an alloy.

Die erste Schicht 11, die zweite Schicht 12 und die dritte Schicht 13 können in einigen Ausführungsformen der Erfindung durch metallorganische Gasphasenepitaxie (MOVPE) hergestellt sein. In diesem Fall kann Zink als Dotierstoff in Form von Dimethylzink, Diethylzink oder einer ähnlichen metallorganischen Verbindung eingebracht werden. Die Konzentration kann dabei geringer sein als bei der Eindiffusion von Zink in die erste Schicht 11 ohne gleichzeitiges Wachstum der zweiten Schicht 12. Hierdurch kann in einigen Ausführungsformen der Erfindung ein separater Reinigungsschritt der Vakuumkammer oder das Verbringen des Substrates 10 in eine andere Vorrichtung vermieden werden, sodass die Herstellung des Halbleiterbauelementes einfacher und kostengünstiger erfolgen kann und Oberflächenkontaminationen vermieden werden.The first layer 11 , the second layer 12th and the third layer 13th may be produced by organometallic gas phase epitaxy (MOVPE) in some embodiments of the invention. In this case, zinc can be introduced as a dopant in the form of dimethyl zinc, diethyl zinc or a similar organometallic compound. The concentration can be lower than with the diffusion of zinc into the first layer 11 without simultaneous growth of the second layer 12th . In some embodiments of the invention, this allows a separate cleaning step of the vacuum chamber or the transfer of the substrate 10 can be avoided in another device, so that the production of the semiconductor component can be done more easily and cost-effectively and surface contamination can be avoided.

Nachfolgend wird anhand der 1, 2 und 6 bis 9 eine zweite Ausführungsform der Erfindung näher erläutert. Gleiche Bestandteile der Erfindung sind mit gleichen Bezugszeichen versehen, so dass sich die Beschreibung auf die Wesentlichen Unterschiede beschränkt.The following is based on the 1 , 2 and 6th until 9 a second embodiment of the invention explained in more detail. The same components of the invention are provided with the same reference symbols, so that the description is limited to the essential differences.

Auch in der zweiten Ausführungsform wird das Halbleiterbauelement vorbereitet, wie anhand der 1 und 2 bereits erläutert.In the second embodiment, too, the semiconductor component is prepared, as on the basis of FIG 1 and 2 already explained.

Wie 6 jedoch zeigt, wird sodann nicht unmittelbar die zweite Schicht 12 auf die Oberfläche 111 der ersten Schicht 11 abgeschieden. Vielmehr wird die erste Schicht 11 durch die Maske 2 hindurch teilweise abgetragen, beispielsweise durch nass- oder trockenchemisches Ätzen. Hierdurch entsteht in der ersten Schicht 11 eine Ausnehmung 116, welche beispielsweise eine Tiefe von etwa 5 nm bis etwa 100 nm aufweisen kann. Dieses Merkmal hat die Wirkung, dass der nachfolgend ausgebildete, in 7 dargestellte dotierte Bereich 4 bis zur ersten Zwischenschicht 31 reicht und hierdurch die elektrische Leitfähigkeit verbessert oder eine andere elektrische Eigenschaft des Bauelements ermöglicht sein kann.As 6th however, then the second layer is not immediately shown 12th on the surface 111 the first layer 11 deposited. Rather, the first layer is 11 through the mask 2 partially removed through it, for example by wet or dry chemical etching. This creates in the first layer 11 a recess 116 which, for example, can have a depth of about 5 nm to about 100 nm. This feature has the effect that the in 7th shown doped area 4th up to the first intermediate layer 31 is sufficient and thereby the electrical conductivity is improved or another electrical property of the component can be made possible.

Wie in 7 ersichtlich ist, erfolgt sodann die Abscheidung der zweiten Schicht 12, welche ebenfalls InP enthält und mit Zink als Dotierstoff versehen ist, in die Ausnehmung 116. Hierdurch bildet sich unterhalb der zweiten Schicht 12 wiederum ein dotierter Bereich 4 in der ersten Schicht 11 aus.As in 7th As can be seen, the second layer is then deposited 12th , which also contains InP and is provided with zinc as a dopant, into the recess 116 . This forms below the second layer 12th again a doped area 4th in the first shift 11 the end.

Nach Fertigstellung der zweiten Schicht 12 wird ohne Wachstumsunterbrechung eine dritte Schicht 13 abgeschieden, welche wiederum InGaAs enthält und ebenfalls mit Zink dotiert ist, wie vorstehend anhand von 4 beschrieben wurde.After finishing the second layer 12th becomes a third layer without interrupting growth 13th deposited, which in turn contains InGaAs and is also doped with zinc, as above with reference to FIG 4th has been described.

Wie aus 9 ersichtlich ist, ist die zweite Schicht 12 nach dem Entfernen der Maske 2 vollständig in der ersten Schicht 11 eingebettet und durch die dritte Schicht 13 nach oben abgeschlossen. Die dritte Schicht 13 kann entweder bündig zur Oberfläche 111 der ersten Schicht 11 ausgeführt sein oder aber wie in 9 dargestellt einen leichten Oberflächenversatz aufweisen.How out 9 can be seen is the second layer 12th after removing the mask 2 completely in the first layer 11 embedded and through the third layer 13th completed at the top. The third layer 13th can either be flush with the surface 111 the first layer 11 be executed or as in 9 shown have a slight surface offset.

Claims (10)

Verfahren zur Herstellung eines Halbleiterbauelementes (1) mit folgenden Schritten: Bereitstellen eines Substrats (10), Abscheiden von zumindest einer ersten Schicht (11) auf dem Substrat, welche einen Verbindungshalbleiter enthält oder daraus besteht, Abscheiden von zumindest einer zweiten Schicht (12) auf der Oberfläche (111) der ersten Schicht (11), wobei die zweite Schicht einen Verbindungshalbleiter enthält oder daraus besteht und weiterhin zumindest einen Dotierstoff enthält, dadurch gekennzeichnet, dass der zumindest eine Dotierstoff in einer Konzentration oberhalb seiner Löslichkeitsgrenze im Verbindungshalbleiter der zweiten Schicht (12) angeboten wird und wobei die zweite Schicht auf der ersten Schicht verbleibt und einen Bestandteil des Halbleiterbauelementes bildet.Method for producing a semiconductor component (1) with the following steps: providing a substrate (10), depositing at least one first layer (11) on the substrate which contains or consists of a compound semiconductor, depositing at least one second layer (12) the surface (111) of the first layer (11), wherein the second layer contains or consists of a compound semiconductor and furthermore contains at least one dopant, characterized in that the at least one dopant in a concentration above its solubility limit in the compound semiconductor of the second layer (12 ) is offered and wherein the second layer remains on the first layer and forms a component of the semiconductor component. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Abscheiden der ersten Schicht (11) und der zweiten Schicht (12) mittels MOCVD oder MOVPE oder MBE erfolgt.Procedure according to Claim 1 , characterized in that the first layer (11) and the second layer (12) are deposited by means of MOCVD or MOVPE or MBE. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Substrattemperatur zwischen etwa 400 °C und etwa 650 °C oder zwischen etwa 460 °C und etwa 620 °C oder zwischen etwa 460 °C und etwa 580 °C gewählt ist.Procedure according to Claim 1 or 2 , characterized in that the substrate temperature is selected between about 400 ° C and about 650 ° C or between about 460 ° C and about 620 ° C or between about 460 ° C and about 580 ° C. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Verbindungshalbleiter der ersten Schicht (11) und/oder der zweiten Schicht (12) ausgewählt ist aus einem III-V-Verbindungshalbleiter oder InP oder InGaAs oder GaAs oder GaSb oder InAs oder GaP oder AlAs oder AlP oder InAlAs oder GaN oder AlGaN oder GaInAsP oder GaInAlAs oder GaInA1P oder AlInAsP.Method according to one of the Claims 1 until 3 , characterized in that the compound semiconductor of the first layer (11) and / or the second layer (12) is selected from a III-V compound semiconductor or InP or InGaAs or GaAs or GaSb or InAs or GaP or AlAs or AlP or InAlAs or GaN or AlGaN or GaInAsP or GaInAlAs or GaInA1P or AlInAsP. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der zumindest eine Dotierstoff ausgewählt ist aus Zink und/oder Cadmium und/oder Magnesium und/oder Eisen.Method according to one of the Claims 1 until 4th , characterized in that the at least one dopant is selected from zinc and / or cadmium and / or magnesium and / or iron. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass Teilflächen (115) der Oberseite (111) der ersten Schicht (11) vor der Abscheidung der zweiten Schicht mit einer Maske (2) versehen werden.Method according to one of the Claims 1 until 5 , characterized in that partial areas (115) of the upper side (111) of the first layer (11) are provided with a mask (2) before the deposition of the second layer. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Dotierstoff etwa 5 nm bis etwa 1500 nm oder etwa 10 nm bis etwa 800 nm oder etwa 30 nm bis etwa 300 nm in die erste Schicht eindiffundiert.Method according to one of the Claims 1 until 6th , characterized in that the dopant diffuses about 5 nm to about 1500 nm or about 10 nm to about 800 nm or about 30 nm to about 300 nm into the first layer. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass auf der Oberseite (121) der zweiten Schicht (12) eine dritte Schicht (13) abgeschieden wird.Method according to one of the Claims 1 until 7th , characterized in that a third layer (13) is deposited on the upper side (121) of the second layer (12). Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Maske (2) SiOx oder SiN oder SiOxNy oder einen Photolack enthält oder daraus besteht.Method according to one of the Claims 6 until 8th , characterized in that the mask (2) contains or consists of SiO x or SiN or SiO x N y or a photoresist. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass in die erste Schicht (11) durch die Maske (2) vor dem Abscheiden der zweiten Schicht eine Ausnehmung (116) geätzt wird.Method according to one of the Claims 6 until 9 , characterized in that a recess (116) is etched into the first layer (11) through the mask (2) before the second layer is deposited.
DE102020208748.2A 2020-07-14 2020-07-14 Method for manufacturing a semiconductor component Active DE102020208748B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020208748.2A DE102020208748B3 (en) 2020-07-14 2020-07-14 Method for manufacturing a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020208748.2A DE102020208748B3 (en) 2020-07-14 2020-07-14 Method for manufacturing a semiconductor component

Publications (1)

Publication Number Publication Date
DE102020208748B3 true DE102020208748B3 (en) 2021-10-21

Family

ID=77920178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020208748.2A Active DE102020208748B3 (en) 2020-07-14 2020-07-14 Method for manufacturing a semiconductor component

Country Status (1)

Country Link
DE (1) DE102020208748B3 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0723301A2 (en) 1995-01-23 1996-07-24 Sumitomo Electric Industries, Inc. Compound semiconductor photodetector and method of making same
US6110756A (en) 1993-11-01 2000-08-29 Matsushita Electric Industrial Co., Ltd. Method for producing semiconductor laser
DE102013224361A1 (en) 2013-11-28 2015-05-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Field effect transistor and method for its production

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110756A (en) 1993-11-01 2000-08-29 Matsushita Electric Industrial Co., Ltd. Method for producing semiconductor laser
EP0723301A2 (en) 1995-01-23 1996-07-24 Sumitomo Electric Industries, Inc. Compound semiconductor photodetector and method of making same
DE102013224361A1 (en) 2013-11-28 2015-05-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Field effect transistor and method for its production

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
D.G. Knight et al.: Growth of semi-insulating InGaAsP alloys using low-pressure MOCVD, Journal of Crystal Growth, Vol. 124,1992, S. 352 - 357
K. Köhler et al.: Diffusion of Mg dopant in metal-organic vapor-phase epitaxy grown GaN and AlxGa1-xN, J. Appl. Phys.,Vol. 113, 2013, 073514
KNIGHT, D. G. [et al.]: Growth of semi-insulationg InGaAsP alloys using low-pressure MOCVD. In: Journal of Crystal Growth, Vol. 124, 1992, S. 352 – 357.
KÖHLER, K. [et al.]: Diffusion of Mg dopant in metal-organic vapor-phase epitaxy grown GaN and AlxGa1-xN. In: Journal of Applied Physics, Vol. 113, 2013, 073514.

Similar Documents

Publication Publication Date Title
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE102005018318B4 (en) Nitride semiconductor device and its manufacturing method
DE102016208717B4 (en) Device with increased efficiency and method for manufacturing a device
DE102005018319B4 (en) Nitride semiconductor device and its manufacturing method
DE2225824A1 (en) SEMICONDUCTOR COMPONENT WITH AN INSULATING SUBSTRATE AND A MONOCRYSTALLINE SEMICONDUCTOR LAYER AND A METHOD FOR MANUFACTURING SUCH A SEMICONDUCTOR COMPONENT
DE102016114896B4 (en) Semiconductor structure, HEMT structure and process for their manufacture
DE102005006766A1 (en) Low-doped layer for a nitride-based semiconductor device
DE102010063806B4 (en) Manufacturing method for a semiconductor device
DE112011103588T5 (en) Semiconductor device and method for manufacturing the same
DE112008000410T5 (en) Epitaxial gallium nitride crystal, process for its preparation and field effect transistor
DE102015204411B4 (en) Transistor and method of making a transistor
DE102004055038B4 (en) Nitride semiconductor device and its manufacturing method
DE112011105316T5 (en) Semiconductor device and method of making the same
DE102015101966B4 (en) Method for producing a semiconductor component with Schottky contact and semiconductor component
DE102007019079A1 (en) Optoelectronic semiconductor chip producing method, involves forming epitaxial covering layer that is downstream of semiconductor section, and electrically activating p-doped region of section before or during formation of covering layer
EP1090415B1 (en) Semiconductor arrangement with ohmic contact and a method for contacting a semiconductor arrangement
EP1701386B1 (en) Method for integration of two bipolar transistors on an semiconductor substrate, semiconductor structure in an semiconductor body and an cascode circuit
DE102020208748B3 (en) Method for manufacturing a semiconductor component
DE102010002972B4 (en) Semiconductor laser structure
DE102017106202B4 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE, COMPRISING A SEMICONDUCTOR OF A SEMICONDUCTOR MATERIAL
DE19939107A1 (en) Silicon carbide component, especially a Schottky diode, is produced by forming an ohmic contact before high temperature growth of an epitaxial layer
DE10125368A1 (en) Component with differential negative resistance and method for its production
DE10056475B4 (en) GaN-based radiation-emitting semiconductor device with improved p-type conductivity and method for its production
DE112008002818B9 (en) Electronic device with a controlled electric field and method
DE3334236C2 (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative