DE102020204960A1 - Method of manufacturing a microelectronic device - Google Patents
Method of manufacturing a microelectronic device Download PDFInfo
- Publication number
- DE102020204960A1 DE102020204960A1 DE102020204960.2A DE102020204960A DE102020204960A1 DE 102020204960 A1 DE102020204960 A1 DE 102020204960A1 DE 102020204960 A DE102020204960 A DE 102020204960A DE 102020204960 A1 DE102020204960 A1 DE 102020204960A1
- Authority
- DE
- Germany
- Prior art keywords
- copper
- copper element
- carrier substrate
- microelectronic device
- tempering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/04—Optical MEMS
- B81B2201/042—Micromirrors, not used as optical switches
Abstract
Die Erfindung geht aus von einem Verfahren (56) zur Herstellung einer Mikroelektronikvorrichtung (10), insbesondere einer MEMS-Chipvorrichtung, mit zumindest einem Temperschritt (66, 70), in welchem zumindest ein Kupferelement (14) der Mikroelektronikvorrichtung (10) auf einem Trägersubstrat (12) der Mikroelektronikvorrichtung (10) getempert wird, und mit zumindest einem von dem Temperschritt (66, 70) verschiedenen Verarbeitungsschritt (76), in welchem zumindest das Trägersubstrat (12) der Mikroelektronikvorrichtung (10) thermisch mit zumindest 300°C, insbesondere 400°C, behandelt wird.Es wird vorgeschlagen, dass in dem zumindest einen Temperschritt (66, 70) das zumindest eine Kupferelement (14) bei einer Temperatur über 400°C getempert wird.The invention is based on a method (56) for producing a microelectronic device (10), in particular a MEMS chip device, with at least one tempering step (66, 70) in which at least one copper element (14) of the microelectronic device (10) is placed on a carrier substrate (12) of the microelectronic device (10) is tempered, and with at least one processing step (76) different from the tempering step (66, 70), in which at least the carrier substrate (12) of the microelectronic device (10) is thermally at at least 300 ° C, in particular 400 ° C. It is proposed that in the at least one tempering step (66, 70) the at least one copper element (14) is tempered at a temperature above 400 ° C.
Description
Stand der TechnikState of the art
Es ist bereits ein Verfahren zur Herstellung einer Mikroelektronikvorrichtung, insbesondere einer MEMS-Chipvorrichtung, mit zumindest einem Temperschritt, in welchem zumindest ein Kupferelement der Mikroelektronikvorrichtung auf einem Trägersubstrat der Mikroelektronikvorrichtung getempert wird, und mit zumindest einem von dem Temperschritt verschiedenen Verarbeitungsschritt, in welchem zumindest das Trägersubstrat der Mikroelektronikvorrichtung thermisch mit zumindest 300°C, insbesondere 400°C, behandelt wird, vorgeschlagen worden.It is already a method for producing a microelectronic device, in particular a MEMS chip device, with at least one tempering step in which at least one copper element of the microelectronic device is tempered on a carrier substrate of the microelectronic device, and with at least one processing step different from the tempering step, in which at least that Carrier substrate of the microelectronic device is thermally treated with at least 300 ° C, in particular 400 ° C, has been proposed.
Offenbarung der ErfindungDisclosure of the invention
Die Erfindung geht aus von einem Verfahren zur Herstellung einer Mikroelektronikvorrichtung, insbesondere einer MEMS-Chipvorrichtung, mit zumindest einem Temperschritt, in welchem zumindest ein Kupferelement der Mikroelektronikvorrichtung auf einem Trägersubstrat der Mikroelektronikvorrichtung getempert wird, und mit zumindest einem von dem Temperschritt verschiedenen Verarbeitungsschritt, in welchem zumindest das Trägersubstrat der Mikroelektronikvorrichtung thermisch mit zumindest 300°C, insbesondere 400°C, behandelt wird.The invention is based on a method for producing a microelectronic device, in particular a MEMS chip device, with at least one tempering step in which at least one copper element of the microelectronic device is tempered on a carrier substrate of the microelectronic device, and with at least one processing step different from the tempering step in which at least the carrier substrate of the microelectronic device is thermally treated with at least 300 ° C., in particular 400 ° C.
Es wird vorgeschlagen, dass in dem zumindest einen Temperschritt das zumindest eine Kupferelement zumindest zeitweise bei einer Temperatur über 400°C getempert wird.It is proposed that the at least one copper element is tempered at least temporarily at a temperature above 400 ° C. in the at least one tempering step.
Vorzugsweise ist die Mikroelektronikvorrichtung als eine MEMS-Chipvorrichtung, insbesondere Automotive-Electronics- und/oder Consumer-Electronics-MEMS-Chipvorrichtung, ausgebildet, bevorzugt mit Kupferleiterbahnen, insbesondere niederohmigen Kupferleiterbahnen, insbesondere mit einem spezifischen Widerstand zwischen 0,010 und 0,020 µOhm·m. Beispielsweise ist die Mikroelektronikvorrichtung als eine MEMS-Resonatorvorrichtung, insbesondere als ein zweiachsiger Mikrospiegel, ausgebildet. Bevorzugt weist der zwei-achsige Mikrospiegel eine resonante und eine quasistatische Achse auf. Vorzugsweise wird in zumindest einem Verfahrensschritt ein Silizium-Wafer als das zumindest eine Trägersubstrat verwendet. Insbesondere ist das zumindest eine Trägersubstrat als ein Silizium-Wafer ausgebildet. Vorzugsweise ist das Kupferelement zumindest zum Großteil, bevorzugt zumindest zu 80 %, besonders bevorzugt zumindest zu 90 %, aus, insbesondere dissipationsarmem, Kupfer ausgebildet. Vorzugsweise ist das Kupferelement als eine Leiterbahn und/oder als ein Via ausgebildet.The microelectronic device is preferably designed as a MEMS chip device, in particular automotive electronics and / or consumer electronics MEMS chip device, preferably with copper conductor tracks, in particular low-resistance copper conductor tracks, in particular with a specific resistance between 0.010 and 0.020 μOhm · m. For example, the microelectronic device is designed as a MEMS resonator device, in particular as a biaxial micromirror. The two-axis micromirror preferably has a resonant and a quasi-static axis. A silicon wafer is preferably used as the at least one carrier substrate in at least one method step. In particular, the at least one carrier substrate is designed as a silicon wafer. The copper element is preferably formed at least for the most part, preferably at least 80%, particularly preferably at least 90%, from, in particular, low-dissipation copper. The copper element is preferably designed as a conductor track and / or as a via.
Vorzugsweise wird in dem zumindest einen Temperschritt das zumindest eine Kupferelement zumindest zeitweise bei einer Temperatur getempert, welche im nachfolgenden Verfahrensverlauf als maximale Temperatur an dem Trägersubstrat, insbesondere an dem Kupferelement, auftritt. Bevorzugt beträgt eine maximale Temperatur während des Temperschritts über 400°. Es ist insbesondere auch denkbar, dass die Temperatur, mit welcher das Kupferelement behandelt wird, während des Temperschritts temporär unter 400° beträgt. Vorzugsweise wird in dem zumindest einen Temperschritt das zumindest eine Kupferelement zumindest zeitweise bei einer Temperatur von zumindest 425°C, insbesondere von zumindest 450°C, bevorzugt von zumindest 475°C, besonders bevorzugt von zumindest 500°C, und ganz besonders bevorzugt von zumindest 525°C, insbesondere von zumindest 550°C, getempert. Vorzugsweise wird in dem zumindest einen Temperschritt das zumindest eine Kupferelement bei einer Temperatur von maximal 600°C, insbesondere von maximal 575°C, bevorzugt maximal 560°C, getempert. Vorzugsweise wird in dem zumindest einen Temperschritt das zumindest eine Kupferelement zumindest zeitweise innerhalb eines Temperaturbereichs getempert. Beispielsweise kann in dem zumindest einen Temperschritt das zumindest eine Kupferelement bei einer zwischen 300°C und 560°C ansteigenden Temperatur getempert werden. Beispielsweise kann in dem zumindest einen Temperschritt das zumindest eine Kupferelement bei definierten Temperaturen, wie beispielsweise 350°C, 475°C und/oder 525°C für eine definierte Zeit, wie beispielsweise 30 min, 60 min oder 120 min, getempert werden. In dem zumindest einen Temperschritt kann das zumindest eine Kupferelement einen definierten Temperplan mit definierten Temperzeiten und dazugehörigen Tempertemperaturen, getempert werden, wobei zumindest eine Tempertemperatur über 400°C beträgt.In the at least one tempering step, the at least one copper element is preferably tempered at least temporarily at a temperature which occurs as the maximum temperature on the carrier substrate, in particular on the copper element, in the subsequent course of the method. A maximum temperature during the tempering step is preferably above 400 °. In particular, it is also conceivable that the temperature at which the copper element is treated is temporarily below 400 ° during the tempering step. Preferably, in the at least one tempering step, the at least one copper element is at least temporarily at a temperature of at least 425 ° C, in particular of at least 450 ° C, preferably of at least 475 ° C, particularly preferably of at least 500 ° C, and very particularly preferably of at least 525 ° C, in particular of at least 550 ° C, annealed. In the at least one tempering step, the at least one copper element is preferably tempered at a temperature of a maximum of 600.degree. C., in particular a maximum of 575.degree. C., preferably a maximum of 560.degree. In the at least one tempering step, the at least one copper element is preferably tempered at least temporarily within a temperature range. For example, the at least one copper element can be tempered at a temperature increasing between 300 ° C. and 560 ° C. in the at least one tempering step. For example, in the at least one tempering step, the at least one copper element can be tempered at defined temperatures, such as 350 ° C., 475 ° C. and / or 525 ° C. for a defined time, such as 30 min, 60 min or 120 min. In the at least one tempering step, the at least one copper element can be tempered according to a defined tempering plan with defined tempering times and associated tempering temperatures, at least one tempering temperature being above 400.degree.
Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt auf das zumindest eine Trägersubstrat zumindest ein weiteres Element, wie ein weiteres Kupferelement, ein Kristallelement, und/oder zumindest eine Schicht, aufgebracht. Alternativ kann in dem zumindest einen Verarbeitungsschritt von dem zumindest einen Trägerelement ein Teil des Trägerelements abgetragen werden. Vorzugsweise wird das Trägersubstrat in dem zumindest einen Verarbeitungsschritt zusammen mit dem Kupferelement thermisch bei zumindest 400°C, bevorzugt bei zumindest 500°C, besonders bevorzugt bei zumindest 550°C, behandelt. Vorzugsweise ist eine maximale Temperatur des Verarbeitungsschritts kleiner gleich einer maximalen Temperatur des Temperschritts.In the at least one processing step, at least one further element, such as a further copper element, a crystal element, and / or at least one layer, is preferably applied to the at least one carrier substrate. Alternatively, a part of the carrier element can be removed from the at least one carrier element in the at least one processing step. In the at least one processing step, the carrier substrate is preferably treated thermally together with the copper element at at least 400.degree. C., preferably at least 500.degree. C., particularly preferably at least 550.degree. A maximum temperature of the processing step is preferably less than or equal to a maximum temperature of the tempering step.
Vorzugsweise wird in zumindest einem Verfahrensschritt vor dem zumindest einem Temperschritt das zumindest eine Kupferelement mittels Galvanik, insbesondere mittels Elektroplattieren, bevorzugt mittels eines Damascene-Prozesses, auf das Trägersubstrat aufgebracht, insbesondere und/oder in Ausnehmungen an dem Trägersubstrat eingebracht. Vorzugsweise wird in zumindest einem Verfahrensschritt vor dem zumindest einem Temperschritt zumindest eine Ausnehmung für das zumindest eine Kupferelement in das Trägersubstrat und/oder eine an dem Trägersubstrat befindliche Schicht geätzt. Vorzugsweise wird in zumindest einem Verfahrensschritt vor dem zumindest einem Temperschritt eine Kupfer-Seed-Schicht auf das zumindest eine Trägersubstrat, bevorzugt in die zumindest eine Ausnehmung gesputtert.Preferably, in at least one method step before the at least one tempering step, the at least one copper element is applied by means of electroplating, in particular by means of electroplating, preferably by means of a Damascene process Carrier substrate applied, in particular and / or introduced into recesses on the carrier substrate. At least one recess for the at least one copper element is preferably etched into the carrier substrate and / or a layer located on the carrier substrate in at least one method step before the at least one tempering step. Preferably, in at least one method step before the at least one tempering step, a copper seed layer is sputtered onto the at least one carrier substrate, preferably into the at least one recess.
Vorzugsweise werden in dem zumindest einen Temperschritt Kupferkörner des zumindest einen Kupferelements energetisch umgelagert. Vorzugsweise werden in dem zumindest einen Temperschritt unkontrollierte Self-Annealing-Vorgänge des Kupferelements, welche bei Raumtemperatur ablaufen können, in einem Verfahrensschritt gebündelt und/oder beschleunigt. Vorzugsweise wird in dem zumindest einen Temperschritt zumindest eine durch die Kupferkörner gebildete energetisch günstigere Oberflächenstruktur, insbesondere an einer Oberfläche, welche parallel zu einer Oberfläche des zumindest einen Trägersubstrats angeordnet ist, des Kupferelements erreicht. Vorzugsweise wird in dem zumindest einen Temperschritt zumindest eine veränderte, bevorzugt energetisch günstigere, Oberflächenstruktur des Kupferelements erreicht. Vorzugsweise wird in dem zumindest einen Temperschritt eine Umlagerung von Kupferkörnern zu einem Formen einer energetisch günstigeren Struktur, insbesondere Bulk- und/oder Oberflächenstruktur, durchgeführt, insbesondere durch einen Wärmeeintrag erreicht. Insbesondere wird in dem zumindest einen Temperschritt ein Wärmeeintrag, insbesondere thermischer Energieeintrag, zu einem Überwinden von Energiebarrieren in die Kupferkörner durchgeführt. Insbesondere wird in dem zumindest einen Temperschritt ein Wärmeeintrag, insbesondere thermischer Energieeintrag, zu einem Überwinden von Energiebarrieren in die Kupferkörner, wodurch die Kupferkörner sich zu einem Minimieren einer Freien Energie, insbesondere eines Helmholtz-Potentials, bevorzugt eine Gesamtenergie eines Festkörpers, insbesondere des Kupferelements, bei konstantem Volumen und konstanter Temperatur, bevorzugt maximaler Tempertemperatur, umlagern, durchgeführt. Insbesondere wird in dem zumindest einen Temperschritt eine Durchschnittskorngröße der Kupferkörner des Kupferelements vergrößert und/oder eine Oberflächenrauigkeit des Kupferelements vergrößert.Preferably, in the at least one tempering step, copper grains of the at least one copper element are energetically rearranged. In the at least one tempering step, uncontrolled self-annealing processes of the copper element, which can take place at room temperature, are preferably bundled and / or accelerated in one method step. Preferably, in the at least one tempering step, at least one energetically more favorable surface structure formed by the copper grains, in particular on a surface of the copper element which is arranged parallel to a surface of the at least one carrier substrate, is achieved. At least one modified, preferably energetically more favorable, surface structure of the copper element is preferably achieved in the at least one tempering step. Preferably, in the at least one tempering step, copper grains are rearranged to form an energetically more favorable structure, in particular a bulk and / or surface structure, in particular achieved by introducing heat. In particular, in the at least one tempering step, a heat input, in particular thermal energy input, is carried out to overcome energy barriers in the copper grains. In particular, in the at least one tempering step, a heat input, in particular thermal energy input, is used to overcome energy barriers in the copper grains, whereby the copper grains are used to minimize free energy, in particular a Helmholtz potential, preferably a total energy of a solid, in particular of the copper element, rearrangement at constant volume and constant temperature, preferably maximum annealing temperature, carried out. In particular, in the at least one tempering step, an average grain size of the copper grains of the copper element is increased and / or a surface roughness of the copper element is increased.
Durch das erfindungsgemäße Verfahren kann ein vorteilhaft thermisch robustes Kupferelement erreicht werden, insbesondere in Bezug auf nachgelagerte Verfahrensschritte, welche bei einer Temperatur durchgeführt werden, welche maximal der maximalen Temperatur des Temperschritts entspricht. Es kann eine vorteilhafte Temperaturunempfindlichkeit des zumindest einen Kupferelements auf dem Trägersubstrat zumindest bis zu der maximalen Temperatur des zumindest einen Temperschritts erreicht werden. Es kann eine vorteilhaft energetisch günstige Oberflächenbeschaffenheit, insbesondere Oberflächentopografie, des Kupferelements erreicht werden. Es kann eine vorteilhafte Verfahrensschrittreihenfolge erreicht werden. Insbesondere können Hochtemperaturprozesse auf das Trägersubstrat mit dem Kupferelement angewendet werden, wobei ein Risiko eines Umlagerns der Kupferkörner vorteilhaft gering ausgebildet ist. Insbesondere kann das Kupferelement vor einem Piezoelement aufgebracht werden. Insbesondere kann eine Kontaminierungsgefahr eines Kupferbereichs einer ASIC-Fabrik vorteilhaft verringert werden. Es kann eine vorteilhaft stabile, insbesondere thermisch stabile, Mikroelektronikvorrichtung erreicht werden. Es kann eine vorteilhafte Lebensdauer der Mikroelektronikvorrichtung erreicht werden. Insbesondere kann eine Mikroelektronikvorrichtung hergestellt werden, welche vorteilhaft hohe Betriebstemperaturen aushalten kann.The method according to the invention makes it possible to achieve an advantageously thermally robust copper element, in particular with regard to downstream method steps which are carried out at a temperature which corresponds at most to the maximum temperature of the annealing step. An advantageous temperature insensitivity of the at least one copper element on the carrier substrate can be achieved at least up to the maximum temperature of the at least one annealing step. An advantageously energetically favorable surface quality, in particular surface topography, of the copper element can be achieved. An advantageous sequence of process steps can be achieved. In particular, high-temperature processes can be applied to the carrier substrate with the copper element, the risk of the copper grains being rearranged to be advantageously low. In particular, the copper element can be applied in front of a piezo element. In particular, a risk of contamination of a copper area in an ASIC factory can advantageously be reduced. An advantageously stable, in particular thermally stable, microelectronic device can be achieved. An advantageous service life of the microelectronic device can be achieved. In particular, a microelectronic device can be produced which can advantageously withstand high operating temperatures.
Des Weiteren wird vorgeschlagen, dass in zumindest einem Verfahrensschritt nach dem Temperschritt das zumindest eine Kupferelement passiviert wird. Vorzugsweise wird in zumindest einem Verfahrensschritt nach dem Temperschritt das zumindest eine Kupferelement mit einer Passivierungsschicht, insbesondere einer Siliziumnitridschicht, einer Siliziumoxidschicht und/oder einer anderen, insbesondere weiteren, Nitridschicht und/oder Oxidschicht, insbesondere als Stapel von mehreren Passivierungsschichten, passiviert. In zumindest einem Verfahrensschritt kann die zumindest eine Passivierungsschicht, insbesondere eine auf die zumindest eine Passivierungsschicht aufgetragene Schutzschicht, als eine transparente und/oder intransparente Passivierungsschicht ausgebildet werden. Es können vorteilhaft Risiken eines Abplatzens von Passivierungsschichten an dem Kupferelement verringert werden. Insbesondere können Risiken von Delaminierungen, insbesondere von Passivierungsschichten, an dem Kupferelement durch thermische Umlagerungen an einer Oberfläche des Kupferelements vorteilhaft verringert werden.It is also proposed that the at least one copper element is passivated in at least one method step after the tempering step. Preferably, in at least one method step after the annealing step, the at least one copper element is passivated with a passivation layer, in particular a silicon nitride layer, a silicon oxide layer and / or another, in particular further, nitride layer and / or oxide layer, in particular as a stack of several passivation layers. In at least one method step, the at least one passivation layer, in particular a protective layer applied to the at least one passivation layer, can be formed as a transparent and / or nontransparent passivation layer. The risks of chipping of passivation layers on the copper element can advantageously be reduced. In particular, the risks of delamination, in particular of passivation layers, on the copper element can advantageously be reduced by thermal rearrangements on a surface of the copper element.
Ferner wird vorgeschlagen, dass in zumindest einem Verfahrensschritt vor dem Temperschritt das zumindest eine Kupferelement bei einer Temperatur von 300°C getempert wird. In zumindest einem Verfahrensschritt, welcher von dem Temperschritt verschieden ist und welcher vor dem Temperschritt durchgeführt wird, kann das zumindest eine Kupferelement bei einer Temperatur von mindestens 300°C getempert werden. Alternativ kann der zumindest eine Verfahrensschritt vor dem Temperschritt, in welchem das zumindest eine Kupferelement bei einer Temperatur von 300°C getempert wird, als Teilschritt des zumindest einen Temperschritts ausgebildet sein, in welchem das zumindest eine Kupferelement bei einer Temperatur von zumindest 400°C getempert wird. Es kann eine vorteilhaft langsame, insbesondere behutsame und/oder vorsichtige, Umlagerung der Kupferkörner des Kupferelements erreicht werden.It is further proposed that the at least one copper element is tempered at a temperature of 300 ° C. in at least one method step before the tempering step. In at least one method step which is different from the tempering step and which is carried out before the tempering step, the at least one copper element can be tempered at a temperature of at least 300.degree. Alternatively, the at least one method step before the tempering step, in which the at least one copper element is tempered at a temperature of 300 ° C., can be used as Sub-step of the at least one tempering step can be formed in which the at least one copper element is tempered at a temperature of at least 400 ° C. An advantageously slow, in particular cautious and / or careful, rearrangement of the copper grains of the copper element can be achieved.
Des Weiteren wird vorgeschlagen, dass in zumindest einem weiteren Temperschritt das zumindest eine Kupferelement bei einer Temperatur über 400°C getempert wird. Vorzugsweise wird in dem zumindest einen Temperschritt und in dem zumindest einen weiteren Temperschritt das Kupferelement mit der gleichen maximalen Tempertemperatur, bevorzugt über 500°C, getempert, insbesondere um das Kupferelement resistent gegenüber weiteren Verfahrensschritten mit einer maximalen Temperatur von maximal der maximalen Tempertemperatur, insbesondere über 500°C, auszubilden. Es kann ein Risiko einer ungewollten Umlagerung des zumindest einen Kupferelements, beispielsweise infolge eines unkontrollierten Abkühlprozesses und oder eines weiteren Verarbeitungsschritts, vorteilhaft verringert werden.It is also proposed that the at least one copper element is tempered at a temperature above 400 ° C. in at least one further tempering step. Preferably, in the at least one tempering step and in the at least one further tempering step, the copper element is tempered with the same maximum tempering temperature, preferably above 500 ° C, in particular around the copper element resistant to further process steps with a maximum temperature of at most the maximum tempering temperature, in particular above 500 ° C. The risk of an undesired relocation of the at least one copper element, for example as a result of an uncontrolled cooling process and / or a further processing step, can advantageously be reduced.
Ferner wird vorgeschlagen, dass in zumindest einem Verfahrensschritt das zumindest eine Kupferelement geglättet wird. Vorzugsweise wird in zumindest einem Verfahrensschritt das zumindest eine Kupferelement an einer Oberfläche, welche parallel zu einer Oberfläche des zumindest einen Trägersubstrats angeordnet ist, geglättet. Vorzugsweise wird in zumindest einem Verfahrensschritt vor oder nach dem Temperschritt das zumindest eine Kupferelement geglättet. Das Kupferelement kann in zumindest zwei voneinander verschiedenen Temperschritten vor und nach dem zumindest einen Verfahrensschritt, in welchem das zumindest eine Kupferelement geglättet wird, getempert werden. Vorzugsweise wird in zumindest einem Verfahrensschritt das zumindest eine Kupferelement durch einen CMP-Prozess, insbesondere durch einen chemisch-mechanischen Polierprozess, geglättet. Vorzugsweise wird in dem zumindest einem Verfahrensschritt, in welchem das zumindest eine Kupferelement geglättet wird, die Gesamtenergie des zumindest einen Kupferelements verändert, insbesondere durch den CMP-Prozess, insbesondere hauptanteilig an der Oberfläche des zumindest einen Kupferelements. Vorzugsweise werden in dem zumindest einen Verfahrensschritt, in welchem das zumindest eine Kupferelement geglättet wird, die Kupferkörner an der Oberfläche des Kupferelements angeschliffen. Vorzugsweise wird in dem zumindest einen Temperschritt eine Umlagerung von angeschliffenen Kupferkörnern zu einem Formen einer energetisch günstigeren Struktur, insbesondere Bulk- und/oder Oberflächenstruktur, durchgeführt, insbesondere durch einen Wärmeeintrag erreicht. Es kann eine vorteilhaft ebene Oberfläche des Kupferelements erreicht werden.It is also proposed that the at least one copper element is smoothed in at least one method step. Preferably, in at least one method step, the at least one copper element is smoothed on a surface which is arranged parallel to a surface of the at least one carrier substrate. The at least one copper element is preferably smoothed in at least one method step before or after the tempering step. The copper element can be tempered in at least two different tempering steps before and after the at least one method step in which the at least one copper element is smoothed. Preferably, in at least one method step, the at least one copper element is smoothed by a CMP process, in particular by a chemical-mechanical polishing process. Preferably, in the at least one method step in which the at least one copper element is smoothed, the total energy of the at least one copper element is changed, in particular by the CMP process, in particular mainly on the surface of the at least one copper element. In the at least one method step in which the at least one copper element is smoothed, the copper grains are preferably ground on the surface of the copper element. Preferably, in the at least one tempering step, ground copper grains are rearranged to form an energetically more favorable structure, in particular a bulk and / or surface structure, in particular achieved by introducing heat. An advantageously flat surface of the copper element can be achieved.
Des Weiteren wird vorgeschlagen, dass in zumindest einem Verfahrensschritt das zumindest eine Kupferelement zwischen zwei Temperschritten geglättet wird. Vorzugsweise sind die zumindest zwei Temperschritte, zwischen welchen das zumindest eine Kupferelement geglättet wird, analog zueinander. In den zumindest zwei Temperschritten, zwischen welchen das zumindest eine Kupferelement geglättet wird, wird das Kupferelement vorzugsweise mit der gleichen maximalen Tempertemperatur getempert, insbesondere um das Kupferelement resistent gegenüber weiteren Verfahrensschritten mit einer maximalen Temperatur von maximal der maximalen Tempertemperatur auszubilden. Es kann eine vorteilhafte thermische Robustheit des zumindest einen Kupferelements, insbesondere der Oberfläche des zumindest einen Kupferelements, nach einem Glätten der Oberfläche erreicht werden.It is further proposed that the at least one copper element is smoothed between two annealing steps in at least one method step. The at least two tempering steps, between which the at least one copper element is smoothed, are preferably analogous to one another. In the at least two annealing steps, between which the at least one copper element is smoothed, the copper element is preferably annealed with the same maximum annealing temperature, in particular in order to make the copper element resistant to further process steps with a maximum temperature of at most the maximum annealing temperature. An advantageous thermal robustness of the at least one copper element, in particular the surface of the at least one copper element, can be achieved after the surface has been smoothed.
Ferner wird vorgeschlagen, dass in dem zumindest einen Verarbeitungsschritt zumindest ein Piezoelement auf das zumindest eine Trägersubstrat aufgebracht wird. Vorzugsweise wird der zumindest eine Verarbeitungsschritt nach dem zumindest einen Temperschritt, insbesondere nach zumindest zwei Temperschritten, durchgeführt. Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt zumindest ein Piezoelement, welches als eine piezoelektrische Keramik, insbesondere mit einer Summenformel AxByO3, ausgebildet ist und insbesondere mit verschiedenen Materialien, beispielsweise mit Lanthan und/oder Niob, dotiert sein kann, auf das zumindest eine Trägersubstrat, auf welches insbesondere zumindest ein Kupferelement als Leiterbahn und/oder als Via aufgebracht ist, aufgebracht. Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt zumindest ein Piezoelement, welches als ein KNN, insbesondere als ein Kalium-Natrium-Niobat, und/oder PZT, insbesondere als ein Blei-Zirkonium-Titanat, - Piezoelement ausgebildet ist, auf das zumindest eine Trägersubstrat, auf welches insbesondere zumindest ein Kupferelement als Leiterbahn und/oder als Via aufgebracht ist, aufgebracht. Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt zumindest ein Piezoelement bei einer Temperatur von mindestens 480°C auf das zumindest eine Trägersubstrat, auf welches insbesondere zumindest ein Kupferelement als Leiterbahn und/oder als Via aufgebracht ist, aufgebracht. Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt zumindest ein Piezoelement auf das zumindest eine Trägersubstrat abgeschieden. Es kann eine Kontamierungsgefahr des Kupferelements bei dem Aufbringen des Piezoelements vorteilhaft reduziert werden. Insbesondere kann die intrinsische Leitfähigkeit des zumindest einen Kupferelements vorteilhaft beibehalten werden. Es kann vorteilhaft auf eine Kontamierungsabsicherung des zumindest einen Piezoelements verzichtet werden, insbesondere weil das zumindest eine Kupferelement vor dem zumindest einen Piezoelement auf das Trägersubstrat aufgebracht werden kann.It is further proposed that at least one piezo element is applied to the at least one carrier substrate in the at least one processing step. The at least one processing step is preferably carried out after the at least one tempering step, in particular after at least two tempering steps. Preferably, in the at least one processing step, at least one piezo element, which is designed as a piezoelectric ceramic, in particular with a sum formula A x B y O 3 , and in particular can be doped with different materials, for example with lanthanum and / or niobium, is applied to the at least one carrier substrate to which in particular at least one copper element is applied as a conductor track and / or as a via. Preferably, in the at least one processing step, at least one piezo element, which is designed as an ANN, in particular as a potassium-sodium niobate, and / or PZT, in particular as a lead-zirconium titanate, piezo element, is placed on the at least one carrier substrate, on which in particular at least one copper element is applied as a conductor track and / or as a via. Preferably, in the at least one processing step, at least one piezo element is applied at a temperature of at least 480 ° C. to the at least one carrier substrate, to which in particular at least one copper element is applied as a conductor track and / or as a via. Preferably, in the at least one processing step, at least one piezo element is deposited on the at least one carrier substrate. The risk of contamination of the copper element when the piezo element is applied can advantageously be reduced. In particular, the intrinsic conductivity of the at least one copper element can advantageously be retained. It can advantageously be dispensed with a contamination protection of the at least one piezoelectric element, in particular because the at least one copper element before at least one piezo element can be applied to the carrier substrate.
Des Weiteren wird vorgeschlagen, dass in zumindest einem Verfahrensschritt zumindest das zumindest eine Piezoelement zusammen mit dem zumindest einen Kupferelement auf dem zumindest einen Trägersubstrat hermetisch verkappt wird. Vorzugsweise wird in zumindest einem Verfahrensschritt zumindest das zumindest eine Piezoelement zusammen mit dem zumindest einen Kupferelement auf dem zumindest einen Trägersubstrat bei einer Temperatur von zumindest, insbesondere über, 430°C hermetisch verkappt. Vorzugsweise wird in zumindest einem Verfahrensschritt zumindest das zumindest eine Piezoelement zusammen mit dem zumindest einen Kupferelement auf dem zumindest einen Trägersubstrat mit einem Kappen-Wafer hermetisch verkappt. Vorzugsweise wird in zumindest einem Verfahrensschritt das zumindest eine Piezoelement zusammen mit dem zumindest einen Kupferelement auf dem zumindest einen Trägersubstrat mit einem Sealglass, insbesondere einer Glas-Frit-Paste, und/oder mit Al/Ge-Eutektikum hermetisch verkappt, insbesondere durch Hochtemperaturbondungen. Insbesondere werden Hochtemperaturbondungen bei mindestens 430°C durchgeführt. Alternativ kann in zumindest einem Verfahrensschritt das zumindest eine Piezoelement und/oder das zumindest eine Kupferelement jeweils einzeln auf dem zumindest einen Trägersubstrat mit Sealglass und/oder mit AI/Ge-Eutektikum hermetisch verkappt werden, insbesondere durch Hochtemperaturbondungen. Es kann eine vorteilhaft geschützte Mikroelektronikvorrichtung, wie beispielsweise Mikrospiegel, erreicht werden.It is further proposed that in at least one method step at least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate. Preferably, in at least one method step, at least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate at a temperature of at least, in particular above, 430.degree. Preferably, in at least one method step, at least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate with a cap wafer. Preferably, in at least one method step, the at least one piezo element together with the at least one copper element on the at least one carrier substrate is hermetically sealed with a seal glass, in particular a glass frit paste, and / or with an Al / Ge eutectic, in particular by high-temperature bonds. In particular, high-temperature bonds are carried out at at least 430 ° C. Alternatively, in at least one method step, the at least one piezo element and / or the at least one copper element can each be hermetically sealed individually on the at least one carrier substrate with seal glass and / or with Al / Ge eutectic, in particular by high-temperature bonds. An advantageously protected microelectronic device such as micromirrors can be achieved.
Ferner wird vorgeschlagen, dass in zumindest einem Verfahrensschritt ein CMOS-Unterbau auf das zumindest eine Trägersubstrat aufgebracht wird. Vorzugsweise wird in zumindest einem Verfahrensschritt ein CMOS-Unterbau aus einem Borsilikatglas und einem Siliziumnitrid auf das zumindest eine Trägersubstrat aufgebracht. Vorzugsweise wird in zumindest einem Verfahrensschritt eine Borsilikatglasschicht auf das zumindest eine Trägersubstrat aufgebracht, insbesondere als Teil des CMOS-Unterbaus. Vorzugsweise wird in zumindest einem Verfahrensschritt eine Siliziumnitridschicht auf die zumindest eine Borsilikatglasschicht aufgebracht, insbesondere als Teil des CMOS-Unterbaus. Vorzugsweise wird in zumindest einem Verfahrensschritt die Siliziumnitridschicht mittels einer plasmaunterstützten chemischen Gasphasenabscheidung auf die zumindest eine Borsilikatglasschicht aufgebracht. Vorzugsweise wird in zumindest einem Verfahrensschritt die Borsilikatglasschicht mit W-Plugs versehen. Vorzugsweise wird in zumindest einem Verfahrensschritt das zumindest eine Trägersubstrat mit Diffusionen versehen, insbesondere in einem Nahbereich von W-Plugs der Borsilikatglasschicht. Vorzugsweise wird in zumindest einem Verfahrensschritt eine Siliziumoxidschicht, insbesondere mittels einer plasmaunterstützten chemischen Gasphasenabscheidung, auf die zumindest eine Siliziumnitridschicht aufgebracht, insbesondere als Teil des CMOS-Unterbaus. Vorzugsweise wird in zumindest einem Verfahrensschritt eine weitere Siliziumnitridschicht, bevorzugt mittels einer plasmaunterstützten chemischen Gasphasenabscheidung, auf die zumindest eine Siliziumoxidschicht aufgebracht, insbesondere als Teil des CMOS-Unterbaus. Vorzugsweise werden in zumindest einem Verfahrensschritt die Ausnehmungen in den CMOS-Unterbau an dem Trägersubstrat eingebracht, insbesondere geätzt, insbesondere zu einer Aufnahme des Kupferelements. Vorzugsweise wird in zumindest einem Verfahrensschritt vor dem zumindest einen Temperschritt das zumindest eine Kupferelement mittels Galvanik, insbesondere mittels Elektroplattieren, auf das Trägersubstrat aufgebracht, insbesondere und/oder in Ausnehmungen des CMOS-Unterbaus auf dem Trägersubstrat eingebracht. Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt zumindest ein Piezoelement auf das zumindest eine Trägersubstrat mit einem CMOS-Unterbau und zumindest einem, insbesondere niederohmigen, Kupferelement aufgebracht. Es kann eine vorteilhafte Integration eines Piezoelements und eines Kupferelements als Aktoren auf ein Trägersubstrat mit CMOS-Unterbau erreicht werden. Insbesondere kann eine vorteilhafte Integration eines MEMS-Resonators mit vollständigem CMOS-Unterbau, insbesondere mit hermetischer Verkappung, erreicht werden.It is also proposed that a CMOS substructure be applied to the at least one carrier substrate in at least one method step. A CMOS sub-structure made of a borosilicate glass and a silicon nitride is preferably applied to the at least one carrier substrate in at least one method step. A borosilicate glass layer is preferably applied to the at least one carrier substrate in at least one method step, in particular as part of the CMOS substructure. A silicon nitride layer is preferably applied to the at least one borosilicate glass layer, in particular as part of the CMOS sub-structure, in at least one method step. The silicon nitride layer is preferably applied to the at least one borosilicate glass layer by means of a plasma-assisted chemical vapor deposition in at least one method step. The borosilicate glass layer is preferably provided with W plugs in at least one process step. Preferably, in at least one method step, the at least one carrier substrate is provided with diffusions, in particular in the vicinity of W plugs of the borosilicate glass layer. A silicon oxide layer is preferably applied to the at least one silicon nitride layer, in particular as part of the CMOS sub-structure, in at least one method step, in particular by means of plasma-assisted chemical vapor deposition. A further silicon nitride layer is preferably applied to the at least one silicon oxide layer, in particular as part of the CMOS sub-structure, in at least one method step, preferably by means of plasma-assisted chemical vapor deposition. Preferably, in at least one method step, the recesses are made in the CMOS substructure on the carrier substrate, in particular etched, in particular to receive the copper element. Preferably, in at least one method step before the at least one tempering step, the at least one copper element is applied to the carrier substrate by means of electroplating, in particular by means of electroplating, in particular and / or introduced into recesses of the CMOS substructure on the carrier substrate. Preferably, in the at least one processing step, at least one piezo element is applied to the at least one carrier substrate with a CMOS substructure and at least one, in particular low-resistance, copper element. An advantageous integration of a piezo element and a copper element as actuators on a carrier substrate with a CMOS substructure can be achieved. In particular, an advantageous integration of a MEMS resonator with a complete CMOS substructure, in particular with hermetic encapsulation, can be achieved.
Darüber hinaus geht die Erfindung aus von einer Mikroelektronikvorrichtung, hergestellt durch ein erfindungsgemäßes Verfahren. Die Mikroelektronikvorrichtung umfasst insbesondere das zumindest eine Trägersubstrat. Die Mikroelektronikvorrichtung umfasst insbesondere das zumindest eine Kupferelement. Die Mikroelektronikvorrichtung umfasst insbesondere das zumindest eine Piezoelement. Die Mikroelektronikvorrichtung ist beispielsweise als ein Mikrospiegel ausgebildet, welcher insbesondere zwei verstellbare Achsen aufweist. Eine der zwei Achsen ist eine quasistatische, insbesondere langsame, Achse, welche von dem Kupferelement, welches insbesondere als Kupferspule ausgebildet ist, verstellbar ist. Eine der zwei Achsen ist eine resonante, insbesondere schnelle, Achse, welche von dem Piezoelement, welches insbesondere in einem Piezostapel angeordnet ist, verstellbar ist. Es kann eine vorteilhaft langlebige Mikroelektronikvorrichtung, insbesondere MEMS-Chipvorrichtung, erreicht werden. Es kann eine Mikroelektronikvorrichtung ausgebildet werden, welche vorteilhaft eine, insbesondere unbeeinträchtigte, bevorzugt unkontaminiert mit Fremdatomen, insbesondere aus dem Piezostapel, wie beispielsweise La, Zr, Pb, Ti, Ni, Pt, K, Na, Nb, Leitfähigkeit von Kupfer mit einer, insbesondere unbeeinträchtigten, Piezoausdehnung von KNN und/oder PZT Piezokristallen verbindet. Es kann eine vorteilhafte Herstellbarkeit für neuartige Mikroelektronikvorrichtungen erreicht werden, insbesondere durch Hochtemperaturverfahrensschritte, insbesondere bis zu der maximalen Tempertemperatur, an dem Trägersubstrat mit dem Kupferelement, welche die Eigenschaften des Kupferelements und/oder eine Passivierung des Kupferelements vorteilhaft unbeeinträchtigt lassen. Es kann eine vorteilhaft energieeffiziente Mikroelektronikvorrichtung erreicht werden, insbesondere durch die Kombination von Kupferelementen und Piezoelementen auf einem Trägersubstrat. Es kann eine vorteilhaft flexibel herstellbare Mikroelektronikvorrichtung erreicht werden. Es kann eine vorteilhaft energieeffiziente statische Achse eines Mikrospiegels erreicht werden, insbesondere durch ein unkontaminiertes Kupferelement. Es kann eine vorteilhaft energieeffiziente schnelle Achse eines Mikrospiegels erreicht werden, insbesondere durch ein resonantes Piezoelement. Es kann eine vorteilhaft kostengünstige Mikroelektronikvorrichtung ausgebildet werden, insbesondere durch den Verzicht auf Clean-Fab- und/oder ASIC-Prozess-Bereiche.In addition, the invention is based on a microelectronic device produced by a method according to the invention. The microelectronic device comprises in particular the at least one carrier substrate. The microelectronic device comprises in particular the at least one copper element. The microelectronic device comprises in particular the at least one piezo element. The microelectronic device is designed, for example, as a micromirror which in particular has two adjustable axes. One of the two axes is a quasi-static, in particular slow, axis which can be adjusted by the copper element, which is in particular designed as a copper coil. One of the two axes is a resonant, in particular fast, axis which can be adjusted by the piezo element, which is arranged in particular in a piezo stack. An advantageously long-lived microelectronic device, in particular a MEMS chip device, can be achieved. A microelectronic device can be formed which advantageously has a, in particular unimpaired, preferably uncontaminated with foreign atoms, in particular from the piezo stack, such as La, Zr, Pb, Ti, Ni, Pt, K, Na, Nb, conductivity of copper with a, in particular unaffected, piezo expansion of ANN and / or PZT piezo crystals connects. Advantageous manufacturability for novel microelectronic devices can be achieved, in particular by high-temperature process steps, in particular up to the maximum annealing temperature, on the carrier substrate with the copper element, which advantageously leave the properties of the copper element and / or a passivation of the copper element unaffected. An advantageously energy-efficient microelectronic device can be achieved, in particular by combining copper elements and piezo elements on a carrier substrate. A microelectronic device that can advantageously be manufactured flexibly can be achieved. An advantageously energy-efficient static axis of a micromirror can be achieved, in particular by means of an uncontaminated copper element. An advantageously energy-efficient, fast axis of a micromirror can be achieved, in particular by means of a resonant piezo element. An advantageously inexpensive microelectronic device can be formed, in particular by dispensing with clean fab and / or ASIC process areas.
Das erfindungsgemäße Verfahren und/oder die erfindungsgemäße Mikroelektronikvorrichtung sollen/soll hierbei nicht auf die oben beschriebene Anwendung und Ausführungsform beschränkt sein. Insbesondere kann das erfindungsgemä-ße Verfahren und/oder die erfindungsgemäße Mikroelektronikvorrichtung zu einer Erfüllung einer hierin beschriebenen Funktionsweise eine von einer hierin genannten Anzahl von einzelnen Elementen, Bauteilen und Einheiten sowie Verfahrensschritten abweichende Anzahl aufweisen. Zudem sollen bei den in dieser Offenbarung angegebenen Wertebereichen auch innerhalb der genannten Grenzen liegende Werte als offenbart und als beliebig einsetzbar gelten.The method according to the invention and / or the microelectronic device according to the invention should / should not be restricted to the application and embodiment described above. In particular, the method according to the invention and / or the microelectronic device according to the invention can have a number that differs from a number of individual elements, components and units as well as method steps mentioned herein in order to fulfill a mode of operation described herein. In addition, in the case of the value ranges specified in this disclosure, values lying within the stated limits should also be deemed disclosed and can be used in any way.
FigurenlisteFigure list
Weitere Vorteile ergeben sich aus der folgenden Zeichnungsbeschreibung. In der Zeichnung ist ein Ausführungsbeispiel der Erfindung dargestellt. Die Zeichnung, die Beschreibung und die Ansprüche enthalten zahlreiche Merkmale in Kombination. Der Fachmann wird die Merkmale zweckmäßigerweise auch einzeln betrachten und zu sinnvollen weiteren Kombinationen zusammenfassen.Further advantages emerge from the following description of the drawings. An exemplary embodiment of the invention is shown in the drawing. The drawing, the description and the claims contain numerous features in combination. The person skilled in the art will expediently also consider the features individually and combine them into meaningful further combinations.
Es zeigen:
-
1 eine erfindungsgemäße Mikroelektronikvorrichtung in einer schematischen Darstellung, -
2 die erfindungsgemäße Mikroelektronikvorrichtung in einer schematischen Darstellung und -
3 ein erfindungsgemäßes Verfahren zur Herstellung der Mikroelektronikvorrichtung.
-
1 a microelectronic device according to the invention in a schematic representation, -
2 the microelectronic device according to the invention in a schematic representation and -
3 a method according to the invention for manufacturing the microelectronic device.
Beschreibung des AusführungsbeispielsDescription of the embodiment
Der CMOS-Unterbau
Das Kupferelement
Auf dem Trägersubstrat
Die Mikroelektronikvorrichtung
In zumindest einem Verfahrensschritt, insbesondere einem CMOS-Schritt
In zumindest einem Verfahrensschritt, insbesondere einem Kupferaufbringschritt
Insbesondere wird der Kupferaufbringschritt
In zumindest einem Verfahrensschritt, insbesondere einem Kupferkonditionierschritt
In
Der Kupferkonditionierschritt
In dem Pretemperschritt
In zumindest einem Verfahrensschritt, insbesondere einem Teilschritt des Kupferkonditionierschritts
In dem Glättschritt
In zumindest einem weiteren Temperschritt
In dem Posttemperschritt
In zumindest einem Verfahrensschritt, insbesondere dem Glättschritt
Das Verfahren
In zumindest einem Verfahrensschritt, insbesondere einem Passivierungsschritt
Der Passivierungsschritt
Das Verfahren
In dem Verarbeitungsschritt
In zumindest einem Verfahrensschritt, insbesondere einem Kontaktierschritt
In zumindest einem Verfahrensschritt, insbesondere einem Verkappungsschritt
Das Kupferelement
Claims (10)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020204960.2A DE102020204960A1 (en) | 2020-04-20 | 2020-04-20 | Method of manufacturing a microelectronic device |
PCT/EP2021/055618 WO2021213725A1 (en) | 2020-04-20 | 2021-03-05 | Method for producing a microelectronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020204960.2A DE102020204960A1 (en) | 2020-04-20 | 2020-04-20 | Method of manufacturing a microelectronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020204960A1 true DE102020204960A1 (en) | 2021-10-21 |
Family
ID=74867520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020204960.2A Pending DE102020204960A1 (en) | 2020-04-20 | 2020-04-20 | Method of manufacturing a microelectronic device |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102020204960A1 (en) |
WO (1) | WO2021213725A1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60133772T2 (en) | 2000-12-28 | 2009-06-25 | Infineon Technologies Ag | SELF-PASSIVATING COPPER LASER PROTECTION |
US20150329353A1 (en) | 2014-05-13 | 2015-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sensor integration with an outgassing barrier and a stable electrical signal path |
DE112017001420T5 (en) | 2016-06-30 | 2018-11-29 | International Business Machines Corporation | Techniques to Improve Reliability in CU Connections Using CU Intermetallic Compounds |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1069213A3 (en) * | 1999-07-12 | 2004-01-28 | Applied Materials, Inc. | Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper |
US20020192944A1 (en) * | 2001-06-13 | 2002-12-19 | Sonderman Thomas J. | Method and apparatus for controlling a thickness of a copper film |
JP3556206B2 (en) * | 2002-07-15 | 2004-08-18 | 沖電気工業株式会社 | Method of forming metal wiring |
US20070141822A1 (en) * | 2005-12-15 | 2007-06-21 | Jiann-Fu Chen | Multi-step anneal method |
-
2020
- 2020-04-20 DE DE102020204960.2A patent/DE102020204960A1/en active Pending
-
2021
- 2021-03-05 WO PCT/EP2021/055618 patent/WO2021213725A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60133772T2 (en) | 2000-12-28 | 2009-06-25 | Infineon Technologies Ag | SELF-PASSIVATING COPPER LASER PROTECTION |
US20150329353A1 (en) | 2014-05-13 | 2015-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sensor integration with an outgassing barrier and a stable electrical signal path |
DE112017001420T5 (en) | 2016-06-30 | 2018-11-29 | International Business Machines Corporation | Techniques to Improve Reliability in CU Connections Using CU Intermetallic Compounds |
Also Published As
Publication number | Publication date |
---|---|
WO2021213725A1 (en) | 2021-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112010004178B4 (en) | Piezoelectric component and method for producing a piezoelectric component | |
DE112010002662B4 (en) | Method for manufacturing a piezoelectric component | |
Impey et al. | Microstructural characterization of sol–gel lead–zirconate–titanate thin films | |
DE102011004408A1 (en) | Semiconductor device manufacturing method | |
WO2006103154A1 (en) | Monolithic piezoelectric component comprising a mechanical uncoupling, method for producing same and use thereof | |
DE112018000336T5 (en) | CAPACITOR | |
EP3024033A1 (en) | Condensor and method for manufacturing the same | |
WO2004091098A1 (en) | Component with a piezoelectric functional layer | |
DE102014215009A1 (en) | Manufacturing method for a piezoelectric layer arrangement and corresponding piezoelectric layer arrangement | |
DE10230080B4 (en) | Method for producing a thermoelectric layer structure and components having a thermoelectric layer structure | |
DE112010005432B9 (en) | Piezoelectric thin film element | |
KR100334354B1 (en) | Method for fabricating ferroelectric integrated circuits | |
DE102020204960A1 (en) | Method of manufacturing a microelectronic device | |
CN105742479B (en) | The double-layer ferro-electricity film based on BZT-BCT with piezoelectricity enhancement effect | |
DE19630110C2 (en) | Layer structure with a ferroelectric layer and manufacturing process | |
DE102005036551A1 (en) | A silicon carbide semiconductor device and manufacturing method thereof | |
DE19645036A1 (en) | Semiconductor IR radiation detector mfg. method | |
EP3540800B1 (en) | Piezoelectric laminate, method of manufacturing the piezoelectric laminate and piezoelectric device | |
DE19915078A1 (en) | Process for processing a monocrystalline semiconductor wafer and partially processed semiconductor wafer | |
DE102020204961A1 (en) | Method of manufacturing a microelectronic device | |
DE10162983B4 (en) | Contact spring arrangement for the electrical contacting of a semiconductor wafer for test purposes and method for its production | |
DE10102993B4 (en) | Manufacturing method for a micromechanical component | |
DE102004002908B4 (en) | Method for producing a semiconductor component or a micromechanical structure | |
DE10103529B4 (en) | Ferroelectric capacitor, method of manufacturing and using the capacitor | |
DE102018004257A1 (en) | Micromechanical structure and method for producing the micromechanical structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified |