Die vorliegende Offenbarung bezieht sich auf einen Datenspeicher mit einer Speicherzellenanordnung sowie einer schützenden mehrlagigen Anordnung von Verbindungselementen sowie auf ein Verfahren zum Bereitstellen eines solchen Datenspeichers. Die vorliegende Offenbarung bezieht sich ferner auf die Sicherung eines Layouts eines Feldes von Speicherzellen mit veränderlichen (programmierbaren) Widerständen (wie Resistive Random Access Memory-RRAM, CBRAM, PCRAM, MRAM.)The present disclosure relates to a data memory with a memory cell arrangement and a protective multilayer arrangement of connecting elements and to a method for providing such a data memory. The present disclosure also relates to securing a layout of an array of memory cells with variable (programmable) resistors (such as Resistive Random Access Memory-RRAM, CBRAM, PCRAM, MRAM.)
Nichtflüchtige Speicher können ein oder mehrere Felder von Speicherzellen sowie zusätzliche unterstützende Schaltungen aufweisen, um die nichtflüchtigen Speicherelemente, die in den Feldern angeordnet sind, zu betreiben. Ein Angreifer könnte daran interessiert sein, den Inhalt der Speicherzellen physikalisch auszulesen, etwa unter Verwendung von Nadeln oder Sonden.Non-volatile memories can have one or more arrays of memory cells as well as additional supporting circuitry in order to operate the non-volatile memory elements arranged in the arrays. An attacker could be interested in physically reading out the contents of the memory cells, for example using needles or probes.
Wünschenswert wären somit Datenspeicher und Verfahren zum Bereitstellen derselben, die ein derartiges Auslesen für den Angreifer schwer gestalten.It would therefore be desirable to have data memories and methods for providing the same, which make such a read-out difficult for the attacker.
Gemäß einem Ausführungsbeispiel umfasst ein Datenspeicher eine Speicherzellenanordnung mit einer Mehrzahl von flächig angeordneten Speicherzellen und eine mehrlagige Anordnung von Verbindungselementen, die eine Verbindung zwischen der Mehrzahl von Speicherzellen bereitstellt und die mit der Speicherzellenanordnung zumindest teilweise überlappt. Die mehrlagige Anordnung von Verbindungselementen ist ausgebildet, dass bei einer Entfernung einer ersten Lage von Verbindungselementen unter Verbleib einer zwischen der ersten Lage und der Speicherzellenanordnung angeordneten zweiten Lage von Verbindungselementen eine Unterbrechung zumindest einer Verbindung eintritt.According to one embodiment, a data memory comprises a memory cell arrangement with a plurality of memory cells arranged in a planar manner and a multilayer arrangement of connecting elements which provides a connection between the plurality of memory cells and which at least partially overlaps the memory cell arrangement. The multi-layer arrangement of connecting elements is designed so that when a first layer of connecting elements is removed while a second layer of connecting elements arranged between the first layer and the memory cell arrangement remains, at least one connection is interrupted.
Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Bereitstellen eines Datenspeichers ein Bereitstellen einer Speicherzellenanordnung mit einer Mehrzahl von flächig angeordneten Speicherzellen und ein Anordnen einer Anordnung von Verbindungselementen, die eine Verbindung zwischen der Mehrzahl von Speicherzellen bereitstellt und die mit der Speicherzellenanordnung zumindest teilweise überlappt. Das Verfahren wird so ausgeführt, dass durch die mehrlagige Anordnung von Verbindungselementen bei einer Entfernung einer ersten Lage von Verbindungselementen unter Verbleib einer zwischen der ersten Lage und der Speicherzellenanordnung angeordneten zweiten Lage der Verbindungselemente eine Unterbrechung der Verbindung eintritt.According to one embodiment, a method for providing a data memory comprises providing a memory cell arrangement with a plurality of memory cells arranged in a planar manner and arranging an arrangement of connecting elements which provides a connection between the plurality of memory cells and which at least partially overlaps the memory cell arrangement. The method is carried out in such a way that the multilayer arrangement of connecting elements results in an interruption of the connection when a first layer of connecting elements is removed while a second layer of connecting elements arranged between the first layer and the memory cell arrangement remains.
Weitere vorteilhafte Ausgestaltungen sind der Gegenstand abhängiger Patentansprüche.Further advantageous configurations are the subject of the dependent claims.
Vorteilhafte Ausführungsbeispiele werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen erläutert. Es zeigen:
- 1 eine schematische perspektivische Ansicht eines Datenspeichers gemäß einem Ausführungsbeispiel;
- 2a eine schematische Ansicht eines Layouts eines Datenspeichers gemäß einem Ausführungsbeispiel, bei dem eine Vielzahl von Speicherzellen in einer beispielhaften Matrix angeordnet sind;
- 2b eine schematische Ansicht des Datenspeichers aus 2a, bei dem die Speicherzellen gemäß einem Ausführungsbeispiel einseitig angeschlossen sind;
- 2c eine schematische Ansicht des Datenspeichers aus 2a mit einem beidseitigen Anschluss gemäß einem Ausführungsbeispiel;
- 3a eine schematische perspektivische Ansicht eines Datenspeichers mit einer metallenen Bitleitung ;
- 3b eine schematische perspektivische Ansicht eines Datenspeichers, bei dem die Anordnung aus 3a durch eine parallel zu der Bitleitung verschaltete zusätzliche Leitung erweitert ist;
- 4a eine schematische perspektivische Ansicht eines Datenspeichers, bei dem eine mehrlagige Anordnung von Verbindungselementen vorgesehen ist;
- 4b eine schematische perspektivische Ansicht eines Datenspeichers, der beispielsweise erhalten werden kann, wenn die Verbindungselemente einer Lage sowie die Verbindungen zur darunterliegenden Lage entfernt werden;
- 5 eine schematische perspektivische Ansicht eines Datenspeichers gemäß einem Ausführungsbeispiel, bei dem die Zugriffsleitungen in einer Lage im Zusammenhang mit der 1 erläuterte Unterbrechungen aufweisen;
- 6 eine schematische perspektivische Ansicht eines Datenspeichers gemäß einem Ausführungsbeispiel, bei dem eine in einer ersten Lage angeordnete Zugriffsleitung jeweils mit einer in einer anderen Lage angeordneten Zugriffsleitung parallel verschaltet ist;
- 7 eine schematische perspektivische Ansicht eines Datenspeichers gemäß einem Ausführungsbeispiel, der ähnlich aufgebaut sein kann wie der Datenspeicher aus 5, diesen jedoch durch eine zusätzliche Leitung ergänzt, die im Zusammenhang mit der 6 erläutert ist;
- 8 eine schematische perspektivische Ansicht eines Datenspeichers gemäß einem Ausführungsbeispiel, der eine Stapelanordnung von Speicherzellen aufweist; und
- 9 ein schematisches Ablaufdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel.
Advantageous exemplary embodiments are explained below with reference to the accompanying drawings. Show it: - 1 a schematic perspective view of a data memory according to an embodiment;
- 2a a schematic view of a layout of a data memory according to an embodiment, in which a plurality of memory cells are arranged in an exemplary matrix;
- 2 B a schematic view of the data memory 2a , in which the memory cells are connected on one side according to an exemplary embodiment;
- 2c a schematic view of the data memory 2a with a connection on both sides according to an exemplary embodiment;
- 3a a schematic perspective view of a data memory with a metal bit line;
- 3b a schematic perspective view of a data memory in which the arrangement from 3a is expanded by an additional line connected in parallel to the bit line;
- 4a a schematic perspective view of a data memory in which a multilayer arrangement of connecting elements is provided;
- 4b a schematic perspective view of a data memory, which can be obtained, for example, when the connecting elements of a layer and the connections to the underlying layer are removed;
- 5 a schematic perspective view of a data memory according to an embodiment, in which the access lines in a position in connection with the 1 have explained interruptions;
- 6th a schematic perspective view of a data memory according to an embodiment, in which an access line arranged in a first layer is connected in parallel to an access line arranged in a different layer;
- 7th a schematic perspective view of a data memory according to an embodiment, which can be constructed similarly to the data memory from FIG 5 , but this is supplemented by an additional line, those related to the 6th is explained;
- 8th a schematic perspective view of a data memory according to an embodiment, which has a stacked arrangement of memory cells; and
- 9 a schematic flow diagram of a method according to an embodiment.
Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funktionsgleiche oder gleichwirkende Elemente, Objekte und/oder Strukturen in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente untereinander austauschbar ist bzw. aufeinander angewendet werden kann.Before exemplary embodiments of the present invention are explained in more detail below with reference to the drawings, it is pointed out that identical, functionally identical or identically acting elements, objects and / or structures in the different figures are provided with the same reference numerals, so that those shown in different exemplary embodiments Description of these elements is interchangeable or can be applied to one another.
Nachfolgend beschriebene Ausführungsbeispiele werden im Zusammenhang mit einer Vielzahl von Details beschrieben. Ausführungsbeispiele können jedoch auch ohne diese detaillierten Merkmale implementiert werden. Des Weiteren werden Ausführungsbeispiele der Verständlichkeit wegen unter Verwendung von Blockschaltbildern als Ersatz einer Detaildarstellung beschrieben. Ferner können Details und/oder Merkmale einzelner Ausführungsbeispiele ohne Weiteres mit einander kombiniert werden, solange es nicht explizit gegenteilig beschrieben ist.Exemplary embodiments described below are described in connection with a large number of details. However, exemplary embodiments can also be implemented without these detailed features. Furthermore, for the sake of clarity, exemplary embodiments are described using block diagrams as a substitute for a detailed representation. Furthermore, details and / or features of individual exemplary embodiments can easily be combined with one another, as long as it is not explicitly described to the contrary.
Nachfolgende Ausführungsbeispiele beziehen sich auf die Ausgestaltung von Verbindungselementen, die so eingerichtet sind, dass in einem unbeschädigten oder unmaniputierten Zustand eine Verbindung zwischen Speicherzellen einer Speicherzellenanordnung erhalten wird, mittels derer ein Auslesen und/oder Programmieren und/oder Betreiben der Speicherzellen ermöglicht wird. Bei der Verbindung kann es sich beispielsweise um eine elektrische oder optische Verbindung handeln. Eine elektrische Verbindung kann unter Verwendung elektrisch leitender Materialien, insbesondere Metalle und/oder dotierte Halbleitermaterialien erhalten werden, während für optische Verbindungen Materialien verwendet werden können, die in einem verwendeten Wellenlängenbereich transparent sind, etwa Halbleitermaterialien oder Glasmaterialien.The following exemplary embodiments relate to the configuration of connecting elements which are set up in such a way that, in an undamaged or unmanipulated state, a connection is obtained between memory cells of a memory cell arrangement, by means of which the memory cells can be read out and / or programmed and / or operated. The connection can be, for example, an electrical or optical connection. An electrical connection can be obtained using electrically conductive materials, in particular metals and / or doped semiconductor materials, while materials which are transparent in a used wavelength range, for example semiconductor materials or glass materials, can be used for optical connections.
Nachfolgende Ausführungsbeispiele werden unter besonderer Bezugnahme auf RRAM Speicherzellen (engl.: Resistive Random Access Memory-RRAM; nichtflüchtiger elektronischer RAM-Speichertyp. der durch Änderung des elektrischen Widerstandes Information speichert) beschrieben, wobei die Ausführungsbeispiele hierauf nicht beschränkt sind, sondern vielmehr mit sämtlichen Speicherzellen mit veränderlichen (programmierbaren) Widerständen (wie RRAM, CBRAM, PCRAM, MRAM) implementiert werden können. Diese Speicherzellen mit veränderlichen (programmierbaren) Widerständen können auch mit dem englischen Terminus „resistive-change memory cells“ (Speicherzellen mit veränderlichen (programmierbaren) Widerständen) bezeichnet werden.The following exemplary embodiments are described with particular reference to RRAM memory cells (Resistive Random Access Memory-RRAM; non-volatile electronic RAM memory type that stores information by changing the electrical resistance), whereby the exemplary embodiments are not limited to this, but rather with all memory cells can be implemented with variable (programmable) resistors (such as RRAM, CBRAM, PCRAM, MRAM). These memory cells with variable (programmable) resistances can also be referred to with the English term "resistive-change memory cells" (memory cells with variable (programmable) resistances).
1 zeigt eine schematische perspektivische Ansicht eines Datenspeichers 10 gemäß einem Ausführungsbeispiel. Der Datenspeicher 10 umfasst eine Speicherzellenanordnung 12 mit einer Mehrzahl von zumindest zwei Speicherzellen 121 bis 124 . Die Anzahl der Speicherzellen kann dabei auch wesentlich größer sein als 2, etwa 5, 10, 100 oder mehrere 1000. Die Speicherzellen 121 bis 124 sind beispielhaft in einer einreihigen Anordnung entlang einer y-Richtung angeordnet, können aber problemlos auch in mehreren Reihen, etwa senkrecht zu der y-Richtung entlang der x-Richtung angeordnet sein. Sowohl die einreihige Anordnung als auch die mehrreihige Anordnung können als flächige Anordnung der Speicherzellen 121 bis 124 verstanden werden. Ohne weiteres kann die Speicherzellenanordnung auch in mehreren Ebenen entlang der z-Richtung angeordnet sein. 1 shows a schematic perspective view of a data memory 10 according to an embodiment. The data store 10 comprises a memory cell array 12th with a plurality of at least two memory cells 12 1 to 12 4 . The number of storage cells can also be significantly greater than 2, for example 5, 10, 100 or several thousand. The storage cells 12 1 to 12 4 are arranged, for example, in a one-row arrangement along a y-direction, but can also easily be arranged in a plurality of rows, approximately perpendicular to the y-direction along the x-direction. Both the single-row arrangement and the multi-row arrangement can be used as a flat arrangement of the memory cells 12 1 to 12 4 be understood. The memory cell arrangement can easily also be arranged in a plurality of planes along the z-direction.
Die Speicherzellen 121 bis 124 können beispielsweise als RRAM-Elemente gebildet sein, die aufbauend auf einem durch sie hindurch geführten Programmierstrom ihren Widerstandswert ändern. Hierzu kann beispielsweise an einer Seite der Speicherzellenanordnung 12 eine Verbindungselementanordnung 13 angeordnet sein und an einer gegenüberliegenden Seite eine nicht dargestellte weitere Verbindungselementanordnung, die in einem einfachen Fall beispielsweise eine gemeinsame Massenfläche umfassen kann, eine Anordnung von Schaltungselementen, wie bspw. Auswahltransistoren oder dergleichen umfassen kann, und/oder eine andere Möglichkeit zum Stromfluss durch die Speicherzellen 121 bis 124 bereitstellt. Alternativ zu Speicherzellen mit veränderlichen (programmierbaren) Widerständen 121 bis 124 kann die Speicherzellenanordnung auch beliebige andere stromprogrammierbare Speicherzellen umfassen, bei denen ein elektrischer Strom zum Ändern des Programmierstatus durch die Speicherzellen 121 bis 124 hindurchgeführt wird, etwa RRAM, CBRAM, PCRAM, MRAM.The memory cells 12 1 to 12 4 can be formed, for example, as RRAM elements, which change their resistance value based on a programming current passed through them. For this purpose, for example, on one side of the memory cell arrangement 12th a fastener assembly 13th be arranged and on an opposite side a further connection element arrangement, not shown, which in a simple case can include, for example, a common ground area, an arrangement of circuit elements such as selection transistors or the like, and / or another possibility for current flow through the memory cells 12 1 to 12 4 provides. As an alternative to memory cells with variable (programmable) resistors 12 1 to 12 4 The memory cell arrangement can also comprise any other current-programmable memory cells in which an electrical current for changing the programming status through the memory cells 12 1 to 12 4 is passed through, such as RRAM, CBRAM, PCRAM, MRAM.
Die Verbindungselementanordnung 13 kann eine mehrlagige Anordnung von Verbindungselementen 14, 15 bereitstellen, die in zwei oder mehreren Lagen 161 und 162 angeordnet sind. Die mehrlagige Anordnung von Verbindungselementen 14 und 15 überlappt dabei mit der Speicherzellenanordnung 12 zumindest teilweise, das bedeutet, eine Projektion der Speicherzellenanordnung in die x/y-Ebene überlappt mit einer Projektion der Speicherzellenanordnung 12 in die x/y-Ebene. Die Lage 161 und/oder die Lage 162 kann somit eine Abschirmlage -(engl.: Shield) für die Speicherzellenanordnung 12 bereitstellen.The fastener assembly 13th can be a multilayer arrangement of fasteners 14th , 15th deploy that in two or more layers 16 1 and 16 2 are arranged. The multilayer arrangement of fasteners 14th and 15th overlaps with the memory cell arrangement 12th at least partially, that is to say a projection of the memory cell arrangement in the x / y plane overlaps with a projection of the memory cell arrangement 12th in the x / y plane. The location 16 1 and or the location 16 2 can thus a shielding layer for the memory cell arrangement 12th provide.
Als Lage oder Ebene 16 kann eine Anordnung in einem Abstand, einer Höhe oder einer sonstig senkrecht zu einer x/y-Ebene angeordneten z-Richtung verstanden werden, so dass beispielsweise das mit den Speicherzellen 121 und 122 verbundene Verbindungselement 15a und das mit den Speicherzellen 123 und 124 verbundene Verbindungselement 15b in der Lage 162 angeordnet sind, die zwischen den Speicherzellen 121 bis 124 und der Lage 161 angeordnet ist, in welcher das Verbindungselement 14 angeordnet ist. Die Verbindungselemente 15a und 15b können zwei, für sich genommen elektrisch oder optisch isoliert voneinander implementierte Teile eines gemeinsamen Verbindungselements 15 sein. Die elektrische Isolierung kann mittels einer Unterbrechung oder Teilung in die Teile 15a und 15b erhalten werden, welche mittels des Verbindungselements 14 überbrückt wird, indem das Verbindungselement 14 parallel zu den Teilen 15a und 15b verschaltet wird. Die Verbindungselemente 14 und 15 können jeweils Zugriffsleitungen des Datenspeichers 10 sein oder andere elektrisch/optisch leitfähige Datenleitungen des Datenspeichers 10 implementieren.As a location or level 16 For example, an arrangement at a distance, a height or in another z-direction arranged perpendicular to an x / y plane can be understood, so that, for example, the connecting element connected to the memory cells 12 1 and 12 2 15a and the connector connected to the memory cells 12 3 and 12 4 15b in a position 16 2 are arranged between the memory cells 12 1 to 12 4 and the location 16 1 is arranged in which the connecting element 14th is arranged. The fasteners 15a and 15b can be two parts of a common connecting element that are implemented individually electrically or optically isolated from one another 15th be. The electrical insulation can be achieved by means of an interruption or division into the parts 15a and 15b are obtained, which by means of the connecting element 14th is bridged by the connecting element 14th parallel to the parts 15a and 15b is interconnected. The fasteners 14th and 15th can each have access lines of the data memory 10 his or other electrically / optically conductive data lines of the data memory 10 to implement.
Das Verbindungselement 15 beziehungsweise die Lage 162 von Verbindungselementen stellt somit eine unvollständige Verbindung der Speicherzellen 121 bis 124 bereit, die alleine möglicherweise keinen Betrieb der Speicherzellen in dem Datenspeicher 10 ermöglicht, da zwischen den Verbindungselementeteilen 15a und 15b eine Unterbrechung 18 vorgesehen ist, die eine elektrische beziehungsweise optische Signalübertragung zwischen den Verbindungselementeteilen 15a und 15b verhindern kann. Zum Überbrücken der Unterbrechung 18 kann das Verbindungselement 14 vorgesehen sein, das jeweils in zumindest einem Bereich mit dem Verbindungselementeteil 15a und mit dem Verbindungselementeteil 15b elektrisch beziehungsweise optisch verbunden ist, so dass durch die dadurch erhaltene Parallelschaltung eine kombinatorische Zugriffsleitung 15 zum Betreiben der Speicherelemente 121 bis 124 gebildet wird. Beispielsweise kann die Zugriffsleitung einzeln und somit auch kombinatorisch eine Bitleitung, eine Sourceleitung oder eine Wortleitung oder eine andere Leitung umfassen, die zum Transport eines zum Zugriff auf eine oder mehrere Speicherzellen 121 bis 124 vorgesehenen Stroms eingerichtet ist. Die Lage 162 kann auch so beschrieben werden, dass diese nur in Kombination mit zumindest einer weiteren Schicht oder Lage von Verbindungselementen einen betriebsbereiten Datenspeicher bereitstellt.The connecting element 15th or the location 16 2 of connecting elements thus provides an incomplete connection of the memory cells 12 1 to 12 4 ready, which alone may not have any operation of the memory cells in the data memory 10 made possible because between the connecting element parts 15a and 15b a break 18th is provided that an electrical or optical signal transmission between the connecting element parts 15a and 15b can prevent. To bridge the interruption 18th can the fastener 14th be provided, each in at least one area with the connecting element part 15a and with the connecting element part 15b is electrically or optically connected, so that a combinatorial access line through the parallel connection obtained thereby 15th to operate the storage elements 12 1 to 12 4 is formed. For example, the access line can individually and thus also in combination comprise a bit line, a source line or a word line or another line which is used to transport one to access one or more memory cells 12 1 to 12 4 provided current is set up. The location 16 2 can also be described in such a way that it only provides an operationally ready data memory in combination with at least one further layer or layer of connecting elements.
Wie es in der 1 dargestellt ist, ermöglichen die Verbindungselemente in den Lagen 161 und 162 durch die Verbindungen 221 bis 224 , etwa aus elektrisch oder optisch leitfähigem Material, um ein Via bereitzustellen, eine Verbindung der Speicherzellen 121 bis 124 untereinander und mithin einen Zugriff auf die Speicherzellen 121 bis 124 während eines Betriebs des Datenspeichers 10.Like it in the 1 is shown, allow the fasteners in the layers 16 1 and 16 2 through the connections 22 1 to 22 4 , for example made of electrically or optically conductive material in order to provide a via, a connection of the memory cells 12 1 to 12 4 among each other and therefore access to the memory cells 12 1 to 12 4 during operation of the data memory 10 .
Im Falle eines Angriffs, bei dem die Lage 161 entfernt wird, kann selbst bei einem Verbleib der Verbindungselemente in der Lage 162 eine Unterbrechung der Verbindung zwischen den Speicherzellen 121 bis 124 eintreten, was einen Betrieb des Datenspeichers 10 verhindert oder zumindest erheblich erschwert, so dass der Angriff für den Angreifer unattraktiv werden kann. Die Verbindungselemente 14 und 15 können somit jeweils eine Zugriffsleitung für zumindest eine Speicherzelle 121 bis 124 bilden, die untereinander verbunden sind. Jede Lage 161 und 162 kann eine oder mehrere Verbindungselemente oder Zugriffsleitungen aufweisen, etwa basierend auf der gewählten Anordnung der Speicherzellen. Jede der Verbindungselemente kann dabei mit zumindest einer Speicherzelle verbunden sein. Mittels der Parallelschaltung der Verbindungselemente 14 und 15 kann dabei eine Überbrückung der Leitungsunterbrechung 18 erhalten werden. Eine Entfernung der Lage 161 , etwa im Zuge des vorerwähnten Angriffs, kann mithin zu einer Entfernung der Überbrückung und zu einem Wirksamwerden der Leitungsunterbrechung 18 führen. In the event of an attack in which the situation 16 1 is removed, even if the fasteners remain in the position 16 2 an interruption in the connection between the memory cells 12 1 to 12 4 occur what an operation of the data memory 10 prevented or at least made considerably more difficult, so that the attack can become unattractive for the attacker. The fasteners 14th and 15th can thus each have an access line for at least one memory cell 12 1 to 12 4 that are interconnected. Any location 16 1 and 16 2 may have one or more connecting elements or access lines, for example based on the selected arrangement of the memory cells. Each of the connecting elements can be connected to at least one storage cell. By connecting the connecting elements in parallel 14th and 15th can thereby bridge the line interruption 18th can be obtained. A removal of the location 16 1 , for example in the course of the aforementioned attack, the bridging may be removed and the line interruption may take effect 18th to lead.
Die Zugriffsleitung 15 kann somit entlang ihres axialen Verlaufs (in 1 in y-Richtung verlaufend) unterbrochen sein und mit der Zugriffsleitung 14 basierend auf der implementierten Parallelschaltung eine kombinatorische ununterbrochene Zugriffsleitung bereitstellen. Die Zugriffsleitung kann beispielsweise für einen Lesezugriff und/oder einen Schreibzugriff auf zumindest eine Speicherzelle 121 bis 124 verwendet werden.The access line 15th can thus along its axial course (in 1 running in y-direction) be interrupted and with the access line 14th provide a combinational uninterrupted access line based on the implemented parallel connection. The access line can, for example, be used for read access and / or write access to at least one memory cell 12 1 to 12 4 be used.
Obwohl die Zugriffsleitung 15 so dargestellt ist, dass sie eine einzige Leitungsunterbrechung 18 aufweist, sehen alternative Ausführungsbeispiele vor, zwei, drei, fünf oder mehr Leitungsunterbrechungen entlang des axialen Verlaufs vorzusehen. Ausführungsbeispiele sehen vor, Verbindungselemente in mehr als zwei Lagen 16 anzuordnen und mit benachbarten Lagen zu verbinden, etwa zumindest drei Lagen, zumindest vier Lagen oder zumindest fünf Lagen. Es ist dabei möglich aber nicht notwendig, dass eine Lage vorgesehen ist, in welcher die Verbindungselemente ununterbrochen implementiert sind. Insofern können Leitungsunterbrechungen in zumindest einer, mehreren oder optional allen Lagen 16 vorgesehen sein.Although the access line 15th is shown in such a way that it has a single line break 18th has, provide alternative embodiments provide two, three, five or more line interruptions along the axial course. Embodiments provide connecting elements in more than two layers 16 to be arranged and to be connected to adjacent layers, for example at least three layers, at least four layers or at least five layers. It is possible, but not necessary, for a position to be provided in which the connecting elements are implemented without interruption. In this respect, line interruptions can occur in at least one, several or optionally all layers 16 be provided.
In anderen Worten zeigt 1 eine Zugriffsleitung mit gestapelten Verbindungselementen und einer Unterbrechung.In other words shows 1 an access line with stacked connecting elements and a break.
2a zeigt eine schematische Ansicht eines Layouts eines Datenspeichers 20 gemäß einem Ausführungsbeispiel, bei dem eine Vielzahl von Speicherzellen 1211 bis 12ij in einer beispielhaften Matrix angeordnet sind, die i Zeilen und j Spalten aufweisen kann, wobei gelten kann, dass i ≥ 1 und j ≥ 1 mit i + j ≥ 2. Beispielsweise weist der Datenspeicher eine Vielzahl von Wortleitungen 24, Bitleitungen 26 und Sourceleitungen (Quellenleitungen) 28 auf, um Lesezugriffe und/oder Schreibzugriffe auf die Speicherzellen 1211 bis 12ij zu ermöglichen. Eine, mehrere oder alle der Wortleitungen 24, der Bitleitungen 26 und/oder der Sourceleitungen 28 können als kombinatorische Zugriffsleitung implementiert sein, wie es im Zusammenhang mit der 1 beschrieben ist. 2a shows a schematic view of a layout of a data memory 20th according to an embodiment in which a plurality of memory cells 12 11 to 12 ij are arranged in an exemplary matrix which can have i rows and j columns, it being possible that i 1 and j 1 with i + j 2. For example, the data memory has a multiplicity of word lines 24 , Bit lines 26th and source lines 28 to read access and / or write access to the memory cells 12 11 to 12 ij to enable. One, several, or all of the word lines 24 , the bit lines 26th and / or the source lines 28 can be implemented as a combinatorial access line, as described in connection with the 1 is described.
In anderen Worten können die Speicherzellen 12 eines Speicherfeldes in einer Matrix-Weise angeordnet sein, was bedeutet, dass jedes Speicherelement durch Verwendung orthogonaler (Metall-)Leitungen ausgewählt werden kann, die beispielsweise als Wortleitung und Bitleitung bezeichnet werden. Basierend auf der Art des Speichers können zusätzliche Leitungen vorgesehen sein, etwa Sourceleitungen. Der Datenspeicher 20 ist beispielsweise ein RRAM-Speicherfeld. In other words, the memory cells 12th of a memory array can be arranged in a matrix fashion, which means that each memory element can be selected by using orthogonal (metal) lines, for example referred to as word line and bit line. Additional lines, such as source lines, can be provided based on the type of memory. The data store 20th is for example an RRAM memory array.
2b zeigt eine schematische Ansicht des Datenspeichers 20, bei dem die Speicherzellen 12 einseitig angeschlossen sind, was bedeutet, dass Bitleitungstreiber 321 und 322 sowie Sourceleitungstreiber 341 und 342 an derselben Seite des Datenspeichers 20 angeordnet sind. 2 B shows a schematic view of the data memory 20th in which the memory cells 12th connected at one end, which means that bit line drivers 32 1 and 32 2 as well as source line drivers 34 1 and 34 2 on the same side of the data store 20th are arranged.
2c zeigt einen beidseitigen Anschluss, bei dem die Bitleitungstreiber 321 und 342 einerseits und die Sourceleitungstreiber 341 und 342 andererseits an gegenüberliegenden Seiten angeordnet sind. 2c shows a double-sided connection in which the bit line driver 32 1 and 34 2 on the one hand and the source line drivers 34 1 and 34 2 on the other hand are arranged on opposite sides.
Die 2b und 2c zeigen dabei beispielhaft Verläufe eines Stromflusses durch die unterschiedlichen Leitungen. Hieraus wird deutlich, dass insbesondere bei Verwendung von stromprogrammierbaren Leitungen ein spezifischer Widerstand der Zugriffsleitungen bedeutsam sein kann. Basierend auf dem Typ des Speichers kann für das Programmieren der Speicherzellen ein relativ hoher Strom (beispielsweise in etwa 300 µA) eingesetzt werden, der durch die Zellen getrieben werden muss. Solche Speicherzellen können als stromprogrammierbare Speicherzellen verstanden werden, bei denen, anders als bei spannungsbasierten Speicherzellen oder spannungsprogrammierbaren Speicherzellen, der Stromfluss die Veränderung des die gespeicherte Information wiedergebenden Parameters beeinflusst oder bestimmt.the 2 B and 2c show exemplary courses of a current flow through the different lines. From this it becomes clear that, particularly when using current-programmable lines, a specific resistance of the access lines can be significant. Based on the type of memory, a relatively high current (for example around 300 μA) can be used to program the memory cells and this must be driven through the cells. Such memory cells can be understood as current-programmable memory cells in which, unlike voltage-based memory cells or voltage-programmable memory cells, the current flow influences or determines the change in the parameter reproducing the stored information.
Dieser Strom kann zu einem Spannungsabfall über den entsprechenden Steuerleitungen führen, beispielsweise Bitleitungen und Sourceleitungen. Um einen zu großen Spannungsabfall zu vermeiden, können zusätzliche, parallelverschaltete Verbindungselemente eingesetzt werden, die gemäß den ohmschen Gesetzen zu einer Verringerung des effektiven Widerstands führen können, wenn der effektive Widerstand verglichen wird mit einer einzigen Leitung, was beispielhaft in 3a anhand eines Datenspeichers 30' dargestellt ist, bei dem Speicherzellen 121 bis 124 mit einer metallenen Bitleitung 26 verbunden sind.This current can lead to a voltage drop across the corresponding control lines, for example bit lines and source lines. In order to avoid too great a voltage drop, additional, parallel-connected connection elements can be used which, according to Ohm's laws, can lead to a reduction in the effective resistance when the effective resistance is compared with a single line, which is exemplified in FIG 3a using a data store 30 ' is shown in the memory cells 12 1 to 12 4 with a metal bit line 26th are connected.
In 3b ist eine schematische perspektivische Ansicht eines Datenspeichers 30' gezeigt, bei dem die Anordnung aus 3a durch eine parallel zu der Bitleitung verschalteten zusätzlichen Bitleitung 261 verschaltet ist, die mittels der Verbindungselemente 221 bis 224 parallel mit der Bitleitung 262 verschaltet ist, um den effektiven Widerstand der Bitleitung 26 aus 3a zu reduzieren.In 3b Figure 3 is a schematic perspective view of a data memory 30 ' shown in which the arrangement is made 3a is interconnected by an additional bit line 26 1 connected in parallel to the bit line, which by means of the connecting elements 22 1 to 22 4 is connected in parallel with the bit line 26 2 to the effective resistance of the bit line 26th the end 3a to reduce.
In anderen Worten kann beispielsweise bei RRAM-Zellen der Programmierstrom vom Bitleitungstreiber durch die Bitleitung durch die Speicherzelle entlang der Sourceleitung zu einem Sourceleitungstreiber (oder umgekehrt) geführt werden. Obwohl die Wortleitung nicht notwendigerweise hohe Ströme zu tragen hat, können Ausführungsbeispiele ohne Weiteres auch für die Wortleitung eingesetzt werden. Ausführungsbeispiele sehen vor, eine entsprechende mehrlagige Ausgestaltung entsprechender Zugriffsleitungen durch eine Unterbrechung auszugestalten, die in einer den Speicherzellen 121 bis 124 zugewandten Lage angeordnet ist.In other words, in the case of RRAM cells, for example, the programming current can be conducted from the bit line driver through the bit line through the memory cell along the source line to a source line driver (or vice versa). Although the word line does not necessarily have to carry high currents, exemplary embodiments can also easily be used for the word line. Embodiments provide for a corresponding multilayer configuration of corresponding access lines to be configured by an interruption in one of the memory cells 12 1 to 12 4 facing position is arranged.
4a zeigt eine schematische perspektivische Ansicht eines Datenspeichers 40, bei dem zwar eine mehrlagige Anordnung von Verbindungselementen 141 bis 145 sowie 151 bis 155 vorgesehen ist, bei dem jedoch die für 1 erläuterte Unterbrechung in den Verbindungselementen 15 nicht implementiert ist. 4a shows a schematic perspective view of a data memory 40 , in which a multilayer arrangement of connecting elements 14 1 to 14 5 as 15 1 to 15 5 is provided, in which, however, the for 1 explained interruption in the connecting elements 15th is not implemented.
4b zeigt eine schematische perspektivische Ansicht eines Datenspeichers 40', der beispielsweise erhalten werden kann, wenn die Verbindungselemente 141 bis 145 sowie die Verbindungselemente 22 des Datenspeichers 40 entfernt werden, beispielsweise während eines Angriffs. Es wird deutlich, dass zwar die vorerwähnte Reduzierung des effektiven Widerstands wegfallen kann, dass aber dennoch ein möglicherweise elektrisch ineffizienter Betrieb des Datenspeichers 40' möglich ist. 4b shows a schematic perspective view of a data memory 40 ' that can be obtained, for example, when the fasteners 14 1 to 14 5 as well as the connecting elements 22nd of the data memory 40 removed, for example during an attack. It becomes clear that the aforementioned reduction in the effective resistance can be omitted, but that operation of the data memory may still be electrically inefficient 40 ' is possible.
5 zeigt eine schematische perspektivische Ansicht eines Datenspeichers 50 gemäß einem Ausführungsbeispiel, bei dem die Zugriffsleitungen in der Lage 162 die im Zusammenhang mit der 1 erläuterten Unterbrechungen 181 bis 185 aufweisen. Benachbarte Verbindungselemente 151 bis 155 der Lage 162 sind beispielhaft entlang einer axialen Erstreckungsrichtung parallel zur y-Richtung angeordnet. Mehrere dieser Leitungen können dabei senkrecht hierzu parallel zur x-Richtung versetzt zueinander angeordnet sein. Entlang der x-Richtung, das bedeutet, senkrecht zur axialen Erstreckungsrichtung, können die Unterbrechungen 181 bis 185 an einer zumindest im Wesentlichen übereinstimmenden Position beziehungsweise in übereinstimmenden Bereichen innerhalb eines Toleranzbereichs von ± 15%, ±10% oder ±5% oder weniger angeordnet sein. Dies kann die Bildung symmetrischer Inselbereiche von Speicherzellen ermöglichen, wenn die Lage 161 abgetragen wird. Als Inselbereich kann ein Bereich von Speicherzellen verstanden werden, der trotz Auftreten der Unterbrechung 181 bis 185 noch miteinander durch leitfähige Strukturen verbunden ist, beispielsweise die Speicherzellen 1253 und 1254 oder die Speicherzellen 1251 und 1252 . Alternativ können benachbarte Zugriffsleitungen der zweiten Lage die Unterbrechung an voneinander verschiedenen Bereichen aufweisen, was eine zusätzliche Erschwerung beim Angriff ermöglicht, da die Unterbrechung für jede der Zugriffsleitungen 151 bis 155 aufgefunden werden muss. 5 shows a schematic perspective view of a data memory 50 according to an embodiment in which the access lines are capable of 16 2 those related to the 1 explained interruptions 18 1 to 18 5 exhibit. Adjacent fasteners 15 1 to 15 5 the location 16 2 are arranged, for example, along an axial direction of extent parallel to the y-direction. Several of these lines can be arranged offset from one another perpendicular to this, parallel to the x direction. The interruptions can be along the x-direction, that is, perpendicular to the axial direction of extent 18 1 to 18 5 be arranged at an at least substantially matching position or in matching areas within a tolerance range of ± 15%, ± 10% or ± 5% or less. This can enable the formation of symmetrical island areas of memory cells if the location 16 1 is removed. An island area can be understood to be an area of memory cells which, despite the occurrence of the interruption 18 1 to 18 5 is still connected to one another by conductive structures, for example the memory cells 12 53 and 12 54 or the memory cells 12 51 and 12 52 . Alternatively, adjacent access lines of the second layer can have the interruption in areas that are different from one another, which makes it possible to make the attack more difficult, since the interruption for each of the access lines 15 1 to 15 5 must be found.
In anderen Worten können die unteren Metallleitungen des Leitungsstapels in regelmäßigen oder unregelmäßigen Intervallen unterbrochen sein, wobei die Unterbrechung lediglich eine geringe Zunahme des Leitungswiderstandes mit sich bringt. Hierdurch wird erhalten, dass die obere Schicht der Leitungen nicht mehr großflächig entfernt werden kann, ohne den Betrieb des Datenspeichers zu verhindern, was bedeutet, dass sobald die Abschirmlage im Bereich der Unterbrechung 18 entfernt wird, der Datenspeicher dort außer Betrieb ist. In weiter anderen Worten zeigt 5 ein flächiges Layout mit Unterbrechungen.In other words, the lower metal lines of the line stack can be interrupted at regular or irregular intervals, the interruption only bringing about a slight increase in the line resistance. This means that the upper layer of the lines can no longer be removed over a large area without preventing the operation of the data memory, which means that as soon as the shielding layer is in the area of the interruption 18th is removed, the data storage is out of order there. In other words, shows 5 a two-dimensional layout with interruptions.
6 zeigt eine schematische perspektivische Ansicht eines Datenspeichers 60 gemäß einem Ausführungsbeispiel, bei dem eine in der Lage 161 angeordnete Zugriffsleitung 14 jeweils mit einer in der Lage 162 angeordneten Zugriffsleitung 15 verschaltet ist, wie es beispielsweise im Zusammenhang mit der 1 erläutert ist. Darüber hinaus kann in der Lage 161 neben der Zugriffsleitung 14 eine zusätzliche Leitung 36 des Datenspeichers 60 angeordnet sein. Die zusätzliche Leitung 36 kann für einen Betrieb des Datenspeichers 60 vorgesehen oder erforderlich sein, so dass, falls bei einem Angriff die Lage 161 entfernt wird, auch die Leitung 36 entfernt wird und so der Betrieb des Datenspeichers 60 zusätzlich zum Auftreten der Unterbrechung 18 erschwert oder verhindert wird. Beispielsweise kann es sich bei der zusätzlichen Leitung 36 um eine Decoder-Leitung, eine Versorgungsleitung oder eine zur Integritätsprüfung vorgesehenen Leitung handeln. Es ist ohne Einschränkungen möglich, andere Funktionen für die zusätzliche Leitung 36 alternativ oder zusätzlich zu implementieren. Manche Ausführungsbeispiele sehen vor, dass entlang der z-Richtung kein Überlapp zwischen der Speicherzellenanordnung 12 und der zusätzlichen Leitung 36 implementiert ist, was bedeutet, dass die zusätzliche Leitung 36 überlappungsfrei bezüglich Speicherzellen der Speicherzellenanordnung 12 entlang der z-Richtung angeordnet ist. Hierdurch kann vorteilhaft vermieden werden, dass Speicherzellen bei einer Entfernung der zusätzlichen Leitung 36 über eine möglicherweise ununterbrochene Zugriffsleitung zugänglich sind. 6th shows a schematic perspective view of a data memory 60 according to an embodiment in which one is able 16 1 arranged access line 14th each with one able 16 2 arranged access line 15th is interconnected, as it is, for example, in connection with the 1 is explained. In addition, can be able 16 1 next to the access line 14th an additional line 36 of the data memory 60 be arranged. The additional line 36 can for an operation of the data memory 60 provided or required so that, in the event of an attack, the situation 16 1 is removed, including the line 36 is removed and so the operation of the data memory 60 in addition to the occurrence of the interruption 18th is made difficult or prevented. For example, it can be the additional line 36 be a decoder line, a supply line or a line provided for integrity testing. It is possible without restrictions to use other functions for the additional line 36 to be implemented alternatively or additionally. Some exemplary embodiments provide that there is no overlap between the memory cell arrangement along the z direction 12th and the additional line 36 is implemented, which means that the additional line 36 non-overlapping with respect to memory cells of the memory cell arrangement 12th is arranged along the z-direction. In this way, it can advantageously be avoided that memory cells are lost when the additional line is removed 36 are accessible via a possibly uninterrupted access line.
In anderen Wort zeigt 6 ein Zugriffsleitungslayout mit gestapelten Metallleitungen und paralleler Führung eines Decoder-Signals beziehungsweise eines Signals, das für den Betrieb des Datenspeichers wichtig ist. In other word shows 6th an access line layout with stacked metal lines and parallel routing of a decoder signal or a signal that is important for the operation of the data memory.
7 zeigt eine schematische perspektivische Ansicht eines Datenspeichers 70 gemäß einem Ausführungsbeispiel, der ähnlich aufgebaut sein kann wie der Datenspeicher 50, diesen jedoch durch die zusätzliche Leitung 36 ergänzt, die im Zusammenhang mit der 6 erläutert ist. Die zusätzliche Leitung 36 kann dabei zwischen Zugriffsleitungen 142 und 143 der Lage 161 angeordnet sein. Wie es im Zusammenhang mit dem Datenspeicher 60 erläutert ist, kann die zusätzliche Leitung 36 überlappungsfrei bezüglich Speicherzellen der Speicherzellenanordnung 12 entlang der z-Richtung angeordnet sein. 7th shows a schematic perspective view of a data memory 70 according to an embodiment, which can be constructed similarly to the data memory 50 , but this through the additional line 36 supplements related to the 6th is explained. The additional line 36 can thereby between access lines 14 2 and 14 3 the situation 16 1 be arranged. How it is related to the data storage 60 is explained, the additional line 36 non-overlapping with respect to memory cells of the memory cell arrangement 12th be arranged along the z-direction.
Während die Unterbrechungen 181 bis 184 eine Segmentierung der Speicherzellen der Speicherzellenanordnung 12 entlang der y-Richtung ermöglichen, kann die zusätzliche Leitung 36 eine Segmentierung der Speicherzellen in Inselbereiche 381 bis 384 entlang der x-Richtung ermöglichen. So kann bei einer Entfernung der Lage 161 durch Auslegung einer Größe der Inselbereiche 38 festgelegt werden, in welcher Größe entlang der Richtungen x und/oder y eine Entfernung der Lage 161 höchstens erfolgen kann, um einen wenn auch degradierten oder eingeschränkten Betrieb des Datenspeichers 70 weiter zu ermöglichen. So kann beispielsweise der Inselbereich 383 durch die Unterbrechungen 183 und 184 einerseits sowie durch eine Position der zusätzlichen Leitung 36 andererseits so eingerichtet sein, dass eine Entfernung der Lage 161 höchstens im Bereich der Speicherzellen 1231 , 1232 , 1241 und 1242 ermöglicht ist, um in diesem Bereich den Datenspeicher 70 weiter betreiben zu können. Außerhalb des jeweiligen Inselbereichs ist eine Entfernung der Lage 161 unter Vermeidung des Auftretens der Unterbrechung der Verbindung in der Zugriffsleitung nicht möglich.During the interruptions 18 1 to 18 4 a segmentation of the memory cells of the memory cell arrangement 12th The additional line can allow along the y-direction 36 a segmentation of the memory cells into island areas 38 1 to 38 4 enable along the x-direction. So can at a distance of the location 16 1 by designing a size of the island areas 38 the size of the distance along the x and / or y directions can be determined 16 1 can take place at most to an even if degraded or restricted operation of the data memory 70 continue to enable. For example, the island area 38 3 by the interruptions 18 3 and 18 4 on the one hand, as well as by a position of the additional line 36 on the other hand be set up so that a removal of the location 16 1 at most in the area of the memory cells 12 31 , 12 32 , 12 41 and 12 42 is enabled to store the data in this area 70 to continue to operate. Outside the respective island area, a distance is possible 16 1 not possible while avoiding the occurrence of the interruption of the connection in the access line.
Ausführungsbeispiele sehen vor, dass die mehrlagige Anordnung von Verbindungselementen 14, 15 ausgebildet ist, dass bei einer Entfernung einer ausgehend von der Speicherzellenanordnung äußersten Lage der Verbindungselemente die Unterbrechung der Verbindung eintritt. In einem derartigen Ausführungsbeispiel kann die Verbindungselementanordnung 13 mehr als zwei Lagen 16 aufweisen. Die äußerste Lage kann als diejenige Lage verstanden werden, die zu den Speicherzellen 12 einen vergleichsweise größten Abstand aufweist. Durch Implementierung der Unterbrechungen und durch eine geeignete Anordnung der Verbindungselemente 22 kann dabei der Erhalt einer kombinatorischen Zugriffsleitung gewährleistet werden, die jedoch durch Entfernung der äußersten Lage unterbrochen ist. Obwohl hierin beschriebene Ausführungsbeispiele eine regelmäßige Anordnung von Unterbrechungen, Zugriffsleitungen, sowie Teilen hiervon und auch der Verbindungselemente 22 zeigen, können diese Anordnungen einzeln oder in Kombination auch unregelmäßig ausgeführt werden.Embodiments provide that the multilayer arrangement of connecting elements 14th , 15th is designed that upon removal of a starting from the memory cell arrangement outermost position of the connecting elements the interruption of the connection occurs. In such an embodiment, the connector assembly 13th more than two layers 16 exhibit. The outermost layer can be understood as the layer that leads to the memory cells 12th has a comparatively largest distance. By implementing the interruptions and by a suitable arrangement of the connecting elements 22nd the maintenance of a combinatorial access line can be guaranteed, but this is interrupted by removing the outermost layer. Although the exemplary embodiments described herein have a regular arrangement of interruptions, access lines, as well as parts thereof and also the connecting elements 22nd show, these arrangements can also be carried out irregularly individually or in combination.
In einem derartigen Ausführungsbeispiel kann die Verbindungselementanordnung 13 mehr als zwei Lagen 16 aufweisen. Die äußerste Lage kann als diejenige Lage verstanden werden, die zu den Speicherzellen 12 einen vergleichsweise größten Abstand aufweist. Durch Implementierung der Unterbrechungen und durch eine geeignete Anordnung der Verbindungselemente 22 kann dabei der Erhalt einer kombinatorischen Zugriffsleitung gewährleistet werden, die jedoch durch Entfernung der äußersten Lage unterbrochen ist. Obwohl hierin beschriebene Ausführungsbeispiele eine regelmäßige Anordnung von Unterbrechungen, Zugriffsleitungen, sowie Teilen hiervon und auch der Verbindungselemente 22 zeigen, können diese Anordnungen einzeln oder in Kombination auch unregelmäßig ausgeführt werden.In such an embodiment, the connector assembly 13th more than two layers 16 exhibit. The outermost layer can be understood as the layer that leads to the memory cells 12th has a comparatively largest distance. By implementing the interruptions and by a suitable arrangement of the connecting elements 22nd the maintenance of a combinatorial access line can be guaranteed, but this is interrupted by removing the outermost layer. Although the exemplary embodiments described herein have a regular arrangement of interruptions, access lines, as well as parts thereof and also the connecting elements 22nd show, these arrangements can also be carried out irregularly individually or in combination.
Vorangehend beschriebene Datenspeicher können eine einlagige Anordnung von Speicherzellen aufweisen, was bedeutet, dass die Speicherzellen der Speicherzellenanordnung 12 in einer gemeinsamen x/y-Ebene angeordnet sind. Eine Anordnung in einer Ebene kann für beliebige hierin referenzierte Elemente so verstanden werden, dass die Elemente teilweise in dieser Ebene angeordnet sind, was bedeutet, dass der dreidimensionale Körper die zweidimensionale Ebene durchdringt.Data memories described above can have a single-layer arrangement of memory cells, which means that the memory cells of the memory cell arrangement 12th are arranged in a common x / y plane. An arrangement in a plane can be understood for any elements referenced herein in such a way that the elements are partially arranged in this plane, which means that the three-dimensional body penetrates the two-dimensional plane.
Weitere Ausführungsbeispiele sehen demgegenüber vor, dass eine Teilmenge der Speicherzellen in einer ersten Speicherzellenlage und eine weitere Teilmenge von Speicherzellen in einer hiervon verschiedenen zweiten Speicherzellenlage angeordnet ist. Die unterschiedlichen Speicherzellenlagen können entlang der z-Richtung verschoben zueinander sein. Beispielsweise können die unterschiedlichen Speicherzellenlagen in einer Stapelanordnung angeordnet sein.In contrast, further exemplary embodiments provide that a subset of the memory cells is arranged in a first memory cell layer and a further subset of memory cells is arranged in a second memory cell layer that is different therefrom. The different memory cell layers can be shifted to one another along the z-direction. For example, the different storage cell layers can be arranged in a stacked arrangement.
In anderen Worten zeigt 7 ein Ausführungsbeispiel, bei dem die oberen Metallleitungen des Verbindungselementstapels in regelmäßigen oder unregelmäßigen Abständen unterbrochen beziehungsweise mit einem Zwischenabstand versehen sind, in denen andere Leitungen angeordnet sind, die zum Transport von Signalen eingerichtet sind, die für den Betrieb des Datenspeichers wichtig sind, etwa Decoder-Leitungen. Auch hier kann erreicht werden, dass durch eine Entfernung der oberen Signalleitungen, die als eine Abschirmlage wirken können, der Datenspeicher außer Betrieb gesetzt wird. Die zusätzlichen Leitungen können zwar einen zusätzlichen Bauraum im Layout beanspruchen, können jedoch auch zur Substitution von Dummy-Leitungen eingesetzt werden, die manchmal nötig sind, um Wortleitungsbereiche (engl.: word line stitches) zu umgeben.In other words shows 7th an embodiment in which the upper metal lines of the connecting element stack are interrupted at regular or irregular intervals or provided with a spacing in between, in which other lines are arranged that are set up for the transport of signals that are important for the operation of the data memory, such as decoder Cables. Here, too, it can be achieved that the data memory is put out of operation by removing the upper signal lines, which can act as a shielding layer. Although the additional lines can take up additional space in the layout, they can also be used to substitute dummy lines, which are sometimes necessary to surround word line areas (word line stitches).
In weiter anderen Worten kann eine Kombination der Unterbrechung der Zugriffsleitung und dem Verwenden zusätzlicher Leitungen in der Lage 161 ein hohes Maß an Schutz gegenüber den beschriebenen Angriffen bereitstellen. Die Unterbrechung der Zugriffsleitungen kann eine Separierung des Speicherfeldes in Inseln orthogonal zu den unterbrochenen Leitungen bereitstellen, während die zusätzlichen Leitungen 36 eine Separierung des Speicherfeldes entlang dieser Richtung, was bedeutet, senkrecht zur Richtung der Unterbrechungen, ermöglichen kann. Grenzen dieser Inselstrukturen 38 können Bereiche anzeigen, wo der Angreifer die obere Lage nicht entfernen kann, ohne den Datenspeicher (ohne weitere Maßnahmen) außer Betrieb zu setzen. Es wird dabei angemerkt, dass die Darstellungen in den Figuren lediglich beispielhaft sind und eine beliebige Anzahl von Speicherzellen, Zugriffsleitungen und/oder zusätzlichen Leitungen in beliebiger Geometrie gewählt werden können. Dargestellte Strukturen können auch mehrere Male wiederholt werden und zwar in jeglicher Richtung, insbesondere x und/oder y jedoch auch entlang z. Eine Aufteilung in viele kleine Inselstrukturen kann zu einer effizienten Abschirmlage führen.In further other words, a combination of interrupting the access line and using additional lines can be used 16 1 provide a high level of protection against the attacks described. The interruption of the access lines can provide a separation of the memory field in islands orthogonal to the interrupted lines, while the additional lines 36 a separation of the memory field along this direction, which means perpendicular to the direction of the interruptions, can enable. Limits of these island structures 38 can show areas where the attacker cannot remove the upper layer without putting the data store out of service (without further action). It should be noted that the representations in the figures are only exemplary and any number of memory cells, access lines and / or additional lines in any geometry can be selected. Structures shown can also be repeated several times in any direction, in particular x and / or y but also along z. A division into many small island structures can lead to an efficient shielding layer.
8 zeigt eine schematische perspektivische Ansicht eines Datenspeichers 80 gemäß einem Ausführungsbeispiel, der eine Stapelanordnung von Speicherzellen aufweist. So können Speicherzellen 121 bis 124 in einer ersten Lage 421 von Speicherzellen angeordnet sein, während weitere Speicherzellen in gleicher oder hiervon verschiedener Anzahl in einer zweiten Lage 422 angeordnet sein können, beispielsweise die Speicherzellen 125 bis 128 . Beispielsweise kann die Lage 422 ebenfalls durch eine mit einer Unterbrechung 182 versehenen Zugriffsleitung 152 verbunden sein, wobei die Unterbrechung 182 durch eine Zugriffsleitung 142 überbrückt werden kann, wie es im Zusammenhang mit dem Datenspeicher 10 beschrieben ist. Der Datenspeicher 80 kann beispielsweise so gebildet sein, dass eine Spiegelung an einer x/y-Ebene des Datenspeichers 10 ausgeführt wird, wobei die beiden gespiegelten Anordnungen beispielsweise über eine gemeinsame Schaltungsebene 44 verbunden sein können, etwa zur Rückführung der durch die Speicherelemente geleiteten Ströme. Beispielsweise können in der Schaltungsebene 44 AuswahlTransistoren zur Auswahl von Speicherzellen angeordnet sein. Eine ähnliche Schaltungsebene kann in den Datenspeichern 10, 20, 50, 60 oder 70 vorgesehen sein, was bedeutet, auch im Falle einer einlagigen Anordnung von Speicherzellen. Bspw. kann die Schaltungsebene 44 an einer der Verbindungselementanordnung 13 abgewandten Seite der Speicherzellen angeordnet sein. 8th shows a schematic perspective view of a data memory 80 according to an embodiment having a stacked arrangement of memory cells. So can memory cells 12 1 to 12 4 in a first position 42 1 of memory cells, while further memory cells in the same or a different number in a second layer 42 2 can be arranged, for example the memory cells 12 5 to 12 8 . For example, the location 42 2 also by one with a break 18 2 provided access line 15 2 be connected, the interruption 18 2 through an access line 14 2 Can be bridged as it is in connection with the data storage 10 is described. The data store 80 can for example be formed so that a reflection on an x / y plane of the data memory 10 is executed, where the two mirrored arrangements, for example, via a common circuit level 44 can be connected, for example to return the currents conducted through the storage elements. For example, in the circuit level 44 Selection transistors for selecting memory cells can be arranged. A similar circuit level can be found in the data memories 10 , 20th , 50 , 60 or 70 be provided, which means, even in the case of a single-layer arrangement of memory cells. For example, the circuit level 44 on one of the connector assembly 13th be arranged facing away from the side of the memory cells.
Auch in der Anordnung gemäß der 8 kann die Verbindungselementanordnung 13 so ausgeführt sein, dass eine Entfernung einer außenliegenden Lage von Verbindungselementen oder Zugriffsleitungen zum Auftreten von Unterbrechungen führt. Die Speicherzellenlagen 421 und 422 können jeweils mit einem Teil der Verbindungselementanordnung überlappen, was einen Schutz für beide beziehungsweise alle Lagen der Speicherzellenanordnung bieten kann.Also in the arrangement according to 8th can the fastener assembly 13th be designed in such a way that the removal of an external layer of connecting elements or access lines leads to the occurrence of interruptions. The memory cell layers 42 1 and 42 2 can each overlap with a part of the connecting element arrangement, which can offer protection for both or all layers of the memory cell arrangement.
Gemäß einem Ausführungsbeispiel können die Speicherzellenlagen 421 und 422 in einer Cross-Point-Anordnung (cross-point = Kreuzungspunkt) angeordnet sein.According to one embodiment, the memory cell layers can 42 1 and 42 2 be arranged in a cross-point arrangement (cross-point = crossing point).
9 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 900 gemäß einem Ausführungsbeispiel. Ein Schritt 910 umfasst ein Bereitstellen einer Speicherzellenanordnung mit einer Mehrzahl von flächig angeordneten Speicherzellen. Ein Schritt 920 umfasst ein Anordnen einer Anordnung von Verbindungselementen, die eine Verbindung zwischen der Mehrzahl von Speicherzellen bereitstellt und die mit der Speicherzellenanordnung zumindest teilweise überlappt. Das Verfahren wird so ausgeführt, dass durch die mehrlagige Anordnung von Verbindungselementen bei einer Entfernung einer ersten Lage von Verbindungselementen unter Verbleib einer zwischen der ersten Lage und der Speicherzellenanordnung angeordneten zweiten Lage der Verbindungselemente eine Unterbrechung der Verbindung zwischen den Speicherzellen eintritt. 9 shows a schematic flow diagram of a method 900 according to an embodiment. A step 910 comprises providing a memory cell arrangement with a plurality of memory cells arranged in a planar manner. A step 920 comprises arranging an arrangement of connection elements which provides a connection between the plurality of memory cells and which at least partially overlaps with the memory cell arrangement. The method is carried out in such a way that the multilayer arrangement of connection elements results in an interruption of the connection between the memory cells when a first layer of connection elements is removed while a second layer of connection elements remains between the first layer and the memory cell arrangement.
Die Wirkung der Unterbrechungen in den Zugriffsleitungen können sowohl für Leitungen zum Ausführen von Lesezugriffen als auch für Leitungen für die Verwendung für Schreibzugriffe verwendet werden. Für jede dieser Verwendung und insbesondere für die kombinatorische Verwendung der möglichen Ausführungsbeispiele kann eine hohe Sicherheit für Speicherzellen gegen Angriffe, die darauf zielen, den Inhalt des Speichers auszulesen, indem ein Schritt einer physikalischen Vorbereitung und nachfolgend ein Auslesen (engl.: imaging) oder eine Kontaktierung der Speicherzellen ausgeführt wird, erhalten werden. Derartige Angriffe können schwerlich vollständig verhindert werden. Ausführungsbeispiele zielen darauf, diese Angriffe derart zu erschweren, dass die physikalische Vorbereitung so komplex wird, dass es sehr schwer für einen Angreifer wird, die Funktionalität des Datenspeichers nach der Vorbereitung beizubehalten, während die Kosten für die Implementierung der erläuterten Sicherheitsvorteile gering sind. Dies wird insbesondere dadurch erreicht, dass spezielle Layoutregeln für die leitfähigen Zwischenkontaktierungen zwischen den Speicherzellen des Speicherzellenfeldes/Speicherzellenanordnung umgesetzt werden. Ausführungsbeispiele werden im Zusammenhang mit RRAM-Speichern erläutert, sind aber genauso für andere Arten von Speichern anwendbar, insbesondere nichtflüchtige Speicher. Hierzu gehören insbesondere auch MRAM (magnetoresistive Speicher), CBRAM (Leitbrücken-Speicher) oder PCRAM (Phasenübergangs-Speicher) oder sonstige stromprogrammierbare Speicherzellen zählen.The effect of the interruptions in the access lines can be used both for lines for carrying out read accesses and for lines for use for write accesses. For each of these uses and in particular for the combinatorial use of the possible exemplary embodiments, a high level of security for memory cells against attacks aimed at reading out the contents of the memory can be achieved by a physical preparation step followed by a reading (imaging) or a Contacting the memory cells is carried out can be obtained. Such attacks can hardly be completely prevented. Embodiments aim to make these attacks so difficult that the physical preparation becomes so complex that it becomes very difficult for an attacker to maintain the functionality of the data memory after the preparation, while the costs for implementing the security advantages explained are low. This is achieved in particular in that special layout rules are implemented for the conductive intermediate contacts between the memory cells of the memory cell array / memory cell arrangement. Exemplary embodiments are explained in connection with RRAM memories, but can also be used for other types of memories, in particular non-volatile memories. This also includes, in particular, MRAM (magnetoresistive memory), CBRAM (conductive bridge memory) or PCRAM (phase transition memory) or other current-programmable memory cells.
Ausführungsbeispiele setzen darauf auf, dass bei hohen Stromstärken ein Stapel von leitfähigen Verbindungselementen genutzt wird, um den erläuterten Spannungsabfall zu reduzieren, insbesondere zum Sicherstellen eines korrekten Betriebs des Datenspeichers. Die leitfähigen Verbindungselemente werden in unterschiedlichen Schichten gestapelt, um den effektiven Widerstand der Zugriffsleitungen zu reduzieren. Diese Leitungen können mittels Verbindungselementen 22, etwa Vias in regelmäßigen oder unregelmäßigen Abständen verbunden werden.Embodiments are based on the fact that at high currents, a stack of conductive connecting elements is used in order to reduce the voltage drop explained, in particular to ensure correct operation of the data memory. The conductive connectors are stacked in different layers to reduce the effective resistance of the access lines. These lines can be connected at regular or irregular intervals by means of connecting elements 22, for example vias.
Die oberen Leitungen können dabei als Abschirmlage dienen, die es erschwert, die Speicherzellen aufzufinden und auszulesen. Während bei einer reinen Stapelung ununterbrochener Leitungen eine Entfernung dieser Schicht einen weiteren Betrieb des Speichers weiterhin ermöglichen kann, ermöglichen es Ausführungsbeispiele durch die auftretende Unterbrechung in den Leitungen, den Betrieb zumindest außerhalb von Inselbereichen zu verhindern, so dass eine flächenübergreifende Umprogrammierung der Speicherzellen ebenfalls verhindert werden kann.The upper lines can serve as a shielding layer, which makes it difficult to find and read out the memory cells. While in the case of a pure stacking of uninterrupted lines, removing this layer can still enable further operation of the memory, embodiments make it possible, through the interruption in the lines, to prevent operation at least outside of island areas, so that area-spanning reprogramming of the memory cells is also prevented can.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.Although some aspects have been described in connection with a device, it goes without saying that these aspects also represent a description of the corresponding method, so that a block or a component of a device is also to be understood as a corresponding method step or as a feature of a method step. Analogously to this, aspects that have been described in connection with or as a method step also represent a description of a corresponding block or details or features of a corresponding device.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.The above-described embodiments are merely illustrative of the principles of the present invention. It is to be understood that modifications and variations of the arrangements and details described herein will become apparent to those skilled in the art. It is therefore intended that the invention be limited only by the scope of protection of the following patent claims and not by the specific details presented herein with reference to the description and explanation of the exemplary embodiments.
