DE102020202719A1 - Mikromechanische Struktur und Verfahren zum Herstellen derselben - Google Patents

Mikromechanische Struktur und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102020202719A1
DE102020202719A1 DE102020202719.6A DE102020202719A DE102020202719A1 DE 102020202719 A1 DE102020202719 A1 DE 102020202719A1 DE 102020202719 A DE102020202719 A DE 102020202719A DE 102020202719 A1 DE102020202719 A1 DE 102020202719A1
Authority
DE
Germany
Prior art keywords
layer
constriction
deposition
target
target layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102020202719.6A
Other languages
English (en)
Inventor
Christian Walk
Matthias Wiemann
Karsten Seidl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102020202719.6A priority Critical patent/DE102020202719A1/de
Publication of DE102020202719A1 publication Critical patent/DE102020202719A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0721Forming the micromechanical structure with a low-temperature process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

Ein Verfahren zum Herstellen einer mikromechanischen Struktur umfasst ein Bereitstellen eines Schichtstapels, der zumindest ein Substrat mit einer Substrathauptseite und eine strukturierte Zielschicht aufweist, die zumindest eine Öffnung entlang einer lateralen Richtung parallel zu der Substrathauptseite. aufweist und eine Seitenwandstruktur der Zielschicht entlang einer Richtung senkrecht zu der lateralen Abmessung freiliegt. Das Verfahren umfasst ein Abscheiden einer Verengungsschicht zumindest an der Seitenwandstruktur der Zielschicht unter Verwendung von Prozesstemperaturen am Schichtstapel von weniger als 390 °C, so dass eine laterale Abmessung der Öffnung entlang der lateralen Richtung durch die Verengungsschicht verringert wird.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer mikromechanischen Struktur unter Abscheidung einer Verengungsschicht zum Verengen einer Öffnung einer darunterliegenden Zielschicht. Die vorliegende Erfindung bezieht sich ferner auf eine mikromechanische Struktur und darüber hinaus auf ein CMOS (Complementary Metal Oxide Semiconductor; komplementärer Metalloxidhalbleiter) kompatibles Verfahren zur Miniaturisierung von Strukturabständen mittels selektiver Schichtabscheidung.
  • In der Halbleiterindustrie wird für eine Vielzahl von Anwendungen eine Strukturverkleinerung angestrebt, um z. B. kleinere, effizientere, schmälere und günstigere integrierte Schaltkreise herzustellen. In der Regel wird die minimale Strukturbreite durch photolithographische Verfahren zur Strukturierung von Photomasken bestimmt. In der konventionellen Lithographie kann die Limitierung bei einer Wellenlänge von 193 nm liegen und durch den Einsatz von technischen Hilfsmitteln kann eine minimale Strukturgröße im Bereich von 22 nm realisierbar sein. Der Aufwand zur weiteren Reduzierung der minimalen Strukturgröße mittels EUV-Lithographie (EUV = Extrem Ultraviolette Strahlung) ist erheblich.
  • Auch in der Mikrosystemtechnik gibt es viele Fälle, die eine weitere Reduzierung der Strukturgrößen erfordert, wie z. B. Ätzzugänge zur Herstellung von beispielsweise Membranstrukturen (Mikrophone, Drucksensoren, Mikropumpen), Nanotubes für beispielsweise neuartige Bolometer oder Multi-Elektroden-Arrays (MEAs), Nanodrähte, etwa für Gas- oder Flusssensoren oder etwa DNA sequenzieren. Auf diesem Gebiet sind weitere Methoden und Verfahren von großem Interesse, die eine Kompatibilität zu CMOS-Schaltungen aufweisen und eine (Co)-Integration von MEMS (mikroelektromechanisches System) und CMOS erlauben.
  • Auf dem Gebiet der MEMS-Fertigung und in nicht ausschließlich auf CMOS spezialisierten Foundries (Halbleiterfabriken) wird in der Regel eine Infrastruktur mit minimalen Strukturgrößen von 350 nm bis 180 nm eingesetzt.
  • Ein bekannter Lösungsweg zum Erreichen geringer Strukturgrößen ist z. B. der Einsatz von leistungsfähigen lithographischen Verfahren. Eine Alternative stellt der Einsatz von Hartmasken dar [1,2]. Eine erste auf die Zielschicht abgeschiedene Hartmaske wird hierbei mit Hilfe einer Photoresistmaske strukturiert, nach deren Entfernung eine zweite Hartmaske aufgebracht wird. Hierbei kommt es zur Verengung der Strukturen in der ersten Hartmaske. Weiterhin muss die zweite Hartmaske durch geeignete Ätzprozesse behandelt werden, um wieder eine Öffnung zur Zielschicht herzustellen. Dieser Schritt zur Öffnung der zweiten Hartmaske limitiert die Effizienz dieser Methode zur Minimierung der Strukturbreite auf etwa 50 %. Die notwendigen Schritte dieses Ansatzes sind schematisch in 7 dargestellt. In einem Schritt 1010 wird eine Zielschicht auf ein Substrat abgeschieden, woraufhin in einem Schritt 1020 eine erste Hartmaske auf der Zielschicht angeordnet wird. In einem Schritt 1030 wird das Photoresist (PR) auf der Hartmaske angeordnet. In einem Schritt 1040 erfolgt ein Ätzen der Hartmaske, wobei in einem Schritt 1050 eine Entfernung des Photoresists erfolgt. In einem Schritt 1060 erfolgt eine Anordnung einer weiteren, zweiten Hartmaske. In einem Schritt 1070 erfolgt ein Öffnen der zweiten Hartmaske, wodurch Öffnungen in der ersten Hartmaske verengt werden. In einem Schritt 1080 erfolgt ein Ätzen der Zielschicht durch die beiden Hartmasken. In einem Schritt 1090 werden die Hartmasken entfernt.
  • Wünschenswert wäre ein Verfahren zum Herstellen mikromechanischer Strukturen, das ein effizientes Herstellen ermöglicht und welches ferner mit CMOS-Strukturen kompatibel ist.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst.
  • Die Erfinder haben erkannt, dass durch Abscheiden einer Verengungsschicht an einer geöffneten Zielschicht direkt die Verengung erfolgen kann und dass bei Verwendung von Prozesstemperaturen am Schichtstapel von weniger als 390 °C eine hervorragende Verträglichkeit mit CMOS-Strukturen im Sinne einer post-CMOS-Kompatibilität erreicht werden kann.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer mikromechanischen Struktur ein Bereitstellen eines Schichtstapels, der zumindest ein Substrat mit einer Substrathauptseite und eine strukturierte Zielschicht aufweist, die zumindest eine Öffnung entlang einer lateralen Richtung parallel zu der Substrathauptseite aufweist und eine Seitenwandstruktur der Zielschicht entlang einer Richtung senkrecht zu der lateralen Abmessung freiliegt. Das Verfahren umfasst ein Abscheiden einer Verengungsschicht zumindest an der Seitenwandstruktur der Zielschicht unter Verwendung von Prozesstemperaturen am Schichtstapel von weniger als 390 °C, so dass eine laterale Abmessung der Öffnung entlang der lateralen Richtung durch die Verengungsschicht verringert wird.
  • Gemäß einem Ausführungsbeispiel ist ein Material der Zielschicht und ein Material der Verengungsschicht ähnlich, das bedeutet, bezüglich zumindest einer Eigenschaft wird ein hoher Übereinstimmungsgrad erhalten. Hierdurch wird es möglich, dass die gemeinschaftlich erhaltene Schicht aus Zielschicht und Verengungsschicht ein gutes Verhalten aufweist.
  • Gemäß einem Ausführungsbeispiel weisen sowohl die Zielschicht als auch die Verengungsschicht SiGe auf, was gut für die Herstellung mikromechanischer Strukturen geeignet ist. Die genannte Temperaturobergrenze kann zum Beispiel den Einsatz etablierter MEMS-Materialien wie poly-Si erschweren oder gar verhindern. Zur Einhaltung der Temperaturlimitierung für post-CMOS Prozesse eignet sich insbesondere SiGe als Membranmaterial aufgrund seiner hervorragenden mechanischen Eigenschaften.
  • Gemäß einem Ausführungsbeispiel wird das Abscheiden so ausgeführt, dass ein Material der Verengungsschicht an einer dem Substrat abgewandten Hauptseite der Zielschicht und an der Seitenwandstruktur abgeschieden wird. Hierdurch kann nicht nur eine Verengung der Zielschicht erhalten werden, sondern auch eine spätere zu erhaltene Gesamtschichtdicke erhalten werden, was die Bereitstellung der Zielschicht vereinfacht.
  • Gemäß einem Ausführungsbeispiel erfolgt das Abscheiden der Verengungsschicht unterbrechungsfrei durchgängig, bis ein voreingestellter Zielzustand der Verengung der Öffnung erreicht ist. Dies ermöglicht eine einfache Prozessführung, da der Prozess dann beendet werden kann, wenn die gewünschte Verengung der Öffnung erreicht ist.
  • Gemäß einem Ausführungsbeispiel wird das Abscheiden mit einer Inkubation des Schichtstapels und mit einer Inkubationsdauer ausgeführt, die zumindest das Doppelte einer Abscheidezeitdauer des Abscheidens beträgt. Dies ermöglicht eine hohe Homogenität oder Uniformität der erhaltenen Schichtdicke.
  • Gemäß einem Ausführungsbeispiel liegt die Inkubationsdauer bei mehr als 600 Sekunden, was besonders vorteilhaft für die Uniformität ist.
  • Gemäß einem Ausführungsbeispiel wird das Abscheiden der Verengungsschicht mit einer Uniformität der Schichtdicke von zumindest 0,9 ausgeführt, was neben der Inkubationszeit auch durch eine Materialähnlichkeit eingestellt werden kann. Eine hohe Uniformität der Schichtdicke ermöglicht besonders hochqualitative mikromechanische Strukturen.
  • Gemäß einem Ausführungsbeispiel umfasst das Bereitstellen des Schichtstapels die Schritte des Bereitstellens eines Vorab-Schichtstapels, der das Substrat und die Zielschicht aufweist, das Anordnen einer strukturierten Maskierungsschicht an der Zielschicht, die einen Ort der zumindest einen Öffnung zumindest teilweise definiert, eine teilweise Entfernung der Zielschicht unter Verwendung der strukturierten Maskierungsschicht, um die zumindest eine Öffnung zu erhalten, und ein Entfernen der strukturierten Maskierungsschicht. Dies ermöglicht eine einfache und präzise Definition der Öffnungen in der Zielschicht.
  • Gemäß einem Ausführungsbeispiel umfasst das Bereitstellen des Vorab-Schichtstapels ein Anordnen von Schaltungsstrukturen an dem Substrat und ein Anordnen einer Opferschicht auf einem Opferschichtbereich des Vorab-Schichtstapels. Ferner erfolgt ein Anordnen der Zielschicht, so dass diese die Opferschicht zumindest teilweise und zumindest teilweise die Schaltungsstrukturen überlappt, wobei dies vor dem Anordnen der strukturierten Maskierungsschicht erfolgt. Ferner erfolgt ein Herauslösen der Opferschicht durch die verengten Öffnungen hindurch, sowie ein Verschließen der verengten Öffnungen durch Abscheiden einer zusätzlichen Materialschicht. Dies ermöglicht den Erhalt von Hohlräumen und/oder schwingfähigen Elementen.
  • Gemäß einem Ausführungsbeispiel umfasst das Abscheiden der Verengungsschicht eine Ausführung eines Plasma-unterstützten chemischen Gasphasenabscheidungsverfahrens oder einen reinen chemischen Gasphasenabscheidungsverfahren. Die Zielschicht wird mittels eines Plasma-unterstützten chemischen Gasphasenabscheidungsverfahrens angeordnet. Dies ermöglicht eine homogene und präzise Prozessführung.
  • Gemäß einem Ausführungsbeispiel wird das Abscheiden der Verengungsschicht mit einem Druck von höchstens zwei Torr ausgeführt. Dies ermöglicht den Erhalt besonders homogener Schichten.
  • Gemäß einem Ausführungsbeispiel wird das Abscheiden der Verengungsschicht ohne Silan ausgeführt, was eine einfache Prozessführung ermöglicht.
  • Gemäß einem Ausführungsbeispiel wird das Abscheiden der Verengungsschicht ausgeführt, bis die laterale Abmessung der Öffnung auf weniger als 100 nm verengt ist. Dies ermöglicht den Erhalt besonders kleiner Strukturen bzw. Öffnungen.
  • Gemäß einem Ausführungsbeispiel wird die mikromechanische Struktur hergestellt, indem die abgeschiedene Verengungsschicht im Wesentlichen unentfernt bleibt. Dies ermöglicht die Vermeidung zusätzlicher Verfahrensschritte für die Abdünnung der Zielschicht bzw. der Aufdickungsschicht und somit effiziente Verfahren.
  • Gemäß einem Ausführungsbeispiel wird die abgeschiedene Verengungsschicht integraler Bestandteil der Zielschicht, was für die späteren Struktureigenschaften besonders vorteilhaft ist, da die beiden Teilschichten wie eine gemeinsame Schicht behandelt werden können.
  • Gemäß einem Ausführungsbeispiel umfasst eine mikromechanische Struktur einen Schichtstapel, der zumindest ein Substrat und eine strukturierte Zielschicht aufweist, die zumindest eine Öffnung aufweist, wobei eine laterale Abmessung der Öffnung durch eine Verengungsschicht auf weniger als 100 nm verringert wird.
  • Weitere Ausführungsbeispiele sind Gegenstand abhängiger Patentansprüche.
  • Bevorzugte Ausführungsbeispiele der nachfolgenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen erläutert. Dabei zeigen:
    • 1 ein schematisches Ablaufdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel;
    • 2a-e jeweils schematische Seitenschnittansichten von Schichtstapeln, die während der Durchführung eines Verfahrens gemäß einem Ausführungsbeispiel erhalten werden können;
    • 3 eine tabellarische Gegenüberstellung von Schritten erfindungsgemäßer Verfahren verglichen mit einem in 7 beschriebenen bekannten Verfahren;
    • 4a-h schematische Seitenschnittansichten von Schichtstapeln, die während der Ausführung eines erfindungsgemäßen Verfahrens erhalten werden können;
    • 5a eine beispielhafte Aufsicht auf ein Array aus Drucksensorelementen gemäß Ausführungsbeispielen;
    • 5b einen vergrößerten Ausschnitt aus 5a;
    • 5c einen vergrößerten Ausschnitt aus 5b;
    • 6a-c beispielhafte Rasterelektronenmikroskopaufnahmen von mittels hierin beschriebener Verfahren herstellbarer Strukturen; und
    • 7 eine schematische Darstellung eines bekannten Verfahrens unter Verwendung einer zweiten Hartmaske.
  • Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funktionsgleiche oder gleichwirkende Elemente, Objekte und/oder Strukturen in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente untereinander austauschbar ist bzw. aufeinander angewendet werden kann.
  • Nachfolgend beschriebene Ausführungsbeispiele werden im Zusammenhang mit einer Vielzahl von Details beschrieben. Ausführungsbeispiele können jedoch auch ohne diese detaillierten Merkmale implementiert werden. Des Weiteren werden Ausführungsbeispiele der Verständlichkeit wegen unter Verwendung von Blockschaltbildern als Ersatz einer Detaildarstellung beschrieben. Ferner können Details und/oder Merkmale einzelner Ausführungsbeispiele ohne Weiteres mit einander kombiniert werden, solange es nicht explizit gegenteilig beschrieben ist.
  • Hierin beschriebene Ausführungsbeispiele beziehen sich auf Verfahren zum Herstellen einer mikromechanischen Struktur (MMS) und insbesondere mikroelektromechanische Strukturen (MEMS). Einige der nachfolgenden Erläuterungen beziehen sich dabei insbesondere auf MEMS, da dort der Vorteil der Kompatibilität mit CMOS (Complementary Metal Oxide Semiconductor; komplementärer Metalloxidhalbleiter)-Strukturen sehr deutlich hervortritt. Ungeachtet dessen sind Ausführungsbeispiele nicht auf MEMS beschränkt, sondern können auch bei anderen mikromechanischen Strukturen angewendet oder implementiert werden.
  • 1 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 100 gemäß einem Ausführungsbeispiel. Ein Schritt 110 umfasst ein Bereitstellen eines Schichtstapels, der zumindest ein Substrat mit einer Substrathauptseite und eine strukturierte Zielschicht aufweist, die zumindest eine Öffnung entlang einer lateralen Richtung parallel zu der Substrathauptseite aufweist und eine Seitenwandstruktur der Zielschicht entlang einer Richtung senkrecht zu der lateralen Abmessung freiliegt. Das bedeutet, der Schichtstapel umfasst das Substrat und die strukturierte Zielschicht, wobei die strukturierte Zielschicht eine Öffnung entlang der Stapelrichtung aufweist, das bedeutet, entlang der Richtung, entlang derer die Schichten gestapelt sind.
  • Ein Schritt 120 umfasst ein Abscheiden einer Verengungsschicht zumindest an der Seitenwandstruktur der Zielschicht unter Verwendung von Prozesstemperaturen am Schichtstapel von weniger als 390°C, so dass eine laterale Abmessung der Öffnung entlang der lateralen Richtung durch die Verengungsschicht verringert wird. Das bedeutet, die Verengungsschicht dient der Verringerung eines Öffnungsdurchmessers, einer Öffnungsabmessung oder dergleichen. Die Prozesstemperatur von weniger als 390 °C am Schichtstapel ist so zu verstehen, dass eine Prozesskammer, in welcher der Prozess ausgeführt wird, durchaus höhere Temperaturen aufweisen kann, die Prozesstemperatur des Schichtstapels jedoch auf weniger als 390°C eingestellt ist, was die gute CMOS-Kompatibilität ermöglicht. Hierfür ist es weniger relevant, wie die Prozesstemperatur im Rest der Prozesskammer ist als diejenige Temperatur, die möglicherweise zu Materialbeschädigungen im Schichtstapel führt.
  • 2a bis 2e zeigen jeweils schematische Seitenschnittansichten von Schichtstapeln, die während der Durchführung eines Verfahrens 200 gemäß einem Ausführungsbeispiel erhalten werden können. In 2a ist ein Vorab-Schichtstapel 12a in einer schematischen Schnittansicht gezeigt, der ein Substrat 14 und eine Zielschicht 16 aufweist, etwa das Substrat und die Zielschicht des Schritts 110. Anders ausgedrückt ist die Zielschicht 16 auf dem Substrat 14 angeordnet. Ein derartiges Bereitstellen kann in einem Schritt 210 des Verfahrens 200 erfolgen.
  • 2b zeigt eine schematische Seitenschnittansicht eines Schichtstapels 12b, der mittels eines Schrittes 220 des Verfahrens 200 erhalten werden kann. An der Zielschicht 16 ist ein Photoresist 18 angeordnet, etwa ein Photoresist, das im Zusammenhang mit der 7 verwendet werden kann. Beispiele hierfür sind Positivlacke oder Negativlacke, die mittels ultravioletter Strahlung im Hinblick auf eine Löslichkeit des Materials beeinflussbar oder veränderbar sind. Es können jedoch prinzipiell auch andere Materialien verwendet werden, die geeignet sind, um nachfolgenden Schritten zur Ätzung eine verglichen mit der Zielschicht 16 erhöhte Widerstandfähigkeit entgegenzusetzen.
  • 2c zeigt eine schematische Seitenschnittansicht eines Schichtstapels 12c gemäß einem Ausführungsbeispiel, der mittels eines Schritts 230 des Verfahrens 200 erhalten werden kann. In dem Schritt 230 erfolgt eine Strukturierung der Zielschicht 16 zum Erzeugen einer oder mehrerer Öffnungen 221 und/oder 222 in der Zielschicht 16.
  • Die Öffnungen 221 und 222 können eine gleiche oder voneinander verschiedene Abmessung 241 bzw. 242 parallel zu einer Substratebene, etwa einer x/y-Ebene aufweisen. Die Abmessungen der Öffnungen können entlang der x-Richtung gleich oder verschieden verglichen mit der Abmessung entlang der y-Richtung sein.
  • Während im Schritt 220 ein Anordnen einer strukturierten Maskierungsschicht an der Zielschicht 16 erfolgt, die einen Ort der zumindest einen Öffnung 221 und 222 zumindest teilweise definiert, kann in dem Schritt 230 eine teilweise Entfernung der Zielschicht 16 unter Verwendung der strukturierten Maskierungsschicht 18 erfolgen, um die zumindest eine Öffnung 221 und/oder 222 zu erhalten. Beispielsweise kann die teilweise Entfernung der Zielschicht unter Verwendung eines Ätzverfahrens, etwa dem reaktiven lonentiefenätzen (Deep Reactive Ion Etching, DRIE) erfolgen.
  • 2d zeigt eine schematische Seitenschnittansicht eines Schichtstapels 12d, der mittels eines Schritts 240 des Verfahrens 200 erhalten werden kann, in welchem ein Entfernen der strukturierten Maskierungsschicht 18 erfolgt.
  • Der Schritt 240 kann auch als Schritt 110 implementiert werden, so dass der Stapel 12d für einen nachfolgenden Schritt bereitgestellt wird.
  • 2e zeigt eine schematische Seitenschnittansicht eines Schichtstapels 12e gemäß einem Ausführungsbeispiel, der durch Ausführen eines Schritts 250 des Verfahrens 200 erhalten werden kann, in welchem eine selektive Verengung der Öffnungen folgt, um verengte Öffnungen 221 und 222 zu erhalten. Hierzu wird eine Verengungsschicht 26 an der Zielschicht 16 angeordnet, so dass zumindest die Seitenwandstruktur 22A von der Verengungsschicht 26 bedeckt wird, um eine verringerte Abmessung 24'1 bzw. 24'2 der Öffnungen 22'1 und 22'2 zu erhalten. Optional kann die Verengungsschicht 26 auch an einer Hauptseite 16B der Zielschicht 16 angeordnet werden, etwa um eine Schichtdicke 28 der Zielschicht 16 hin zu einer Gesamtdicke 32 zu erhöhen.
  • Das Abscheiden kann beispielsweise unter Verwendung eines reinen chemischen Gasphasenabscheidungsverfahrens (Chemical Vapor Deposition - CVD) oder eines Plasma-unterstützten chemischen Gasphasenabscheidungsverfahrens (Plasma Enhanced CVD - PECVD) erfolgen. Unabhängig hiervon kann das Abscheiden unterbrechungsfrei durchgängig ausgeführt werden, bis ein voreingestellter Zielzustand der Verengung der Öffnung erreicht ist, das bedeutet, ein beabsichtigter Endzustand der Verengung. So kann beispielsweise ohne eine Unterbrechung der Materialabscheidung von einem Beginn bis zu einem Endmaterial abgeschieden werden, bis die Abmessung 24'1 und 24'2 erhalten wird. Anders ausgedrückt kann die Verengung in einem durchgehenden Schritt erfolgen, was insbesondere so erhalten werden kann, dass kein erneutes Öffnen der Verengungsschicht 26 erfolgt. Das bedeutet, es wird eine vollständige Verengung der Öffnung erreicht.
  • Das Abscheiden der Verengungsschicht 26 kann dabei so ausgeführt werden, dass ein Material der Verengungsschicht 26 an einer dem Substrat 14 abgewandten Hauptseite 16B der Zielschicht 16 und an der Seitenwandstruktur 22A abgeschieden wird.
  • Alternativ oder zusätzlich kann das Abscheiden der Verengungsschicht 26 beispielsweise in einer Prozesskammer erfolgen, die für ein entsprechendes Abscheideverfahren eingerichtet ist, beispielsweise ein CVD oder PEVD-Verfahren. Dies kann unter Verwendung einer Inkubationsdauer ausgeführt bzw. vorbereitet werden. Ausführungsbeispiele sehen vor, dass die Inkubationsdauer zumindest das Doppelte der Abscheidezeitdauer des Abscheidens beträgt. Das bedeutet, basierend darauf, welche Schichtdicke bzw. welche Verengung durch die Zielschicht 26 erhalten werden soll, kann die Inkubationsdauer entsprechend lange eingestuft werden. Gemäß einem Ausführungsbeispiel beträgt die Inkubationsdauer mehr als 600 Sekunden, mehr als 700 Sekunden oder mehr als 800 Sekunden.
  • Der Schritt 250 kann als Schritt 120 implementiert werden, das bedeutet, unter Verwendung von Prozesstemperaturen am Schichtstapel von weniger 390 °C.
  • In anderen Worten zeigen die 2a bis 2e einen schematischen Ablauf zur Herstellung von Strukturen mittels Photoresist und einem Ätzverfahren (z. B. RIE oder DRIE) in einer Zielschicht, welche anschließend durch eine selektive Abscheidung verengt werden. Es ist damit ein schematischer Ablauf einer Strukturverengung durch den Einsatz eines Photoresists und einer selektiven Abscheidung gezeigt.
  • Obwohl das Verfahren 200 so beschrieben wurde, dass die Öffnungen 221 und 222 unter Verwendung eines Photoresists erzeugt wurden, kann prinzipiell auch eine andere Herangehensweise zum Erhalt der Öffnungen in der Zielschicht 16 verwendet werden, etwa ein Laser-Ablationsverfahren, ein Bohrverfahren oder dergleichen, was die Verwendung der Maskierungsschicht 18 optional machen kann.
  • Ausführungsbeispiele sind ferner nicht auf die dargestellten Schichtfolgen beschränkt, sondern ermöglichen auch, sofern eine Verwendung der jeweiligen Schicht erfolgt, eine Anordnung zusätzlicher weiterer Schichten zwischen zwei in den 2a bis 2e als benachbart dargestellten Schichten. Insbesondere können Ausführungsbeispiele die Verwendung elektrisch leitfähiger Schichten vorsehen, die beispielsweise zwischen dem Substrat 14 und der Zielschicht 16 und/oder an der Zielschicht 16 bzw. einer hierin angeordneten Schicht angeordnet sein kann.
  • Gemäß einem Ausführungsbeispiel kann das Verfahren 100 und/oder 200 so ausgeführt werden, dass die Zielschicht 16 an dem Substrat 14 abgeschieden wird. Hierfür kann beispielsweise ein Plasma-unterstütztes chemisches Gasphasenabscheidungsverfahren verwendet werden.
  • Der in 7 dargestellte schematische Ablauf einer Strukturverengung durch den Einsatz eines Photoresists und zwei Hartmasken kann bezüglich der Limitierung durch den Einsatz von temporären Oxidhartmasken durch ein alternatives Konzept überwunden werden. Es wird dabei die Idee verfolgt, eine Schicht abzuscheiden, die Strukturen in einer Zielschicht verengt und nicht entfernt werden muss. Anders als Hartmasken kann diese Verengungsschicht somit zu einem Teil der Zielschicht werden und kann dieser in ihren Eigenschaften, je nach Applikation, ähneln. Außerdem kann der Abscheideprozess der Verengungsschicht eine Selektivität gegenüber einer darunterliegenden (Substrat-)Schicht aufweisen. Das bedeutet, das Abscheiden kann durch Einstellen der Prozessparameter und/oder durch geeignete Materialwahl so ausgeführt werden, dass beispielsweise im Schritt 120 und/oder 250 ein Aufwachsen der Verengungsschicht 26 an dem Substrat 14 unterbleibt.
  • Das anhand der 2a bis 2e dargestellte Verfahren der selektiven Verengung weist im Vergleich zur Methode der Verengung durch den Einsatz von Hartmasken (siehe 7) insgesamt vier Fertigungsschritte weniger aus, wie die Gegenüberstellung in 3 zeigt.
  • Hierin beschriebene Ausführungsbeispiele ermöglichen die Verwendung eines Substrats, auf dem eine Zielschicht angeordnet oder abgeschieden wird. Prinzipiell können für das Substrat 14 beliebige Materialien verwendet werden, beispielsweise Metalle, Glasmaterialien, Keramikmaterialien und/oder Halbleitermaterialien. Das Substrat 14 kann zur späteren Entfernung aber auch zum späteren Verbleib vorgesehen sein. Die Zielschicht 16 kann ebenfalls ein beliebiges Material aufweisen, kann aber insbesondere ein Halbleitermaterial umfassen, welches an dem Substrat 14 abgeschieden oder angeordnet wird. Beispielsweise kann es sich um ein Silizium-basiertes Halbleitermaterial handeln, etwa SiGe. Alternativ können auch andere Halbleitermaterialien, etwa reines Silizium oder auch umfassend andere Materialien wie etwa Galliumarsenid (GaAs) verwendet werden.
  • Gemäß einem Ausführungsbeispiel ist ein Material der Zielschicht 16 und ein Material der Verengungsschicht 26 ähnlich. Als ähnliche Materialien kann im Zusammenhang mit hierin beschriebenen Ausführungsbeispielen verstanden werden, dass ein geringer Schichtstress nach der Abscheidung der Verengungsschicht 26 erhalten werden, etwa mit einem maximalen Betragswert von 10 MPa oder weniger, etwa weniger als 5 MPa oder weniger als 1 MPa. Dies kann beispielsweise durch eine Verwendung eines innerhalb eines Toleranzbereichs gleichen Temperaturausdehnungskoeffizienten der Materialien erhalten werden. Alternativ oder zusätzlich kann die Ähnlichkeit durch innerhalb eines Toleranzbereichs von +/- 15 Atom%, +/- 10 Atom% oder +/- 5 Atom% Gewichtsunterschied zwischen der Zielschicht und der Verengungsschicht erhalten werden. Das bedeutet, innerhalb des Toleranzbereichs können die Materialien, etwa Si und Ge in gleichem Umfang vorkommen. Alternativ oder zusätzlich kann eine Korngröße in den Schichten innerhalb eines Toleranzbereichs übereinstimmen. Dabei ist zu beachten, dass sowohl die Zielschicht als auch die Verengungsschicht kristallin und/oder polykristallin sein können. Gemäß einem Ausführungsbeispiel sind die Materialien der Zielschicht 16 und der Verengungsschicht 26 gleich, beispielsweise SiGe.
  • Die Inkubationsdauer, die Materialähnlichkeit und/oder weitere Prozessparameter können so eingestellt werden, dass das Abscheiden der Verengungsschicht 26 mit einer Uniformität der Schichtdicke von zumindest 0,9, von zumindest 0,95 oder von zumindest 0,98 erfolgt.
  • Die Uniformität des Schichtabscheidungsprozesses kann aufgrund der Natur des Prozesses (etwa CVD, thermisch getrieben, gegebenenfalls ohne Beschleunigung von Teilchen von Plasma, ...) allgemein sehr hoch und maßgeblich durch die Homogenität der Temperaturverteilung in einer Anlage bzw. auf dem Substrat beeinflusst sein. Die Uniformität lässt sich innerhalb des Prozessfensters durch einen steigenden Anteil von B2H6 (Diboran in Wasserstoff) erhöhen. Dieser Anteil kann geeignet gewählt werden, insbesondere im Hinblick darauf, dass ein steigender Diborananteil im Prozessgasgemisch auch den Schichtstress beeinflusst, was in Anbetracht der Materialähnlichkeit auch dazu führen kann, dass zu viel Diboran zu unerwünschtem kompressiblen Schichtstress führt.
  • Die Uniformität kann beispielsweise basierend auf der Rechenregel: U = 1 ( i = 1 N ( | d i | d ¯ ) 2 N d ¯ )
    Figure DE102020202719A1_0001
    erfolgen, wobei di die Schichtdicke der abgeschiedenen Schicht am Punkt i und d den Mittelwert der abgeschiedenen Schichtdicke und N die Anzahl der Messpunkte beschreibt. Die Messungen zur Bestimmung der Uniformität können beispielsweise direkt mittels automatisierter CD SEM (Critical Dimension Scanning Electron Microscope, kritische Abmessung abtastendes Elektronenmikroskop) Bildaufnahmen in Aufsicht und folgender Bestimmung der Lochdurchmesser der Ätzzugänge im Sinne von vorher/nachher gemessen werden. Hieraus kann eine Bestimmung der Schichtdicke der hinzugefügten Schicht erfolgen. Die Messung kann beispielsweise an mindestens 24 Strukturpunkten pro Wafer erfolgen.
  • Anhand der 4a bis 4h wird schematisch ein Ablauf eines Verfahrens 400 gemäß einem Ausführungsbeispiel dargestellt. 4a zeigt eine schematische Seitenschnittansicht eines Schichtstapels, bei dem an dem Substrat 14 eine Isolationsschicht 34 angeordnet ist, beispielsweise umfassend Siliziumnitrid und/oder Siliziumoxid. Unter Verweis auf die 1 und die 2 können das Substrat 14 und die Isolationsschicht 34 auch kombinatorisch ein mehrschichtiges Substrat 14' bereitstellen oder als solches verstanden werden.
  • An der Isolationsschicht 34 können Schaltungsstrukturen 361 und/oder 362 erzeugt oder angeordnet werden. Die Schaltungsstrukturen 361 und/oder 362 können beispielsweise Bondpads umfassen, mindestens eine Verdrahtungsebene und/oder Isolationsschichten. Die Schicht 34 als Isolationsschicht oder Passivierungsschicht implementiert werden, die bspw. siliziumhaltiges Nitrid, undotiertes Silikatglas oder Aluminiumoxid umfassen kann. Alternativ oder zusätzlich kann das Substrat 14 ein Wafermaterial aus Silizium umfassen, wie beschrieben mit Bondpads versehen sein, eine Verdrahtungsebene und Isolation umfassen oder ein (möglicherweise vollständiges) CMOS-Substrat umfassen, das in beliebiger Technologie (beispielsweise 90 nm, 110 nm, 130 nm, 180 nm oder 350 nm Standard CMOS) hergestellt ist und beispielsweise von einem beliebigen Hersteller bezogen werden kann. Bondpads können insbesondere dann vorgesehen werden, wenn keine CMOS-Integration erfolgt. Das bedeutet, das Bereitstellen des Vorab-Schichtstapels kann ein Anordnen von Schaltungsstrukturen an dem Substrat umfassen, wie es anhand des in 4a dargestellten Schritts 410 erfolgt.
  • Optional kann in dem Verfahren 400 ein Schritt 420 erfolgen, der in 4b dargestellt ist und bei dem eine oder mehrere Verdrahtungsebenen 38 angeordnet werden, beispielsweise als MEMS-Verdrahtungsebene. Die MEMS-Verdrahtungsebene 38 kann von einer Isolationsschicht und/oder Schutzschicht 42 bedeckt werden. Basierend auf der späteren Applikation können hierfür mechanisch robuste Materialien und/oder elektrisch schlecht leitende bzw. isolierende Materialien vorgesehen werden.
  • In einem in 4c dargestellten Schritt kann eine Opferschicht 44 in einem Opferschichtbereich 46 des Vorab-Schichtstapels angeordnet werden. Das Opfermaterial kann beispielsweise ein Oxidmaterial oder dergleichen umfassen, welches einfach herausgelöst werden kann, beispielsweise durch ein Ätzverfahren.
  • In einem in 4d dargestellten Schritt 440 kann die Zielschicht 16 angeordnet werden. Dies kann beispielsweise so erfolgen, dass diese die Opferschicht 44 ganz oder teilweise bedeckt und somit zumindest teilweise mit der Opferschicht 44 überlappt. Eine oder mehrere Öffnungen 22 können in die Zielschicht 16 eingebracht werden, um einen Zugang zur Opferschicht 44 zu erhalten. Optional kann die Schicht 42 in Bereichen geöffnet werden, in denen die mechanische und/oder elektrische Isolierung nicht gewünscht wird, beispielsweise in einem Bereich der Schaltungsstrukturen 361 und/oder 362 .
  • Die Zielschicht 16 kann dabei einschichtig gebildet sein, wobei dies nicht zwingend erforderlich ist. Die Zielschicht 16 kann dabei eine weitere Verdrahtungsebene des späteren MEMS bereitstellen und/oder eine Sensor-Membran, zumindest in Grundzügen, bereitstellen. So kann die Sensor-Membran beispielsweise dadurch ihre Membranfunktionalität erhalten, indem später die Opferschicht 44 herausgelöst wird und eine dadurch erhaltene Kavität eine Schwingfähigkeit der Zielschicht 16 in diesem Bereich bereitstellt.
  • Die Zielschicht 16 kann somit auch teilweise mit den Schaltungsstrukturen 361 und/oder 362 bzw. mit Elementen der Verdrahtungsebene 38 überlappen. Schaltungsstrukturen abseits der Opferschicht können, müssen aber nicht zwingend von der Schicht 12 überlappt sein. Die Opferschicht 44 kann von der Zielschicht 22 an einer oder mehreren lateralen Seiten überlappen, beispielsweise in Form eines umlaufenden Rings oder einer Deckschicht oder dergleichen.
  • Durch Abscheiden der Verengungsschicht 26 in einem in 4e dargestellten Schritt 450 können die Öffnungen 22 hin zu den Öffnungen 22' verengt werden. Die Verengungsschicht 26 kann kristallin sein, eine hohe Leitfähigkeit aufweisen und basierend auf der Materialähnlichkeit eine Stressinduzierung vermeiden, so dass keine unerwünschte Verformung von Membranelementen erfolgt, wenn die Opferschicht 44 herausgelöst ist. Anschließend kann die Opferschicht 44 durch die kombinatorische Schicht aus Zielschicht 16 und Verengungsschicht 26 herausgelöst werden, etwa mittels des zuvor erwähnten Ätzverfahrens.
  • Das bedeutet, 4e zeigt eine Verengung der Ätzzugänge durch selektive Abscheidung in einem Schritt 450 des Verfahrens 400.
  • 4f zeigt eine schematische Seitenschnittansicht eines Schichtstapels, der durch Ausführen eines Schritts 460 erhalten werden kann, etwa indem die verengten Öffnungen 22' nach Herauslösen der Opferschicht 44 und somit basierend auf dem nach dem Schritt 450 erhaltenen Schichtstapel verschlossen werden, das bedeutet, es erfolgt ein Verschließen der verengten Öffnungen 22' durch Abscheiden einer zusätzlichen Materialschicht 48. Hierdurch kann eine durch das Herauslösen erhaltene Kavität 47 optional abgedichtet werden oder ein fluidischer Austausch zumindest reduziert werden. Die Schicht 48 kann beispielsweise elektrisch leitfähig gebildet sein. Die Schicht 48 kann z.B. identisch zur Verengungsschicht (etwa p+SiGe oder p+Ge oder eine undotierte SiGe oder Ge Schicht) ausgeführt sein, was eine gute Vermeidung von Stressinduzierung ermöglicht. Die Herstellung eines Gesamtschichtstapels mit möglichst ähnlichen Materialeigenschaften kann analog zur Anordnung der Verengungsschicht 26 umgesetzt werden. Alternativ können bspw. dielektrische ALD (Atomic Layer Deposition, Atomlagenabscheidung) Schichten wie z.B. Al2O3 oder Ta2O5 zum Verschließen gewählt werden. Derartige Schichten können alternativ oder zusätzlich auch an anderer Stelle eingesetzt werden, deren Eignung für hierin beschriebene Verfahren ist etwa durch den Einsatz als Passivierung in 4g gezeigt. Vorteilhaft ist, es an dieser Stelle auf plasmaunterstützten Prozesse zu verzichten, um eine plasmainduzierte Erwärmung der Oberfläche zu vermeiden oder zu verhindern, wodurch ein zusätzlicher parasitärer Effekt entstehen könnte. Eine beispielhafte Auswirkung, die jedoch vermieden wird, wäre ein temperaturprofilbedingtes Verformen (Buckeln) der Membran.
  • In anderen Worten zeigt 4f den Verschluss der Sensor-Membran nach Entfernung des Opferoxids. Das Verfahren kann so ausgeführt werden, dass Ätzzugänge geschaffen und verengt werden, um eine offene, freistehende Membranstruktur zu schaffen. Hierin beschriebene Verfahren können so ausgeführt werden, dass die Verengungsschicht zum Herstellen oder Erzeugen von Ätzöffnungen angeordnet werden.
  • 4g zeigt eine schematische Seitenschnittansicht eines Schichtstapels, der durch Ausführen eines Schritts 470 des Verfahrens 400 erhalten werden kann. Nach zusätzlicher Entfernung von Materialien in einigen Bereichen 521 , 522 und/oder 523 kann eine Passivierungsschicht 54 angeordnet werden, beispielsweise umfassend ein Nitridmaterial und/oder zumindest eine der oben beschriebenen dielektrischen ALD Schichten wie z.B. Al2O3 oder Ta2O5, wobei auch andere passivierende Materialien zur Anwendung kommen können.
  • Während der Schritt 410 eine Photolithographie in einer Ebene 1 umfassen kann, der Schritt 420 eine Photolithographie in einer Ebene 2, der Schritt 430 eine Photolithographie in einer Ebene 3 und der Schritt 440 eine Photolithographie in einer Ebene 4, kann der Schritt 470 eine Photolithographie in einer Ebene 5 des MEMS umfassen. In einem Schritt 480 des Verfahrens 400, der in 4h dargestellt ist, kann eine weitere lokal selektive Entfernung von Materialien ausgeführt werden, das bedeutet, eine Photolithographie in einer Ebene 6 ausgeführt werden. Hierdurch können beispielsweise Bereiche 541 und/oder 542 freigelegt werden und beispielsweise für eine elektrische Kontaktierung und/oder für eine Medium-Kontaktierung zugängig gemacht werden.
  • Die abgeschiedene Verengungsschicht 26 kann zur weiteren Verwendung im Wesentlichen unentfernt bleiben. Aufgrund der zuvor aufgeführten Eigenschaften, etwa im Hinblick auf die Ähnlichkeit der Materialien, kann die Verengungsschicht integraler Bestandteil der Zielschicht werden und die Verengungsschicht verbleibt wie abgeschieden auf dem Substrat, da diese insbesondere bei selektivem Wachstum nur auf dem Substrat aufwächst.
  • In anderen Worten zeigen die 4a bis 4h einen schematischen Ablauf zur Herstellung von post-CMOS-kompatiblen Drucksensormembranen mit selektiver Verengung von Ätzzugängen.
  • In weiter anderen Worten schaffen Ausführungsbeispiele CMOS-kompatible CVD-Prozesse zur selektiven Abscheidung, die den Effekt unterschiedlicher, materialabhängiger Inkubationszeiten von Si1-xGex und Ge-Schichtwachstum auf einem ähnlichen Zielschichtmaterial (PECVD P+Si1-xGeX) im Vergleich zu oxidhaltigen Materialien (SiO2 oder Al2O3) aufweist. Die beobachteten und angewendeten Inkubationszeiten liegen in der Größenordnung mehrerer Minuten. Dies ermöglicht bei einer erforderlichen Prozessdauer von wenigen Minuten bei ausreichend hohen Abscheideraten eine selektive Abscheidung zur Verengung von Strukturen in der Zielschicht.
  • Es kann die Abscheidung Si1-xGex mittels CVD unter Einsatz der Prozessgase Silan (SiH4) und Monogerman (GeH4), sowie wahlweise weiterer Dotierstoffe, wie z. B. Diboran (B2H6) evaluiert werden. Die Effekte liegen dabei in der Minimierung der Unterschiede der thermischen Ausdehnungskoeffizienten in einem funktionalen Schichtstapel und der Entwicklung eines quasi stressfreien oder höchstens moderat tensil gestressten Schichtstapels. Durch die Wahl der Verhältnisse der Gasflüsse von Monogerman zu Silan und Diboran in Wasserstoff als Trägergas können die Eigenschaften einer solchen Verengungsschicht optimiert werden. Die 4a bis 4h zeigen dabei einen beispielhaften Prozessablauf zur Herstellung von kompatiblen MEMS-Drucksensorelementen. In der Technologie werden ausschließlich Prozessschritte eingesetzt, bei denen die Substrattemperaturen jeweils unter 400 °C, insbesondere unter 390 °C liegen. Es handelt sich somit um eine CMOS-kompatible MEMS-Technologie. Der Prozess der selektiven Verengung zur Reduzierung von Lochdurchmessern der Ätzzugänge erfolgt im Schritt 450, der in 4e dargestellt ist.
  • Die 5a, 5b und 5c zeigen beispielhafte schematische Aufsichten und stellen jeweils Ausschnitte der vorangehenden Figur dar, so dass 5c einen Ausschnitt der 5b und 5b einen Ausschnitt der 5a darstellt. 5a zeigt eine schematische Aufsicht auf ein Array 50 aus Drucksensorelementen 55, die beispielsweise auf Wafer-Level hergestellt werden können. 5b zeigt insofern eine vergrößerte Aufsicht auf eine Sensor-Membran 55.
  • 5c zeigt eine schematische Aufsicht auf einen vergrößerten Ausschnitt einer Sensor-Membran 55 mit Ätzzugängen 22', die einen Durchmesser dea aufweisen und mittels eines Abstands (Pitch) pea beabstandet sind. Durch mehrerer dieser verengten Ätzzugänge 22' kann eine gleichmäßige Unterätzung der Membran erfolgen.
  • In anderen Worten zeigen die 5a bis 5c zur Verdeutlichung der Strukturen eine Aufsicht eines Drucksensordesigns (5a), welches aus drucksensitiven Membranen besteht ( 5b). Diese weisen kreisrunde Ätzzugänge mit einem Durchmesser dea mit einem Designmaß von 500 nm auf und sind in einem Abstand (Pitch) pea von 2 µm angeordnet (5c). Zur Umsetzung von Ausführungsbeispielen kann ein derartiges Design in der Prozessfolge gemäß den 4a bis 4h erhalten werden. Es ist dabei anzumerken, dass eine Geometrie der Ätzzugänge nicht auf rund beschränkt ist, sondern auch polygon oder elliptisch sein kann, aber auch frei von Flächen implementiert werden können.
  • Anhand der 6a, 6b und 6c, die beispielhafte Rasterelektronenmikroskopaufnahmen von mittels hierin beschriebener Verfahren herstellbarer Strukturen zeigen, werden die Vorteile weiter erläutert. Hierbei zeigen die 6a, 6b und 6c ein Ergebnis der Fertigung nach den hierin beschriebenen Schemata. REM-Aufnahmen zeigen einen Querschnitt durch eine Sensor-Membran, die aus in-situ Bor-dotiertem SiGe (ca. 940 nm), in-situ Bor-dotierter Ge Verengungsschicht (ca. 180 nm), um die Abmessung 24' zu erhalten, und einer Ge Verschlussschicht von ca. 120 nm besteht. Zusätzlich wurde eine ca. 18 nm dünne ALD-Schicht zur Passivierung der Oberfläche abgeschieden. Durch eine Minimierung von ursprünglichen Lochdurchmessern von ca. 500 nm (496 nm) auf ca. 174 nm hier im Beispiel und durch selektive Abscheidung von p+Ge zur Verengung konnte die Abscheidung der Ge-Verschlussschicht 48, womit auch die Schicht 48' in der Kavität erhalten werden kann, in der Kavität 47 minimiert werden. So wurden beispielsweise in etwa 87 nm eines Materials der Schicht 48 als Schicht48' auf der Rückseite der Membran ermittelt. Dies führt zu einer deutlichen Erhöhung des Sensorhubs im Vergleich zu einem Ergebnis ohne den Einsatz der Verengungsschicht.
  • In anderen Worten zeigt 6a einen Stapel aus Zielschicht, Verengungsschicht und Verschlussschicht. Die Grenze zwischen Zielschicht 16 und Verengungsschicht 26 ist sichtbar. Darüber hinaus ist in diesem Fall zum Verschließen der verengten Löcher nach Entfernung des Oxids eine Schicht 48 aufgebracht, die der Zielschicht 16 und Verengungsschicht 26 ebenfalls ähnlich ist, das bedeutet, eine Ähnlichkeit hierzu aufweist, wie es für das Verhältnis zwischen Zielschicht 16 und Verengungsschicht 26 beschrieben ist. Zwischen Verschluss- und Verengungsschicht ist hier optisch kein Unterschied zu erkennen, kann jedoch beispielsweise aus Rasterelektronenmikroskopie-Aufnahmen bestimmt werden, etwa durch die Messung der Schichtdicke der Schicht 48' unterhalb der Zielschicht und/oder der Schicht 48, wobei die Schicht 48' unterhalb der Zielschicht dünner sein kann als die Schicht 48, in 6a-6c etwa zu erkennen als d26 = (496 nm)-(2*d48'), während d48 = (298 nm)-(d26), wobei d, eine Schichtdicke der Schicht mit dem Bezugszeichen i beschreibt.
  • In anderen Worten zeigen die 6a, 6b und 6c REM-Querschnitte eines Erzeugnisses gefertigt nach dem Ablaufschema gemäß 4a bis 4h mit selektiv durch p+Ge verengten Ätzzugängen, vHF-Ätzung (Gasphasenätzen mittels Flusssäure) zur Entfernung der Opferschicht und Ge-Abscheidung zum Verschluss der Membranstrukturen. Während in 6a eine verschlossene Lochstruktur (22, 24', 22') in der Zielschicht 16 dargestellt ist, zeigen 6b und 6c den Randbereich einer erzeugten Struktur. Die Darstellungen verdeutlichen die selektive Charakteristik des Abscheideprozesses, der in diesem Fall auch für die Verschlussschicht ausgenutzt wurde. So wird beispielsweise die Abscheidung des Verschlussmaterials auf einer etwa 99 nm starken Isolations- und Schutzschicht (4b, Schicht 42) vermieden.
  • Ein weiterer, wichtiger Aspekt ist die erhaltbare hohe Uniformität des Abscheideprozesses, die bei zumindest 90 % (U = 0,9) bei zumindest 95 % (U = 0,95) oder zumindest 98 % (U = 0,98) liegt. Eine Hohe Uniformität der Schichtabscheidung und einer ausreichend langen Inkubationszeit, die mindestens um einen Faktor 2 über der benötigten Abscheidedauer liegt, ermöglicht eine weitere Minimierung der Ätzzugänge auf deutlich unter 100 nm, so dass das Abscheiden der Verengungsschicht so ausgeführt werden kann, dass oder bis die laterale Abmessung der Öffnung auf weniger als 100 nm verengt ist.
  • Weitere Vorteile der hierin beschriebenen Verfahren sind beispielsweise geringe Elektrodenflächenverluste auf weniger als 0,5 %, 0,4 % oder weniger als 0,3 %. Verglichen mit Elektrodenflächenverlusten von ca. 5 % bei einem ursprünglichen Lochdurchmesser von 500 nm und einem Pitch 2 µm , siehe 5a, 5b und 5c, ist dies ein deutlicher Vorteil. Ferner kann eine gute bis exzellente Hermetizität durch He-Druckbeaufschlagung unter 1,8 bar und ca. 100 °C nachgewiesen werden, wobei hier Werte von wesentlich weniger als 4*10-21 m2/s erhalten werden können. Ferner kann eine hohe Stabilität und Zuverlässigkeit erhalten werden. Bei Applikation von 200 bis 2100 hPa können 350.000 Druckzyklen problemlos gefahren werden.
  • Ausführungsbeispiele ermöglichen die Vermeidung eines Einsatzes von kostspieligen Steppern mit Strukturauflösungsgrenzen von weniger als 365 nm, etwa 81 nm, 110 nm oder dergleichen zur Belichtung von Photoresists. Ausführungsbeispiele können im Bereich der Fertigung von MEMS implementiert werden. Hier können verschiedene Anwendungsgebiete interessant sein, für welche die Herstellung von hermetischen Kavitäten aus sehr ähnlichen Materialien (hier: PECVD p+Si1-xGex und CVD Si1-xGex mit X von 0,5 bis 1,0) einen Vorteil bietet. Hierzu gehören Membran-basierte drucksensitive (kapazitive und piezoresistive) Messzellen, Membran-basierte massensensitive Biosensoren, MEMS-Verkapselungen auf Wafer-Level oder dergleichen. Durch das Verengen von Strukturen können sehr kleine Öffnungen in der Größenordnung von weniger als oder in der Größenordnung von 100 nm realisiert werden, die z. B. zur DNA-Sequenzierung oder anderen Anwendungen genutzt werden können. Verengte Strukturen aus Si1-xGex können als Hartmasken mit extrem kleinen Öffnungen realisiert werden, die für Multi-Elektroden-Arrays oder die Erzeugung von periodisch angeordneten Nanopartikeln (Plasmonen) etwa in der Photovoltaik eingesetzt werden können.
  • Ausführungsbeispiele sehen vor, eine Technik zum Verengen von Strukturen einzusetzen, die als Ätzzugänge in MEMS-Membranen für die Entfernung einer Opferschicht eingesetzt und die im Anschluss verschlossen werden (siehe 4f). Ferner sehen Ausführungsbeispiele den Einsatz der selektiven Abscheidung zum Verengen von Ätzzugängen zur Realisierung von offenen, freistehenden Membranstrukturen vor, etwa umfassend p+Si1-xGex durch einen CVD-Prozess, der einer Strukturschicht ähnliche Materialbestandteile (p+Ge) hinzufügt, um Ätzzugänge zu minimieren. Dieses Material kann zudem kristallin sein, eine hohe Leitfähigkeit ähnlich dem Membranmaterial aufweisen und ist gleichzeitig derart stressoptimiert, dass keine unerwünschte Verformung von Membranelementen erfolgt. Die Kombination aus einer sehr guten Uniformität der Schichtabscheidung und einer sehr langen Inkubationszeit des Schichtwachstums auf dem Opferoxid ermöglichen die Miniaturisierung der Strukturabstände von 500 nm auf deutlich unter 100 nm.
  • Durch die möglichen Prozesstemperaturen von weniger als 390 °C können die Eigenschaften von CMOS-Schaltkreisen erhalten werden.
  • Ausführungsbeispiele können ferner so implementiert werden, dass eine Abscheidung ohne H2RF Plasmabehandlung oder H2 Flusssäure erfolgt. Die Verwendung von GeH kann sich dabei in einem Bereich von 50 bis 134 sccm, beispielsweise 130 sccm bewegen. Die Verwendung von SiH4 kann dabei in einem Bereich 0 sccm bis 44 sccm erfolgen, beispielsweise 0 sccm. Das bedeutet, das Abscheiden der Verengungsschicht kann ohne Silan ausgeführt werden.
  • Die Verwendung von B2H6 (H2) kann auf einen Fluss zwischen 27 und 243 sccm eingestellt werden, beispielsweise 65 sccm. Die Prozesstemperatur am Substrat kann beispielsweise zumindest 350 °C und höchstens 385 °C betragen, beispielsweise 375 °C. Ausführungsbeispiele sehen vor, dass das Abscheiden der Verengungsschicht bei einem atmosphärischen Druck von höchstens 2 Torr ausgeführt wird. Ausführungsbeispiele sehen ferner eine Inkubationszeit von zumindest 400 Sekunden vor, beispielsweise 600 Sekunden. Ein Zielmaß nach der Verengung kann zumindest 25 nm und höchstens 150 nm betragen, wobei beispielweise in etwa 100 nm angestrebt werden können. Eine Abscheiderate auf einem SiGe-Substrat kann zwischen 0,5 nm/min und 1,5 nm/min liegen, beispielsweise ein Nanometer pro Minute. Die Abscheiderate auf einem Oxid kann hierbei beispielsweise 0 betragen.
  • Ausführungsbeispiele schaffen eine mikromechanische Struktur mit einem Schichtstapel, der zumindest ein Substrat und eine strukturierte Zielschicht aufweist, die zumindest eine Öffnung aufweist, wobei die laterale Abmessung der Öffnung durch eine Verengungsschicht auf weniger als 100 nm verringert wird, wie es beispielsweise im Schritt 450 beschrieben ist. Auch durch zusätzliche Abscheidung von weiteren Schichten kann diese erhaltene Öffnung weiterhin erkennbar bleiben.
  • Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
  • Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.
  • Literatur
  • [1] C. Walk, M. Görtz, W. Mokwa und hl. Vogt, „A side-wall spacer process for releasing and sealing of post-CMOS MEMS pressure sensor membranes" in Mikrosystemtechnik Kongress, 2017.
  • [2] I. T. HO und J. RISEMAN, „PROCESS FOR THE REALIZATION OF VERY NARROW MASK OPENINGS FOR THE MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUITS, “ EP19790103702 19790928 , EU 79103702. 1 , Jun 23, 1982.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 19790103702 A [0090]
    • EP 19790928 A [0090]
    • EP 79103702 [0090]
  • Zitierte Nicht-Patentliteratur
    • C. Walk, M. Görtz, W. Mokwa und hl. Vogt, „A side-wall spacer process for releasing and sealing of post-CMOS MEMS pressure sensor membranes“ in Mikrosystemtechnik Kongress, 2017 [0089]
    • I. T. HO und J. RISEMAN, „PROCESS FOR THE REALIZATION OF VERY NARROW MASK OPENINGS FOR THE MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUITS [0090]

Claims (17)

  1. Verfahren (100; 200; 400) zum Herstellen einer mikromechanischen Struktur mit folgenden Schritten: Bereitstellen (110; 240; 440) eines Schichtstapels, der zumindest ein Substrat mit einer Substrathauptseite und eine strukturierte Zielschicht aufweist, die zumindest eine Öffnung entlang einer lateralen Richtung parallel zu der Substrathauptseite aufweist und eine Seitenwandstruktur der Zielschicht entlang einer Richtung senkrecht zu der lateralen Abmessung freilegt; und Abscheiden (120; 250; 450) einer Verengungsschicht zumindest an der Seitenwandstruktur der Zielschicht unter Verwendung von Prozesstemperaturen am Schichtstapel von weniger als 390°C, so dass eine laterale Abmessung der Öffnung entlang der lateralen Richtung durch die Verengungsschicht verringert wird.
  2. Verfahren gemäß Anspruch 1, bei dem ein Material der Zielschicht (16) und ein Material der Verengungsschicht (26) ähnlich sind.
  3. Verfahren gemäß Anspruch 2, bei dem das Material der Zielschicht (16) SiGe umfasst und bei dem das Material der Verengungsschicht (26) SiGe umfasst.
  4. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Abscheiden (120; 250; 450) so ausgeführt wird, dass ein Material der Verengungsschicht an einer dem Substrat (14) abgewandten Hauptseite der Zielschicht und an der Seitenwandstruktur abgeschieden wird.
  5. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Abscheiden (120; 250; 450) der Verengungsschicht unterbrechungsfrei durchgängig ausgeführt wird, bis ein voreingestellter Zielzustand der Verengung der Öffnung erreicht ist.
  6. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Abscheiden (120; 250; 450) mit einer Inkubation des Schichtstapels und mit einer Inkubationsdauer ausgeführt wird, die zumindest das Doppelte einer Abscheidezeitdauer des Abscheidens beträgt.
  7. Verfahren gemäß Anspruch 6, bei dem die Inkubationsdauer länger ist als 600 s.
  8. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Abscheiden (120; 250; 450) der Verengungsschicht mit einer Uniformität der Schichtdicke von zumindest 0,9 erfolgt.
  9. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Bereitstellen (110; 240; 440) des Schichtstapels folgende Schritte aufweist: Bereitstellen (210) eines Vorab-Schichtstapels, der das Substrat und die Zielschicht aufweist; Anordnen (220) einer strukturierten Maskierungsschicht an der Zielschicht, die einen Ort der zumindest einen Öffnung zumindest teilwiese definiert; teilweise Entfernung (230) der Zielschicht unter Verwendung der strukturierten Maskierungsschicht, um die zumindest eine Öffnung zu erhalten; und Entfernern der strukturierten Maskierungsschicht.
  10. Verfahren gemäß Anspruch 9, bei dem das Bereitstellen (210) des Vorab-Schichtstapels folgende Schritte umfasst: Anordnen (410; 420) von Schaltungsstrukturen an dem Substrat; Anordnen (430) einer Opferschicht auf einem Opferschichtbereich des Vorab-Schichtstapels; Anordnen (440) der Zielschicht, so dass diese die Opferschicht zumindest teilweise überlappt, vor dem Anordnen der strukturierten Maskierungsschicht; Herauslösen der Opferschicht durch die verengten Öffnungen hindurch; und Verschließen der verengten Öffnungen durch Abscheiden einer zusätzlichen Materialschicht.
  11. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Abscheiden der Verengungsschicht eine Ausführung eines plasmaunterstützten chemischen Gasphasenabscheidungsverfahrens oder einem reinen chemischen Gasphasenabscheidungsverfahrens umfasst; und bei der die Zielschicht mittels eines plasmaunterstützten chemischen Gasphasenabscheidungsverfahrens angeordnet wird.
  12. Verfahren gemäß einem der vorangehenden Ansprüche, bei der das Abscheiden (120; 250; 450) der Verengungsschicht bei einem atmosphärischen Druck von höchstens 2 Torr ausgeführt wird.
  13. Verfahren gemäß einem der vorangehenden Ansprüche, bei der das Abscheiden (120; 250; 450) der Verengungsschicht ohne Silan ausgeführt wird.
  14. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Abscheiden (120; 250; 450) der Verengungsschicht ausgeführt wird, bis die laterale Abmessung der Öffnung auf weniger als 100 nm verengt ist.
  15. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem die mikromechanische Struktur hergestellt wird, indem die abgeschiedene Verengungsschicht im Wesentlichen unentfernt bleibt.
  16. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem die abgeschiedene Verengungsschicht (26) integraler Bestandteil der Zielschicht (12) wird.
  17. Mikromechanische Struktur mit: einem Schichtstapel, der zumindest ein Substrat (14; 14') und eine strukturierte Zielschicht (16) aufweist, die zumindest eine Öffnung (22) aufweist, wobei eine laterale Abmessung (24) der Öffnung (22) durch eine Verengungsschicht (26) auf weniger als 100 nm verringert wird.
DE102020202719.6A 2020-03-03 2020-03-03 Mikromechanische Struktur und Verfahren zum Herstellen derselben Ceased DE102020202719A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020202719.6A DE102020202719A1 (de) 2020-03-03 2020-03-03 Mikromechanische Struktur und Verfahren zum Herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020202719.6A DE102020202719A1 (de) 2020-03-03 2020-03-03 Mikromechanische Struktur und Verfahren zum Herstellen derselben

Publications (1)

Publication Number Publication Date
DE102020202719A1 true DE102020202719A1 (de) 2021-09-09

Family

ID=77388688

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020202719.6A Ceased DE102020202719A1 (de) 2020-03-03 2020-03-03 Mikromechanische Struktur und Verfahren zum Herstellen derselben

Country Status (1)

Country Link
DE (1) DE102020202719A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1232996A2 (de) 2001-02-14 2002-08-21 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu seiner Herstellung
US20040089903A1 (en) 2001-02-06 2004-05-13 Frank Fischer Method for producing surface micromechanical structures, and sensor
US20120256308A1 (en) 2011-04-11 2012-10-11 Imec Method for Sealing a Micro-Cavity
DE102018215255A1 (de) 2018-09-07 2020-03-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dreidimensionaler nanostrukturkörper und verfahren zum herstellen eines dreidimensionalen nanostrukturkörpers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089903A1 (en) 2001-02-06 2004-05-13 Frank Fischer Method for producing surface micromechanical structures, and sensor
EP1232996A2 (de) 2001-02-14 2002-08-21 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu seiner Herstellung
US20120256308A1 (en) 2011-04-11 2012-10-11 Imec Method for Sealing a Micro-Cavity
DE102018215255A1 (de) 2018-09-07 2020-03-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dreidimensionaler nanostrukturkörper und verfahren zum herstellen eines dreidimensionalen nanostrukturkörpers

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C. Walk, M. Görtz, W. Mokwa und hl. Vogt, „A side-wall spacer process for releasing and sealing of post-CMOS MEMS pressure sensor membranes" in Mikrosystemtechnik Kongress, 2017
I. T. HO und J. RISEMAN, „PROCESS FOR THE REALIZATION OF VERY NARROW MASK OPENINGS FOR THE MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUITS

Similar Documents

Publication Publication Date Title
DE69333551T2 (de) Einzelmaskenprozess zum Herstellen von Mikrostrukturen, Einkristallherstellungsverfahren
DE10063991B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE102005004878B4 (de) Mikromechanischer kapazitiver Drucksensor und entsprechendes Herstellungsverfahren
DE102005046156B3 (de) Vorrichtung mit Funktionselement und Verfahren zum Herstellen der Vorrichtung
DE102011112879B4 (de) Halbleiterherstellung
EP1169650B1 (de) Unterschiedliche opferschichtdicken unter festen und beweglichen elektroden ( kapazitiver beschleunigungssensor )
DE102017215381A1 (de) Doppelmembran-MEMS-Bauelement und Herstellungsverfahren für ein Doppelmembran-MEMS-Bauelement
DE10030352A1 (de) Mikromechanisches Bauelement, insbesondere Sensorelement, mit einer stabilisierten Membran und Verfahren zur Herstellung eines derartigen Bauelements
DE102010039293A1 (de) Mikromechanisches Bauteil und Herstellungsverfahren für ein mikromechanisches Bauteil
DE102008062499B4 (de) MEMS-Bauelemente und Verfahren zur Herstellung derselben
WO2006013137A2 (de) Verfahren zum ätzen einer sige-schicht auf einem substrat
DE102010061782B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauelements
DE10316777B4 (de) Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
DE102006022378A1 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements und mikromechanisches Bauelement
DE102020202719A1 (de) Mikromechanische Struktur und Verfahren zum Herstellen derselben
EP1071981B1 (de) Verfahren zur herstellung grossflächiger membranmasken
DE10102993B4 (de) Herstellungsverfahren für ein mikromechanisches Bauelement
WO2002062698A2 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
DE102019201236B4 (de) Verfahren zum Herstellen einer MEMS-Struktur und entsprechende MEMS-Struktur
DE102015120881A1 (de) Verfahren zur Herstellung einer räumlichen Struktur in einem Halbleitersubstrat sowie Sensorstruktur
DE102009027321A1 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
DE102009026639B4 (de) Verfahren zum Herstellen einer elektromechanischen Mikrostruktur
DE102015213714A1 (de) Mikromechanisches Bauteil und Verfahren zur Herstellung eines piezoelektrischen mikromechanischen Bauteils
DE102021116587B3 (de) Verfahren zum Herstellen einer Ätzmaske, Verfahren zum Ätzen einer Struktur in ein Substrat, Verwendung einer Tetrelschicht
WO2004028956A2 (de) Verfahren und mikromechanisches bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final