DE102020201295A1 - Process for the production of modular, embedded components for miniaturized systems - Google Patents
Process for the production of modular, embedded components for miniaturized systems Download PDFInfo
- Publication number
- DE102020201295A1 DE102020201295A1 DE102020201295.4A DE102020201295A DE102020201295A1 DE 102020201295 A1 DE102020201295 A1 DE 102020201295A1 DE 102020201295 A DE102020201295 A DE 102020201295A DE 102020201295 A1 DE102020201295 A1 DE 102020201295A1
- Authority
- DE
- Germany
- Prior art keywords
- passive components
- production
- assembly
- layer
- integrated systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 229920000642 polymer Polymers 0.000 claims description 90
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 16
- 238000011049 filling Methods 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 4
- 229910000859 α-Fe Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 143
- 239000004065 semiconductor Substances 0.000 description 20
- 230000010354 integration Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 12
- 238000000926 separation method Methods 0.000 description 11
- 238000005476 soldering Methods 0.000 description 9
- 239000000654 additive Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 230000000712 assembly Effects 0.000 description 6
- 238000000429 assembly Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 229920002577 polybenzoxazole Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 150000002843 nonmetals Chemical class 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- CYJRNFFLTBEQSQ-UHFFFAOYSA-N 8-(3-methyl-1-benzothiophen-5-yl)-N-(4-methylsulfonylpyridin-3-yl)quinoxalin-6-amine Chemical compound CS(=O)(=O)C1=C(C=NC=C1)NC=1C=C2N=CC=NC2=C(C=1)C=1C=CC2=C(C(=CS2)C)C=1 CYJRNFFLTBEQSQ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Verfahren zur Herstellung einer Baugruppe integrierter Systeme mit in einer oder in mehreren Schichten angeordneten passiven Bauelementen, die zusammen mit weiteren optionalen elektronischen Komponenten und Zwischenschichten zu der Baugruppe integrierter Systeme zusammengefügt werden, dadurch gekennzeichnet, dass ein oder mehrere der passiven Bauelemente und/oder ein oder mehrere Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, vor dem Zusammenfügen der Baugruppe integrierter Systeme separat in einem oder mehreren Dünnfilm-Prozessen auf einem oder mehreren Trägersubstraten hergestellt werden.Method for producing an assembly of integrated systems with passive components arranged in one or more layers, which are joined together with further optional electronic components and intermediate layers to form the assembly of integrated systems, characterized in that one or more of the passive components and / or one or a plurality of units, which contain passive components in connection with one another, are produced separately in one or more thin-film processes on one or more carrier substrates before the assembly of integrated systems is assembled.
Description
Die Anmeldung betrifft ein Verfahren zur Herstellung von modularen, eingebetteten Bauelementen für miniaturisierte Systeme nach dem Anspruch 1.The application relates to a method for producing modular, embedded components for miniaturized systems according to claim 1.
Die Miniaturisierung elektronischer Komponenten und Baugruppen sowie die Verbesserung der Effizienz im Rahmen der Herstellungsprozesse ist eine zentrale Aufgabe in der Mikroelektronik. Insbesondere wird in diesem Zusammenhang der Trend zur Integration in sogenannten „System in Package“ (SiP) vorangetrieben, die komplette funktionale Einheiten in einer kompakten, in sich abgeschlossenen Baugruppe enthalten. Die Vorteile der SiP-Lösungen bestehen vor allem darin, dass mit ihnen auch bei kleinen und mittleren Stückzahlen kundenspezifische Lösungen wirtschaftlich verwirklicht werden können. Die hohe Flexibilität in Herstellung und Anwendung, die Möglichkeit der Integration nicht mit Halbleitertechniken gefertigter Komponenten und das damit verbundene geringe Entwicklungsrisiko von SiP sind in diesem Zusammenhang besonders hervorzuheben. Anwendung finden SiP beispielsweise in Systemen mit einer hohen Integrationsdichte wie Smartphones, da sehr dünne Aufbauten mit integrierten passiven Baulementen realisiert werden können. Andere Anwendungsmöglichkeiten sind beispielsweise in der Hochfrequenztechnik zu finden, da auf diese Art und Weise kurze Signalwege zwischen den Bauelementen erreicht werden können.The miniaturization of electronic components and assemblies as well as the improvement of the efficiency in the context of the manufacturing processes is a central task in microelectronics. In particular, the trend towards integration in so-called “System in Package” (SiP), which contains complete functional units in a compact, self-contained assembly, is being promoted in this context. The main advantages of SiP solutions are that they can be used to economically implement customer-specific solutions, even for small and medium-sized quantities. The high flexibility in production and application, the possibility of integrating components that are not manufactured using semiconductor technology and the associated low development risk of SiP are particularly noteworthy in this context. SiP are used, for example, in systems with a high integration density such as smartphones, since very thin structures can be implemented with integrated passive components. Other possible applications can be found, for example, in high-frequency technology, since short signal paths between the components can be achieved in this way.
Ein in der Halbleiterfertigung und der Herstellung von SiP häufig genutzter Fertigungsprozess ist der Dünnfilm-Prozess, der dem Fachmann auch als Dünnschicht-Prozess bekannt ist. Dabei werden Bauelemente durch sequenzielles Auftragen dünner Schichten verschiedener Materialien erzeugt. Als Materialien kommen unter anderem metallische, dielektrische und halbleitende Werkstoffe zum Einsatz, wobei die Dicke dieser Schichten typischerweise im Bereich weniger Nanometer bis weniger Mikrometer liegen kann. Insbesondere werden auch Polymere als Schichtmaterial eingesetzt. An vorgesehenen Trennstellen wird häufig eine Release-Schicht platziert, die eine besonders einfache Teilung eines Schichtenaufbaus, beispielsweise von einem Trägersubstrat ermöglicht.A manufacturing process that is frequently used in semiconductor manufacturing and the manufacture of SiP is the thin-film process, which is also known to those skilled in the art as the thin-film process. Components are created by sequentially applying thin layers of different materials. The materials used include metallic, dielectric and semiconducting materials, with the thickness of these layers typically being in the range from a few nanometers to a few micrometers. In particular, polymers are also used as the layer material. A release layer, which enables a particularly simple division of a layer structure, for example from a carrier substrate, is often placed at provided separation points.
Erzeugt werden diese Schichten beispielsweise durch physikalische oder chemische Gasphasenabscheidung, Aufschleuderprozesse oder auch galvanische Verfahren auf einem Substrat, d.h. einem Trägermaterial, beispielsweise Glas oder ein- oder polykristalline Halbleiter-Rohlinge. Oftmals sind diese Substrate in Scheibenform von etwa 0,2 bis 1mm Dicke ausgebildet und werden als Wafer bezeichnet. Darüber hinaus besteht die Möglichkeit, durch mechanische oder chemische Verfahren die Schichten weiter zu strukturieren oder anderweitig, beispielsweise mit dem Fachmann bekannten Prozessen wie Tempern, Rekristallisieren oder Dotieren nachzubehandeln. Dünnfilm-Prozesse kommen in der mikroelektronischen Fertigung zur Herstellung von aktiven und passiven Bauelementen zur Anwendung. Aktive Bauelemente sind steuerbar und/oder verstärken die Leistung eines Nutzsignals. Ein Beispiel hierfür sind Transistoren. Passive Bauelemente zeigen keine Verstärkerwirkung und/oder sind nicht steuerbar. Beispiele hierfür sind Kondensatoren, Widerstände oder Spulen.These layers are produced, for example, by physical or chemical vapor deposition, spin-on processes or galvanic processes on a substrate, i.e. a carrier material, for example glass or monocrystalline or polycrystalline semiconductor blanks. Often these substrates are in the form of disks with a thickness of approximately 0.2 to 1 mm and are referred to as wafers. In addition, there is the possibility of further structuring the layers by mechanical or chemical processes or of post-treating them in some other way, for example with processes known to the person skilled in the art, such as annealing, recrystallization or doping. Thin-film processes are used in microelectronic manufacturing for the production of active and passive components. Active components can be controlled and / or amplify the power of a useful signal. An example of this are transistors. Passive components have no amplifier effect and / or are not controllable. Examples of this are capacitors, resistors or coils.
Die Technologie der Dünnfilm-Prozesse liegt auch dem offenbarten Verfahren zugrunde.The technology of the thin-film processes is also the basis of the disclosed method.
Verbesserungspotential besitzt die SiP-Technologie unter anderem bei der Integration passiver Bauelemente, wie beispielsweise Widerstände, Kondensatoren und Spulen, sowie ganzen Netzwerken aus diesen Bauelementen.SiP technology has potential for improvement in the integration of passive components, such as resistors, capacitors and coils, as well as entire networks made up of these components.
Die Integration passiver Bauelemente erfolgt aktuell beispielsweise in der Umverdrahtung auf Wafer-Ebene zeitlich nach der Fertigung aktiver Komponenten, beispielsweise Halbleiterbauelementen. Dabei ist darauf zu achten, dass die bereits gefertigten Halbleiterbauelemente und -strukturen durch weitere Verfahrensschritte, beispielsweise durch die Verwendung aggressiver Medien oder zu hoher Temperaturen nicht beschädigt werden. Prinzipiell muss mit Einbußen in der Ausbeute an funktionsfähigen SiP durch diese sequenzielle Vorgehensweise gerechnet werden. Die Alternative zur Integration passiver Bauelemente auf Wafer-Ebene, beispielsweise durch den Aufbau diskreter passiver Bauelemente in der Nähe eines SiP, verlangt im Allgemeinen zusätzlichen Platz, was prinzipiell ebenfalls nachteilig ist.The integration of passive components currently takes place, for example, in the rewiring at wafer level after the production of active components, for example semiconductor components. Care must be taken that the semiconductor components and structures that have already been manufactured are not damaged by further process steps, for example by using aggressive media or excessively high temperatures. In principle, losses in the yield of functional SiP must be expected as a result of this sequential procedure. The alternative to integrating passive components at the wafer level, for example by building discrete passive components in the vicinity of a SiP, generally requires additional space, which is also disadvantageous in principle.
Die Aufgabe für eine weitere Verbesserung der Effizienz bei der Herstellung von SiP, beispielsweise zur Erhöhung der Ausbeute, besteht deshalb darin, eine geeignete Integrationsmöglichkeit für passive Bauelemente in einem SiP, oder allgemein in einer Baugruppe integrierter Systeme zu finden.The task for a further improvement of the efficiency in the production of SiP, for example to increase the yield, is therefore to find a suitable integration option for passive components in a SiP, or generally in an assembly of integrated systems.
Diese Aufgabe wird durch ein Verfahren gemäß den Merkmalen des Anspruchs 1 gelöst. Weitere vorteilhafte Ausführungsformen der Erfindung sind in den auf den unabhängigen Anspruch zurück bezogenen Ansprüchen angegeben.This object is achieved by a method according to the features of claim 1. Further advantageous embodiments of the invention are specified in the claims which refer back to the independent claim.
Offenbart wird ein Verfahren zur Herstellung einer Baugruppe integrierter Systeme mit in einer oder in mehreren Schichten angeordneten passiven Bauelementen, die zusammen mit weiteren optionalen elektronischen Komponenten und Zwischenschichten zu der Baugruppe integrierter Systeme zusammengefügt werden. Unter einer Baugruppe integrierter Systeme wird in diesem Zusammenhang eine Vereinigung von elektronischen Schaltungen verstanden, die innerhalb eines begrenzten Volumens, das im Allgemeinen von seiner Umgebung mit einem geeigneten Gehäuse abgetrennt ist. Teil der elektronischen Schaltungen können auch Signalquellen, wie beispielsweise Sensoren sein, die in physikalische Größen wie Druck, Temperatur, Beschleunigung, Magnetfeld, Licht in elektrische Größen wie Strom und/oder Spannung umsetzen. Die Vereinigung von elektronischen Schaltungen bildet innerhalb des Gehäuses, das häufig auch als Package bezeichnet wird, eine elektronisches Gesamtsystem. Ein Beispiel hierfür ist das SiP. Die elektronischen Schaltungen, die in eine Baugruppe integrierter Systeme eingebunden werden, sind häufig in mikroelektronischen Schaltkreisen, die auch als Chip bezeichnet werden, implementiert, so dass im Rahmen einer Baugruppe integrierter Systeme oftmals die Zusammenführung mehrerer Chips mit ihren jeweiligen Funktionalitäten zu einem Gesamtsystem mit der geforderten Gesamtfunktion erfolgt. Die Anordnung in Schichten beschreibt beispielsweise die Anordnung der Bauelemente, und optional auch zugehörige elektrische Verbindungen, im Wesentlichen in einer flächigen, räumlich ausgebildeten Struktur, die, in eine Achsrichtung eines jeweils lokalen orthogonalen dreidimensionalen Koordinatensystems weniger ausgedehnt ist als in den zwei dazu orthogonal angeordneten Achsrichtungen. Zwischenschichten trennen Schichten von Bauelementen oder anders angeordneten Bauelementen oder elektronischen Schaltungen. Zwischenschichten können in bestimmten Ausführungsformen auch der elektrischen Isolation dienen.A method is disclosed for producing an assembly of integrated systems with passive components which are arranged in one or more layers and which are assembled together with further optional electronic components and intermediate layers to form the assembly of integrated systems. In this context, an assembly of integrated systems is a combination of electronic circuits understood that within a limited volume, which is generally separated from its surroundings with a suitable housing. Part of the electronic circuits can also be signal sources such as sensors that convert physical quantities such as pressure, temperature, acceleration, magnetic field, and light into electrical quantities such as current and / or voltage. The combination of electronic circuits forms an overall electronic system within the housing, which is often also referred to as a package. One example of this is the SiP. The electronic circuits that are integrated into an assembly of integrated systems are often implemented in microelectronic circuits, which are also referred to as chips, so that in the context of an assembly of integrated systems it is often the combination of several chips with their respective functionalities to form an overall system with the required overall function takes place. The arrangement in layers describes, for example, the arrangement of the components, and optionally also associated electrical connections, essentially in a flat, three-dimensional structure that is less extended in one axial direction of a respective local orthogonal three-dimensional coordinate system than in the two orthogonal axis directions . Intermediate layers separate layers of components or differently arranged components or electronic circuits. In certain embodiments, intermediate layers can also be used for electrical insulation.
In dem offenbarten Verfahren werden ein oder mehrere der passiven Bauelemente und/oder ein oder mehrere Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, vor dem Zusammenfügen der Baugruppe integrierter Systeme separat in einem oder mehreren Dünnfilm-Prozessen auf einem oder mehreren Trägersubstraten hergestellt. Die separate Herstellung der passiven Bauelemente oder der daraus aufgebauten Einheiten birgt den Vorteil, dass an die jeweiligen Bauelemente angepasste Prozesse verwendet werden können, was insbesondere im Hinblick auf die verwendeten Medien und Temperaturen vorteilhaft ist, da diese nicht kompatibel zu den vorher gefertigten oder später zu fertigenden weiteren Komponenten, beispielsweise aktiven Halbleiterbauelementen, der Baugruppe integrierter Systeme sein müssen. Darüber hinaus können die Herstellungsschritte für die passiven Bauelemente und die Herstellung für die anderen Komponenten der Baugruppe integrierter Systeme, gegebenenfalls auch massiv, parallelisiert werden. Es ist auf diese Weise auch möglich, die passiven Bauelemente auf den separaten Trägersubstraten zu vermessen und/oder zu trimmen. So erhält man die Information, ob ein passives Bauelement der Spezifikation genügt oder nicht und in diesem Sinne ein bekannt gutes Bauelement, auch bekannt als „Known-Good“ darstellt. Das heißt, Produktionsausschuss kann bereits in diesem Parallelprozess erkannt und aussortiert werden, noch vor der Zusammenführung zu einer Baugruppe integrierter Systeme. Damit kann insgesamt die Ausbeute an funktionstüchtigen Baugruppen integrierter Systeme gesteigert werden; die Fertigungskosten können gesenkt werden.In the disclosed method, one or more of the passive components and / or one or more units containing passive components that are connected to one another are manufactured separately in one or more thin-film processes on one or more carrier substrates before the assembly of integrated systems is assembled. The separate production of the passive components or the units built from them has the advantage that processes adapted to the respective components can be used, which is particularly advantageous with regard to the media and temperatures used, since these are not compatible with those previously produced or later Manufacturing further components, for example active semiconductor components, must be the assembly of integrated systems. In addition, the manufacturing steps for the passive components and the manufacturing for the other components of the assembly of integrated systems can be parallelized, possibly also massively. In this way, it is also possible to measure and / or trim the passive components on the separate carrier substrates. This provides information as to whether a passive component meets the specification or not and, in this sense, represents a known good component, also known as “known good”. This means that production scrap can already be recognized and sorted out in this parallel process, even before it is merged into an assembly of integrated systems. In this way, the overall yield of functional assemblies of integrated systems can be increased; the manufacturing cost can be reduced.
Eine Möglichkeit des offenbarten Verfahrens besteht darin, dass ein oder mehrere der passiven Bauelemente und/oder der Einheiten miteinander in Verbindung stehender passiver Bauelemente vor dem Zusammenfügen der Baugruppe integrierter Systeme zu funktionalen Einheiten vereinzelt werden können. Damit besteht die Möglichkeit, eine Vielzahl gleichartiger passiver Bauelemente oder Einheiten miteinander in Verbindung stehender passiver Bauelemente auf einem Trägersubstrat gleichzeitig herzustellen und für die Integration in eine Baugruppe integrierter Systeme nur die Anzahl zu nutzen, die tatsächlich für die Baugruppe integrierter Systeme benötigt wird. Diese Möglichkeit des offenbarten Verfahrens eröffnet in diesem Sinne einen Weg zur Modularisierung der Zusammensetzung von Baugruppen integrierter Systeme und damit zur Kostensenkung und gleichzeitigen Qualitätsverbesserung.One possibility of the disclosed method is that one or more of the passive components and / or the units of connected passive components can be separated into functional units before the assembly of integrated systems is assembled. This makes it possible to manufacture a large number of identical passive components or units of interconnected passive components on a carrier substrate at the same time and to use only the number that is actually required for the assembly of integrated systems for integration into an assembly of integrated systems. In this sense, this possibility of the disclosed method opens up a way to modularize the composition of assemblies of integrated systems and thus to reduce costs and at the same time improve quality.
Eine sinnvolle Erweiterung des offenbarten Verfahrens besteht in der Möglichkeit, dass ein oder mehrere der passiven Bauelemente und/oder der Einheiten miteinander in Verbindung stehender passiver Bauelemente vor dem Zusammenfügen der Baugruppe integrierter Systeme von den Trägersubstraten gelöst werden. Die mechanische Tragfunktion des Trägersubstrates kann beim Zusammenfügen zu der Baugruppe integrierter Systeme von der Baugruppe integrierter Systeme selbst übernommen werden. Das Trägersubstrat ist dann im Wesentlichen ohne weitere Funktion und kann somit in der Baugruppe integrierter Systeme entfallen, wodurch Volumen und Gewicht eingespart werden und gleichzeitig mehr Freiräume für die Verbindungsführung zwischen einzelnen Komponenten der Baugruppe integrierter Systeme zur Verfügung stehen.A useful extension of the disclosed method consists in the possibility that one or more of the passive components and / or the units of connected passive components are detached from the carrier substrates before the assembly of integrated systems is assembled. The mechanical support function of the carrier substrate can be taken over by the assembly of integrated systems itself when assembling to form the assembly of integrated systems. The carrier substrate is then essentially without any further function and can thus be omitted in the assembly of integrated systems, whereby volume and weight are saved and at the same time more free space is available for the connection between individual components of the assembly of integrated systems.
In Rahmen des offenbarten Verfahrens ist es möglich, dass die separate Herstellung eines oder mehrerer Kondensatoren auf einem oder mehreren der Trägersubstrate mit einem oder mehreren Dünnfilm-Prozessen in einem Teil-Verfahren erfolgt, das für jeden Kondensator die Teil-Verfahrensschritte
- - Erzeugung einer Polymerschicht einschließlich einer Releaseschicht,
- - Erzeugung eines Metallpads,
- - Erzeugung und Strukturieren einer dielektrischen Schicht auf einem Teil des Metallpads,
- - Erzeugung und Strukturierung einer Passivierungsschicht, die jeweils eine Öffnung zur dielektrischen Schicht und eine Öffnung zum Metallpad aufweist, wobei die Öffnungen voneinander räumlich getrennt sind und
- - Füllung der vorgenannten Öffnungen mit Metall und Erzeugung einer Metallschicht über den Öffnungen, so dass die Öffnungen so ausgebildet sind, dass jeweils ein durch die Passivierungsschicht hindurchführender elektrischer Kontakt zur dielektrischen Schicht und ein davon getrennter elektrischer Kontakt zum Metallpad entsteht
- - Production of a polymer layer including a release layer,
- - creation of a metal pad,
- - Generation and structuring of a dielectric layer on part of the metal pad,
- - Production and structuring of a passivation layer, each of which has an opening to the dielectric layer and an opening to the metal pad, the openings being spatially separated from one another and
- - Filling the aforementioned openings with metal and creating a metal layer over the openings, so that the openings are designed in such a way that an electrical contact through the passivation layer to the dielectric layer and a separate electrical contact to the metal pad are created
Eine weitere Option des offenbarten Verfahrens besteht darin, dass die Herstellung einer oder mehrerer Spulen auf einem oder mehreren der Trägersubstrate mit einem oder mehreren Dünnfilm-Prozessen in einem Teil-Verfahren erfolgt, das für jede Spule die Teil-Verfahrensschritte
- - Erzeugung einer ersten Polymerschicht einschließlich einer Releaseschicht,
- - Erzeugung von Metallstrukturen in der ersten Polymerschicht,
- - Erzeugung einer zweiten Polymerschicht,
- - Erzeugung eines Ferritkerns in der zweiten Polymerschicht,
- - Erzeugung einer dritten Polymerschicht,
- - Erzeugung von Metallstrukturen in der dritten Polymerschicht und Erzeugung von Öffnungen zu den Metallstrukturen in der ersten Polymerschicht und Füllung der vorgenannten Öffnungen mit Metall, so dass die mit Metall gefüllten Öffnungen so ausgebildet sind, dass jeweils ein elektrischer Kontakt zwischen der ersten und der dritten Polymerschicht entsteht,
- - Erzeugung einer vierten Polymerschicht und Erzeugung von Öffnungen zu den Metallstrukturen in der dritten Polymerschicht und Füllung der vorgenannten Öffnungen mit Metall, so dass die mit Metall gefüllten Öffnungen so ausgebildet sind, dass jeweils ein elektrischer Kontakt zwischen der dritten und der vierten Polymerschicht entsteht und
- - Erzeugung einer Passivierungsschicht
- - Production of a first polymer layer including a release layer,
- - Creation of metal structures in the first polymer layer,
- - creation of a second polymer layer,
- - Creation of a ferrite core in the second polymer layer,
- - creation of a third polymer layer,
- - Production of metal structures in the third polymer layer and production of openings to the metal structures in the first polymer layer and filling of the aforementioned openings with metal, so that the openings filled with metal are designed so that there is electrical contact between the first and third polymer layers arises,
- - Creation of a fourth polymer layer and creation of openings to the metal structures in the third polymer layer and filling of the aforementioned openings with metal, so that the openings filled with metal are designed in such a way that an electrical contact is made between the third and fourth polymer layers and
- - Creation of a passivation layer
Die dritte Polymerschicht kann ganzflächig aufgebracht und eine Strukturierung mit Hilfe Laserablation durchgeführt werden. Die Erzeugung der Metallschicht in der dritten Polymerschicht kann darüber hinaus durch ein Dualdamasceneverfahren realisiert werden. Der Anschluss an die untere Metallschicht kann mittels Laser gelegt werden. Gleichzeitig wird damit eine weitere Umverdrahtungsschicht generiert. Die vierte Polymerschicht kann ebenfalls ganzflächig aufgebracht werden. Die Strukturierung ist auch hier mit Hilfe von Laserablation möglich. Die Passivierungsschicht, die ebenfalls aus einem Polymer gebildet werden kann, kann mittels Lithographie oder Laser bearbeitet werden.The third polymer layer can be applied over the entire area and structuring can be carried out with the aid of laser ablation. The production of the metal layer in the third polymer layer can also be realized by a dual damascene process. The connection to the lower metal layer can be made using a laser. At the same time, a further redistribution layer is generated. The fourth polymer layer can also be applied over the entire area. The structuring is also possible here with the help of laser ablation. The passivation layer, which can also be formed from a polymer, can be processed by means of lithography or laser.
Mittels Wafer-zu-Wafer-Bondverfahren können Spulenbauteile auf den Trägersubstraten gestapelt werden, was die Induktivität der Bauteile weiter steigern kann. Dabei können zwei und mehr Schichten realisiert werden. Nach dem Stapeln auf Wafer-Ebene erfolgt die Abtrennung und Vereinzelung der Bauteile.Using wafer-to-wafer bonding processes, coil components can be stacked on the carrier substrates, which can further increase the inductance of the components. Two or more layers can be implemented here. After stacking on wafer The separation and separation of the components takes place on the 1st level.
Prinzipiell ist es denkbar, dass die Funktion einer oder mehrerer Polymerschichten durch jeweils eine oder mehrere anorganische Schichten und die Funktion des Metalls durch eine elektrisch leitende Schicht, wie beispielsweise hochdotiertes Silizium realisiert wird.In principle, it is conceivable that the function of one or more polymer layers is implemented by one or more inorganic layers and the function of the metal is implemented by an electrically conductive layer, such as highly doped silicon.
Das Verfahren zur Herstellung der Baugruppe integrierter Systeme kann ferner die Herstellung eines oder mehrerer Widerstände auf einem oder mehreren der Trägersubstrate mit einem oder mehreren Dünnfilm-Prozessen in einem Teil-Verfahren aufweisen, das für jeden Widerstand die Teil-Verfahrensschritte
- - Erzeugung einer Polymerschicht einschließlich einer Releaseschicht,
- - Erzeugung eines Metallpads auf der Polymerschicht,
- - Erzeugung und Strukturierung einer Passivierungsschicht, die an mindestens zwei Stellen zum Metallpad geöffnet wird und
- - Füllung der vorgenannten Öffnungen mit Metall, so dass mindestens zwei voneinander getrennte elektrische Kontakte durch die Passivierungsschicht hindurch zum Metallpad entstehen
- - Production of a polymer layer including a release layer,
- - Creation of a metal pad on the polymer layer,
- - Generation and structuring of a passivation layer, which is opened in at least two places to the metal pad and
- - Filling the aforementioned openings with metal, so that at least two separate electrical contacts are created through the passivation layer to the metal pad
Prinzipiell ist es denkbar, dass die Funktion der Polymerschicht durch eine anorganische Schicht und die Funktion des Metalls durch eine elektrisch leitende Schicht, wie beispielsweise hochdotiertes Silizium realisiert wird.In principle it is conceivable that the function of the polymer layer is realized by an inorganic layer and the function of the metal by an electrically conductive layer, such as highly doped silicon.
Im offenbarten Verfahren zur Herstellung der Baugruppe integrierter Systeme ist es denkbar, dass zwei oder mehrere der Schichten der passiven Bauelemente und/oder der Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, flächenparallel gestapelt werden, wobei die einzelnen Schichten mit elektrischen Kontaktflächen im jeweiligen Randbereich versehen werden, der Stapel mit einem Polymer vergossen wird und ein Ankontaktieren mit einer Erzeugung von Löchern durch Laserbohren oder Photolithografie und einem Metallisieren der Löcher erfolgt. Typische Polymere, die zum Vergießen verwendet werden können, sind Epoxidharz, Polyimide (PI), Benzocyclobuten (BCB) oder auch Polybenzoxazole (PBO), die auch Füllmaterialien enthalten können. Der Vorteil, der sich aus dieser Verfahrensmöglichkeit ergibt, besteht unter anderem in der Kompaktheit der Baugruppe, der hohen erzielbaren Dichte an Bauteilen und der hohen mechanischen Festigkeit. Dabei sind die Kontakte der einzelnen Bauelemente an den Rand versetzt um eine einfache Stapelung mit einem Versatz zu ermöglichen. Der Stapel wird auf einem temporären Trägersubstrat aufgebaut und zu einer Baugruppe vergossen. Anschließend erfolgt mittels Laserbohren und Metallisieren der Öffnungen das Ankontaktieren.In the disclosed method for producing the assembly of integrated systems, it is conceivable that two or more of the layers of the passive components and / or the units that contain passive components connected to one another are stacked parallel to each other, the individual layers with electrical contact surfaces in each case Edge area are provided, the stack is potted with a polymer and a contact with a production of holes by laser drilling or photolithography and a metallization of the holes takes place. Typical polymers that can be used for potting are epoxy resin, polyimides (PI), benzocyclobutene (BCB) or polybenzoxazoles (PBO), which can also contain filler materials. The advantage that results from this process option consists, among other things, in the compactness of the assembly, the high achievable density of components and the high mechanical strength. The contacts of the individual components are offset to the edge in order to enable simple stacking with an offset. The stack is built on a temporary carrier substrate and potted to form an assembly. The openings are then contacted by means of laser drilling and metallization.
Das Verfahren zur Herstellung der Baugruppe integrierter Systeme bietet die Möglichkeit, dass die passiven Bauelemente und/oder die Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, in eine Umverdrahtungsschicht integriert werden. Die Integration kann mittels Die-Adhesive-Film erfolgen. Anschließend erfolgt eine Einbettung mittels Polymerschichten, die auf den Wafer aufgebracht werden. Der elektrische Anschluss erfolgt über die zunächst darüber aufgebaute Metallumverdrahtungsschicht.The method for producing the assembly of integrated systems offers the possibility of the passive components and / or the units containing passive components that are connected to one another being integrated into a rewiring layer. The integration can be done by means of die-adhesive film. This is followed by embedding by means of polymer layers that are applied to the wafer. The electrical connection is made via the metal redistribution layer initially built on top of it.
Mit dem beanspruchten Verfahren zur Herstellung der Baugruppe integrierter Systeme ist es möglich, dass die passiven Bauelemente in eine oder mehrere der Zwischenschichten mit einem Verbindungsverfahren integriert werden, wobei sowohl die passiven Bauelemente und/oder die Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, als auch die Zwischenschichten Verbindungskontaktflächen aufweisen. Als Verbindungsverfahren eignen sich beispielsweise Löten, Bonden oder auch Hybridbonden. Die Nutzung der Zwischenschichten zur Anordnung von passiven Bauelementen wird beispielsweise möglich, weil die Bauelemente in vereinzelter Form optimal platziert werden können, beispielsweise um kurze Leitungswege oder eine hohe Bauteil-Packungsdichte erzielen zu können.With the claimed method for producing the assembly of integrated systems, it is possible for the passive components to be integrated into one or more of the intermediate layers using a connection method, with both the passive components and / or the units containing the passive components connected to one another, as well as the intermediate layers have connection contact surfaces. Soldering, bonding or hybrid bonding, for example, are suitable as connection methods. The use of the intermediate layers for the arrangement of passive components is possible, for example, because the components can be optimally placed in isolated form, for example in order to be able to achieve short conduction paths or a high component packing density.
Das offenbarte Verfahren zur Herstellung der Baugruppe integrierter Systeme ist auch dazu geeignet, die passiven Bauelemente und/oder die Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, in eine Leiterplatte zu integrieren. Als Verbindungstechnik ist auch hier beispielsweise ein Lötprozess möglich, der die Kontakte der passiven Bauelemente und/oder der Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, mit den Kontakten der Leiterplatte elektrisch verbindet.The disclosed method for producing the assembly of integrated systems is also suitable for adding the passive components and / or the units which contain passive components that are connected to one another to a printed circuit board integrate. As a connection technique, a soldering process is also possible here, for example, which electrically connects the contacts of the passive components and / or of the units which contain passive components that are connected to one another to the contacts of the circuit board.
Ein möglicher Verfahrensbestandteil besteht auch darin, dass die passiven Bauelemente und/oder die Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, auf dem jeweiligen Trägersubstrat vermessen werden. Damit ist es möglich, unmittelbar und vor Integration in die Baugruppe integrierter Systeme die Funktionsfähigkeit der Bauelemente und/oder Einheiten zu prüfen und insgesamt das Risiko fehlerhafter Baugruppen integrierter Systeme zu reduzieren.A possible method component also consists in measuring the passive components and / or the units which contain passive components connected to one another on the respective carrier substrate. This makes it possible to test the functionality of the components and / or units immediately and before integration into the assembly of integrated systems and to reduce the overall risk of faulty assemblies in integrated systems.
Ein weiterer möglicher Verfahrensbestandteil besteht darin, dass die passiven Bauelemente und/oder die Einheiten, die miteinander in Verbindung stehende passive Bauelemente enthalten, auf dem jeweiligen Trägersubstrat getrimmt werden. Mit dem Trimmen können die Bauelementstrukturen so justiert werden, dass die Bauteilwerte innerhalb der geforderten Toleranzbereiche liegen. Auf diese Weise kann zum einen die Ausschussrate der Baugruppen integrierter Systeme insgesamt gesenkt und zum anderen auch die Qualität der produzierten Baugruppen integrierter Systeme verbessert werden.Another possible method component is that the passive components and / or the units which contain passive components connected to one another are trimmed on the respective carrier substrate. With the trimming, the component structures can be adjusted so that the component values are within the required tolerance ranges. In this way, on the one hand, the scrap rate of the assemblies of integrated systems can be reduced overall and, on the other hand, the quality of the assemblies produced in integrated systems can be improved.
Im Folgenden werden anhand von Figuren Ausführungsbeispiele für das offenbarte Verfahren gezeigt und nachfolgend erläutert. Dabei zeigen die Ausführungsbeispiele jeweils nur eine Möglichkeit zur Umsetzung des Verfahrens. In bestimmten Ausführungsformen kann es beispielsweise sinnvoll sein, Verfahrensschritte bezüglich einer oder mehrerer beispielhaft aufgeführter Schichten wegzulassen, hinzuzufügen oder gegen andere Verfahrensschritte auszutauschen. Gezeigt werden die Verfahrensschritte anhand der Ergebnisse jedes Verfahrensschrittes. Das heißt, die Verfahrensschritte sind jeweils so ausgebildet, dass sie das für den jeweiligen Verfahrensschritt beschriebene Ergebnis erbringen. Die Reihenfolge der Verfahrensschritte entspricht jeweils der alphabetischen Abfolge der Teilfiguren.In the following, exemplary embodiments for the disclosed method are shown with reference to figures and explained below. The exemplary embodiments each show only one possibility for implementing the method. In certain embodiments, it can be useful, for example, to omit or add method steps with regard to one or more layers listed by way of example, or to replace them with other method steps. The process steps are shown based on the results of each process step. This means that the method steps are each designed in such a way that they produce the result described for the respective method step. The order of the process steps corresponds to the alphabetical order of the sub-figures.
Es zeigen:
-
1 : Verfahrensschritte zur Herstellung eines Kondensators; -
2 : Verfahrensschritte zur Herstellung einer Spule; -
3 : Verfahrensschritte zum Stapeln von passiven Bauelementen auf Wafer-Ebene am Beispiel einer Spule; -
4 : Verfahrensschritte zur Herstellung eines Widerstandes; -
5 : Verfahrensschritte zum Stapeln von passiven Bauelementen auf Wafer-Ebene mit Herausführen elektrischer Kontakte nach außen; -
6 : Verfahrensschritte zur Integration von bekannt guten passiven Bauelementen in eine Umverdrahtung; -
7 : Verfahrensschritte zur Fertigung eines flexiblen, für Hochfrequenzanwendungen geeigneten Interposers mit passiven Bauelementen in einer ersten Ausführungsform; -
8 : Verfahrensschritte zur Fertigung eines flexiblen, für Hochfrequenzanwendungen geeigneten Interposers mit passiven Bauelementen in einer zweiten Ausführungsform; -
9 : Verfahrensschritte zur Fertigung eines Polymer-Interposer-Stapels auf einem Halbleiter in einem Fan-Out-Aufbau; -
10 : Verfahrensschritte zur Integration passiver Bauelemente in eine Leiterplatte.
-
1 : Process steps for manufacturing a capacitor; -
2 : Process steps for manufacturing a coil; -
3 : Process steps for stacking passive components on wafer level using the example of a coil; -
4th : Process steps for producing a resistor; -
5 : Process steps for stacking passive components on wafer level with electrical contacts leading out to the outside; -
6th : Process steps for the integration of known good passive components in a rewiring; -
7th : Method steps for manufacturing a flexible interposer suitable for high-frequency applications with passive components in a first embodiment; -
8th : Method steps for the production of a flexible interposer suitable for high-frequency applications with passive components in a second embodiment; -
9 : Process steps for the production of a polymer interposer stack on a semiconductor in a fan-out structure; -
10 : Process steps for the integration of passive components in a printed circuit board.
In
Basierend auf
Die
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020201295.4A DE102020201295A1 (en) | 2020-02-03 | 2020-02-03 | Process for the production of modular, embedded components for miniaturized systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020201295.4A DE102020201295A1 (en) | 2020-02-03 | 2020-02-03 | Process for the production of modular, embedded components for miniaturized systems |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020201295A1 true DE102020201295A1 (en) | 2021-08-19 |
Family
ID=77060582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020201295.4A Granted DE102020201295A1 (en) | 2020-02-03 | 2020-02-03 | Process for the production of modular, embedded components for miniaturized systems |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102020201295A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110090665A1 (en) | 2009-10-16 | 2011-04-21 | Avx Corporation | Thin film surface mount components |
US20190206786A1 (en) | 2017-12-28 | 2019-07-04 | Intel Corporation | Thin film passive devices integrated in a package substrate |
US20190304915A1 (en) | 2019-06-20 | 2019-10-03 | Intel Corporation | Embedded bridge substrate having an integral device |
US20200005990A1 (en) | 2018-06-29 | 2020-01-02 | Intel Corporation | Structures within a substrate layer to cure magnetic paste |
-
2020
- 2020-02-03 DE DE102020201295.4A patent/DE102020201295A1/en active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110090665A1 (en) | 2009-10-16 | 2011-04-21 | Avx Corporation | Thin film surface mount components |
US20190206786A1 (en) | 2017-12-28 | 2019-07-04 | Intel Corporation | Thin film passive devices integrated in a package substrate |
US20200005990A1 (en) | 2018-06-29 | 2020-01-02 | Intel Corporation | Structures within a substrate layer to cure magnetic paste |
US20190304915A1 (en) | 2019-06-20 | 2019-10-03 | Intel Corporation | Embedded bridge substrate having an integral device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008039388B4 (en) | Stacked semiconductor chips and manufacturing processes | |
DE102009044639B4 (en) | Device with a semiconductor chip and method for producing a module with stacked components | |
DE10201781B4 (en) | High frequency power device and high frequency power module and method of making the same | |
DE10335153B4 (en) | Circuit arrangement on a substrate having a component of a sensor, and method for producing the circuit arrangement on the substrate | |
DE102011001556B4 (en) | Manufacturing method for an encapsulated semiconductor chip with external contact pads | |
DE10234951B4 (en) | Process for the production of semiconductor circuit modules | |
DE10137184A1 (en) | Electronic component with a plastic housing and method for its production | |
DE102008063633A1 (en) | Method for producing a semiconductor component | |
DE102006058010A1 (en) | Semiconductor device with cavity structure and manufacturing method | |
EP1620893B1 (en) | Method for the manufacture of a panel and method for the manufacture of electronic components comprising stacked semiconductor chips from the panel | |
DE102008045735A1 (en) | Stacked semiconductor chips | |
DE102004039906A1 (en) | Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires | |
DE102013103140A1 (en) | Integrated 3-D circuits and methods for their formation | |
DE102014101366B3 (en) | Chip mounting on over-chip adhesion or dielectric layer on substrate | |
DE112011105848T5 (en) | Controlled solder-chip integrations on assemblies and methods of mounting same | |
DE102010041129A1 (en) | Multifunction sensor as PoP mWLP | |
DE10011005B4 (en) | Multichip module and method for producing a multichip module | |
DE102015107109B4 (en) | Electronic device with a metal substrate and a semiconductor module embedded in a laminate | |
DE102020201295A1 (en) | Process for the production of modular, embedded components for miniaturized systems | |
DE102008032953A1 (en) | Integrated circuit, circuit system and manufacturing process | |
DE102008022733B4 (en) | Functional unit and method for its production | |
DE102007050433A1 (en) | Semiconductor module and method of manufacturing a semiconductor module | |
DE19846662A1 (en) | Electronic module used in the production of high density interconnects and quad flat pack packages has the assembly side of the wiring adhered to a hermetic housing | |
WO2001097285A2 (en) | Electronic component consisting of a housing and a substrate | |
DE102011054377A1 (en) | Production of a device with a semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division |