DE102020132900A1 - Silicon-based wafers and methods for manufacturing silicon-based wafers - Google Patents

Silicon-based wafers and methods for manufacturing silicon-based wafers Download PDF

Info

Publication number
DE102020132900A1
DE102020132900A1 DE102020132900.8A DE102020132900A DE102020132900A1 DE 102020132900 A1 DE102020132900 A1 DE 102020132900A1 DE 102020132900 A DE102020132900 A DE 102020132900A DE 102020132900 A1 DE102020132900 A1 DE 102020132900A1
Authority
DE
Germany
Prior art keywords
layer
silicon oxide
oxide layer
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020132900.8A
Other languages
German (de)
Inventor
David Uebel
Owen Ernst
Roman Bansen
Thomas Teubner
Hans-Peter Schramm
Torsten Boeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungsverbund Berlin FVB eV
Original Assignee
Forschungsverbund Berlin FVB eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungsverbund Berlin FVB eV filed Critical Forschungsverbund Berlin FVB eV
Priority to DE102020132900.8A priority Critical patent/DE102020132900A1/en
Priority to PCT/EP2021/083974 priority patent/WO2022122547A1/en
Publication of DE102020132900A1 publication Critical patent/DE102020132900A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Silizium-basierten Wafern, welches die Abfolge der nachfolgenden Schritte umfasst:a) Bereitstellen eines Substrats mit einer amorphen Siliziumschicht auf der Oberfläche des Substrats und einer die amorphe Siliziumschicht bedenkende native Siliziumoxidschicht (30);b) (i) partielles oder vollständiges Abtragen der nativen Siliziumoxidschicht und Erzeugen einer artifiziellen Siliziumoxidschicht mit einer definierten Schichtdicke auf der amorphen Siliziumschicht; oder(ii) partielles Abtragen der nativen Siliziumoxidschicht bis auf eine vorgegebene Schichtdicke; undc) Aufwachsen einer kristallinen Siliziumschicht auf der Oberfläche der (i) artifiziellen Siliziumoxidschicht oder (ii) partiell abgetragenen Siliziumoxidschicht mittels Temperatur-Differenz-Methode (TDM) aus metallischer Schmelze.Ferner betrifft die Erfindung einen Silizium-basierten Wafer, der nach dem Verfahren hergestellt werden kann.The invention relates to a method for producing silicon-based wafers, which comprises the sequence of the following steps: a) providing a substrate with an amorphous silicon layer on the surface of the substrate and a native silicon oxide layer (30) covering the amorphous silicon layer; b) ( i) partial or complete removal of the native silicon oxide layer and generation of an artificial silicon oxide layer with a defined layer thickness on the amorphous silicon layer; or(ii) partial removal of the native silicon oxide layer down to a predetermined layer thickness; andc) growing a crystalline silicon layer on the surface of the (i) artificial silicon oxide layer or (ii) partially removed silicon oxide layer using the temperature difference method (TDM) from metallic melt can be.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Silizium-basierten Wafern sowie die Wafer selbst.The invention relates to a method for producing silicon-based wafers and the wafers themselves.

Technologischer HintergrundTechnological background

Das größte Marktsegment bei Solarzellen sind heutzutage jene mit polykristallinen Siliziumabsorbern. Für diese werden große Blöcke aus dem Element urgeformt, um sie in der weiteren Bearbeitung zu Wafern zu entwickeln (Bulk-Verfahren). Die verschiedenen Bulk-Uhrformverfahren haben ein Arbeiten aus der Schmelze gemeinsam, was für Silizium (Si) Temperaturen jenseits von 1414 °C bedeutet. In der Verarbeitung geht beim Sägen ein großer Anteil des Materials verloren. Die endgültigen Wafer behalten, um mechanische Integrität zu wahren, eine Dicke von über 150 µm. Diese Dicke stellt ebenfalls eine Materialverschwendung dar, da die vollständige Absorption von Sonnenlicht lediglich 50 µm Silizium benötigt.The largest market segment in solar cells today are those with polycrystalline silicon absorbers. For these, large blocks are formed from the element in order to develop them into wafers in further processing (bulk process). Common to the various bulk watch forming processes is melt work, which for silicon (Si) means temperatures in excess of 1414°C. During processing, a large proportion of the material is lost during sawing. The final wafers retain a thickness of over 150 µm to maintain mechanical integrity. This thickness is also a waste of material, as full absorption of sunlight only requires 50 µm of silicon.

Alternativen bieten Bottom-up Züchtungsmethoden auf günstigen (Glas-)Substraten, zu denen die sogenannte Temperatur-Differenz-Methode (TDM) zählt. Die Temperatur-Differenz-Methode ist eine Spezialform der Flüssigphasen-Epitaxie (Liquid Phase Epitaxy, LPE). LPE ist eine Gruppe von Urformverfahren für dünne kristalline Schichten aus Halbleitermaterialien. LPE im Allgemeinen nutzt Lösungsunterschiede von dem abzuscheidenden Material (meist ein elementarer Halbleiter wie Silizium) in einem metallischen Lösungsmittel (im Falle von Silizium zum Beispiel geschmolzenes Zinn (Sn) oder Indium (In)). Ein Beispiel für LPE ist die Abscheidung von kristallinem Galliumarsenid (GaAs) aus Gallium (Ga)-Lösung. Hierzu wird Arsen (As) in geschmolzenen Ga bei Temperaturen nahe, aber unterhalb der Schmelztemperatur von GaAs gelöst. Nach dem Kontakt mit einem kristallinen Substrat wird die Temperatur langsam gesenkt. Dadurch sinkt Gleichgewichtsverhältnis der Komponenten in der Schmelze und GaAs scheidet sich ab. Abscheidung mittels LPE findet nahe dem energetischen Gleichgewicht statt und produziert daher Kristalle von hoher Qualität (Baliga, B. J. (1986) ‚Silicon Liquid Phase Epitaxy: A Review‘, Journal of the The Electrochemical Society, 133(1), S. 5C-14C).Alternatives are offered by bottom-up growth methods on cheap (glass) substrates, which include the so-called temperature difference method (TDM). The temperature difference method is a special form of liquid phase epitaxy (LPE). LPE is a group of archetype processes for thin crystalline layers of semiconductor materials. LPE in general uses dissolution differentials of the material to be deposited (usually an elemental semiconductor such as silicon) in a metallic solvent (in the case of silicon for example molten tin (Sn) or indium (In)). An example of LPE is the deposition of crystalline gallium arsenide (GaAs) from gallium (Ga) solution. To do this, arsenic (As) is dissolved in molten Ga at temperatures close to but below the melting temperature of GaAs. After contact with a crystalline substrate, the temperature is slowly lowered. As a result, the equilibrium ratio of the components in the melt decreases and GaAs separates out. Deposition by LPE takes place near energetic equilibrium and therefore produces crystals of high quality (Baliga, B.J. (1986) 'Silicon Liquid Phase Epitaxy: A Review', Journal of the The Electrochemical Society, 133(1), pp. 5C-14C ).

Bezogen auf Silizium als Abscheidungsmaterial, wird bei der TDM der Löslichkeitsunterschied von Silizium in geschmolzenem Zinn bei unterschiedlichen Temperaturen genutzt. Im Gegensatz zu herkömmlichen LPE-Verfahren wird dabei nicht die Temperatur mit der Zeit reduziert, sondern stetig zwischen Siliziumquelle und Substrat angelegt. Bei einer Beispielhaften Quelltemperatur um 605 °C sorgt dies für eine Löslichkeit von 0.346·10-3 at-% Silizium in Zinn, währenddessen die Löslichkeit bei 600°C am Substrat nur 0.31·10-3 at-% beträgt. Durch Durchmischung der Schmelze, ist die Schmelze an der Quelle also stets leicht untersättigt und am Substrat stets übersättigt. Schlussendlich kommt es zu Kristallbildung und -wachstum. Im Vergleich zu den herkömmlichen Bulk-Urverfahren ermöglicht die TDM somit Verfahrenstemperaturen weit unter der Schmelztemperatur von Silizium und vermeidet somit Verunreinigungen im Silizium, welche die elektrischen Eigenschaften des polykristallinen Silizium-Absorbers negativ beeinflussen können. TDM ist auf unterschiedlichen Substraten einsetzbar, aber seine Stärke liegt im Wachstum auf Substraten von amorphem Silizium (a-Si) auf Glas. Die TDM erzeugt hierbei kristalline Keime im a-Si und wächst diese dann epitaktisch zu Kristalliten aus.Based on silicon as the deposition material, TDM takes advantage of the difference in solubility of silicon in molten tin at different temperatures. In contrast to conventional LPE processes, the temperature is not reduced over time, but is continuously applied between the silicon source and the substrate. With an exemplary source temperature of around 605 °C, this ensures a solubility of 0.346·10 -3 at% silicon in tin, while the solubility at 600°C on the substrate is only 0.31·10 -3 at%. By mixing the melt, the melt is always slightly undersaturated at the source and always slightly oversaturated at the substrate. Ultimately, crystal formation and growth occurs. In comparison to the conventional bulk original processes, the TDM thus enables process temperatures far below the melting temperature of silicon and thus avoids impurities in the silicon, which can negatively influence the electrical properties of the polycrystalline silicon absorber. TDM can be used on different substrates, but its strength lies in its growth on amorphous silicon (a-Si) substrates on glass. The TDM produces crystalline nuclei in the a-Si and then grows them epitaxially into crystallites.

Für den Wirkungsgrad der Solarzelle gilt unter anderem, je kleiner die Kristallite, desto geringer ist der erreichte Wirkungsgrad. Dieser Zusammenhang ist auf die Defektverteilung und mitunter auf die Rekombination von optisch generierten Ladungsträgerpaaren an elektrisch aktiven Korngrenzen zurückzuführen. Die Defektverteilung in polykristallinem Silizium und das daraus resultierende Profil der Ladungsträgerlebensdauer wird durch den Einbau von Defekten unmittelbar während der Kristallisation und der anschließenden Abkühlphase bestimmt. Es besteht daher ein besonderes Interesse darin die Kristallisationsprozesse gezielt beeinflussen zu können, um ein optimales Gefüge des polykristallinen Siliziums zu erhalten.The following applies to the efficiency of the solar cell, among other things, the smaller the crystallites, the lower the efficiency achieved. This relationship is due to the defect distribution and sometimes to the recombination of optically generated charge carrier pairs at electrically active grain boundaries. The defect distribution in polycrystalline silicon and the resulting charge carrier lifetime profile is determined by the incorporation of defects directly during crystallization and the subsequent cooling phase. There is therefore a particular interest in being able to influence the crystallization processes in a targeted manner in order to obtain an optimal structure of the polycrystalline silicon.

Bisher sind die folgenden Ansätze zur Gefügekontrolle bei Urformen aus Schmelze beschreiben (Easton, M. A., Qian, M. A. and StJohn, D. H. (2016) ‚Grain Refinement in Alloys: Novel Approaches‘, Reference Module in Materials Science and Materials Engineering, S. 1-7):

  • • Feineres Gefüge durch Impfen mit feinen Partikeln: Werden einer Schmelze hochschmelzende beziehungsweise schwerlösliche Partikel zugesetzt, fungieren diese beim Unterschreiten der Erstarrungstemperatur als Keimzentren und sorgen somit für eine erhöhte Zahl an Kristalliten
  • • Feineres Gefüge durch zusetzen von elementaren Kleinbildern: Bei Metallen sorgt die Zugabe von Legierungspartnern, die bevorzugt an dessen Korngrenzen segregieren, für eine stärkere Keimbildungsneigung. Für viele Metalle ist Bor als Kornbildner dieser Art bekannt.
  • • Gröberes Gefüge durch langsames Abkühlen: durch langsameres Abkühlen bilden sich weniger Keime beim Unterschreiten der Erstarrungstemperatur, beziehungsweise die Keimbildungsreaktion ist gegenüber der Wachstumsreaktion benachteiligt.
So far, the following approaches have been described for microstructure control in melt archetypes (Easton, MA, Qian, MA and StJohn, DH (2016) 'Grain Refinement in Alloys: Novel Approaches', Reference Module in Materials Science and Materials Engineering, p. 1- 7):
  • • Finer structure through inoculation with fine particles: If high-melting or poorly soluble particles are added to a melt, these act as nucleation centers when the solidification temperature is fallen below and thus ensure an increased number of crystallites
  • • Finer microstructure through the addition of elementary microstructures: In the case of metals, the addition of alloying partners, which tend to segregate at their grain boundaries, ensures a greater tendency to form nuclei. Boron is known to be a grain former of this type for many metals.
  • • Coarser microstructure due to slow cooling: due to slower cooling, fewer nuclei are formed when the solidification temperature is fallen below, or the nuclei The formation reaction is disadvantaged compared to the growth reaction.

Diese Ansätze lassen sich jedoch nicht ohne weiteres auf Bottom-up Züchtungsmethoden übertragen, sodass hier ein anhaltender Bedarf an effizienten Verfahren zur Gefügekontrolle besteht.However, these approaches cannot be easily transferred to bottom-up breeding methods, so that there is a continuing need for efficient methods for structural control.

Zusammenfassung der ErfindungSummary of the Invention

Die Erfindung betrifft ein Verfahren zur Herstellung von Silizium-basierten Wafern, welches die Abfolge der nachfolgenden Schritte umfasst:

  1. a) Bereitstellen eines Substrats mit einer amorphen Siliziumschicht auf der Oberfläche des Substrats und einer die amorphe Siliziumschicht bedeckende native Siliziumoxidschicht (30);
  2. b) (i) partielles oder vollständiges Abtragen der nativen Siliziumoxidschicht und Erzeugen einer artifiziellen Siliziumoxidschicht mit einer definierten Schichtdicke auf der amorphen Siliziumschicht; oder (ii) partielles Abtragen der nativen Siliziumoxidschicht bis auf eine vorgegebene Schichtdicke; und
  3. c) Aufwachsen einer kristallinen Siliziumschicht auf der Oberfläche der (i) artifiziellen Siliziumoxidschicht oder (ii) partiell abgetragenen Siliziumoxidschicht mittels Temperatur-Differenz-Methode (TDM) aus metallischer Schmelze.
The invention relates to a method for producing silicon-based wafers, which comprises the sequence of the following steps:
  1. a) providing a substrate having an amorphous silicon layer on the surface of the substrate and a native silicon oxide layer (30) covering the amorphous silicon layer;
  2. b) (i) partial or complete removal of the native silicon oxide layer and generation of an artificial silicon oxide layer with a defined layer thickness on the amorphous silicon layer; or (ii) partial removal of the native silicon oxide layer down to a predetermined layer thickness; and
  3. c) Growth of a crystalline silicon layer on the surface of the (i) artificial silicon oxide layer or (ii) partially removed silicon oxide layer using the temperature difference method (TDM) from metallic melt.

Ein weiterer Aspekt der Erfindung betrifft einen Silizium-basierten Wafer, umfassend:

  • ein Substrat mit einer amorphen Siliziumschicht auf der Oberfläche des Substrats;
  • eine die amorphe Siliziumschicht bedenkende Siliziumoxidschicht mit einer Schichtdicke von 1 nm bis 20 nm; und
  • eine direkt auf der Siliziumoxidschicht abgeschiedene kristalline Siliziumschicht. Der Wafer ist dadurch gekennzeichnet, dass die kristalline Siliziumschicht (stochastisch orientierte) Kristallite mit Kantenlängen von 14 µm bis 16 µm, vorzugsweise 15 µm, aufweist. Die Wafer können insbesondere nach dem erfindungsgemäßen Verfahren hergestellt werden.
Another aspect of the invention relates to a silicon-based wafer, comprising:
  • a substrate having an amorphous silicon layer on the surface of the substrate;
  • a silicon oxide layer covering the amorphous silicon layer with a layer thickness of 1 nm to 20 nm; and
  • a crystalline silicon layer deposited directly on the silicon oxide layer. The wafer is characterized in that the crystalline silicon layer has (stochastically oriented) crystallites with edge lengths of 14 μm to 16 μm, preferably 15 μm. In particular, the wafers can be produced by the method according to the invention.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und dazugehöriger Zeichnungen näher erläutert.The invention is explained in more detail below using exemplary embodiments and the associated drawings.

Figurenlistecharacter list

Die Figuren zeigen:

  • 1 zeigt den schematischen Ablauf des erfindungsgemäßen Verfahrens, ausgehend von einem mit einer amorphen Siliziumschicht und einer darauf liegenden Siliziumoxidschicht beschichteten Substrat.
  • 2 zeigt den schematischen Verfahrensablauf eines erfindungsgemäßen Ausführungsbeispiels.
  • 3 zeigt den schematischen Verfahrensablauf eines weiteren erfindungsgemäßen Ausführungsbeispiels.
  • 4 zeigt Aufnahmen der Oberflächen-Morphologie von erfindungsgemäß hergestellten Wafern unter dem Raster-Elektronen-Mikroskop.
The figures show:
  • 1 shows the schematic sequence of the method according to the invention, starting from a substrate coated with an amorphous silicon layer and a silicon oxide layer lying thereon.
  • 2 shows the schematic process flow of an embodiment according to the invention.
  • 3 shows the schematic process sequence of a further exemplary embodiment according to the invention.
  • 4 shows recordings of the surface morphology of wafers produced according to the invention under the scanning electron microscope.

Detaillierte Beschreibung der ErfindungDetailed description of the invention

Das erfindungsgemäße Verfahren zur Herstellung von Silizium-basierten Wafern umfasst die Abfolge der nachfolgenden in 1 illustrierten Schritte:

  1. a) Bereitstellen eines Substrats 10 mit einer amorphen Siliziumschicht 20 auf der Oberfläche des Substrats und einer (direkt) die amorphe Siliziumschicht 20 bedenkende native Siliziumoxidschicht 30;
  2. b) (i) partielles oder vollständiges Abtragen der nativen Siliziumoxidschicht 30 und Erzeugen einer artifiziellen Siliziumoxidschicht 32 mit einer definierten Schichtdicke auf der amorphen Siliziumschicht 20; oder (ii) partielles Abtragen der nativen Siliziumoxidschicht 30 bis auf eine vorgegebene Schichtdicke;
  3. c) Aufwachsen einer kristallinen Siliziumschicht 40 auf der Oberfläche der (i) artifiziellen Siliziumoxidschicht 32 oder (ii) partiell abgetragenen Siliziumoxidschicht 30 mittels Temperatur-Differenz-Methode (TDM) aus metallischer Schmelze.
The method according to the invention for the production of silicon-based wafers comprises the sequence of the following in 1 illustrated steps:
  1. a) providing a substrate 10 having an amorphous silicon layer 20 on the surface of the substrate and a native silicon oxide layer 30 (directly) contemplating the amorphous silicon layer 20;
  2. b) (i) partial or complete removal of the native silicon oxide layer 30 and generation of an artificial silicon oxide layer 32 with a defined layer thickness on the amorphous silicon layer 20; or (ii) partial removal of the native silicon oxide layer 30 down to a predetermined layer thickness;
  3. c) Growth of a crystalline silicon layer 40 on the surface of (i) artificial silicon oxide layer 32 or (ii) partially removed silicon oxide layer 30 using the temperature difference method (TDM) from metallic melt.

Erfindungsgemäß wird also die native Siliziumoxidschicht 30 nach Variante (i) im Schritt b) teilweise oder vorzugsweise vollständig entfernt und es wird (direkt) anschließend eine artifizielle (künstliche) Siliziumoxidschicht 32 in kontrollierter Weise mit einer vorbestimmten Schichtdicke erzeugt oder abgeschieden. Eine zweite Alternative des Schritts b) sieht vor, die native Siliziumoxidschicht 30 nur partiell bis auf eine definierte Schichtdicke abzutragen. In jedem Fall entsteht durch beide Varianten letztlich eine Siliziumoxidschicht mit einer definierten Schichtdicke auf der amorphen Siliziumschicht 20. Die Variante (i) mit einem vollständigen Abtrag der nativen Siliziumoxidschicht 30 ist bevorzugt, da die Dicke der nativen Siliziumoxidschicht 30 innerhalb eines Substrats, aber vor allem zwischen einer Vielzahl von zu behandelnden Substraten abweichen kann. Auf der vollständig freigelegten amorphen Siliziumschicht 20 lässt sich dann direkt im Anschluss durch kontrolliertes Nachwachsen eine homogene artifizielle Siliziumoxidschicht 32 mit einheitlicher Schichtdicke erzeugen.According to the invention, the native silicon oxide layer 30 is partially or preferably completely removed according to variant (i) in step b) and an artificial silicon oxide layer 32 is then (directly) produced or deposited in a controlled manner with a predetermined layer thickness. A second alternative of step b) provides for the native silicon oxide layer 30 to be removed only partially down to a defined layer thickness. In any case, both variants ultimately result in a silicon oxide layer with a defined layer thickness on the amorphous silicon layer 20. Variant (i) with complete removal of the native silicon oxide layer 30 is preferred because the thickness of the native silicon oxide layer 30 is within a substrate, but above all between a variety of substrates to be treated. On the fully exposed amorphous sili Ziumschicht 20 can then be produced directly afterwards by controlled regrowth, a homogeneous artificial silicon oxide layer 32 with a uniform layer thickness.

Das erfindungsgemäße Verfahren ermöglicht ein lückenfreies Aufwachsen der kristallinen Siliziumschicht 40 sowie die gezielte Bildung (stochastisch orientierter) großer Kristallite mit Kantenlängen von 14 µm bis 16 µm, bevorzugt 15 µm, woraus eine Reduktion von Ladungsträger-Rekombinationsprozessen an den Komgrenzen resultiert. Die Sicherung der Qualität des Gefüges wird hierbei durch Rasterelektronenmikroskopie und anschließender optischer Bewertung gesichert. Unter Korngrenzen werden hierbei die Grenzflächen zwischen zwei Einkristallen (Kristalliten) desselben Materials mit unterschiedlichen räumlichen Orientierungen verstanden. Die Schichtdicke der kristallinen Siliziumschicht 40 kann vorzugsweise 50 µm betragen und wird mittels Profilometrie bestimmt.The method according to the invention enables gap-free growth of the crystalline silicon layer 40 and the targeted formation of (stochastically oriented) large crystallites with edge lengths of 14 μm to 16 μm, preferably 15 μm, resulting in a reduction in charge carrier recombination processes at the grain boundaries. The assurance of the quality of the structure is secured by scanning electron microscopy and subsequent optical evaluation. Grain boundaries are understood to be the interfaces between two single crystals (crystallites) of the same material with different spatial orientations. The layer thickness of the crystalline silicon layer 40 can preferably be 50 μm and is determined by means of profilometry.

Zudem ermöglicht das Verfahren eine beliebig lange Lagerung der Substrate aus Schritt a), da die Einstellung der definierten Schichtdicke der Siliziumoxidschicht in Schritt b), welche das Gefüge (Morphologie) der kristallinen Siliziumschicht bestimmt, vorzugsweise zeitnah, insbesondere unmittelbar vor Schritt c) erfolgt. Aufgrund der so einstellbaren Morphologie der kristallinen Siliziumschicht und der insgesamt geringen Schichtdicke des erfindungsgemäß hergestellten Wafers eignet sich das Verfahren insbesondere zur Herstellung von Wafern für die Photovoltaik, beispielsweise für Dünnschichtsolarzellen.In addition, the method enables the substrates from step a) to be stored for any length of time, since the defined layer thickness of the silicon oxide layer in step b), which determines the structure (morphology) of the crystalline silicon layer, is preferably set promptly, in particular immediately before step c). Due to the morphology of the crystalline silicon layer that can be set in this way and the overall small layer thickness of the wafer produced according to the invention, the method is particularly suitable for the production of wafers for photovoltaics, for example for thin-film solar cells.

In einer bevorzugten Ausführungsform besteht das Substrat aus Glas. Vorzugsweise ist das Substrat mit einer amorphen Siliziumschicht (sog. Saatschicht) bedeckt, die eine Schichtdicke von 1 µm bis 3 µm aufweist.In a preferred embodiment, the substrate consists of glass. The substrate is preferably covered with an amorphous silicon layer (so-called seed layer) which has a layer thickness of 1 μm to 3 μm.

Nach einer weiteren Variante, ist dem obig genannten Verfahren ein weiterer Schritt vorgeschaltet (vgl. 2), in dem die amorphe Siliziumschicht 20 beispielsweise mittels physikalischer Gasphasenabscheidung (PVD) auf das bereitgestellte Substrat 10 aufgebracht wird und sich anschließend eine native Siliziumoxidschicht 30 durch Passivierung der Oberfläche der amorphen Siliziumschicht 20 an Luft bildet.According to a further variant, the above-mentioned method is preceded by a further step (cf. 2 ), in which the amorphous silicon layer 20 is applied to the substrate 10 provided, for example by means of physical vapor deposition (PVD), and a native silicon oxide layer 30 is then formed by passivating the surface of the amorphous silicon layer 20 in air.

Ferner kann zwischen Substrat 10 und amorpher Siliziumschicht 20 eine Funktionalisierungsschicht 12 vorhanden sein. Eine solche Funktionalisierungsschicht 12 kann die Haftung zwischen Substrat 10 und amorpher Siliziumschicht 20 verbessern und eine Delamination der Einzelkomponenten des Wafers verhindern. Ein Beispiel für eine solche Funktionalisierungsschicht 12 ist eine Schicht aus Siliziumoxid, Siliziumnitrit und Siliziumoxinitrit, die mittels chemischer Gasphasenabscheidung auf das Substrat aufgetragen wird.Furthermore, a functionalization layer 12 can be present between substrate 10 and amorphous silicon layer 20 . Such a functionalization layer 12 can improve the adhesion between substrate 10 and amorphous silicon layer 20 and prevent delamination of the individual components of the wafer. An example of such a functionalization layer 12 is a layer of silicon oxide, silicon nitride and silicon oxynitride, which is applied to the substrate by means of chemical vapor deposition.

Hierzu können dem erfindungsgemäßen Verfahren in einer besonderen Ausführungsform (vgl. 3) weitere Schritte vorgelagert sein, in denen die Funktionalisierungsschicht 12 auf ein bereitgestelltes Substrat 10 aufgebracht wird, anschließend eine amorphe Siliziumschicht 20, beispielsweise mittels physikalischer Gasphasenabscheidung (PVD), auf die Funktionalisierungsschicht 12 abgeschieden wird, woraufhin sich eine native Siliziumoxidschicht 30 durch Passivierung der Oberfläche der amorphen Siliziumschicht 20 an Luft bildet.For this purpose, the method according to the invention can be used in a special embodiment (cf. 3 ) further steps may be upstream, in which the functionalization layer 12 is applied to a provided substrate 10, then an amorphous silicon layer 20, for example by means of physical vapor deposition (PVD), is deposited on the functionalization layer 12, whereupon a native silicon oxide layer 30 is formed by passivation of the surface of the amorphous silicon layer 20 in air.

Ein Aspekt des erfindungsgemäßen Verfahrens liegt nun darin, die durch Passivierung an Luft gebildete native Siliziumoxidschicht 30 auf der amorphen Siliziumschicht 20 (auch Saatschicht genannt) teilweise oder vollständig zu entfernen. Anschließend wird nach einer bevorzugten Variante die artifizielle Siliziumoxidschicht 32 kontrolliert aufgewachsen und zwar derart, dass eine vorbestimmte Schichtdicke eingestellt wird. Hierbei kann das kontrollierte Aufwachsen unter reduziertem Druck erfolgen. Zudem kann das kontrollierte Aufwachsen unter H2-Atmosphäre erfolgen.One aspect of the method according to the invention is that the native silicon oxide layer 30 formed by passivation in air on the amorphous silicon layer 20 (also called the seed layer) is partially or completely removed. According to a preferred variant, the artificial silicon oxide layer 32 is then grown in a controlled manner in such a way that a predetermined layer thickness is set. Here, the controlled growth can take place under reduced pressure. In addition, the controlled growth can take place under an H 2 atmosphere.

Es hat sich gezeigt, dass sich durch die exakte Einstellung der Schichtdicke der Siliziumoxidschicht die Morphologie der nachfolgend mittels TDM aufgetragenen kristallinen Siliziumschicht 40 kontrollieren lässt. Die Siliziumoxidschicht weist vorzugsweise eine Schichtdicke von 1 nm bis 20 nm, besonders bevorzugt 5 nm bis 10 nm auf. Durch exakte Einhaltung der genannten Schichtdicken im großtechnischen Produktionsprozess lassen sich insbesondere Solarzellen mit einem erhöhten Wirkungsgrad aufgrund reduzierter Defektstellen an den Korngrenzen herstellen. Dies wird bei Kantenlängen von 14 bis 16 µm, bevorzugt bei 15 µm erreicht. Die Schichtdicke kann mittels Interferometrie oder Ellipsometrie bestimmt werden.It has been shown that the exact setting of the layer thickness of the silicon oxide layer allows the morphology of the crystalline silicon layer 40 subsequently applied by means of TDM to be controlled. The silicon oxide layer preferably has a layer thickness of 1 nm to 20 nm, particularly preferably 5 nm to 10 nm. By precisely adhering to the specified layer thicknesses in the large-scale production process, it is possible in particular to produce solar cells with increased efficiency due to reduced defects at the grain boundaries. This is achieved with edge lengths of 14 to 16 μm, preferably 15 μm. The layer thickness can be determined by means of interferometry or ellipsometry.

In einer bevorzugten Ausführungsform wird die artifizielle Siliziumoxidschicht in Schritt b) mittels Flusssäureätzung erzeugt (sogenannter HF-Dip). Die Behandlung mittels Flusssäure wird vorzugsweise mit 2% bis 4 %iger Flusssäure in deionisiertem Wasser vorgenommen. Ferner sollte der Widerstand des verwendeten deionisierten Wassers mindestens 4 MΩcm betragen.In a preferred embodiment, the artificial silicon oxide layer is produced in step b) by means of hydrofluoric acid etching (so-called HF dip). The treatment using hydrofluoric acid is preferably carried out with 2% to 4% hydrofluoric acid in deionized water. Furthermore, the resistance of the deionized water used should be at least 4 MΩcm.

Die Dauer des Ätzvorgangs in Flusssäure kann vorzugsweise 20 s bis 5 min betragen. Ferner kann dem Ätzvorgang ein Spülschritt in deionisiertem Wasser folgen. Nachfolgend kann in Schritt b) das Erzeugen (kontrollierte Aufwachsen) der artifiziellen Siliziumoxidschicht unter reduziertem Atmosphärendruck, vorzugsweise im Bereich von 10-5 bis 10-8 mbar, erfolgen. Zudem kann das Erzeugen (kontrollierte Aufwachsen) der artifiziellen Siliziumoxidschicht in einer H2-Atmosphäre erflogen.The duration of the etching process in hydrofluoric acid can preferably be 20 s to 5 min. Furthermore, the etching process can be followed by a rinsing step in deionized water. Subsequently, in step b), the production (controlled growth) of the artificial silicon oxide layer under a reduced atmosphere atmospheric pressure, preferably in the range from 10 -5 to 10 -8 mbar. In addition, the creation (controlled growth) of the artificial silicon oxide layer can be carried out in an H2 atmosphere.

In einer weiteren bevorzugten Ausführungsform erfolgt das vollständige oder partielle Abtragen der nativen Siliziumoxidschicht in Schritt b) mittels Temperatur-Differenz-Methode aus metallischer Schmelze (TDM) durch einen sogenannten Melt-Back-Schritt. Hierbei wird der Temperaturunterschied zwischen dem Substrat und einer Siliziumquelle derart eingestellt, dass die Siliziumoxidschicht des Substrats in einer (an Silizium) untersättigten (Zinn-) Schmelze gelöst wird und bis auf die vorbestimmte Schichtdicke reduziert oder vollständig abgetragen ist. Vorzugsweise beträgt der Temperaturunterschied zwischen dem Substrat und der Siliziumquelle 1°C bis 6°C, wobei die Siliziumquelle kälter ist. Durch eine anschließende Umkehrung des Temperaturunterschiedes kann ohne weitere Verzögerung des Prozessablaufs (z.B. ohne Wechseln des Reaktors) das Aufwachsen der kristallinen Siliziumschicht (Schritt c) erfolgen.In a further preferred embodiment, the complete or partial removal of the native silicon oxide layer in step b) takes place by means of a temperature difference method from metallic melt (TDM) by a so-called melt-back step. The temperature difference between the substrate and a silicon source is adjusted in such a way that the silicon oxide layer of the substrate is dissolved in a (silicon) undersaturated (tin) melt and reduced to the predetermined layer thickness or completely removed. Preferably, the temperature difference between the substrate and the silicon source is 1°C to 6°C, with the silicon source being colder. By subsequently reversing the temperature difference, the growth of the crystalline silicon layer (step c) can take place without any further delay in the process flow (e.g. without changing the reactor).

In einer weiteren bevorzugten Ausführungsform erfolgt die vollständige oder partielle Abtragung der der nativen Siliziumoxidschicht in Schritt b) mittels eines gepulsten Nanosekunden-Laser. Die Abtragung mittels gepulstem Nanosekunden-Laser kann unter einer Wasserstoffatmosphäre durchgeführt werden, um eine unkontrollierte Oxidation der amorphen Siliziumschicht zu vermeiden. Vorzugsweise kann ein gepulster Laserstrahl mit Pulslängen von 0.5 bis 10 ns, besonders bevorzugt 1.4 ns verwendet werden. Die Pulsenergien können hierbei 0.5 µJ bis 100 µJ betragen. Die Abtragung kann ferner mit einem Spiegel-Raster-System erfolgen. Der Laser kann vorzugsweise so fokussiert sein, dass die Oberfläche in einer konzentrierten, aber leicht defokussierten Ebene liegt. Bevorzugt kann die belichtete Fläche einen Durchmesser von 25 µm bis 200 µm aufweisen. Der Laser erwärmt die Oberfläche des Siliziumoxids kurzzeitig über 800°C und bringt das Siliziumoxid zur Reaktion mit der Kammeratmosphäre.In a further preferred embodiment, the native silicon oxide layer is completely or partially removed in step b) by means of a pulsed nanosecond laser. The nanosecond pulsed laser ablation can be performed under a hydrogen atmosphere to avoid uncontrolled oxidation of the amorphous silicon layer. A pulsed laser beam with pulse lengths of 0.5 to 10 ns, particularly preferably 1.4 ns, can preferably be used. The pulse energies can be 0.5 µJ to 100 µJ. The removal can also be done with a mirror-raster system. The laser can preferably be focused so that the surface lies in a concentrated but slightly defocused plane. The exposed area can preferably have a diameter of 25 μm to 200 μm. The laser briefly heats the surface of the silicon oxide to over 800°C and causes the silicon oxide to react with the chamber atmosphere.

4 zeigt Aufnahmen der Oberflächen-Morphologie von verschiedenen Wafern unter dem Raster-Elektronen-Mikroskop. Die Unterschiede in der Oberflächen-Morphologie können durch unterschiedliche Siliziumoxid-Schichtdicken gezielt herbeigeführt werden:

  1. a) sehr große Anzahl an Kristalliten und dichte Wachstumsschicht (dünne Oxidschicht)
  2. b) große Anzahl an Kristalliten und dichte Wachstumsschicht (mittlere Oxidschicht)
  3. c) wenige, große Kristallite, Wachstumsschicht nicht geschlossen (dicke Oxidschicht).
4 shows images of the surface morphology of various wafers under the scanning electron microscope. The differences in the surface morphology can be specifically brought about by different silicon oxide layer thicknesses:
  1. a) very large number of crystallites and dense growth layer (thin oxide layer)
  2. b) large number of crystallites and dense growth layer (middle oxide layer)
  3. c) Few large crystallites, growth layer not closed (thick oxide layer).

4b zeigt die Morphologie eines erfindungsgemäß hergestellten Wafers, welcher vorwiegend Kristallite mit einer Kantenlänge von 15 µm aufweist, wodurch elektrische Rekombinationen an den Korngrenzen minimiert werden. 4c weißt hingegen größere Kristallite auf, wodurch eine geschlossene Schicht nicht mehr sichergestellt ist und vermehrt Defektstellen auftreten können. 4b shows the morphology of a wafer produced according to the invention, which predominantly has crystallites with an edge length of 15 μm, as a result of which electrical recombination at the grain boundaries is minimized. 4c on the other hand, has larger crystallites, which means that a closed layer can no longer be guaranteed and defects can occur more frequently.

Claims (10)

Verfahren zur Herstellung von Silizium-basierten Wafern, welches die Abfolge der nachfolgenden Schritte umfasst: a) Bereitstellen eines Substrats (10) mit einer amorphen Siliziumschicht (20) auf der Oberfläche des Substrats (10) und einer die amorphe Siliziumschicht (20) bedenkende nativen Siliziumoxidschicht (30); b) (i) partielles oder vollständiges Abtragen der nativen Siliziumoxidschicht (30) und Erzeugen einer artifiziellen Siliziumoxidschicht (32) mit einer definierten Schichtdicke auf der amorphen Siliziumschicht (20); oder (ii) partielles Abtragen der nativen Siliziumoxidschicht (30) bis auf eine vorgegebene Schichtdicke; und c) Aufwachsen einer kristallinen Siliziumschicht (40) auf der Oberfläche der (i) artifiziellen Siliziumoxidschicht (32) oder (ii) partiell abgetragenen Siliziumoxidschicht (30) mittels Temperatur-Differenz-Methode (TDM) aus metallischer Schmelze.Process for the production of silicon-based wafers, which comprises the sequence of the following steps: a) providing a substrate (10) having an amorphous silicon layer (20) on the surface of the substrate (10) and a native silicon oxide layer (30) covering the amorphous silicon layer (20); b) (i) partial or complete removal of the native silicon oxide layer (30) and production of an artificial silicon oxide layer (32) with a defined layer thickness on the amorphous silicon layer (20); or (ii) partial removal of the native silicon oxide layer (30) down to a predetermined layer thickness; and c) growth of a crystalline silicon layer (40) on the surface of (i) the artificial silicon oxide layer (32) or (ii) the partially removed silicon oxide layer (30) using the temperature difference method (TDM) from metallic melt. Verfahren nach Anspruch 1, wobei das partielle oder vollständige Abtragen der Siliziumoxidschicht (30) in Schritt b) durch Ätzen in 2 bis 4 % wässriger Flusssäure (HF) erfolgt.procedure after claim 1 , wherein the partial or complete removal of the silicon oxide layer (30) in step b) takes place by etching in 2 to 4% aqueous hydrofluoric acid (HF). Verfahren nach Anspruch 2, wobei das Ätzen in wässriger Flusssäure über 20 s bis 5 min erfolgt.procedure after claim 2 , wherein the etching takes place in aqueous hydrofluoric acid for 20 s to 5 min. Verfahren nach Anspruch 1, wobei das partielle oder vollständige Abtragen der Siliziumoxidschicht (30) in Schritt b) mittels Temperatur-Differenz-Methode aus metallischer Schmelze erfolgt.procedure after claim 1 , wherein the partial or complete removal of the silicon oxide layer (30) in step b) takes place by means of the temperature difference method from metallic melt. Verfahren nach Anspruch 1, wobei das partielle oder vollständige Abtragen der Siliziumoxidschicht (30) in Schritt b) mittels eines gepulsten Nanosekunden-Lasers erfolgt.procedure after claim 1 , wherein the partial or complete removal of the silicon oxide layer (30) in step b) takes place by means of a pulsed nanosecond laser. Verfahren nach Anspruch 5, wobei das Abtragen mittels gepulstem Nanosekunden-Laser unter Wasserstoffatmosphäre erfolgt.procedure after claim 5 , whereby the ablation takes place by means of a pulsed nanosecond laser under a hydrogen atmosphere. Verfahren nach Anspruch 5 oder 6, wobei das Abtragen mittels gepulstem Nanosekunden-Laser mit Pulslängen von 0.5 bis 10 ns und mit einer Puls Energie zwischen 0,5 und 100 µJ erfolgt.procedure after claim 5 or 6 , whereby the ablation takes place by means of a pulsed nanosecond laser with pulse lengths of 0.5 to 10 ns and with a pulse energy of between 0.5 and 100 µJ. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat Glas ist.A method according to any one of the preceding claims, wherein the substrate is glass. Ein Verfahrensprodukt hergestellt gemäß dem Verfahren nach Anspruch 1.A process product made according to the process of claim 1 . Silizium basierter Wafer, umfassend: ein Substrat (10) mit einer amorphen Siliziumschicht (20) auf der Oberfläche des Substrats (10); eine die amorphe Siliziumschicht (20) bedenkende Siliziumoxidschicht mit einer Schichtdicke von 1 bis 20 nm; und eine direkt auf der Siliziumoxidschicht abgeschiedene kristalline Siliziumschicht (40), dadurch gekennzeichnet, dass die kristalline Siliziumschicht (40) Kristallite mit Kantenlängen von 13 µm bis 16 µm aufweist.A silicon based wafer comprising: a substrate (10) having an amorphous silicon layer (20) on the surface of the substrate (10); a silicon oxide layer covering the amorphous silicon layer (20) and having a layer thickness of 1 to 20 nm; and a crystalline silicon layer (40) deposited directly on the silicon oxide layer, characterized in that the crystalline silicon layer (40) has crystallites with edge lengths of 13 µm to 16 µm.
DE102020132900.8A 2020-12-10 2020-12-10 Silicon-based wafers and methods for manufacturing silicon-based wafers Pending DE102020132900A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102020132900.8A DE102020132900A1 (en) 2020-12-10 2020-12-10 Silicon-based wafers and methods for manufacturing silicon-based wafers
PCT/EP2021/083974 WO2022122547A1 (en) 2020-12-10 2021-12-02 Silicon-based wafers and method for fabricating silicon-based wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020132900.8A DE102020132900A1 (en) 2020-12-10 2020-12-10 Silicon-based wafers and methods for manufacturing silicon-based wafers

Publications (1)

Publication Number Publication Date
DE102020132900A1 true DE102020132900A1 (en) 2022-06-15

Family

ID=78851178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020132900.8A Pending DE102020132900A1 (en) 2020-12-10 2020-12-10 Silicon-based wafers and methods for manufacturing silicon-based wafers

Country Status (2)

Country Link
DE (1) DE102020132900A1 (en)
WO (1) WO2022122547A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030131A1 (en) 2004-08-05 2006-02-09 Richardson Christine E Method for fabricating crystalline silicon
DE102010044014A1 (en) 2010-11-16 2012-05-16 Forschungsverbund Berlin E.V. Crystallization process for forming semiconductor material-containing crystalline layer for absorber layer of silicon solar cell, involves coating amorphous coating on substrate, depositing metallic solvent on amorphous layer and heating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030131A1 (en) 2004-08-05 2006-02-09 Richardson Christine E Method for fabricating crystalline silicon
DE102010044014A1 (en) 2010-11-16 2012-05-16 Forschungsverbund Berlin E.V. Crystallization process for forming semiconductor material-containing crystalline layer for absorber layer of silicon solar cell, involves coating amorphous coating on substrate, depositing metallic solvent on amorphous layer and heating

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NAGEL, N. [et al.]: The coalescence of silicon layers grown over SiO2 by liquid-phaseepitaxy: I: Growth and coalescence of defect-free silicon layers. In: Applied physics A.Solids and surfaces, Vol. 57, 1993, S. 249-254. - ISSN 0340-3793

Also Published As

Publication number Publication date
WO2022122547A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
DE3415799C2 (en)
EP1875523B1 (en) Nitride semiconductor component and method for the production thereof
EP2150970B1 (en) Nitride semi-conductor component layer structure on a group iv substrate surface and fabrication method
DE10313062A1 (en) Group III nitride-based semiconductor substrate and method of manufacturing the same
DE112004000383T5 (en) Gallium nitride single crystal substrate and method of making the same
DE3422750A1 (en) METHOD FOR PRODUCING A LAYER FROM A MULTIPLE COMPONENT MATERIAL
DE3335189A1 (en) METHOD FOR PRODUCING A HETEROSTRUCTURE
DE19631107C2 (en) Process for forming a single crystal diamond film
EP1571242A2 (en) Production of substrate wafers for low defect semiconductor components, applications thereof and components made therewith
DE112017001472T5 (en) Process for producing seed crystal substrates and group 13 element nitride crystals, and seed crystal substrates
WO2014118162A1 (en) Semiconductor layer sequence and method for producing a semiconductor layer sequence
DE2747753A1 (en) PRODUCTION OF A CRYSTALLINE SILICONE LAYER
DE112018002163T5 (en) A method of manufacturing a silicon single crystal, a method of manufacturing an epitaxial silicon wafer, a silicon single crystal, and an epitaxial silicon wafer
DE102020132900A1 (en) Silicon-based wafers and methods for manufacturing silicon-based wafers
EP1133593B1 (en) Growth method for a crystalline structure
DE602004005594T2 (en) METHOD FOR SYNTHESIS OF A CRYSTALLINE MATERIAL AND MATERIAL OBTAINED THEREFROM
DE4440072C1 (en) Forming trenched monocrystalline silicon carbide layer in substrate
DE102010044014A1 (en) Crystallization process for forming semiconductor material-containing crystalline layer for absorber layer of silicon solar cell, involves coating amorphous coating on substrate, depositing metallic solvent on amorphous layer and heating
EP0993029A2 (en) Process for the fabrication of crystalline semiconductor layers
EP1320914B1 (en) Method for passivating the resonator end faces of semiconductor lasers on the basis of iii-v semiconductor material
DE3124456A1 (en) Semiconductor component and method of producing it
DE4203603A1 (en) Recrystallisation of amorphous silicon films at low temp. - uses an anneal to reduce the hydrogen and fluorine content before recrystallisation under ion-implantation
EP0843748B1 (en) Method of producing crystalline layers
DE102012004314A1 (en) Method for producing a thin Si absorber layer, thin-film silicon absorber and its use
DE102005029162A1 (en) Solar cell with a whisker structure of monocrystalline silicon wherein the whiskers are oriented randomly

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication