DE102020126665A1 - Electronic device and method of operation for an electronic device - Google Patents

Electronic device and method of operation for an electronic device Download PDF

Info

Publication number
DE102020126665A1
DE102020126665A1 DE102020126665.0A DE102020126665A DE102020126665A1 DE 102020126665 A1 DE102020126665 A1 DE 102020126665A1 DE 102020126665 A DE102020126665 A DE 102020126665A DE 102020126665 A1 DE102020126665 A1 DE 102020126665A1
Authority
DE
Germany
Prior art keywords
signal
code
length
electronic device
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020126665.0A
Other languages
German (de)
Inventor
Woongki Min
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200001624A external-priority patent/KR20210088807A/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020126665A1 publication Critical patent/DE102020126665A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Eine elektronische Vorrichtung umfasst eine Verarbeitungsschaltung, die ein erstes bis drittes Signal ausgibt, ein erstes bis drittes Signal verzögert, um ein viertes bis sechstes Signal auszugeben, ein Impulssignal basierend auf dem vierten Signal, dem fünften Signal und dem sechsten Signal erzeugt, Längen von Intervallen erfasst, und mindestens einen aus einem ersten Code, einem zweiten Code und einem dritten Code basierend auf vierten Codes anpasst.An electronic device includes a processing circuit that outputs first through third signals, delays first through third signals to output fourth through sixth signals, generates a pulse signal based on the fourth signal, the fifth signal, and the sixth signal, lengths of intervals and adjusts at least one of a first code, a second code and a third code based on fourth codes.

Description

Querverweise auf verwandte AnmeldungenCross references to related applications

Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung 10-2020-0001624, eingereicht am 6. Januar 2020 beim koreanischen Patentamt, deren Offenbarung durch Verweise vollinhaltlich mit aufgenommen ist.This application claims priority from Korean Patent Application 10-2020-0001624, filed January 6, 2020 in the Korean Patent Office, the disclosure of which is incorporated by reference in its entirety.

Hintergrundbackground

Beispielhafte Ausführungsformen der vorliegend beschriebenen erfinderischen Konzepte betreffen eine elektronische Vorrichtung und insbesondere eine elektronische Vorrichtung, die ein Taktsignal aus Daten wiederherstellt, die einen eingebetteten Takt umfassen.Exemplary embodiments of the inventive concepts described herein relate to an electronic device, and more particularly to an electronic device that recovers a clock signal from data that includes an embedded clock.

Um Daten zwischen unterschiedlichen Vorrichtungen zu kommunizieren, werden verschiedene Protokolle verwendet und entwickelt. Derzeit wird als eines der Protokolle C-PHY entwickelt. C-PHY ist dadurch gekennzeichnet, dass kein separates Taktsignal zwischen unterschiedlichen Vorrichtungen ausgetauscht wird.Various protocols are used and developed to communicate data between different devices. C-PHY is currently being developed as one of the protocols. C-PHY is characterized in that no separate clock signal is exchanged between different devices.

Ein Sender des C-PHY kann Datensignale und einen eingebetteten Takt kombinieren und die kombinierten Signale übermitteln. Ein Empfänger des C-PHY ist dazu eingerichtet, ein Taktsignal aus den empfangenen Signalen wiederherzustellen und Daten aus den empfangenen Signalen unter Verwendung des Taktsignals wiederherzustellen.A transmitter of the C-PHY can combine data signals and an embedded clock and transmit the combined signals. A receiver of the C-PHY is configured to recover a clock signal from the received signals and to recover data from the received signals using the clock signal.

Der Empfänger des C-PHY empfängt kein separates Taktsignal. Entsprechend versäumt es der Empfänger des C-PHY, einen Versatz zu kalibrieren, während Übergangszeiten eines Datensignals und eines Taktsignals abgetastet werden.The receiver of the C-PHY does not receive a separate clock signal. Accordingly, the C-PHY's receiver fails to calibrate an offset while sampling transition times of a data signal and a clock signal.

Beispielhafte Ausführungsformen der erfinderischen Konzepte schaffen eine C-PHY-basierte elektronische Vorrichtung, die einen Versatz aus empfangenen Signalen erfasst und kalibriert, sowie ein Betriebsverfahren der elektronischen Vorrichtung.Exemplary embodiments of the inventive concepts provide a C-PHY-based electronic device that detects and calibrates an offset from received signals, and a method of operation of the electronic device.

Gemäß beispielhaften Ausführungsformen umfasst eine elektronische Vorrichtung eine Verarbeitungsschaltung, die dazu eingerichtet ist, ein Signal einer ersten Signalleitung und ein Signal einer zweiten Signalleitung zu empfangen, und gibt eine Differenz zwischen dem Signal der ersten Signalleitung und dem Signal der zweiten Signalleitung als erstes Signal aus, das Signal der zweiten Signalleitung und ein Signal einer dritten Signalleitung zu empfangen und eine Differenz zwischen dem Signal der zweiten Signalleitung und dem Signal der dritten Signalleitung als zweites Signal auszugeben, das Signal der dritten Signalleitung und das Signal der ersten Signalleitung zu empfangen und eine Differenz zwischen dem Signal der dritten Signalleitung und dem Signal der ersten Signalleitung als drittes Signal auszugeben, das erste Signal zu empfangen, einen ersten Verzögerungsbetrag ansprechend auf einen ersten Code anzupassen und ein viertes Signal auszugeben, indem das erste Signal um den ersten Verzögerungsbetrag verzögert wird, das zweite Signal zu empfangen, einen zweiten Verzögerungsbetrag ansprechend auf einen zweiten Code anzupassen und ein fünftes Signal auszugeben, indem das zweite Signal um den zweiten Verzögerungsbetrag verzögert wird, das dritte Signal zu empfangen, einen dritten Verzögerungsbetrag ansprechend auf einen dritten Code anzupassen und ein sechstes Signal auszugeben, indem das drittes Signal um den dritten Verzögerungsbetrag verzögert wird, ein Impulssignal basierend auf dem vierten Signal, dem fünften Signal und dem sechsten Signal zu erzeugen, Intervalllängen des Impulssignals zu erfassen, die einen High-Pegel aufweisen, und vierte Codes auszugeben, welche jeweils die Intervalllängen angeben, und basierend auf den vierten Codes zumindest einen, den ersten Code, den zweiten Code und/oder den dritten Code, anzupassen.According to exemplary embodiments, an electronic device comprises a processing circuit which is configured to receive a signal of a first signal line and a signal of a second signal line, and outputs a difference between the signal of the first signal line and the signal of the second signal line as a first signal, to receive the signal of the second signal line and a signal of a third signal line and to output a difference between the signal of the second signal line and the signal of the third signal line as a second signal, to receive the signal of the third signal line and the signal of the first signal line and a difference between outputting the third signal line signal and the first signal line signal as a third signal, receiving the first signal, adjusting a first delay amount in response to a first code, and outputting a fourth signal by adding the first signal by the first Ve delay amount is delayed to receive the second signal, adjust a second delay amount in response to a second code and output a fifth signal by delaying the second signal by the second delay amount to receive the third signal, a third delay amount in response to a third code and output a sixth signal by delaying the third signal by the third delay amount, generating a pulse signal based on the fourth signal, the fifth signal, and the sixth signal, detecting interval lengths of the pulse signal that are high, and to output fourth codes, which respectively indicate the interval lengths, and to adapt at least one of the first code, the second code and / or the third code based on the fourth code.

Gemäß beispielhaften Ausführungsformen umfasst eine elektronische Vorrichtung eine Verarbeitungsschaltung, die dazu eingerichtet ist, ein erstes Signal, ein zweites Signal und ein drittes Signal auszugeben, Differenzen von Zeitdauern an Intervallen zwischen Übergangszeiten des ersten Signals, des zweiten Signals und des dritten Signals zu erfassen, und erzeugt ein viertes Signal, ein fünftes Signal und ein sechstes Signal, indem zumindest eines, das erste Signal, das zweite Signal und/oder das dritte Signal, derart verzögert wird, dass die Differenzen der Zeitdauern abnehmen, während das erste Signal, das zweite Signal und das dritte Signal während eines Präambelintervalls abwechselnd übergehen, und ein Taktsignal und ein erstes Empfangssignal, ein zweites Empfangssignal und ein drittes Empfangssignal wiederherzustellen, indem das vierte Signal, das fünfte Signal und das sechste Signal verwendet werden.According to exemplary embodiments, an electronic device comprises a processing circuit configured to output a first signal, a second signal and a third signal, to detect differences in time durations at intervals between transition times of the first signal, the second signal and the third signal, and generates a fourth signal, a fifth signal and a sixth signal by delaying at least one of the first signal, the second signal and / or the third signal in such a way that the differences in the time periods decrease, while the first signal, the second signal and alternately skipping the third signal during a preamble interval and restoring a clock signal and a first received signal, a second received signal, and a third received signal by using the fourth signal, the fifth signal, and the sixth signal.

Gemäß beispielhaften Ausführungsformen umfasst ein Betriebsverfahren für eine elektronische Vorrichtung ein Empfangen eines ersten Signals, eines zweiten Signals und eines dritten Signals, die abwechselnd in einem Präambelintervall übergehen, Erfassen von Unit Intervals bzw. Einheitsintervallen zwischen zwei Übergangszeiten, welche einander von Übergangszeiten des ersten Signals, des zweiten Signals und des dritten Signals zeitlich am nächsten sind, Durchführen einer Versatzkalibrierung, indem zumindest eines, das erste Signal, das zweite Signal und/oder das dritte Signal, unter Verwendung der Unit Intervals verzögert wird, Wiederherstellen eines Taktsignals aus dem ersten Signal, dem zweiten Signal und dem dritten Signal, nachdem die Versatzkalibrierung abgeschlossen ist, und Wiederherstellung von Daten aus dem ersten Signal, dem zweiten Signal und dem dritten Signal unter Verwendung des Taktsignals.According to exemplary embodiments, an operating method for an electronic device comprises receiving a first signal, a second signal and a third signal, which alternate in a preamble interval, detecting unit intervals between two transition times, which differ from transition times of the first signal, of the second signal and the third signal are closest in time, performing an offset calibration by restoring at least one of the first signal, the second signal and / or the third signal using the unit intervals a clock signal from the first signal, the second signal, and the third signal after the offset calibration is completed, and recovering data from the first signal, the second signal, and the third signal using the clock signal.

FigurenlisteFigure list

Die obige sowie weitere Aufgaben und Merkmale der hier besprochenen erfinderischen Konzepte werden durch eine detaillierte Beschreibung beispielhafter Ausführungsformen derselben unter Bezugnahme auf die beiliegenden Zeichnungen verständlich.

  • 1 stellt ein elektronisches Vorrichtungssystem gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar.
  • 2 stellt ein Betriebsverfahren einer zweiten elektronischen Vorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar.
  • 3 stellt ein Beispiel für einen Impulsgenerator dar.
  • 4 stellt ein Beispiel für Signale dar, die mit einer zweiten elektronischen Vorrichtung assoziiert sind.
  • 5 stellt ein Beispiel für Signale dar, die mit einer zweiten elektronischen Vorrichtung assoziiert sind, wenn ein Versatz eines ersten Typen vorhanden ist.
  • 6 stellt ein Beispiel eines Impulssignals dar, wenn ein Versatz eines ersten Typen vorhanden ist.
  • 7 stellt ein Beispiel dar, in dem ein erstes Unit Interval, ein zweites Unit Interval und ein drittes Unit Interval in einer Richtung im Uhrzeigersinn angeordnet sind.
  • 8 stellt ein Beispiel von Signalen dar, die mit einer zweiten elektronischen Vorrichtung assoziiert sind, wenn ein Versatz eines zweiten Typen vorhanden ist.
  • 9 stellt ein Beispiel eines Impulssignals dar, wenn ein Versatz eines zweiten Typen vorhanden ist.
  • 10 stellt ein Beispiel dar, in dem ein erstes Unit Interval, ein zweites Unit Interval und ein drittes Unit Interval in einer Richtung im Uhrzeigersinn angeordnet sind.
  • 11 stellt ein Beispiel eines Verfahrens dar, in dem eine Versatzkalibrierungslogik einen Versatzkalibrierungsvorgang durchführt.
  • 12 stellt eine Unit-Interval-Erfassungseinrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar.
  • 13 stellt eine Taktwiederherstellungsschaltung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar.
  • 14 stellt eine Datenwiederherstellungsschaltung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar.
  • 15 ist ein Blockschaltbild, das eine elektronische Vorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte darstellt.
The above and other objects and features of the inventive concepts discussed herein will be understood from a detailed description of exemplary embodiments thereof with reference to the accompanying drawings.
  • 1 FIG. 10 illustrates an electronic device system in accordance with example embodiments of the inventive concepts.
  • 2 FIG. 10 illustrates a method of operation of a second electronic device in accordance with exemplary embodiments of the inventive concepts.
  • 3 represents an example of a pulse generator.
  • 4th Figure 3 illustrates an example of signals associated with a second electronic device.
  • 5 Figure 10 illustrates an example of signals associated with a second electronic device when there is an offset of a first type.
  • 6th FIG. 10 illustrates an example of a pulse signal when there is an offset of a first type.
  • 7th illustrates an example in which a first unit interval, a second unit interval and a third unit interval are arranged in a clockwise direction.
  • 8th Figure 10 illustrates an example of signals associated with a second electronic device when there is an offset of a second type.
  • 9 FIG. 10 illustrates an example of a pulse signal when there is an offset of a second type.
  • 10 illustrates an example in which a first unit interval, a second unit interval and a third unit interval are arranged in a clockwise direction.
  • 11 FIG. 10 illustrates an example of a method in which offset calibration logic performs an offset calibration process.
  • 12th shows a unit interval detection device according to exemplary embodiments of the inventive concepts.
  • 13th FIG. 10 illustrates a clock recovery circuit in accordance with example embodiments of the inventive concepts.
  • 14th FIG. 10 illustrates a data recovery circuit in accordance with example embodiments of the inventive concepts.
  • 15th Figure 3 is a block diagram illustrating an electronic device according to example embodiments of the inventive concepts.

Detaillierte BeschreibungDetailed description

Nachfolgend werden beispielhafte Ausführungsformen der erfinderischen Konzepte im Detail und deutlich derart beschrieben, dass ein durchschnittlicher Fachmann die erfinderischen Konzepte einfach implementieren kann.In the following, exemplary embodiments of the inventive concepts are described in detail and clearly in such a way that an average person skilled in the art can easily implement the inventive concepts.

1 stellt ein elektronisches Vorrichtungssystem gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar. Gemäß 1 kann ein elektronisches Vorrichtungssystem eine erste elektronische Vorrichtung 100 und eine zweite elektronische Vorrichtung 200 umfassen. 1 FIG. 10 illustrates an electronic device system in accordance with example embodiments of the inventive concepts 1 For example, an electronic device system may be a first electronic device 100 and a second electronic device 200 include.

Die erste elektronische Vorrichtung 100 kann Signale an die zweite elektronische Vorrichtung 200 durch eine erste Signalleitung SL1, eine zweite Signalleitung SL2 und eine dritte Signalleitung SL3 übermitteln. Die erste Signalleitung SL1, die zweite Signalleitung SL2 und/oder die dritte Signalleitung SL3 können eine Lane bilden und können Signale übertragen, die in Verbindung miteinander übergehen (oder umgeschaltet werden).The first electronic device 100 can send signals to the second electronic device 200 through a first signal line SL1 , a second signal line SL2 and a third signal line SL3 to transfer. The first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 can form a lane and can transmit signals that pass (or switch) in conjunction with one another.

Die erste elektronische Vorrichtung 100 kann einen Signalgenerator 110, einen ersten Sender 120, einen zweiten Sender 130 und/oder einen dritten Sender 140 umfassen. Die Signalgenerator 110 kann Signale erzeugen, die durch die erste Signalleitung SL1, die zweite Signalleitung SL2 und/oder die dritte Signalleitung SL3 übermittelt werden sollen.The first electronic device 100 can use a signal generator 110 , a first broadcaster 120 , a second transmitter 130 and / or a third transmitter 140 include. The signal generator 110 can generate signals through the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 should be transmitted.

Der erste Sender 120, der zweite Sender 130 und/oder der dritte Sender 140 können jeweils mit der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 durch einen ersten Anschluss 121, einen zweiten Anschluss 131 und einen dritten Anschluss 141 verbunden sein.The first transmitter 120 , the second broadcaster 130 and / or the third transmitter 140 can each with the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 through a first connection 121 , a second port 131 and a third port 141 be connected.

Der erste Sender 120, der zweite Sender 130 und/oder der dritte Sender 140 können Signale basierend auf einem von verschiedenen Kommunikationsprotokollen übermitteln. Zum Beispiel kann der erste Sender 120, der zweite Sender 130 und/oder der dritte Sender 140 Signale entsprechend einem Protokoll des C-PHY übermitteln, das in der Mobile Industry Processor Interface (MIPI) definiert ist.The first transmitter 120 , the second broadcaster 130 and / or the third transmitter 140 can transmit signals based on one of several communication protocols. For example, the first sender can 120 , the second broadcaster 130 and / or the third channel 140 Transmit signals according to a protocol of the C-PHY that is defined in the Mobile Industry Processor Interface (MIPI).

Die zweite elektronische Vorrichtung 200 kann Signale durch die erste Signalleitung SL1, die zweite Signalleitung SL2 und/oder die dritte Signalleitung SL3 empfangen. Die zweite elektronische Vorrichtung 200 kann einen ersten Empfänger 210, einen zweiten Empfänger 220, einen dritten Empfänger 230, eine erste Verzögerungsleitung DL1, eine zweite Verzögerungsleitung DL2, eine dritte Verzögerungsleitung DL3, einen Impulsgenerator 240, eine Unit-Interval-Erfassungseinrichtung 250, eine Versatzkalibrierungslogik 260, eine Taktwiederherstellungsschaltung 270, eine Datenwiederherstellungsschaltung 280 und/oder einen Signalprozessor 290 umfassen.The second electronic device 200 can send signals through the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 receive. The second electronic device 200 can be a first recipient 210 , a second recipient 220 , a third recipient 230 , a first delay line DL1, a second delay line DL2, a third delay line DL3, a pulse generator 240 , a unit interval acquisition device 250 , an offset calibration logic 260 , a clock recovery circuit 270 , a data recovery circuit 280 and / or a signal processor 290 include.

Der erste Empfänger 210, der zweite Empfänger 220 und/oder der dritte Empfänger 230 können jeweils Signale von der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 durch einen ersten Anschluss 211, einen zweiten Anschluss 221 und/oder einen dritten Anschluss 231 empfangen. Der erste Empfänger 210 kann eine Differenz zwischen dem Signal, das von der ersten Signalleitung SL1 durch den ersten Anschluss 211 empfangen wird, und dem Signal, das von der zweiten Signalleitung SL2 durch den zweiten Anschluss 221 empfangen wird, als erstes Signal S1 ausgeben.The first recipient 210 , the second recipient 220 and / or the third recipient 230 can each receive signals from the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 through a first connection 211 , a second port 221 and / or a third connection 231 receive. The first recipient 210 may be a difference between the signal coming from the first signal line SL1 through the first connection 211 is received and the signal coming from the second signal line SL2 through the second connection 221 is received as the first signal S1 output.

Der zweite Empfänger 220 kann eine Differenz zwischen dem Signal, das von der zweiten Signalleitung SL2 durch den zweiten Anschluss 221 empfangen wurde, und dem Signal, das von der dritte Signalleitung SL3 durch den dritten Anschluss 231 empfangen wurde, als zweites Signal S2 ausgeben. Der dritte Empfänger 230 kann eine Differenz zwischen dem Signal, das von der dritten Signalleitung SL3 durch den dritten Anschluss 231 empfangen wurde, und dem Signal, das von der ersten Signalleitung SL1 durch den ersten Anschluss 211 empfangen wurde, als drittes Signal S3 ausgeben.The second recipient 220 may be a difference between the signal coming from the second signal line SL2 through the second connection 221 received and the signal coming from the third signal line SL3 through the third port 231 received as the second signal S2 output. The third recipient 230 may be a difference between the signal coming from the third signal line SL3 through the third port 231 received and the signal coming from the first signal line SL1 through the first connection 211 received as the third signal S3 output.

Die erste Verzögerungsleitung DL1, die zweite Verzögerungsleitung DL2 und/oder die dritte Verzögerungsleitung DL3 können jeweils das erste Signal S1, das zweite Signal S2 und/oder das dritte Signal S3 von dem ersten Empfänger 210, dem zweiten Empfänger 220 und/oder dem dritten Empfänger 230 empfangen. Die erste Verzögerungsleitung DL1, die zweite Verzögerungsleitung DL2 und/oder die dritte Verzögerungsleitung DL3 können jeweils eine Mehrzahl an Verzögerungseinheiten umfassen.The first delay line DL1, the second delay line DL2 and / or the third delay line DL3 can each be the first signal S1 , the second signal S2 and / or the third signal S3 from the first recipient 210 , the second recipient 220 and / or the third recipient 230 receive. The first delay line DL1, the second delay line DL2 and / or the third delay line DL3 can each include a plurality of delay units.

Die erste Verzögerungsleitung DL1 kann eine Ausgabe einer Verzögerungseinheit, die aus der Mehrzahl an Verzögerungseinheiten durch einen ersten Code CD1 ausgewählt wurde, als viertes Signal S4 ausgeben. Die zweite Verzögerungsleitung DL2 kann eine Ausgabe einer Verzögerungseinheit, die aus der Mehrzahl an Verzögerungseinheiten durch einen zweiten Code CD2 ausgewählt wurde, als fünftes Signal S5 ausgeben. Die dritte Verzögerungsleitung DL3 kann eine Ausgabe einer Verzögerungseinheit, die durch einen dritten Code CD3 aus der Mehrzahl an Verzögerungseinheiten ausgewählt wurde, als sechstes Signal S6 ausgeben.The first delay line DL1 can output a delay unit selected from the plurality of delay units by a first code CD1 as a fourth signal S4 output. The second delay line DL2 may output a delay unit selected from the plurality of delay units by a second code CD2 as a fifth signal S5 output. The third delay line DL3 can be an output of a delay unit represented by a third code CD3 was selected from the plurality of delay units as the sixth signal S6 output.

Das heißt, die erste Verzögerungsleitung DL1, die zweite Verzögerungsleitung DL2 und/oder die dritte Verzögerungsleitung DL3 können jeweils ansprechend auf den ersten Code CD1, den zweiten Code CD2 und/oder den dritten Code CD3 Verzögerungsbeträge anpassen. Zum Beispiel wenn die zweite elektronische Vorichtun 200 eine Kommunikation mit der ersten elektronischen Vorrichtung 100 einleitet, kann jeweils die erste Verzögerungsleitung DL1, die zweite Verzögerungsleitung DL2 und/oder die dritte Verzögerungsleitung DL3 einen Verzögerungsbetrag von „0“ als Anfangswert aufweisen.That is, the first delay line DL1, the second delay line DL2, and / or the third delay line DL3 may be responsive to the first code CD1, the second code CD2, and / or the third code, respectively CD3 Adjust delay amounts. For example when the second electronic device 200 communication with the first electronic device 100 initiates, the first delay line DL1, the second delay line DL2 and / or the third delay line DL3 can each have a delay amount of “0” as an initial value.

Der Impulsgenerator 240 kann das vierte Signal S4, das fünfte Signal S5 und/oder das sechste Signal S6 aus der ersten Verzögerungsleitung DL1, der zweiten Verzögerungsleitung DL2 und/oder der dritten Verzögerungsleitung DL3 empfangen. Der Impulsgenerator 240 kann ein Impulssignal „P“ aus dem vierten Signal S4, dem fünften Signal S5 und/oder dem sechsten Signal S6 erzeugen und ausgeben.The pulse generator 240 can the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 received from the first delay line DL1, the second delay line DL2 and / or the third delay line DL3. The pulse generator 240 can a pulse signal " P. “From the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 generate and output.

Zum Beispiel kann der Impulsgenerator 240 verschiedene Impulssignale erzeugen, indem er das vierte Signal S4, das fünfte Signal S5 und/oder das sechste Signal S6 kombiniert. Der Impulsgenerator 240 kann ein Impulssignal, das durch ein Auswahlsignal SEL ausgewählt wird, als Impulssignal „P“ ausgeben.For example, the pulse generator 240 generate different pulse signals by having the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 combined. The pulse generator 240 can be a pulse signal generated by a selection signal SEL is selected as the pulse signal " P. " output.

Die Unit-Interval-Erfassungseinrichtung 250 kann das Impulssignal „P“ von dem Impulsgenerator 240 empfangen. Die Unit-Interval-Erfassungseinrichtung 250 kann ein Unit Interval aus dem Impulssignal „P“ erfassen. Zum Beispiel kann das Unit Interval ein Intervall sein, in dem das Impulssignal „P“ einen High-Pegel aufweist. Das Unit Interval kann als ein Intervall angebend identifiziert werden, bei dem ein Symbol in dem vierten Signal S4, dem fünften Signal S5 und/oder dem sechsten Signal S6 umfasst ist.The unit interval acquisition device 250 can the pulse signal " P. “From the pulse generator 240 receive. The unit interval acquisition device 250 a unit interval can be derived from the pulse signal " P. " capture. For example, the Unit Interval can be an interval in which the pulse signal " P. “Has a high level. The Unit Interval can be identified as indicating an interval at which a symbol in the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 is included.

Zum Beispiel können der erste Sender 120, der zweite Sender 130 und/oder der dritte Sender 140 basierend auf dem C-PHY-Protokoll ein Präambelintervall aufweisen, bevor Symbole, die Daten umfassen, übermittelt werden. In dem Präambelintervall können der erste Sender 120, der zweite Sender 130 und/oder der dritte Sender 140 Signale zur Erfassung des Unit Intervals übermitteln.For example, the first sender can 120 , the second broadcaster 130 and / or the third transmitter 140 based on the C-PHY protocol have a preamble interval before symbols comprising data are transmitted. In the preamble interval, the first sender 120 , the second broadcaster 130 and / or the third transmitter 140 Send signals to record the unit interval.

Die Unit-Interval-Erfassungseinrichtung 250 kann das Unit Interval aus dem Impulssignal „P“ während des Präambelintervalls erfassen. Die Unit-Interval-Erfassungseinrichtung 250 kann eine Mehrzahl an Verzögerungseinheiten umfassen. Die Unit-Interval-Erfassungseinrichtung 250 kann das Unit Interval unter Verwendung der Mehrzahl an Verzögerungseinheiten erfassen. Die Unit-Interval-Erfassungseinrichtung 250 kann Informationen bezüglich einer Länge des Unit Intervals als vierten Code CD4 ausgeben.The unit interval acquisition device 250 the unit interval can be derived from the pulse signal " P. “Record during the preamble interval. The unit interval acquisition device 250 may comprise a plurality of delay units. The unit interval acquisition device 250 can detect the unit interval using the plurality of delay units. The unit interval acquisition device 250 can output information relating to a length of the unit interval as the fourth code CD4.

Die Versatzkalibrierungslogik 260 kann den vierten Code CD4 von der Unit-Interval-Erfassungseinrichtung 250 empfangen. Die Versatzkalibrierungslogik 260 kann zum Beispiel den vierten Code CD4 von der Unit-Interval-Erfassungseinrichtung 250 drei Mal oder mehr empfangen. Die Versatzkalibrierungslogik 260 kann von der Unit-Interval-Erfassungseinrichtung 250 den vierten Code CD4, der Informationen über einen Versatz zwischen dem vierten Signal S4 und dem fünften Signal S5 umfasst, den vierten Code CD4, der Informationen über einen Versatz zwischen dem fünften Signal S5 und/oder dem sechsten Signal S6 umfasst, und den vierten Code CD4, der Informationen über einen Versatz zwischen dem sechsten Signal S6 und dem vierten Signal S4 umfasst, empfangen, indem das Auswahlsignal SEL gesteuert wird.The offset calibration logic 260 can receive the fourth code CD4 from the unit interval detection device 250 receive. The offset calibration logic 260 can for example the fourth code CD4 from the unit interval detection device 250 received three times or more. The offset calibration logic 260 can from the unit interval acquisition device 250 the fourth code CD4, which contains information about an offset between the fourth signal S4 and the fifth signal S5 comprises the fourth code CD4, which contains information on an offset between the fifth signal S5 and / or the sixth signal S6 and the fourth code CD4, which contains information on an offset between the sixth signal S6 and the fourth signal S4 includes, received by the selection signal SEL is controlled.

Die Versatzkalibrierungslogik 260 kann den vierten Code CD4 mehrmals empfangen und kann ansprechend auf die mehrmals empfangenen vierten Codes CD4 von dem ersten Code CD1, dem zweiten Code CD2 und/oder dem dritten Code CD3 zumindest einen anpassen. Die Versatzkalibrierungslogik 260 kann den ersten Code CD1, den zweiten Code CD2 und/oder den dritten Code CD3 derart anpassen, dass ein Versatz abnimmt.The offset calibration logic 260 may receive the fourth code CD4 multiple times and, in response to the multiple received fourth codes CD4, may receive the first code CD1, the second code CD2 and / or the third code CD3 customize at least one. The offset calibration logic 260 can be the first code CD1, the second code CD2 and / or the third code CD3 adjust so that an offset decreases.

Die Versatzkalibrierungslogik 260 kann einen Versatzkalibrierungsvorgang mehrmals durchführen. Zum Beispiel kann die Versatzkalibrierungslogik 260 den vierten Code CD4 mehrmals empfangen und kann einen Versatzkalibrierungsvorgang durchführen, indem sie von dem ersten Code CD1, dem zweiten Code CD2 und/oder dem dritten Code CD3 zumindest einen anpasst.The offset calibration logic 260 can perform an offset calibration procedure multiple times. For example, the offset calibration logic 260 receive the fourth code CD4 multiple times and can perform an offset calibration process by reading from the first code CD1, the second code CD2 and / or the third code CD3 at least one adjusts.

Danach kann die Versatzkalibrierungslogik 260 den vierten Code CD4 mehrmals empfangen. Wenn ein Versatz größer gleich einem Schwellenwert ist, kann die Versatzkalibrierungslogik 260 den Versatzkalibrierungsvorgang erneut durchführen, indem sie von dem ersten Code CD1, dem zweiten Code CD2 und/oder dem dritten Code CD3 zumindest einen anpasst. Wenn der Versatz kleiner ist als der Schwellenwert, kann die Versatzkalibrierungslogik 260 einen fünften Code CD5 ausgeben, der eine Länge des Unit Intervals angibt, nachdem der Versatzkalibrierungsvorgang abgeschlossen ist.After that, the offset calibration logic can 260 received the fourth code CD4 several times. If an offset is greater than or equal to a threshold, the offset calibration logic can 260 perform the offset calibration process again by referring to the first code CD1, the second code CD2, and / or the third code CD3 at least one adjusts. If the offset is less than the threshold, the offset calibration logic can 260 output a fifth code CD5 indicating a length of the unit interval after the offset calibration process is completed.

Wie durch Option OP in 1 gekennzeichnet, kann die Versatzkalibrierungslogik 260 alternativ zulassen, dass die Unit-Interval-Erfassungseinrichtung 250 den fünften Code CD5 ausgibt, der eine Länge des Unit Intervals angibt, nachdem der Versatzkalibrierungsvorgang abgeschlossen ist.As with option OP in 1 labeled, the offset calibration logic 260 alternatively, allow the unit interval detector 250 outputs the fifth code CD5 indicating a length of the unit interval after the offset calibration process is completed.

Nachdem der Versatzkalibrierungsvorgang abgeschlossen ist, kann die Taktwiederherstellungsschaltung 270 das vierte Signal S4, das fünfte Signal S5, das sechste Signal S6 und den fünften Code CD5 empfangen. Die Taktwiederherstellungsschaltung 270 kann ein Taktsignal CLK aus dem vierten Signal S4, dem fünften Signal S5 und/oder dem sechsten Signal S6 wiederherstellen, indem sie den fünften Code CD5 verwendet.After the offset calibration process is complete, the clock recovery circuit 270 the fourth signal S4 , the fifth signal S5 , the sixth signal S6 and receive the fifth code CD5. The clock recovery circuit 270 can be a clock signal CLK from the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 restore using the fifth code CD5.

Basierend auf dem C-PHY-Protokoll können der erste Sender 120, der zweite Sender 130 und/oder der dritte Sender 140 Signale übertragen, die Daten umfassen, wobei ein Taktsignal mit den Signalen kombiniert ist. Das kombinierte Taktsignal kann einen eingebetteten Takt umfassen. Der eingebettete Takt kann auch an dem vierten Signal S4, dem fünften Signal S5 und/oder dem sechsten Signal S6 auftreten.Based on the C-PHY protocol, the first sender can 120 , the second broadcaster 130 and / or the third transmitter 140 Transmit signals comprising data, wherein a clock signal is combined with the signals. The combined clock signal may include an embedded clock. The embedded clock can also be on the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 occur.

In jedem Unit Interval kann es die Taktwiederherstellungsschaltung 270 dem Taktsignal CLK erlauben, zu dem High-Pegel überzugehen, sowie das vierte Signal S4, das fünfte Signal S5 und/oder das sechste Signal S6 übergeht. Danach, wenn die verbleibenden Signale des vierten Signals S4, des fünften Signals S5 und/oder des sechsten Signals S6 in dem gleichen Symbolintervall übergehen, kann die Taktwiederherstellungsschaltung 270 den Pegel des Taktsignals CLK ohne Übergehen des Taktsignals CLK halten.The clock recovery circuit can do this in every unit interval 270 allow the clock signal CLK to go high, as well as the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 transforms. After that, when the remaining signals of the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 in the same symbol interval, the clock recovery circuit 270 hold the level of the clock signal CLK without skipping the clock signal CLK.

Der fünfte Code CD5 kann Informationen bezüglich einer Länge des Unit Intervals umfassen, zum Beispiel Informationen bezüglich einer Länge innerhalb von 1 UI (Unit Interval) oder Informationen bezüglich einer Länge innerhalb eines Bereichs von 0,3 UI bis 0,6 UI. Die Taktwiederherstellungsschaltung 270 kann den Pegel des Taktsignals CLK halten, indem sie das Taktsignal CLK während einer bestimmten Zeit innerhalb des Bereichs von 0,3 UI bis 0,6 UI maskiert, nachdem das Taktsignal CLK in jedem Unit Interval übergegangen ist.The fifth code CD5 may include information relating to a length of the unit interval, for example information relating to a length within 1 UI (unit interval) or information relating to a length within a range from 0.3 UI to 0.6 UI. The clock recovery circuit 270 can hold the level of the clock signal CLK by masking the clock signal CLK for a certain time within the range of 0.3 UI to 0.6 UI after the clock signal CLK transitions in each unit interval.

Nachdem die vorgegebene Zeit abgelaufen ist, kann es die Taktwiederherstellungsschaltung 270 dem Taktsignal CLK erlauben, zu einem Low-Pegel überzugehen. Das heißt, die Taktwiederherstellungsschaltung 270 kann das Taktsignal CLK erzeugen, von dem eine Zeitspanne dem Unit Interval entspricht. Die Taktwiederherstellungsschaltung 270 kann zum Beispiel das Taktsignal CLK ansprechend auf ein Empfangen des fünften Codes CD5 von der Unit-Interval-Erfassungseinrichtung 250 oder der Versatzkalibrierungslogik 260 wiederherstellen.After the specified time has elapsed, the clock recovery circuit can 270 allow the clock signal CLK to transition to a low level. That is, the clock recovery circuit 270 can generate the clock signal CLK, of which a period of time corresponds to the unit interval. The clock recovery circuit 270 For example, the clock signal CLK in response to receiving the fifth code CD5 from the unit interval acquisition device 250 or the offset calibration logic 260 restore.

Die Datenwiederherstellungsschaltung 280 kann das vierte Signal S4, das fünfte Signal S5, das sechste Signal S6, den fünften Code CD5 und das Taktsignal CLK empfangen. Die Datenwiederherstellungsschaltung 280 kann das vierte Signal S4, das fünfte Signal S5 und/oder das sechste Signal S6 basierend auf dem fünften Code CD5 verzögern. Zum Beispiel kann die Datenwiederherstellungsschaltung 280 einen Verzögerungsbetrag anpassen, um es einfach zu machen, das vierte Signal S4, das fünfte Signal S5 und/oder das sechste Signal S6 einzurasten. Zum Beispiel kann der Verzögerungsbetrag 0,5 UI oder einen ähnlichen Wert betragen.The data recovery circuit 280 can the fourth signal S4 , the fifth signal S5 , the sixth signal S6 , the fifth code CD5 and the clock signal CLK received. The data recovery circuit 280 can the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 delay based on the fifth code CD5. For example, the data recovery circuit 280 adjust an amount of delay to make it easy to get the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 to click into place. For example, the amount of delay can be 0.5 UI or a similar value.

Die Datenwiederherstellungsschaltung 280 kann jeweils das verzögerte vierte Signal S4, das verzögerte fünfte Signal S5 und das verzögerte sechste Signal S6 synchron mit dem Taktsignal CLK einrasten. Die Datenwiederherstellungsschaltung 280 kann die eingerasteten Ergebnisse als erstes Empfangssignal RS1, zweites Empfangssignal RS2 und drittes Empfangssignal RS3 ausgeben. Das erste Empfangssignal RS1, das zweite Empfangssignal RS2 und/oder das dritte Empfangssignal RS3 können wiederhergestellte Daten sein.The data recovery circuit 280 can each time the delayed fourth signal S4 , the delayed fifth signal S5 and the delayed sixth signal S6 lock in synchronism with the clock signal CLK. The data recovery circuit 280 can output the locked results as a first reception signal RS1, second reception signal RS2 and third reception signal RS3. The first reception signal RS1, the second reception signal RS2 and / or the third reception signal RS3 can be restored data.

In beispielhaften Ausführungsformen kann die Datenwiederherstellungsschaltung 280 den fünften Code CD5 von der Unit-Interval-Erfassungseinrichtung 250 oder dem Versatzkalibrierungslogik 260 empfangen und kann ansprechend auf ein Empfangen des Taktsignals CLK von der Taktwiederherstellungsschaltung 270 Daten wiederherstellen.In exemplary embodiments, the data recovery circuit 280 the fifth code CD5 from the unit interval detection device 250 or the offset calibration logic 260 and may be responsive to receiving the clock signal CLK from the clock recovery circuit 270 Restore data.

Der Signalprozessor 290 kann das erste Empfangssignal RS1, das zweite Empfangssignal RS2 und/oder das dritte Empfangssignal RS3 empfangen. Der Signalprozessor 290 kann ansprechend auf das erste Empfangssignal RS1, das zweite Empfangssignal RS2 und/oder das dritte Empfangssignal RS3 operieren.The signal processor 290 can receive the first reception signal RS1, the second reception signal RS2 and / or the third reception signal RS3. The signal processor 290 can operate in response to the first received signal RS1, the second received signal RS2 and / or the third received signal RS3.

In beispielhaften Ausführungsformen kann die erste elektronische Vorrichtung 100 ein Anwendungsprozessor (AP) sein und die zweite elektronische Vorrichtung 200 kann eine Anzeigevorrichtung sein. In einem anderen Beispiel kann die erste elektronische Vorrichtung 100 ein Bildsensor sein und die zweite elektronische Vorrichtung 200 kann ein Anwendungsprozessor (AP) sein.In exemplary embodiments, the first electronic device can 100 an application processor (AP) and the second electronic device 200 can be a display device. In another example, the first electronic device 100 be an image sensor and the second electronic device 200 can be an application processor (AP).

Eine Lane, die die erste Signalleitung SL1, die zweite Signalleitung SL2 und/oder die dritte Signalleitung SL3 umfasst, ist in 1 dargestellt. Allerdings können die erste elektronische Vorrichtung 100 und die zweite elektronische Vorrichtung 200 miteinander über zwei oder mehr Lanes kommunizieren.One lane that is the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 includes is in 1 shown. However, the first electronic device can 100 and the second electronic device 200 communicate with each other over two or more lanes.

In beispielhaften Ausführungsformen können der erste Empfänger 210, der zweite Empfänger 220, der dritte Empfänger 230, der erste Anschluss 211, der zweite Anschluss 221 und/oder der dritte Anschluss 231 in einer Empfangseinheit umfasst sein, die Signale der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 empfängt.In exemplary embodiments, the first recipient 210 , the second recipient 220 , the third recipient 230 , the first connection 211 , the second port 221 and / or the third port 231 be included in a receiving unit, the signals of the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 receives.

In beispielhaften Ausführungsformen können die erste Verzögerungsleitung DL1, die zweite Verzögerungsleitung DL2, die dritte Verzögerungsleitung DL3, der Impulsgenerator 240, die Unit-Interval-Erfassungseinrichtung 250 und die Versatzkalibrierungslogik 260 in einer Versatzkalibrierungseinheit umfasst sein. In beispielhaften Ausführungsformen können die Taktwiederherstellungsschaltung 270 und die Datenwiederherstellungsschaltung 280 in einer Wiederherstellungseinheit umfasst sein.In exemplary embodiments, the first delay line DL1, the second delay line DL2, the third delay line DL3, the pulse generator 240 , the unit interval acquisition device 250 and the offset calibration logic 260 be included in an offset calibration unit. In exemplary embodiments, the clock recovery circuit 270 and the data recovery circuit 280 be included in a recovery unit.

In beispielhaften Ausführungsformen kann das Auswahlsignal SEL ein 2-Bit-Signal sein und der erste Code CD1, der zweite Code CD2, der dritte Code CD3, der vierte Code CD4 und der fünfte Code CD5 können ein 32-Bit-Signal sein.In exemplary embodiments, the selection signal SEL be a 2-bit signal and the first code CD1, the second code CD2, the third code CD3 , the fourth code CD4 and the fifth code CD5 may be a 32-bit signal.

2 stellt ein Betriebsverfahren der zweiten elektronischen Vorrichtung 200 gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar. Gemäß 1 und 2 können in Vorgang S 110 der erste Empfänger 210, der zweite Empfänger 220 und/oder der dritte Empfänger 230 Signale der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 während des Präambelintervalls empfangen und das erste Signal S1, das zweite Signal S2 und/oder das dritte Signal S3 ausgeben. 2 illustrates an operation method of the second electronic device 200 according to exemplary embodiments of the inventive concepts 1 and 2 can in process S 110 the first recipient 210 , the second recipient 220 and / or the third recipient 230 Signals on the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 received during the preamble interval and the first signal S1 , the second signal S2 and / or the third signal S3 output.

Da die anfänglichen Verzögerungsbeträge der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 „0“ sind, können das vierte Signal S4, das fünfte Signal S5 und/oder das sechste Signal S6 jeweils mit dem ersten Signal S1, dem zweiten Signal S2 und/oder dem dritten Signal S3 identisch sein.Since the initial delay amounts of the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 Are "0", the fourth signal can S4 , the fifth signal S5 and / or the sixth signal S6 each time with the first signal S1 , the second signal S2 and / or the third signal S3 be identical.

In Vorgang S120 kann der Impulsgenerator 240 das Impulssignal „P“ aus dem vierten Signal S4, dem fünften Signal S5 und/oder dem sechsten Signal S6 erzeugen. Die Unit-Interval-Erfassungseinrichtung 250 kann Längen von Unit Intervals aus dem Impulssignal „P“ extrahieren oder erfassen.In process S120 can the pulse generator 240 the pulse signal " P. “From the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 produce. The unit interval acquisition device 250 can take lengths of unit intervals from the pulse signal " P. “Extract or capture.

In Vorgang S130 kann die Versatzkalibrierungslogik 260 eine Versatzkalibrierung durchführen, indem sie die so erfassten Längen der Unit Intervals verwendet. Zum Beispiel kann die Versatzkalibrierungslogik 260 einen Verzögerungsbetrag von zumindest einer von der ersten Verzögerungsleitung DL1, der zweiten Verzögerungsleitung DL2 und/oder der dritten Verzögerungsleitung DL3 derart anpassen, dass die Längen der Unit Intervals identisch sind oder Unterschiede zwischen den Längen der Unit Intervals abnehmen.In process S130 can the offset calibration logic 260 perform an offset calibration using the lengths of the Unit Intervals thus acquired. For example, the offset calibration logic 260 a delay amount of at least one of the first delay line DL1, the second delay line DL2, and / or adapt the third delay line DL3 such that the lengths of the unit intervals are identical or differences between the lengths of the unit intervals decrease.

Vorgang S110 bis Vorgang S130 können in dem Versatzkalibrierungsvorgang umfasst sein. Die Versatzkalibrierungslogik 260 kann erneut die Längen der Unit Intervals überprüfen, nachdem sie den Versatzkalibrierungsvorgang durchgeführt hat. Wenn die Differenzen zwischen den Längen der Unit Intervals größer gleich einem Schwellenwert sind, kann die Versatzkalibrierungslogik 260 den Versatzkalibrierungsvorgang erneut durchführen. Wenn die Differenzen zwischen den Längen der Unit Intervals kleiner sind als der Schwellenwert, kann die Versatzkalibrierungslogik 260 den Versatzkalibrierungsvorgang abschließen.process S110 until process S130 can be included in the offset calibration process. The offset calibration logic 260 can recheck the lengths of the Intervals unit after performing the offset calibration process. If the differences between the lengths of the Unit Intervals are greater than or equal to a threshold, the offset calibration logic can 260 perform the offset calibration procedure again. If the differences between the lengths of the Unit Intervals are less than the threshold, the offset calibration logic can 260 complete the offset calibration process.

In Vorgang S140 kann die Unit-Interval-Erfassungseinrichtung 250 oder die Versatzkalibrierungslogik 260 den fünften Code CD5 erzeugen. Ansprechend auf den fünften Code CD5 kann die Taktwiederherstellungsschaltung 270 das Taktsignal CLK aus dem vierten Signal S4, dem fünften Signal S5 und/oder dem sechsten Signal S6 wiederherstellen, dessen Versatzkalibrierungsvorgang abgeschlossen ist.In process S140 can be the unit interval detection device 250 or the offset calibration logic 260 generate the fifth code CD5. In response to the fifth code CD5, the clock recovery circuit 270 the clock signal CLK from the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 restore whose offset calibration process is complete.

In Vorgang S150 kann ansprechend darauf, dass der fünfte Code CD5 empfangen wird und das Taktsignal CLK wiederhergestellt wird, die Datenwiederherstellungsschaltung 280 Daten, die das erste Empfangssignal RS1, das zweite Empfangssignal RS2 und/oder das dritte Empfangssignal RS3 umfassen, aus dem vierten Signal S4, dem fünften Signal S5 und/oder dem sechsten Signal S6 wiederherstellen, deren Versatzkalibrierungsvorgang abgeschlossen ist.In process S150 in response to receiving the fifth code CD5 and restoring the clock signal CLK, the data restoration circuit can operate 280 Data comprising the first received signal RS1, the second received signal RS2 and / or the third received signal RS3 from the fourth signal S4 , the fifth signal S5 and / or the sixth signal S6 restore whose offset calibration process is complete.

3 stellt ein Beispiel für einen Impulsgenerator 300 dar. Der Impulsgenerator 300 aus 3 kann in dem Impulsgenerator 240 aus 1 umfasst sein. Gemäß 1 und 3 kann der Impulsgenerator 300 ein erstes Logik-Gate 310, ein zweites Logik-Gate 320, ein drittes Logik-Gate 330, ein viertes Logik-Gate 340, ein fünftes Logik-Gate 350, ein sechste Logik-Gate 360 und/oder eine Auswahleinrichtung 370 umfassen. 3 provides an example of a pulse generator 300 The pulse generator 300 out 3 can in the pulse generator 240 out 1 be included. According to 1 and 3 can the pulse generator 300 a first logic gate 310 , a second logic gate 320 , a third logic gate 330 , a fourth logic gate 340 , a fifth logic gate 350 , a sixth logic gate 360 and / or a selection device 370 include.

Das erste Logik-Gate 310 kann das vierte Signal S4 und das fünfte Signal S5 umfassen. Das erste Logik-Gate 310 kann bei dem vierten Signal S4 und dem fünften Signal S5 eine Exklusiv-NOR-Operation durchführen. Das vierte Logik-Gate 340 kann eine UND-Operation bei einer Ausgabe des ersten Logik-Gates 310 und/oder dem sechsten Signal S6 durchführen. Das vierte Logik-Gate 340 kann ein Ergebnis der Operation als siebtes Signal S7 ausgeben.The first logic gate 310 can the fourth signal S4 and the fifth signal S5 include. The first logic gate 310 can at the fourth signal S4 and the fifth signal S5 perform an exclusive NOR operation. The fourth logic gate 340 can be an AND operation on an output of the first logic gate 310 and / or the sixth signal S6 carry out. The fourth logic gate 340 can be a result of the operation as a seventh signal S7 output.

Das zweite Logik-Gate 320 kann das fünfte Signal S5 und/oder das sechste Signal S6 empfangen. Das zweite Logik-Gate 320 kann bei dem fünften Signal S5 und/oder dem sechsten Signal S6 eine Exklusiv-NOR-Operation durchführen. Das fünfte Logik-Gate 350 kann bei einer Ausgabe des zweiten Logik-Gates 320 und dem siebten Signal S7 eine UND-Operation durchführen. Das fünfte Logik-Gate 350 kann ein Ergebnis der Operation als achtes Signal S8 ausgeben.The second logic gate 320 can the fifth signal S5 and / or the sixth signal S6 receive. The second logic gate 320 can at the fifth signal S5 and / or the sixth signal S6 perform an exclusive NOR operation. The fifth logic gate 350 can with an output of the second logic gate 320 and the seventh signal S7 perform an AND operation. The fifth logic gate 350 can be a result of the operation as an eighth signal S8 output.

Das dritte Logik-Gate 330 kann das sechste Signal S6 und das vierte Signal S4 empfangen. Das dritte Logik-Gate 330 kann bei dem sechsten Signal S6 und dem vierten Signal S4 eine Exklusiv-NOR-Operation durchführen. Das sechste Logik-Gate 360 kann bei einer Ausgabe des dritten Logik-Gates 330 und dem vierten Signal S4 eine UND-Operation durchführen. Das sechste Logik-Gate 360 kann ein Ergebnis der Operation als neuntes Signal S9 ausgeben.The third logic gate 330 can the sixth signal S6 and the fourth signal S4 receive. The third logic gate 330 can at the sixth signal S6 and the fourth signal S4 perform an exclusive NOR operation. The sixth logic gate 360 can with an output of the third logic gate 330 and the fourth signal S4 perform an AND operation. The sixth logic gate 360 can be a result of the operation as the ninth signal S9 output.

Die Auswahleinrichtung 370 kann das siebte Signal S7, das achte Signal S8 und/oder das neunte Signal S9 empfangen. Die Auswahleinrichtung 370 kann ansprechend auf das Auswahlsignal SEL von dem siebten Signal S7, dem achten Signal S8 und/oder dem neunten Signal S9 eines auswählen und kann das ausgewählte Signal als Impulssignal „P“ ausgeben.The selection device 370 can the seventh signal S7 , the eighth signal S8 and / or the ninth signal S9 receive. The selection device 370 can be responsive to the selection signal SEL from the seventh signal S7 , the eighth signal S8 and / or the ninth signal S9 select one and can use the selected signal as a pulse signal " P. " output.

4 stellt ein Beispiel für Signale dar, die mit der zweiten elektronischen Vorrichtung 200 assoziiert sind. In beispielhaften Ausführungsformen ist ein Beispiel für versatzfreie Signale in 4 dargestellt. Gemäß 1, 3 und 4 gibt eine Volllinie ein Signal der ersten Signalleitung SL1 an, eine Strichlinie gibt ein Signal der zweiten Signalleitung SL2 an und eine Strichpunktlinie gibt ein Signal der dritten Signalleitung SL3 an. 4th illustrates an example of signals generated by the second electronic device 200 are associated. In exemplary embodiments, an example of offset-free signals is shown in FIG 4th shown. According to 1 , 3 and 4th one solid line indicates a signal of the first signal line SL1 on, a broken line indicates a signal of the second signal line SL2 and a chain line indicates a signal of the third signal line SL3 at.

Wie in 4 dargestellt, können die Signale der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 in dem Präambelintervall entsprechend dem C-PHY-Protokoll variieren. Zum Beispiel können die erste Signalleitung SL1, die zweite Signalleitung SL2 und/oder die dritte Signalleitung SL3 jeweils während einer Länge von zwei Unit Intervals einen High-Pegel aufweisen, während einer Länge eines Unit Intervals einen Middle-Pegel aufweisen und während einer Länge von zwei Unit Intervals einen Low-Pegel aufweisen.As in 4th shown, the signals of the first Signal line SL1 , the second signal line SL2 and / or the third signal line SL3 vary in the preamble interval according to the C-PHY protocol. For example, the first signal line can SL1 , the second signal line SL2 and / or the third signal line SL3 each have a high level for a length of two unit intervals, a middle level for a length of a unit interval and a low level for a length of two unit intervals.

Signale der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 können bei jedem Unit Interval unterschiedliche Pegel aufweisen. Wenn kein Versatz vorhanden ist, können ein Übergang (oder Umschaltung) von Steuerzeiten der Signale der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 identisch sein.Signals on the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 can have different levels for each unit interval. If there is no offset, a transition (or switching) of the control times of the signals of the first signal line can occur SL1 , the second signal line SL2 and / or the third signal line SL3 be identical.

Der erste Empfänger 210, der zweite Empfänger 220 und/oder der dritte Empfänger 230 kann das erste Signal S1, das zweite Signal S2 und/oder das dritte Signal S3 von den Signalen der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 ausgeben. Während des Präambelintervalls können das erste Signal S1, das zweite Signal S2 und/oder das dritte Signal S3 abwechselnd in jedem Unit Interval übergehen.The first recipient 210 , the second recipient 220 and / or the third recipient 230 can be the first signal S1 , the second signal S2 and / or the third signal S3 of the signals on the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 output. During the preamble interval the first signal S1 , the second signal S2 and / or the third signal S3 pass alternately in each unit interval.

In jedem Unit Interval kann von dem ersten Signal S1, dem zweiten Signal S2 und/oder dem dritten Signal S3 nur eines übergehen. Das erste Signal S1, das zweite Signal S2 und/oder das dritte Signal S3 können sequenziell nacheinander in drei konsekutiven Unit Intervals übergehen.The first signal can be used in each unit interval S1 , the second signal S2 and / or the third signal S3 just skip one. The first signal S1 , the second signal S2 and / or the third signal S3 can pass sequentially into three consecutive unit intervals.

Anfängliche Verzögerungsbeträge der ersten Verzögerungsleitung DL1, der zweiten Verzögerungsleitung DL2 und/oder der dritten Verzögerungsleitung DL3 können „0“ sein. Entsprechend sind Wellenformen des vierten Signals S4, des fünften Signals S5 und/oder des sechsten Signals S6 und Wellenformen des ersten Signals S1, des zweiten Signals S2 und/oder des dritten Signals S3 identisch und daher wird auf eine zusätzliche Beschreibung verzichtet, um Redundanz zu vermeiden.Initial delay amounts of the first delay line DL1, the second delay line DL2, and / or the third delay line DL3 may be “0”. The waveforms of the fourth signal are similar S4 , the fifth signal S5 and / or the sixth signal S6 and waveforms of the first signal S1 , the second signal S2 and / or the third signal S3 identical and therefore no additional description is needed to avoid redundancy.

Das siebte Signal S7 kann den High-Pegel aufweisen, wenn das vierte Signal S4 (z. B. das erste Signal S1) bei dem Low-Pegel liegt und das fünfte Signal S5 (z. B. das zweite Signal S2) bei dem Low-Pegel liegt. Eine Zeitdauer eines Intervalls des High-Pegels des siebten Signals S7 kann eine Zeitdauer eines Unit Intervals 1 UI angeben, das durch eine Kombination aus dem ersten Signal S1 und dem zweiten Signal S2 angegeben wird.The seventh signal S7 can be high when the fourth signal S4 (e.g. the first signal S1 ) is at the low level and the fifth signal S5 (e.g. the second signal S2 ) is at the low level. A duration of an interval of the high level of the seventh signal S7 can be a duration of a unit interval 1 UI specify this by a combination of the first signal S1 and the second signal S2 is specified.

Das achte Signal S8 kann den High-Pegel aufweisen, wenn das fünfte Signal S5 (z. B. das zweite Signal S2) bei dem Low-Pegel liegt und/oder das sechste Signal S6 (z. B. das dritte Signal S3) bei dem Low-Pegel liegt. Eine Zeitdauer eines Intervalls des High-Pegels des achten Signals S8 kann eine Zeitdauer eines Unit Intervals 1 UI angeben, das durch eine Kombination aus dem zweiten Signal S2 und/oder dem dritten Signal S3 angegeben wird.The eighth signal S8 can have the high level when the fifth signal S5 (e.g. the second signal S2 ) is at the low level and / or the sixth signal S6 (e.g. the third signal S3 ) is at the low level. A duration of an interval of the high level of the eighth signal S8 can be a duration of a unit interval 1 UI specify that by a combination of the second signal S2 and / or the third signal S3 is specified.

Das neunte Signal S9 kann den High-Pegel aufweisen, wenn das sechste Signal S6 (z. B. das dritte Signal S3) bei dem Low-Pegel liegt und das vierte Signal S4 (z. B. das erste Signal S1) bei dem Low-Pegel liegt. Eine Zeitdauer eines Intervalls des High-Pegels des neunten Signals S9 kann eine Zeitdauer eines Unit Intervals 1 UI angeben, das durch eine Kombination aus dem dritten Signal S3 und dem ersten Signal S1 angegeben wird.The ninth signal S9 can have the high level when the sixth signal S6 (e.g. the third signal S3 ) is at the low level and the fourth signal S4 (e.g. the first signal S1 ) is at the low level. A duration of an interval of the high level of the ninth signal S9 can be a duration of a unit interval 1 UI indicate this by a combination of the third signal S3 and the first signal S1 is specified.

Wenn kein Versatz vorhanden ist, sind Übergangs- (oder Umschalt-)Steuerzeiten der Signale der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 identisch. Wie in 4 dargestellt, können zum Beispiel die Signale der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 zwischen einer ersten Zeit T1 bis einer neunten Zeit T9 übergehen. Entsprechend kann ein Unit Interval 1 UI, das bei jeweils dem siebten Signal S7, dem achten Signal S8 und/oder dem neunten Signal S9 auftritt, die gleiche Zeitdauer haben. If there is no offset, transition (or toggle) timing of the signals on the first signal line are SL1 , the second signal line SL2 and / or the third signal line SL3 identical. As in 4th shown, for example, the signals of the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 between a first time T1 until a ninth time T9 pass over. A Unit Interval 1 UI, the one with the seventh signal S7 , the eighth signal S8 and / or the ninth signal S9 occurs, have the same duration.

5 stellt ein Beispiel für Signale dar, die mit der zweiten elektronischen Vorrichtung 200 assoziiert sind, wenn ein Versatz eines ersten Typen vorhanden ist. Gemäß 1, 3 und 5 kann bei einem Versatz eines ersten Typs ein Signal aus Signalen der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 bezüglich der verbleibenden Signale verzögert werden. In beispielhaften Ausführungsformen kann das Signal der dritten Signalleitung SL3 bezüglich der Signale der ersten Signalleitung SL1 und der zweiten Signalleitung SL2 verzögert werden. 5 illustrates an example of signals generated by the second electronic device 200 are associated when there is an offset of a first type. According to 1 , 3 and 5 In the event of an offset of a first type, a signal can be composed of signals from the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 with respect to the remaining signals. In exemplary embodiments, the signal of the third signal line SL3 with respect to the signals of the first signal line SL1 and the second signal line SL2 be delayed.

Übergangszeiten des Signals der dritten Signalleitung SL3 können bezüglich der ersten Zeit T1 bis neunten Zeit T9 verzögert werden. In 5 werden dick gestrichelte Linien verwendet, um Steuerzeiten hervorzuheben, zu denen das Signal der dritten Signalleitung SL3 übergeht.Transition times of the signal of the third signal line SL3 can regarding the first time T1 until ninth time T9 be delayed. In 5 Thick dashed lines are used to highlight timing at which the third signal line signal SL3 transforms.

Da das Signal der dritten Signalleitung SL3 verzögert wird, kann eine Zeitdauer eines ersten Unit Intervals UI1, das aus dem siebten Signal S7 erfasst wird, kürzer sein als eine Zeitdauer eines Unit Intervals 1 UI, das gleich jenem aus 4 ist. Eine Zeitdauer eines zweiten Unit Intervals UI2, das aus dem achten Signal S8 erfasst wird, kann gleich einer Zeitdauer eines Unit Intervals 1 UI sein, das gleich jenem aus 4 ist. Eine Zeitdauer eines dritten Unit Interval UI3, das aus dem neunten Signal S9 erfasst wird, kann länger sein als eine Zeitdauer eines Unit Intervals 1 UI, das gleich jenem aus 4 ist.As the signal of the third signal line SL3 is delayed, a time duration of a first unit interval UI1, which is from the seventh signal S7 is recorded, be shorter than a period of a unit interval 1 UI, the same as that 4th is. A time duration of a second unit interval UI2, which consists of the eighth signal S8 is detected, can be equal to a duration of a unit interval 1 UI be the same as that from 4th is. A period of a third unit interval UI3, which is derived from the ninth signal S9 can be longer than a unit interval 1 UI, the same as that 4th is.

In beispielhaften Ausführungsformen kann der Impulsgenerator 240 das Impulssignal „P“ ausgeben, das ein Impulssignal des ersten Unit Intervals UI1, ein Impulssignal des zweiten Unit Intervals UI2 und ein Impulssignal des dritten Unit Intervals UI3 umfasst, indem er abwechselnd das siebte Signal S7, das achte Signal S8 und/oder das neunte Signal S9 ausgibt. Die Unit-Interval-Erfassungseinrichtung 250 kann Zeitdauern des ersten Unit Intervals UI1, des zweiten Unit Intervals UI2 und/oder des dritten Unit Intervals UI3 aus dem Impulssignal „P“ erfassen.In exemplary embodiments, the pulse generator 240 the pulse signal " P. “, Which comprises a pulse signal of the first unit interval UI1, a pulse signal of the second unit interval UI2 and a pulse signal of the third unit interval UI3 by alternately generating the seventh signal S7 , the eighth signal S8 and / or the ninth signal S9 issues. The unit interval acquisition device 250 can be durations of the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3 from the pulse signal " P. " capture.

6 stellt ein Beispiel des Impulssignals „P“ dar, wenn ein Versatz eines ersten Typen vorhanden ist. Gemäß 1, 3, 5 und 6 kann, wenn das siebte Signal S7 ausgewählt wird, der Impulsgenerator 240 einen Abschnitt des siebten Signals S7 als erstes Impulssignal P1 ausgeben, das ein Abschnitt des Impulssignals „P“ ist. Wenn das achte Signal S8 ausgewählt wird, kann der Impulsgenerator 240 einen Abschnitt des achten Signals S8 als zweites Impulssignal P2 ausgeben, das ein Abschnitt des Impulssignals „P“ ist. Wenn das neunte Signal S9 ausgewählt wird, kann der Impulsgenerator 240 einen Abschnitt des neunten Signals S9 als drittes Impulssignal P3 ausgeben, das ein Abschnitt des Impulssignals „P“ ist. 6th provides an example of the pulse signal " P. “If there is an offset of a first type is. According to 1 , 3 , 5 and 6th can when the seventh signal S7 is selected, the pulse generator 240 a portion of the seventh signal S7 as the first pulse signal P1 output that a section of the pulse signal " P. “Is. When the eighth signal S8 is selected, the pulse generator can 240 a portion of the eighth signal S8 as a second pulse signal P2 output that a section of the pulse signal " P. “Is. When the ninth signal S9 is selected, the pulse generator can 240 a portion of the ninth signal S9 as a third pulse signal P3 output that a section of the pulse signal " P. “Is.

Die Steuerzeit, zu der die Unit-Interval-Erfassungseinrichtung 250 die Erfassung des Unit Intervals startet, ist möglicherweise nicht auf eine konkrete Zeit des Impulssignals „P“ fixiert. Wie in 5 dargestellt, entspricht eine Zeitdauer zwischen zwei ersten Unit Intervals UI1 sechs ersten Unit Intervals UI1.The control time at which the unit interval detector 250 the acquisition of the unit interval starts, may not be due to a specific time of the pulse signal " P. “Fixed. As in 5 shown, a period of time between two first unit intervals UI1 corresponds to six first unit intervals UI1.

Entsprechend kann das erste Impulssignal P1 während einer Zeit ausgegeben werden, die 6 bis 12 Unit Intervals entspricht, oder während einer Zeit, die länger ist als die Zeit, die 6 bis 12 Unit Intervals entspricht, sodass das erste Impulssignal P1 das gesamte Intervall von zumindest einem ersten Unit Interval UI1 umfasst. Das heißt, die Versatzkalibrierungslogik 260 kann es dem Impulsgenerator 240 erlauben, das erste Impulssignal P1 während einer Zeit auszugeben, die 6 bis 12 Unit Intervals entspricht, oder während einer Zeit, die länger ist als die Zeit, die 6 bis 12 Unit Intervals entspricht.The first pulse signal can accordingly P1 are output during a time corresponding to 6 to 12 unit intervals or during a time longer than the time corresponding to 6 to 12 unit intervals so that the first pulse signal P1 the entire interval of at least one first unit interval UI1. That is, the offset calibration logic 260 it can the pulse generator 240 allow the first pulse signal P1 output for a time equal to 6 to 12 unit intervals, or for a time longer than the time equal to 6 to 12 unit intervals.

Die Versatzkalibrierungslogik 260 kann basierend auf dem ersten Impulssignal P1 den vierten Code CD4, welcher der längsten Zeitdauer von den vierten Codes CD4 entspricht, die von der Unit-Interval-Erfassungseinrichtung 250 empfangen wurden, als Länge des ersten Unit Intervals UI1 identifizieren. Nachdem eine vorgegebene Zeit abgelaufen ist, kann die Versatzkalibrierungslogik 260 das Auswahlsignal SEL steuern, um das zweite Impulssignal P2 auszuwählen.The offset calibration logic 260 can based on the first pulse signal P1 the fourth code CD4, which corresponds to the longest period of the fourth codes CD4 obtained by the unit interval detection means 250 were received, identify UI1 as the length of the first unit interval. After a predetermined time has elapsed, the offset calibration logic 260 the selection signal SEL control to the second pulse signal P2 to select.

In einem anderen Beispiel kann die Versatzkalibrierungslogik 260 das erste Impulssignal P1 auswählen und das Auswahlsignal SEL halten, bis zumindest zwei der vierten Codes CD4 von der Unit-Interval-Erfassungseinrichtung 250 empfangen werden. Die Versatzkalibrierungslogik 260 kann den letzten vierten Code CD4 der zumindest zwei vierten Codes CD4 oder den vierten Code CD4, welcher der längsten Zeitdauer von den zumindest zwei vierten Codes CD4 entspricht, als dem ersten Unit Interval UI1 entsprechend identifizieren. Nachdem die zumindest zwei vierten Codes CD4 empfangen wurden, kann die Versatzkalibrierungslogik 260 das Auswahlsignal SEL steuern, um das zweite Impulssignal P2 auszuwählen.In another example, the offset calibration logic 260 the first pulse signal P1 select and the selection signal SEL hold until at least two of the fourth codes CD4 from the unit interval detector 250 be received. The offset calibration logic 260 can identify the last fourth code CD4 of the at least two fourth codes CD4 or the fourth code CD4, which corresponds to the longest period of the at least two fourth codes CD4, as corresponding to the first unit interval UI1. After the at least two fourth codes CD4 have been received, the offset calibration logic 260 the selection signal SEL control to the second pulse signal P2 to select.

In beispielhaften Ausführungsformen, in denen das erste Impulssignal P1 ausgewählt wird, kann die Versatzkalibrierungslogik 260, wenn das zweite Impulssignal P2 ausgewählt wird, das Auswahlsignal SEL während einer vorgegebenen Zeit halten oder bis die vierten Codes CD4 mit der vorgegebenen Anzahl empfangen wurden. Die Versatzkalibrierungslogik 260 kann den letzten vierten Code CD4 oder den vierten Code CD4, der der längsten Zeitdauer entspricht, als dem zweiten Unit Interval UI2 entsprechend identifizieren.In exemplary embodiments in which the first pulse signal P1 is selected, the offset calibration logic 260 when the second pulse signal P2 is selected, the selection signal SEL hold for a specified time or until the specified number of fourth codes CD4 have been received. The offset calibration logic 260 can identify the last fourth code CD4 or the fourth code CD4, which corresponds to the longest time period, as corresponding to the second unit interval UI2.

In beispielhaften Ausführungsformen, in denen das erste Impulssignal P1 ausgewählt wird, kann die Versatzkalibrierungslogik 260, wenn das dritte Impulssignal P3 ausgewählt wird, das Auswahlsignal SEL während einer vorgegebenen Zeit oder bis die vierten Codes CD4 mit der vorgegebenen Anzahl empfangen wurden halten. Die Versatzkalibrierungslogik 260 kann den letzten vierten Code CD4 oder den vierten Code CD4, der der längsten Zeitdauer entspricht, als dem dritten Unit Interval UI3 entsprechend identifizieren.In exemplary embodiments in which the first pulse signal P1 is selected, the offset calibration logic 260 when the third pulse signal P3 is selected, the selection signal SEL hold for a predetermined time or until the fourth codes CD4 have been received the predetermined number of times. The offset calibration logic 260 can identify the last fourth code CD4 or the fourth code CD4, which corresponds to the longest time period, as corresponding to the third unit interval UI3.

7 stellt ein Beispiel dar, in dem das erste Unit Interval UI1, das zweite Unit Interval UI2 und/oder das dritte Unit Interval UI3 in einer Richtung im Uhrzeigersinn angeordnet sind. Gemäß 5, 6 und 7 kann das erste Impulssignal P1 eine erste Länge entsprechend dem ersten Unit Interval UI1 aufweisen, das zweite Impulssignal P2 kann eine zweite Länge entsprechend dem zweiten Unit Interval UI2 aufweisen und/oder das dritte Impulssignal P3 kann eine dritte Länge entsprechend dem dritten Unit Interval UI3 aufweisen. 7th shows an example in which the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3 are arranged in a clockwise direction. According to 5 , 6th and 7th can be the first pulse signal P1 have a first length corresponding to the first unit interval UI1, the second pulse signal P2 can have a second length corresponding to the second unit interval UI2 and / or the third pulse signal P3 can have a third length corresponding to the third unit interval UI3.

In beispielhaften Ausführungsformen, in denen die erste Länge, die zweite Länge und/oder die dritte Länge im Uhrzeigersinn angeordnet sind, wie in 7 dargestellt, ist die Richtung im Uhrzeigersinn eine Richtung, die der dritten Länge zugewandt ist, welche die längste ist, ausgehend von der erste Länge, welche die kürzeste ist, über die zweite Länge, welche in der Mitte liegt. Wie in 5 dargestellt, kann die Richtung im Uhrzeigersinn als eine Richtung erscheinen, in der eine Länge zunimmt, wenn ein Signal einer Signalleitung (z. B. der dritten Signalleitung SL3) bezüglich Signalen der verbleibenden Signalleitungen (z. B. der ersten und zweiten Signalleitung SL1 und SL2) verzögert ist.In exemplary embodiments in which the first length, the second length and / or the third length are arranged in a clockwise direction, as in FIG 7th As shown, the clockwise direction is a direction facing the third length, which is the longest, from the first length, which is the shortest, through the second length, which is in the middle. As in 5 shown, the clockwise direction may appear as a direction in which a length increases when a signal of a signal line (e.g., the third signal line SL3 ) with respect to signals of the remaining signal lines (e.g. the first and second signal lines SL1 and SL2 ) is delayed.

8 stellt ein Beispiel von Signalen dar, die mit der zweiten elektronischen Vorrichtung 200 assoziiert sind, wenn ein Versatz eines zweiten Typen vorhanden ist. Gemäß 1, 3 und 8 kann bei einem Versatz eines zweiten Typs ein Signal aus Signalen der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 bezüglich der verbleibenden Signale vorverlegt werden. In beispielhaften Ausführungsformen kann das Signal der dritten Signalleitung SL3 bezüglich der Signale der ersten Signalleitung SL1 und der zweiten Signalleitung SL2 vorverlegt werden. 8th FIG. 10 illustrates an example of signals generated by the second electronic device 200 are associated when there is an offset of a second type. According to 1 , 3 and 8th In the event of an offset of a second type, a signal can be generated from signals of the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 be brought forward with respect to the remaining signals. In exemplary embodiments, the signal of the third signal line SL3 with respect to the signals of the first signal line SL1 and the second signal line SL2 be brought forward.

Übergangszeiten des Signals der dritten Signalleitung SL3 können bezüglich der ersten Zeit T1 bis zur neunten Zeit T9 vorverlegt werden. In 5 werden dick gestrichelte Linien verwendet, um Steuerzeiten hervorzuheben, zu denen das Signal der dritten Signalleitung SL3 übergeht.Transition times of the signal of the third signal line SL3 can regarding the first time T1 until the ninth time T9 be brought forward. In 5 Thick dashed lines are used to highlight timing at which the third signal line signal SL3 transforms.

Da das Signal der dritten Signalleitung SL3 vorverlegt wird, kann eine Zeitdauer des ersten Unit Intervals UI1, das von dem siebten Signal S7 erfasst wird, länger sein als eine Zeitdauer eines Unit Intervals 1 UI, das gleich jenem aus 4 ist. Eine Zeitdauer des zweiten Unit Intervals UI2, das von dem achten Signal S8 erfasst wird, kann gleich einer Zeitdauer eines Unit Intervals 1 UI sein, das gleich jenem aus 4 ist. Eine Zeitdauer des dritten Unit Intervals UI3, das von dem neunten Signal S9 erfasst wird, kann kürzer sein als eine Zeitdauer eines Unit Intervals 1 UI, das gleich jenem aus 4 ist.As the signal of the third signal line SL3 is brought forward, a time duration of the first unit interval UI1, which is from the seventh signal S7 is recorded, be longer than a period of a unit interval 1 UI, the same as that 4th is. A time duration of the second unit interval UI2 that of the eighth signal S8 is detected, can be equal to a duration of a unit interval 1 UI be the same as that from 4th is. A time duration of the third unit interval UI3, which is from the ninth signal S9 is detected, can be shorter than a period of a unit interval 1 UI, the same as that 4th is.

In beispielhaften Ausführungsformen kann der Impulsgenerator 240 das Impulssignal „P“ ausgeben, das ein Impulssignal des ersten Unit Intervals UI1, ein Impulssignal des zweiten Unit Intervals UI2 und ein Impulssignal des dritten Unit Intervals UI3 umfasst, indem er abwechselnd das siebte Signal S7, das achte Signal S8 und/oder das neunte Signal S9 ausgibt. Die Unit-Interval-Erfassungseinrichtung 250 kann Zeitdauern des ersten Unit Intervals UI1, des zweiten Unit Intervals UI2 und/oder des dritten Unit Intervals UI3 aus dem Impulssignal „P“ erfassen.In exemplary embodiments, the pulse generator 240 the pulse signal " P. “, Which comprises a pulse signal of the first unit interval UI1, a pulse signal of the second unit interval UI2 and a pulse signal of the third unit interval UI3 by alternately generating the seventh signal S7 , the eighth signal S8 and / or the ninth signal S9 issues. The unit interval acquisition device 250 can be durations of the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3 from the pulse signal " P. " capture.

9 stellt ein Beispiel des Impulssignals „P“ dar, wenn ein Versatz eines zweiten Typen vorhanden ist. Gemäß 1, 3, 8 und 9 kann, wenn das siebte Signal S7 ausgewählt wird, der Impulsgenerator 240 einen Abschnitt des siebten Signals S7 als erstes Impulssignal P1 ausgeben, das ein Abschnitt des Impulssignals „P“ ist. Wenn das achte Signal S8 ausgewählt wird, kann der Impulsgenerator 240 einen Abschnitt des achten Signals S8 als zweites Impulssignal P2 ausgeben, das ein Abschnitt des Impulssignals „P“ ist. Wenn das neunte Signal S9 ausgewählt wird, kann der Impulsgenerator 240 einen Abschnitt des neunten Signals S9 als drittes Impulssignal P3 ausgeben, das ein Abschnitt des Impulssignals „P“ ist. 9 provides an example of the pulse signal " P. “If there is an offset of a second type. According to 1 , 3 , 8th and 9 can when the seventh signal S7 is selected, the pulse generator 240 a portion of the seventh signal S7 as the first pulse signal P1 output that a section of the pulse signal " P. “Is. When the eighth signal S8 is selected, the pulse generator can 240 a portion of the eighth signal S8 as a second pulse signal P2 output that a section of the pulse signal " P. “Is. When the ninth signal S9 is selected, the pulse generator can 240 a portion of the ninth signal S9 as a third pulse signal P3 output that a section of the pulse signal " P. “Is.

Wie unter Bezugnahme auf 8 und 9 beschrieben, kann die Versatzkalibrierungslogik 260 das erste Impulssignal PI, das zweite Impulssignal P2 und/oder das dritte Impulssignal P3 sequenziell auswählen, und kann das Auswahlsignal SEL während einer vorgegebenen Zeit oder bis die vierten Codes CD4 mit einer vorgegebenen Häufigkeit empfangen werden, halten. Die Versatzkalibrierungslogik 260 kann den letzten vierten Code CD4 oder den vierten Code CD4, der der längsten Zeitdauer entspricht, als dem zweiten Unit Interval UI2 entsprechend identifizieren.As referring to 8th and 9 described, the offset calibration logic 260 the first pulse signal PI, the second pulse signal P2 and / or the third pulse signal P3 sequentially, and can select the selection signal SEL for a predetermined time or until the fourth codes CD4 are received a predetermined number of times. The offset calibration logic 260 can identify the last fourth code CD4 or the fourth code CD4, which corresponds to the longest time period, as corresponding to the second unit interval UI2.

10 stellt ein Beispiel dar, in dem das erste Unit Interval UI1, das zweite Unit Interval UI2 und/oder das dritte Unit Interval UI3 in einer Richtung im Uhrzeigersinn angeordnet sind. Gemäß 8, 9 und 10 kann das erste Impulssignal P1 eine sechste Länge entsprechend dem ersten Unit Interval UI1 aufweisen, das zweite Impulssignal P2 kann eine fünfte Länge entsprechend dem zweiten Unit Interval UI2 aufweisen und/oder das dritte Impulssignal P3 kann eine vierte Länge entsprechend dem dritten Unit Interval UI3 aufweisen. 10 shows an example in which the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3 are arranged in a clockwise direction. According to 8th , 9 and 10 can be the first pulse signal P1 have a sixth length corresponding to the first unit interval UI1, the second pulse signal P2 can have a fifth length corresponding to the second unit interval UI2 and / or the third pulse signal P3 can have a fourth length corresponding to the third unit interval UI3.

In beispielhaften Ausführungsformen, in denen die vierte Länge, die fünfte Länge und/oder die sechste Länge in der Richtung im Uhrzeigersinn angeordnet werden, wie in 10 dargestellt, ist die Richtung im Uhrzeigersinn eine Richtung, die der vierten Länge zugewandt ist, welche die kürzeste ist, ausgehend von der sechsten Länge, welche die längste ist, über die fünfte Länge, welche in der Mitte liegt. Wie in 8 dargestellt, kann die Richtung im Uhrzeigersinn als eine Richtung erscheinen, in der eine Länge abnimmt, wenn ein Signal einer Signalleitung (z. B. der dritten Signalleitung SL3) bezüglich Signalen der verbleibenden Signalleitungen (z. B. der ersten und zweiten Signalleitung SL1 und SL2) vorgezogen wird.In exemplary embodiments in which the fourth length, the fifth length and / or the sixth length are arranged in the clockwise direction, as in FIG 10 As shown, the clockwise direction is a direction facing the fourth length, which is the shortest, from the sixth length, which is the longest, through the fifth length, which is in the middle. As in 8th shown, the clockwise direction may appear as a direction in which a length decreases when a signal of a signal line (e.g., the third signal line SL3 ) with respect to signals of the remaining signal lines (e.g. the first and second signal lines SL1 and SL2 ) is preferred.

11 stellt ein Beispiel eines Verfahrens dar, in dem die Versatzkalibrierungslogik 260 einen Versatzkalibrierungsvorgang durchführt. Gemäß 1 und 11 kann die Versatzkalibrierungslogik 260 in Vorgang S210 Längen des ersten Unit Intervals UI1, des zweiten Unit Intervals UI2 und/oder des dritten Unit Intervals UI3 erfassen. 11 Figure 3 illustrates an example of a method in which the offset calibration logic 260 performs an offset calibration process. According to 1 and 11 can the offset calibration logic 260 in process S210 Detect lengths of the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3.

In Vorgang S220 kann die Versatzkalibrierungslogik 260 einen Durchschnitt aus Differenzen zwischen den Längen des ersten Unit Intervals UI1, des zweiten Unit Intervals UI2 und/oder des dritten Unit Intervals UI3 berechnen. Zum Beispiel kann die Versatzkalibrierungslogik 260 eine mittlere Länge, eine lange Länge, die länger ist als die mittlere Länge, und eine kurze Länge, die kürzer ist als die mittlere Länge, aus den Längen des ersten Unit Intervals UI1, des zweiten Unit Intervals UI2 und/oder des dritten Unit Intervals UI3 erfassen.In process S220 can the offset calibration logic 260 calculate an average of differences between the lengths of the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3. For example, the offset calibration logic 260 a medium length, a long length which is longer than the medium length, and a short length which is shorter than the medium length, from the lengths of the first unit interval UI1, the second unit interval UI2 and / or the third unit interval Capture UI3.

Die Versatzkalibrierungslogik 260 kann eine erste Differenz zwischen der mittleren Länge und der langen Länge und eine zweite Differenz zwischen der mittleren Länge und der kurzen Länge berechnen. Die Versatzkalibrierungslogik 260 kann ferner eine dritte Differenz berechnen, die ein Durchschnitt der ersten Differenz und der zweiten Differenz ist.The offset calibration logic 260 can calculate a first difference between the medium length and the long length and a second difference between the medium length and the short length. The offset calibration logic 260 may further calculate a third difference that is an average of the first difference and the second difference.

In Vorgang S230 kann die Versatzkalibrierungslogik 260 eine Richtungsänderung der Längen des ersten Unit Intervals UI1, des zweiten Unit Intervals UI2 und/oder des dritten Unit Intervals UI3 entlang einer Richtung im Uhrzeigersinn erfassen. Zum Beispiel kann, wie unter Bezugnahme auf 7 beschrieben, in beispielhaften Ausführungsformen, in denen die Richtungsänderung die Richtung im Uhrzeigersinn ist, in der sich die Längen des ersten Unit Intervals UI1, des zweiten Unit Intervals UI2 und/oder des dritten Unit Intervals UI3 von der kürzesten zur längsten verändern, bestimmt werden, dass der Versatz des ersten Typen vorhanden ist.In process S230 can the offset calibration logic 260 detect a change in direction of the lengths of the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3 along a clockwise direction. For example, as referring to FIG 7th described, in exemplary embodiments in which the change in direction is the clockwise direction in which the lengths of the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3 change from the shortest to the longest, that the offset of the first type is present.

Gemäß einem anderen Beispiel kann, wie unter Bezugnahme auf 10 beschrieben, in beispielhaften Ausführungsformen, in denen die Richtungsänderung die Richtung im Uhrzeigersinn ist, in der sich die Länge des ersten Unit Intervals UI1, des zweiten Unit Intervals UI2 und/oder des dritten Unit Intervals UI3 von der längsten zur kürzesten verändert, bestimmt werden, dass der Versatz des zweiten Typen vorhanden ist.According to another example, as referring to FIG 10 described, in exemplary embodiments in which the change in direction is the clockwise direction in which the length of the first unit interval UI1, the second unit interval UI2 and / or the third unit interval UI3 changes from the longest to the shortest, are determined, that the offset of the second type is present.

Wenn in Vorgang S240 bestimmt wird, dass der Versatz des ersten Typen vorhanden ist, wird Vorgang S250 durchgeführt. Wenn in Vorgang S240 bestimmt wird, dass der Versatz des zweiten Typen vorhanden ist, wird Vorgang S260 durchgeführt.When in process S240 Determining that the offset of the first type is present becomes operation S250 carried out. When in process S240 determining that the second type offset is present is operation S260 carried out.

Wenn der Versatz des ersten Typen vorhanden ist, wie in 5 dargestellt, kann der Versatz kalibriert werden, indem das dritte Signal S3 verzögert wird. Das dritte Signal S3 wird nicht verwendet, um das zweite Unit Interval UI2 entsprechend der mittleren Länge zu erzeugen. Das heißt, wenn der Versatz des ersten Typen vorhanden ist, kann in Vorgang S250 ein Signal, das nicht zum Berechnen eines Unit Intervals der mittleren Länge verwendet wird, aus dem ersten Signal S1, dem zweiten Signal S2 und/oder dem dritten Signal S3 als Ziel für eine Versatzkalibrierung ausgewählt werden.If there is the offset of the first type, as in 5 shown, the offset can be calibrated by taking the third signal S3 is delayed. The third signal S3 is not used to generate the second Unit Interval UI2 corresponding to the mean length. That is, if the offset of the first type is present, it can go into operation S250 a signal that is not used to calculate a unit interval of the mean length from the first signal S1 , the second signal S2 and / or the third signal S3 can be selected as the target for an offset calibration.

Wenn der Versatz des zweiten Typen vorhanden ist, wie in 8 dargestellt, kann der Versatz kalibriert werden, indem das zweite Signal S2 und/oder das dritte Signal S3 verzögert wird. Das zweite Signal S2 und/oder das dritte Signal S3 werden verwendet, um das zweite Unit Interval UI2 entsprechend der mittleren Länge zu erzeugen. Das heißt, wenn der Versatz des zweiten Typen vorhanden ist, können in Vorgang S260 Signale, die zum Berechnen eines Unit Intervals der mittleren Länge verwendet werden, aus dem ersten Signal S1, dem zweiten Signal S2 und/oder dem dritten Signal S3 als Ziel für eine Versatzkalibrierung ausgewählt werden.If there is the offset of the second type, as in 8th shown, the offset can be calibrated by taking the second signal S2 and / or the third signal S3 is delayed. The second signal S2 and / or the third signal S3 are used to generate the second unit interval UI2 corresponding to the mean length. That is, if the offset of the second type is present, you can go into operation S260 Signals used to calculate a unit interval of the mean length from the first signal S1 , the second signal S2 and / or the third signal S3 can be selected as the target for an offset calibration.

In Vorgang S270 kann die Versatzkalibrierungslogik 260 den Versatzkalibrierungsvorgang durchführen, indem sie das ausgewählte Signal bzw. die ausgewählten Signale um die dritte Differenz, die dem Durchschnitt entspricht, verzögert.In process S270 can the offset calibration logic 260 perform the offset calibration process by delaying the selected signal or signals by the third difference that corresponds to the average.

Die Beispiele der Versätze des ersten Typen und des zweiten Typen sind in 5 und 8 schematisch dargestellt. Steuerzeiten, wenn die Signale der ersten Signalleitung SL1, der zweiten Signalleitung SL2 und/oder der dritten Signalleitung SL3 umgeschaltet werden, können sich unterscheiden. Indem der Versatzkalibrierungsvorgang wiederholt wird, kann es die Versatzkalibrierungslogik 260 der erfinderischen Konzepte ermöglichen, beliebige Versatzarten durch drei oder weniger Versatzkalibrierungsvorgänge zu kalibrieren.The examples of the offsets of the first type and the second type are in 5 and 8th shown schematically. Control times when the signals of the first signal line SL1 , the second signal line SL2 and / or the third signal line SL3 can be switched. By repeating the offset calibration process, the offset calibration logic can 260 of the inventive concepts enable any type of offset to be calibrated by three or fewer offset calibration operations.

In beispielhaften Ausführungsformen kann die zweite elektronische Vorrichtung 200 eine Versatzkalibrierung mit der ersten elektronischen Vorrichtung 100 bei den Folgenden durchführen: Initialisierung, Reset bzw. Zurücksetzung, Auftreten eines Kommunikationsfehlers, ein reguläres Intervall, eine Änderung einer Umgebung, wie beispielsweise einer Temperatur oder Feuchtigkeit, oder Anweisungen eines Nutzers oder einer externen Vorrichtung.In exemplary embodiments, the second electronic device can 200 an offset calibration with the first electronic device 100 perform on the following: initialization, reset, occurrence of a communication error, a regular interval, a change in an environment such as a temperature or humidity, or instructions from a user or an external device.

12 stellt die Unit-Interval-Erfassungseinrichtung 250 gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar. Gemäß 1 und 12 kann die Unit-Interval-Erfassungseinrichtung 250 eine erste bis vierte Verzögerungszelle DC1 bis DC4 umfassen, einen ersten bis vierten Entscheidungsblock DB1 bis DB4 und/oder einen Encoder ENC. 12th represents the unit interval detection device 250 according to exemplary embodiments of the inventive concepts 1 and 12th can be the unit interval detection device 250 first through fourth delay cells DC1 to DC4 comprise a first through fourth decision block DB1 to DB4 and / or an encoder ENC .

Die erste bis vierte Verzögerungszelle DC1 bis DC4 kann jeweils zwei oder mehr Verzögerungseinheiten „D“ umfassen. In beispielhaften Ausführungsformen wird angenommen, dass die erste bis vierte Verzögerungszelle DC1 bis DC4 jeweils drei Verzögerungseinheiten „D“ umfassen kann, aber die Anzahl an Verzögerungseinheiten „D“ ist nicht beschränkt.The first through fourth delay cells DC1 to DC4 can have two or more delay units " D. "Include. In exemplary embodiments, it is assumed that the first through fourth delay cells DC1 to DC4 three delay units each " D. "But the number of delay units" D. “Is not limited.

Der erste bis vierte Entscheidungsblock DB1 bis DB4 kann eine Verzögerungszelle, bei der eine steigende Flanke des Impulssignals „P“ vorhanden ist, aus der ersten bis vierten Verzögerungszelle DC1 bis DC4 synchron mit einer fallende Flanke des Impulssignals „P“ erfassen. Ein Entscheidungsblock, der mit der Verzögerungszelle, in der die steigende Flanke vorhanden ist, aus der ersten bis vierten Verzögerungszelle DC1 bis DC4 verbunden ist, kann zum Beispiel einen Wert von „1“ ausgeben. Ein Entscheidungsblock, der mit einer Verzögerungszelle, in der die steigende Flanke nicht vorhanden ist, aus der ersten bis vierten Verzögerungszelle DC1 bis DC4 verbunden ist, kann zum Beispiel einen Wert von „0“ ausgeben.The first to fourth decision blocks DB1 to DB4 a delay cell in which a rising edge of the pulse signal " P. “Is present from the first through fourth delay cells DC1 to DC4 synchronous with a falling edge of the pulse signal " P. " capture. A decision block that corresponds to the delay cell in which the rising edge is present from the first through fourth delay cells DC1 to DC4 connected, for example, a value of " 1 " output. A decision block that starts with a delay cell in which the rising edge is not present from the first through fourth delay cells DC1 to DC4 can output a value of "0", for example.

Wenn der High-Pegel des Impulssignals „P“ in die erste Verzögerungszelle DC1 eingegeben wird, kann ein Anfang des Intervalls des High-Pegels, das heißt, die steigende Flanke, durch die Verzögerungseinheiten „D“ der ersten bis vierten Verzögerungszelle DC1 bis DC4 laufen. Wenn ein Ende des Intervalls des High-Pegels des Impulssignals „P“, das heißt, eine fallende Flanke des Impulssignals „p“ auftritt, kann ein Verzögerungsbetrag von Verzögerungszellen bis zu einer Verzögerungszelle, in der die steigende Flanke des Impulssignals „P“ umfasst ist, aus der ersten bis vierten Verzögerungszelle DC1 bis DC4 einer Zeitdauer des Intervalls des High-Pegels des Impulssignals „P“ entsprechen.If the high level of the pulse signal " P. “Into the first delay cell DC1 is entered, a start of the interval of the high level, that is, the rising edge, can be caused by the delay units " D. “The first through fourth delay cells DC1 to DC4 to run. If one end of the interval of the high level of the pulse signal " P. ", That is, a falling edge of the pulse signal" p "occurs, a delay amount from delay cells up to a delay cell in which the rising edge of the pulse signal" P. “Is comprised of the first through fourth delay cells DC1 to DC4 a duration of the interval of the high level of the pulse signal " P. " correspond.

Der Encoder ENC kann den vierten Code CD4 erzeugen, der eine binäre Zahl aus Werten von „0“ bis „1“ ist, die ausgehend von dem ersten bis vierten Entscheidungsblock DB 1 bis DB4 empfangen wird. Ein Beispiel ist in 12 dargestellt, wo die Anzahl an Verzögerungszellen „4“ ist und die Anzahl an Entscheidungsblöcken „4“ ist, aber die erfinderischen Konzepte sind nicht darauf beschränkt. Zum Beispiel kann die Anzahl an Verzögerungszellen und die Anzahl an Entscheidungsblöcken auf unterschiedliche Art und Weise modifiziert oder geändert werden.The encoder ENC can generate the fourth code CD4, which is a binary number made up of values from “0” to “1”, based on the first to fourth decision blocks DB 1 to DB4 Will be received. An example is in 12th shown where the number of delay cells is "4" and the number of decision blocks is " 4th “Is, but the inventive concepts are not limited to it. For example, the number of delay cells and the number of decision blocks can be modified or changed in various ways.

13 stellt eine Taktwiederherstellungsschaltung 400 gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar. Die Taktwiederherstellungsschaltung 400 aus 13 kann in der Taktwiederherstellungsschaltung 270 aus 1 umfasst sein. Gemäß 1 und 13 kann die Taktwiederherstellungsschaltung 400 eine Logikschaltung umfassen, die dazu fähig ist, das Taktsignal CLK basierend auf einem Übergang zu erzeugen, der bei dem vierten bis sechsten Signal S4, S5 und S6 auftritt. Zum Beispiel kann die Logikschaltung ein erstes bis sechstes Flip-Flop 411, 412, 421, 422, 431 und 432 sowie ein erstes bis viertes Logik-Gate 440, 450, 460 und 470 umfassen. 13th provides a clock recovery circuit 400 according to example embodiments of the inventive concepts. The clock recovery circuit 400 out 13th can in the clock recovery circuit 270 out 1 be included. According to 1 and 13th can the clock recovery circuit 400 comprise a logic circuit capable of generating the clock signal CLK based on a transition occurring in the fourth through sixth signals S4 , S5 and S6 occurs. For example, the logic circuit can have first through sixth flip-flops 411 , 412 , 421 , 422 , 431 and 432 as well as a first through fourth logic gate 440 , 450 , 460 and 470 include.

Das erste und zweite Flip-Flop 411 und 412 kann ansprechend auf einen Übergang des vierten Signals S4 einen logischen Wert eines logischen Highs VH (z. B. einen Wert einer Logik „1“) ausgeben. Das erste Logik-Gate 440 kann Ausgaben des ersten und des zweiten Flip-Flops 411 und 412 kombinieren. Entsprechend kann das erste Logik-Gate 440 einen Wert einer Logik „1“ ausgeben, wenn das vierte Signal S4 übergeht.The first and second flip-flops 411 and 412 may be responsive to a transition of the fourth signal S4 a logical value of a logical high VH (e.g. a value of a logic " 1 ") output. The first logic gate 440 can output the first and second flip-flops 411 and 412 combine. The first logic gate 440 a value of a logic " 1 “Output when the fourth signal S4 transforms.

Das dritte und vierte Flip-Flop 421 und 422 kann ansprechend auf einen Übergang des fünften Signals S5 einen logischen Wert eines logischen Highs VH (z. B. einen Wert einer Logik „1“) ausgeben. Das zweite Logik-Gate 450 kann Ausgaben des dritten und des vierten Flip-Flops 421 und 422 kombinieren. Entsprechend kann das zweite Logik-Gate 450 einen Wert einer Logik „1“ ausgeben, wenn das fünfte Signal S5 übergeht.The third and fourth flip-flop 421 and 422 may be responsive to a transition of the fifth signal S5 a logical value of a logical high VH (e.g. a value of a logic " 1 ") output. The second logic gate 450 can output the third and fourth flip-flops 421 and 422 combine. The second logic gate can 450 a value of a logic " 1 “Output when the fifth signal S5 transforms.

Das fünfte und sechste Flip-Flop 431 und 432 kann ansprechend auf einen Übergang des sechsten Signals S6 einen logischen Wert eines logischen Highs VH (z. B. einen Wert einer Logik „1“) ausgeben. Das dritte Logik-Gate 460 kann Ausgaben des fünften und des sechsten Flip-Flops 431 und 432 kombinieren. Entsprechend kann das dritte Logik-Gate 460 einen Wert einer Logik „1“ ausgeben, wenn das sechste Signal S6 übergeht.The fifth and sixth flip-flop 431 and 432 may be responsive to a transition of the sixth signal S6 a logical value of a logical high VH (e.g. a value of a logic " 1 ") output. The third logic gate 460 can output the fifth and sixth flip-flops 431 and 432 combine. The third logic gate can 460 a value of a logic " 1 “Output when the sixth signal S6 transforms.

Das vierte Logik-Gate 470 kann Ausgaben des ersten, zweiten und/oder dritten Logik-Gates 440, 450 und 460 kombinieren. Entsprechend kann das vierte Logik-Gate 470 einen Wert einer Logik „1“ ansprechend auf Übergänge ausgeben, die bei dem vierten, fünften und sechsten Signal S4, S5 und S6 auftreten. Allerdings kann das vierte Logik-Gate 470 ansprechend auf den ersten Übergang des vierten, fünften und sechsten Signals S4, S5 und S6 einen Wert einer Logik „1“ ausgeben und kann durch Übergänge nach dem ersten Übergang nicht beeinträchtigt werden.The fourth logic gate 470 can output the first, second and / or third logic gates 440 , 450 and 460 combine. The fourth logic gate can accordingly 470 a value of a logic " 1 “In response to transitions occurring on the fourth, fifth, and sixth signals S4 , S5 and S6 occur. However, the fourth logic gate can 470 responsive to the first transition of the fourth, fifth and sixth signals S4 , S5 and S6 output a value of a logic "1" and cannot be affected by transitions after the first transition.

Das vierte Logik-Gate 470 kann das Taktsignal CLK ausgeben, das durch das erste bis sechste Flip-Flop 411, 412, 421, 422, 431 und 432 und das erste bis vierte Logik-Gate 440, 450, 460 und 470 erzeugt wird. Zum Beispiel kann ein Wert einer Logik „1“ des Taktsignals CLK, das aus dem vierten Logik-Gate 470 ausgegeben wird, eine erste Flanke (z. B. eine steigende Flanke) des Taktsignals CLK schaffen.The fourth logic gate 470 can output the clock signal CLK generated by the first to sixth flip-flops 411 , 412 , 421 , 422 , 431 and 432 and the first through fourth logic gates 440 , 450 , 460 and 470 is produced. For example, a value of a logic " 1 “Of the clock signal CLK coming from the fourth logic gate 470 is output, create a first edge (e.g. a rising edge) of the clock signal CLK.

Eine Verzögerungsschaltung 480 kann das Taktsignal CLK empfangen, das aus dem vierten Logik-Gate 470 ausgegeben wird. Die Verzögerungsschaltung 480 kann das empfangene Signal verzögern, um ein Reset-Signal RST auszugeben. Die Verzögerungsschaltung 480 kann das Taktsignal CLK empfangen und Verzögerungseinheiten „D“ umfassen, die sequenziell verbunden sind.A delay circuit 480 can receive the clock signal CLK coming from the fourth logic gate 470 is issued. The delay circuit 480 can delay the received signal to output a reset signal RST. The delay circuit 480 can receive the clock signal CLK and delay units " D. "Which are connected sequentially.

Das erste bis sechste Flip-Flop 411, 412, 421, 422, 431 und 432 kann ansprechend auf das Reset-Signal RST zurückgesetzt werden. Da das erste bis sechste Flip-Flop 411, 412, 421, 422, 431 und 432 zurückgesetzt werden, können das erste bis vierte Logik-Gate 440, 450, 460 und 470 Werte einer Logik „0“ ausgeben. Ein Wert einer Logik „0“ des Taktsignals CLK, das aus dem Logik-Gate 470 ausgegeben wird, kann eine zweite Flanke (z. B. eine fallende Flanke) des Taktsignals CLK schaffen. Entsprechend kann das Taktsignal CLK ansprechend auf das Reset-Signal RST die zweite Flanke aufweisen.The first through sixth flip-flops 411 , 412 , 421 , 422 , 431 and 432 can be reset in response to the reset signal RST. Since the first through sixth flip-flops 411 , 412 , 421 , 422 , 431 and 432 the first to fourth logic gates can be reset 440 , 450 , 460 and 470 Output logic "0" values. A value of a logic “0” of the clock signal CLK, which comes from the logic gate 470 is output, can create a second edge (e.g. a falling edge) of the clock signal CLK. Correspondingly, the clock signal CLK can have the second edge in response to the reset signal RST.

Ein Verzögerungsbetrag der Verzögerungseinheiten „D“ der Verzögerungsschaltung 480 kann basierend auf dem fünften Code CD5 angepasst werden. Die Verzögerungsschaltung 480 kann das Reset-Signal RST ausgeben, indem sie das Taktsignal CLK um einen Gesamtverzögerungsbetrag von Verzögerungseinheiten „D“ verzögert, deren Anzahl gleich der Anzahl an Verzögerungszellen ist, die durch den fünften Code CD5 angegeben wird.A delay amount of the delay units " D. “The delay circuit 480 can based on the fifth code CD5. The delay circuit 480 can output the reset signal RST by increasing the clock signal CLK by a total delay amount of delay units " D. “Delayed, the number of which is equal to the number of delay cells indicated by the fifth code CD5.

Der Gesamtverzögerungsbetrag der Verzögerungsschaltung 480 kann in einem Bereich von 0,35 UI bis 0,6 UI liegen. Das heißt, das Taktsignal CLK kann zu dem High-Pegel übergehen, wenn ein Unit Interval UIbeginnt, und kann nach einer Zeit, die in dem Bereich von 0,35 UI bis 0,6 UI liegt, zu dem Low-Pegel übergehen.The total delay amount of the delay circuit 480 can range from 0.35 UI to 0.6 UI. That is, the clock signal CLK can transition to the high level when a unit interval UI begins, and may transition to the low level after a time which is in the range from 0.35 UI to 0.6 UI.

Zum Beispiel kann ein Verzögerungsbetrag der Verzögerungseinheit „D“ aus 12 gleich einem Verzögerungsbetrag der Verzögerungseinheit „D“ der Verzögerungsschaltung 480 sein. In beispielhaften Ausführungsformen, in denen eine Verzögerungszelle aus 12 drei Verzögerungseinheiten „D“ umfasst, kann ein Verhältnis eines Verzögerungsbetrags der Verzögerungseinheit „D“ der Verzögerungsschaltung 480 zu einem Verzögerungsbetrag einer Verzögerungszelle 1:3 betragen.For example, a delay amount of the delay unit " D. " out 12th equal to a delay amount of the delay unit " D. “The delay circuit 480 be. In exemplary embodiments in which a delay cell is made 12th three delay units " D. ", A ratio of a delay amount of the delay unit" D. “The delay circuit 480 to a delay amount of a delay cell 1: 3.

In beispielhaften Ausführungsformen, in denen der fünfte Code CD5, der 1 UI Informationen einer Einheit einer Verzögerungszelle angibt, die durch die Unit-Interval-Erfassungseinrichtung 250 erfasst wurde, bei der Verzögerungsschaltung 480 einer Einheit der Verzögerungseinheit „D“ angewendet wird, kann ein Verzögerungsbetrag der Verzögerungsschaltung 480 0,33 UI betragen. Unter Berücksichtigung einer zusätzlichen Verzögerung durch assoziierte Schaltungen kann der Verzögerungsbetrag der Verzögerungsschaltung 480 0,33 UI überschreiten und kann in einem oben beschriebenen Bereich von 0,35 UI bis 0,6 UI liegen.In exemplary embodiments, in which the fifth code CD5, the 1 UI, specifies information of a unit of a delay cell that is determined by the unit interval detection device 250 was detected at the delay circuit 480 a unit of the delay unit " D. “Is applied, a delay amount of the delay circuit 480 0.33 UI. Taking into account an additional delay caused by associated circuits, the delay amount of the delay circuit 480 Exceed 0.33 UI and can be in a range of 0.35 UI to 0.6 UI described above.

14 stellt eine Datenwiederherstellungsschaltung 500 gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar. Die Datenwiederherstellungsschaltung 500 aus 14 kann in der Datenwiederherstellungsschaltung 280 aus 1 umfasst sein. Gemäß 1 und 14 kann die Datenwiederherstellungsschaltung 500 eine erste, zweite und/oder dritte Verzögerungsschaltung 510, 520 und 530 und/oder ein erstes, zweites und/oder drittes Flip-Flop 540, 550 und 560 umfassen. 14th provides a data recovery circuit 500 according to exemplary embodiments of the inventive concepts. The data recovery circuit 500 out 14th can in the data recovery circuit 280 out 1 be included. According to 1 and 14th can the data recovery circuit 500 a first, second and / or third delay circuit 510 , 520 and 530 and / or a first, second and / or third flip-flop 540 , 550 and 560 include.

Die Datenwiederherstellungsschaltung 500 kann das vierte, fünfte und sechste Signal S4, S5 und S6 durch jeweils die erste, zweite und/oder dritte Verzögerungsschaltung 510, 520 und 530 verzögern. Die erste, zweite und/oder dritte Verzögerungsschaltung 510, 520 und 530 kann jeweils Verzögerungseinheiten „D“ umfassen. Die erste, zweite und/oder dritte Verzögerungsschaltung 510, 520 und 530 kann jeweils das vierte, fünfte und/oder sechste Signal S4, S5 und S6 basierend auf dem fünften Code CD5 verzögern.The data recovery circuit 500 can do the fourth, fifth and sixth signal S4 , S5 and S6 by the first, second and / or third delay circuit, respectively 510 , 520 and 530 delay. The first, second and / or third delay circuit 510 , 520 and 530 can each delay units " D. "Include. The first, second and / or third delay circuit 510 , 520 and 530 can be the fourth, fifth and / or sixth signal S4 , S5 and S6 delay based on the fifth code CD5.

Die erste, zweite und/oder dritte Verzögerungsschaltung 510, 520 und 530 kann jeweils das vierte, fünfte und/oder sechste Signal S4, S5 und S6 um einen Verzögerungsbetrag von Verzögerungseinheiten „D“ verzögern, deren Anzahl gleich oder ähnlich der Anzahl an Verzögerungszellen ist, die durch den fünften Code CD5 angegeben wird. Entsprechend können die erste, zweite und/oder dritte Verzögerungsschaltung 510, 520 und 530 jeweils in einem Bereich von 0,35 UI bis 0,6 UI liegen.The first, second and / or third delay circuit 510 , 520 and 530 can be the fourth, fifth and / or sixth signal S4 , S5 and S6 by a delay amount of delay units " D. “Delay, the number of which is equal to or similar to the number of delay cells indicated by the fifth code CD5. Accordingly, the first, second and / or third delay circuit 510 , 520 and 530 each range from 0.35 UI to 0.6 UI.

Die Datenwiederherstellungsschaltung 500 kann eine Logikschaltung umfassen, die dazu fähig ist, die Empfangssignale RS1, RS2 und RS3 zu erzeugen. Die Logikschaltung kann zum Beispiel das erste, zweite und/oder dritte Flip-Flop 540, 550 und 560 umfassen. Das erste, zweite und/oder dritte Flip-Flop 540, 550 und 560 kann jeweils das verzögerte vierte, fünfte und/oder sechste Signal S4, S5 und S6 empfangen. Das erste, zweite und/oder dritte Flip-Flop 540, 550 und 560 kann das Taktsignal CLK von der Taktwiederherstellungsschaltung 400 empfangen.The data recovery circuit 500 may comprise a logic circuit capable of generating the reception signals RS1, RS2 and RS3. The logic circuit can, for example, be the first, second and / or third flip-flop 540 , 550 and 560 include. The first, second and / or third flip-flop 540 , 550 and 560 can each be the delayed fourth, fifth and / or sixth signal S4 , S5 and S6 receive. The first, second and / or third flip-flop 540 , 550 and 560 can receive the clock signal CLK from the clock recovery circuit 400 receive.

Das erste, zweite und/oder dritte Flip-Flop 540, 550 und 560 kann jeweils ansprechend auf das Taktsignal CLK operieren (z. B. ansprechend auf eine erste Flanke des Taktsignals CLK). Zum Beispiel kann das erste, zweite und/oder dritte Flip-Flop 540, 550 und 560 jeweils das verzögerte vierte, fünfte und/oder sechste Signal S4, S5 und S6 ansprechend auf das Taktsignal CLK einrasten. Als Folge der Einrastoperation kann das erste, zweite und/oder dritte Flip-Flop 540, 550 und 560 jeweils das erste, zweite und/oder dritte Empfangssignal RS1, RS2 und RS3 ausgeben.The first, second and / or third flip-flop 540 , 550 and 560 can operate in response to the clock signal CLK (e.g. in response to a first edge of the clock signal CLK). For example, the first, second, and / or third flip-flop 540 , 550 and 560 the delayed fourth, fifth and / or sixth signal, respectively S4 , S5 and S6 lock in response to the clock signal CLK. As a result of the latching operation, the first, second and / or third flip-flop 540 , 550 and 560 respectively output the first, second and / or third received signal RS1, RS2 and RS3.

Wie unter Bezugnahme auf 13 beschrieben, ist die steigende Flanke des Taktsignals CLK auf einen Startzeitpunkt des Unit Intervals UI abgestimmt. In der Datenwiederherstellungsschaltung 500 können jeweils das vierte, fünfte und/oder sechste Signal S4, S5 und S6 um einen Verzögerungsbetrag verzögert werden, der in dem Bereich von 0,35 UI bis 0,6 UI liegt.As referring to 13th described, the rising edge of the clock signal CLK is matched to a start time of the unit interval UI. In the data recovery circuit 500 can each use the fourth, fifth and / or sixth signal S4 , S5 and S6 be delayed by a delay amount that is in the range of 0.35 UI to 0.6 UI.

Zum Beispiel kann, wie unter Bezugnahme auf 13 beschrieben, ein Verzögerungsbetrag von 0,33 UI sichergestellt werden, indem ein Verzögerungsbetrag einer Einheit der Verzögerungseinheit „D“ angepasst wird, indem der fünfte Code CD5 verwendet wird, der 1 UI einer Einheit einer Verzögerungszelle angibt. Aufgrund einer zusätzlichen Verzögerung assoziierter Schaltungen kann ein Verzögerungsbetrag der ersten, zweiten und/oder dritten Verzögerungsschaltung 510, 520 und 530 jeweils in dem Bereich von 0,35 UI bis 0,6 UI liegen.For example, as referring to FIG 13th described, a delay amount of 0.33 UI can be ensured by adding a delay amount of one unit of the delay unit " D. “Is adjusted using the fifth code CD5, which indicates 1 UI of a unit of a delay cell. Due to an additional delay in associated circuits, a delay amount of the first, second, and / or third Delay circuit 510 , 520 and 530 each are in the range of 0.35 UI to 0.6 UI.

Entsprechend kann die Flanke des Taktsignals CLK innerhalb eines stabilen Intervalls ausgerichtet sein, nicht in einem Änderungsintervall des verzögerten vierten, fünften und/oder sechsten Signals S4, S5 und S6, und das erste, zweite und/oder dritte Empfangssignal RS1, RS2 und RS3 kann erfolgreich eingerastet werden.Correspondingly, the edge of the clock signal CLK can be aligned within a stable interval, not in a change interval of the delayed fourth, fifth and / or sixth signal S4 , S5 and S6 , and the first, second and / or third received signals RS1, RS2 and RS3 can be successfully locked.

15 stellt eine elektronische Vorrichtung 1000 gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte dar. Die elektronische Vorrichtung 1000 kann mit einer Datenverarbeitungsvorrichtung implementiert werden, die dazu fähig ist, ein von der MIPI Alliance vorgeschlagenes Schnittstellenprotokoll zu verwenden oder zu unterstützen. Die elektronische Vorrichtung 1000 kann zum Beispiel eine elektronische Vorrichtung sein, wie beispielsweise ein tragbares Kommunikations-Terminal, ein persönlicher digitaler Assistent (PDA), ein tragbarer Media Player (PMP), ein Smartphone, ein Tablet-Computer und eine Wearable-Vorrichtung. 15th represents an electronic device 1000 according to example embodiments of the inventive concepts. The electronic device 1000 can be implemented with a data processing device capable of using or supporting an interface protocol proposed by the MIPI Alliance. The electronic device 1000 For example, it can be an electronic device such as a portable communication terminal, a personal digital assistant (PDA), a portable media player (PMP), a smartphone, a tablet computer, and a wearable device.

Die elektronische Vorrichtung 1000 kann einen Anwendungsprozessor 1100, eine Anzeige 1220 und einen Bildsensor 1230 umfassen. Der Anwendungsprozessor 1100 kann einen DigRF-Master 1110, einen Display-Serial-Interface(DSI)-Host 1120, einen Camera-Serial-Interface(CSI)-Host 1130, eine physikalische Schicht 1140 und/oder eine Universal Flash Storage Host Controller Interface (UFS HCI) 1150 umfassen.The electronic device 1000 can be an application processor 1100 , an ad 1220 and an image sensor 1230 include. The application processor 1100 can be a DigRF master 1110 , a display serial interface (DSI) host 1120 , a camera serial interface (CSI) host 1130 , a physical layer 1140 and / or a Universal Flash Storage Host Controller Interface (UFS HCI) 1150 include.

Der DSI-Host 1120 kann mit einer DSI-Vorrichtung 1225 der Anzeige 1220 entsprechend der DSI kommunizieren. Eine Serialisierungseinrichtung SER kann zum Beispiel in dem DSI-Host 1120 implementiert werden, und eine Deserialisierungseinrichtung DES kann in der DSI-Vorrichtung 1225 implementiert werden. Die DSI kann zum Beispiel eine physikalische Schicht verwenden, die in der C-PHY-Spezifikation definiert ist, und der DSI-Host 1120 kann mit der DSI-Vorrichtung 1225 über drei oder mehr Kommunikationsleitungen kommunizieren.The DSI host 1120 can with a DSI device 1225 the display 1220 communicate in accordance with the DSI. A serialization device SER can for example be in the DSI host 1120 and a deserializer DES can be implemented in the DSI device 1225 implemented. For example, the DSI can use a physical layer defined in the C-PHY specification and the DSI host 1120 can with the DSI device 1225 communicate over three or more communication lines.

Der CSI-Host 1130 kann mit einer CSI-Vorrichtung 1235 des Bildsensors 1230 entsprechend der CSI kommunizieren. Es kann zum Beispiel eine Deserialisierungseinrichtung DES in dem CSI-Host 1130 implementiert sein und eine Serialisierungseinrichtung SER kann in der CSI-Vorrichtung 1235 implementiert sein. Die CSI kann zum Beispiel eine physikalische Schicht verwenden, die in der C-PHY-Spezifikation definiert ist, und der CSI-Host 1130 kann mit der CSI-Vorrichtung 1235 über drei oder mehr Kommunikationsleitungen kommunizieren.The CSI host 1130 can with a CSI device 1235 of the image sensor 1230 communicate according to the CSI. For example, there may be a deserializer DES in the CSI host 1130 be implemented and a serializer SER can be implemented in the CSI device 1235 be implemented. For example, the CSI can use a physical layer defined in the C-PHY specification and the CSI host 1130 can with the CSI device 1235 communicate over three or more communication lines.

Die elektronische Vorrichtung 1000 kann ferner einen Hochfrequenz(HF)-Chip 1240 umfassen, der mit dem Anwendungsprozessor 1100 kommuniziert. Der HF-Chip 1240 kann eine physikalische Schicht 1242, ein DigRF-Slave 1244 und/oder eine Antenne 1246 umfassen. Die physikalische Schicht 1242 des HF-Chips 1240 und die physikalische Schicht 1140 des Anwendungsprozessors 1100 können zum Beispiel entsprechend einer von der MIPI Alliance vorgeschlagenen DigRF-Schnittstelle Daten miteinander austauschen.The electronic device 1000 can also use a radio frequency (RF) chip 1240 include that with the application processor 1100 communicates. The RF chip 1240 can be a physical layer 1242 , a DigRF slave 1244 and / or an antenna 1246 include. The physical layer 1242 of the RF chip 1240 and the physical layer 1140 of the application processor 1100 can, for example, exchange data with one another in accordance with a DigRF interface proposed by the MIPI Alliance.

Die elektronische Vorrichtung 1000 kann ferner einen Arbeitsspeicher 1250 und eine embedded/Card-Speichervorrichtung 1255 umfassen. Der Arbeitsspeicher 1250 kann vorübergehend Daten speichern, die von dem Anwendungsprozessor 1100 verarbeitet wurden oder von diesem noch verarbeitet werden. Der Arbeitsspeicher 1250 kann einen flüchtigen Speicher umfassen, wie beispielsweise einen statischen Direktzugriffsspeicher (SRAM), einen dynamischen RAM (DRAM) oder einen synchronen DRAM (SDRAM) und/oder einen nichtflüchtigen Speicher umfassen, wie beispielweise einen Flash-Speicher, einen Phasenänderungs-RAM (PRAM), einen magnetoresistiven RAM (MRAM), einen resistiven RAM (ReRAM) oder einen ferroelektrischen RAM (FRAM).The electronic device 1000 can also have a working memory 1250 and an embedded / card memory device 1255 include. The RAM 1250 can temporarily store data sent by the application processor 1100 have been processed or are still being processed by it. The RAM 1250 may include volatile memory such as static random access memory (SRAM), dynamic RAM (DRAM) or synchronous DRAM (SDRAM) and / or non-volatile memory such as flash memory, phase change RAM (PRAM) , a magnetoresistive RAM (MRAM), a resistive RAM (ReRAM) or a ferroelectric RAM (FRAM).

Die embedded/Card-Speichervorrichtung 1255 kann Daten speichern, die von dem Anwendungsprozessor 1100 bereitgestellt werden, oder kann die gespeicherten Daten dem Anwendungsprozessor 1100 bereitstellen. Die embedded/Card-Speichervorrichtung 1255 kann einen nichtflüchtigen Speicher umfassen, der Daten unabhängig davon speichert, ob diesem eine Leistung zugeführt wird.The embedded / card storage device 1255 can store data sent by the application processor 1100 can be provided, or the stored data can be used by the application processor 1100 provide. The embedded / card storage device 1255 may include non-volatile memory that stores data regardless of whether power is supplied to it.

Die embedded/Card-Speichervorrichtung 1255 kann zum Beispiel mit dem Anwendungsprozessor 1100 entsprechend dem UFS-Kommunikationsprotokoll kommunizieren. In diesem Beispiel kann der Anwendungsprozessor 1100 eine Kommunikation mit der embedded/Card-Speichervorrichtung 1255 durch die UFS HCI 1150 verarbeiten.The embedded / card storage device 1255 can for example with the application processor 1100 communicate according to the UFS communication protocol. In this example, the application processor 1100 communication with the embedded / card memory device 1255 by the UFS HCI 1150 to process.

Die elektronische Vorrichtung 1000 kann mit einer externen Vorrichtung/System durch Kommunikationsmodule kommunizieren, wie beispielsweise Worldwide Interoperability for Microwave Access (WiMAX) 1260, Wireless Local Area Network (WLAN) 1262 und Ultra-Wideband (UWB) 1264. Die elektronische Vorrichtung 1000 kann ferner einen Lautsprecher 1270 und ein Mikrofon 1275 umfassen, die verwendet werden, um Sprachinformationen zu verarbeiten. Die elektronische Vorrichtung 1000 kann ferner eine Vorrichtung 1280 mit globalem Positionsbestimmungssystem (GPS) zur Verarbeitung von Positionsinformationen umfassen. Die elektronische Vorrichtung 1000 kann ferner einen Brückenchip 1290 zur Verwaltung einer Verbindung mit Peripherievorrichtungen umfassen.The electronic device 1000 can communicate with an external device / system through communication modules, such as Worldwide Interoperability for Microwave Access (WiMAX) 1260 , Wireless Local Area Network (WLAN) 1262 and Ultra-Wideband (UWB) 1264 . The electronic device 1000 can also have a loudspeaker 1270 and a microphone 1275 used to process speech information. The electronic device 1000 can also be a device 1280 with a global positioning system (GPS) for processing position information. The electronic device 1000 can also have a bridge chip 1290 for managing a connection with peripheral devices.

In den obigen beispielhaften Ausführungsformen werden Komponenten gemäß den erfinderischen Konzepten unter Verwendung der Begriffe „erste“, „zweite“, „dritte“ und dergleichen beschrieben. Allerdings können die Begriffe „erste“, „zweite“, „dritte“ und dergleichen verwendet werden, um Komponenten voneinander zu unterscheiden, und beschränken nicht die erfinderischen Konzepte. Zum Beispiel beinhalten die Begriffe „erste“, „zweite“, „dritte“ und dergleichen keine Reihenfolge oder numerische Bedeutung jeglicher Form.In the above exemplary embodiments, components according to the inventive concepts are described using the terms “first”, “second”, “third” and the like. However, the terms “first”, “second”, “third” and the like can be used to distinguish components from one another and do not limit the inventive concepts. For example, the terms “first”, “second”, “third” and the like do not include any order or numerical meaning of any form.

In den obigen beispielhaften Ausführungsformen werden Komponenten gemäß Ausführungsformen der erfinderischen Konzepte unter Verwendung von Blöcken beschrieben. Die Blöcke können als Verarbeitungsschaltung mit verschiedenen Hardware-Vorrichtungen implementiert werden, wie beispielsweise eine integrierte Schaltung, eine anwendungsspezifische IC (ASCI), ein Field Programmable Gate Array (FPGA) und eine Complex Programmable Logic Devices (CPLD), Firmware, die in Hardware-Vorrichtungen angesteuert wird, Software, wie beispielsweise eine Anwendung, oder eine Kombination aus Hardware-Vorrichtung und Software. Auch können die Blöcke Schaltungen umfassen, die mit Halbleiterelementen in einer integrierten Schaltung implementiert sind, oder als Intellectual Property (IP) angemeldete Schaltungen.In the above exemplary embodiments, components according to embodiments of the inventive concepts are described using blocks. The blocks can be implemented as processing circuitry with various hardware devices, such as an integrated circuit, an application-specific IC (ASCI), a field programmable gate array (FPGA) and a complex programmable logic device (CPLD), firmware that is embedded in hardware Devices is controlled, software, such as an application, or a combination of hardware device and software. The blocks can also include circuits that are implemented with semiconductor elements in an integrated circuit, or circuits registered as intellectual property (IP).

Gemäß den erfinderischen Konzepten wird eine Zeitdauer von Intervallen zwischen Übergangszeiten empfangener Signale erfasst und eine Differenz zwischen der Zeitdauer der Intervalle nimmt ab, indem Verzögerungsbeträge der empfangenen Signale angepasst werden. Entsprechend werden eine elektronische Vorrichtung, die dazu fähig ist, einen Versatz zu erfassen und zu kalibrieren, sowie ein Betriebsverfahren für die elektronische Vorrichtung geschaffen.According to the inventive concepts, a time duration of intervals between transition times of received signals is detected and a difference between the time duration of the intervals decreases by adjusting delay amounts of the received signals. Accordingly, an electronic device capable of detecting and calibrating displacement and an operating method for the electronic device are provided.

Während die erfinderischen Konzepte unter Bezugnahme auf beispielhafte Ausführungsformen derselben beschrieben wurden, wird es für einen Fachmann ersichtlich sein, dass verschiedene Veränderungen und Abwandlungen daran vorgenommen werden können, ohne von dem Geist und dem Umfang der erfinderischen Konzepte wie in den nachfolgenden Ansprüchen dargelegt abzuweichen.While the inventive concepts have been described with reference to exemplary embodiments thereof, it will be apparent to one skilled in the art that various changes and modifications can be made therein without departing from the spirit and scope of the inventive concepts as set forth in the following claims.

Claims (20)

Elektronische Vorrichtung aufweisend: eine Verarbeitungsschaltung, die eingerichtet ist, ein Signal einer ersten Signalleitung und ein Signal einer zweiten Signalleitung zu empfangen und eine Differenz zwischen dem Signal der ersten Signalleitung und dem Signal der zweiten Signalleitung als erstes Signal auszugeben; das Signal der zweiten Signalleitung und ein Signal einer dritten Signalleitung zu empfangen und eine Differenz zwischen dem Signal der zweiten Signalleitung und dem Signal der dritten Signalleitung als zweites Signal auszugeben; das Signal der dritten Signalleitung und das Signal der ersten Signalleitung zu empfangen und eine Differenz zwischen dem Signal der dritten Signalleitung und dem Signal der ersten Signalleitung als drittes Signal auszugeben; einen ersten Verzögerungsbetrag ansprechend auf einen ersten Code anzupassen und ein viertes Signal auszugeben, indem das erste Signal um den ersten Verzögerungsbetrag verzögert wird; einen zweiten Verzögerungsbetrag ansprechend auf einen zweiten Code anzupassen und ein fünftes Signal auszugeben, indem das zweite Signal um den zweiten Verzögerungsbetrag verzögert wird; einen dritten Verzögerungsbetrag ansprechend auf einen dritten Code anzupassen und ein sechstes Signal auszugeben, indem das drittes Signal um den dritten Verzögerungsbetrag verzögert wird; ein Impulssignal basierend auf dem vierten Signal, dem fünften Signal und dem sechsten Signal zu erzeugen; Intervalllängen des Impulssignals zu erfassen, die einen High-Pegel aufweisen, und vierte Codes auszugeben, welche jeweils die Intervalllängen angeben; und basierend auf den vierten Codes zumindest einen, den ersten Code, den zweiten Code und/oder den dritten Code, anzupassen.Electronic device comprising: a processing circuit which is arranged to receive a signal of a first signal line and a signal of a second signal line and output a difference between the signal of the first signal line and the signal of the second signal line as a first signal; receiving the signal of the second signal line and a signal of a third signal line and outputting a difference between the signal of the second signal line and the signal of the third signal line as a second signal; receive the signal of the third signal line and the signal of the first signal line and output a difference between the signal of the third signal line and the signal of the first signal line as a third signal; adjust a first delay amount in response to a first code and output a fourth signal by delaying the first signal by the first delay amount; adjust a second delay amount in response to a second code and output a fifth signal by delaying the second signal by the second delay amount; adjust a third delay amount in response to a third code and output a sixth signal by delaying the third signal by the third delay amount; generate a pulse signal based on the fourth signal, the fifth signal, and the sixth signal; To detect interval lengths of the pulse signal which have a high level and to output fourth codes which respectively indicate the interval lengths; and based on the fourth code to adapt at least one of the first code, the second code and / or the third code. Elektronische Vorrichtung nach Anspruch 1, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist: ein siebtes Signal zu erzeugen, indem eine Exklusiv-NOR-Operation bei dem vierten Signal und dem fünften Signal durchgeführt wird; ein achtes Signal zu erzeugen, indem eine Exklusiv-NOR-Operation bei dem fünften Signal und dem sechsten Signal durchgeführt wird; und ein neuntes Signal zu erzeugen, indem eine Exklusiv-NOR-Operation bei dem sechsten Signal und dem vierten Signal durchgeführt wird.Electronic device according to Claim 1 wherein the processing circuit is further configured to: generate a seventh signal by performing an exclusive NOR operation on the fourth signal and the fifth signal; generate an eighth signal by exclusive NOR operation on the fifth signal and the sixth signal; and generate a ninth signal by performing an exclusive NOR operation on the sixth signal and the fourth signal. Elektronische Vorrichtung nach Anspruch 2, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, das siebte Signal, das achte Signal und das neunte Signal sequenziell auszugeben.Electronic device according to Claim 2 wherein the processing circuit is further configured to sequentially output the seventh signal, the eighth signal and the ninth signal. Elektronische Vorrichtung nach Anspruch 3, wobei die Verarbeitungsschaltung ferner derart eingerichtet ist, dass die Intervalle mit dem High-Pegel mindestens zwei Mal ausgegeben werden, wenn das siebte Signal, das achte Signal oder das neunte Signal ausgegeben wird.Electronic device according to Claim 3 wherein the processing circuit is further set up in such a way that the intervals with the high level are output at least twice when the seventh signal, the eighth signal or the ninth signal is output. Elektronische Vorrichtung nach Anspruch 3, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, das siebte Signal, das achte Signal oder das neunte Signal während einer Zeit auszugeben, die zu einem Bereich von 6 bis 12 Unit Intervals gehört.Electronic device according to Claim 3 wherein the processing circuit is further configured to output the seventh signal, the eighth signal or the ninth signal during a time belonging to a range from 6 to 12 unit intervals. Elektronische Vorrichtung nach Anspruch 1, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, als Impulssignal ein erstes Impulssignal mit dem High-Pegel auszugeben, wenn das vierte Signal und das fünfte Signal bei einem Low-Pegel liegen, ein zweites Impulssignal mit dem High-Pegel, wenn das fünfte Signal und das sechste Signal bei dem Low-Pegel liegen, und ein drittes Impulssignal mit dem High-Pegel, wenn das sechste Signal und das vierte Signal bei dem Low-Pegel sind.Electronic device according to Claim 1 , wherein the processing circuit is further configured to output a first pulse signal with the high level as a pulse signal when the fourth signal and the fifth signal are at a low level, a second pulse signal with the high level when the fifth signal and the sixth signal is at the low level, and a third pulse signal is at the high level when the sixth signal and the fourth signal are at the low level. Elektronische Vorrichtung nach Anspruch 6, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, eine erste Länge eines Intervalls des High-Pegels des ersten Impulssignals, eine zweite Länge eines Intervalls des High-Pegels des zweiten Impulssignals und eine dritte Länge eines Intervalls des High-Pegels des dritten Impulssignals von der Erfassungseinrichtung durch die vierten Codes zu empfangen.Electronic device according to Claim 6 , wherein the processing circuit is further configured to receive a first length of an interval of the high level of the first pulse signal, a second length of an interval of the high level of the second pulse signal and a third length of an interval of the high level of the third pulse signal from the detection device by receiving the fourth codes. Elektronische Vorrichtung nach Anspruch 7, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist: eine erste Differenz zwischen Längen, die jeweils einer mittleren Länge und einer kurzen Länge, die kleiner ist als die mittlere Länge, entsprechen, aus der ersten Länge, der zweiten Länge und der dritten Länge zu erfassen, und eine zweite Differenz zwischen Längen, die jeweils der mittleren Länge und einer langen Länge, die größer ist als die mittlere Länge, entsprechen, aus der ersten Länge, der zweiten Länge und der dritten Länge zu erfassen; und eine dritte Differenz zu berechnen, die ein Durchschnitt der ersten Differenz und der zweiten Differenz ist.Electronic device according to Claim 7 wherein the processing circuit is further configured to: detect a first difference between lengths, each corresponding to an average length and a short length, which is smaller than the average length, from the first length, the second length and the third length, and detect a second difference between lengths each corresponding to the mean length and a long length greater than the mean length among the first length, the second length and the third length; and calculate a third difference that is an average of the first difference and the second difference. Elektronische Vorrichtung nach Anspruch 8, wobei hinsichtlich einer Richtung im Uhrzeigersinn der ersten Länge, der zweiten Länge und der dritten Länge, wenn die Richtung im Uhrzeigersinn eine Richtung ist, die der langen Länge von der kurzen Länge durch die mittlere Länge zugewandt ist, die Verarbeitungsschaltung dazu eingerichtet ist, einen entsprechenden Code des ersten Codes, des zweiten Codes und des dritten Codes derart anzupassen, dass ein Signal, das nicht mit der mittleren Länge von dem ersten Signal, dem zweiten Signal und dem dritten Signal assoziiert ist, um die dritte Differenz verzögert wird.Electronic device according to Claim 8 , wherein with respect to a clockwise direction of the first length, the second length and the third length, if the clockwise direction is a direction facing the long length from the short length through the middle length, the processing circuit is configured to do a adapt corresponding codes of the first code, the second code and the third code such that a signal which is not associated with the mean length of the first signal, the second signal and the third signal is delayed by the third difference. Elektronische Vorrichtung nach Anspruch 8, wobei hinsichtlich einer Richtung im Uhrzeigersinn der ersten Länge, der zweiten Länge und der dritten Länge, wenn die Richtung im Uhrzeigersinn eine Richtung ist, die der kurzen Länge von der langen Länge durch die mittlere Länge zugewandt ist, die Verarbeitungsschaltung dazu eingerichtet ist, entsprechende Codes des ersten Codes, des zweiten Codes und des dritten Codes derart anzupassen, dass Signale, die mit der mittleren Länge von dem ersten Signal, dem zweiten Signal und dem dritten Signal assoziiert sind, um die dritte Differenz verzögert werden.Electronic device according to Claim 8 , wherein with respect to a clockwise direction of the first length, the second length and the third length, if the clockwise direction is a direction facing the short length from the long length through the middle length, the processing circuit is arranged to correspondingly Adapt codes of the first code, the second code and the third code such that signals associated with the mean length of the first signal, the second signal and the third signal are delayed by the third difference. Elektronische Vorrichtung nach Anspruch 8, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, den ersten Code, den zweiten Code und/oder den dritten Code basierend auf der dritten Differenz anzupassen, und wobei, bis zumindest eine, die erste Differenz, die zweite Differenz und/oder die dritte Differenz, kleiner wird bzw. werden als ein Schwellenwert, die Verarbeitungsschaltung ferner dazu eingerichtet ist, ein Erfassen der ersten Differenz, der zweiten Differenz und der dritten Differenz und Anpassen des ersten Codes, des zweiten Codes und/oder des dritten Codes zu wiederholen.Electronic device according to Claim 8 , wherein the processing circuit is further configured to adapt the first code, the second code and / or the third code based on the third difference, and wherein, up to at least one, the first difference, the second difference and / or the third difference, becomes smaller than a threshold value, the processing circuit is further configured to repeat a detection of the first difference, the second difference and the third difference and adaptation of the first code, the second code and / or the third code. Elektronische Vorrichtung nach Anspruch 1, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist: das vierte Signal, das fünfte Signal und das sechste Signal zu empfangen, einen fünften Code zu empfangen, und ein Taktsignal aus dem vierten Signal, dem fünften Signal und dem sechsten Signal wiederherzustellen, indem der fünfte Code verwendet wird, wobei, nach Anpassen des zumindest einen, des ersten Codes, des zweiten Codes und/oder des dritten Codes, die Verarbeitungsschaltung ferner dazu eingerichtet ist, den fünften Code zu empfangen, der die Längen der Intervalle angibt und den fünften Code bereitzustellen.Electronic device according to Claim 1 wherein the processing circuit is further configured to: receive the fourth signal, the fifth signal and the sixth signal, receive a fifth code, and recover a clock signal from the fourth signal, the fifth signal and the sixth signal by adding the fifth code is used, wherein, after adapting the at least one, the first code, the second code and / or the third code, the processing circuit is further configured to receive the fifth code indicating the lengths of the intervals and to provide the fifth code. Elektronische Vorrichtung nach Anspruch 1, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, das vierte Signal, das fünfte Signal und das sechste Signal zu empfangen, einen fünften Code zu empfangen, und ein Taktsignal von dem vierten Signal, dem fünften Signal und dem sechsten Signal wiederherzustellen, indem der fünfte Code verwendet wird, wobei, nach Anpassen des zumindest einen, des ersten Codes, des zweiten Codes und/oder des dritten Codes, die Verarbeitungsschaltung ferner dazu eingerichtet ist, es der Erfassungseinrichtung zu erlauben, den fünften Code auszugeben, der die Längen der Intervalle gegenüber der Taktwiederherstellungsschaltung angibt.Electronic device according to Claim 1 , wherein the processing circuit is further configured to to receive the fourth signal, the fifth signal and the sixth signal, to receive a fifth code, and to restore a clock signal from the fourth signal, the fifth signal and the sixth signal by using the fifth code, wherein, after adapting the at least one of the first code, the second code and / or the third code, the processing circuit is further configured to allow the detection device to output the fifth code indicating the lengths of the intervals with respect to the clock recovery circuit. Elektronische Vorrichtung nach Anspruch 1, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, ein Taktsignal aus dem vierten Signal, dem fünften Signal und dem sechsten Signal wiederherzustellen; und das vierte Signal, das fünfte Signal und das sechste Signal zu empfangen, das Taktsignal zu empfangen und ein erstes Empfangssignal, ein zweites Empfangssignal und ein drittes Empfangssignal aus dem vierten Signal, dem fünften Signal und dem sechsten Signal wiederherzustellen, indem der fünfte Code und das Taktsignal verwendet werden, wobei, nach Anpassen des zumindest einen, des ersten Codes, des zweiten Codes und/oder des dritten Codes, die Verarbeitungsschaltung ferner dazu eingerichtet ist, den fünften Code zu empfangen, der die Längen der Intervalle angibt und den fünften Code bereitzustellen.Electronic device according to Claim 1 wherein the processing circuit is further configured to recover a clock signal from the fourth signal, the fifth signal and the sixth signal; and to receive the fourth signal, the fifth signal and the sixth signal, to receive the clock signal and to restore a first received signal, a second received signal and a third received signal from the fourth signal, the fifth signal and the sixth signal by the fifth code and the clock signal can be used, wherein, after adapting the at least one, the first code, the second code and / or the third code, the processing circuit is further configured to receive the fifth code indicating the lengths of the intervals and the fifth code provide. Elektronische Vorrichtung nach Anspruch 1, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, ein Taktsignal aus dem vierten Signal, dem fünften Signal und dem sechsten Signal wiederherzustellen; und das vierte Signal, das fünfte Signal und das sechste Signal zu empfangen, einen fünften Code zu empfangen, das Taktsignal zu empfangen und ein erstes Empfangssignal, ein zweites Empfangssignal und ein drittes Empfangssignal aus dem vierten Signal, dem fünften Signal und dem sechsten Signal wiederherzustellen, indem der fünfte Code und das Taktsignal verwendet werden, wobei, nach Anpassen des zumindest einen, des ersten Codes, des zweiten Codes und/oder des dritten Codes, die Verarbeitungsschaltung ferner dazu eingerichtet ist, es der Erfassungseinrichtung zu erlauben, den fünften Code auszugeben, der die Längen der Intervalle angibt.Electronic device according to Claim 1 wherein the processing circuit is further configured to recover a clock signal from the fourth signal, the fifth signal and the sixth signal; and receive the fourth signal, the fifth signal, and the sixth signal, receive a fifth code, receive the clock signal, and recover a first receive signal, a second receive signal, and a third receive signal from the fourth signal, the fifth signal, and the sixth signal by using the fifth code and the clock signal, wherein, after adapting the at least one of the first code, the second code and / or the third code, the processing circuit is further configured to allow the detection device to output the fifth code indicating the lengths of the intervals. Elektronische Vorrichtung aufweisend: eine Verarbeitungsschaltung, die eingerichtet ist, ein erstes Signal, ein zweites Signal und ein drittes Signal auszugeben; Differenzen einer Zeitdauer an Intervallen zwischen Übergangszeiten des ersten Signals, des zweiten Signals und des dritten Signals zu erfassen, und ein viertes Signal, ein fünftes Signal und ein sechstes Signal zu erzeugen, indem zumindest eines, das erste Signal, das zweite Signal und/oder das dritte Signal, derart verzögert werden, dass die Differenzen der Zeitdauer abnehmen, während das erste Signal, das zweite Signal und das dritte Signal während eines Präambelintervalls abwechselnd übergehen; und ein Taktsignal und ein erstes Empfangssignal, ein zweites Empfangssignal und ein drittes Empfangssignal wiederherzustellen, indem das vierte Signal, das fünfte Signal und das sechste Signal verwendet werden.Electronic device comprising: a processing circuit which is arranged to output a first signal, a second signal and a third signal; To detect differences in a period of time at intervals between transition times of the first signal, the second signal and the third signal, and to generate a fourth signal, a fifth signal and a sixth signal by at least one, the first signal, the second signal and / or the third signal being delayed such that the differences in duration decrease while the first signal, the second signal and the third signal alternate during a preamble interval; and restore a clock signal and a first received signal, a second received signal, and a third received signal by using the fourth signal, the fifth signal, and the sixth signal. Elektronische Vorrichtung nach Anspruch 16, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist: eine Exklusiv-NOR-Operation bei zwei Signalen des ersten Signals, des zweiten Signals und des dritten Signals durchzuführen, um ein Impulssignal zu erzeugen; und eine entsprechende der Differenzen der Zeitdauer zu erfassen, indem eine Breite des Impulssignals erfasst wird.Electronic device according to Claim 16 wherein the processing circuit is further configured to: perform an exclusive NOR operation on two signals of the first signal, the second signal and the third signal to generate a pulse signal; and detect a corresponding one of the differences in time duration by detecting a width of the pulse signal. Elektronische Vorrichtung nach Anspruch 16, wobei die Verarbeitungsschaltung ferner dazu eingerichtet ist, das mindestens eine Signal, das von dem ersten Signal, dem zweiten Signal und dem dritten Signal für eine Verzögerung als Ziel ausgewählt wird, entlang einer Richtung, in der die Differenzen der Zeitdauer variieren, auszuwählen.Electronic device according to Claim 16 wherein the processing circuit is further configured to select the at least one signal selected from the first signal, the second signal and the third signal as a target for delay along a direction in which the differences in time duration vary. Betriebsverfahren einer elektronischen Vorrichtung aufweisend: Empfangen eines ersten Signals, eines zweiten Signals und eines dritten Signals, die abwechselnd in einem Präambelintervall übergehen; Erfassen von Unit Intervals zwischen zwei Übergangszeiten, welche einander von Übergangszeiten des ersten Signals, des zweiten Signals und des dritten Signals zeitlich am nächsten sind; Durchführen einer Versatzkalibrierung, indem zumindest eines, das erste Signal, das zweite Signal und/oder das dritte Signal, unter Verwendung der Unit Intervals verzögert wird; Wiederherstellen eines Taktsignals aus dem ersten Signal, dem zweiten Signal und dem dritten Signal, nachdem die Versatzkalibrierung abgeschlossen ist; und Wiederherstellung von Daten aus dem ersten Signal, dem zweiten Signal und dem dritten Signal unter Verwendung des Taktsignals.Operating method of an electronic device comprising: Receiving a first signal, a second signal, and a third signal alternating in a preamble interval; Detecting unit intervals between two transition times which are temporally closest to one another from transition times of the first signal, the second signal and the third signal; Performing an offset calibration by delaying at least one of the first signal, the second signal and / or the third signal using the unit intervals; Recovering a clock signal from the first signal, the second signal, and the third signal after the offset calibration is completed; and Recovering data from the first signal, the second signal and the third signal using the clock signal. Betriebsverfahren nach Anspruch 19, wobei das Durchführen der Versatzkalibrierung umfasst: Verzögern des zumindest einen, des ersten Signals, des zweiten Signals und/oder des dritten Signals, sodass Differenzen zwischen den Unit Intervals sinken.Operating procedures according to Claim 19 wherein performing the offset calibration comprises: delaying the at least one of the first signal, the second signal, and / or the third signal such that differences between the unit intervals decrease.
DE102020126665.0A 2020-01-06 2020-10-12 Electronic device and method of operation for an electronic device Pending DE102020126665A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020200001624A KR20210088807A (en) 2020-01-06 2020-01-06 Electronic device and operating method of electronic device
KR10-2020-0001624 2020-01-06
US16,990,068 2020-08-11
US16/990,068 US11070350B1 (en) 2020-01-06 2020-08-11 Electronic device and operating method of electronic device

Publications (1)

Publication Number Publication Date
DE102020126665A1 true DE102020126665A1 (en) 2021-07-08

Family

ID=76432445

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020126665.0A Pending DE102020126665A1 (en) 2020-01-06 2020-10-12 Electronic device and method of operation for an electronic device

Country Status (1)

Country Link
DE (1) DE102020126665A1 (en)

Similar Documents

Publication Publication Date Title
DE4293456B4 (en) Electronic logic circuit
DE102011089867B4 (en) Digital phase frequency detector, method for detecting a phase and frequency of an output signal and digital phase locked loop
DE102007060805B4 (en) Memory controller and computer system with the same and method for controlling a memory
DE102007044110B4 (en) Method and circuit for adjusting the phase shift
DE102008046136B4 (en) Electronic system, and method for transmitting a signal
US10374785B2 (en) Clock phase adjustment using clock and data recovery scheme
DE60202856T2 (en) METHOD AND SYSTEM FOR AUTOMATIC DELAY DETECTION AND RECEIVER FITTING FOR A SYNCHRONOUS BUS INTERFACE
DE102015006935A1 (en) Calibration of a segmented digital time converter
DE102007044131B4 (en) Memory controller and memory system with a memory controller and a memory circuit
DE112020002673T5 (en) CLEAN RATE CONTROL FOR A STORAGE DEVICE
DE102013217830A1 (en) Timing calibration for on-chip wiring
DE102014107652A1 (en) Pipelined, Programmable, Forward Facing Equalizer (FFE) for a Receiver
DE19914986A1 (en) Device for delay of external clock signal in e.g. synchronous dynamic random access memory (SDRAM)
DE112018006746T5 (en) SIGNAL RECEPTION METHOD
DE2251639B2 (en) Method and device for clock-controlled evaluation of a binary-coded call signal in telecommunications switching systems
DE102020126665A1 (en) Electronic device and method of operation for an electronic device
DE60317723T2 (en) Reading method, responder and reader
DE102020126650A1 (en) Electronic device and method of operation of an electronic device
DE102016107734B4 (en) Electronic circuit and method for data transmission
DE10307910A1 (en) Data processing circuit and associated method for restoring a transmitted data stream
DE102013020813B4 (en) Technique for optimizing the phase of a data signal sent over a communication link
DE102018124375A1 (en) OPERATING METHOD OF A SIGNAL RECEIVER, PULSE WIDTH CONTROL AND ELECTRONIC DEVICE WITH THE SAME
DE112017008117T5 (en) METHOD AND CIRCUIT FOR DETERMINING THE PHASE CONTINUITY OF A LOCAL OSCILLATOR SIGNAL AND CIRCUIT FOR GENERATING A LOCAL OSCILLATOR SIGNAL
US5367543A (en) Circuit for detecting synchronizing signal in frame synchronization data transmission
DE102022104660A1 (en) Analog to digital conversion circuit and receiver using the same

Legal Events

Date Code Title Description
R012 Request for examination validly filed