DE102020115032A1 - Chip, leadframe, method of forming a chip, and method of forming a leadframe - Google Patents
Chip, leadframe, method of forming a chip, and method of forming a leadframe Download PDFInfo
- Publication number
- DE102020115032A1 DE102020115032A1 DE102020115032.6A DE102020115032A DE102020115032A1 DE 102020115032 A1 DE102020115032 A1 DE 102020115032A1 DE 102020115032 A DE102020115032 A DE 102020115032A DE 102020115032 A1 DE102020115032 A1 DE 102020115032A1
- Authority
- DE
- Germany
- Prior art keywords
- connection pad
- chip
- carrier
- spacer
- additional connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02375—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
In verschiedenen Ausführungsbeispielen wird ein Chip (200) bereitgestellt, der ein Substrat (102), ein Anschlusspad (106), mindestens ein zusätzliches Anschlusspad (110) neben dem Anschlusspad (106) und einen Abstandshalter (220) aufweist, der zumindest teilweise neben dem zusätzlichen Anschlusspad (110) angeordnet ist zum Vermeiden eines elektrisch leitenden Kontakts des zusätzlichen Anschlusspads (110) mit einem Träger-Anschlusspad (122) eines Trägers, wenn das Anschlusspad mit dem Träger-Anschlusspad (122) elektrisch leitend verbunden ist.In various exemplary embodiments, a chip (200) is provided which has a substrate (102), a connection pad (106), at least one additional connection pad (110) next to the connection pad (106) and a spacer (220) which is at least partially next to the additional connection pad (110) is arranged to avoid electrically conductive contact of the additional connection pad (110) with a carrier connection pad (122) of a carrier when the connection pad is electrically conductively connected to the carrier connection pad (122).
Description
Die Erfindung betrifft einen Chip, einen Systemträger, ein Verfahren zum Bilden eines Chips und ein Verfahren zum Bilden eines Systemträgers.The invention relates to a chip, a system carrier, a method for forming a chip and a method for forming a system carrier.
Die Ansicht in
Die Aktive Seite des Chips
Die Ansicht in
Bei Chips
Ein Grund dafür kann ein Testkonzept sein, welches beispielsweise den elektrischen Test unter Verwendung aller geöffneten Pads vorsieht, und/oder allgemeine Kostengründe.One reason for this can be a test concept which, for example, provides for the electrical test using all open pads, and / or general reasons for costs.
Die freiliegenden ungenutzten Anschlusspads
- Die gezeigte Flip-Chip-Montage wird regelmäßig zum Montieren des
Chips 101 auf einer (z.B. Aluminium-)Antenne genutzt, beispielsweise für Smartcard-Anwendungen für Ausweisfunktionen, Transport und/oder Bankgeschäfte.
- The flip-chip assembly shown is used regularly for assembling the
chip 101 used on an (e.g. aluminum) antenna, for example for smart card applications for ID functions, transport and / or banking.
Für die Montage wird typischerweise ein anisotrop leitfähiger Kleber
Alternativ oder zusätzlich zur direkt über dem Anschlusspad
Zum Erzeugen der elektrisch leitenden Verbindung sind im anisotropen leitfähigen Kleber
Allerdings wird wegen des dafür benötigten Anpressdrucks das Träger-Anschlusspad
In der Querschnittsansicht unten in
Die Verformung des Träger-Anschlusspads
Das kann möglicherweise zu einem elektrisch leitenden Kontakt
Ein Ausbilden des Träger-Anschlusspads
In verschiedenen Ausführungsbeispielen wird ein Chip (und eine entsprechende Flip-Chip-Anordnung) bereitgestellt, der eine zuverlässige Kontaktierung eines Träger-Anschlusspads ermöglicht und dabei einen Kurzschluss zwischen weiteren ungenutzten Anschlusspads und dem Träger-Anschlusspad vermeidet. Der Chip kann der 28 nm-Chipgeneration (oder jünger) angehören. Das Träger-Anschlusspad
In verschiedenen Ausführungsbeispielen wird der Chip mit mindestens einem Abstandshalter nahe dem mindestens einen ungenutzten Anschlusspad bereitgestellt.In various exemplary embodiments, the chip is provided with at least one spacer near the at least one unused connection pad.
Der Abstandshalter kann in verschiedenen Ausführungsbeispielen so gestaltet sein, beispielsweise hinsichtlich seiner Form und Positionierung, dass beim Gegeneinanderpressen von Chip und Träger-Anschlusspad (bzw. Träger des Träger-Anschlusspads) ein Bereich nahe dem Abstandshalter, welcher dem ungenutzten Anschlusspad gegenüberliegt, mit niedergedrückt wird.The spacer can be designed in various embodiments, for example with regard to its shape and positioning, that when the chip and carrier connection pad (or carrier of the carrier connection pad) are pressed against one another, an area near the spacer, which is opposite the unused connection pad, is also depressed .
Der Abstandshalter kann in verschiedenen Ausführungsbeispielen als Teil der Umverdrahtungsebene gebildet sein oder werden, z.B. gleichzeitig mit der Kontaktstruktur
In verschiedenen Ausführungsbeispielen kann mittels des Abstandshalters ein (z.B. vertikaler) Abstand zwischen dem mindestens einen ungenutzten Anschlusspad und dem Träger-Anschlusspad vergrößert sein bzw. werden.In various exemplary embodiments, a (e.g. vertical) distance between the at least one unused connection pad and the carrier connection pad can be increased by means of the spacer.
In verschiedenen Ausführungsbeispielen wird der Abstandshalter nahe bzw. um die freiliegenden ungenutzten Anschlusspads genutzt, um Vertiefungen im Träger-Anschlusspad zu erzeugen, was einen zusätzlichen (vertikalen) Abstand zwischen dem mindestens einen ungenutzten Anschlusspad und dem Träger-Anschlusspad schafft. Der zusätzliche Abstand kann durch eine Höhe (bzw. Dicke) des Abstandshalters vorgegeben sein.In various exemplary embodiments, the spacer is used near or around the exposed unused connection pads in order to create depressions in the carrier connection pad, which creates an additional (vertical) distance between the at least one unused connection pad and the carrier connection pad. The additional distance can be predetermined by a height (or thickness) of the spacer.
Mittels des zusätzlichen Abstands zwischen dem ungenutzten Anschlusspad und dem Träger-Anschlusspad kann in verschiedenen Ausführungsbeispielen eine Wahrscheinlichkeit eines Kurzschlusses durch die elektrisch leitfähigen Partikel im anisotropen leitfähigen Kleber erheblich gesenkt werden.By means of the additional distance between the unused connection pad and the carrier connection pad, a probability of a short circuit through the electrically conductive particles in the anisotropic conductive adhesive can be reduced considerably in various exemplary embodiments.
In verschiedenen Ausführungsbeispielen wird ein Chip mit mindestens einem Abstandshalter ausgestattet, um zur Vermeidung von Kurzschlüssen einen (z.B. vertikalen) Abstand zwischen einem Träger-Anschlusspad (z.B. einer Antenne) und einem freigelegten ungenutzten Anschlusspad zu vergrößern.In various exemplary embodiments, a chip is equipped with at least one spacer in order to increase a (e.g. vertical) distance between a carrier connection pad (e.g. an antenna) and an exposed, unused connection pad in order to avoid short circuits.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.Embodiments of the invention are shown in the figures and are explained in more detail below.
Es zeigen
-
1A eine schematische perspektivische Darstellung eines Chips gemäß einem Stand der Technik; -
1B eine schematische perspektivische Darstellung eines Chips gemäß einem Stand der Technik, eine Veranschaulichung von Auswirkungen einer Montage des Chips und einen Querschnitt durch den montierten Chip; -
1C eine schematische Darstellung des auf dem Träger-Anschlusspad montierten Chips, einen schematischen Querschnitt durch den Chip, das Träger-Anschlusspad und den Träger und eine Ausschnittvergrößerung des Querschnitts; -
2A und2B jeweils eine schematische perspektivische Darstellung eines Chips gemäß verschiedenen Ausführungsbeispielen; -
2C eine schematische perspektivische Darstellung eines Chips gemäß verschiedenen Ausführungsbeispielen und eine Veranschaulichung von Auswirkungen einer Montage des Chips; -
2D eine schematische Darstellung des auf dem Träger-Anschlusspad montierten Chips aus2C , einen schematischen Querschnitt durch den Chip, das Träger-Anschlusspad 122 und denTräger 120 und eine Ausschnittvergrößerung des Querschnitts; -
3 eine Draufsicht auf einen Systemträger gemäß verschiedenen Ausführungsbeispielen; -
4 ein Flussdiagramm eines Verfahrens zum Bilden eines Chips gemäß verschiedenen Ausführungsbeispielen; und -
5 ein Flussdiagramm eines Verfahrens zum Bilden eines Systemträgers gemäß verschiedenen Ausführungsbeispielen.
-
1A a schematic perspective illustration of a chip according to a prior art; -
1B a schematic perspective illustration of a chip according to a prior art, an illustration of effects of an assembly of the chip and a cross section through the assembled chip; -
1C a schematic representation of the chip mounted on the carrier connection pad, a schematic cross section through the chip, the carrier connection pad and the carrier and an enlarged detail of the cross section; -
2A and2 B each a schematic perspective illustration of a chip in accordance with various exemplary embodiments; -
2C a schematic perspective illustration of a chip in accordance with various exemplary embodiments and an illustration of the effects of mounting the chip; -
2D a schematic representation of the chip mounted on the carrier connection pad2C , a schematic cross section through the chip, thecarrier connection pad 122 and thecarrier 120 and an enlarged detail of the cross section; -
3 a plan view of a system carrier according to various embodiments; -
4th a flowchart of a method for forming a chip according to various embodiments; and -
5 a flowchart of a method for forming a system carrier according to various exemplary embodiments.
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“, „vorderes“, „hinteres“, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.In the following detailed description, reference is made to the accompanying drawings, which form a part hereof, and in which there is shown, for purposes of illustration, specific embodiments in which the invention may be practiced. In this regard, directional terminology such as “up”, “down”, “front”, “back”, “front”, “back”, etc. is used with reference to the orientation of the character (s) being described. Because components of embodiments can be positioned in a number of different orientations, the directional terminology is used for purposes of illustration and is in no way limiting. It goes without saying that other embodiments can be used and structural or logical changes can be made without departing from the scope of protection of the present invention. It goes without saying that the features of the various exemplary embodiments described herein can be combined with one another, unless specifically stated otherwise. The following detailed description is therefore not to be taken in a limiting sense, and the scope of the present invention is defined by the appended claims.
Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.In the context of this description, the terms “connected”, “connected” and “coupled” are used to describe both a direct and an indirect connection, a direct or indirect connection and a direct or indirect coupling. In the figures, identical or similar elements are provided with identical reference symbols, insofar as this is appropriate.
Der Chip
Auf dem Substrat
Der Chip
Beispielsweise kann das Träger-Anschlusspad
Das Träger-Anschlusspad
Zum Anschließen an das Träger-Anschlusspad
Die Kontaktstruktur
Bei Bedarf können zusätzliche oder andere Materialien für die Kontaktstruktur
Der Chip
Der Chip
Das zusätzliche Anschlusspad
Der Chip
„Neben“ dem zusätzlichen Anschlusspad
Das Bedeutet, dass eine Position und/oder Form des Abstandshalters
Das ist insbesondere in der vergrößerten Querschnittsansicht aus
Das bedeutet, dass eine Wahrscheinlichkeit verringert ist, dass ein anisotroper leitfähiger Kleber
Um das zu erreichen, kann eine Vielzahl möglicher Gestaltungsmöglichkeiten für den Chip
Beispielsweise kann der Abstandshalter
In verschiedenen Ausführungsbeispielen kann der Abstandshalter
In verschiedenen Ausführungsbeispielen kann der Abstandshalter
In verschiedenen Ausführungsbeispielen können die Kontaktstruktur
In verschiedenen Ausführungsbeispielen können die Kontaktstruktur
Das heißt, die Kontaktstruktur
In verschiedenen Ausführungsbeispielen können die Kontaktstruktur
Das bedeutet, dass die Kontaktstruktur
Eine solche Gestaltung kann dahingehend vorteilhaft sein, dass die gesamte gemeinsame Struktur als Kontaktstruktur wirkt.Such a design can be advantageous in that the entire common structure acts as a contact structure.
In verschiedenen Ausführungsbeispielen können die gemeinsamen Strukturen und einzelne Abstandhalter
Als ein „kleinster lateraler Abstand“ kann der laterale Abstand zwischen benachbarten Randbereichen des zusätzlichen Anschlusspads
Der kleinste laterale Abstand kann in verschiedenen Ausführungsbeispielen so gewählt sein, dass auch unter Einbeziehung von Positionierungstoleranzen sichergestellt ist, dass die Positionierung des Abstandshalters
In verschiedenen Ausführungsbeispielen kann der kleinste laterale Abstand maximal 250 µm betragen, beispielsweise maximal 120 µm, beispielsweise maximal 100 µm, beispielsweise maximal 50 µm, beispielsweise maximal 10 µm. Der kleinste laterale Abstand kann so gewählt sein, dass eine Vergrößerung des Abstands zwischen dem zusätzlichen Anschlusspad
Das bedeutet, dass für den kleinsten lateralen Abstand zusätzlich einbezogen werden kann, ob sich an einem weiteren Randbereich des zusätzlichen Anschlusspads
Abstandshalter
In verschiedenen Ausführungsbeispielen können die Kontaktstruktur
In verschiedenen Ausführungsbeispielen kann das mindestens eine zusätzliche Anschlusspad eine Mehrzahl von zusätzlichen Anschlusspads
Neben jedem der zusätzlichen Anschlusspads
In verschiedenen Ausführungsbeispielen kann eine Breite und/oder Struktur eines einzelnen Abstandshalters
In verschiedenen Ausführungsbeispielen kann der Chip
In verschiedenen Ausführungsbeispielen kann die Kippschutzstruktur
Der Systemträger
Der Systemträger
Das Verfahren weist ein Bilden eines Anschlusspads und mindestens eines zusätzlichen Anschlusspads neben dem Anschlusspad auf einem Substrat (in
Das Verfahren weist ein Verfahren zum Bilden eines Chips gemäß verschiedenen Ausführungsbeispielen auf, beispielsweise wie oben geschrieben (in
Im Folgenden werden zusammenfassend einige Ausführungsbeispiele angegeben.Some exemplary embodiments are summarized below.
Ausführungsbeispiel 1 ist ein Chip, der ein Substrat, ein Anschlusspad, mindestens ein zusätzliches Anschlusspad neben dem Anschlusspad und einen Abstandshalter aufweist, der zumindest teilweise neben dem zusätzlichen Anschlusspad angeordnet ist zum Vermeiden eines elektrisch leitenden Kontakts des zusätzlichen Anschlusspads mit einem Träger-Anschlusspad eines Trägers, wenn das Anschlusspad mit dem Träger-Anschlusspad elektrisch leitend verbunden ist.Embodiment 1 is a chip that has a substrate, a connection pad, at least one additional connection pad next to the connection pad and a spacer which is at least partially arranged next to the additional connection pad to avoid electrically conductive contact of the additional connection pad with a carrier connection pad of a carrier when the connection pad is electrically conductively connected to the carrier connection pad.
Ausführungsbeispiel 2 ist ein Chip gemäß Ausführungsbeispiel 1, wobei das Anschlusspad ein Antennen-Anschlusspad ist.Embodiment 2 is a chip according to embodiment 1, the connection pad being an antenna connection pad.
Ausführungsbeispiel 3 ist ein Chip gemäß Ausführungsbeispiel 1 oder 2, welcher ferner eine Kontaktstruktur aufweist, welche mit dem Anschlusspad elektrisch leitend verbunden ist, wobei die Kontaktstruktur und der Abstandshalter die gleiche Dicke aufweisen.Embodiment 3 is a chip according to embodiment 1 or 2, which furthermore has a contact structure which is connected to the connection pad in an electrically conductive manner, the contact structure and the spacer having the same thickness.
Ausführungsbeispiel 4 ist ein Chip gemäß Ausführungsbeispiel 3, wobei die Kontaktstruktur und der Abstandshalter elektrisch leitend verbunden sind.Exemplary embodiment 4 is a chip in accordance with exemplary embodiment 3, the contact structure and the spacer being connected in an electrically conductive manner.
Ausführungsbeispiel 5 ist ein Chip gemäß Ausführungsbeispiel 4, wobei die Kontaktstruktur und der Abstandshalter elektrisch voneinander isoliert sind.
Ausführungsbeispiel 6 ist ein Chip gemäß einem der Ausführungsbeispiele 3 bis 5, wobei die Kontaktstruktur und der Abstandshalter Teil einer gemeinsamen Umverdrahtungsebene sind.Embodiment 6 is a chip in accordance with one of the embodiments 3 to 5, the contact structure and the spacer being part of a common redistribution wiring plane.
Ausführungsbeispiel 7 ist ein Chip gemäß einem der Ausführungsbeispiele 1 bis 6, wobei der Abstandshalter in einer Draufsicht an das zusätzliche Anschlusspad angrenzt und in vertikaler Richtung vom zusätzlichen Anschlusspad elektrisch isoliert ist.Exemplary embodiment 7 is a chip in accordance with one of exemplary embodiments 1 to 6, the spacer adjoining the additional connection pad in a plan view and being electrically isolated from the additional connection pad in the vertical direction.
Ausführungsbeispiel 8 ist ein Chip gemäß einem der Ausführungsbeispiele 1 bis 7, wobei der Abstandshalter das zusätzliche Anschlusspad auf mindestens einem Viertel eines Umfangs des zusätzlichen Anschlusspads umgibt. Embodiment 8 is a chip in accordance with one of the embodiments 1 to 7, the spacer surrounding the additional connection pad on at least a quarter of a circumference of the additional connection pad.
Ausführungsbeispiel 9 ist ein Chip gemäß einem der Ausführungsbeispiele 1 bis 8, wobei der Abstandshalter das zusätzliche Anschlusspad als geschlossener oder unterbrochener Ring umgibt.Embodiment 9 is a chip according to one of the embodiments 1 to 8, the spacer surrounding the additional connection pad as a closed or interrupted ring.
Ausführungsbeispiel 10 ist ein Chip gemäß einem der Ausführungsbeispiele 1 bis 9, wobei der Abstandshalter eine Dicke in einem Bereich von 2 µm bis 30 µm aufweist.Exemplary embodiment 10 is a chip according to one of the exemplary embodiments 1 to 9, the spacer having a thickness in a range from 2 μm to 30 μm.
Ausführungsbeispiel 11 ist ein Chip gemäß einem der Ausführungsbeispiele 1 bis 10, wobei ein kleinster lateraler Abstand ein lateraler Abstand zwischen benachbarten Randbereichen des zusätzlichen Anschlusspads und des Abstandshalters ist, an einer Stelle, wo sich das zusätzliche Anschlusspad und der Abstandshalter am nächsten sind, und wobei der kleinste laterale Abstand maximal 250 µm beträgt.Embodiment 11 is a chip according to one of the embodiments 1 to 10, wherein a smallest lateral distance is a lateral distance between adjacent edge regions of the additional connection pad and the spacer, at a point where the additional connection pad and the spacer are closest, and where the smallest lateral distance is a maximum of 250 µm.
Ausführungsbeispiel 12 ist ein Chip gemäß einem der Ausführungsbeispiele 1 bis 11, wobei das mindestens eine zusätzliche Anschlusspad eine Mehrzahl von zusätzlichen Anschlusspads aufweist, und wobei sich neben jedem der zusätzlichen Anschlusspads zumindest ein Teil des Abstandshalters oder mindestens eines weiteren Abstandshalters befindet.Embodiment 12 is a chip in accordance with one of the embodiments 1 to 11, wherein the at least one additional connection pad has a plurality of additional connection pads, and at least part of the spacer or at least one further spacer is located next to each of the additional connection pads.
Ausführungsbeispiel 13 ist ein Systemträger, welcher einen Chip gemäß einem der Ausführungsbeispiele 1 bis 12 und einen Träger mit mindestens einem Träger-Anschlusspad aufweist, wobei das Anschlusspad mit dem Träger-Anschlusspad elektrisch leitend verbunden ist.Embodiment 13 is a system carrier which has a chip according to one of the embodiments 1 to 12 and a carrier with at least one carrier connection pad, the connection pad being electrically conductively connected to the carrier connection pad.
Ausführungsbeispiel 14 ist ein Systemträger gemäß Ausführungsbeispiel 13, wobei das Anschlusspad mit dem Träger-Anschlusspad mittels eines anisotropen elektrisch leitfähigen Klebers elektrisch leitend verbunden ist. Embodiment 14 is a system carrier according to embodiment 13, the connection pad being connected in an electrically conductive manner to the carrier connection pad by means of an anisotropic, electrically conductive adhesive.
Ausführungsbeispiel 15 ist ein Systemträger gemäß Ausführungsbeispiel 13 oder 14, wobei der Chip als Flip-Chip montiert ist.Embodiment 15 is a system carrier according to embodiment 13 or 14, the chip being mounted as a flip chip.
Ausführungsbeispiel 16 ist ein Systemträger gemäß einem der Ausführungsbeispiele 13 bis 15, wobei der Systemträger ein Chipkartenmodul oder eine Chipkarte ist.Embodiment 16 is a system carrier according to one of the embodiments 13 to 15, the system carrier being a chip card module or a chip card.
Ausführungsbeispiel 17 ist ein Verfahren zum Bilden eines Chips. Das Verfahren weist ein Bilden eines Anschlusspads und mindestens eines zusätzlichen Anschlusspads neben dem Anschlusspad auf einem Substrat und ein Bilden eines Abstandshalters, der zumindest teilweise neben dem zusätzlichen Anschlusspad angeordnet ist zum Vermeiden eines elektrisch leitenden Kontakts des zusätzlichen Anschlusspads mit einem Träger-Anschlusspad eines Trägers auf, wenn das Anschlusspad mit dem Träger-Anschlusspad elektrisch leitend verbunden ist.Embodiment 17 is a method of forming a chip. The method includes forming a connection pad and at least one additional connection pad next to the connection pad on a substrate and forming a spacer which is at least partially arranged next to the additional connection pad to avoid electrically conductive contact of the additional connection pad with a carrier connection pad of a carrier when the connection pad is electrically conductively connected to the carrier connection pad.
Ausführungsbeispiel 18 ist ein Verfahren gemäß Ausführungsbeispiel 17, wobei das Anschlusspad ein Antennen-Anschlusspad ist.Embodiment 18 is a method according to embodiment 17, wherein the connection pad is an antenna connection pad.
Ausführungsbeispiel 19 ist ein Verfahren gemäß Ausführungsbeispiel 17 oder 18, welches ferner ein Bilden einer Kontaktstruktur, welche mit dem Anschlusspad elektrisch leitend verbunden ist, aufweist, wobei die Kontaktstruktur und der Abstandshalter die gleiche Dicke aufweisen.Embodiment 19 is a method in accordance with embodiment 17 or 18, which further comprises forming a contact structure which is electrically conductively connected to the connection pad, the contact structure and the spacer having the same thickness.
Ausführungsbeispiel 20 ist ein Verfahren gemäß Ausführungsbeispiel 19, wobei die Kontaktstruktur und der Abstandshalter elektrisch leitend verbunden sind.Exemplary embodiment 20 is a method in accordance with exemplary embodiment 19, the contact structure and the spacer being connected in an electrically conductive manner.
Ausführungsbeispiel 21 ist ein Verfahren gemäß Ausführungsbeispiel 20, wobei die Kontaktstruktur und der Abstandshalter elektrisch voneinander isoliert sind. Embodiment 21 is a method according to embodiment 20, wherein the contact structure and the spacer are electrically isolated from one another.
Ausführungsbeispiel 22 ist ein Verfahren gemäß einem der Ausführungsbeispiele 19 bis 21, wobei die Kontaktstruktur und der Abstandshalter Teil einer gemeinsamen Umverdrahtungsebene sind.Embodiment 22 is a method in accordance with one of the embodiments 19 to 21, wherein the contact structure and the spacer are part of a common redistribution wiring plane.
Ausführungsbeispiel 23 ist ein Verfahren gemäß einem der Ausführungsbeispiele 19 bis 22, wobei das Bilden der Kontaktstruktur und das Bilden des Abstandshalter gleichzeitig erfolgen, beispielsweise mittels Galvanisierens.Embodiment 23 is a method in accordance with one of the embodiments 19 to 22, the formation of the contact structure and the formation of the spacer taking place simultaneously, for example by means of electroplating.
Ausführungsbeispiel 24 ist ein Verfahren gemäß einem der Ausführungsbeispiele 17 bis 23, wobei der Abstandshalter in einer Draufsicht an das zusätzliche Anschlusspad angrenzt und in vertikaler Richtung vom zusätzlichen Anschlusspad elektrisch isoliert ist.Exemplary embodiment 24 is a method in accordance with one of exemplary embodiments 17 to 23, the spacer adjoining the additional connection pad in a plan view and being electrically isolated from the additional connection pad in the vertical direction.
Ausführungsbeispiel 25 ist ein Verfahren gemäß einem der Ausführungsbeispiele 17 bis 23, wobei der Abstandshalter das zusätzliche Anschlusspad auf mindestens einem Viertel eines Umfangs des zusätzlichen Anschlusspads umgibt.Embodiment 25 is a method according to one of the embodiments 17 to 23, wherein the spacer surrounds the additional connection pad on at least a quarter of a circumference of the additional connection pad.
Ausführungsbeispiel 26 ist ein Verfahren gemäß einem der Ausführungsbeispiele 17 bis 25, wobei der Abstandshalter das zusätzliche Anschlusspad als geschlossener oder unterbrochener Ring umgibt.Embodiment 26 is a method according to one of the embodiments 17 to 25, the spacer surrounding the additional connection pad as a closed or interrupted ring.
Ausführungsbeispiel 27 ist ein Verfahren gemäß einem der Ausführungsbeispiele 17 bis 26, wobei der Abstandshalter eine Dicke in einem Bereich von 2 µm bis 30 µm aufweist.Exemplary embodiment 27 is a method according to one of exemplary embodiments 17 to 26, the spacer having a thickness in a range from 2 μm to 30 μm.
Ausführungsbeispiel 28 ist ein Verfahren gemäß einem der Ausführungsbeispiele 17 bis 27, wobei ein kleinster lateraler Abstand ein lateraler Abstand zwischen benachbarten Randbereichen des zusätzlichen Anschlusspads und des Abstandshalters ist, an einer Stelle, wo sich das zusätzliche Anschlusspad und der Abstandshalter am nächsten sind; und wobei der kleinste laterale Abstand maximal 250 µm beträgt. Embodiment 28 is a method according to one of the embodiments 17 to 27, wherein a smallest lateral distance is a lateral distance between adjacent edge regions of the additional connection pad and the spacer, at a location where the additional connection pad and the spacer are closest to one another; and where the smallest lateral distance is a maximum of 250 µm.
Ausführungsbeispiel 29 ist ein Verfahren gemäß einem der Ausführungsbeispiele 17 bis 28, wobei das mindestens eine zusätzliche Anschlusspad eine Mehrzahl von zusätzlichen Anschlusspads aufweist, und wobei sich neben jedem der zusätzlichen Anschlusspads zumindest ein Teil des Abstandshalters oder mindestens eines weiteren Abstandshalters befindet.Embodiment 29 is a method according to one of the embodiments 17 to 28, wherein the at least one additional connection pad has a plurality of additional connection pads, and wherein at least part of the spacer or at least one further spacer is located next to each of the additional connection pads.
Ausführungsbeispiel 30 ist ein Verfahren zum Bilden eines Systemträgers, welches ein Verfahren zum Bilden eines Chips gemäß einem der Ausführungsbeispiele 17 bis 29 aufweist, und ein elektrisch leitendes Verbinden eines Träger-Anschlusspads mit dem Anschlusspad.Embodiment 30 is a method for forming a system carrier, which has a method for forming a chip in accordance with one of the embodiments 17 to 29, and an electrically conductive connection of a carrier connection pad to the connection pad.
Ausführungsbeispiel 31 ist ein Verfahren gemäß Ausführungsbeispiel 30, wobei das Anschlusspad mit dem Träger-Anschlusspad mittels eines anisotropen elektrisch leitfähigen Klebers elektrisch leitend verbunden ist.Exemplary embodiment 31 is a method according to exemplary embodiment 30, the connection pad being connected in an electrically conductive manner to the carrier connection pad by means of an anisotropic, electrically conductive adhesive.
Ausführungsbeispiel 32 ist ein Verfahren gemäß Ausführungsbeispiel 30 oder 31, wobei der Chip als Flip-Chip montiert ist.Embodiment 32 is a method according to embodiment 30 or 31, wherein the chip is mounted as a flip chip.
Ausführungsbeispiel 33 ist ein Verfahren gemäß einem der Ausführungsbeispiele 30 bis 32, wobei der Systemträger ein Chipkartenmodul oder eine Chipkarte ist.Embodiment 33 is a method according to one of the embodiments 30 to 32, the system carrier being a chip card module or a chip card.
Weitere vorteilhafte Ausgestaltungen der Vorrichtung ergeben sich aus der Beschreibung des Verfahrens und umgekehrt.Further advantageous configurations of the device emerge from the description of the method and vice versa.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020115032.6A DE102020115032A1 (en) | 2020-06-05 | 2020-06-05 | Chip, leadframe, method of forming a chip, and method of forming a leadframe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020115032.6A DE102020115032A1 (en) | 2020-06-05 | 2020-06-05 | Chip, leadframe, method of forming a chip, and method of forming a leadframe |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020115032A1 true DE102020115032A1 (en) | 2021-12-09 |
Family
ID=78605261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020115032.6A Pending DE102020115032A1 (en) | 2020-06-05 | 2020-06-05 | Chip, leadframe, method of forming a chip, and method of forming a leadframe |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102020115032A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020105078A1 (en) | 2001-02-06 | 2002-08-08 | Au Optronics Corp. | Semiconductor device, a method for making the same, and an LCD monitor comprising the same |
DE69618458T2 (en) | 1995-05-22 | 2002-11-07 | Hitachi Chemical Co Ltd | SEMICONDUCTOR PART WITH A CHIP ELECTRICALLY CONNECTED TO A WIRING SUPPORT |
US20110103034A1 (en) | 2009-11-05 | 2011-05-05 | Yao-Sheng Huang | Electronic chip and substrate providing insulation protection between conducting nodes |
US20180242462A1 (en) | 2017-02-20 | 2018-08-23 | Canon Kabushiki Kaisha | Method of manufacturing printed circuit board, printed circuit board and electronic device |
-
2020
- 2020-06-05 DE DE102020115032.6A patent/DE102020115032A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69618458T2 (en) | 1995-05-22 | 2002-11-07 | Hitachi Chemical Co Ltd | SEMICONDUCTOR PART WITH A CHIP ELECTRICALLY CONNECTED TO A WIRING SUPPORT |
US20020105078A1 (en) | 2001-02-06 | 2002-08-08 | Au Optronics Corp. | Semiconductor device, a method for making the same, and an LCD monitor comprising the same |
US20110103034A1 (en) | 2009-11-05 | 2011-05-05 | Yao-Sheng Huang | Electronic chip and substrate providing insulation protection between conducting nodes |
US20180242462A1 (en) | 2017-02-20 | 2018-08-23 | Canon Kabushiki Kaisha | Method of manufacturing printed circuit board, printed circuit board and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19709295B4 (en) | Semiconductor package | |
DE102009005650B4 (en) | Electronic module and method for producing an electronic module | |
DE102016107982A1 (en) | Smart card module, smart card and method for forming a smart card module | |
WO2004015770A1 (en) | Multi-layer circuit carrier and production thereof | |
DE10238781A1 (en) | Semiconductor device | |
DE102019202715A1 (en) | FILM-BASED PACKAGE WITH DISTANCE COMPENSATION | |
EP3066618B1 (en) | Ic module for different connection technologies | |
DE102016122810A1 (en) | COMPONENT WITH A LIGHT-EMITTING SEMICONDUCTOR CHIP | |
DE10142117A1 (en) | Electronic component with at least two stacked semiconductor chips and method for its production | |
DE102016114199B4 (en) | CHIP CARD MODULE, CHIP CARD, CHIP CARD ARRANGEMENT, METHOD FOR DESIGNING A CHIP CARD MODULE AND METHOD FOR DESIGNING A CHIP CARD | |
DE112012001078B4 (en) | Carrier for an optoelectronic structure and optoelectronic semiconductor chip with such a carrier | |
DE102015114645B4 (en) | SMART CARD, DEVICE AND METHOD | |
DE102010036812A1 (en) | Multi-chip module and method for its production | |
DE19830158C2 (en) | Intermediate carrier substrate with high wiring density for electronic components | |
DE102013106438B4 (en) | Chip arrangements | |
DE102020115032A1 (en) | Chip, leadframe, method of forming a chip, and method of forming a leadframe | |
DE19821916A1 (en) | Packaged semiconductor device has a ball grid array substrate | |
DE102017223689A1 (en) | Semiconductor devices with radio frequency line elements and associated manufacturing methods | |
DE112020000155B4 (en) | Method of mounting chips by stacking with rotation and stacked chip structure | |
DE102007002807B4 (en) | chip system | |
DE102014106640A1 (en) | Chip arrangement and method for forming a chip arrangement | |
DE102021111920A1 (en) | SEMICONDUCTOR DEVICE AND METHOD OF PRODUCTION THEREOF | |
DE102022113522B3 (en) | Semiconductor device arrangement, semiconductor driver device and semiconductor light-emitting diode device | |
EP1116420B1 (en) | Printed circuit plate used for testing electric components | |
EP1298723A2 (en) | Electronic component in a plastic housing and components of a metallic support and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |