DE102020109717A1 - Verfahren zur Autoadressierung eines bidirektionalen Zweidrahtbusses - Google Patents

Verfahren zur Autoadressierung eines bidirektionalen Zweidrahtbusses Download PDF

Info

Publication number
DE102020109717A1
DE102020109717A1 DE102020109717.4A DE102020109717A DE102020109717A1 DE 102020109717 A1 DE102020109717 A1 DE 102020109717A1 DE 102020109717 A DE102020109717 A DE 102020109717A DE 102020109717 A1 DE102020109717 A1 DE 102020109717A1
Authority
DE
Germany
Prior art keywords
bus
wire data
node
data bus
bus node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020109717.4A
Other languages
English (en)
Inventor
Michael Fiedler
Andreas Bauer
Holger Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmos Semiconductor SE
Original Assignee
Elmos Semiconductor SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor SE filed Critical Elmos Semiconductor SE
Priority to DE102020109717.4A priority Critical patent/DE102020109717A1/de
Priority to EP21182457.8A priority patent/EP3920667B1/de
Priority to EP20185504.6A priority patent/EP3893608B1/de
Priority to EP20185496.5A priority patent/EP3893607B1/de
Publication of DE102020109717A1 publication Critical patent/DE102020109717A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/175—Controlling the light source by remote control
    • H05B47/18—Controlling the light source by remote control via data-bus transmission
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/175—Controlling the light source by remote control
    • H05B47/198—Grouping of control procedures or address assignation to light sources
    • H05B47/199—Commissioning of light sources
    • H05B47/1995—Auto-commissioning

Landscapes

  • Small-Scale Networks (AREA)
  • Dc Digital Transmission (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Adressierung der Busknoten (SL1 bis SLN) eines Zweidrahtdatenbusses. Der Zweidrahtdatenbus verfügt über einen Busmaster (BM) der Zweidrahtdatenbus ist mit einem Terminationswiderstand (RTR) abgeschlossen. In einer Adressierungsphase speist der Busmaster mit seinem High-Side-Treiber (IMH, TXMH, TXENMH) einen elektrischen Strom ein. Mit seinem Low-Side-treiber (IML, TXML, TXENML) entnimmt der Busmaster (BM) einen elektrischen Strom. Die nicht adressierten Busknoten der Busknoten (SL1 bis SLn) entnehmen mit ihren Low-Side-Treibern in der Adressierungsphase ebenfalls einen Adressierungsstrom. Die Busknoten verfügen über Mittel, den Busstrom an ihrer Position zu erfassen. Dieser erfasste Strommesswert hängt von der physikalischen Position längs des Zweidrahtdatenbusses ab. Der Busmaster (BM) und/oder die Busknoten können daraus eine eindeutige Busknotenadresse für die Datenkommunikation erzeugen.

Description

  • Oberbegriff
  • Die Erfindung richtet sich auf ein Verfahren zur Zuweisung gültiger Busknotenadressen zu Busknoten (SL1 bis SLn) eines Zweidrahtdatenbussystems.
  • Allgemeine Einleitung
  • Aus der DE 10 2018 104 852 A1 ist ein Verfahren zur Vergabe von Busknotenadressen bekannt. Es handelt sich um ein Verfahren zum Adressieren der Busknoten eines seriellen, bidirektionalen, differentiellen Zweidraht-Kommunikationsbusses, mit einem Busmaster, einem von dem Busmaster ausgehenden seriellen, bidirektionalen, differentiellen Zweidraht-Kommunikationsbus und mehreren adressierbaren Busknoten. Die Busknoten sind an dem seriellen, bidirektionalen, differentiellen Zweidraht-Kommunikationsbus angeschlossen. Der serielle, bidirektionale, differentielle, Zweidraht-Kommunikationsbus besteht aus einem ersten Eindrahtbus und einem zweiten Eindrahtbus. Bei dem Verfahren speist jeder noch nicht adressierte Busknoten der Busknoten zum Identifizieren einen Adressierstrom in zumindest einen Eindrahtbus der Eindrahtbusse, im Folgenden mit Adressierungs-Eindrahtbus bezeichnet, ein. Alle anderen noch nicht adressierten Busknoten speisen ebenfalls in den Adressierungs-Eindrahtbus einen Adressierungsstrom ein. Sämtliche Adressierungsströme fließen durch den seriellen, bidirektionalen, differentiellen Zweidraht-Kommunikationsbus in Richtung Busmaster (ECU). Jeder noch nicht adressierte Busknoten detektiert den durch den Adressierungs-Eindrahtbus des seriellen, bidirektionalen, differentiellen Zweidraht-Kommunikationsbusses fließenden Strom. Lediglich derjenige noch nicht adressierte Busknoten, der keinen Strom oder lediglich einen Strom detektiert, der betragsmäßig kleiner als ein vorgebbarer erster Schwellwert ist, wird als ein noch nicht adressierter Busknoten identifiziert. Dem so identifizierten Busknoten wird zwecks Adressierung eine Adresse als gültige Busknotenadresse zugeordnet. Die zuvor genannten Schritte werden ohne den jeweils zuletzt adressierten Busknoten durchgeführt, bis sämtliche noch nicht adressierteBusknoten adressiert sind.
  • Ein Nachteil des Verfahrens ist, dass Widerstände in die Eindrahtdatenbusleitungen eingefügt werden müssen.
  • Der wesentliche Nachteil ist aber, dass entsprechend der technischen Lehre der DE 10 2018 104 852 A1 spezielle Adressierungsstromquellen benötigt werden. Dies erhöht die Kosten. Außerdem ist ein Analog-zu-Digital-Wandler erforderlich, der erhebliche Chip-Fläche beansprucht.
  • Aufgabe
  • Dem Vorschlag liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen, die die obigen Nachteile des Stands der Technik nicht aufweist und weitere Vorteile aufweist.
  • Diese Aufgabe wird durch Verfahren nach Anspruch 1 und 3 gelöst.
  • Lösung der Aufgabe
  • Die Erfindung betrifft ein erstes Verfahren zur Zuweisung gültiger Busknotenadressen zu Busknoten (SL1 bis SLn) eines Zweidrahtdatenbussystems. Das Zweidrahtdatenbussystem umfasst einen Busmaster (BM), n Busknoten (SL1 bis SLn) mit n als ganzer positiver Zahl größer 1, einen ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH) und einen zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL). Der Busmaster (BM) umfasst einen Bus-Master-High-Side-Treiber (IMH , TXMH , TXENMH ) und einen Bus-Master-Low-Side-Treiber (IML , TXML , TXENML ). Der Bus-Master-High-Side-Treiber (IMH , TXMH , TXENMH ) kann einen elektrischen Adressierungsstrom in den ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH) an einem ersten Ende (KMH) des ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH) einspeisen. In gleicher Weise kann der Bus-Master-Low-Side-Treiber (IMH , TXMH , TXENMH ) einen elektrischen Strom aus den zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL) an einem ersten Ende (KML) des zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL) entnehmen. Das zweite Ende (KTH) des ersten Eindrahtdatenbusses (KMH, K1H, K2H bis KnH, KTH) ist über einen Terminationswiderstand (RTR ) mit dem zweiten Ende (KTL) des zweiten Eindrahtdatenbusses (KML, K1L, K2L bis KnL, KTL) elektrisch verbunden. Der Zweidrahtdatenbus wird u.a. durch die n Busknoten (SL1 Bis SLn) in n+2 Zweidrahtbusteilstücke ([KMH, KML]; [K1H, K1L]; [K2H, K2L] bis [KnH, KnL]; [KTH, KTL]) unterteilt. Jedes Zweidrahtdatenbusteilstück ([KjH, KjL] mit j als ganzer Zahl oder j=„M“ oder j=„T“) der Zweidrahtdatenbusteilstücke ([KMH, KML]; [K1H, K1L]; [K2H, K2L] bis [KnH, KnL]; [KTH, KTL]) umfasst dabei ein zugehöriges erstes Eindrahtdatenbusteilstück (KjH) und ein zugehöriges zweites Eindrahtdatenbusteilstück (KjL). Die ersten Eindrahtdatenbusteilstücke (KMH, K1H bis KnH, KTH) bilden den ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH). Die zweiten Eindrahtdatenbusteilstücke (KML, K1L bis KnL, KTL) bilden den zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL). Der erste Eindrahtdatenbus wird in n+2 Teilstücke (KHM, K1H bis KnH, KTH) u.a durch die n Busknoten (SL1 bis SLn) unterteilt. Der zweite Eindrahtdatenbus wird in n+2 Teilstücke (KLM, K1L bis KnL, KTL) u.a durch die n Busknoten (SL1 bis SLn) unterteilt. Jeder Busknoten (SLj), der (n-1) Busknoten ist einem Busknoten vom Master aus nachfolgenden Busknoten ((SL1) bis [SL(n-1)]), ist bis auf den n-ten Busknoten (SLn) einem nachgeschalteten Busknoten (SL(j+1)) im Zweidrahtdatenbus vorgeschaltet. Hier steht der Index j für eine ganze Zahl zwischen 1 und (n-1) einschließlich. Der Bus-Master (BM) ist dem ersten Busknoten (SL1) vorgeschaltet. Der n-te Busknoten (SLn) ist dem Terminationswiderstand (RTR ) vorgeschaltet.
  • Das erste hier vorgeschlagene Verfahren zeichnet sich dadurch aus, dass jeder der am Adressierungsverfahren beteiligten Busknoten (SLj) über Mittel (RPCB_L_j) zur Erfassung des Stromes aus dem diesem dem Busknoten nachgeschalteten zweiten Eindrahtdatenbusteilstück (K(j+1)L bzw. KTL) und/oder in den diesem Busknoten vorgeschalteten zweiten Eindrahtdatenbusteilstück (KjL bzw. KML) und zur Ermittlung eines zugehörigen Strommesswerts verfügt und dass jeder der am Adressierungsverfahren beteiligten Busknoten (SLj) über Mittel zur Erkennung einer Buskollision verfügt, wenn er gleichzeitig mit einem höher priorisierten Busknoten zu senden versucht. Gleichzeitig ist das Busprotokoll so gestaltet, dass im Falle einer Buskollision das Datum genau eines der Busknoten sich durchsetzt und so die Mitteilung dieses sich durchsetzenden Busknotens den Bus-Master erreicht, während alle anderen kollidierenden Busknoten ihre Mitteilung abbrechen. Ein Busknoten, dessen Datum sich nicht durchgesetzt hat, erkennt diese Buskollision und bricht dann die Übertragung seiner Daten ab. Das Verfahren umfasst die folgenden Schritte:
    • • Schritt 1: Beginn eines Adressierungszyklus durch Signalisierung des Bus-Masters (BM) an alle Busknoten (SL1 bis SLn), dass nun ein Adressierungszyklus erfolgt;
    • • Schritt 2: Empfang des besagten Signals des Bus-Masters (BM), dass nun ein Adressierungszyklus erfolgt, durch die Busknoten (SL1 bis SLn);
    • • Schritt 3: Verwendung des High-Side-Treibers (IMH , TXMH , TXMENH ) des Bus-Masters (BM) zum Einspeisen eines Adressierungsstromes, dessen Adressierungsstromwert innerhalb eines vorgegebenen Adressierungsstromintervalls liegt, in die erste Eindrahtdatenbusleitung (KMH, K1H bis KnH, KTH);
    • • Schritt 4: Verwendung des Low-Side-Treibers (IML , TXML , TXMENL ) des Bus-Masters (BM) zur Entnahme des Adressierungsstromes aus der zweiten Eindrahtdatenbusleitung;
    • • Schritt 5: Entnahme eines lokalen Busknotenadressierungsstromes aus der zweiten Eindrahtdatenbusleitung (KML, K1L bis KnL, KTL) durch jeden Busknoten, der an dem Adressierungsverfahren teilnimmt und der über keine gültige Busknotenadresse verfügt, im Folgenden als betreffender Busknoten bezeichnet;
    • • Schritt 6: Erfassung des jeweiligen Stromwerts des elektrischen Stromes durch den zweiten Eindrahtdatenbus (KLM, K1L bis KnL, KTL) am Ort eines jeden betreffenden Busknotens (SLj) ohne gültige Busknotenadresse durch das jeweilige Mittel (RPCB_LJ) des betreffenden Busknotens (SLj) zur Erfassung des Stromes aus dem diesen betreffenden Busknoten (SLj) nachgeschalteten zweiten Eindrahtdatenbusteilstück (K(j+1)L) und/oder in den diesem Busknoten (SU) vorgeschalteten zweiten Eindrahtdatenbusteilstück (KjL);
    • • Schritt 7: Erzeugung einer jeweiligen provisorischen Busknotenadresse eines jeweiligen betreffenden Busknotens auf Basis des durch den jeweiligen betreffenden Busknoten (SLj) ermittelten jeweiligen Stromwertes durch eine lineare Abbildung des Strommesswerts auf die Menge der möglichen und/oder erlaubten Busknotenadressen;
    • • Schritt 8: Übermittlung einer Botschaft, die die provisorische Busknotenadresse und den Strommesswert umfasst, an den Bus-Master (BM) durch jeden betreffenden Busknoten, der an dem Adressierungsverfahren teilnehmenden Busknoten, wobei jeder betreffende Busknoten im Falle von Buskollisionen seine jeweilige Botschaft solange versucht zu senden, bis er seine jeweilige Botschaft ohne Buskollision an den Busmaster (BM) senden kann oder bis eine andere Abbruchbedingung erfüllt ist;
    • • Schritt 9: Analyse der von den betreffenden Busknoten (SL1 bis SLn) auf diesem Wege vom Busmaster (BM) erhaltenen Stromwerte durch den Busmaster (BM) und Berechnung der Reihenfolge der Busknoten (SL1 bis SLn) längs des Zweidrahtdatenbusses der am Adressierungsverfahren teilnehmenden betreffenden Busknoten;
    • • Schritt 10: Zuweisung einer gültigen Busknotenadresse zu jedem am Adressierungsverfahren teilnehmenden betreffenden Busknoten in Abhängigkeit von der provisorischen Busknotenadresse;
    • • Schritt 11: Signalisierung an alle betreffenden Busknoten (SL1 bis SLn), dass die zugewiesene Busknotenadresse verwendet werden soll und dass das Adressierungsverfahren beendet ist und Beendigung des Adressierungsverfahrens durch die Busknoten (SL1 bis SLn) und den Bus-Master (BM).
  • Das Verfahren kann um vorbereitende Schritte ergänzt werden. Es handelt sich dann um ein Verfahren mit den folgenden, dem Schritt 1 vorausgehenden, Schritten:
    • • Schritt A: Signalisierung durch den Bus-Master an alle oder zumindest einen Teil der am Adressierungsverfahren beteiligten Busknoten, dass ihre Busknotenadressen ungültig sind;
    • • Schritt B: Markieren der dem jeweiligen Busknoten zugehörigen Busknotenadresse als ungültig durch alle am Adressierungsverfahren teilnehmenden Busknoten.
  • Die Erfindung betrifft auch ein zweites Verfahren zur Zuweisung gültiger Busknotenadressen zu den Busknoten (SL1 bis SLn) eines Zweidrahtdatenbussystems. Auch hier weist das Zweidrahtdatenbussystem einen Busmaster (BM), n Busknoten (SL1 bis SLn) mit n als ganzer positiver Zahl größer 1, einen ersten Eindrahtdatenbus (KMH, K1H bis KnH, KTH) und einen zweiten Eindrahtdatenbus (KML, K1L bis KnL, KTL) auf. Der Busmaster (BM) umfasst einen Bus-Master-High-Side-Treiber (IMH , TXMH , TXENMH ) und einen Bus-Master-Low-Side-Treiber (IML , TXML , TXENML ). Der Bus-Master-High-Side-Treiber (IMH , TXMH , TXENMH ) kann einen elektrischen Strom in den ersten Eindrahtdatenbus (KMH, K1H bis KnH, KTH) an einem ersten Ende (KMH) des ersten Eindrahtdatenbus (KMH, K1H bis KnH, KTH) einspeisen. Der Bus-Master-Low-Side-Treiber (IMH , TXMH , TXENMH ) kann einen elektrischen Strom aus den zweiten Eindrahtdatenbus (KML, K1L bis KnL, KTL) an einem ersten Ende (KML) des zweiten Eindrahtdatenbus (KML, K1L bis KnL, KTL) entnehmen. Das zweite Ende (KTH) des ersten Eindrahtdatenbusses (KMH, K1H bis KnH, KTH) ist typischerweise über einen Terminationswiderstand (RTR ) mit dem zweiten Ende (KTL) des zweiten Eindrahtdatenbusses (KML, K1L bis KnL, KTL) elektrisch verbunden. Der Zweidrahtdatenbus wird u.a. durch die n Busknoten (SL1 Bis SLn) in n+2 Zweidrahtbusteilstücke ([KMH, KML]; [K1H, K1L]; [K2H, K2L] bis [KnH, KnL]; [KTH, KTL]) unterteilt. Jedes Zweidrahtdatenbusteilstück ([KjH, KjL] mit j als ganzer Zahl oder j=„M“ oder j=„T“) der Zweidrahtdatenbusteilstücke ([KMH, KML]; [K1H, K1L]; [K2H, K2L] bis [KnH, KnL] ; [KTH, KTL]) umfasst ein zugehöriges erstes Eindrahtdatenbusteilstück (KjH) und ein zugehöriges zweites Eindrahtdatenbusteilstück (KjL). Die ersten Eindrahtdatenbusteilstücke (KMH, K1H bis KnH, KTH) bilden den ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH). Die zweiten Eindrahtdatenbusteilstücke (KML, K1L bis KnL, KTL) bilden den zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL). Der erste Eindrahtdatenbus wird in n+2 Teilstücke (KHM, K1H bis KnH, KTH) u.a durch die n Busknoten (SL1 bis SLn) unterteilt. Der zweite Eindrahtdatenbus wird in n+2 Teilstücke (KLM, K1L bis KnL, KTL) u.a durch die n Busknoten (SL1 bis SLn) unterteilt. Jeder Busknoten (SLj) der (n-1) einem Busknoten vom Master aus nachfolgenden Busknoten ((SL1) bis [SL(n-1)]) ist bis auf den n-ten Busknoten (SLn) einem nachgeschalteten Busknoten (SL(j+1)) im Zweidrahtdatenbus vorgeschaltet, wobei hier der Index j für eine ganze Zahl zwischen 1 und (n-1) einschließlich steht. Der Bus-Master ist dem ersten Busknoten (SL1) vorgeschaltet. Der n-te Busknoten (SLn) ist dem Terminationswiderstand (RTR ) vorgeschaltet. Dieses zweite Verfahren zeichnet sich dadurch aus, dass jeder, der am Adressierungsverfahren beteiligten Busknoten (SLj) über Mittel (RPCB_L_j) zur Erfassung des Stromes aus dem diesem Busknoten nachgeschalteten zweiten Eindrahtdatenbusteilstück (K(j+1)L bzw. KTL) und/oder in den diesem Busknoten vorgeschalteten weiteren Eindrahtdatenbusteilstück (KjL bzw. KML) und zur Ermittlung eines zugehörigen Strommesswerts verfügt. Jeder der am Adressierungsverfahren beteiligten Busknoten (SLj) verfügt über Mittel zur Erkennung einer Buskollision, wenn er gleichzeitig mit einem höher priorisierten Busknoten zu senden versucht. Das Busprotokoll ist so gestaltet, dass im Falle einer Buskollision das Datum genau einer der Busknoten sich durchsetzt. Ein Busknoten, dessen Datum sich nicht durchgesetzt hat, erkennt diese Buskollision und bricht dann die Übertragung seiner Daten ab. Das zweite Verfahren umfasst die folgenden Schritte:
    • • Schritt 1: Beginn eines Adressierungszyklus durch Signalisierung des Bus-Masters (BM) an alle Busknoten (SL1 bis SLn), dass nun ein Adressierungszyklus erfolgt;
    • • Schritt 2: Empfang des besagten Signals des Bus-Masters (BM), dass nun ein Adressierungszyklus erfolgt, durch die Busknoten (SL1 bis SLn);
    • • Schritt 3: Verwendung des High-Side-Treibers (IMH , TXMH , TXMENH ) des Bus-Masters (BM) zum Einspeisen eines Adressierungsstromes, dessen Adressierungsstromwert innerhalb eines vorgegebenen Adressierungsstromintervalls liegt, in die erste Eindrahtdatenbusleitung (KMH, K1H bis KnH, KTH);
    • • Schritt 4: Verwendung des Low-Side-Treibers (IML , TXML , TXMENL ) des Bus-Masters (BM) zur Entnahme des Adressierungsstromes aus der zweiten Eindrahtdatenbusleitung (KML, K1L bis KnL, KTL);
    • • Schritt 5: Entnahme eines lokalen Busknotenadressierungsstromes aus der zweiten Eindrahtdatenbusleitung (KML, K1L bis KnL, KTL) durch jeden Busknoten, der an dem Adressierungsverfahren teilnimmt und der über keine gültige Busknotenadresse verfügt, im Folgenden als betreffender Busknoten bezeichnet;
    • • Schritt 6: Erfassung des jeweiligen Stromwerts des elektrischen Stromes durch den zweiten Eindrahtdatenbus (KLM, K1L bis KnL, KTL) am Ort eines jeden betreffenden Busknotens (SLj) ohne gültige Busknotenadresse durch das jeweilige Mittel (RPCB_LJ) des betreffenden Busknotens (SLj) zur Erfassung des Stromes aus dem diesem betreffenden Busknoten (SLj) nachgeschlateten zweiten Eindrahtdatenbusteilstück (K(j+1)L) und/oder in den diesem Busknoten (SU) vorgeschalteten zweiten Eindrahtdatenbusteilstück (KjL);
    • • Schritt 7: Vergleich des jeweiligen erfassten Stromwertes eines jeweiligen betreffenden Busknotens (SLj) mit einem Schwellwert in jedem am Adressierungsverfahren teilnehmenden betreffenden Busknoten (SLj) und Identifizierung desjenigen betreffenden Busknotens, dessen Stromwert über dem Schwellwert liegt als letzter unadressierter Busknoten, im Folgenden als letzter unadressierter Busknoten bezeichnet;
    • • Schritt 8: Beendigung der Stromeinspeisungen und Stromentnahmen durch den Bus-Master (BM) und die Busknoten (SL1 bis SLn);
    • • Schritt 9: Übermittlung einer zu vergebenden gültigen Busknotenadresse an den letzten unadressierten Busknoten durch den Bus-Master (BM);
    • • Schritt 10: Nichtübernahme der an den letzten unadressierten Busknoten übermittelten Busknotenadresse durch die betreffenden Busknoten, die nicht der letzte unadressierte Busknoten sind und Übernahme der an den letzten unadressierten Busknoten übermittelten Busknotenadresse durch den letzten unadressierten Busknoten, der dadurch über eine gültige Busknotenadresse verfügt und der dadurch kein betreffender Busknoten mehr ist und dadurch an weiteren Adressierungszyklen bis auf Weiteres nicht mehr teilnimmt, wobei dadurch der Adressierungszyklus beendet ist;
    • • Schritt 11: Beginn des nächsten Adressierungszyklus und erneutes Durchführen der Schritte 1 bis 10 bis alle nicht adressierten und am Adressierungsverfahren teilnehmenden Busknoten eine gültige Busknotenadresse erhalten haben oder eine andere Abbruchbedingung erfüllt ist.
  • Auch hier sind vorbereitende Schritte sinnvoll. Dass Verfahren umfasst dann die typischerweise die, den dem Schritt 1 vorausgehenden Schritte:
    • • Schritt A: Signalisierung durch den Bus-Master an alle oder zumindest einen Teil der am Adressierungsverfahren beteiligten Busknoten, dass ihre Busknotenadressen ungültig sind;
    • • Schritt B: Markieren der dem jeweiligen Busknoten zugehörigen Busknotenadresse als ungültig durch alle am Adressierungsverfahren teilnehmenden Busknoten.
  • Vorteil
  • Ein solcher [Gattungsbegriff] ermöglicht zumindest in einigen Realisierungen [Vorteile nennen]. Die Vorteile sind hierauf aber nicht beschränkt.
  • Im vorliegenden Vorschlag werden die im Bussystem ohnehin vorhandenen High-Side- und Low-Side-Schalter ergänzt um ohnehin aus Sicherheitsgründen ebenfalls ohnehin vorgesehene Stromquellen (IMH , IML , ISL1 , ISL2 , ISLn ) genutzt. Dadurch ist im Gegensatz zur technischen Lehre der DE 10 2018 104 852 A1 kein Zusatzaufwand mehr notwendig. Darüber hinaus besteht ein fester Schwellwert, weil der Strom durch die externe Terminierung (RTL , RTR ) bestimmt wird. In der technischen Lehre der DE 10 2018 104 852 A1 ist ein Analog-zu-Digitalwandler notwendig, um den Busstrom richtig erfassen zu können. Dies ist hier nicht notwendig. Die durch den jeweiligen Busknoten zu klärende Frage ist nur noch, ob der Terminierungsstrom fließt oder ob anderthalbmal so viel Strom, wie der vorgeschriebene Terminierungsstrom, fließt. Bei der Ausarbeitung der Erfindung hat sich gezeigt, dass für die Erfassung des Busstromes die parasitären Widerstände von innerhalb des Datenbussystems standardisierten Eindrahtdatenbusabschnitten vollkommen ausreichen.
  • Beschreibung der Figuren
  • Figur 1
  • 1 zeigt das vorgeschlagene, dem Stand der Technik entsprechende Datenbussystem mit den für die Durchführung des Adressierungsverfahrens wichtigen Komponenten. Beispielsweise kann es sich um ein CAN-Datenbussystem oder einen anderen geeigneten Zweidrahtdatenbus handeln.
  • Der Datenbus soll in dem Beispiel der 1 einen dominanten und einen rezessiven Datenbuszustand entsprechend dem CAN-Standard einnehmen können.
  • Hierzu verfügt der Busmaster (BM) über einen High-Side-Treiber (IMH , TXMH , TXMENH ), der den ersten Eindrahtdatenbus zur Erzeugung eines dominanten Datenbuszustands durch Einspeisung eines Stromes in Richtung der positiven Versorgungsspannung ziehen kann. Der High-Side-Treiber des Busmasters (BM) verfügt über eine High-Side-Datensendestromquelle (IMH ), die den Strom in den ersten Eindrahtdatenbus hinein begrenzen kann. Dieser Strom kann nur eingespeist werden, wenn der High-Side-Datensendeerlaubnistransistor (TXMENH ) des High-Side-Treibers des Bus-Masters (BM) durchgeschaltet, also leitend, ist und wenn gleichzeitig ein dominantes Datenbit auf den ersten Eindrahtdatenbus dadurch gesendet werden soll, dass der High-Side-Datensendetransistor (TXMH ) des High-Side-Treibers des Bus-Masters (BM) ebenfalls durchgeschaltet, also leitend, ist. Dieser High-Side-Treiber ist in der beispielhaften Bus-Master-CAN-Schnittstelle ohnehin vorhanden.
  • Des Weiteren verfügt der Busmaster (BM) über einen Low-Side-Treiber (IML , TXML , TXMENL ), der den zweiten Eindrahtdatenbus zur Erzeugung eines dominanten Datenbuszustands durch Entnahme eines Stromes in Richtung der negativen Versorgungsspannung ziehen kann. Der Low-Side-Treiber des Busmasters (BM) verfügt über eine Low-Side-Datensendestromquelle (IML ), die den entnommenen Strom aus dem zweiten Eindrahtdatenbus begrenzen kann. Dieser Strom kann nur entnommen werden, wenn der Low-Side-Datensendeerlaubnistransistor (TXMENL ) des Low-Side-Treibers des Bus-Masters (BM) durchgeschaltet, also leitend, ist und wenn gleichzeitig ein dominantes Datenbit auf den zweiten Eindrahtdatenbus dadurch gesendet werden soll, dass der Low-Side-Datensendetransistor (TXML ) des Low-Side-Treibers des Bus-Masters (BM) ebenfalls durchgeschaltet, also leitend, ist. Dieser Low-Side-Treiber ist in der beispielhaften Bus-Master-CAN-Schnittstelle ohnehin vorhanden.
  • Der Zweidrahtdatenbus wird durch die Terminierungswiderstände (RTL , RTR ), den Bus-Master-Terminationswiderstand (RTL ) und den Terminationswiderstand (RTR ) in den rezessiven Buszustand gebracht, wenn die Transistoren gesperrt sind.
  • Der erste Eindrahtdatenbus weist einen parasitären Leitungswiderstand auf. Dieser ist durch die parasitären Leitungswiderstände (RPCB_H_M , RPCB_H_2 , RPCB_H_2 bis RPCB_H_n ) dargestellt.
  • Der zweite Eindrahtdatenbus weist einen parasitären Leitungswiderstand auf. Dieser ist durch die parasitären Leitungswiderstände (RPCB_L_M , RPCB_L_2 , RPCB_L_2 bis RPCB_L_n ) dargestellt.
  • Auch die Busknoten (SL1, SL2 bis SLn) verfügen über eine Schnittstelle ähnlich der des Bus-Masters (BM). Die High-Side-Treiber der Busknoten (SL1, SL2 bis SLn) sind zur besseren Übersicht nicht eingezeichnet.
  • Der erste Busknoten (SL1) verfügt über einen Low-Side-Treiber (ISL1 , TXS1L , TXS1ENL ), der den zweiten Eindrahtdatenbus zur Erzeugung eines dominanten Datenbuszustands durch Entnahme eines Stromes in Richtung der negativen Versorgungsspannung ziehen kann. Der Low-Side-Treiber des ersten Busknotens (SL1) verfügt über eine Low-Side-Datensendestromquelle (ISL1 ), die den entnommenen Strom aus dem zweiten Eindrahtdatenbus begrenzen kann. Dieser Strom kann nur entnommen werden, wenn der Low-Side-Datensendeerlaubnistransistor (TXS1ENL ) des Low-Side-Treibers des ersten Busknotens (SL1) durchgeschaltet, also leitend, ist und wenn gleichzeitig ein dominantes Datenbit auf den zweiten Eindrahtdatenbus dadurch gesendet werden soll, dass der Low-Side-Datensendetransistor (TXS1L ) des Low-Side-Treibers des ersten Busknotens (SL1) ebenfalls durchgeschaltet, also leitend, ist. Dieser Low-Side-Treiber ist in der beispielhaften Busknoten-CAN-Schnittstelle des ersten Busknotens (SL1) ohnehin vorhanden.
  • Der zweite Busknoten (SL2) verfügt über einen Low-Side-Treiber (ISL2 , TXS2L , TXS2ENL ), der den zweiten Eindrahtdatenbus zur Erzeugung eines dominanten Datenbuszustands durch Entnahme eines Stromes in Richtung der negativen Versorgungsspannung ziehen kann. Der Low-Side-Treiber des zweiten Busknotens (SL2) verfügt über eine Low-Side-Datensendestromquelle (ISL2 ), die den entnommenen Strom aus dem zweiten Eindrahtdatenbus begrenzen kann. Dieser Strom kann nur entnommen werden, wenn der Low-Side-Datensendeerlaubnistransistor (TXS2ENL ) des Low-Side-Treibers des zweiten Busknotens (SL2) durchgeschaltet, also leitend, ist und wenn gleichzeitig ein dominantes Datenbit auf den zweiten Eindrahtdatenbus dadurch gesendet werden soll, dass der Low-Side-Datensendetransistor (TXS2L ) des Low-Side-Treibers des zweiten Busknotens (SL2) ebenfalls durchgeschaltet, also leitend, ist. Dieser Low-Side-Treiber ist in der beispielhaften Busknoten-CAN-Schnittstelle des zweiten Busknotens (SL2) ohnehin vorhanden.
  • Der n-te Busknoten (SLn) verfügt über einen Low-Side-Treiber (ISLn , TXSnL , TXSnENL ), der den zweiten Eindrahtdatenbus zur Erzeugung eines dominanten Datenbuszustands durch Entnahme eines Stromes in Richtung der negativen Versorgungsspannung ziehen kann. Der Low-Side-Treiber des n-ten Busknotens (SLn) verfügt über eine Low-Side-Datensendestromquelle (ISLn ), die den entnommenen Strom aus dem zweiten Eindrahtdatenbus begrenzen kann. Dieser Strom kann nur entnommen werden, wenn der Low-Side-Datensendeerlaubnistransistor (TXSnENL ) des Low-Side-Treibers des n-ten Busknotens (SLn) durchgeschaltet, also leitend, ist und wenn gleichzeitig ein dominantes Datenbit auf den zweiten Eindrahtdatenbus dadurch gesendet werden soll, dass der Low-Side-Datensendetransistor (TXSnL ) des Low-Side-Treibers des n-ten Busknotens (SLn) ebenfalls durchgeschaltet, also leitend, ist. Dieser Low-Side-Treiber ist in der beispielhaften Busknoten-CAN-Schnittstelle des n-ten Busknotens (SLn) ohnehin vorhanden.
  • Figur 2
  • Die 2 entspricht der 1 mit dem Unterschied, dass angenommen wird, dass ein Adressierungszyklus durchgeführt wird. Nachdem der Bus-Master (BM) die Durchführung eines Adressierungszyklus signalisiert hat, speist der Busmaster mit seinem High-Side-Treiber (IMH , TXMH , TXMENH ) den Adressierungsstrom in den ersten Eindrahtdatenbus ein. Bevorzugt wird der Widerstandswert des Bus-Master-Terminationswiderstands (RTL ) möglichst gleich dem Widerstandswert des Terminationswiderstands (RTR ) gewählt. Daher beträgt der Stromwert des in 2 eingezeichnete Adressierungsstroms betragsmäßig in etwa die Hälfte des Betrags des Stroms der High-Side-Datensendestromquelle (IMH ). Der Betrag des Stroms der High-Side-Datensendestromquelle (IMH ) des Bus-Masters (BM) wird für die Adressierung wesentlich größer als der Betrag des Stroms der Low-Side-Datensendestromquelle (IML ) des Bus-Masters (BM) gewählt. Der andere Anteil dieses Stroms der High-Side-Datensendestromquelle (IMH ) des Bus-Masters (BM) durchfließt nicht den ersten und zweiten Eindrahtdatenbus, sondern den Bus-Master-Terminationswiderstands (RTL ). Der Strom in dieser Konfiguration wird durch den Betrag des Stroms der Low-Side-Datensendestromquelle (IML ) des Bus-Masters (BM) bestimmt.
  • Figuren 3 bis 5
  • Der Adressierungsvorgang aufgrund des zweiten Verfahrens wird mit Hilfe der 3 bis 5 veranschaulicht.
  • Figur 3
  • Zu Beginn des Verfahrens aktivieren alle Busknoten (SL1 bis SLn) aufgrund einer Broadcast-Message des Bus-Masters (BM) (Botschaft des Bus-Masters (BM) an alle Busknoten (SL1 bis SLn) oder eine Teilmenge der Busknoten) ihren Adressierungsmodus. Dies geschieht insbesondere dadurch, dass die Busknoten (SL1 bis SLn) ihre High-Side-Treiber abschalten, sodass diese den Zustand des Zweidrahtdatenbusses und damit des ersten Eindrahtdatenbusses und des zweiten Eindrahtdatenbusses im Wesentlichen nicht beeinflussen. Des Weiteren aktivieren die Busknoten /SL1 bis SLn) ihre Low-Side-Treiber. Hierzu schalten sie ihren jeweiligen Low-Side-Datensendeerlaubnistransistor (TXS1ENL , TXS2ENL , bis TXSnENL ) ein. Ebenso schalten sie ihren jeweiligen Low-Side-Datensendetransistor (TXS1L , TXS2L , bis TXSnL ) ein. Jeder dieser Busknoten (SL1 bis SLn) regelt den Strom, den er aus dem zweiten Eindrahtdatenbus dadurch entnimmt, über seine jeweilige Low-Side-Datensendestromquelle (ISL1 , ISL2 , bis ISLn ) auf einen typischerweise vorgegebenen Adressierungsstromwert.
  • Es ist offensichtlich, dass durch den parasitären Widerstand (RPCB_L_n ) am n-ten Busknoten (SLn) der größte elektrische Strom fließt, während durch den parasitären Widerstand (RPCB_L_1 ) am ersten Busknoten (SL1) der kleinste elektrische Strom bezogen auf die Busknoten (SL1 bis SLN) fließt.
  • In dem vorgeschlagenen Verfahren erfasst jeder Busknoten (SL1 bis SLn) beispielsweise durch Vermessung des Spannungsabfalls an einem parasitären Bus-Shunt-Widerstand (RPCB_L_1 , RPCB_L_2 bis RPCB_L_n ) den Busstrom in Richtung Busmaster.
  • Jeder der Busknoten erhält so einen Spannungs- bzw. Strommesswert, der mit steigender Entfernung zum Bus-Master (BM) zunimmt. So erhält der erste Busknoten (SL1) einen ersten Spannungs- bzw. Strommesswert, der betragsmäßig kleiner als der zweite Spannungs- bzw. Strommesswert ist, den der zweite Busknoten (SL2) erhält. Der zweite Busknoten (SL2) erhält einen zweiten Spannungs- bzw. Strommesswert, der betragsmäßig kleiner als der dritte Spannungs- bzw. Strommesswert ist, den der nicht mehr eingezeichnete dritte Busknoten [SL3] erhält. Dies setzt sich so bis zum n-ten Busknoten fort, der einen n-ten Spannungs- bzw. Strommesswert erhält, der betragsmäßig größer als der (n-1)-te Spannungs- bzw. Strommesswert ist, den der nicht mehr eingezeichnete, vorausgehende (n-1)-te Busknoten [SL(n-1)] erhält.
  • Es ergeben sich nun erfindungsgemäß zwei Möglichkeiten zur Auswertung dieser Information und zur Nutzung dieser Information zur Vergabe einer gültigen Busknotenadresse an die Busknoten (SL1 bis SLn).
  • Das erste Verfahren nutzt die erfassten Spannungs- und damit Strommesswerte zur dezentralen Erzeugung individueller und eindeutiger provisorischer Busknotenadressen, die eine erste eindeutige Kommunikation eines jeden Busknotens mit dem Bus-Master (BM) erlauben.
  • In dem zweiten Verfahren vergleicht jeder Busknoten seinen Spannungs- bzw. Strommesswert mit einem Schwellwert und entscheidet, ob er sich an einem vorbestimmten Ende der Kette von noch nicht adressierten Busknoten befindet. Ist dies der Fall, so übernimmt er eine vom Bus-Master per Broadcast-Message angebotene gültige Busknotenadresse. Ist dies nicht der Fall, so übernimmt er die vom Bus-Master per Broadcast-Message angebotene gültige Busknotenadresse nicht, sondern ignoriert sie.
  • Es wird zuerst die erste Methode erläutert.
  • Die Spannungs- bzw. Strommesswerte liegen bei gleicher Dimensionierung der parasitären Bus-Shunt-Widerstände (RPCB_L_1 , RPCB_L_2 bis RPCB_L_n ) in unterschiedlichen Spannungsmesswertintervallen bzw. unterschiedlichen Strommesswertintervallen, wobei diese Spannungsmesswertintervalle bzw. Strommesswertintervalle bevorzugt betragsmäßig den gleichen Abstand bezüglich ihrer Intervallgrenzen aufweisen. Diese Spannungsmesswertintervalle bzw. Strommesswertintervalle überlappen sich bevorzugt nicht oder nur unwesentlich, um eine eindeutige Zuordnung genau eines Spannungs- bzw. Strommesswerts zu genau einem dieser Intervalle sicherzustellen.
  • Jedem Spannungsmesswertintervall bzw. Strommesswertintervall kann jeweils ein individueller Index zugeordnet werden.
  • Durch eine allen Busknoten gemeinsame bijektive Berechnungsvorschrift können die Indices dieser Spannungs- bzw. Strommesswertintervalle nun auf die Menge der zur Verfügung stehenden Busknotenadressen abgebildet werden.
  • Dies geschieht in jedem der Busknoten. Hierdurch erhalten alle Busknoten eine individuelle provisorische Busknotenadresse, die sich von den provisorischen Busknotenadressen der anderen Busknoten unterscheidet, da in diesen Busknoten andere Spannungs- bzw. Strommesswerte gemessen wurden. Die Busknoten melden sich dann beim Bus-Master mit ihrer provisorischen Busknotenadresse. Typischerweise geschieht dies auf Aufforderung durch den Bus-Master (BM). Der Bus-Master sendet bevorzugt diese Aufforderung als Broardcast-Message. Da dann alle Busknoten (SL1 bis SLn) gleichzeitig senden, kommt es zu Buskollisionen. Es ist daher zweckmäßig, wenn im Protokoll des Zweidrahtdatenbussystems eine Datenbotschaft mit einer ggf. gleichen Präambel beginnt und dann direkt die Busadresse des Senders folgt. Greifen nun die Busknoten (SL1 bis SLn) mit ihrer provisorischen Busknotenadresse auf den Zweidrahtdatenbus zu, so äußert sich eine Buskollision für einen Busknoten, der ein Datum mit einem rezessiven Bit-Wert senden will so, dass dieser Busknoten einen rezessiven Datenwert auf dem Zweidrahtdatenbus erwartet und einen dominanten Bit-Wert beobachtet. Daraus erkennt der betreffende Busknoten, dass er nicht der am höchsten priorisierte Busknoten hinsichtlich der provisorischen Busknotenadresse ist und stoppt die Versendung seiner Mitteilung an den Busmaster und schaltet seine Datenbustreiber ab. Ist die Versendung der Mitteilung des anderen Busknotens an den Bus-Master abgeschlossen, so versucht der Busknoten erneut die Versendung seiner Mitteilung an den Bus-Master bis es nicht mehr zu Kollisionen kommt und die Botschaft erfolgreich abgesetzt wurde. Der Busknoten wartet dann typischerweise die Ansprache durch den Bus-Master unter seiner provisorischen Busknotenadresse ab. Der Busmaster kann die provisorische Adresse des Busknotens für gültig erklären, wodurch die provisorische Busknotenadresse zu einer gültigen Busknotenadresse wird, oder dem Busknoten eine andere gültige Busknotenadresse übermitteln, die dann die provisorische Busknotenadresse ersetzt.
  • Auf diese Weise kann der Busmaster dann allen Busknoten eine gültige Busknotenadresse zuweisen, die mit der physikalischen Position in der Kette der Busknoten korreliert.
  • Zweites Verfahren
  • In dem zweiten Verfahren vergleichen alle Busknoten (SL1 bis SLn) den Betrag ihrer Spannungs- bzw. Strommesswerte mit einem Schwellwert. Ist die Anzahl der Busknoten, beispielsweise nach Übermittlung an alle Bus-Knoten durch den Bus-Master mittels einer Broadcast-Message, bekannt, so kann der Busknoten daraus bei vorgegebenen Adressierungsströmen der Busknoten und des Bus-Masters daraus den Betrag des Busstroms durch den parasitären Widerstand des am weitesten vom Busmaster entfernten Busknotens bestimmen und somit ein Schwellwert berechnen, der unterhalb dieses Betrags des Busstromes liegt und der oberhalb des Betrags des Busstromes durch den parasitären Widerstand des am zweit-weitesten vom Busmaster entfernten Busknotens liegt.
  • Liegt der durch den Busknoten erfasste Busknoten über diesem Schwellwert, so ist der Busknoten der letzte der Busknoten in der Kette der Busknoten ohne gültige Busknotenadresse vom Busmaster aus gesehen. Nachdem er sich selbst als dieser Busknoten identifiziert hat, nimmt er eine Busknotenadresse, die der Busmaster beispielsweise nach einer fest vorgegebenen Zeit als Broadcast-Message versendet, als seine gültige Busknotenadresse an. Er schaltet dann seinen Low-Side-Treiber aus und entnimmt keinen weiteren Strom mehr aus dem zweiten Eindrahtdatenbus. In diesem Zustand verharrt er beispielsweise, bis der Bus-Master das Ende des Adressierungsverfahrens an alle Busknoten signalisiert. Der Busknoten geht dann mit seiner gültigen Busknotenadresse in den normalen Datenbusbetrieb über.
  • Liegt der durch den Busknoten erfasste Busknoten jedoch unter diesem Schwellwert, so ist der Busknoten nicht der letzte der Busknoten in der Kette der Busknoten ohne gültige Busknotenadresse. Nachdem er sich selbst als Busknoten identifiziert hat, der nicht am Ende dieser Kette liegt, nimmt er eine Busknotenadresse, die der Busmaster beispielsweise nach einer fest vorgegebenen Zeit als Broadcast-Message versendet, nicht als seine gültige Busknotenadresse an und ignoriert bevorzugt diese Adresse. Er nimmt bevorzugt an folgenden Adressierungszyklen teil, bis auch er eine gültige Busknotenadresse erhalten hat.
  • In 4 ist entsprechend dargestellt, dass der n-te Busknoten (SLn) bereits eine gültige Busknotenadresse erhalten hat. Der zweite Busknoten (SL2) und der erste Busknoten (SL1) haben noch keine gültige Busknotenadresse erhalten.
  • In 5 ist entsprechend dargestellt, dass die Busknoten vom zweiten Busknoten (SL2) bis zum n-ten Busknoten (SLn) bereits eine gültige Busknotenadresse erhalten haben. Der erste Busknoten (SL1) hat noch keine gültige Busknotenadresse erhalten. Nach der Adressierung des ersten Busknotens (SL1), also wenn dieser nach dem oben beschriebenen Verfahren eine gültige Busknotenadresse erhalten hat, stellt sich wieder die Situation entsprechend 2 ein.
  • Eine Variante des Verfahrens kann so aussehen, dass die Vergabe der Busknotenadressen nicht auf den Bus-Master zu erfolgt, sondern vom Bus-Master weg.
  • In dieser Variante des zweiten Verfahrens vergleichen alle Busknoten (SL1 bis SLn) den Betrag ihrer Spannungs- bzw. Strommesswerte ebenfalls mit einem Schwellwert. Der Busknoten kann daraus bei vorgegebenen Adressierungsströmen der Busknoten und des Bus-Masters den Betrag des Busstroms durch den parasitären Widerstand des dem Busmaster am nächsten liegenden Busknotens und somit einen Schwellwert berechnen, der oberhalb dieses Betrags des Busstromes liegt und der unterhalb des Betrags des Busstromes durch den parasitären Widerstand des am zweit-nächsten zum Busmaster platzierten Busknotens liegt.
  • Liegt der durch den Busknoten erfasste Busknoten unter diesem Schwellwert, so ist der Busknoten der erste der Busknoten in der Kette der Busknoten ohne gültige Busknotenadresse vom Busmaster aus gesehen. Nachdem er sich selbst als dieser Busknoten identifiziert hat, nimmt er eine Busknotenadresse, die der Busmaster beispielsweise nach einer fest vorgegebenen Zeit als Broadcast-Message versendet, als seine gültige Busknotenadresse an. Er schaltet dann seinen Low-Side-Treiber aus und entnimmt keinen weiteren Strom mehr aus dem zweiten Eindrahtdatenbus. Dadurch wird der bisherige am zweitnächsten zum Busmaster liegende Busknoten der am nächsten zum Busmaster liegende Busknoten. Der gerade adressierte Busknoten verharrt in diesem Zustand mit abgeschalteten Treibern beispielsweise, bis der Bus-Master das Ende des Adressierungsverfahrens an alle Busknoten signalisiert. Der Busknoten geht dann mit seiner gültigen Busknotenadresse in den normalen Datenbusbetrieb über.
  • Liegt der durch den Busknoten erfasste Busknoten jedoch über diesem Schwellwert, so ist der Busknoten nicht der dem Busmaster nächste Busknoten in der Kette der Busknoten ohne gültige Busknotenadresse vom Busmaster aus gesehen. Nachdem er sich selbst als Busknoten identifiziert hat, der nicht am Anfang dieser Kette liegt, nimmt er eine Busknotenadresse, die der Busmaster beispielsweise nach einer fest vorgegebenen Zeit als Broadcast-Message versendet, nicht als seine gültige Busknotenadresse an und ignoriert bevorzugt diese Adresse. Er nimmt bevorzugt an folgenden Adressierungszyklen teil, bis auch er eine gültige Busknotenadresse erhalten hat.
  • Figur 6
  • 6 zeigt zusätzlich zur 1 Vorrichtungen zur Erfassung des Busstromes in den Busknoten (SL1 bis SLn). Jeder der Busknoten verfügt über ein Mittel, hier beispielhaft je einen Operationsverstärker (ML1 bis MLn), der den Spannungsabfall über den besagten parasitären Bus-Shunt-Widerstand, der bevorzugt der Leiterbahnwiderstand eines von Busknoten zu Busknoten möglichst gleich ausgestalteten Leitungsabschnitts des zweiten Eindrahtdatenbusses ist, erfasst. Nicht gezeichnet ist die Verarbeitung mit einem bevorzugt verwendeten Analog-zu-Digitalwandler des jeweiligen BusKnotens, der das Ausgangssignal (VL1 bis VLn) des betreffenden Operationsverstärkers (ML1 bis MLn) digitalisiert und einem nicht gezeichneten jeweiligen Rechnersystem des jeweiligen Busknotens zur Verfügung stellt. Dort kann dann beispielsweise die Schwellwertberechnung und der oben beschriebene Vergleich oder die Berechnung der provisorischen Busknotenadressen erfolgen.
  • Figur 7
  • 7 zeigt die Verschaltung eines einzelnen j-ten Busknotens (SLj) mit j als ganzer Zahl und 1<j<n, wobei n die Zahl der Busknoten im Zweidrahtdatenbussystem ist. Die Zeichnung soll die Verschaltung für beliebige Busknoten (SLj) veranschaulichen. Dem j-ten Busknoten (SLj) ist ein (j-1)-ter Busknoten (SL(j-1)) auf der Bus-Master-Seite vorgeschaltet. Dem j-ten Busknoten (SLj) ist ein (j+1)-ter Busknoten (SL(j+1)) auf der Terminationswiderstandsseite nachgeschaltet.
  • 7 stellt beispielhaft einen Ausschnitt von drei aufeinanderfolgenden vorschlagsgemäßen Busknoten (SL(j-1) bis SL(j+1)) aus einem beispielhaften Zweidrahtdatenbussystem mit n Busknoten (SL1 bis SLn) und einem Busmaster (BM) dar. Hierbei ist beispielhaft n>2 gewählt, um das System zu verdeutlichen. Der Busmaster (BM) und der Terminationswiderstand (RTR ) sind zur besseren Übersicht nicht eingezeichnet. Auch sind die anderen n-3 Busknoten ((SL1) bis [SL(j-2)]) zur besseren Übersicht nicht eingezeichnet. Der Leser möge sich diese hinzudenken. Die Erfindung ist nicht auf Bussysteme mit n>2 beschränkt.
  • Zu dem j-ten Busknoten (SLj):
    • Der j-te Busknoten (SLj) ist über den j-ten Eindrahtdatenbusabschnitt (KjH) des ersten Eindrahtdatenbusses mit dem (j-1)-ten Busknoten (SL(j-1)) verbunden.
    • Der j-te Busknoten (SLj) ist über den j-ten Eindrahtdatenbusabschnitt (KjL) des zweiten Eindrahtdatenbusses mit dem (j-1)-ten Busknoten (SL(j-1)) verbunden.
    • Der j-te Busknoten verfügt wieder über einen Low-Side-Treiber (ISLj , TXSjL , TXSjENL ). Der Low-Side-Treiber (ISLj , TXSjL , TXSjENL ) des j-ten Busknotens (SLj) umfasst wieder bevorzugt die zugehörige Low-Side-Datensendestromquelle (ISLj ) des j-ten Busknotens (SLj) und den Low-Side-Datensendeerlaubnistransistor (TXSjENL ) und den Low-Side-Datensendetransitor (TXSjL ). Wenn der Low-Side- Datensendeerlaubnistransistor (TXSjENL ) und der Low-Side-Datensendetransitor (TXSjL ) eingeschaltet sind, entnimmt der Low-Side-Treiber (ISLj , TXSjL , TXSjENL ) des j-ten Busknotens (SLj) den durch die Low-Side-Datensendestromquelle (ISLj ) des j-ten Busknotens (SLj) vorgegebenen Strom aus dem zweiten Eindrahtdatenbus, sofern ein High-Side-Treiber eines Busknotens (SL1 bis SLn) und/oder der High-Side-Treiber des Busmasters (BM) eingeschaltet ist. Der j-te Busknoten (SLj) umfasst hier beispielhaft darüber hinaus ein Messmittel um den Busstrom im zweiten Eindrahtdatenbus im Bereich des j-ten Busknotens (SLj) zu erfassen, sodass das oben beschriebene Verfahren zur Adressvergabe unter Beteiligung dieses j-ten Busknotens (SLj) durchgeführt werden kann. Dieses Messmittel umfasst hier den parasitären j-te Datenbuswiderstand (RPCB_L_j ) im zweiten Eindrahtdatenbus zwischen dem j-ten Eindrahtdatenbusabschnitt (KjL) des zweiten Eindrahtdatenbusses im j-ten-Busknoten (SLj) und dem (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)L) des zweiten Eindrahtdatenbusses, der hier noch im j-ten-Busknoten (SLj) liegt. In der Figur sind die parasitären Datenbuswiderstände im ersten Eindrahtdatenbus und im zweiten Eindrahtdatenbus zwischen den Busknoten zur Vereinfachung der Darstellung weggelassen, da sie nicht ausgewertet werden. Bei diesem parasitären j-ten Datenbuswiderstand (RPCB_L_j ) im zweiten Eindrahtdatenbus handelt es sich bevorzugt um einen Leiterbahnabschnitt im Bereich des j-ten Busknotens, der bevorzugt in allen Busknoten (SL1 bis SLn) in gleicher Weise gefertigt wird, sodass die Spannungsabfälle über diese parasitären Datenbuswiderstände (RPCB_L_1 bis RPCB_L_n ) im zweiten Eindrahtdatenbus bei gleicher Bestromung im Wesentlichen gleich sind. In dem Beispiel der 7 ermittelt ein j-ter Operationsverstärker (MLj) ein j-tes Messergebnis in Form des j-ten Ausgangssignals (VLj) des j-ten Operationsverstärkers (MLj). Dieses Messergebnis kann für das oben beschriebene Verfahren zur Vergabe von Busknotenadressen verwendet werden. Schließlich umfasst der j-te Busknoten hier den parasitären j-te Datenbuswiderstand (RPCB_H_j ) im ersten Eindrahtdatenbus zwischen dem j-ten Eindrahtdatenbusabschnitt (KjH) des ersten Eindrahtdatenbusses im j-ten-Busknoten (SLj) und dem (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)H) des ersten Eindrahtdatenbusses, der hier noch im j-ten-Busknoten (SLj) liegt. Bevorzugt ist auch dieser in gleicher analoger Weise wie der parasitäre j-te Datenbuswiderstand (RPCB_L_j ) im zweiten Eindrahtdatenbus zwischen dem j-ten Eindrahtdatenbusabschnitt (KjL) des zweiten Eindrahtdatenbusses im j-ten-Busknoten (SLj) und dem (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)L) des zweiten Eindrahtdatenbusses als gleich konstruiertes Leiterbahnstück ausgeführt, sodass sich eine Symmetrie ergibt.
  • Zu dem (j+1)-ten Busknoten (SL(j+1)):
    • Der (j+1)-te Busknoten (SL(j+1)) ist über den (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)H) des ersten Eindrahtdatenbusses mit dem j-ten Busknoten (SLj) verbunden.
    • Der (j+1)-te Busknoten (SL(j+1)) ist über den (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)L) des zweiten Eindrahtdatenbusses mit dem j-ten Busknoten (SLj) verbunden.
    • Der (j+1)-te Busknoten verfügt wieder über einen Low-Side-Treiber (ISL(j+1) , TXS(j+1)L , TXS(j+1)ENL ). Der Low-Side-Treiber (ISL(j+1) , TXS(j+1)L , TXS(j+1)ENL ) des (j+1)-ten Busknotens (SL(j+1)) umfasst wieder bevorzugt die zugehörige Low-Side-Datensendestromquelle (ISL(j+1) ) des (j+1)-ten Busknotens (SL(j+1)) und den Low-Side- Datensendeerlaubnistransistor (TXS(j+1)ENL ) und den Low-Side-Datensendetransitor (TXS(j+1)L ). Wenn der Low-Side- Datensendeerlaubnistransistor (TXS(j+1)ENL ) und der Low-Side-Datensendetransitor (TXS(j+1)L ) eingeschaltet sind, entnimmt der Low-Side-Treiber (ISL(j+1) , TXS(j+1)L , TXS(j+1)ENL ) des (j+1)-ten Busknotens (SL(j+1)) den durch die Low-Side-Datensendestromquelle (ISL(j+1) ) des (j+1)-ten Busknotens (SL(j+1)) vorgegebenen Strom aus dem zweiten Eindrahtdatenbus, sofern ein High-Side-Treiber eines Busknotens (SL1 bis SLn) und/oder der High-Side-Treiber des Busmasters (BM) eingeschaltet ist. Der (j+1)-te Busknoten (SL(j+1)) umfasst hier beispielhaft darüber hinaus ein Messmittel um den Busstrom im zweiten Eindrahtdatenbus im Bereich des (j+1)-ten Busknotens (SL(j+1)) zu erfassen, sodass das oben beschriebene Verfahren zur Adressvergabe unter Beteiligung dieses (j+1)-ten Busknotens (SL(j+1)) durchgeführt werden kann. Dieses Messmittel umfasst hier den parasitären (j+1)-te Datenbuswiderstand (RPCB_L_(j+1) ) im zweiten Eindrahtdatenbus zwischen dem (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)L) des zweiten Eindrahtdatenbusses im (j+1)-ten-Busknoten (SL(j+1)) und dem (j+2)-ten Eindrahtdatenbusabschnitt (K(j+2)L) des zweiten Eindrahtdatenbusses, der hier noch im (j+1)-ten-Busknoten (SL(j+1)) liegt. In der Figur sind die parasitären Datenbuswiderstände im ersten Eindrahtdatenbus und im zweiten Eindrahtdatenbus zwischen den Busknoten zur Vereinfachung der Darstellung weggelassen, da sie nicht ausgewertet werden. Bei diesem parasitären (j+1)-ten Datenbuswiderstand (RPCB_L_(j+1) ) im zweiten Eindrahtdatenbus handelt es sich bevorzugt um einen Leiterbahnabschnitt im Bereich des (j+1)-ten Busknotens, der bevorzugt in allen Busknoten (SL1 bis SLn) in gleicher Weise gefertigt wird, sodass die Spannungsabfälle über diese parasitären Datenbuswiderstände (RPCB_L_1 bis RPCB_L_n ) im zweiten Eindrahtdatenbus bei gleicher Bestromung im Wesentlichen gleich sind. In dem Beispiel der 7 ermittelt ein (j+1)-ter Operationsverstärker (ML(j+1)) ein (j+1)-tes Messergebnis in Form des (j+1)-ten Ausgangssignals (VL(j+1)) des (j+1)-ten Operationsverstärkers (ML(j+1)). Dieses Messergebnis kann für das oben beschriebene Verfahren zur Vergabe von Busknotenadressen verwendet werden. Schließlich umfasst der (j+1)-te Busknoten (SL(j+1)) hier den parasitären (j+1)-ten Datenbuswiderstand (RPCB_H_(j+1) ) im ersten Eindrahtdatenbus zwischen dem (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)H) des ersten Eindrahtdatenbusses im (j+1)-ten-Busknoten (SL(j+1)) und dem (j+2)-ten Eindrahtdatenbusabschnitt (K(j+2)H) des ersten Eindrahtdatenbusses, der hier noch im (j+1)-ten-Busknoten (SL(j+1)) liegt. Bevorzugt ist auch dieser in gleicher analoger Weise wie der parasitäre (j+1)-te Datenbuswiderstand (RPCB_L_(j+1) ) im zweiten Eindrahtdatenbus zwischen dem (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)L) des zweiten Eindrahtdatenbusses im (j+1)-ten-Busknoten (SL(j+1)) und dem (j+2)-ten Eindrahtdatenbusabschnitt (K(j+2)L) des zweiten Eindrahtdatenbusses als gleich konstruiertes Leiterbahnstück ausgeführt, sodass sich eine Symmetrie ergibt. Dem (j+1)-ten Busknoten folgt ein nicht mehr gezeichneter (j+2)-ter Busknoten [SL(j+2)] oder, für j=n der Terminationswiderstand (RTR ) nach.
  • Zu dem (j-1)-ten Busknoten (SL(j-1)):
    • Der (j-1)-te Busknoten (SL(j-1)) ist über den (j-1)-ten Eindrahtdatenbusabschnitt (K(j-1)H) des ersten Eindrahtdatenbusses mit dem nicht mehr eingezeichneten (j-2)-ten Busknoten [SL(j-2)] bzw. im Falle von j=2 mit dem Busmaster (BM) verbunden.
    • Der (j-1)-te Busknoten (SL(j-1)) ist über den (j-1)-ten Eindrahtdatenbusabschnitt (K(j-1)L) des zweiten Eindrahtdatenbusses mit dem nicht mehr eingezeichneten (j-2)-ten Busknoten [SL(j-2)] bzw. im Falle von j=2 mit dem Busmaster (BM) verbunden.
    • Der (j-1)-te Busknoten verfügt wieder über einen Low-Side-Treiber (ISL(j-1) , TXS(j-1)L , TXS(j-1)ENL ). Der Low-Side-Treiber (ISL(j-1) , TXS(j-1)L , TXS(j-1)ENL ) des (j-1)-ten Busknotens (SL(j-1)) umfasst wieder bevorzugt die zugehörige Low-Side-Datensendestromquelle (ISL(j-1) ) des (j-1)-ten Busknotens (SL(j-1)) und den Low-Side- Datensendeerlaubnistransistor (TXS(j-1)ENL ) und den Low-Side-Datensendetransitor (TXS(j-1)L ). Wenn der Low-Side- Datensendeerlaubnistransistor (TXS(j-1)ENL ) und der Low-Side-Datensendetransitor (TXS(j-1)L ) eingeschaltet sind, entnimmt der Low-Side-Treiber (ISL(j-1) , TXS(j-1)L , TXS(j-1)ENL ) des (j-1)-ten Busknotens (SL(j-1)) den durch die Low-Side-Datensendestromquelle (ISL(j-1) ) des (j-1)-ten Busknotens (SL(j-1)) vorgegebenen Strom aus dem zweiten Eindrahtdatenbus, sofern ein High-Side-Treiber eines Busknotens (SL1 bis SLn) und/oder der High-Side-Treiber des Busmasters (BM) eingeschaltet ist. Der (j-1)-te Busknoten (SL(j-1)) umfasst hier beispielhaft darüber hinaus ein Messmittel um den Busstrom im zweiten Eindrahtdatenbus im Bereich des (j-1)-ten Busknotens (SL(j-1)) zu erfassen, sodass das oben beschriebene Verfahren zur Adressvergabe unter Beteiligung dieses (j-1)-ten Busknotens (SL(j-1)) durchgeführt werden kann. Dieses Messmittel umfasst hier den parasitären (j-1)-te Datenbuswiderstand (RPCB_L_(j-1) ) im zweiten Eindrahtdatenbus zwischen dem j-ten Eindrahtdatenbusabschnitt (KjL) des zweiten Eindrahtdatenbusses im (j-1)-ten-Busknoten (SL(j-1)) und dem j-ten Eindrahtdatenbusabschnitt (KjL) des zweiten Eindrahtdatenbusses, der hier noch im (j-1)-ten-Busknoten (SL(j-1)) liegt. In der Figur sind die parasitären Datenbuswiderstände im ersten Eindrahtdatenbus und im zweiten Eindrahtdatenbus zwischen den Busknoten zur Vereinfachung der Darstellung weggelassen, da sie nicht ausgewertet werden. Bei diesem parasitären (j-1)-ten Datenbuswiderstand (RPCB_L_(j-1) ) im zweiten Eindrahtdatenbus handelt es sich bevorzugt um einen Leiterbahnabschnitt im Bereich des (j-1)-ten Busknotens, der bevorzugt in allen Busknoten (SL1 bis SLn) in gleicher Weise gefertigt wird, sodass die Spannungsabfälle über diese parasitären Datenbuswiderstände (RPCB_L_1 bis RPCB_L_n ) im zweiten Eindrahtdatenbus bei gleicher Bestromung im Wesentlichen gleich sind. In dem Beispiel der 7 ermittelt ein (j-1)-ter Operationsverstärker (ML(j-1)) ein (j-1)-tes Messergebnis in Form des (j-1)-ten Ausgangssignals (VL(j-1)) des (j-1)-ten Operationsverstärkers (ML(j-1)). Dieses Messergebnis kann für das oben beschriebene Verfahren zur Vergabe von Busknotenadressen verwendet werden. Schließlich umfasst der (j-1)-te Busknoten (SL(j-1)) hier den parasitären (j-1)-ten Datenbuswiderstand (RPCB_H_(j-1) ) im ersten Eindrahtdatenbus zwischen dem (j-1)-ten Eindrahtdatenbusabschnitt (K(j-1)H) des ersten Eindrahtdatenbusses im (j-1)-ten-Busknoten (SL(j-1)) und dem j-ten Eindrahtdatenbusabschnitt (KjH) des ersten Eindrahtdatenbusses, der hier noch im (j-1)-ten-Busknoten (SL(j-1)) liegt. Bevorzugt ist auch dieser in gleicher analoger Weise wie der parasitäre (j-1)-te Datenbuswiderstand (RPCB_L_(j-1) ) im zweiten Eindrahtdatenbus zwischen dem (j-1)-ten Eindrahtdatenbusabschnitt (K(j-1)L) des zweiten Eindrahtdatenbusses im (j-1)-ten-Busknoten (SL(j-1)) und dem j-ten Eindrahtdatenbusabschnitt (KjL) des zweiten Eindrahtdatenbusses als gleich konstruiertes Leiterbahnstück ausgeführt, sodass sich eine Symmetrie ergibt. Dem (j-1)-ten Busknoten geht ein nicht mehr gezeichneter (j-2)-ter Busknoten [SL(j-2)] oder, für j=2 der Bus-Master (BM) voraus.
  • Bezugszeichenliste
  • Hinweis: In eckige Klammern gesetzte Bezeichnungen sind keine Bezugszeichen in dem Sinne, dass sie in den Zeichnungen zu finden wären. Sie deinen nur dem besseren Verständnis.
    • BM
    Bus-Master;
    IMH
    High-Side-Datensendestromquelle des High-Side-Treibers des Bus-Masters (BM). Im dominanten Buszustand begrenzt diese Stromquelle den Strom, der durch den ersten Eindrahtdatenbus aus dem High-Side-Treiber des Bus-Masters (BM) entnommen werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Erzeugung des Adressierungsstromes verwendet.
    IML
    Low-Side-Datensendestromquelle des Low-Side-Treibers des Bus-Masters (BM). Im dominanten Buszustand begrenzt diese Stromquelle den Strom, der durch den zweiten Eindrahtdatenbus in den Low-Side-Treiber des Bus-Masters (BM) eingespeist werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Entname des Adressierungsstromes verwendet.
    ISL1
    Low-Side-Datensendestromquelle des Low-Side-Treibers des ersten Busknotens (SL1). Im dominanten Buszustand begrenzt diese Stromquelle den Strom, der von dem zweiten Eindrahtdatenbus in den Low-Side-Treiber des ersten Busknotens (SL1) eingespeist werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Ableitung von Anteilen des Adressierungsstromes gegen das Bezugspotenzial (GND) durch den ersten Busknoten (SL1) verwendet, wenn dieser erste Busknoten (SL1) keine gültige Busknotenadresse während des Adressierungsvorgangs besitzt.
    ISL2
    Low-Side-Datensendestromquelle des Low-Side-Treibers des zweiten Busknotens (SL2). Im dominanten Buszustand begrenzt diese
    ISL(j+1)
    Stromquelle den Strom, der von dem zweiten Eindrahtdatenbus in den Low-Side-Treiber des zweiten Busknotens (SL2) eingespeist werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Ableitung von Anteilen des Adressierungsstromes gegen das Bezugspotenzial (GND) durch den zweiten Busknoten (SL2) verwendet, wenn dieser zweite Busknoten (SL2) keine gültige Busknotenadresse während des Adressierungsvorgangs besitzt. Low-Side-Datensendestromquelle des Low-Side-Treibers des (j+1)-ten Busknotens (SL(j+1)). Im dominanten Buszustand begrenzt diese Stromquelle den Strom, der von dem zweiten Eindrahtdatenbus in den Low-Side-Treiber des (j+1)-ten Busknotens (SL(j+1)) eingespeist werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Ableitung von Anteilen des Adressierungsstromes gegen das Bezugspotenzial (GND) durch den (j+1)-ten Busknoten (SL(j+1)) verwendet, wenn dieser (j+1)-te Busknoten (SL(j+1)) keine gültige Busknotenadresse während des Adressierungsvorgangs besitzt.
    ISLj
    Low-Side-Datensendestromquelle des Low-Side-Treibers des j-ten Busknotens (SLj). Im dominanten Buszustand begrenzt diese Stromquelle den Strom, der von dem zweiten Eindrahtdatenbus in den Low-Side-Treiber des j-ten Busknotens (SLj) eingespeist werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Ableitung von Anteilen des Adressierungsstromes gegen das Bezugspotenzial (GND) durch den j-ten Busknoten (SLj) verwendet, wenn dieser j-te Busknoten (SLj) keine gültige Busknotenadresse während des Adressierungsvorgangs besitzt.
    ISL(j+1)
    Low-Side-Datensendestromquelle des Low-Side-Treibers des (j+1)-ten Busknotens (SL(j+1)). Im dominanten Buszustand begrenzt diese Stromquelle den Strom, der von dem zweiten Eindrahtdatenbus in den Low-Side-Treiber des (j+1)-ten Busknotens (SL(j+1)) eingespeist werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Ableitung von Anteilen des Adressierungsstromes gegen das
    ISLn
    Bezugspotenzial (GND) durch den (j+1)-ten Busknoten (SL(j+1)) verwendet, wenn dieser (j+1)-te Busknoten (SL(j+1)) keine gültige Busknotenadresse während des Adressierungsvorgangs besitzt. Low-Side-Datensendestromquelle des Low-Side-Treibers des n-ten Busknotens (SLn). Im dominanten Buszustand begrenzt diese Stromquelle den Strom, der von dem zweiten Eindrahtdatenbus in den Low-Side-Treiber des n-ten Busknotens (SLn) eingespeist werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Ableitung von Anteilen des Adressierungsstromes gegen das Bezugspotenzial (GND) durch den n-ten Busknoten (SL1) verwendet, wenn dieser n-te Busknoten (SLn) keine gültige Busknotenadresse während des Adressierungsvorgangs besitzt.
    IMSL
    Low-Side-Datensendestromquelle des Low-Side-Treibers des Bus-Masters (BM). Im dominanten Buszustand begrenzt diese Stromquelle den Strom, der von dem zweiten Eindrahtdatenbus in den Low-Side-Treiber eingespeist werden kann. Erfindungsgemäß wird diese Datensendestromquelle zur Ableitung des Adressierungsstromes gegen das Bezugspotenzial (GND) verwendet.
    K1H
    erster Eindrahtdatenbusabschnitt des ersten Eindrahtdatenbusses zwischen dem Bus-Master (BM) und dem ersten Busknoten (SL1);
    K1L
    erster Eindrahtdatenbusabschnitt des zweiten Eindrahtdatenbusses zwischen dem Bus-Master (BM) und dem ersten Busknoten (SL1);
    K2H
    zweiter Eindrahtdatenbusabschnitt des ersten Eindrahtdatenbusses zwischen dem ersten Busknoten (SL1) und dem zweiten Busknoten (SL2);
    K2L
    zweiter Eindrahtdatenbusabschnitt des zweiten Eindrahtdatenbusses zwischen dem ersten Busknoten (SL1) und dem zweiten Busknoten (SL2);
    K3H
    dritter Eindrahtdatenbusabschnitt des ersten Eindrahtdatenbusses zwischen dem zweiten Busknoten (SL2) und dem nicht gezeichneten dritten Busknoten [SL3];
    K3L
    dritter Eindrahtdatenbusabschnitt des zweiten Eindrahtdatenbusses zwischen dem zweiten Busknoten (SL2) und dem nicht gezeichneten dritten Busknoten [SL3];
    K(j-1)H
    (j-1)-ter Eindrahtdatenbusabschnitt des ersten Eindrahtdatenbusses zwischen dem nicht gezeichneten (j-2)-ten Busknoten [SL(j-2)] bzw. dem Bus-Master (BM) im Falle von j=1 und dem (j-1)-ten Busknoten (SL(j-1));
    K(j-1)L
    (j-1)-ter Eindrahtdatenbusabschnitt des zweiten Eindrahtdatenbusses zwischen dem nicht gezeichneten (j-2)-ten Busknoten [SL(j-2)] bzw. dem Bus-Master (BM) im Falle von j=1 und dem (j-1)-ten Busknoten (SL(j-1));
    KjH
    j-ter Eindrahtdatenbusabschnitt des ersten Eindrahtdatenbusses zwischen dem (j-1)-ten Busknoten (SL(j-1)) und dem j-ten Busknoten (SLj);
    KjL
    j-ter Eindrahtdatenbusabschnitt des zweiten Eindrahtdatenbusses zwischen dem (j-1)-ten Busknoten (SL(j-1)) und dem j-ten Busknoten (SLj);
    K(j+1)H
    (j+1)-ter Eindrahtdatenbusabschnitt des ersten Eindrahtdatenbusses zwischen dem j-ten Busknoten (SLj) und dem (j+1)-ten Busknoten (SL(j+1));
    K(j+1)L
    (j+1)ter Eindrahtdatenbusabschnitt des zweiten Eindrahtdatenbusses zwischen dem j-ten Busknoten (SLj) und dem (j+1)-ten Busknoten (SL(j+1));
    KnH
    n-ter Eindrahtdatenbusabschnitt des ersten Eindrahtdatenbusses zwischen dem nicht gezeichneten (n-1)-ten Busknoten [SL(n-1)] und dem n-ten Busknoten (SLn);
    KnL
    n-ter Eindrahtdatenbusabschnitt des zweiten Eindrahtdatenbusses zwischen dem nicht gezeichneten (n-1)-ten Busknoten [SL(n-1)] und dem n-ten Busknoten (SLn);
    KMH
    erstes Ende des ersten Eindrahtdatenbusses des Zweidrahtdatenbusses. Dieses erste Ende befindet sich typischerweise im Busmaster (BM);
    KML
    erstes Ende des zweiten Eindrahtdatenbusses des Zweidrahtdatenbusses. Dieses erste Ende befindet sich typischerweise im Busmaster (BM);
    KTH
    zweites Ende des ersten Eindrahtdatenbusses des Zweidrahtdatenbusses. Dieses erste Ende befindet sich typischerweise am dem Bus-Master (BM) gegenüberliegenden Ende der Kette von Busknoten. Das zweite Ende des ersten Eindrahtdatenbusses wird bevorzugt zum Anschluss eines ersten Anschlusses des Terminationswiderstands (RTR ) benutzt;
    KTL
    zweites Ende des zweiten Eindrahtdatenbusses des Zweidrahtdatenbusses. Dieses erste Ende befindet sich typischerweise am dem Bus-Master (BM) gegenüberliegenden Ende der Kette von Busknoten. Das zweite Ende des zweiten Eindrahtdatenbusses wird bevorzugt zum Anschluss eines zweiten Anschlusses des Terminationswiderstands (RTR ) benutzt;
    ML1
    erste Operationsverstärker des ersten Busknotens (SL1);
    ML2
    zweiter Operationsverstärker des zweiten Busknotens (SL2);
    ML(j-1)
    (j-1)-ter Operationsverstärker des (j-1)-ten Busknotens (SL(j-1));
    MLj
    j-ter Operationsverstärker des j-ten Busknotens (SLj);
    ML(j+1)
    (j+1)-ter Operationsverstärker des (j+1)-ten Busknotens (SL(j+1));
    MLn
    n-ter Operationsverstärker des n-ten Busknotens (SLn);
    n
    Anzahl der Busknoten (SL1 bis SLn) des Zweidrahtdatenbussystems;
    RPCB_L_1
    parasitärer Datenbuswiderstand im zweiten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (K1L) des zweiten Eindrahtdatenbusses im ersten Busknotens (SL1) und dem ersten Eindrahtdatenbusabschnitt (K2L) des zweiten Eindrahtdatenbusses im zweiten Busknoten (SL2);
    RPCB_L_2
    parasitärer Datenbuswiderstand im zweiten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (K1L) des zweiten Eindrahtdatenbusses im zweiten Busknoten (SL2) und dem Eindrahtdatenbusabschnitt (K2L) des zweiten Eindrahtdatenbusses im - nicht mehr gezeichneten - dritten Busknoten [SL3];
    RPCB_L_n
    parasitärer Datenbuswiderstand im zweiten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (KnL) des zweiten Eindrahtdatenbusses im n-ten Busknoten (SLn) und dem Eindrahtdatenbusabschnitt (KTL) des zweiten Eindrahtdatenbusses am zweiten Anschluss(KTL) des Terminationswiderstands (RTR );
    RPCB_L_(j-1)
    parasitärer Datenbuswiderstand im zweiten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (K(j-1)L) des zweiten Eindrahtdatenbusses im (j-1)-ten Busknoten (SL(j-1)) und dem j-ten Eindrahtdatenbusabschnitt (KjL) des zweiten Eindrahtdatenbusses im j-ten Busknoten (SLj);
    RPCB_L_j
    parasitärer Datenbuswiderstand im zweiten Eindrahtdatenbus zwischen dem j-ten Eindrahtdatenbusabschnitt (KjL) des zweiten Eindrahtdatenbusses im j-ten Busknoten (SLj) und dem (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)L) des zweiten Eindrahtdatenbusses im (j+1)-ten Busknoten (SL(j+1));
    RPCB_L_(j+1)
    parasitärer Datenbuswiderstand im zweiten Eindrahtdatenbus zwischen dem (j+1)-ten Eindrahtdatenbusabschnitt (K(j+1)L) des zweiten Eindrahtdatenbusses im (j+1)-ten Busknoten (SL(j+1)) und dem (j+2)-ten Eindrahtdatenbusabschnitt (Kj(j+2)L) des zweiten Eindrahtdatenbusses im nicht gezeichneten (j+2)-ten Busknoten [SL(j+2)];
    RPCB_L_M
    parasitärer Datenbuswiderstand im zweiten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (KML) des zweiten Eindrahtdatenbusses im Bus-Master und dem ersten Eindrahtdatenbusabschnitt (K1L) des zweiten Eindrahtdatenbusses im ersten Busknoten (SL1);
    RPCB_H_1
    parasitärer Datenbuswiderstand im ersten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (K1H) des ersten Eindrahtdatenbusses im ersten Busknotens (SL1) und dem ersten Eindrahtdatenbusabschnitt (K2H) des ersten Eindrahtdatenbusses im zweiten Busknoten (SL2);
    RPCB_H_2
    parasitärer Datenbuswiderstand im ersten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (K1H) des ersten Eindrahtdatenbusses im zweiten Busknoten (SL2) und dem Eindrahtdatenbusabschnitt (K2H) des ersten Eindrahtdatenbusses im - nicht mehr gezeichneten - dritten Busknoten [SL3];
    RPCB_H_n
    parasitärer Datenbuswiderstand im ersten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (KnH) des ersten Eindrahtdatenbusses im n-ten Busknoten (SLn) und dem Eindrahtdatenbusabschnitt (KTH) des ersten Eindrahtdatenbusses am ersten Anschluss(KTH) des Terminationswiderstands (RTR );
    RPCB_H_M
    parasitärer Datenbuswiderstand im ersten Eindrahtdatenbus zwischen dem Eindrahtdatenbusabschnitt (KMH) des ersten Eindrahtdatenbusses im Bus-Master und dem ersten Eindrahtdatenbusabschnitt (K1L) des ersten Eindrahtdatenbusses im ersten Busknoten (SL1);
    RTL
    Bus-Mater-Terminationswiderstand;
    RTR
    Terminationswiderstand;
    SL1
    erster Busknoten;
    SL2
    zweiter Busknoten;
    SL3
    in den Zeichnungen nicht mehr eingezeichneter dritter Busknoten;
    SL(j-2)
    in den Zeichnungen nicht mehr eingezeichneter (j-2)-ter Busknoten;
    SL(j-1)
    (j-1)-ter Busknoten;
    SLj
    j-ter Busknoten;
    SL(j+1)
    (j+1)-ter Busknoten;
    SL(j+2)
    in den Zeichnungen nicht mehr eingezeichneter (j+2)-ter Busknoten;
    SL(n-1)
    in den Zeichnungen nicht mehr eingezeichneter (n-1)-ter Busknoten;
    SLn
    n-ter Busknoten;
    TXENH
    High-Side-Datensendeerlaubnistransistor des High-Side-Treibers des Bus-Masters (BM). Ist dieser Transistor gesperrt, so ist keine Übermittlung von Daten über die erste Eindrahtdatenleitung im dominanten Buszustand möglich.
    TXENL
    Low-Side-Datensendeerlaubnistransistor des Low-Side-Treibers des Bus-Masters (BM). Ist dieser Transistor gesperrt, so ist keine Übermittlung von Daten über die zweite Eindrahtdatenleitung im dominanten Buszustand möglich.
    TXMH
    High-Side-Datensendetransistor des High-Side-Treibers des Bus-Masters (BM). In einem CAN-Bus zieht der High-Side-Treiber im dominanten Buszustand den ersten Eindrahtdatenbus auf ein High-Potenzial.
    TXML
    Low-Side-Datensendetransistor des Low-Side-Treibers des Bus-Masters (BM). In einem CAN-Bus zieht der Low-Side-Treiber im dominanten Buszustand den zweiten Eindrahtdatenbus auf ein Low-Potenzial.
    TXS1L
    Low-Side-Datensendetransistor des Low-Side-Treibers des ersten Busknotens (SL1). In einem CAN-Bus kann der Low-Side-Treiber im dominanten Buszustand den zweiten Eindrahtdatenbus auf ein Low-Potenzial ziehen.
    TXS1ENL
    Low-Side-Datensendeerlaubnistransistor des Low-Side-Treibers des ersten Busknotens (SL1). Ist dieser Transistor gesperrt, so ist kein Senden von Daten über die zweite Eindrahtdatenleitung im dominanten Buszustand für den ersten Busknoten (SL1) möglich.
    TXS2L
    Low-Side-Datensendetransistor des Low-Side-Treibers des zweiten Busknotens (SL2). In einem CAN-Bus kann der Low-Side-Treiber im dominanten Buszustand den zweiten Eindrahtdatenbus auf ein Low-Potenzial ziehen.
    TXS2ENL
    Low-Side-Datensendeerlaubnistransistor des Low-Side-Treibers des zweiten Busknotens (SL2). Ist dieser Transistor gesperrt, so ist kein Senden von Daten über die zweite Eindrahtdatenleitung im dominanten Buszustand für den zweiten Busknoten (SL2) möglich.
    TXS(j-1)L
    Low-Side-Datensendetransistor des Low-Side-Treibers des (j-1)-ten Busknotens (SL(j-1)). In einem CAN-Bus kann der Low-Side-Treiber im dominanten Buszustand den zweiten Eindrahtdatenbus auf ein Low-Potenzial ziehen.
    TXS(j-1)ENL
    Low-Side-Datensendeerlaubnistransistor des Low-Side-Treibers des (j-1)-ten Busknotens (SL(j-1)). Ist dieser Transistor gesperrt, so ist kein Senden von Daten über die zweite Eindrahtdatenleitung im dominanten Buszustand für den (j-1)-ten Busknoten (SL(j-1)) möglich.
    TXSjL
    Low-Side-Datensendetransistor des Low-Side-Treibers des j-ten Busknotens (SLj). In einem CAN-Bus kann der Low-Side-Treiber im dominanten Buszustand den zweiten Eindrahtdatenbus auf ein Low-Potenzial ziehen.
    TXSjENL
    Low-Side-Datensendeerlaubnistransistor des Low-Side-Treibers des j-ten Busknotens (SLj). Ist dieser Transistor gesperrt, so ist kein Senden von Daten über die zweite Eindrahtdatenleitung im dominanten Buszustand für den j-ten Busknoten (SLj) möglich.
    TXS(j+1)L
    Low-Side-Datensendetransistor des Low-Side-Treibers des (j+1)-ten Busknotens (SL(j+1)). In einem CAN-Bus kann der Low-Side-Treiber im dominanten Buszustand den zweiten Eindrahtdatenbus auf ein Low-Potenzial ziehen.
    TXS(j+1)ENL
    Low-Side-Datensendeerlaubnistransistor des Low-Side-Treibers des (j+1)-ten Busknotens (SL(j+1)). Ist dieser Transistor gesperrt, so ist kein Senden von Daten über die zweite Eindrahtdatenleitung im dominanten Buszustand für den (j+1)-ten Busknoten (SL(j+1)) möglich.
    TXSnL
    Low-Side-Datensendetransistor des Low-Side-Treibers des n-ten Busknotens (SLn). In einem CAN-Bus kann der Low-Side-Treiber im dominanten Buszustand den zweiten Eindrahtdatenbus auf ein Low-Potenzial ziehen.
    TXSnENL
    Low-Side-Datensendeerlaubnistransistor des Low-Side-Treibers des n-ten Busknotens (SLn). Ist dieser Transistor gesperrt, so ist kein Senden von Daten über die zweite Eindrahtdatenleitung im dominanten Buszustand für den n-ten Busknoten (SLn) möglich.
    VL1
    erstes Ausgangssignal des ersten Operationsverstärkers (ML1) des ersten Busknotens (SL1);
    VL2
    zweites Ausgangssignal des zweiten Operationsverstärkers (ML2) des zweiten Busknotens (SL2);
    VL(j-1)
    (j-1)-tes Ausgangssignal des (j-1)-ten Operationsverstärkers (ML(j-1)) des (j-1)-ten Busknotens (SL(J-1));
    VLj
    j-tes Ausgangssignal des j-ten Operationsverstärkers (M Lj) des j-ten Busknotens (SLj);
    VL(j+1)
    (j+1)-tes Ausgangssignal des (j+1)-ten Operationsverstärkers (ML(j+1)) des (j+1)-ten Busknotens (SL(j+1));
    VLn
    n-tes Ausgangssignal des n-ten Operationsverstärkers (MLn) des n-ten Busknotens (SLn);
  • Liste der zitierten Schriften
  • DE 10 2018 104 852 A1
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102018104852 A1 [0002, 0004, 0013, 0056]

Claims (4)

  1. Verfahren zur Zuweisung gültiger Busknotenadressen zu Busknoten (SL1 bis SLn) eines Zweidrahtdatenbussystems wobei das Zweidrahtdatenbussystem einen Busmaster (BM) aufweist und wobei das Zweidrahtdatenbussystem n Busknoten (SL1 bis SLn) mit n als ganzer positiver Zahl größer 1 aufweist und wobei der Zweidrahtdatenbus einen ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH) aufweist und wobei der Zweidrahtdatenbus einen zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL) aufweist und wobei der Busmaster (BM) einen Bus-Master-High-Side-Treiber (IMH, TXMH, TXENMH) aufweist und wobei der Busmaster (BM) einen Bus-Master-Low-Side-Treiber (IML, TXML, TXENML) aufweist und wobei der Bus-Master-High-Side-Treiber (IMH, TXMH, TXENMH) einen elektrischen Strom in den ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH) an einem ersten Ende (KMH) des ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH) einspeisen kann und wobei der Bus-Master-Low-Side-Treiber (IMH, TXMH, TXENMH) einen elektrischen Strom aus dem zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL) an einem ersten Ende (KML) des zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL) entnehmen kann und wobei das zweite Ende (KTH) des ersten Eindrahtdatenbusses (KMH, K1H, K2H bis KnH, KTH) über einen Terminationswiderstand (RTR) mit dem zweiten Ende (KTL) des zweiten Eindrahtdatenbusses (KML, K1L, K2L bis KnL, KTL) elektrisch verbunden ist und wobei der Zweidrahtdatenbus u.a. durch die n Busknoten (SL1 Bis SLn) in n+2 Zweidrahtbusteilstücke ([KMH, KML]; [K1H, K1L]; [K2H, K2L] bis [KnH, KnL]; [KTH, KTL]) unterteilt wird und wobei jedes Zweidrahtdatenbusteilstück ([KjH, KjL] mit j als ganzer Zahl oder j=„M“ oder j=„T“) der Zweidrahtdatenbusteilstücke ([KMH, KML]; [K1H, K1L]; [K2H, K2L] bis [KnH, KnL] ; [KTH, KTL]) ein zugehöriges erstes Eindrahtdatenbusteilstück (KjH) und ein zugehöriges zweites Eindrahtdatenbusteilstück (KjL) umfasst und wobei die ersten Eindrahtdatenbusteilstücke (KMH, K1H bis KnH, KTH) den ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH) bilden und wobei die zweiten Eindrahtdatenbusteilstücke (KML, K1L bis KnL, KTL) den zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL) bilden und womit der erste Eindrahtdatenbus in n+2 Teilstücke (KHM, K1H bis KnH, KTH) u.a durch die n Busknoten (SL1 bis SLn) unterteilt wird und womit der zweite Eindrahtdatenbus in n+2 Teilstücke (KLM, K1L bis KnL, KTL) u.a durch die n Busknoten (SL1 bis SLn) unterteilt wird und wobei jeder Busknoten (SLj) der (n-1) Busknoten einem Busknoten vom Master aus nachfolgenden Busknoten ((SL1) bis [SL(n-1)]) bis auf den n-ten Busknoten (SLn) einem nachgeschalteten Busknoten (SL(j+1)) im Zweidrahtdatenbus vorgeschaltet ist, wobei hier der Index j für eine ganze Zahl zwischen 1 und (n-1) einschließlich steht, und wobei der Bus-Master (BM) dem ersten Busknoten (SL1) vorgeschaltet ist und wobei der n-te Busknoten (SLn) dem Terminationswiderstand (RTR) vorgeschaltet ist, gekennzeichnet dadurch, dass jeder der am Adressierungsverfahren beteiligten Busknoten (SLj) über Mittel (RPCB_L_j) zur Erfassung des Stromes aus dem diesem Busknoten nachgeschalteten zweiten Eindrahtdatenbusteilstück (K(j+1)L bzw. KTL) und/oder in den diesem Busknoten vorgeschalteten zweiten Eindrahtdatenbusteilstück (KjL bzw. KML)und zur Ermittlung eines zugehörigen Strommesswerts verfügt und dass jeder der am Adressierungsverfahren beteiligten Busknoten (SLj) über Mittel zur Erkennung einer Buskollision, wenn er gleichzeitig mit einem höher priorisierten Busknoten zu senden versucht, verfügt und dass das Busprotokoll so gestaltet ist, - dass im Falle einer Buskollision das Datum genau eines der Busknoten sich durchsetzt und - dass ein Busknoten, dessen Datum sich nicht durchgesetzt hat, diese Buskollision erkennt und die Übertragung seiner Daten abbricht, wobei das Verfahren die folgenden Schritte umfasst: Schritt 1: Beginn eines Adressierungszyklus durch Signalisierung des Bus-Masters (BM) an alle Busknoten (SL1 bis SLn), dass nun ein Adressierungszyklus erfolgt; Schritt 2: Empfang des besagten Signals des Bus-Masters (BM), dass nun ein Adressierungszyklus erfolgt, durch die Busknoten (SL1 bis SLn); Schritt 3: Verwendung des High-Side-Treibers (IMH, TXMH, TXMENH) des Bus-Masters (BM) zum Einspeisen eines Adressierungsstromes, dessen Adressierungsstromwert innerhalb eines vorgegebenen Adressierungsstromintervalls liegt, in die erste Eindrahtdatenbusleitung (KMH, K1H bis KnH, KTH); Schritt 4: Verwendung des Low-Side-Treibers (IML, TXML, TXMENL) des Bus-Masters (BM) zur Entnahme des Adressierungsstromes aus der zweiten Eindrahtdatenbusleitung; Schritt 5: Entnahme eines lokalen Busknotenadressierungsstromes aus der zweiten Eindrahtdatenbusleitung (KML, K1L bis KnL, KTL) durch jeden Busknoten, der an dem Adressierungsverfahren teilnimmt und der über keine gültige Busknotenadresse verfügt, im Folgenden als betreffender Busknoten bezeichnet; Schritt 6: Erfassung des jeweiligen Stromwerts des elektrischen Stromes durch den zweiten Eindrahtdatenbus (KLM, K1L bis KnL, KTL) am Ort eines jeden betreffenden Busknotens (SLj) ohne gültige Busknotenadresse durch das jeweilige Mittel (RPCB_L_j) des betreffenden Busknotens (SLj) zur Erfassung des Stromes aus dem diesen betreffenden Busknoten (SLj) nachgeschalteten zweiten Eindrahtdatenbusteilstück (K(j+1)L) und/oder in den diesem Busknoten (SLJ) vorgeschalteten zweiten Eindrahtdatenbusteilstück (KjL); Schritt 7: Erzeugung einer jeweiligen provisorischen Busknotenadresse eines jeweiligen betreffenden Busknotens auf Basis des durch den jeweiligen betreffenden Busknoten (SLj) ermittelten jeweiligen Stromwertes durch eine lineare Abbildung des Strommesswerts auf die Menge der möglichen und/oder erlaubten Busknotenadressen; Schritt 8: Übermittlung einer Botschaft, die die provisorische Busknotenadresse und den Strommesswert umfasst, an den Bus-Master (BM) durch jeden betreffenden Busknoten, der an dem Adressierungsverfahren teilnehmenden Busknoten, wobei jeder betreffende Busknoten im Falle von Buskollisionen seine jeweilige Botschaft solange versucht zu senden, bis er seine jeweilige Botschaft ohne Buskollision an den Busmaster (BM) senden konnte oder bis eine andere Abbruchbedingung erfüllt ist; Schritt 9: Analyse der von den betreffenden Busknoten (SL1 bis SLn) auf diesem Wege vom Busmaster (BM) erhaltenen Stromwerte durch den Busmaster (BM) und Berechnung der Reihenfolge der Busknoten (SL1 bis SLn) längs des Zweidrahtdatenbusses der am Adressierungsverfahren teilnehmenden betreffenden Busknoten; Schritt 10: Zuweisung einer gültigen Busknotenadresse zu jedem am Adressierungsverfahren teilnehmenden betreffenden Busknoten in Abhängigkeit von der provisorischen Busknotenadresse; Schritt 11: Signalisierung an alle betreffenden Busknoten (SL1 bis SLn), dass die zugewiesene Busknotenadresse verwendet werden soll und dass das Adressierungsverfahren beendet ist und Beendigung des Adressierungsverfahrens durch die Busknoten (SI1 bis SLN) und den Bus-Master (BM).
  2. Verfahren nach Anspruch 1 mit den dem Schritt 1 vorausgehenden Schritten: Schritt A: Signalisierung durch den Bus-Master an alle oder zumindest einen Teil der am Adressierungsverfahren beteiligten Busknoten, dass ihre Busknotenadressen ungültig sind; Schritt B: Markieren der dem jeweiligen Busknoten zugehörigen Busknotenadresse als ungültig durch alle am Adressierungsverfahren teilnehmenden Busknoten.
  3. Verfahren zur Zuweisung gültiger Busknotenadressen zu den Busknoten (SL1 bis SLn) eines Zweidrahtdatenbussystems wobei das Zweidrahtdatenbussystem einen Busmaster (BM) aufweist und wobei das Zweidrahtdatenbussystem n Busknoten (SL1 bis SLn) mit n als ganzer positiver Zahl größer 1 aufweist und wobei der Zweidrahtdatenbus einen ersten Eindrahtdatenbus (KMH, K1H bis KnH, KTH) aufweist und wobei der Zweidrahtdatenbus einen zweiten Eindrahtdatenbus (KML, K1L bis KnL, KTL) aufweist und wobei der Busmaster (BM) einen Bus-Master-High-Side-Treiber (IMH, TXMH, TXENMH) aufweist und wobei der Busmaster (BM) einen Bus-Master-Low-Side-Treiber (IML, TXML, TXENML) aufweist und wobei der Bus-Master-High-Side-Treiber (IMH, TXMH, TXENMH) einen elektrischen Strom in den ersten Eindrahtdatenbus (KMH, K1H bis KnH, KTH) an einem ersten Ende (KMH) des ersten Eindrahtdatenbus (KMH, K1H bis KnH, KTH) einspeisen kann und wobei der Bus-Master-Low-Side-Treiber (IMH, TXMH, TXENMH) einen elektrischen Strom aus dem zweiten Eindrahtdatenbus (KML, K1L bis KnL, KTL) an einem ersten Ende (KML) des zweiten Eindrahtdatenbus (KML, K1L bis KnL, KTL) entnehmen kann und wobei das zweite Ende (KTH) des ersten Eindrahtdatenbusses (KMH, K1H bis KnH, KTH) über einen Terminationswiderstand (RTR) mit dem zweiten Ende (KTL) des zweiten Eindrahtdatenbusses (KML, K1L bis KnL, KTL) elektrisch verbunden ist und wobei der Zweidrahtdatenbus u.a. durch die n Busknoten (SL1 Bis SLn) in n+2 Zweidrahtbusteilstücke ([KMH, KML]; [K1H, K1L]; [K2H, K2L] bis [KnH, KnL]; [KTH, KTL]) unterteilt wird und wobei jedes Zweidrahtdatenbusteilstück ([KjH, KjL] mit j als ganzer Zahl oder j=„M“ oder j=„T“) der Zweidrahtdatenbusteilstücke ([KMH, KML]; [K1H, K1L]; [K2H, K2L] bis [KnH, KnL]; [KTH, KTL]) ein zugehöriges erstes Eindrahtdatenbusteilstück (KjH) und ein zugehöriges zweites Eindrahtdatenbusteilstück (KjL) umfasst und wobei die ersten Eindrahtdatenbusteilstücke (KMH, K1H bis KnH, KTH) den ersten Eindrahtdatenbus (KMH, K1H, K2H bis KnH, KTH) bilden und wobei die ersten Eindrahtdatenbusteilstücke (KML, K1L bis KnL, KTL) den zweiten Eindrahtdatenbus (KML, K1L, K2L bis KnL, KTL) bilden und womit der erste Eindrahtdatenbus in n+2 Teilstücke (KHM, K1H bis KnH, KTH) u.a durch die n Busknoten (SL1 bis SLn) unterteilt wird und womit der zweite Eindrahtdatenbus in n+2 Teilstücke (KLM, K1L bis KnL, KTL) u.a durch die n Busknoten (SL1 bis SLn) unterteilt wird und wobei jeder Busknoten (SLj) der (n-1) einem Busknoten vom Master aus nachfolgenden Busknoten ((SL1) bis [SL(n-1)]) bis auf den n-ten Busknoten (SLn) einem nachgeschalteten Busknoten (SL(j+1)) im Zweidrahtdatenbus vorgeschaltet ist, wobei hier der Index j für eine ganze Zahl zwischen 1 und (n-1) einschließlich steht, und wobei der Bus-Master dem ersten Busknoten (SL1) vorgeschaltet ist und wobei der n-te Busknoten (SLn) dem Terminationswiderstand (RTR) vorgeschaltet ist, gekennzeichnet dadurch, dasss jeder der am Adressierungsverfahren beteiligten Busknoten (SLj) über Mittel (RPCB_L_j) zur Erfassung des Stromes aus dem diesem Busknoten nachgeschalteten zweiten Eindrahtdatenbusteilstück (K(j+1)L bzw. KTL) und/oder in den diesem Busknoten vorgeschalteten zweiten Eindrahtdatenbusteilstück (KjL bzw. KML)und zur Ermittlung eines zugehörigen Strommesswerts verfügt und dass jeder der am Adressierungsverfahren beteiligten Busknoten (SLj) über Mittel zur Erkennung einer Buskollision, wenn er gleichzeitig mit einem höher priorisierten Busknoten zu senden versucht, verfügt und dass das Busprotokoll so gestaltet ist, - dass im Falle einer Buskollision das Datum genau eines der Busknoten sich durchsetzt und - dass ein Busknoten, dessen Datum sich nicht durchgesetzt hat, diese Buskollision erkennt und die Übertragung seiner Daten abbricht, wobei das Verfahren die folgenden Schritte umfasst: Schritt 1: Beginn eines Adressierungszyklus durch Signalisierung des Bus-Masters (BM) an alle Busknoten (SL1 bis SLn), dass nun ein Adressierungszyklus erfolgt; Schritt 2: Empfang des besagten Signals des Bus-Masters (BM), dass nun ein Adressierungszyklus erfolgt, durch die Busknoten (SL1 bis SLn); Schritt 3: Verwendung des High-Side-Treibers (IMH, TXMH, TXMENH) des Bus-Masters (BM) zum Einspeisen eines Adressierungsstromes, dessen Adressierungsstromwert innerhalb eines vorgegebenen Adressierungsstromintervalls liegt, in die erste Eindrahtdatenbusleitung (KMH, K1H bis KnH, KTH); Schritt 4: Verwendung des Low-Side-Treibers (IML, TXML, TXMENL) des Bus-Masters (BM) zur Entnahme des Adressierungsstromes aus der zweiten Eindrahtdatenbusleitung (KML, K1L bis KnL, KTL); Schritt 5: Entnahme eines lokalen Busknotenadressierungsstromes aus der zweiten Eindrahtdatenbusleitung (KML, K1L bis KnL, KTL) durch jeden Busknoten, der an dem Adressierungsverfahren teilnimmt und der über keine gültige Busknotenadresse verfügt, im Folgenden als betreffender Busknoten bezeichnet; Schritt 6: Erfassung des jeweiligen Stromwerts des elektrischen Stromes durch den zweiten Eindrahtdatenbus (KLM, K1L bis KnL, KTL) am Ort eines jeden betreffenden Busknotens (SLj) ohne gültige Busknotenadresse durch das jeweilige Mittel (RPCB_L_j) des betreffenden Busknotens (SLj) zur Erfassung des Stromes aus dem diesen betreffenden Busknoten (SLj) nachgeschlateten zweiten Eindrahtdatenbusteilstück (K(j+1)L) und/oder in den diesem Busknoten (SLJ) vorgeschalteten zweiten Eindrahtdatenbusteilstück (KjL); Schritt 7: Vergleich des jeweiligen erfassten Stromwertes eines jeweiligen betreffenden Busknotens (SLj) mit einem Schwellwert in jedem am Adressierungsverfahren teilnehmenden betreffenden Busknoten (SLj) und Identifizierung desjenigen betreffenden Busknotens, dessen Stromwert über dem Schwellwert liegt als letzter unadressierter Busknoten, im Folgenden als letzter unadressierter Busknoten bezeichnet; Schritt 8: Beendigung der Stromeinspeisungen und Stromentnahmen durch den Bus-Master (BM) und die Busknoten (SL1 bis SLn); Schritt 9: Übermittlung einer zu vergebenden gültigen Busknotenadresse an den letzten unadressierten Busknoten durch den Bus-Master (BM); Schritt 10: Nichtübernahme der an den letzten unadressierten Busknoten übermittelten Busknotenadresse durch die betreffenden Busknoten, die nicht der letzte unadressierte Busknoten sind und Übernahme der an den letzten unadressierten Busknoten übermittelten Busknotenadresse durch den letzten unadressierten Busknoten, der dadurch über eine gültige Busknotenadresse verfügt und der dadurch kein betreffender Busknoten mehr ist und dadurch an weiteren Adressierungszyklen bis auf Weiteres nicht mehr teilnimmt, wobei dadurch der Adressierungszyklus beendet ist; Schritt 11: Beginn des nächsten Adressierungszyklus und erneutes Durchführen der Schritte 1 bis 10 bis alle nicht adressierten und am Adressierungsverfahren teilnehmenden Busknoten eine gültige Busknotenadresse erhalten haben oder eine andere Abbruchbedingung erfüllt ist.
  4. Verfahren nach Anspruch 3 mit den dem Schritt 1 vorausgehenden Schritten: Schritt A: Signalisierung durch den Bus-Master an alle oder zumindest einen Teil der am Adressierungsverfahren beteiligten Busknoten, dass ihre Busknotenadressen ungültig sind; Schritt B: Markieren der dem jeweiligen Busknoten zugehörigen Busknotenadresse als ungültig durch alle am Adressierungsverfahren teilnehmenden Busknoten.
DE102020109717.4A 2020-04-07 2020-04-07 Verfahren zur Autoadressierung eines bidirektionalen Zweidrahtbusses Pending DE102020109717A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102020109717.4A DE102020109717A1 (de) 2020-04-07 2020-04-07 Verfahren zur Autoadressierung eines bidirektionalen Zweidrahtbusses
EP21182457.8A EP3920667B1 (de) 2020-04-07 2020-07-13 Verfahren zur ortsgenauen automatischen adressierung von bus-teilnehmern mit applikativer selbstkalibrierung in einem differentiellen can-bus-system
EP20185504.6A EP3893608B1 (de) 2020-04-07 2020-07-13 Verfahren zur applikativen selbstkalibrierung der für die autoadressierung eines differentiellen bus-systems notwendigen messanordnung sowie zugehöriger messverstärker
EP20185496.5A EP3893607B1 (de) 2020-04-07 2020-07-13 Verfahren zur ortsgenauen automatischen adressierung von bus-teilnehmern in einem differentiellen zweidrahtdatenbussystem und differentielles zweidrahtdatenbussystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020109717.4A DE102020109717A1 (de) 2020-04-07 2020-04-07 Verfahren zur Autoadressierung eines bidirektionalen Zweidrahtbusses

Publications (1)

Publication Number Publication Date
DE102020109717A1 true DE102020109717A1 (de) 2021-10-07

Family

ID=71607791

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020109717.4A Pending DE102020109717A1 (de) 2020-04-07 2020-04-07 Verfahren zur Autoadressierung eines bidirektionalen Zweidrahtbusses

Country Status (2)

Country Link
EP (3) EP3920667B1 (de)
DE (1) DE102020109717A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104852A1 (de) 2018-03-02 2019-09-05 Elmos Semiconductor Aktiengesellschaft Verfahren zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung mittels Bus-Shunt-Widerständen in einem differenziellen Bus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10349600B4 (de) * 2002-10-25 2011-03-03 Infineon Technologies Ag Verfahren zur Überprüfung von Leitungsfehlern in einem Bussystem und Bussystem
US8060658B2 (en) 2008-03-06 2011-11-15 Siemens Industry, Inc. Auto addressing devices on a common power and communication bus structure and method therefor
US8492983B1 (en) 2010-05-11 2013-07-23 Analog Technologies Corporation System and method to address and control serially connected LEDs
DE102010032760A1 (de) 2010-07-29 2012-02-02 E:Cue Control Gmbh Steuervorrichtung zur Ansteuerung einer Leuchte und Leuchte
AT514999B1 (de) 2013-11-06 2015-11-15 Tgw Mechanics Gmbh Verfahren zum Adressieren/Reihen linear verketteter Steuerkomponenten einer Förderanlage
CN104345176A (zh) * 2014-11-19 2015-02-11 中北大学 一种自校准数字加速度传感器
EP3070999A1 (de) 2015-03-20 2016-09-21 Université d'Aix-Marseille Steuerung von adressierbaren led-streifen
DE102015004455B3 (de) * 2015-03-31 2016-03-24 Elmos Semiconductor Aktiengesellschaft Vorrichtung und Verfahren zur Unterdrückung von Common-Mode-Störungen in Zweidrahtbussen
DE102016123400B3 (de) * 2016-01-19 2017-04-06 Elmos Semiconductor Aktiengesellschaft Eindrahtlichtsteuerbus mit mehreren Pegeln
DE102018110252A1 (de) * 2018-04-27 2019-10-31 Infineon Technologies Ag Transceiver, System mit Transceivern und Signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104852A1 (de) 2018-03-02 2019-09-05 Elmos Semiconductor Aktiengesellschaft Verfahren zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung mittels Bus-Shunt-Widerständen in einem differenziellen Bus

Also Published As

Publication number Publication date
EP3920667A1 (de) 2021-12-08
EP3893607B1 (de) 2022-06-22
EP3893607A1 (de) 2021-10-13
EP3920667B1 (de) 2022-06-22
EP3893608A1 (de) 2021-10-13
EP3893608B1 (de) 2024-05-29

Similar Documents

Publication Publication Date Title
EP1490772B1 (de) Verfahren zum adressieren der teilnehmer eines bussystems mittels identifizierungsströmen
EP3493479B1 (de) Verfahren zum einspeisen von adressierungsströmen durch busknoten eines seriellen datenbussystems und busknoten für ein derartiges datenbussystem
EP3669500B1 (de) Verfahren zum betreiben einer sensoranordnung in einem kraftfahrzeug auf basis eines dsi-protokolls
EP3656096B1 (de) Sende-/empfangseinrichtung für ein can bussystem und verfahren zur erkennung eines kurzschlusses mit einer can sende-/empfangseinrichtung
EP3496341B1 (de) Verfahren zur steuerung eines seriellen datenbussystems und busknoten für ein derartiges datenbussystem
EP3886372B1 (de) Verfahren und vorrichtung zur ansteuerung elektrischer und/oder elektronischer komponenten eines kfz-moduls
DE102006011829A1 (de) Verfahren zur Datenkommunikation
EP1320979B1 (de) Verfahren und vorrichtung zur ermittlung der netztopologie eines bussystems
EP3804223A1 (de) Verfahren zur identifizierung von busknoten in einem bussystem
DE202018006079U1 (de) Busknoten der zur Ausführung eines Verfahrens zur Vergabe von logischen Busknotenadressen geeignet ist, das für beliebige Datenbus-Topologien geeignet ist
DE102018104873A1 (de) Vorrichtung zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung über Powerline
DE102020109717A1 (de) Verfahren zur Autoadressierung eines bidirektionalen Zweidrahtbusses
EP0887649A2 (de) Verfahren und Schaltungsanordnung zur Überprüfung von Leitungsfehlern in einem Zweidraht-Bus-System
DE102018124279A1 (de) Abwärtskompatibles Bussystem mit niedrigem Buswiderstand mit der Fähigkeit zur Vergabe der Busknotenadressen ohne oder mit niederohmigen Bus-Shunt
DE102018104852A1 (de) Verfahren zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung mittels Bus-Shunt-Widerständen in einem differenziellen Bus
EP3882723B1 (de) Verfahren zur adressvergabe an busteilnehmer
DE102020100425B3 (de) Vorrichtung zur Autokonfiguration von automobilen Ultraschallsensoren an verschiedenen Datenbussen und entsprechendes Verfahren
EP4035314A1 (de) Slaveeinrichtung, bussystem und verfahren
DE102005048548B4 (de) Vorrichtung zur Datenübertragung und Busstation zur Datenübertragung an ein Steuergerät
DE102015013442A1 (de) Automatisches Ermitteln von Verbaupositionen elektrischer Fahrzeugkomponenten in einem Kraftfahrzeug
DE102006044511B4 (de) Verfahren zum Ermitteln des Orts einer Busunterbrechung in einem CAN-Daisy-Chain-Busnetzwerk
DE102018104872A1 (de) Verfahren zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung über Powerline
DE102018104862A1 (de) Vorrichtung zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung und Bus-Shunt-Überbrückungsschaltern
DE102018104850A1 (de) Vorrichtung zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung mit Verifikation
DE102018104847A1 (de) Verfahren zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung mittels Daisy-Chain

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: ELMOS SEMICONDUCTOR SE, DE

Free format text: FORMER OWNER: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT, 44227 DORTMUND, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04L0012240000

Ipc: H04L0041000000