DE102020004263A1 - Method for producing a backside-contacted thin semiconductor substrate layer and a semi-finished product comprising a semiconductor substrate layer - Google Patents

Method for producing a backside-contacted thin semiconductor substrate layer and a semi-finished product comprising a semiconductor substrate layer Download PDF

Info

Publication number
DE102020004263A1
DE102020004263A1 DE102020004263.5A DE102020004263A DE102020004263A1 DE 102020004263 A1 DE102020004263 A1 DE 102020004263A1 DE 102020004263 A DE102020004263 A DE 102020004263A DE 102020004263 A1 DE102020004263 A1 DE 102020004263A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
sequence
substrate layer
layer sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020004263.5A
Other languages
German (de)
Inventor
Chérubin Noumissing Sao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azur Space Solar Power GmbH
Original Assignee
Azur Space Solar Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azur Space Solar Power GmbH filed Critical Azur Space Solar Power GmbH
Priority to DE102020004263.5A priority Critical patent/DE102020004263A1/en
Publication of DE102020004263A1 publication Critical patent/DE102020004263A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

Verfahren zur Herstellung einer rückseitekontaktierten dünnen Halbleitersubstratschicht mit einer Dicke kleiner als 100 µm oder mit Dicke in einem Bereich zwischen 5 bis 50 µm, wobei die Substratschicht eine Vorderseite und eine Rückseite aufweist und die Vorderseite stoffschlüssig mit einer metallischen Trägerschicht verbunden ist und auf einer Rückseite der Halbleitersubstratschicht eine Schichtfolge aufgebracht wird, wobei die Schichtfolge eine Schicht aus SiO2 umfasst, und in der Schichtfolge eine bis auf die Rückseite der Halbleitersubstratschicht reichende Kontaktlochöffnung erzeugt wird, und anschließend jeweils stoffschlüssig auf der Schichtfolge und auf dem in der Kontaktlochöffnung freiliegenden Teil der Rückseite der Halbleitersubstratschicht eine metallische Anschlusskontaktschichtfolge aufgebracht wird, wobei die Schichtfolge und die metallische Anschlusskontaktschichtfolge zusammen eine Dicke in einem Bereich zwischen 10 µm und 50 µm aufweisen und nachfolgend die metallische Trägerschicht von der Vorderseite der Halbleitersubstratschicht entfernt oder teilweise entfernt wird.

Figure DE102020004263A1_0000
Process for the production of a backside-contacted thin semiconductor substrate layer with a thickness of less than 100 µm or with a thickness in a range between 5 and 50 µm, the substrate layer having a front side and a back side and the front side being bonded to a metallic carrier layer and on a back side of the semiconductor substrate layer, a layer sequence is applied, the layer sequence comprising a layer of SiO 2 , and in the layer sequence a contact hole opening extending to the rear side of the semiconductor substrate layer is produced, and then in each case materially bonded to the layer sequence and to the part of the rear side exposed in the contact hole opening Semiconductor substrate layer, a metallic connection contact layer sequence is applied, the layer sequence and the metallic connection contact layer sequence together having a thickness in a range between 10 microns and 50 microns and subsequently the metallic cal carrier layer is removed or partially removed from the front side of the semiconductor substrate layer.
Figure DE102020004263A1_0000

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer rückseitekontaktierten dünnen Halbleitersubstratschicht und ein Halbzeug umfassend eine Halbleitersubstratschicht.The invention relates to a method for producing a thin semiconductor substrate layer that is contacted on the back and a semifinished product comprising a semiconductor substrate layer.

Aus der DE 10 2018 000 748 A1 ist ein Verfahren zur Herstellung eine dünnen Halbleitersubstratschicht bekannt. Hierbei wird in einer Ausbildung nach dem Ablösen die Halbleitersubstratschicht mit einem Stressorschichtaufbau ohne Ablegen auf einem Träger weiterverarbeitet.From the DE 10 2018 000 748 A1 a method for manufacturing a thin semiconductor substrate layer is known. In one embodiment, after the detachment, the semiconductor substrate layer is further processed with a stressor layer structure without being deposited on a carrier.

Weitere Verfahren zur Herstellung von dünnen Halbleitersubstratschichten sind aus der US 2007/0249140 A1 bekannt, wobei die Halbleitersubstratschicht durch gezielten Stresseintrag in einen Ingot von dem Ingot abgelöst wird. Der Stresseintrag wird durch das Aufbringen einer weiteren Schicht auf eine Oberfläche des Ingots, wobei sich Wärmeausdehnungskoeffizienten von Ingot und weiterer Schicht unterscheiden und die Temperatur von Ingot und weiterer Schicht verändert wird.Other methods for the production of thin semiconductor substrate layers are from U.S. 2007/0249140 A1 known, wherein the semiconductor substrate layer is detached from the ingot by the targeted introduction of stress into an ingot. The stress is applied by applying a further layer to a surface of the ingot, with thermal expansion coefficients of the ingot and the further layer differing and the temperature of the ingot and the further layer being changed.

Auch sind aus der US 2010/0310775 A1 , der US 2007/0249140 A1 und der US 2009/0280635 A1 Verfahren zur Herstellung von Halbleitersubstratschicht bekannt.Also are from the U.S. 2010/0310775 A1 , the U.S. 2007/0249140 A1 and the U.S. 2009/0280635 A1 Process for the production of semiconductor substrate layer known.

Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.Against this background, the object of the invention is to specify a device that develops the prior art.

Die Aufgabe wird durch ein Verfahren zur Herstellung einer rückseitekontaktierten dünnen Halbleitersubstratschicht mit den Merkmalen des Patentanspruchs 1 gelöst und durch ein Halbzeug umfassend eine Halbleitersubstratschicht mit den Merkmalen des Anspruchs 10. Vorteilhafte Ausgestaltungen der Erfindung sind jeweils Gegenstand von Unteransprüchen.The object is achieved by a method for producing a rear-side contacted thin semiconductor substrate layer with the features of patent claim 1 and by a semi-finished product comprising a semiconductor substrate layer with the features of claim 10. Advantageous configurations of the invention are the subject matter of dependent claims.

Gemäß dem ersten Gegenstand der Erfindung wird ein Verfahren zur Herstellung einer rückseitekontaktierten dünnen Halbleitersubstratschicht bereitgestellt, mit einer Dicke kleiner als 100 µm oder mit Dicke in einem Bereich zwischen 5 bis 50 µm, wobei die Substratschicht eine Vorderseite und eine Rückseite aufweist.According to the first aspect of the invention, a method is provided for producing a back-side contacted thin semiconductor substrate layer with a thickness of less than 100 μm or with a thickness in a range between 5 and 50 μm, the substrate layer having a front side and a back side.

Die Vorderseite der Substratschicht ist stoffschlüssig mit einer Ti und / oder Ni umfassenden oder aus Ti und / oder Ni bestehenden metallischen Trägerschicht verbunden.The front side of the substrate layer is bonded to a metallic carrier layer comprising Ti and/or Ni or consisting of Ti and/or Ni.

Auf einer Rückseite der Halbleitersubstratschicht wird eine Schichtfolge aufgebracht, wobei die Schichtfolge eine Schicht aus SiO2 umfasst.A layer sequence is applied to a rear side of the semiconductor substrate layer, the layer sequence comprising a layer of SiO 2 .

In der Schichtfolge wird eine bis auf die Rückseite der Halbleitersubstratschicht reichende Kontaktlochöffnung erzeugt.A contact hole opening extending to the rear side of the semiconductor substrate layer is produced in the layer sequence.

Anschließend wird jeweils stoffschlüssig auf der Schichtfolge und auf dem in der Kontaktlochöffnung freiliegenden Teil der Rückseite der Halbleitersubstratschicht eine metallische Anschlusskontaktschichtfolge aufgebracht.A metallic terminal contact layer sequence is then applied in each case in a cohesive manner to the layer sequence and to the part of the rear side of the semiconductor substrate layer that is exposed in the contact hole opening.

Die Schichtfolge und die metallische Anschlusskontaktschichtfolge weisen zusammen eine Dicke in einem Bereich zwischen 10 µm und 50 µm auf.The layer sequence and the metallic connection contact layer sequence together have a thickness in a range between 10 μm and 50 μm.

Anschließend wird die metallische Trägerschicht von der Vorderseite der Halbleitersubstratschicht entfernt oder teilweise entfernt.The metallic carrier layer is then removed or partially removed from the front side of the semiconductor substrate layer.

In einem zweiten Gegenstand der Erfindung wird ein Halbzeug mit einer Halbleitersubstratschicht bereitgestellt.In a second subject matter of the invention, a semi-finished product with a semiconductor substrate layer is provided.

Die Halbleitersubstratschicht weist eine Vorderseite und eine Rückseite auf, wobei die Halbleitersubstratschicht eine Dicke unter 100 µm und eine Dicke größer als 5 µm auf. Vorzugsweise liegt die Dicke der Halbleitersubstratschicht in einem Bereich zwischen 5 - 50 µm.The semiconductor substrate layer has a front side and a back side, the semiconductor substrate layer having a thickness of less than 100 μm and a thickness of more than 5 μm. The thickness of the semiconductor substrate layer is preferably in a range between 5-50 μm.

Ein erster Teil der Rückseite weist eine Schichtfolge auf, d.h. in dem ersten Teil ist eine Schicht der Schichtfolge stoffschlüssig mit der Rückseite der Halbleitersubstratschicht verbunden.A first part of the back has a layer sequence, i.e. in the first part a layer of the layer sequence is bonded to the back of the semiconductor substrate layer.

Ein zweiter Teil der Rückseite weist eine stoffschlüssig mit der Rückseite der Halbleitersubstratschicht verbundene metallische Anschlusskontaktschichtfolge auf. Vorzugsweise wird der zweite Teil der Rückseite vollständig von dem ersten Teil umschlossen.A second part of the back has a metallic connection contact layer sequence which is materially bonded to the back of the semiconductor substrate layer. The second part of the back is preferably completely enclosed by the first part.

Vorzugsweise bildet in einer Ausführungsform der zweite Teil eine kreisförmige Fläche aus. Es versteht sich, dass sich die gesamte Rückseite der Halbleitersubstratschicht entweder zu dem ersten Teil oder dem zweiten Teil zuordnen lässt.In one embodiment, the second part preferably forms a circular area. It goes without saying that the entire rear side of the semiconductor substrate layer can be assigned either to the first part or to the second part.

Die Anschlusskontaktschichtfolge überdeckt die Schichtfolge und ist stoffschlüssig mit der Schichtfolge verbunden.The connection contact layer sequence covers the layer sequence and is materially bonded to the layer sequence.

Die Schichtfolge und die metallische Anschlusskontaktschichtfolge weisen zusammen eine Dicke in einem Bereich zwischen 10 µm und 50 µm auf.The layer sequence and the metallic connection contact layer sequence together have a thickness in a range between 10 μm and 50 μm.

Es sei angemerkt, dass die Halbleitersubstratschicht von einem Ingot vorzugsweise mittels eines Abspaltens durch Stresseintrag durch eine vorzugsweise metallische Stressorschicht hergestellt ist. Typischerweise besteht der Ingot aus einem einkristallinen Halbleitermaterial, z.B. GaN oder Ge oder GaAs oder InGaAs oder InP. Hierdurch ist die Halbleitersubstratschicht ebenfalls monokristallin.It should be noted that the semiconductor substrate layer from an ingot preferably by means of a cleavage by stress input by a before preferably metallic stressor layer is produced. Typically the ingot consists of a monocrystalline semiconductor material, eg GaN or Ge or GaAs or InGaAs or InP. As a result, the semiconductor substrate layer is also monocrystalline.

Die Halbleitersubstratschicht wird als auch als Halbleiterscheibe oder als Wafer bezeichnet und dient im Allgemeinen als sogenanntes Substrat für die Herstellung von elektronischen Bauelementen auf und / oder in der Oberfläche der Halbleitersubstratschicht.The semiconductor substrate layer is also referred to as a semiconductor disk or as a wafer and generally serves as a so-called substrate for the production of electronic components on and/or in the surface of the semiconductor substrate layer.

Des Weiteren wird angemerkt, dass es sich bei der metallischen Trägerschicht um eine ganzflächige Schicht die stoffschlüssig mit dem Halbleitersubstrat verbunden ist handelt.Furthermore, it is noted that the metallic carrier layer is a full-surface layer which is materially bonded to the semiconductor substrate.

In einer Weiterbildung umfasst die metallische Trägerschicht eine Folge von vorzugsweise mehreren Metallschichten. Vorzugsweise sind die einzelnen Metallschichten der Folge von Trägerschichten jeweils ganzflächig ausgebildet. In einer Ausführungsform umfasst die Trägerschicht eine nickelhaltige Haftvermittelschicht und wenigstens eine Titanschicht. Vorzugsweise umfasst die Folge der Metallschichten zumindest eine Nickelschicht als auch wenigstens eine Titanschicht.In a development, the metal carrier layer comprises a sequence of preferably a plurality of metal layers. The individual metal layers of the sequence of carrier layers are preferably each formed over the entire surface. In one embodiment, the carrier layer comprises a nickel-containing adhesion promoter layer and at least one titanium layer. Preferably, the sequence of metal layers includes at least one nickel layer and at least one titanium layer.

In einer Ausführungsform ist die Trägerschicht identisch mit der Stressorschicht ist. Anders ausgedrückt, die Stressorschicht fungiert nach dem Ablösen der Halbleitersubstratschicht von dem Ingot nachfolgend im weiteren Verlauf der Prozessierung als Trägerschicht für die dünne Halbleitersubstratschicht.In one embodiment, the carrier layer is identical to the stressor layer. In other words, after the semiconductor substrate layer has been detached from the ingot, the stressor layer subsequently functions as a carrier layer for the thin semiconductor substrate layer in the further course of the processing.

Indem das Halbleitersubstrat auf der Vorderseite eine metallische Trägerschicht aufweist, ist weist das Gesamtfolge, bestehend aus Trägerschicht und Halleitersubstratschicht eine ausreichende mechanische Stabilität für eine weitere Prozessierung, insbesondere zur Bearbeiten der Rückseite der Halbleitersubstratschicht auf. Hierdurch entfallen weitere Verfahrensschritte zur Stabilisierung und gegebenfalls zur Glättung der teilweise sehr dünnen Halbleitersubstratschicht. Die Ausbeute steigt und die Produktionskosten sinken.Because the semiconductor substrate has a metallic carrier layer on the front side, the overall sequence, consisting of carrier layer and semiconductor substrate layer, has sufficient mechanical stability for further processing, in particular for processing the rear side of the semiconductor substrate layer. As a result, further method steps for stabilizing and, if necessary, for smoothing the partially very thin semiconductor substrate layer are omitted. The yield increases and production costs decrease.

Mit dem vorliegenden Verfahren und der Struktur des Halbzeugs lassen sich besonders plane dünne Halbleitersubstratschichten zuverlässig und reproduzierbar weiterverarbeiten.With the present method and the structure of the semi-finished product, particularly flat, thin semiconductor substrate layers can be further processed reliably and reproducibly.

Ein weiterer Vorteil einer zuverlässigen und einfachen Handhabung von dünnen Halbleitersubstratschichten ist, dass sich der Verbrauch von problematisehen, insbesondere toxischen Materialien wie beispielsweise GaAs oder Ge verringern lässt und die Herstellungskosten sinken.A further advantage of reliable and simple handling of thin semiconductor substrate layers is that the consumption of problematic, in particular toxic, materials such as GaAs or Ge can be reduced and the production costs are reduced.

In einer Ausführungsform werden als Schichtfolge auf der Rückseite des Halbleitersubstrats wenigstens drei aufeinanderliegende Schichten aufgebracht, wobei als eine erste Schicht eine α-Silizium umfassende oder aus α-Silizium bestehende Schicht, als eine zweite Schicht die SiO2 Schicht und als eine dritte Schicht eine SiO2 und AI aufweisende oder aus SiO2 und Al bestehende Schicht aufgebracht wird.In one embodiment, at least three superimposed layers are applied as a layer sequence on the rear side of the semiconductor substrate, with a first layer comprising or consisting of α-silicon, a second layer being the SiO 2 layer and a third layer being an SiO 2 and Al having or consisting of SiO 2 and Al layer is applied.

In einer Weiterbildung wird zur Ausbildung der metallischen Anschlusskontaktschichtfolge eine Abfolge von mehreren Metallschichten aufgebracht, wobei die Abfolge von mehreren Metallschichten wenigstens eines der Elemente Aluminium, Silber, Gold, Palladium, Titan und Germanium umfasst. Vorzugsweise werden die Metallschichten jeweils ganzflächig, d.h. auf der gesamten Rückseite des Halbleitersubstrats, abgeschieden. Hierbei überdeckt die Abfolge der Metallschichten bei dem ersten Teil die Oberfläche der Schichtfolge, wohingegen in dem zweiten Teil wenigstens ein Teil der Metallschichten einen ohmschen Kontakt ausbilden.In one development, a sequence of a plurality of metal layers is applied to form the metallic connection contact layer sequence, the sequence of a plurality of metal layers comprising at least one of the elements aluminum, silver, gold, palladium, titanium and germanium. The metal layers are preferably deposited over the entire surface, i.e. over the entire rear side of the semiconductor substrate. In this case, the sequence of metal layers covers the surface of the layer sequence in the first part, whereas in the second part at least some of the metal layers form an ohmic contact.

In einer anderen Weiterbildung wird die erste Schicht stoffschlüssig auf der Rückseite der Halbleitersubstratschicht aufgebracht.In another development, the first layer is applied to the back of the semiconductor substrate layer in a cohesive manner.

In einer anderen Ausführungsform weist die Schichtfolge eine Gesamtdicke zwischen 1 µm und 10 µm auf.In another embodiment, the layer sequence has a total thickness of between 1 μm and 10 μm.

In einer Weiterbildung wird auf die Oberfläche der metallischen Kontaktschichtfolge eine Folie oder ein Lack aufgebracht. Vorzugsweise wird die Folie oder der Lack vor der Entfernung der Trägerschicht aufgebracht. Es versteht sich, dass gerade bei den dünnen Halbleitersubstratschichten die Folie auf der Rückseite die Halbleitersubstratschicht vor Schäden bei der Weiterarbeitung schützt.In a further development, a film or a lacquer is applied to the surface of the metallic contact layer sequence. The foil or the lacquer is preferably applied before the carrier layer is removed. It goes without saying that, precisely in the case of the thin semiconductor substrate layers, the film on the back protects the semiconductor substrate layer from damage during further processing.

Vorzugsweise besteht oder umfasst die Folie ein Kunststoffmaterial. Insbesondere besteht oder umfasst die Folie Polyimid, oder ein sogenanntes UVtape oder ein sogenanntes thermal-realise tape.Preferably, the foil consists of or comprises a plastic material. In particular, the film consists of or comprises polyimide, or a so-called UV tape or a so-called thermal-realize tape.

Vorzugsweise ist der Lack als Positivlack oder als Schutzlack oder als Negativlack ausgebildet.The resist is preferably designed as a positive resist or as a protective resist or as a negative resist.

Insbesondere bei einer nasschemischen Entfernung der Trägerschicht von der Vorderseite ist die Oberfläche an der Rückseite vor einem Angriff einer Ätzlösung zuverlässig geschützt. Ein weiterer Vorteil ist, dass sich mittels der Folie die mechanische Stabilität der Anordnung erhöht.The surface on the rear side is reliably protected against attack by an etching solution, in particular when the carrier layer is removed from the front side by wet-chemical means. Another advantage is that the foil increases the mechanical stability of the arrangement.

Vorzugsweise weist die Trägerschicht eine vorzugsweise nickelhaltige Haftmittelschicht auf. Es versteht sich, dass in Abhängigkeit der Zusammensetzung der Halbleitersubstratschicht die Haftmittelschicht auch eine andere metallische Verbindung oder eine andere metallische Verbindung umfasst.Preferably, the carrier layer has a preferably nickel-containing adhesive layer. It is understood that depending on the together Substitution of the semiconductor substrate layer, the adhesive layer also comprises another metallic compound or another metallic compound.

Die nickelhaltige Haftmittelschicht ist stoffschlüssig mit der Vorderseite der Halbleitersubstratschicht verbunden und weist vorzugsweise eine Dicke in einem Bereich zwischen 20 µm und bis 150 µm oder eine Dicke in einem Bereich zwischen 30 µm und 70 µm auf.The nickel-containing adhesive layer is bonded to the front side of the semiconductor substrate layer and preferably has a thickness in a range between 20 μm and up to 150 μm or a thickness in a range between 30 μm and 70 μm.

Gemäß einer weiteren Ausführungsform weist die titanhaltige Schicht eine Dicke von höchstens 1 µm oder höchstens 50 nm auf. Jedoch ist die Dicke der titanhaltigen Schicht größer als 10 nm. Vorzugsweise liegt die Dicke der titanhaltigen Schicht in einem Bereich zwischen 20 nm und 40 nm.According to a further embodiment, the titanium-containing layer has a thickness of at most 1 μm or at most 50 nm. However, the thickness of the titanium-containing layer is greater than 10 nm. The thickness of the titanium-containing layer is preferably in a range between 20 nm and 40 nm.

In einer Ausführung werden auf der Vorderseite nach dem Entfernen der Trägerschicht oder teilweise Entfernen der Trägerschicht weitere Schichten ausgebildet.In one embodiment, further layers are formed on the front side after removing the backing layer or partially removing the backing layer.

In einer Weiterbildung wird auf der Vorderseite nach dem Entfernen der Trägerschicht ein aktives Bauelement und / oder ein passives Bauelement ausgebildet. In einer Weiterbildung wird der Lack oder die Folie auf der Vorderseite in einem Maskenprozess zur Strukturierung der metallischen Trägerschicht verwendet. In einer Ausführungsform wird mittels des Maskenprozesses und der metallischen Trägerschicht Leiterbahnfinger auf der Vorderseite hergestellt.In one development, an active component and/or a passive component is formed on the front side after the carrier layer has been removed. In a further development, the lacquer or the foil on the front side is used in a mask process for structuring the metallic carrier layer. In one embodiment, conductor track fingers are produced on the front side by means of the mask process and the metallic carrier layer.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d.h. die Abstände und die lateralen und die vertikalen Erstreckungen sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigen, die

  • 1 eine Querschnittsansicht auf eine Halbleitersubstratschicht mit einer Trägerschicht auf der Vorderseite der Halbleitersubstratschicht und einer Schichtfolge und einer Abfolge metallischer Anschlusskontaktschichten auf der Rückseite der Halbleitersubstratschicht,
  • 2 eine Querschnittsansicht auf die Halbleitersubstratschicht dargestellt in der Abbildung der 1 mit ohne Trägerschicht auf der Vorderseite jedoch mit einer Folie auf der Rückseite der Halbleitersubstratschicht.
The invention is explained in more detail below with reference to the drawings. Similar parts are labeled with identical designations. The illustrated embodiments are highly schematic, ie the distances and the lateral and vertical extensions are not to scale and, unless otherwise stated, do not have any derivable geometric relationships to one another. In it show the
  • 1 a cross-sectional view of a semiconductor substrate layer with a carrier layer on the front side of the semiconductor substrate layer and a layer sequence and a sequence of metallic connection contact layers on the back side of the semiconductor substrate layer,
  • 2 a cross-sectional view of the semiconductor substrate layer shown in the figure of FIG 1 with no carrier layer on the front but with a film on the back of the semiconductor substrate layer.

Die Abbildung der 1 zeigt eine Querschnittsansicht auf eine Halbleitersubstratschicht SUB mit einer Vorderseite VS und einer Rückseite RS. Die Halbleitersubstratschicht weist eine Dicke von weniger als 100 µm auf, wobei die Dicke größer als 5 µm ist.The illustration of 1 shows a cross-sectional view of a semiconductor substrate layer SUB with a front side VS and a back side RS. The semiconductor substrate layer has a thickness of less than 100 μm, the thickness being greater than 5 μm.

Die Vorderseite VS der Halbleitersubstratschicht SUB ist stoffschlüssig mit einer Ti und / oder Ni umfassenden oder aus Ti und / oder Ni bestehenden metallischen Trägerschicht TR verbunden.The front side VS of the semiconductor substrate layer SUB is materially bonded to a metallic carrier layer TR comprising Ti and/or Ni or consisting of Ti and/or Ni.

Die Rückseite RS weist einen ersten Teil T1 und einen zweiten Teil T2 auf.The rear RS has a first part T1 and a second part T2.

In dem ersten Teil T1 ist die Rückseite RS stoffschlüssig mit einer Schichtfolge SF verbunden.In the first part T1, the rear side RS is cohesively connected to a layer sequence SF.

In dem zweiten Teil T2 ist die Rückseite RS stoffschlüssig mit einer metallischen Anschlusskontaktschichtfolge MSF verbunden.In the second part T2, the rear side RS is cohesively connected to a metallic connection contact layer sequence MSF.

Die Schichtfolge SF umfasst drei aufeinanderliegende Schichten, wobei als eine erste Schicht SF1 eine α-Silizium umfassende oder aus α-Silizium bestehende Schicht und als eine zweite Schicht SF2 eine SiO2 Schicht und als eine dritte Schicht SF3 eine SiO2 und AI aufweisende oder aus SiO2 und AI bestehende Schicht ausgebildet ist.The layer sequence SF comprises three superimposed layers, a first layer SF1 comprising or consisting of α-silicon and a second layer SF2 comprising an SiO 2 layer and a third layer SF3 comprising or comprising SiO 2 and Al SiO 2 and Al existing layer is formed.

In dem zweiten Teil T2 ist in der Schichtfolge SF eine bis auf die Rückseite der Halbleitersubstratschicht SUB reichende Kontaktlochöffnung KL mit der metallischen Anschlusskontaktschichtfolge MSF ausgebildet. Die metallische Anschlusskontaktschichtfolge MSF überdeckt in dem ersten Teil T1 die Schichtfolge SF.In the second part T2, in the layer sequence SF, a contact hole opening KL extending to the rear side of the semiconductor substrate layer SUB is formed with the metallic connection contact layer sequence MSF. The metallic connection contact layer sequence MSF covers the layer sequence SF in the first part T1.

Es versteht sich, dass die dargestellten Schichten in dem ersten Teil T1 und in dem zweiten Teil jeweils ganzflächig ausgebildet sind.It goes without saying that the layers shown are each formed over the entire surface in the first part T1 and in the second part.

Die Gesamtdicke GD aus der Schichtfolge SF und die metallische Anschlusskontaktschichtfolge MSF beträgt zwischen 10 µm und 50 µm.The total thickness GD from the layer sequence SF and the metallic connection contact layer sequence MSF is between 10 μm and 50 μm.

Die metallische Anschlusskontaktschichtfolge MSF umfasst eine Folge von mehreren Metallschichten MS1, MS2 und MS3, wobei die Folge von mehreren Metallschichten MS1, MS2 und MS3 wenigstens eines der Elemente Aluminium, Silber, Gold, Palladium, Titan und Germanium umfasst.The metallic terminal contact layer sequence MSF comprises a sequence of multiple metal layers MS1, MS2 and MS3, the sequence of multiple metal layers MS1, MS2 and MS3 including at least one of the elements aluminum, silver, gold, palladium, titanium and germanium.

Die Abbildung der 2 zeigt eine Querschnittsansicht eine Querschnittsansicht auf die Halbleitersubstratschicht dargestellt in der Abbildung der 1. Nachfolgend werden nur die Unterschiede zu der Ausführungsform in der 1 erläutert.The illustration of 2 FIG. 12 shows a cross-sectional view of the semiconductor substrate layer shown in FIG 1 . Only the differences from the embodiment in FIG 1 explained.

Auf der Rückseite RS d.h. auf der Oberfläche OB der metallische Anschlusskontaktschichtfolge MSF ist eine Folie FO ausgebildet.A film FO is formed on the rear side RS, i.e. on the surface OB of the metallic connection contact layer sequence MSF.

Auf der Vorderseite VS der Halbleitersubstratschicht SUB ist die Trägerschichtfolge TR entfernt.The carrier layer sequence TR has been removed on the front side VS of the semiconductor substrate layer SUB.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents cited by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent Literature Cited

  • DE 102018000748 A1 [0002]DE 102018000748 A1 [0002]
  • US 2007/0249140 A1 [0003, 0004]US 2007/0249140 A1 [0003, 0004]
  • US 2010/0310775 A1 [0004]US 2010/0310775 A1 [0004]
  • US 2009/0280635 A1 [0004]US 2009/0280635 A1 [0004]

Claims (12)

Verfahren zur Herstellung einer rückseitekontaktierten dünnen Halbleitersubstratschicht (SUB) mit einer Dicke kleiner als 100 µm oder mit Dicke in einem Bereich zwischen 5 bis 50 µm, wobei - die Substratschicht (SUB) eine Vorderseite (VS) und eine Rückseite (RS) aufweist, - die Vorderseite (VS) stoffschlüssig mit einer Ti und / oder Ni umfassenden oder aus Ti und / oder Ni bestehenden metallischen Trägerschicht (TR) verbunden ist, dadurch gekennzeichnet, dass - auf einer Rückseite (RS) der Halbleitersubstratschicht (SUB) eine Schichtfolge (SF) aufgebracht wird, wobei die Schichtfolge (SF) eine Schicht aus SiO2 (SF2) umfasst, - in der Schichtfolge (SF) eine bis auf die Rückseite der Halbleitersubstratschicht (SUB) reichende Kontaktlochöffnung (KL) erzeugt wird, - anschließend jeweils stoffschlüssig auf der Schichtfolge (SF) und auf dem in der Kontaktlochöffnung (KL) freiliegenden Teil der Rückseite der Halbleitersubstratschicht (SUB) eine metallische Anschlusskontaktschichtfolge (MSF) aufgebracht wird, wobei die Schichtfolge (SF) und die metallische Anschlusskontaktschichtfolge (MSF) zusammen eine Dicke in einem Bereich zwischen 10 µm und 50 µm aufweisen - nachfolgend die metallische Trägerschicht (TR) von der Vorderseite der Halbleitersubstratschicht (SUB) entfernt oder teilweise entfernt wird.Process for the production of a backside-contacted thin semiconductor substrate layer (SUB) with a thickness of less than 100 µm or with a thickness in a range between 5 and 50 µm, wherein - the substrate layer (SUB) has a front side (VS) and a back side (RS), - the front side (VS) is cohesively connected to a metallic carrier layer (TR) comprising Ti and/or Ni or consisting of Ti and/or Ni, characterized in that - on a rear side (RS) of the semiconductor substrate layer (SUB), a layer sequence (SF ) is applied, the layer sequence (SF) comprising a layer of SiO 2 (SF2), - a contact hole opening (KL) reaching to the back of the semiconductor substrate layer (SUB) is produced in the layer sequence (SF), - then in each case cohesively the layer sequence (SF) and on the part of the rear side of the semiconductor substrate layer (SUB) exposed in the contact hole opening (KL) a metallic connection contact layer sequence (MSF) is applied, the layer sequence (SF) and the metallic connection contact layer sequence (MSF) together having a thickness in a range between 10 µm and 50 µm - subsequently the metallic carrier layer (TR) is removed or partially removed from the front side of the semiconductor substrate layer (SUB). . Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Ausbildung des metallischen Anschlusskontaktschichtfolge (MSF) eine Folge von mehreren Metallschichten aufgebracht wird, wobei die Folge von mehreren Metallschichten wenigstens eines der Elemente Aluminium, Silber, Gold, Palladium, Titan und Germanium umfasst.procedure after claim 1 , characterized in that to form the metallic connection contact layer sequence (MSF), a sequence of a plurality of metal layers is applied, the sequence of a plurality of metal layers comprising at least one of the elements aluminum, silver, gold, palladium, titanium and germanium. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Schichtfolge (SF) wenigstens drei aufeinanderliegende Schichten aufgebracht werden, wobei als eine erste Schicht (SF1) eine α-Silizium umfassende oder aus α-Silizium bestehende Schicht, als eine zweite Schicht (SF2) die SiO2 Schicht und als eine dritte Schicht (SF3) eine SiO2 und AI aufweisende oder aus SiO2 und AI bestehende Schicht aufgebracht wird.procedure after claim 1 or 2 , characterized in that at least three superimposed layers are applied as a layer sequence (SF), with a first layer (SF1) comprising or consisting of α-silicon being a layer, and a second layer (SF2) being the SiO 2 layer and a layer comprising SiO 2 and Al or consisting of SiO 2 and Al is applied as a third layer (SF3). Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die erste Schicht (SF1) stoffschlüssig auf der Rückseite (RS) der Halbleitersubstratschicht (SUB) aufgebracht wird.procedure after claim 3 , characterized in that the first layer (SF1) cohesively on the back (RS) of the semiconductor substrate layer (SUB) is applied. Verfahren nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass die Schichtfolge (SF) eine Gesamtdicke zwischen 1 µm und 10 µm aufweist.procedure after claim 3 or claim 4 , characterized in that the layer sequence (SF) has a total thickness of between 1 µm and 10 µm. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf die Oberfläche der metallischen Kontaktschichtfolge (MSF) eine Folie (FO) aufgebracht wird.Method according to one of the preceding claims, characterized in that a foil (FO) is applied to the surface of the metallic contact layer sequence (MSF). Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Folie (FO) vor der Entfernung der Trägerschicht (TR) aufgebracht wird.procedure after claim 6 , characterized in that the film (FO) is applied before the carrier layer (TR) is removed. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf der Vorderseite (VS) nach dem Entfernen oder teilweise entfernen der Trägerschicht (TR) weitere Schichten oder aus der Trägerschicht (TR) mittels eines Maskenprozesses Metallfinger ausgebildet werden.Method according to one of the preceding claims, characterized in that further layers or metal fingers are formed from the carrier layer (TR) by means of a mask process on the front side (VS) after the removal or partial removal of the carrier layer (TR). Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf der Vorderseite (VS) nach dem Entfernen der Trägerschicht (TR) ein aktives Bauelement und / oder ein passives Bauelement ausgebildet wird.Method according to one of the preceding claims, characterized in that an active component and/or a passive component is formed on the front side (VS) after the removal of the carrier layer (TR). Halbzeug umfassend eine Halbleitersubstratschicht (SUB) mit einer Vorderseite (VS) und einer Rückseite (RS), wobei die Halbleitersubstratschicht einer Dicke unter 100 µm oder eine Dicke in einem Bereich zwischen 5 - 50 µm aufweist, - die Rückseite einen ersten Teil und einen zweiten Teil aufweist und in dem ersten Teil stoffschlüssig mit einer Schichtfolge (SF) verbunden ist und in einen zweiten Teil stoffschlüssig mit einer metallischen Anschlusskontaktschichtfolge verbunden ist, - die Anschlusskontaktschichtfolge (MSF) die Schichtfolge (SF) überdeckt und stoffschlüssig mit der Schichtfolge (SF) verbunden ist, - die Schichtfolge (SF) und die metallische Anschlusskontaktschichtfolge (MSF) zusammen eine Dicke in einem Bereich zwischen 10 µm und 50 µm aufweisen.Semi-finished product comprising a semiconductor substrate layer (SUB) with a front side (VS) and a back side (RS), the semiconductor substrate layer having a thickness of less than 100 µm or a thickness in a range between 5 - 50 µm, - the rear side has a first part and a second part and is cohesively connected to a layer sequence (SF) in the first part and is cohesively connected to a metallic connection contact layer sequence in a second part, - the terminal contact layer sequence (MSF) covers the layer sequence (SF) and is integrally connected to the layer sequence (SF), - The layer sequence (SF) and the metallic connection contact layer sequence (MSF) together have a thickness in a range between 10 μm and 50 μm. Halbzeug nach Anspruch 10, dadurch gekennzeichnet, dass die metallische Schichtfolge (SF) drei aufeinanderliegende Schichten aufweist, wobei als eine erste Schicht (SF1) eine α-Silizium umfassende oder aus α-Silizium bestehende Schicht, als eine zweite Schicht (SF2) die SiO2 Schicht und als eine dritte Schicht (SF3) eine SiO2 und Al aufweisende oder aus SiO2 und Al ausgebildet ist.semi-finished product claim 10 , characterized in that the metallic layer sequence (SF) has three superimposed layers, with a first layer (SF1) comprising an α-silicon or consisting of α-silicon layer, as a second layer (SF2) the SiO 2 layer and as a third layer (SF3) comprises SiO 2 and Al or is formed from SiO 2 and Al. Halbzeug nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass auf eine Oberfläche der metallischen Kontaktschichtfolge (MSF) eine Folie (FO) ausbildet ist.semi-finished product claim 10 or claim 11 , characterized in that a film (FO) is formed on a surface of the metallic contact layer sequence (MSF).
DE102020004263.5A 2020-07-15 2020-07-15 Method for producing a backside-contacted thin semiconductor substrate layer and a semi-finished product comprising a semiconductor substrate layer Pending DE102020004263A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020004263.5A DE102020004263A1 (en) 2020-07-15 2020-07-15 Method for producing a backside-contacted thin semiconductor substrate layer and a semi-finished product comprising a semiconductor substrate layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020004263.5A DE102020004263A1 (en) 2020-07-15 2020-07-15 Method for producing a backside-contacted thin semiconductor substrate layer and a semi-finished product comprising a semiconductor substrate layer

Publications (1)

Publication Number Publication Date
DE102020004263A1 true DE102020004263A1 (en) 2022-01-20

Family

ID=79020803

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020004263.5A Pending DE102020004263A1 (en) 2020-07-15 2020-07-15 Method for producing a backside-contacted thin semiconductor substrate layer and a semi-finished product comprising a semiconductor substrate layer

Country Status (1)

Country Link
DE (1) DE102020004263A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249140A1 (en) 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
US20090280635A1 (en) 2008-05-06 2009-11-12 Leo Mathew Method of forming an electronic device using a separation-enhancing species
US20100310775A1 (en) 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
DE102018000748A1 (en) 2018-01-31 2019-08-01 Azur Space Solar Power Gmbh Production of a thin substrate layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249140A1 (en) 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
US20090280635A1 (en) 2008-05-06 2009-11-12 Leo Mathew Method of forming an electronic device using a separation-enhancing species
US20100310775A1 (en) 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
DE102018000748A1 (en) 2018-01-31 2019-08-01 Azur Space Solar Power Gmbh Production of a thin substrate layer

Similar Documents

Publication Publication Date Title
DE112013007505B4 (en) Semiconductor Element Manufacturing Process
DE102011078726B4 (en) Processing method for a wafer
DE2846398A1 (en) PROCESS FOR SEPARATING A SEMICONDUCTOR PLATE INTO SEVERAL PLAETS
DE102014114517B4 (en) Method for processing a wafer
DE102010040441B4 (en) Manufacturing method of a semiconductor device
DE102014117245B4 (en) Method for producing a semiconductor element with substrate adapter and semiconductor element produced therewith with substrate adapter and method for contacting this semiconductor element
DE4203114C2 (en) Method of manufacturing a tape carrier device for semiconductor devices
DE112006003839T5 (en) Method for producing a thin semiconductor chip
DE102017117668B3 (en) Power electronic device with an adhesive layer and method for producing this arrangement
EP3787039A1 (en) Method of protecting through holes of a semiconductor wafer
DE102013221788B4 (en) Method for producing a contact element and an optoelectronic component
DE102020004263A1 (en) Method for producing a backside-contacted thin semiconductor substrate layer and a semi-finished product comprising a semiconductor substrate layer
DE112016005452T5 (en) Environmental barrier for a chip
DE102011018295B4 (en) Method for cutting a carrier for electrical components
EP1925192B1 (en) Laminated substrate for mounting electronic parts
DE102014110884A1 (en) Process for the production of optoelectronic semiconductor chips
DE10238444B4 (en) Method for producing isolated monolithically integrated semiconductor circuits
EP3167481B1 (en) Method for producing a substrate adapter and for contacting a semiconductor element
DE102013210847B4 (en) METHOD FOR FITTING CIRCUIT CURRENTS
DE102018000748A1 (en) Production of a thin substrate layer
DE102015223399B4 (en) Method for packaging at least one semiconductor device and semiconductor device
DE102013111748A1 (en) Solar module and solar module manufacturing process
DE102019214897A1 (en) DIAMOND SUBSTRATE PRODUCTION PROCESS
DE102019202564A1 (en) Stripping method for detaching a substrate from a carrier plate
DE102017213631A1 (en) Micromechanical device and corresponding manufacturing method

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication